JP3093685B2 - Integrated circuit and its function test method - Google Patents
Integrated circuit and its function test methodInfo
- Publication number
- JP3093685B2 JP3093685B2 JP09182848A JP18284897A JP3093685B2 JP 3093685 B2 JP3093685 B2 JP 3093685B2 JP 09182848 A JP09182848 A JP 09182848A JP 18284897 A JP18284897 A JP 18284897A JP 3093685 B2 JP3093685 B2 JP 3093685B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- integrated circuit
- transistors
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Liquid Crystal (AREA)
Description
【0001】[0001]
【発明の属する技術分野】この発明は、LCD(液晶表
示装置)の電圧発生回路となる集積回路およびその機能
試験方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit serving as a voltage generating circuit of an LCD (Liquid Crystal Display) and a method for testing its function .
【0002】[0002]
【従来の技術】図3はLCDのセグメントドライバまた
はコモンドライバに供給する電圧を発生する従来の電圧
発生回路の構成を示す図である。この図において、抵抗
1〜3は電源VDDおよび接地間に直列に介挿されてお
り、各抵抗が他と接続される各節点から複数の基準レベ
ルVLC0,VLC1,VLC2およびVssを発生す
る基準電源部10を構成している。2. Description of the Related Art FIG. 3 is a diagram showing a configuration of a conventional voltage generating circuit for generating a voltage to be supplied to a segment driver or a common driver of an LCD. In this figure, resistors 1 to 3 are interposed in series between a power supply VDD and ground, and generate a plurality of reference levels VLC0, VLC1, VLC2 and Vss from each node where each resistor is connected to the other. The unit 10 is constituted.
【0003】トランジスタ101〜112は、図示のよ
うにツリー状に接続されており、LCDに対しセグメン
ト電圧およびコモン電圧を供給する電圧出力回路100
を構成している。[0003] Transistors 101 to 112 are connected in a tree shape as shown in the figure, and a voltage output circuit 100 for supplying a segment voltage and a common voltage to the LCD.
Is composed.
【0004】さらに詳述すると、トランジスタ101お
よび105の各ソースは基準電源部10の基準レベルV
LC0を発生する節点に共通接続され、トランジスタ1
02および106の各ソースは基準電源部10の基準レ
ベルVLC1を発生する節点に共通接続され、トランジ
スタ103および107の各ソースは基準電源部10の
基準レベルVLC2を発生する節点に共通接続され、ト
ランジスタ104および108の各ソースは基準電源部
10の基準レベルVssを発生する節点に共通接続され
ている。More specifically, the sources of the transistors 101 and 105 are connected to the reference level V of the reference power supply 10.
Transistor 1 is commonly connected to a node that generates LC0.
Sources 02 and 106 are commonly connected to a node of the reference power supply 10 that generates a reference level VLC1, and sources of transistors 103 and 107 are commonly connected to a node of the reference power supply 10 that generates a reference level VLC2. Sources 104 and 108 are commonly connected to a node of the reference power supply 10 that generates a reference level Vss.
【0005】そして、トランジスタ101および102
の各ドレインはトランジスタ109のソースに共通接続
され、トランジスタ103および104の各ドレインは
トランジスタ110のソースに共通接続され、トランジ
スタ109および110の各ドレインはセグメント端子
21に共通接続されている。一方、トランジスタ105
および106の各ドレインはトランジスタ111のソー
スに共通接続され、トランジスタ107および108の
各ドレインはトランジスタ112のソースに共通接続さ
れ、トランジスタ111および112の各ドレインはコ
モン端子22に共通接続されている。[0005] The transistors 101 and 102
Are commonly connected to the source of the transistor 109, the drains of the transistors 103 and 104 are commonly connected to the source of the transistor 110, and the drains of the transistors 109 and 110 are commonly connected to the segment terminal 21. On the other hand, transistor 105
Each drain of transistors 106 and 106 is commonly connected to the source of transistor 111, each drain of transistors 107 and 108 is commonly connected to the source of transistor 112, and each drain of transistors 111 and 112 is commonly connected to common terminal 22.
【0006】LCDコントローラ4は、トランジスタ1
01〜112のオン/オフを制御する制御信号を発生す
る手段である。さらに詳述すると、LCDコントローラ
4は、トランジスタ101〜104の各ゲートにセグメ
ントデータを供給し、トランジスタ105〜108の各
ゲートにはコモンデータを供給し、トランジスタ109
〜112の各ゲートにはLCDクロックを各々供給す
る。これにより基準電源部10の各節点とセグメント端
子21およびコモン端子22の各々との間に各種の経路
が順次形成され、セグメント端子21およびコモン端子
22の各々から各基準レベルが所定のパターンで出力さ
れる。そして、このようにしてセグメント端子21およ
びコモン端子22に出力される各電圧がLCDのセグメ
ントドライバまたはコモンドライバに供給されるのであ
る。The LCD controller 4 has a transistor 1
This is a means for generating a control signal for controlling ON / OFF of 01 to 112. More specifically, the LCD controller 4 supplies segment data to each gate of the transistors 101 to 104, supplies common data to each gate of the transistors 105 to 108,
The LCD clock is supplied to each of the gates .about.112. As a result, various paths are sequentially formed between each node of the reference power supply unit 10 and each of the segment terminal 21 and the common terminal 22, and each reference level is output in a predetermined pattern from each of the segment terminal 21 and the common terminal 22. Is done. Then, the voltages output to the segment terminal 21 and the common terminal 22 are supplied to the segment driver or the common driver of the LCD.
【0007】[0007]
【発明が解決しようとする課題】さて、この種の電圧発
生回路を含む集積回路を製造し、LCDに搭載しまたは
出荷する際に、回路が正常に機能するか否かの試験をす
る必要がある。そして、この機能試験においては、基準
電源部10からセグメント端子21およびコモン端子2
2までの各経路が正常に形成されているか否かの接続試
験を行う必要がある。Now, when an integrated circuit including this kind of voltage generating circuit is manufactured and mounted on an LCD or shipped, it is necessary to test whether or not the circuit functions properly. is there. Then, in this functional test, the reference power supply unit 10 supplies the segment terminal 21 and the common terminal 2.
It is necessary to perform a connection test to determine whether each of the paths up to 2 is formed normally.
【0008】ここで、試験対象たる電圧発生回路におい
ては、基準電源部10の4個の節点から発生される4種
類の基準レベルがセグメント端子21およびコモン端子
22から出力される。従って、基準電源部10からセグ
メント端子21およびコモン端子22までの各経路が正
常に形成されているか否かを判定するためには、セグメ
ント端子21およびコモン端子22から出力される電圧
が4種類の基準レベルのうちいずれに該当するかを識別
する必要がある。Here, in the voltage generation circuit to be tested, four types of reference levels generated from four nodes of the reference power supply unit 10 are output from the segment terminal 21 and the common terminal 22. Therefore, in order to determine whether each path from the reference power supply unit 10 to the segment terminal 21 and the common terminal 22 is normally formed, four types of voltages are output from the segment terminal 21 and the common terminal 22. It is necessary to identify which of the reference levels applies.
【0009】しかしながら、この種の集積回路の試験に
使用するテスタは、被試験物の機能試験を行う際、被試
験物の出力信号がハイレベルであるかローレベルの2値
判定をすることはできるが、ハイレベルでもなくローレ
ベルでもない中間的なレベル、すなわち、前掲図3にお
ける基準レベルVLC1やVLC2のようなレベルを識
別する機能を有していないのが一般的である。However, a tester used for testing this kind of integrated circuit does not determine whether the output signal of the device under test is a high level or a low level when performing a function test of the device under test. Although it is possible, it generally does not have a function of identifying an intermediate level that is neither a high level nor a low level, that is, a level such as the reference levels VLC1 and VLC2 in FIG.
【0010】従って、セグメント端子21およびコモン
端子22から4種類の基準レベルが正しく出力されてい
るか否かをテスタにより判定するためには、機能試験に
おいてテストパターンの走行を適当なタイミングで停止
させ、その時点においてセグメント端子21およびコモ
ン端子22に出力されているDC電圧を別途設けられた
DC測定ユニットにより測定するという甚だ面倒な手順
を踏まなければならず、試験時間が長くなってしまう。Therefore, in order to determine whether or not four types of reference levels are correctly output from the segment terminal 21 and the common terminal 22 by the tester, the running of the test pattern is stopped at an appropriate timing in the function test. At that time, a very troublesome procedure of measuring the DC voltage output to the segment terminal 21 and the common terminal 22 by a separately provided DC measuring unit has to be taken, and the test time becomes long.
【0011】この不都合を回避するためには、中間的な
基準レベル(図3の例ではVLC1、VLC2)を発生
する各節点を端子として集積回路に設け、この端子に外
部から電源電位または接地電位を強制的に設定し、テス
タにより機能試験を行うという方法がある。この方法に
よれば、セグメント端子21およびコモン端子22から
は電源電位または接地電位しか出力されないため、テス
タが行う機能試験により、基準電源部10からセグメン
ト端子21およびコモン端子22までの各経路の接続試
験を行うことが可能である。To avoid this inconvenience, each node for generating an intermediate reference level (VLC1, VLC2 in the example of FIG. 3) is provided as a terminal in the integrated circuit, and this terminal is externally connected to a power supply potential or a ground potential. Is forcibly set and a functional test is performed by a tester. According to this method, since only the power supply potential or the ground potential is output from the segment terminal 21 and the common terminal 22, connection of each path from the reference power supply unit 10 to the segment terminal 21 and the common terminal 22 is performed by a function test performed by the tester. Testing can be performed.
【0012】しかし、この方法を採るとすると、外部か
ら電源電位または接地電位を設定するための端子が中間
的な基準レベルの数だけ必要となり、接続試験にしか使
用しない本来不要な端子を集積回路に設けなければなら
ない。However, if this method is adopted, terminals for setting the power supply potential or the ground potential from the outside are required by the number of intermediate reference levels, and unnecessary terminals which are only used for the connection test are not required for the integrated circuit. Must be provided.
【0013】この発明は、以上説明した事情に鑑みてな
されたものであり、試験時間を長引かせることなく、し
かも、余分な端子を設けることなく、接続試験を実施す
ることができる集積回路およびその機能試験方法を提供
することを目的としている。The present invention has been made in view of the circumstances described above, and has an integrated circuit capable of performing a connection test without prolonging the test time and without providing extra terminals, and an integrated circuit therefor. It aims to provide a functional test method.
【0014】[0014]
【課題を解決するための手段】上記の目的を解決するた
めに、請求項1記載の発明は、電源電圧と接地電圧間を
分圧して複数の基準レベルの電圧を発生する基準電源部
を内蔵し、前記基準電源部から出力される電源電圧と前
記接地電圧と前記複数の基準レベル電圧のうち、いずれ
か一つの電圧を選択して出力する出力回路とを有する集
積回路において、前記出力回路の入力端と前記基準レベ
ル電圧との接続を制御する切断スイッチと、前記切断ス
イッチと前記出力回路の入力端との間に接続され、前記
出力回路の入力端と前記電源電圧又は前記接地電圧との
接続を制御するクランプスイッチとを具備することを特
徴とする。Means for Solving the Problems To solve the above-mentioned object,
In order to achieve this, the first aspect of the present invention provides a method in which the power supply voltage and the ground voltage are
Reference power supply that divides voltage to generate multiple reference level voltages
The power supply voltage output from the reference power supply
Any one of the ground voltage and the plurality of reference level voltages.
And an output circuit for selecting and outputting one voltage.
An input terminal of the output circuit and the reference level.
A disconnection switch for controlling connection to the power supply voltage;
Connected between the switch and an input terminal of the output circuit,
Between the input terminal of the output circuit and the power supply voltage or the ground voltage.
And a clamp switch for controlling connection .
【0015】請求項2に記載の発明は、請求項1に記載
の集積回路において、前記切断スイッチ及びクランプス
イッチとしてトランジスタを使用したことを特徴とす
る。 The invention according to claim 2 is the invention according to claim 1.
3. The integrated circuit of claim 2, wherein the disconnect switch and the clamp switch
It is characterized by using transistors as switches
You.
【0016】請求項3記載の発明は、請求項1または2
に記載の集積回路の機能試験方法であって、前記集積回
路の機能試験をするときは、前記切断スイッチをオフ
し、前記クランプスイッチを選択的にオンすることを特
徴とする。The third aspect of the present invention is the first or second aspect.
3. The method for testing the function of an integrated circuit according to claim 1, wherein
Turn off the disconnect switch when testing the road function.
And selectively turning on the clamp switch.
Sign .
【0017】[0017]
【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。図1はこの発明の一実施形
態であるLCDの電圧発生回路となる集積回路の構成を
示す回路図である。なお、この図において前掲図3に示
す各部と対応する部分には、同一の符号を付し、その説
明を省略する。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of an integrated circuit serving as a voltage generating circuit of an LCD according to an embodiment of the present invention. In this figure, parts corresponding to the respective parts shown in FIG. 3 are denoted by the same reference numerals, and description thereof will be omitted.
【0018】この電圧発生回路において、基準電源部1
0における基準レベルVLC1を発生する節点と電圧出
力回路100におけるトランジスタ102および106
の各ソースの共通接続点との間にはトランジスタ5が介
挿されている。また、基準電源部10における基準レベ
ルVLC2を発生する節点と電圧出力回路100におけ
るトランジスタ103および107の各ソースの共通接
続点との間にはトランジスタ6が介挿されている。これ
らのトランジスタは、接続試験時に、基準レベルVLC
1およびVLC2を発生する各節点と電圧出力回路10
0との間を切断するために設けられた切断スイッチであ
る。In this voltage generating circuit, the reference power supply 1
A node generating reference level VLC1 at 0 and transistors 102 and 106 in voltage output circuit 100
The transistor 5 is interposed between the common connection points of the respective sources. Further, a transistor 6 is interposed between a node of the reference power supply unit 10 that generates the reference level VLC2 and a common connection point of the sources of the transistors 103 and 107 in the voltage output circuit 100. These transistors are connected to the reference level VLC during the connection test.
1 and VLC2 generating node and voltage output circuit 10
This is a disconnect switch provided for disconnecting between 0.
【0019】また、これらの切断スイッチにおける基準
電源部10と反対側の各節点には各々を電源電位または
接地電位に固定するためのクランプスイッチが設けられ
ている。すなわち、トランジスタ102および106の
各ソースの共通接続点と電源線(電位VDD)との間お
よびトランジスタ103および107の各ソースの共通
接続点と電源線との間にはトランジスタ9および10が
クランプスイッチとして各々介挿されている。また、ト
ランジスタ102および106の各ソースの共通接続点
と接地線との間およびトランジスタ103および107
の各ソースの共通接続点と接地線との間にはトランジス
タ7および8がクランプスイッチとして各々介挿されて
いる。Each of the nodes on the opposite side of the reference power supply unit 10 of these disconnect switches is provided with a clamp switch for fixing each of them to a power supply potential or a ground potential. That is, transistors 9 and 10 are clamp switches between the common connection point of each source of transistors 102 and 106 and the power supply line (potential VDD) and between the common connection point of each source of transistors 103 and 107 and the power supply line. Respectively. Further, between the common connection point of the sources of transistors 102 and 106 and the ground line, and between transistors 103 and 107
Transistors 7 and 8 are interposed as clamp switches between the common connection point of the respective sources and the ground line.
【0020】試験制御レジスタ30には、上記切断スイ
ッチおよびクランプスイッチの各々のオン/オフ設定を
するためのコントロールビットが保持される。The test control register 30 holds control bits for turning on / off each of the disconnection switch and the clamp switch.
【0021】本実施形態によれば、適当なコントロール
ビットを試験制御レジスタ30に書き込むことにより接
続試験を容易に実施することができる。以下、図2を参
照し、この接続試験の実施方法について説明する。According to the present embodiment, a connection test can be easily performed by writing an appropriate control bit into the test control register 30. Hereinafter, a method of performing the connection test will be described with reference to FIG.
【0022】接続試験においては、所定のコントロール
ビットを試験制御レジスタ30に書き込むことによりト
ランジスタ5および6をオフとし、トランジスタ102
および106の各ソースの共通接続点並びにトランジス
タ103および107の各ソースの共通接続点を基準電
源部10から切り離す。In the connection test, the transistors 5 and 6 are turned off by writing a predetermined control bit into the test control register 30, and the transistor 102
And the common connection point of each source of the transistors 103 and 107 is disconnected from the reference power supply unit 10.
【0023】この状態において、各種のコントロールビ
ットを試験制御レジスタ30に書き込むことにより、図
2に示す各パターンに従って、クランプスイッチたるト
ランジスタ7〜10のオン/オフ状態を設定し、出力端
子21および22のレベルを判定し、接続試験を行う。
より詳しくは次の通りである。In this state, by writing various control bits to the test control register 30, the on / off state of the transistors 7 to 10 as clamp switches is set according to each pattern shown in FIG. Judge the level and perform a connection test.
The details are as follows.
【0024】まず、基準レベルVLC0がソースに供給
されるトランジスタの接続が正常に行われているか否か
を試験する場合、トランジスタ7および8をオンとし、
トランジスタ9および10をオフする。First, when testing whether or not the connection of the transistor whose reference level VLC0 is supplied to the source is performed normally, the transistors 7 and 8 are turned on.
The transistors 9 and 10 are turned off.
【0025】このようなオン/オフ設定がなされた状態
においては、基準レベルVLC0として電源電位VDD
が、基準レベルVLC1、VLC2およびVssとして
接地電位が電圧出力回路100に供給される。そして、
回路の接続状態が正常であれば、セグメント端子21お
よびコモン端子22の各々から、基準レベルVLC1の
代わりに電源電位VDDが出力され、基準レベルVLC
1、VLC2およびVssの代わりに接地電位が出力さ
れる。すなわち、本来ならば4値の信号がセグメント端
子21およびコモン端子22の各々から出力されるべき
ところであるが、これが2値になって出力されるのであ
る。In the state where such ON / OFF setting is performed, the power supply potential VDD is set as the reference level VLC0.
However, the ground potential is supplied to the voltage output circuit 100 as the reference levels VLC1, VLC2, and Vss. And
If the connection state of the circuit is normal, the power supply potential VDD is output from each of the segment terminal 21 and the common terminal 22 instead of the reference level VLC1, and the reference level VLC
1, a ground potential is output instead of VLC2 and Vss. That is, although a quaternary signal should be output from each of the segment terminal 21 and the common terminal 22, it is output as a binary value.
【0026】そこで、機能試験に用いられるセグメント
端子21およびコモン端子22の各出力信号の4値の期
待値パターンを2値の期待値パターンに変換し、この2
値の期待値パターンを用いて機能試験を実施する。すな
わち、元の期待値パターンにおいて、基準レベルVLC
0の代わりに期待値としてハイレベルを設定し、基準レ
ベルVLC1、VLC2またはVssの代わりに期待値
としてローレベルを設定し、このような操作により得ら
れる2値の期待値パターンを用いて機能試験を行うので
ある。この機能試験により、本来、基準レベルVLC0
がソースに供給されるトランジスタについての接続試験
を行うことができる。Therefore, the four-valued expected value pattern of each output signal of the segment terminal 21 and the common terminal 22 used for the function test is converted into a two-valued expected value pattern.
Perform a functional test using the expected value pattern. That is, in the original expected value pattern, the reference level VLC
A high level is set as an expected value instead of 0, a low level is set as an expected value instead of the reference level VLC1, VLC2 or Vss, and a functional test is performed using a binary expected value pattern obtained by such an operation. It does. By this function test, the reference level VLC0
Can perform a connection test on a transistor supplied to the source.
【0027】次に、基準レベルVLC1がソースに供給
されるトランジスタの接続試験をする場合、トランジス
タ8および9をオンとし、トランジスタ7および10を
オフとする。Next, when performing a connection test of a transistor whose reference level VLC1 is supplied to the source, the transistors 8 and 9 are turned on and the transistors 7 and 10 are turned off.
【0028】このようなオン/オフ設定がなされた状態
においては、基準レベルVLC0およびVLC1として
電源電位VDDが、基準レベルVLC2およびVssと
して接地電位が電圧出力回路100に供給される。そし
て、回路の接続状態が正常であれば、セグメント端子2
1およびコモン端子22の各々から、基準レベルVLC
0およびVLC1の代わりに電源電位VDDが出力さ
れ、基準レベルVLC2およびVssの代わりに接地電
位が出力される。In the state where such ON / OFF setting is performed, power supply potential VDD is supplied to voltage output circuit 100 as reference levels VLC0 and VLC1, and ground potential is supplied as reference levels VLC2 and Vss. If the connection state of the circuit is normal, the segment terminal 2
1 and the common terminal 22, the reference level VLC
Power supply potential VDD is output instead of 0 and VLC1, and ground potential is output instead of reference levels VLC2 and Vss.
【0029】そこで、機能試験に用いられる元の期待値
パターンにおいて、基準レベルVLC0またはVLC1
の代わりに期待値としてハイレベルを設定し、基準レベ
ルVLC2またはVssの代わりの期待値としてローレ
ベルを設定し、このような操作により得られる2値の期
待値パターンを用いて機能試験を行う。この機能試験に
より、本来、基準レベルVLC1がソースに供給される
トランジスタ102および106についての接続試験を
行うことができる。Therefore, in the original expected value pattern used for the function test, the reference level VLC0 or VLC1 is used.
, A high level is set as an expected value, a low level is set as an expected value instead of the reference level VLC2 or Vss, and a functional test is performed using a binary expected value pattern obtained by such an operation. By this functional test, a connection test for the transistors 102 and 106 to which the reference level VLC1 is originally supplied to the source can be performed.
【0030】次に、基準レベルVLC2がソースに供給
されるトランジスタの接続試験をする場合、トランジス
タ7および8をオフとし、トランジスタ7および10を
オンとする。Next, when conducting a connection test of a transistor whose reference level VLC2 is supplied to the source, the transistors 7 and 8 are turned off and the transistors 7 and 10 are turned on.
【0031】このようなオン/オフ設定がなされた状態
においては、基準レベルVLC0、VLC1およびVL
C2として電源電位VDDが、基準レベルVssとして
接地電位が電圧出力回路100に供給される。そして、
回路の接続状態が正常であれば、セグメント端子21お
よびコモン端子22の各々から、基準レベルVLC0、
VLC1およびVLC2の代わりに電源電位VDDが出
力され、基準レベルVssの代わりに接地電位が出力さ
れる。In the state where such ON / OFF setting is performed, reference levels VLC0, VLC1 and VL
The power supply potential VDD is supplied to the voltage output circuit 100 as C2, and the ground potential is supplied as the reference level Vss. And
If the connection state of the circuit is normal, the reference level VLC0,
Power supply potential VDD is output instead of VLC1 and VLC2, and ground potential is output instead of reference level Vss.
【0032】そこで、機能試験に用いられる元の期待値
パターンにおいて、基準レベルVLC0、VLC1また
はVLC2の代わりに期待値としてハイレベルを設定
し、基準レベルVssの代わりの期待値としてローレベ
ルを設定し、このような操作により得られる2値の期待
値パターンを用いて機能試験を行う。この機能試験によ
り、本来、基準レベルVLC2がソースに供給されるト
ランジスタ103および107についての接続試験を行
うことができる。Therefore, in the original expected value pattern used for the function test, a high level is set as an expected value instead of the reference level VLC0, VLC1, or VLC2, and a low level is set as an expected value instead of the reference level Vss. A functional test is performed using a binary expected value pattern obtained by such an operation. By this functional test, a connection test can be performed on the transistors 103 and 107 to which the reference level VLC2 is originally supplied to the source.
【0033】以上のように、本実施形態によれば、中間
的なレベルの判定をすることなく、2値判定のみによる
機能試験により接続試験を行うことができる。As described above, according to the present embodiment, a connection test can be performed by a functional test using only binary determination without determining an intermediate level.
【0034】なお、上記実施形態では、3個の分割抵抗
を使用し、4種類の基準レベルを発生する電圧発生回路
を例に説明したが、本発明の適用範囲はこれに限定され
るものではなく、3個より多くの分割抵抗を使用し、4
種類より多くの種類の基準レベルを発生する電圧発生回
路にも適用可能であることは言うまでもない。この場
合、中間的な基準レベルを出力する経路に切断スイッチ
とクランプスイッチを設け、これらのスイッチを制御し
得るように試験制御レジスタを構成すればよい。Although the above embodiment has been described by taking as an example a voltage generating circuit that uses three divided resistors and generates four types of reference levels, the scope of the present invention is not limited to this. Rather than using more than three split resistors and
It goes without saying that the present invention can be applied to a voltage generating circuit that generates more types of reference levels than types. In this case, a disconnection switch and a clamp switch may be provided on a path for outputting an intermediate reference level, and the test control register may be configured to control these switches.
【0035】[0035]
【発明の効果】以上説明したように、この発明によれ
ば、試験時間を長引かせることなく、しかも、余分な端
子を設けることなく、LCDの電圧発生回路の接続試験
を実施することができるという効果がある。As described above, according to the present invention, the connection test of the LCD voltage generation circuit can be performed without prolonging the test time and without providing extra terminals. effective.
【図1】 この発明の一実施形態であるLCDの電圧発
生回路となる集積回路の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an integrated circuit serving as a voltage generating circuit of an LCD according to an embodiment of the present invention.
【図2】 同実施形態の動作を示す図である。FIG. 2 is a diagram showing an operation of the embodiment.
【図3】 従来のLCDの電圧発生回路の構成を示す回
路図である。FIG. 3 is a circuit diagram showing a configuration of a conventional LCD voltage generating circuit.
10 基準電源部 100 電圧出力回路 5,6 トランジスタ(切断スイッチ) 7〜10 トランジスタ(クランプスイッチ) 10 Reference power supply unit 100 Voltage output circuit 5, 6 Transistor (disconnect switch) 7 to 10 Transistor (clamp switch)
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 G09G 3/36 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/133 G09G 3/36
Claims (3)
基準レベルの電圧を発生する基準電源部を内蔵し、前記
基準電源部から出力される電源電圧と前記接地電圧と前
記複数の基準レベル電圧のうち、いずれか一つの電圧を
選択して出力する出力回路とを有する集積回路におい
て、 前記出力回路の入力端と前記基準レベル電圧との接続を
制御する切断スイッチと、 前記切断スイッチと前記出力回路の入力端との間に挿入
され、前記出力回路の入力端と前記電源電圧又は前記接
地電圧との接続を制御する クランプスイッチと、 を具備することを特徴とする集積回路。1. A method for dividing a voltage between a power supply voltage and a ground voltage into a plurality of
A built-in reference power supply that generates a reference level voltage,
The power supply voltage output from the reference power supply, the ground voltage, and the
One of the reference level voltages
Integrated circuit having an output circuit for selecting and outputting
Te, the connection between the reference level voltage and the input terminal of said output circuit
A disconnecting switch to be controlled, and inserted between the disconnecting switch and an input terminal of the output circuit.
The input terminal of the output circuit and the power supply voltage or the connection.
An integrated circuit, comprising: a clamp switch for controlling connection to a ground voltage .
としてトランジスタを使用したことを特徴とする請求項
1に記載の集積回路。2. The integrated circuit according to claim 1, wherein a transistor is used as the disconnection switch and the clamp switch.
能試験方法であって、前記集積回路の機能試験をすると
きは、前記切断スイッチをオフし、前記クランプスイッ
チを選択的にオンすることを特徴とする機能試験方法。3. The integrated circuit device according to claim 1 or 2.
A function test method, wherein a function test of the integrated circuit is performed.
Turn off the disconnection switch and turn on the clamp switch.
A function test method characterized by selectively turning on a switch .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09182848A JP3093685B2 (en) | 1997-07-08 | 1997-07-08 | Integrated circuit and its function test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09182848A JP3093685B2 (en) | 1997-07-08 | 1997-07-08 | Integrated circuit and its function test method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1124036A JPH1124036A (en) | 1999-01-29 |
JP3093685B2 true JP3093685B2 (en) | 2000-10-03 |
Family
ID=16125526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09182848A Expired - Fee Related JP3093685B2 (en) | 1997-07-08 | 1997-07-08 | Integrated circuit and its function test method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3093685B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7371455B2 (en) * | 2019-11-21 | 2023-10-31 | セイコーエプソン株式会社 | Drive circuit, display module, and moving object |
-
1997
- 1997-07-08 JP JP09182848A patent/JP3093685B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1124036A (en) | 1999-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3304355B2 (en) | Test equipment | |
KR950006850A (en) | Selector circuit | |
US20030161189A1 (en) | Precharge method and precharge voltage gerneration circuit of signal line | |
JPH0122909B2 (en) | ||
JPH0412854B2 (en) | ||
US4669066A (en) | Memory data holding circuit | |
KR860002100A (en) | Semiconductor memory | |
JP2005189834A (en) | Semiconductor device and its testing method | |
KR100430356B1 (en) | Liquid crystal driving integrated circuit | |
JP3093685B2 (en) | Integrated circuit and its function test method | |
JP4042069B2 (en) | Integral input type input circuit and test method thereof | |
US6774656B2 (en) | Self-test for leakage current of driver/receiver stages | |
EP0338220A2 (en) | Logic circuits of the multiplexer-type | |
EP0899740A2 (en) | Semiconductor device with plural power supply circuits, plural internal circuits, and single external terminal | |
US5349586A (en) | Stand by control circuit | |
US5710778A (en) | High voltage reference and measurement circuit for verifying a programmable cell | |
US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
KR970049539A (en) | Bus driver fault detection system | |
JP3108293B2 (en) | LCD drive circuit | |
KR100702564B1 (en) | Semiconductor device and the method of testing the same | |
JP3160047B2 (en) | Semiconductor device | |
JP2001215463A (en) | Circuit and method for setting common output of lcd driver and semiconductor device for lcd driver | |
KR20010019178A (en) | Voltage level test apparatus | |
JP2659663B2 (en) | LCD drive circuit with port function | |
JP3448493B2 (en) | LCD drive integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000704 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |