Nothing Special   »   [go: up one dir, main page]

JP3091882B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3091882B2
JP3091882B2 JP02323697A JP32369790A JP3091882B2 JP 3091882 B2 JP3091882 B2 JP 3091882B2 JP 02323697 A JP02323697 A JP 02323697A JP 32369790 A JP32369790 A JP 32369790A JP 3091882 B2 JP3091882 B2 JP 3091882B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
substrate
semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP02323697A
Other languages
Japanese (ja)
Other versions
JPH04196179A (en
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP02323697A priority Critical patent/JP3091882B2/en
Publication of JPH04196179A publication Critical patent/JPH04196179A/en
Application granted granted Critical
Publication of JP3091882B2 publication Critical patent/JP3091882B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Light Receiving Elements (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION 【産業上の利用分野】[Industrial applications]

本発明は基板上に設けられた半導体の一主表面側に+
電極となるP型の領域と−電極となるN型の領域とを選
択的に設けた光電変換装置に関する。
According to the present invention, +
The present invention relates to a photoelectric conversion device in which a P-type region serving as an electrode and an N-type region serving as a negative electrode are selectively provided.

【従来の技術】 従来、光電変換装置に関してはPNまたはPIN接合を単
結晶珪素半導体、多結晶珪素半導体あるいは非晶質珪素
半導体を使用しての珪素基板又は絶縁基板上に形成した
太陽電池、またはフォトセルが知られている。しかしこ
のPNまたはPIN接合は単結晶の珪素基板または絶縁性基
板上に積層された半導体層の表面と裏面にその+電極ま
たは−電極を有し、その接合面は半導体層または基板の
主面に実質的に平行に設け、この接合面に光が多量に照
射されるように工夫がなされていたにすぎなかった。 これら従来の光電変換装置は半導体層または半導体基
板の主面に平行に接合面を設けていた為、半導体中に設
けられたPNまたはPIN接合により半導体内部に発生する
電界のかかる方向と光照射面が垂直となり、光照射強度
が電界のかかる方向で一様ではなく、効率よく電子・ホ
ールを発生させ、外部に取り出すことはできなかった。 また、単結晶基板は極めてへきかいしやすく高価であ
り、加工がしにくく、光電変換装置を集積化して複数個
を直列または並列に配列させることができない等多くの
欠点を有していた。 また、非晶質半導体を使用した光電変換装置の場合光
照射により発生したキャリアは半導体材料自身の持つ拡
張長が短い為に、光照射により発生したキャリアを有効
的に外部に取り出すことができないと言う問題があっ
た。 一方単結晶半導体あるいは多結晶半導体を使用した光
電変換装置は、半導体層自身の持つ光吸収係数が小さい
為に半導体層自身の厚みを厚くしなければならず作製時
間、製作コスト上の問題があった。
2. Description of the Related Art Conventionally, regarding a photoelectric conversion device, a solar cell in which a PN or PIN junction is formed on a silicon substrate or an insulating substrate using a single crystal silicon semiconductor, a polycrystalline silicon semiconductor, or an amorphous silicon semiconductor, or Photocells are known. However, this PN or PIN junction has a positive electrode or a negative electrode on the front and back surfaces of a semiconductor layer laminated on a single crystal silicon substrate or an insulating substrate, and the junction surface is formed on the main surface of the semiconductor layer or the substrate. They are provided substantially parallel to each other, and are merely devised so that a large amount of light is irradiated on the bonding surface. In these conventional photoelectric conversion devices, a bonding surface is provided in parallel with the main surface of the semiconductor layer or the semiconductor substrate. Therefore, the direction of the electric field generated inside the semiconductor due to the PN or PIN junction provided in the semiconductor and the light irradiation surface Became vertical, the light irradiation intensity was not uniform in the direction in which the electric field was applied, and electrons and holes were generated efficiently and could not be extracted to the outside. Further, the single crystal substrate has many drawbacks, such as being extremely sensitive and expensive, difficult to process, and incapable of integrating a plurality of photoelectric conversion devices and arranging them in series or in parallel. In addition, in the case of a photoelectric conversion device using an amorphous semiconductor, the carriers generated by light irradiation have a short extension length of the semiconductor material itself, so that the carriers generated by light irradiation cannot be effectively extracted to the outside. There was a problem to say. On the other hand, in a photoelectric conversion device using a single crystal semiconductor or a polycrystalline semiconductor, since the light absorption coefficient of the semiconductor layer itself is small, the thickness of the semiconductor layer itself has to be increased, and thus there is a problem in manufacturing time and manufacturing cost. Was.

【発明の構成】Configuration of the Invention

本発明は基板上の同一の半導体膜中に選択的にP型ま
たはN型の不純物領域を有する光電変換装置であって、
前記P型またはN型の不純物領域によって形成される電
界方向と光照射面とを平行にしたことを特徴とする光電
変換装置であります。 また、この半導体膜はセミアモルファスまたはセミク
リスタル半導体より構成されることによりアモルファス
半導体では得られない、大きな拡散長を持ち、単結晶あ
るいは多結晶半導体では得られない大きな光吸収係数を
持つ半導体膜であり、これにより、半導体膜厚をうすく
できかつ、長い拡散長を持つ光電変換装置を実現するも
のであります。 上記のような構成の光電変換装置においてはP型拡散
領域とN型拡散領域との間の光電変換領域にて発生した
キャリアを半導体層の持つ長い拡散長により、効率良く
外部に電力を取り出すことができる。さらに、同一の半
導体膜の光照射面より、P型の領域、N型の領域をその
半導体の深さ方向に形成したことにより、P型の領域と
N型の領域間での電界方向での光強度が一定となり光電
変換効率の向上を実現することができる。 本願発明に用いられるセミアモルファスまたはセミク
リスタル半導体について、そのメカニズムを略記する。 本発明のセミアモルファス又はセミクリスタル半導体
膜はLPCVD法、スパッタ法あるいはPCVD法等により膜形
成の後に熱結晶化処理を施して得られるが、以下にはス
パッタ法を例にとり説明をする。 すなわちスパッタ法において単結晶のシリコン半導体
をターゲットとし、水素とアルゴンとの混合気体でスパ
ッタをすると、アルゴンの重い原子のスパッタ(衝撃)
によりターゲットからは原子状のシリコンも離れ、被形
成面を有する基板上に飛しょうするが、同時に数十〜数
十万個の原子が固まった塊がクラスタとしてターゲット
から離れ、被形成面に飛しょうする。 この飛しょう中は、水素がこのクラスタの外周辺の珪
素の不対結合手と結合し、被形成面上に秩序性の比較的
高い領域として作られる。 すなわち、被膜形成面上には秩序性の高い、かつ周辺
にSi−H結合を有するクラスタと純粋のアモルファス珪
素との混合物とする。これを450℃〜700℃の非酸化性気
体中での熱処理により、クラスタの外周辺のSi−H結合
は他のSi−H結合と反応し、Si−Si結合を作る。 しかし、この結合はお互い引っぱりあうと同時に、秩
序性の高いクラスタはより高い秩序性の高い状態、すな
わち結晶化に相を移そうとする。しかし隣合ったクラス
タ間は、互いに結合したSi−Siがそれぞれのクラスタ間
を引っぱりあう。その結果は、結晶は格子歪を持ちレー
ザラマンでの結晶ピークは単結晶の520cm-1より低波数
側にずれて測定される。 また、このクラスタ間のSi−Si結合は互いのクラスタ
をアンカリング(連結)するため、各クラスタでのエネ
ルギバンドはこのアンカリングの個所を経て互いに電気
的に連結しあえる。そのため結晶粒界がキャリアのバリ
アとして働く多結晶シリコンとは根本的に異なり、キャ
リア移動度も10〜200cm2/V Secを得ることができる。 つまり本発明の如く、かるる定義に基づくセミアモル
ファスまたはセミクリスタルは見掛け上結晶性を持ちな
がらも、電気的には結晶粒界が実質的にない状態を予想
できる。 もちろん、アニール温度がシリコン半導体の場合の45
0℃〜700℃という中温アニールではなく、1000℃または
それ以上の結晶成長をともなう結晶化をさせる時はこの
結晶成長により、膜中の酸素等が粒界に析出し、バリア
を作ってしまう。これは、単結晶と同じ結晶と粒界のあ
る材料である。 またこの半導体におけるクラスタ間のアンカリングの
程度を大きくすると、よりキャリア移動度は大きくな
る。このためにはこの膜中にある酸素量を7×1019cm-3
好ましくは1×1019cm-3以下にすると、さらに600℃よ
りも低い温度で結晶化ができるに加えて、高いキャリア
移動度を得ることができる。 以下に実施例に従い本発明を説明する。 『実施例1』 第1図は本発明の製作工程を示す縦断面図である。第
1図(A)において、基板(1)は導電性または絶縁性
基板を使用することができる。この基板は安価であり以
降の被膜形成工程に対し機械的強度並びに対熱性を有し
ていることがその要件である。 この為本実施例においては、陶器、セラミック、また
は、ガラス基板を主として用いた。 第1図において、ANガラス、パイレックスガラス等の
約600℃の熱処理に耐え得るガラス上にマグネトロンRF
(高周波)スパッタ法を用いてブロッキング層としての
酸化珪素膜(2)を1000〜3000Åの厚さに作製した。 プロセス条件は酸素100%雰囲気、成膜温度150℃、出
力400〜800W、圧力0.5Paとした。ターゲットに石英また
は単結晶シリコンを用いた成膜速度は30〜100Å/分で
あった。 さらにこの上にシリコン膜(3)をLPCVD法、スパッ
タ法またはプラズマCVD法により形成した。 減圧気相法で形成する場合、結晶化温度よりも100〜2
00℃低い450〜550℃、例えば530℃でジシラン(Si2H6
またはトリシラン(Si3H8)をCVD装置に供給して成膜し
た。反応炉内圧力は30〜300Paとした。成膜速度50〜250
Å/分であった。 スパッタ法で行う場合、スパッタ前の背圧を1×10-5
Pa以下とし、単結晶シリコンをターゲットとし、アルゴ
ンに水素を20〜80%に混入した雰囲気で行った。例えば
アルゴン20%、水素80%とした。成膜温度は150℃、周
波数は13.56MHz、スパッタ出力400〜800Wとした。圧力
は0.5Paであった。 プラズマCVD法により珪素膜を作製する場合、その温
度は例えば300℃とし、モノシラン(SiH4)またはジシ
ラン(Si2H6)を用いた。これらをPCVD装置内に導入
し、13.56MHzの高周波電力を加えて成膜した。 これらの方法によって形成された被膜は、酸素が7×
1019cm-3以下、好ましくは1×1019cm-3以下の濃度であ
ることが好ましい。そのような範囲にあった場合、珪素
膜を結晶化をさせる場合、結晶化の程度を助長させ得る
からである。 例えばSIMS(二次イオン質量分析)法における不純物
濃度として酸素が8×1018cm-3、炭素3×1016cm-3
得、また水素は4×1020cm-3であり、珪素4×1022cm-3
として比較すると1原子%であった。 かくして、アモルファス状態の珪素膜を2000Å〜2μ
m、例えば1μmの厚さに作製の後、450〜700℃の温度
にて12〜70時間非酸化物雰囲気にて中温の加熱処理し
た。例えば窒素または水素雰囲気にて600℃の温度で保
持した。 この珪素膜の下の基板表面にはアモルファス状態の酸
化珪素膜が形成されているため、この熱処理で珪素膜中
に特定の核が存在せず、全体が均一に加熱アニールされ
る。即ち、成膜時はアモルファス構造を有し、また水素
は単に混入しているのみである。 このアニールにより、珪素膜はアモルファス構造から
秩序性の高い状態に移り、その一部は結晶状態を呈す
る。特にシリコンの成膜時に比較的秩序性の高い領域は
特に結晶化をして結晶状態となろうとする。しかしこれ
らの領域間に存在する珪素により互いの結合がなされる
ため、珪素同志は互いにひっぱりあう。結晶としてもレ
ーザラマン分光により測定すると、単結晶の珪素のピー
ク522cm-1より低周波側にシフトしたピークが観察され
る。それの見掛け上の粒径は半値巾から計算すると、50
〜500Åとマイクロクリスタルのようになっているが、
実際はこの結晶性の高い領域は多数あってクラスタ構造
を有し、その各クラスタ間は互いに珪素同志で結合(ア
ンカリング)がされたセミアモルファス構造の被膜を形
成させることができた。 結果として、この被膜は実質的にグレインバウンダリ
(GBという)がないといってもよい状態を呈する。キャ
リアは各クラスタ間をアンカリングされた個所を通じ互
いに容易に移動し得るため、いわゆるGBの明確に存在す
る多結晶珪素よりも高いキャリア移動度となる。即ちホ
ール移動度(μh)=10〜200cm2/Vsec、電子移動度
(μe)=15〜300cm2/Vsecが得られる。同様にキャリ
アの拡散長も数μmから十数μmと多結晶半導体と同等
またはそれ以上の値が得られる。 他方、上記の如く中温でのアニールではなく、900〜1
200℃の温度での高温アニールにより被膜を多結晶化す
ると、核からの固相成長により被膜中の不純物の偏析が
おきて、GBには酸素、炭素、窒素等の不純物が多くな
り、結晶中の移動度は大きいが、GBでのバリア(障壁)
を作ってそこでのキャリアの移動を阻害してしまう。そ
して結果としては10cm2/Vsec以上の移動度がなかなか得
られないのが実情である。 即ち、本発明の実施例ではかくの如く、セミアモルフ
ァスまたはセミクリスタル構造を有するシリコン半導体
(3)を用いている。 次に第1図(B)において、フォトレジストによるマ
スク(4)をフォトマスクを用いて形成し、P型の不
純物領域(5)に対し、ホウ素を1×1015cm-2のドーズ
量をイオン注入法により添加した。 次に第1図(C)の如く、フォトレジストのマスク
(6)をフォトマスクを用いて形成した。そしてN型
不純物領域(7)に対して、リンを1×1015cm-2の量、
イオン注入法により添加した。 このP型不純物領域とN型不純物領域との間隔は2〜
20μm特に5〜7μmと巾を狭くし、半導体中の再励起
によって発生した電子・ホールのキャリアの拡散距離よ
り短くその1/4〜1/2とするのが好ましかった。 次に、600℃にて10〜50時間再び加熱アニールをし、
P型及びN型不純物領域を活性化した。 熱アニールは第1図(A),(C)で2回行った。し
かし第1図(A)のアニールは求める特性により省略
し、双方を第1図(C)のアニールにより兼ねさせて製
造時間の短縮を図ってもよい。 次に第1図(D)に示すように、絶縁物(8)を前述
のスパッタ法により酸化珪素膜の形成として行った。こ
の酸化珪素膜の形成はLPCVD法、光CVD法を用いてもよ
い。例えば0.2〜0.4μmの厚さに形成した。その後、フ
ォトマスクを用いてP型及びN型不純物領域用の電極
用の窓(9)をエッチング処理にて形成した。 さらにこれら全体にアルミニウムをスパッタ法により
形成し、リード(10)をフォトマスクを用いて作製
し、本実施例の光電変換装置を完成した。 かかる光電変換装置の特性は1.05cm2の面積で変換効
率が11.5%が得られ、この半導体膜のキャリアの拡散長
は10.5μmであった。 本発明の特徴として、+と−の電極が従来の装置のよ
うに半導体層を挟んで半導体膜積層方向に無いため、こ
の両電極間が半導体膜作製時に形成されるピンホールに
よりショートすることがなく、曲線因子(FF)の値の良
い光電変換装置とすることができた。 『実施例2』 第2図(A)のように本実施例は実施例1とほぼ似た
構造である。 但し半導体膜(3)の光照射面側にアモルファスシリ
コン半導体膜(11)が3000Åの厚さに形成されている。
その他の形成方法等は実施例1とほぼ同様である。 このアモルファスシリコン半導体膜(11)はその下地
の半導体膜(3)より光の吸収係数は大きいそのため本
実施例の場合は光照射によりキャリアは半導体膜(11)
で多量に発生した後、半導体膜(3)にドリフトし半導
体層(3)を通路として移動し+電極、−電極より外部
に取り出される。また同時に半導体膜(3)においても
光照射によりキャリアは発生しているが、半導体膜の光
感度に波長依存性が存在するので、本実施例構成により
幅広い波長域の光を電気に変換することが可能となる。 また、半導体膜(11)は半導体膜(3)に比べて、そ
のエネルギーバンド巾が広いので、半導体膜(3)で発
生したキャリアが半導体膜(11)にドリフトする事を防
止し、かつ半導体膜(11)が発性したキャリアはそのエ
ネルギーバンドの勾配にそって半導体膜(3)に移動す
る、そのため発生したキャリアをより効率よく外部に取
り出すことが可能となった。 この様子を第4図(A)(B)に示す。第4図(A)
は第2図(A)のA−A′線に沿ったエネルギーバンド
図であり、第4図(B)は第2図(A)のB−B′線に
沿ったエネルギーバンド図を示している。 『実施例3』 本実施例では実施例2と同様に光照射側にアモルファ
スシリコンを設けた例を示している。 第2図(B)にその断面図を示す。 実施例2とは異なり、基板側に設け光照射面を基板側
にして、その反対側に取り出し電極を設けている。 本実施例においては、実施例1と全く同じ工程にて、
光電変換装置の作製を進めて行くが、アモルファスシリ
コン半導体膜部(12)を半導体膜(3)の下に設ける為
に、熱結晶化処理前の半導体膜(3)の厚みを1.5μm
に形成し、熱処理温度を実施例1より下げ500℃とし
て、完全に全ての半導体膜(3)が熱結晶化されないよ
うな条件にて熱処理を行い、基板側にアモルファス状態
の半導体膜(12)をのこすようにして形成した。その為
第2図(B)では半導体膜(3)と半導体膜(12)との
間に境界(点線)を示していたが実際には明確な境界は
存在せず、基板側より、厚み方向に結晶化の程度に差が
見られる様に半導体膜を形成した。 これにより、第4図(C)に示すように第2図(B)
のC−C′線に沿ったエネルギーバンド図は半導体膜
(12)から半導体膜(3)に連続的につながっており、
半導体膜(12)にて発生したキャリアはその連続的なエ
ネルギーバンドの勾配に従い、半導体膜(3)に導か
れ、ここを通路として外部取り出し電極に到る。 この連続的なエネルギーバンド構造をとらせる際に半
導体膜の基板側に積極的に炭素、窒素等を添加してワイ
ドギャップとすることにより、カネルギーバンドの勾配
をより強くすることができ、キャリアをより多く半導体
膜(3)へ導くことができる。 『実施例4』 本実施例に対応する光電変換装置の概略断面図を第3
図に示す。 本実施例の作製方法は実施例1と全く同じであり、P
型またはN型領域を複数箇所設けた構成を有している。 このP型又はN型不純物領域およびそれに接続する電
極は半導体膜の1主面に形成される為、必要とされる電
力にあわせて、任意にこの+と−の電極を接続できる。 また、光照射面を基板側とすることができるので、こ
の電極の接続の為に光電変換領域の面積が減少すること
もなく任意の電力をマスクパターンを変更するのみで行
うことが可能となった。 『発明の効果』 本発明の様な構成をとることにより、基板上に薄膜の
長い拡散長を持ち且つ光吸収係数の大きな光電変換装置
を実現することができた。 また光照射により発生したキャリアは半導体膜の平面
方向に拡散するので、半導体膜形成により膜厚方向にで
きる界面の影響を受けずに、効率良く外部に取り出され
る。 その他の特徴としては、外部取り出し電極を基板上に
形成させたため一基板上の光電変換装置を複数個集積化
して直、並列接続をすることができ同一基板上に逆流防
止ダイオードをも同一半導体により作製することができ
る。 +電極及び−電極が一表面にのみ形成されている為、
半導体作製の際、その熱的ストレスを考慮する必要はな
い。 安価な基板特に陶器,セラミックス,ガラス等の絶縁
基板を用いており、しかもこの基板上に半導体を1〜50
μの薄さで形成させるためその材料費が安価である。
The present invention is a photoelectric conversion device having a P-type or N-type impurity region selectively in the same semiconductor film on a substrate,
The photoelectric conversion device is characterized in that the direction of the electric field formed by the P-type or N-type impurity region is parallel to the light irradiation surface. In addition, this semiconductor film has a large diffusion length that cannot be obtained with an amorphous semiconductor by being formed of a semi-amorphous or semi-crystalline semiconductor, and has a large light absorption coefficient that cannot be obtained with a single crystal or polycrystalline semiconductor. With this, a photoelectric conversion device with a thin semiconductor film and a long diffusion length can be realized. In the photoelectric conversion device configured as described above, the carrier generated in the photoelectric conversion region between the P-type diffusion region and the N-type diffusion region is efficiently extracted to the outside by the long diffusion length of the semiconductor layer. Can be. Further, since the P-type region and the N-type region are formed in the depth direction of the semiconductor from the light irradiation surface of the same semiconductor film, the electric field between the P-type region and the N-type region in the direction of the electric field is reduced. The light intensity becomes constant, so that the photoelectric conversion efficiency can be improved. The mechanism of the semi-amorphous or semi-crystalline semiconductor used in the present invention will be briefly described. The semi-amorphous or semi-crystalline semiconductor film of the present invention can be obtained by performing a thermal crystallization treatment after forming a film by an LPCVD method, a sputtering method, a PCVD method or the like. The following description will be made using the sputtering method as an example. That is, when sputtering is performed using a mixed gas of hydrogen and argon with a single-crystal silicon semiconductor as a target in the sputtering method, sputtering of heavy atoms of argon (impact)
Atomic silicon also leaves the target and flies over the substrate having the surface to be formed, but at the same time, a cluster of tens to hundreds of thousands of atoms solidifies away from the target as a cluster and flies to the surface to be formed. Let's do it. During this flight, hydrogen combines with the dangling bonds of silicon outside and around the cluster to form a relatively highly ordered region on the formation surface. That is, a mixture of pure amorphous silicon and clusters having a high order on the surface on which the film is formed and having Si—H bonds in the periphery is used. This is heat-treated in a non-oxidizing gas at 450 ° C. to 700 ° C., so that the Si—H bonds around the cluster react with other Si—H bonds to form Si—Si bonds. However, as this bond pulls together, the more ordered clusters attempt to shift phase to a more ordered state, namely crystallization. However, between adjacent clusters, Si-Si bonded to each other pulls between the clusters. As a result, the crystal has lattice distortion, and the crystal peak in laser Raman is measured shifted from the single crystal of 520 cm −1 to a lower wave number side. Further, since the Si-Si bond between the clusters anchors (connects) each other, the energy bands in each cluster can be electrically connected to each other via the anchoring points. Therefore, it is fundamentally different from polycrystalline silicon in which a crystal grain boundary acts as a carrier barrier, and a carrier mobility of 10 to 200 cm 2 / V Sec can be obtained. That is, as in the present invention, a semi-amorphous or semi-crystal based on such a definition can be expected to have a state in which it has apparent crystallinity but has substantially no crystal grain boundary electrically. Of course, if the annealing temperature is 45
When crystallization accompanied by crystal growth of 1000 ° C. or more is performed instead of medium-temperature annealing at 0 ° C. to 700 ° C., oxygen and the like in the film precipitate at the grain boundaries due to the crystal growth, thereby forming a barrier. This is a material having the same crystal and grain boundaries as a single crystal. When the degree of anchoring between clusters in this semiconductor is increased, the carrier mobility is further increased. For this purpose, the amount of oxygen in this film is reduced to 7 × 10 19 cm −3.
If it is preferably 1 × 10 19 cm −3 or less, crystallization can be further performed at a temperature lower than 600 ° C., and high carrier mobility can be obtained. Hereinafter, the present invention will be described according to examples. Embodiment 1 FIG. 1 is a longitudinal sectional view showing a manufacturing process of the present invention. In FIG. 1A, a conductive or insulating substrate can be used as the substrate (1). It is a requirement that this substrate be inexpensive and have mechanical strength and heat resistance for the subsequent film forming process. For this reason, in this embodiment, a ceramic, ceramic, or glass substrate is mainly used. In FIG. 1, magnetron RF is placed on a glass that can withstand heat treatment at about 600 ° C., such as AN glass or Pyrex glass.
A silicon oxide film (2) as a blocking layer was formed to a thickness of 1000 to 3000 ° by (high frequency) sputtering. The process conditions were a 100% oxygen atmosphere, a film formation temperature of 150 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The deposition rate using quartz or single crystal silicon as the target was 30 to 100 ° / min. Further, a silicon film (3) was formed thereon by LPCVD, sputtering, or plasma CVD. When formed by the reduced pressure gas phase method, 100 to 2
00 ° C. lower 450 to 550 ° C., for example 530 ° C. In disilane (Si 2 H 6)
Alternatively, trisilane (Si 3 H 8 ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. Film formation speed 50-250
Å / min. When performing the sputtering method, the back pressure before sputtering is 1 × 10 -5
The pressure was set to Pa or less, and the reaction was performed in an atmosphere in which hydrogen was mixed with argon to 20 to 80% using single crystal silicon as a target. For example, argon was 20% and hydrogen was 80%. The film formation temperature was 150 ° C., the frequency was 13.56 MHz, and the sputter output was 400 to 800 W. The pressure was 0.5 Pa. When a silicon film is formed by a plasma CVD method, the temperature is, for example, 300 ° C., and monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used. These were introduced into a PCVD apparatus, and a film was formed by applying a high frequency power of 13.56 MHz. The film formed by these methods has oxygen of 7 ×
The concentration is preferably 10 19 cm -3 or less, and more preferably 1 × 10 19 cm -3 or less. This is because, when the silicon film is crystallized in such a range, the degree of crystallization can be promoted. For example, in SIMS (secondary ion mass spectrometry) method, oxygen has an impurity concentration of 8 × 10 18 cm −3 and carbon of 3 × 10 16 cm −3 , hydrogen has an impurity concentration of 4 × 10 20 cm −3 and silicon has an impurity concentration of 4 × 10 20 cm −3. × 10 22 cm -3
Was 1 atomic%. Thus, the amorphous silicon film is formed in a thickness of 2,000 to 2 μm.
m, for example, 1 μm in thickness, and then subjected to a medium-temperature heat treatment in a non-oxide atmosphere at a temperature of 450 to 700 ° C. for 12 to 70 hours. For example, it was kept at a temperature of 600 ° C. in a nitrogen or hydrogen atmosphere. Since a silicon oxide film in an amorphous state is formed on the surface of the substrate below the silicon film, no specific nucleus is present in the silicon film by this heat treatment, and the whole is uniformly heat-annealed. That is, it has an amorphous structure at the time of film formation, and hydrogen is simply mixed therein. By this annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part of the silicon film exhibits a crystalline state. In particular, a region having a relatively high order at the time of forming a silicon film is particularly likely to be crystallized to be in a crystalline state. However, since the silicon existing between these regions is bonded to each other, silicon mutually pulls each other. When the crystal is measured by laser Raman spectroscopy, a peak shifted from the single crystal silicon peak 522 cm -1 to a lower frequency side is observed. Its apparent particle size, calculated from the half width, is 50
It is like a micro crystal with ~ 500 mm,
Actually, there are many such high crystallinity regions having a cluster structure, and a film having a semi-amorphous structure in which each cluster is bonded to each other by silicon (anchoring) can be formed. As a result, the coating exhibits a state substantially free of grain boundaries (GB). Carriers can easily move from one cluster to another through anchored locations, resulting in higher carrier mobility than so-called GB polycrystalline silicon. That is, hole mobility (μh) = 10 to 200 cm 2 / Vsec and electron mobility (μe) = 15 to 300 cm 2 / Vsec are obtained. Similarly, the diffusion length of the carrier is several μm to several tens μm, which is equivalent to or larger than that of the polycrystalline semiconductor. On the other hand, instead of annealing at medium temperature as described above, 900-1
When the film is polycrystallized by high-temperature annealing at a temperature of 200 ° C, segregation of impurities in the film occurs due to solid phase growth from the nucleus, and GB contains a large amount of impurities such as oxygen, carbon, and nitrogen. Mobility is high, but barrier in GB (barrier)
To hinder the movement of carriers there. As a result, it is difficult to obtain a mobility of 10 cm 2 / Vsec or more. That is, in the embodiment of the present invention, as described above, the silicon semiconductor (3) having a semi-amorphous or semi-crystalline structure is used. Next, in FIG. 1 (B), a mask (4) made of a photoresist is formed using the photomask, and a dose of 1 × 10 15 cm −2 of boron is applied to the P-type impurity region (5). It was added by ion implantation. Next, as shown in FIG. 1C, a photoresist mask (6) was formed using the photomask. Then, phosphorus is added to the N-type impurity region (7) in an amount of 1 × 10 15 cm −2 ,
It was added by ion implantation. The distance between the P-type impurity region and the N-type impurity region is 2 to
It is preferable to make the width as narrow as 20 μm, especially 5 to 7 μm, and make it 1/4 to 1/2 shorter than the diffusion distance of carriers of electrons and holes generated by reexcitation in the semiconductor. Next, heat annealing again at 600 ° C. for 10 to 50 hours,
The P-type and N-type impurity regions were activated. Thermal annealing was performed twice in FIGS. 1A and 1C. However, the annealing in FIG. 1A may be omitted depending on the desired characteristics, and both may be combined by the annealing in FIG. 1C to shorten the manufacturing time. Next, as shown in FIG. 1D, the insulator (8) was formed into a silicon oxide film by the above-mentioned sputtering method. This silicon oxide film may be formed by an LPCVD method or an optical CVD method. For example, it was formed to a thickness of 0.2 to 0.4 μm. Thereafter, a window (9) for an electrode for the P-type and N-type impurity regions was formed by etching using a photomask. Further, aluminum was formed on the whole by sputtering, and the lead (10) was manufactured using a photomask, thereby completing the photoelectric conversion device of this example. As for the characteristics of such a photoelectric conversion device, a conversion efficiency of 11.5% was obtained in an area of 1.05 cm 2 , and the diffusion length of carriers in this semiconductor film was 10.5 μm. As a feature of the present invention, since the + and-electrodes do not exist in the semiconductor film stacking direction with the semiconductor layer interposed therebetween as in the conventional device, a short circuit between the two electrodes due to a pinhole formed at the time of manufacturing the semiconductor film. Thus, a photoelectric conversion device having a good fill factor (FF) value could be obtained. Embodiment 2 As shown in FIG. 2A, this embodiment has a structure similar to that of Embodiment 1. However, an amorphous silicon semiconductor film (11) having a thickness of 3000 mm is formed on the light irradiation side of the semiconductor film (3).
Other forming methods and the like are almost the same as those in the first embodiment. The amorphous silicon semiconductor film (11) has a larger light absorption coefficient than the underlying semiconductor film (3). Therefore, in this embodiment, the carrier is changed to the semiconductor film (11) by light irradiation.
After a large amount is generated, it drifts to the semiconductor film (3), moves through the semiconductor layer (3) as a passage, and is taken out from the + and-electrodes. At the same time, carriers are also generated by light irradiation in the semiconductor film (3). However, since the light sensitivity of the semiconductor film has wavelength dependency, it is possible to convert light in a wide wavelength range into electricity by the structure of this embodiment. Becomes possible. Further, the semiconductor film (11) has a wider energy band width than the semiconductor film (3), so that carriers generated in the semiconductor film (3) are prevented from drifting to the semiconductor film (11), and the semiconductor film (11) is prevented from drifting. The carriers generated by the film (11) move to the semiconductor film (3) along the gradient of the energy band, so that the generated carriers can be taken out more efficiently. This is shown in FIGS. 4 (A) and 4 (B). Fig. 4 (A)
4A is an energy band diagram along the line AA 'in FIG. 2A, and FIG. 4B is an energy band diagram along the line BB' in FIG. 2A. I have. Embodiment 3 This embodiment shows an example in which amorphous silicon is provided on the light irradiation side, as in Embodiment 2. FIG. 2 (B) shows a sectional view thereof. Unlike the second embodiment, the light irradiation surface is provided on the substrate side and the extraction electrode is provided on the opposite side. In the present embodiment, in exactly the same steps as in the first embodiment,
The fabrication of the photoelectric conversion device will proceed, but the thickness of the semiconductor film (3) before thermal crystallization treatment must be 1.5 μm in order to provide the amorphous silicon semiconductor film portion (12) below the semiconductor film (3).
And a heat treatment is performed at a temperature of 500 ° C. lower than that of the first embodiment, under such conditions that all the semiconductor films (3) are not completely thermally crystallized, and an amorphous semiconductor film (12) is formed on the substrate side. Was formed. Therefore, in FIG. 2 (B), a boundary (dotted line) is shown between the semiconductor film (3) and the semiconductor film (12), but there is actually no clear boundary, and the thickness direction is higher than the substrate side. A semiconductor film was formed such that the degree of crystallization was different. As a result, as shown in FIG. 4 (C), FIG.
In the energy band diagram along the line CC ′, the semiconductor film (12) is continuously connected to the semiconductor film (3).
The carriers generated in the semiconductor film (12) are guided to the semiconductor film (3) according to the continuous gradient of the energy band, and reach the external extraction electrode through the semiconductor film (3). When a continuous energy band structure is formed, carbon and nitrogen are actively added to the substrate side of the semiconductor film to form a wide gap, so that the gradient of the energy band can be further increased, and carrier To the semiconductor film (3). Embodiment 4 A schematic sectional view of a photoelectric conversion device corresponding to this embodiment is shown in FIG.
Shown in the figure. The manufacturing method of this embodiment is exactly the same as that of the first embodiment.
It has a configuration in which a plurality of mold or N-type regions are provided. Since the P-type or N-type impurity region and the electrode connected thereto are formed on one main surface of the semiconductor film, the + and-electrodes can be arbitrarily connected according to required power. In addition, since the light irradiation surface can be on the substrate side, it is possible to perform arbitrary power only by changing the mask pattern without reducing the area of the photoelectric conversion region for connection of the electrodes. Was. [Effects of the Invention] By adopting the configuration of the present invention, a photoelectric conversion device having a long diffusion length of a thin film on a substrate and a large light absorption coefficient can be realized. In addition, carriers generated by light irradiation diffuse in the planar direction of the semiconductor film, and are efficiently extracted to the outside without being affected by an interface formed in the thickness direction by the formation of the semiconductor film. Another feature is that since the external extraction electrode is formed on the substrate, a plurality of photoelectric conversion devices on one substrate can be integrated and connected directly and in parallel, and the backflow prevention diode is also made of the same semiconductor on the same substrate. Can be made. Since the + electrode and the-electrode are formed only on one surface,
When manufacturing a semiconductor, it is not necessary to consider the thermal stress. Inexpensive substrates, especially insulating substrates such as ceramics, ceramics, and glass, are used.
Since it is formed with a thickness of μ, the material cost is low.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明による構造を有する光電変換装置の作製
工程を示す縦断面図である。 第2図(A),(B)および第3図は本発明の他の実施
形態の縦断面図である。 第4図は第2図に対応するエネルギーバンド図である。 3……半導体膜 5……P型不純物領域 7……N型不純物領域 10……電極 11,12……アモルフスァス半導体膜
FIG. 1 is a longitudinal sectional view showing a manufacturing process of a photoelectric conversion device having a structure according to the present invention. 2 (A), 2 (B) and 3 are longitudinal sectional views of another embodiment of the present invention. FIG. 4 is an energy band diagram corresponding to FIG. 3 ... Semiconductor film 5 ... P-type impurity region 7 ... N-type impurity region 10 ... Electrode 11,12 ... Amorphous semiconductor film

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板と、前記基板上に設けられた酸化珪素
膜と、前記酸化珪素膜上に設けられ、1×1019cm-3以下
の酸素量を含む結晶質を有するI型半導体膜と、接合面
が前記基板に対しほぼ垂直となるように、前記I型半導
体膜に設けられたP型及びN型領域と、光照射を受ける
前記I型半導体膜に設けられ、前記I型半導体膜より光
吸収係数が大きく、しかもエネルギーバンド幅が大きい
アモルファス半導体膜とからなることを特徴とする半導
体装置。
1. A substrate, a silicon oxide film provided on the substrate, and an I-type semiconductor film provided on the silicon oxide film and having a crystallinity including an oxygen amount of 1 × 10 19 cm −3 or less. P-type and N-type regions provided in the I-type semiconductor film so that a bonding surface is substantially perpendicular to the substrate; and the I-type semiconductor film provided in the I-type semiconductor film receiving light irradiation. A semiconductor device comprising an amorphous semiconductor film having a larger light absorption coefficient and a larger energy band width than the film.
【請求項2】基板上にブロッキング層として作用する酸
化珪素膜を形成する工程と、前記酸化珪素膜上に1×10
19cm-3以下の酸素量を含む結晶質を有するI型半導体膜
を形成する工程と、前記I型半導体膜に対して順次選択
的にイオン注入を行い、接合面が前記基板に対しほぼ垂
直となるP型及びN型領域を形成する工程と、前記I型
半導体膜を非酸化性雰囲気中において450乃至700℃の温
度で熱処理する工程とからなることを特徴とする半導体
装置の製造方法。
A step of forming a silicon oxide film acting as a blocking layer on the substrate;
A step of forming a crystalline I-type semiconductor film containing an oxygen amount of 19 cm -3 or less, and sequentially and selectively ion-implanting the I-type semiconductor film so that a bonding surface is substantially perpendicular to the substrate; Forming a P-type and N-type region, and heat-treating the I-type semiconductor film at a temperature of 450 to 700 ° C. in a non-oxidizing atmosphere.
【請求項3】光照射を受ける前記酸化珪素膜上又は前記
I型半導体膜上に前記I型半導体膜より光吸収係数が大
きく、しかもエネルギーバンド幅が大きいアモルファス
半導体膜を形成する工程を有することを特徴とする請求
項2記載の半導体装置の製造方法。
3. A step of forming an amorphous semiconductor film having a larger light absorption coefficient and a larger energy band width than the I-type semiconductor film on the silicon oxide film or the I-type semiconductor film to be irradiated with light. 3. The method for manufacturing a semiconductor device according to claim 2, wherein:
JP02323697A 1990-11-26 1990-11-26 Semiconductor device and manufacturing method thereof Expired - Lifetime JP3091882B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02323697A JP3091882B2 (en) 1990-11-26 1990-11-26 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02323697A JP3091882B2 (en) 1990-11-26 1990-11-26 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH04196179A JPH04196179A (en) 1992-07-15
JP3091882B2 true JP3091882B2 (en) 2000-09-25

Family

ID=18157593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02323697A Expired - Lifetime JP3091882B2 (en) 1990-11-26 1990-11-26 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3091882B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968879B1 (en) * 2008-02-28 2010-07-09 주식회사 티지솔라 Solar Cell And Method For Manufacturing The Same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8477125B2 (en) 2005-12-21 2013-07-02 Samsung Display Co., Ltd. Photo sensor and organic light-emitting display using the same
KR100759682B1 (en) * 2006-03-30 2007-09-17 삼성에스디아이 주식회사 Organic light emitting diode
JP6742168B2 (en) * 2016-06-22 2020-08-19 株式会社アルバック Method for manufacturing HBC type crystalline solar cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968879B1 (en) * 2008-02-28 2010-07-09 주식회사 티지솔라 Solar Cell And Method For Manufacturing The Same

Also Published As

Publication number Publication date
JPH04196179A (en) 1992-07-15

Similar Documents

Publication Publication Date Title
JP2838318B2 (en) Photosensitive device and manufacturing method thereof
Becker et al. Polycrystalline silicon thin-film solar cells: Status and perspectives
US6130380A (en) Solar cell and fabrication method thereof
US4751193A (en) Method of making SOI recrystallized layers by short spatially uniform light pulses
JP5677973B2 (en) Method for forming a dopant profile
KR100224553B1 (en) Solar cell and its manufacture
JP2002100789A (en) Manufacturing method for solar battery
JP2001007381A (en) Optoelectronic transducer film and formation thereof
EP0656664A1 (en) Polycrystalline silicon photoelectric transducer and process for its production
US4451838A (en) Semiconductor photoelectric conversion device
JP2001007381A5 (en)
US6777714B2 (en) Crystalline silicon semiconductor device and method for fabricating same
JP3091882B2 (en) Semiconductor device and manufacturing method thereof
JPH0864851A (en) Photovoltaic element and fabrication thereof
JP2917388B2 (en) Method for manufacturing semiconductor device
JP2001250968A (en) Crystal silicon thin film semiconductor device, crystal silicon thin film photovoltaic element, and method of manufacturing for crystal silicon thin film semiconductor device
US5225367A (en) Method for manufacturing an electronic device
US20080308144A1 (en) Integrated thin-layer photovoltaic module
JP2002261305A (en) Thin-film polycrystalline silicon solar cell and manufacturing method therefor
US4468685A (en) Infrared detector using grey tin
JP3181074B2 (en) Method for producing Cu-based chalcopyrite film
JP2854083B2 (en) Semiconductor thin film and method of manufacturing the same
JP2704565B2 (en) Photoelectric conversion device
JP2702304B2 (en) Method for forming polycrystalline semiconductor layer and method for manufacturing photovoltaic device using the same
JP3347747B2 (en) Method for manufacturing photoelectric conversion device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080728

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 11