Nothing Special   »   [go: up one dir, main page]

JP3048992B2 - Mmicモジュール - Google Patents

Mmicモジュール

Info

Publication number
JP3048992B2
JP3048992B2 JP9354820A JP35482097A JP3048992B2 JP 3048992 B2 JP3048992 B2 JP 3048992B2 JP 9354820 A JP9354820 A JP 9354820A JP 35482097 A JP35482097 A JP 35482097A JP 3048992 B2 JP3048992 B2 JP 3048992B2
Authority
JP
Japan
Prior art keywords
ground
mmic
line
connection
strip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9354820A
Other languages
English (en)
Other versions
JPH11186456A (ja
Inventor
直文 猪股
勲夫 泉
仁貴 東方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9354820A priority Critical patent/JP3048992B2/ja
Publication of JPH11186456A publication Critical patent/JPH11186456A/ja
Application granted granted Critical
Publication of JP3048992B2 publication Critical patent/JP3048992B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Waveguide Connection Structure (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、MMIC(Microwa
ve Monolithic Integrated Circuit) モジュールに関
し、より詳細には、アルミナキャリア上にMMICチッ
プを実装する際の実装構造に関する。
【0002】
【従来の技術】複数のMMICチップを用いて送信機、
受信機及び送受信機を構成する場合、波長がミリ波帯の
範囲にあり、それに伴い、周波数が高くなると、MMI
Cチップの接続部の損失が大きくなる。このため、損失
を大きくすることなく、MMICチップを実装すること
は重要な課題である。
【0003】従来は、MMICチップの接続部の損失を
減らし、かつ、MMICチップを搭載したMMICモジ
ュールの小型化を図るため、一枚のアルミナキャリア上
に直接MMICチップを搭載し、さらに、アルミナキャ
リア上に入出力線路を設け、MMICチップと入出力線
路との間を金リボン又は金ワイヤで接続していた。図2
は従来のMMICモジュールの一例を示す。図2(A)
は上方から見た平面図、図2(B)は側面図、図2
(C)は図2(A)のA−A線における断面図である。
【0004】図2に示したMMICモジュールは、表面
に矩形状の第一グランドパターン2を、裏面に第二グラ
ンドパターン(図示せず)をそれぞれ有するアルミナキ
ャリア1を備えている。アルミナキャリア1には6個の
ビアホール3が設けられており、このビアホール3を介
して、第一グランドパターン2と第二グランドパターン
とが接続されている。なお、ビアホール3の数は6個に
限定されるものではなく、熱的及び電気的に必要かつ十
分な数が選定される。
【0005】アルミナキャリア1の第一グランドパター
ン2上にはその中央にMMICチップ4が搭載されてい
る。MMICチップ4の両側縁部の付近には、各側縁に
つきそれぞれ2個ずつのグランド端子5が設けられてい
る。これらのグランド端子5はMMICチップ4への信
号の入力端またはMMICチップ4からの信号の出力端
をなしており、コプレーナ線路を形成している。プロバ
ーを使用する評価測定器を用いて、MMICチップ4の
評価を行う際には、グランド端子5を介して信号の入出
力が行われる。
【0006】アルミナキャリア1上には、第一グランド
パターン2の両側にそれぞれストリップ線路6が水平方
向に延びるように形成されている。このストリップ線路
6は50オームの特性インピーダンスを有している。ア
ルミナキャリア1上に搭載されるMMICチップ4とス
トリップ線路6とは接続線路7を介して接続されてい
る。接続線路7は、通常、金ワイヤ又は金リボンからな
る。
【0007】
【発明が解決しようとする課題】この従来のMMICモ
ジュールは以下のような問題点を有していた。第一の問
題点は、ストリップ線路6とMMICチップ4とを接続
する接続線路7が、第一グランドパターン2とストリッ
プ線路6との間のギャップw及びMMICチップ4の高
さhの範囲において、電気的に50オーム線路となって
いない点である。すなわち、ギャップw及びMMICチ
ップ4の高さhに起因して、接続線路7のインピーダン
スが非連続となる点である。このため、ストリップ線路
6とMMICチップ4との接続部におけるsパラメータ
(scattering parameter: 散乱行列)が劣化し、反射損
による接続損失が増加する。この接続損失はギャップw
及び高さhに比例して増大し、ミリ波帯において周波数
が高くなるほど増大する。
【0008】これらのギャップwは、実装技術的な見地
からも、小さくすることには限界があり、また、高さh
はチップの寸法で一義的に決まるため、接続損失の低減
には限界があった。第2の問題点は、ストリップ線路6
とMMICチップ4とを接続する接続線路7は、図2で
明らかなように、アルミナキャリア1の表面に形成され
た第一グランドパターン2から遠いため、インピーダン
スが高くなり、放射損失が増大する。このため、第一の
問題点で示した反射損失と併せて、ストリップ線路6と
MMICチップ4との接続部の損失を増大させるという
問題があった。
【0009】また、特開昭61−234055号公報に
開示されている半導体装置においては、パッケージに設
けられる信号端子の両側に所定の間隔でグランド端子を
設け、信号端子とグランド端子とでコプレーナ形伝送路
を形成し、信号端子に接続される信号線のインピーダン
スを整合するようになっている。特開平7−24049
4号公報は、ワイヤのインダクタ成分を無視できる程度
にワイヤの長さを短くし、使用周波数の高いMMICを
パッケージした場合における発振を防止するために、半
導体チップを固着するダイパッドと、このダイパッドの
両側に形成された複数本のリードとを有し、複数本のリ
ードの中の半導体チップグランド用リードがダイパッド
に直接接続されている半導体パッケージ用リードフレー
ムを提案している。
【0010】しかしながら、これらの公報に開示されて
いる半導体装置又はリードフレームによっても、上記の
問題点は解決されていない。本発明は、以上のような従
来のMMICモジュールの問題点に鑑みてなされたもの
であり、アルミナキャリア上のMMICチップとストリ
ップ線路とを接続する接続線路の反射損失及び放射損失
を低減し、接続線路の特性インピーダンスをほぼ50オ
ームの値に維持することができるMMICモジュールを
提供することを目的とする。
【0011】
【課題を解決するための手段】この目的を達成するた
め、本発明のうち、請求項1は、表面に第一グランドパ
ターン及び入出力ストリップ線路を、裏面に第二グラン
ドパターンをそれぞれ有し、前記第一グランドパターン
と前記第二グランドパターンとはビアホールを介して接
続されているアルミナキャリアと、前記アルミナキャリ
ア上に搭載されたMMICチップと、前記入出力ストリ
ップ線路と前記MMICチップとの間を接続する第一の
接続部材と、を備えるMMICモジュールにおいて、前
記第一グランドパターンには、前記入出力ストリップ線
路の両側において前記入出力ストリップ線路に向かって
延びるグランド突出部が形成されており、前記MMIC
チップは入出力端にコプレーナ線路用グランド端子を有
し、前記コプレーナ線路用グランド端子において前記第
一の接続部材と並べて両側に配置された第二の接続部材
を介して前記グランド突出部と接続されていることを特
徴とするMMICモジュールを提供する。
【0012】請求項1に係るMMICモジュールによれ
ば、入出力ストリップ線路とMMICチップとを接続す
る第一の接続部材と、MMICチップとグランド突出部
とを接続する第二の接続部材はコプレーナ線路接続を形
成する。すなわち、第一の接続部材の両側にはグランド
突出部が存在しているため、入出力ストリップ線路と第
一グランドパターンとの間のギャップwに起因して生じ
る第一の接続部材のインピーダンスの非連続性は解消さ
れる。
【0013】また、第一の接続部材の両側にグランド突
出部を設けることにより、両グランド突出部の間に平行
電界が形成される。このため、第一グランドパターンに
電流が流れることがなくなる。すなわち、MMICチッ
プの高さhにかかわらず、第一の接続部材のインピーダ
ンスの非連続性は解消される。このように、ギャップw
及びMMICチップの高さhに関係なく、MMICチッ
プと入出力ストリップ線路との間の良好な接続を維持す
ることができる。
【0014】さらに、請求項2に記載されているよう
に、前記第一及び第二の接続部材の特性インピーダンス
の総和は50オームになるように各接続部材のインピー
ダンスを設定することが好ましい。第二の接続部材を設
ける場合、第一の接続部材の特性インピーダンスを50
オームのままにしておくと、第一及び第二の接続部材の
インピーダンスの総和が50オームを超過してしまうこ
とになるので、これを回避するため、インピーダンスの
総和を50オームとするという条件の下に第一及び第二
の接続部材のインピーダンスを設定することが好まし
い。
【0015】請求項3に記載されているように、前記グ
ランド突出部には、該グランド突出部を前記第二グラン
ドパターンと接続する少なくとも一つの第二のビアホー
ルが形成されていることが好ましい。第一のビアホール
のみならず、グランド突出部と第二グランドパターンと
を接続する第二のビアホールを設けることにより、第一
グランドパターンと第二グランドパターンとをより確実
に接続することができる。
【0016】なお、この第二のビアホールは各グランド
突出部について1個に限定されるものではなく、2個又
は3個以上の第二のビアホールを形成してもよい。ま
た、請求項4に記載されているように、前記グランド突
出部と前記入出力ストリップ線路との間の間隔は20ミ
クロン以上かつ50ミクロン以下とすることが好まし
い。
【0017】グランド突出部と入出力ストリップ線路と
の間の間隔は、大きすぎると両グランド突出部の間に適
当な電界が形成されず、逆に、小さすぎると製造精度上
の問題が出てくるので、20ミクロン以上であって、5
0ミクロン以下であることが好ましい。なお、最適値は
20ミクロンである。
【0018】
【発明の実施の形態】図1は本発明の一実施形態に係る
MMICモジュールの一例を示す。図1(A)は上方か
ら見た平面図、図1(B)は側面図、図1(C)は図1
(A)のA−A線における断面図である。本実施形態に
係るMMICモジュールは、表面に矩形状の第一グラン
ドパターン20を、裏面に第二グランドパターン(図示
せず)をそれぞれ有するアルミナキャリア21を備えて
いる。アルミナキャリア21の長手方向に延びる端部
(図2の上下方向の端部)には各3個のビアホール23
がそれぞれ設けられており、このビアホール23を介し
て、第一グランドパターン20と第二グランドパターン
とが接続されている。なお、ビアホール23の数は6個
に限定されるものではなく、熱的及び電気的に必要かつ
十分な数が選定される。
【0019】アルミナキャリア21上に形成されている
第一グランドパターン20上にはその中央にMMICチ
ップ24が搭載されている。アルミナキャリア21上に
は、第一グランドパターン20の両側において、それぞ
れストリップ線路26がアルミナキャリア21の長手方
向に延びるように形成されている。このストリップ線路
26はそれぞれ50オームの特性インピーダンスを有し
ている。
【0020】アルミナキャリア21上に搭載されている
MMICチップ24とストリップ線路26とは第一接続
線路27を介して接続されている。本実施形態における
第一接続線路27は金ワイヤからなる。本実施形態に係
るMMICモジュールにおいては、第一グランドパター
ン20には、ストリップ線路26の両側において、スト
リップ線路26に沿って延びるグランド突出部28が形
成されている。各グランド突出部28とストリップ線路
26との間はギャップgの間隔があくように設定されて
いる。本実施形態におけるギャップgは20μmに設定
されている。なお、ギャップgは20μmから50μm
の範囲内で設定される。
【0021】各グランド突出部28には、各グランド突
出部28をアルミナキャリア21の裏面に形成されてい
る第二グランドパターンと接続するための第二のビアホ
ール29が一つずつ形成されている。MMICチップ2
4は、そのグランド端子(図示せず)において、各グラ
ンド突出部28と第二接続線路30を介して接続されて
いる。第二接続線路30は、第一接続線路27と同様
に、金ワイヤからなっている。なお、第二接続線路30
は第一接続線路27とは異なる材質からなるものであっ
てもよい。
【0022】さらに、本実施形態においては、第一接続
線路27と第二接続線路30の各インピーダンスの総和
は50オームになるように設定されている。本実施形態
に係るMMICモジュールは、以上のように、1個の第
一接続線路27と2個の第二接続線路30が並んで配置
されており、第二接続線路30は第一接続線路27とあ
わせてコープレーナ線路を構成している。このため、ス
トリップ線路26とMMICチップ24との接続部に形
成される電界は中央に位置する第一接続線路27とその
両側の第二接続線路30との間にのみ存在し、第一グラ
ンドパターン20とストリップ線路26との間のギャッ
プw及びMMICチップ24の高さhは電界の形成位置
には関与しない。
【0023】従って、従来のMMICモジュールにおい
てギャップw及びMMICチップの高さhに起因して生
じていたストリップ線路26のインピーダンスの非連続
性は解消される。また、本実施形態に係るMMICモジ
ュールによれば、ストリップ線路26とMMICチップ
24との間は総計で50オームのインピーダンスを有す
る第一接続線路27及び第二接続線路30で段差なく接
続されているため、接続部の反射損失及び放射損失は生
じない。このため、ストリップ線路26とMMICチッ
プ24との接続部の接続損失は低減され、接続部の入出
力線路sパラメータも良好となる。
【0024】
【実施例】次に本発明の一実施例に係るMMICモジュ
ールについて説明する。図2において、アルミナキャリ
ア1は厚さが0.15mmのアルミナセラミック基板か
らなり、その上面にはストリップ線路26として薄膜ス
トリップ線路導体が蒸着され、その裏面は全面導体(図
示せず)となっている。
【0025】アルミナ基板1上には、MMICチップ2
4を搭載するための第一グランドパターンとしての導体
部20が蒸着により形成されており、導体部20は第二
グランドパターンとしてのアルミナ基板裏面の導体部と
はビアホール23を介して接続されている。第一グラン
ドパターンとしての導体部20とストリップ線路26と
の間の間隔はwである。
【0026】ビアホール23は直径が約0.2mmで、
MMICチップ24の電気特性及び放熱特性に基づいて
決定される数だけ適宜設けられている。導体部20はそ
の表面を厚さ約5μの金で金メッキされている。MMI
Cチップ24は、送信機能、受信機能又は送受信機能を
有するMMICチップであり、アルミナ基板21上の導
体部20の上にA u−S n等のロー材でロー付けされて
いる。
【0027】MMICチップ24には、MMICチップ
24の入出力端をプロバーで測定するためのコープレー
ナ線路用グランド端子(図示せず)が形成されており、
MMICチップ24は、このグランド端子において、ス
トリップ線路26と第一接続線路27を介して接続され
ている。導体部20には、ストリップ線路26に沿って
ストリップ線路26の両側においてグランド突出部28
が形成されている。グランド突出部28とストリップ線
路26との間のギャップgは20μmに設定されてい
る。グランド突出部28は、その先端において、ビアホ
ール29を介して、アルミナ基板1の裏面に形成されて
いる導体部を接続されている。
【0028】MMICチップ24と各グランド突出部2
8とは第二接続線路30としての金ワイヤで接続されて
おり、第二接続線路30は第一接続線路27とあわせて
コープレーナ線路を構成している。以上のように、スト
リップ線路26は電気的にインピーダンスの不連続性な
くMMICチップ24と接続されるため,MMICチッ
プ24とストリップ線路26との間の接続損失が低減さ
れ、sパラメータも良好である。
【0029】
【発明の効果】以上のように、本発明に係るMMICモ
ジュールによれば、MMICチップをアルミナキャリア
へ直接搭載することが可能となり、MMICチップの特
性を劣化させることなく、回路の大幅な簡素化とMMI
Cモジュールの小型化が可能となる。
【0030】かかる効果が得られる理由は、入出力スト
リップ線路とMMICチップとの間を第一の接続部材と
第二の接続部材とで構成されるコプレーナ線路で接続し
たためである。すなわち、第一の接続部材の片側又は両
側にはグランド突出部が存在しているため、入出力スト
リップ線路と第一グランドパターンとの間のギャップw
及びMMICチップの高さhに起因して生じる第一の接
続部材のインピーダンスの非連続性は解消される。この
ように、ギャップw及び高さhに関係なく、MMICチ
ップと入出力ストリップ線路との間の良好な接続を維持
することができるため、MMICチップをアルミナキャ
リアへ直接搭載することが可能となり、ひいては、MM
ICモジュール全体の小型化が可能となる。
【図面の簡単な説明】
【図1】従来のMMICモジュールを示す図であり、図
1(A)は上方から見た平面図、図1(B)は側面図、
図1(C)は図1(A)のA−A線における断面図であ
る。
【図2】本発明の一実施形態に係るMMICモジュール
を示す図であり、図2(A)は上方から見た平面図、図
2(B)は側面図、図2(C)は図2(A)のA−A線
における断面図である。
【符号の説明】
1 アルミナキャリア 2 第一グランドパターン 3 ビアホール 4 MMICチップ 5 グランド端子 6 ストリップ線路 7 接続線路 20 第一グランドパターン 21 アルミナキャリア 23 ビアホール 24 MMICチップ 26 ストリップ線路 27 第一接続線路 28 グランド突出部 29 ビアホール 30 第二接続線路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 東方 仁貴 東京都港区芝浦三丁目18番21号 日本電 気エンジニアリング株式会社内 (56)参考文献 特開 平9−321175(JP,A) 特開 平10−303332(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】表面に第一グランドパターン及び入出力ス
    トリップ線路を、裏面に第二グランドパターンをそれぞ
    れ有し、前記第一グランドパターンと前記第二グランド
    パターンとは第一のビアホールを介して接続されている
    アルミナキャリアと、前記アルミナキャリア上に搭載さ
    れたMMICチップと、前記入出力ストリップ線路と前
    記MMICチップとを接続する第一の接続部材と、を備
    えるMMICモジュールにおいて、 前記第一グランドパターンには、前記入出力ストリップ
    線路の両側において前記入出力ストリップ線路に向かっ
    て延びるグランド突出部が形成されており、前記MMI
    Cチップは入出力端にコプレーナ線路用グランド端子を
    有し、前記コプレーナ線路用グランド端子において前記
    第一の接続部材と並べて両側に配置された第二の接続部
    材を介して前記グランド突出部と接続されていることを
    特徴とするMMICモジュール。
  2. 【請求項2】前記第一及び第二の接続部材の特性インピ
    ーダンスの総和は50オームであることを特徴とする請
    求項1に記載のMMICモジュール。
  3. 【請求項3】前記グランド突出部には、該グランド突出
    部を前記第二グランドパターンと接続する少なくとも一
    つの第二のビアホールが形成されていることを特徴とす
    る請求項1又は2に記載のMMICモジュール。
  4. 【請求項4】前記グランド突出部と前記入出力ストリッ
    プ線路との間の間隔は20ミクロン以上かつ50ミクロ
    ン以下であることを特徴とする請求項1乃至3の何れか
    に記載のMMICモジュール。
JP9354820A 1997-12-24 1997-12-24 Mmicモジュール Expired - Lifetime JP3048992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9354820A JP3048992B2 (ja) 1997-12-24 1997-12-24 Mmicモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9354820A JP3048992B2 (ja) 1997-12-24 1997-12-24 Mmicモジュール

Publications (2)

Publication Number Publication Date
JPH11186456A JPH11186456A (ja) 1999-07-09
JP3048992B2 true JP3048992B2 (ja) 2000-06-05

Family

ID=18440127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9354820A Expired - Lifetime JP3048992B2 (ja) 1997-12-24 1997-12-24 Mmicモジュール

Country Status (1)

Country Link
JP (1) JP3048992B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114373A (ja) * 2009-11-24 2011-06-09 Kyocera Corp 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617946B2 (en) * 2000-01-13 2003-09-09 Skyworks Solutions, Inc. Microwave package
JP4989992B2 (ja) * 2006-11-30 2012-08-01 京セラ株式会社 整合回路、送信器、受信器、送受信器およびレーダ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114373A (ja) * 2009-11-24 2011-06-09 Kyocera Corp 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール

Also Published As

Publication number Publication date
JPH11186456A (ja) 1999-07-09

Similar Documents

Publication Publication Date Title
US5057805A (en) Microwave semiconductor device
JP2978533B2 (ja) 半導体集積回路装置
EP0563969A2 (en) High frequency signal transmission tape and apparatus for bonding the high frequency signal transmission tape
US6483406B1 (en) High-frequency module using slot coupling
JPH0637202A (ja) マイクロ波ic用パッケージ
JPH08222657A (ja) 半導体集積回路装置
JP2003520436A (ja) マイクロ波パッケージ
EP0578028B1 (en) High frequency semiconductor device
JPH07147352A (ja) 半導体集積回路装置
JP3058898B2 (ja) 半導体装置及びその評価方法
JPH09172221A (ja) 光半導体素子の実装構造
JP3048992B2 (ja) Mmicモジュール
US6624454B1 (en) Semiconductor device having a flip-chip construction
JP2001036309A (ja) マルチチップモジュール接続構造
EP0996155A2 (en) Radio frequency integrated circuit apparatus
JP2000164970A (ja) 光素子モジュール
JP3181036B2 (ja) 高周波用パッケージの実装構造
US7105924B2 (en) Integrated circuit housing
JPH07122808A (ja) 半導体レーザ変調回路装置
JP2565283B2 (ja) モノリシックマイクロ波集積回路
JP2000307020A (ja) 高周波デバイス用パッケージ
JP3112253B2 (ja) 高周波用半導体装置
JP3395290B2 (ja) 高周波用回路基板
JP3776598B2 (ja) 高周波パッケージ
JP2001094189A (ja) セラミックパッケージ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000307

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080324

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 13