JP2924392B2 - Microcomputer system - Google Patents
Microcomputer systemInfo
- Publication number
- JP2924392B2 JP2924392B2 JP3345631A JP34563191A JP2924392B2 JP 2924392 B2 JP2924392 B2 JP 2924392B2 JP 3345631 A JP3345631 A JP 3345631A JP 34563191 A JP34563191 A JP 34563191A JP 2924392 B2 JP2924392 B2 JP 2924392B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- microcomputer system
- self
- present
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、マイクロコンピュータ
システムに関し、特にマイクロコンピュータシステムの
セルフテスト回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer system, and more particularly to a self-test circuit for a microcomputer system.
【0002】[0002]
【従来の技術】従来のマイクロコンピュータシステムの
セルフテスト回路は、図4に示すようにROM部1,R
AM部2,CPU部3及び入出力回路部4が内部データ
バス5によって相互に接続されている。従来のマイクロ
コンピュータシステムのセルフテストの方法は、ROM
部1に格納されたセルフテスト実行命令群を内部データ
バス5を介してCPU部3へ入力し、CPU部3におい
て前記セルフテスト実行命令群を解読して実行すること
でマイクロコンピュータシステムのセルフテストを実行
している。2. Description of the Related Art As shown in FIG.
The AM unit 2, the CPU unit 3, and the input / output circuit unit 4 are interconnected by an internal data bus 5. Conventional self-test methods for microcomputer systems use ROM.
The self-test execution instruction group stored in the section 1 is input to the CPU section 3 via the internal data bus 5, and the CPU section 3 decodes and executes the self-test execution instruction group to execute the self-test of the microcomputer system. Running.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来のマイクロコンピュータシステムのセルフテストの方
法では、マイクロコンピュータシステム内部でのデータ
の転送や演算命令の実行動作についてはテストできる
が、外部データに依存するマイクロコンピュータシステ
ムの動作についてのセルフテストが不可能であるという
重大な問題点がある。However, in the above-mentioned conventional method of self-testing a microcomputer system, the operation of data transfer and execution of an operation instruction within the microcomputer system can be tested, but it depends on external data. There is a serious problem that a self-test on the operation of the microcomputer system is not possible.
【0004】本発明はかかる問題点に鑑みてなされたも
のであって、マイクロコンピュータシステムのセルフテ
ストにおいて、外部データに依存するマイクロコンピュ
ータシステムの動作についてのセルフテストが実行でき
ることにより、セルフテストの効果が従来のマイクロコ
ンピュータシステムのセルフテストより高いマイクロコ
ンピュータシステムを提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and in the self-test of the microcomputer system, the self-test on the operation of the microcomputer system depending on external data can be executed, thereby improving the effect of the self-test. It is an object of the present invention to provide a microcomputer system which is higher than the conventional self-test of the microcomputer system.
【0005】[0005]
【課題を解決するための手段】本発明に係るマイクロコ
ンピュータシステムは、セルフテスト時にテスト用命令
コードをシステム内部で発生する命令コード発生手段
と、前記命令コード発生手段より出力される情報に基づ
いて外部端子より外部データを入力する制御手段と、セ
ルフテスト時に前記外部データを用いて前記テスト用命
令コードを実行する演算手段とを有することを特徴とす
る。A microcomputer system according to the present invention comprises: an instruction code generating means for generating a test instruction code in the system at the time of a self test; and a microcomputer based on information output from the instruction code generating means. Control means for inputting external data from an external terminal and arithmetic means for executing the test instruction code using the external data during a self-test are provided.
【0006】[0006]
【作用】本発明に係るマイクロコンピュータシステムに
おいては、外部データに依存したセルフテストを実行す
るときにおいて、ROM部より出力される外部端子スキ
ャン信号により外部端子に入力されている外部データを
入出力回路部に取り込むことで、外部データに依存した
セルフテストを実行することができる。In the microcomputer system according to the present invention, when executing a self-test depending on external data, the external data input to the external terminal by the external terminal scan signal output from the ROM section is used as an input / output circuit. By taking it into the section, a self-test depending on external data can be executed.
【0007】[0007]
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。Next, an embodiment of the present invention will be described with reference to the accompanying drawings.
【0008】図1は、本発明の第1の実施例に係るマイ
クロコンピュータシステムを示すブロック図である。図
1に示す本発明の第1の実施例に係るマイクロコンピュ
ータシステムは、ROM部1,RAM部2,CPU部3
及び入出力回路部4が内部データバス5によって相互に
接続されている。更に、ROM部1から出力される外部
端子スキャン信号6が入出力回路部4に入力されてい
る。FIG. 1 is a block diagram showing a microcomputer system according to a first embodiment of the present invention. The microcomputer system according to the first embodiment of the present invention shown in FIG.
And the input / output circuit unit 4 are connected to each other by an internal data bus 5. Further, an external terminal scan signal 6 output from the ROM unit 1 is input to the input / output circuit unit 4.
【0009】図2は、図1に示す本発明の第1の実施例
に係るマイクロコンピュータシステムにおけるROM部
1と入出力回路部4の周辺回路の詳細なブロック図であ
る。図2に示すように、入出力回路部4と外部端子11
〜14の間には、夫々スキャンレジスタ7〜10が接続
されている。また、スキャンレジスタ7〜10は、RO
M部1から出力される外部端子スキャン信号6に対して
直列に接続され、スキャンレジスタ7より順々に外部端
子スキャン信号6を入力する。FIG. 2 is a detailed block diagram of peripheral circuits of the ROM section 1 and the input / output circuit section 4 in the microcomputer system according to the first embodiment of the present invention shown in FIG. As shown in FIG. 2, the input / output circuit unit 4 and the external terminals 11
Scan registers 7 to 10 are respectively connected between. Also, the scan registers 7 to 10
The external terminal scan signal 6 output from the M unit 1 is connected in series, and the external terminal scan signal 6 is sequentially input from the scan register 7.
【0010】次に、上述の如く構成された本発明の第1
の実施例に係るマイクロコンピュータシステムの動作に
ついて説明する。本実施例に係るマイクロコンピュータ
システムによるセルフテストは、ROM部1に格納され
たセルフテスト実行命令群を内部データバス5を介して
CPU部3に転送してセルフテストを実行する。このセ
ルフテストにより、マイクロコンピュータシステム内部
でのデータの転送や演算命令の実行動作についてテスト
することができる。更に、外部データに依存したセルフ
テストを実行するときは、ROM部1より出力される外
部端子スキャン信号6により外部端子11〜14に入力
されている外部データをスキャンレジスタ7〜10に取
り込むことで、外部データに依存したセルフテストを実
行することができる。Next, the first embodiment of the present invention configured as described above is described.
The operation of the microcomputer system according to the embodiment will be described. In the self-test by the microcomputer system according to the present embodiment, a self-test execution instruction group stored in the ROM unit 1 is transferred to the CPU unit 3 via the internal data bus 5 to execute the self-test. By this self-test, it is possible to test the data transfer and the execution of the operation instruction in the microcomputer system. Further, when executing a self-test depending on external data, the external data input to the external terminals 11 to 14 is taken into the scan registers 7 to 10 by the external terminal scan signal 6 output from the ROM unit 1. In addition, a self test depending on external data can be executed.
【0011】次に、本発明の第2の実施例に係るマイク
ロコンピュータシステムついて説明する。図3は、本発
明の第2の実施例に係るマイクロコンピュータシステム
を示すブロック図である。図2に示す本発明の第1の実
施例に係るマイクロコンピュータシステムとの違いは、
スキャンデータ発生回路15を設けたことである。RO
M部1より出力されるスキャンデータ制御信号16は、
スキャンデータ発生回路15に入力される。スキャンデ
ータ発生回路15は、入力したスキャンデータ制御信号
16を外部端子スキャン信号6に変換してスキャンレジ
スタ7〜10に出力する。スキャンレジスタ7〜10
は、外部端子スキャン信号6により外部端子11〜14
に入力されている外部データを取り込む。以上により、
本発明の第2の実施例に係るマイクロコンピュータシス
テムは、本発明の第1の実施例に係るマイクロコンピュ
ータシステムと同様に外部データに依存したセルフテス
トを実行することができる。Next, a microcomputer system according to a second embodiment of the present invention will be described. FIG. 3 is a block diagram showing a microcomputer system according to the second embodiment of the present invention. The difference from the microcomputer system according to the first embodiment of the present invention shown in FIG.
That is, the scan data generating circuit 15 is provided. RO
The scan data control signal 16 output from the M unit 1 is
The data is input to the scan data generation circuit 15. The scan data generation circuit 15 converts the input scan data control signal 16 into an external terminal scan signal 6 and outputs it to the scan registers 7 to 10. Scan register 7-10
Are external terminals 11 to 14 according to the external terminal scan signal 6.
Imports external data input to From the above,
The microcomputer system according to the second embodiment of the present invention can execute a self-test depending on external data similarly to the microcomputer system according to the first embodiment of the present invention.
【0012】なお、上記実施例では、シリアルデータを
用いて入出力回路部4における外部端子11〜14の状
態を任意に設定しているが、パラレルデータを用いて入
出力回路部4における外部端子11〜14の状態を任意
に設定することにより、外部データに依存したセルフテ
ストを実行してもよい。In the above embodiment, the states of the external terminals 11 to 14 in the input / output circuit unit 4 are arbitrarily set using serial data. By arbitrarily setting the states of 11 to 14, a self-test depending on external data may be executed.
【0013】[0013]
【発明の効果】以上説明したように本発明に係るマイク
ロコンピュータシステムによれば、マイクロコンピュー
タシステムのセルフテストにおいて、マイクロコンピュ
ータシステム内部でのデータの転送や演算命令実行のセ
ルフテストと共に、外部データに依存するマイクロコン
ピュータシステムの動作についてのセルフテストも実行
することができる。従って、本発明に係るマイクロコン
ピュータシステムによれば、セルフテストの効果が従来
のマイクロコンピュータシステムによるセルフテストよ
り高くなり、信頼性の高いマイクロコンピュータシステ
ムを構成することが可能となる。As described above, according to the microcomputer system of the present invention, in the self-test of the microcomputer system, the self-test of the data transfer and the execution of the operation instruction in the microcomputer system and the external data are executed. Self-tests on the operation of the dependent microcomputer system can also be performed. Therefore, according to the microcomputer system of the present invention, the effect of the self-test is higher than that of the conventional microcomputer system, and a highly reliable microcomputer system can be configured.
【図1】本発明の第1の実施例に係るマイクロコンピュ
ータシステムを示すブロック図である。FIG. 1 is a block diagram showing a microcomputer system according to a first embodiment of the present invention.
【図2】図1に示す本発明の第1の実施例に係るマイク
ロコンピュータシステムにおけるROM部1と入出力回
路部4の周辺回路の詳細なブロック図である。FIG. 2 is a detailed block diagram of peripheral circuits of a ROM unit 1 and an input / output circuit unit 4 in the microcomputer system according to the first embodiment of the present invention shown in FIG.
【図3】本発明の第2の実施例に係るマイクロコンピュ
ータシステムを示すブロック図である。FIG. 3 is a block diagram showing a microcomputer system according to a second embodiment of the present invention.
【図4】従来のマイクロコンピュータシステムの一例を
示すブロック図である。FIG. 4 is a block diagram showing an example of a conventional microcomputer system.
【符号の説明】 1 ;ROM部 2 ;RAM部 3 ;CPU部 4 ;入出力回路部 6 ;外部端子スキャン信号[Description of Signs] 1; ROM section 2; RAM section 3; CPU section 4; input / output circuit section 6; external terminal scan signal
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) G06F 11/22 - 11/26 G01R 31/28 - 31/30 G06F 15/78 510 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) G06F 11/22-11/26 G01R 31/28-31/30 G06F 15/78 510
Claims (1)
システム内部で発生する命令コード発生手段と、前記命
令コード発生手段より出力される情報に基づいて外部端
子より外部データを入力する制御手段と、セルフテスト
時に前記外部データを用いて前記テスト用命令コードを
実行する演算手段とを有することを特徴とするマイクロ
コンピュータシステム。1. An instruction code generating means for generating a test instruction code in a system at the time of a self test, a control means for inputting external data from an external terminal based on information output from the instruction code generation means , Computing means for executing the test instruction code using the external data during a test.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3345631A JP2924392B2 (en) | 1991-12-26 | 1991-12-26 | Microcomputer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3345631A JP2924392B2 (en) | 1991-12-26 | 1991-12-26 | Microcomputer system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05181696A JPH05181696A (en) | 1993-07-23 |
JP2924392B2 true JP2924392B2 (en) | 1999-07-26 |
Family
ID=18377914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3345631A Expired - Lifetime JP2924392B2 (en) | 1991-12-26 | 1991-12-26 | Microcomputer system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2924392B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010040009A1 (en) * | 2010-08-31 | 2012-03-01 | Bizerba Gmbh & Co. Kg | labeling |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01154248A (en) * | 1987-12-10 | 1989-06-16 | Nec Corp | Logical integrated circuit |
JPH081457B2 (en) * | 1989-09-29 | 1996-01-10 | 株式会社東芝 | Testability circuits in digital integrated circuits. |
-
1991
- 1991-12-26 JP JP3345631A patent/JP2924392B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05181696A (en) | 1993-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4845712A (en) | State machine checker | |
US4891773A (en) | Logic simulation | |
JP2924392B2 (en) | Microcomputer system | |
JP2594130B2 (en) | Semiconductor circuit | |
JPH0877035A (en) | Central processing unit and microcomputer | |
JPS6227831A (en) | Checking circuit for computing element | |
JPS60179847A (en) | Consistency check method between real and temporary arrays | |
JP2729122B2 (en) | Information processing device | |
JPS648381B2 (en) | ||
JPS6250860B2 (en) | ||
JPS61165171A (en) | Microcomputer | |
JPH0477836A (en) | Scan path testing circuit | |
JPS6299837A (en) | Check system for input and output processor | |
JPS63300330A (en) | Debugging method for firmware | |
JPS6144373A (en) | Apparatus for testing semiconductor circuit | |
JPH05241788A (en) | Microcomputer | |
JPS63146103A (en) | Sequence controller | |
JPS59178536A (en) | System for judging zero value of plural data | |
JPS624743B2 (en) | ||
JPS5935245A (en) | Pseudo fault generator | |
JPH047753A (en) | Device for supporting development of software | |
JPH0318775A (en) | Function verifying method for logic circuit | |
JPH04369044A (en) | Testing device for computer | |
JPS62211742A (en) | Software test system | |
JPS6370178A (en) | Tester |