JP2913395B2

JP2913395B2 - 静電容量型センサ

Info

Publication number: JP2913395B2
Application number: JP7854097A
Authority: JP
Inventors: 宗典土屋; 祐司山村
Original assignee: NAGANO KEIKI KK
Current assignee: NAGANO KEIKI KK
Priority date: 1997-03-28
Filing date: 1997-03-28
Publication date: 1999-06-28
Anticipated expiration: 2017-03-28
Also published as: JPH10274585A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は圧力，加速度等の物
理量を検出する際に用いて好適な静電容量型センサに関
する。

【０００２】

【従来の技術】一般に、圧力，加速度等の物理量を、当
該物理量の大きさにより変化する静電容量に基づいて検
出する静電容量型センサは知られている。

【０００３】この種の静電容量型センサは、通常、Ｃ−
Ｖ変換方式とＣ−Ｆ変換方式に大別され、Ｃ−Ｖ変換方
式は、静電容量の変化をアナログ電圧の大きさに変換
し、この電圧の大きさに基づいて物理量を検出する。一
方、Ｃ−Ｆ変換方式は、静電容量の変化を周波数の大き
さに変換し、この周波数の大きさに基づいて物理量を検
出する。

【０００４】ところで、Ｃ−Ｖ変換方式は、物理量をア
ナログ電圧で得るため、コンピュータ等によりデータ処
理する際には、Ａ／Ｄコンバータによりディジタル信号
に変換する必要がある。しかし、Ａ／Ｄコンバータの前
段に用いる静電容量−電圧変換回路は、微小の静電容量
を変換することから、同回路に要求される精度及びＡ／
Ｄコンバータに要求される分解能は相当に高度なものと
なり、センサ全体の高コスト化を招く傾向がある。これ
に対して、Ｃ−Ｆ変換方式は、静電容量−周波数変換回
路の出力信号（パルス信号）をカウンタにより計数する
などによって極めて容易にディジタル信号に変換できる
ため、コスト面で有利となり、現在ではＣ−Ｆ変換方式
が主流となっている。

【０００５】図４に、このようなＣ−Ｆ変換方式を用い
た従来の代表的な静電容量型センサ５０を示すととも
に、図５に同センサ５０における各部の信号のタイムチ
ャートを示す。

【０００６】静電容量型センサ５０は、直流電源部５
１、定電流回路５２，５３、検出用コンデンサ５４、補
正用コンデンサ５５、比較回路５６，５７、フリップフ
ロップ５８及びスイッチ部５９，６０を備える。これに
より、同センサ５０では、検出用コンデンサ５４側のス
イッチ部５９がオフ（スイッチ部６０はオン）の場合、
定電流回路５２から微少の一定電流Ｉｏｓが検出用コン
デンサ５４に供給され、比較回路５６の非反転入力部の
入力電圧Ｅｏｓは、図５（ａ）に示すように徐々に上昇
する。一方、比較回路５６の反転入力部には参照電圧Ｅ
ｏｕが付与されているため、入力電圧Ｅｏｓの大きさが
参照電圧Ｅｏｕに達すれば、比較回路５６の出力レベル
が反転、即ち、フリップフロップ５８の入力側Ｓポート
及び出力側Ｑｐポートがそれぞれハイレベル（Ｑｎポー
トはローレベル）になる。これにより、検出用コンデン
サ５４側のスイッチ部５９はオン，補正用コンデンサ５
５側のスイッチ部６０はオフにそれぞれ切換わる。

【０００７】この結果、比較回路５６の非反転入力部は
接地され、入力電圧Ｅｏｓは０電位になるとともに、定
電流回路５３から微少の一定電流Ｉｏｒが補正用コンデ
ンサ５５に供給され、比較回路５７の非反転入力部の入
力電圧Ｅｏｒは、図５（ｂ）に示すように徐々に上昇す
る。一方、比較回路５７の反転入力部には参照電圧Ｅｏ
ｕが付与されているため、入力電圧Ｅｏｒが参照電圧Ｅ
ｏｕに達すれば、比較回路５７の出力レベルが反転、即
ち、フリップフロップ５８の入力側Ｒポート及び出力側
Ｑｎポートがそれぞれハイレベル（Ｑｐポートはローレ
ベル）になる。これにより、検出用コンデンサ５４側の
スイッチ部５９はオフ，補正用コンデンサ５５側のスイ
ッチ部６０はオンにそれぞれ切換わり、以後、同様の動
作を繰り返す。

【０００８】よって、フリップフロップ５８の出力側Ｑ
ｎポートに接続した出力端部６１には、図５（ｃ）に示
す検出信号（パルス信号）Ｓｐｓが出力するとともに、
出力側Ｑｐポートに接続した出力端部６２には、図５
（ｄ）に示す検出信号（パルス信号）Ｓｐｒが出力す
る。そして、検出用コンデンサ５４の静電容量Ｃｏｓが
検出する物理量に応じて変化、即ち、静電容量Ｃｏｓが
大きくなれば、入力電圧Ｅｏｓは、図５（ａ）に示す仮
想線Ｅｏｓａのように参照電圧Ｅｏｕに達するまでの時
間が長くなるため、同図（ｃ）に示す検出信号Ｓｐｓの
パルス幅Ｔｏｓが長くなり、他方、静電容量Ｃｏｓが小
さくなれば、入力電圧Ｅｏｓは、図５（ａ）に示す仮想
線Ｅｏｓｂのように参照電圧Ｅｏｕに達するまでの時間
が短くなるため、同図（ｃ）に示す検出信号Ｓｐｓのパ
ルス幅Ｔｏｓが短くなる。したがって、検出用コンデン
サ５４の静電容量Ｃｏｓが大きくなれば、検出信号Ｓｐ
ｓの周波数ｆが小さくなり、静電容量Ｃｏｓが小さくな
れば、検出信号Ｓｐｓの周波数ｆが大きくなるため、検
出信号Ｓｐｓの周波数ｆにより静電容量Ｃｏｓの大き
さ、即ち、物理量の大きさを検出できる。

【０００９】また、補正用コンデンサ５５の静電容量Ｃ
ｏｒが，温度等の外乱により変化した場合、この変化
は、図５（ｄ）に示す検出信号Ｓｐｒのパルス幅Ｔｏｒ
の変化により検出できるため、この変化比率等により検
出信号Ｓｐｓの周波数ｆを補正することにより、温度等
の外乱による誤差を排除できる。

【００１０】なお、検出信号Ｓｐｓの周波数ｆは、通
常、１０〜１００ｋＨｚ程度となり、次の数１で表され
る。

【００１１】

【数１】

【発明が解決しようとする課題】しかし、上述した従来
の静電容量型センサ５０は、原理的に次のような問題点
があった。

【００１２】第一に、検出用コンデンサ５４又は補正用
コンデンサ５５の一方に一定電流を供給し、かつ他方を
接地する動作を交互に繰り返すため、検出用コンデンサ
５４と補正用コンデンサ５５には干渉を防止する観点か
らそれぞれ独立した定電流回路５２，５３を接続する必
要があり、しかも、各定電流回路５２，５３から各コン
デンサ５４，５５に供給される一定電流は微少である。
したがって、各充電電流Ｉｏｓ，Ｉｏｒを一定かつ安定
に維持する定電流回路５２，５３を得ることはコスト面
で大きな障害になるとともに、数１から明らかなよう
に、充電電流Ｉｏｓ，Ｉｏｒの大きさにより周波数ｆが
直接影響を受けることから、各充電電流Ｉｏｓ，Ｉｏｒ
自身のバラつき及び充電電流Ｉｏｓ，Ｉｏｒの相互間の
バラつきの存在により、高精度で安定性（再現性）の高
い検出を行うことができない。

【００１３】第二に、検出用コンデンサ５４には、通
常、図４に示すように、当該検出用コンデンサ５４，ス
イッチ部５９及び比較回路５６等に寄生する寄生容量
（浮遊容量）の総和Ｃｓｓが並列に接続されることにな
るため、この寄生容量の総和Ｃｓｓは周波数ｆに誤差と
して直接影響する（数１参照）。このような弊害は補正
用コンデンサ５５側においても同様である。図４中、Ｃ
ｓｒは補正用コンデンサ５５に影響する寄生容量の総和
を示す。

【００１４】第三に、チャージインジェクションによる
影響、即ち、スイッチ部（アナログスイッチ）５９，６
０を構成するトランジスタがオンからオフに切換わる瞬
間に、当該トランジスタのゲートに蓄えられていた電荷
Ｑｃが放出されるため、検出用コンデンサ５４の充電開
始時には、入力電圧Ｅｏｓの初期値（ＣｏｓＥｏ ini
t）が、ＣｏｓＥｏ init＝Ｑｃ×（Ｃｏｓ＋Ｃｓｓ）
となって、入力電圧Ｅｏｓは電荷Ｑｃに影響を受けると
ともに、補正用コンデンサ５５の充電開始時には、入力
電圧Ｅｏｒの初期値（ＣｏｒＥｏ init）が、Ｃｏｒ
Ｅｏ init＝Ｑｃ×（Ｃｏｒ＋Ｃｓｒ）となって、入力
電圧Ｅｏｒは電荷Ｑｃに影響を受ける。結局、これらは
無視できない誤差要因となる。

【００１５】第四に、センサ内部に備える検出回路で
は、補正用コンデンサ５５を利用して温度等による外乱
をキャンセルするとともに、センサから得るディメンジ
ョンを検出される物理量のディメンジョンに一致させる
ため、通常、検出用コンデンサ５４の静電容量Ｃｏｓと
補正用コンデンサ５５の静電容量Ｃｏｒに基づいて、
Ｃｏｒ／Ｃｏｓ，（Ｃｏｓ−Ｃｏｒ）／Ｃｏｓ又は
（Ｃｏｓ−Ｃｏｒ）／（Ｃｏｓ＋Ｃｏｒ）の演算を行
う。しかし、従来の静電容量型センサ５０では数１から
も明らかなように、これら〜のいずれの演算も直接
実行することができず、結局、演算面からの誤差を含む
ことになる。

【００１６】本発明はこのような従来の技術に存在する
課題を解決したものであり、各種誤差要因を排除するこ
とにより、高精度で安定性（再現性）の高い検出を行う
ことができるとともに、加えて、低コストに実施できる
静電容量型センサの提供を目的とする。

【００１７】

【課題を解決するための手段及び実施の形態】本発明
は、検出する物理量の大きさにより静電容量Ｃｓが変化
する検出用コンデンサ２と、この検出用コンデンサ２か
ら検出される静電容量Ｃｓの大きさを補正する補正用コ
ンデンサ３と、検出用コンデンサ２及び補正用コンデン
サ３の静電容量Ｃｓ及びＣｒを時間量に変換して物理量
の大きさを検出する検出処理部４を備える静電容量型セ
ンサ１を構成するに際して、一定の正電圧Ｖ及び負電圧
−Ｖを出力する電源部５と、正電圧Ｖ又は負電圧−Ｖを
積分する積分回路６と、この積分回路６の出力電圧Ｅが
予め設定した上限値Ｅｕ及び下限値Ｅｄに達したなら出
力レベルが反転する比較回路７と、比較回路７の出力レ
ベルに対応して正電圧Ｖ又は負電圧−Ｖを積分回路６に
選択的に付与する第一スイッチ部８と、検出用コンデン
サ２又は補正用コンデンサ３を積分回路６の定数として
当該積分回路６に選択的に接続する第二スイッチ部９
と、第二スイッチ部９を所定条件に従って定期的に切換
えるとともに、比較回路７から出力する検出信号Ｓｐに
基づいて前記物理量の大きさを求める検出処理部４を備
えることを特徴とする。

【００１８】これにより、第一スイッチ部８は比較回路
７の出力レベルに対応して切換えられ、電源部５から積
分回路６に対して一定の正電圧Ｖ又は負電圧−Ｖが交互
に供給される。そして、正電圧Ｖ又は負電圧−Ｖは積分
回路６により積分される。この場合、積分回路６の出力
電圧Ｅが予め設定した上限値Ｅｕ及び下限値Ｅｄに達し
たなら比較回路７の出力レベルが反転し、この出力レベ
ルに対応して第一スイッチ部８が切換えられる。この結
果、積分回路６及び比較回路７を含む系は発振し、比較
回路７から所定周波数の検出信号（パルス信号）Ｓｐが
出力する。一方、第二スイッチ部９は所定条件に従って
定期的に切換えられ、検出用コンデンサ２又は補正用コ
ンデンサ３は積分回路６の定数として当該積分回路６に
選択的に接続される。この場合、検出信号Ｓｐの周波数
（周期）は検出用コンデンサ２の静電容量Ｃｓ及び補正
用コンデンサ３の静電容量Ｃｒにより変化する。したが
って、検出処理部４では、比較回路７から出力する検出
信号Ｓｐに基づいて物理量の大きさを求めることができ
る。

【００１９】なお、好適な実施の形態により、検出用コ
ンデンサ２又は補正用コンデンサ３の一方を積分回路６
に接続した際に、他方を接地する第三スイッチ部１０を
設ける。また、検出処理部４には所定条件として検出信
号Ｓｐのパルス数を設定し、積分回路６に検出用コンデ
ンサ２を接続した際における検出信号Ｓｐのパルス数又
は積分回路６に補正用コンデンサ３を接続した際におけ
る検出信号Ｓｐのパルス数が予め設定したパルス数に達
したなら第二スイッチ部９を切換える機能を設ける。こ
の場合、検出処理部４には積分回路６に検出用コンデン
サ２を接続した際における設定したパルス数の時間Ｔｓ
又は積分回路６に補正用コンデンサ３を接続した際にお
ける設定したパルス数の時間Ｔｒをそれぞれクロック信
号Ｓｃにより計数するカウンタ部１１を設け、カウンタ
部１１の計数結果に基づいて物理量の大きさを求める。
この際、積分回路６に検出用コンデンサ２を接続した際
における検出信号Ｓｐの最初のパルスＰｓ及び積分回路
６に補正用コンデンサ３を接続した際における検出信号
Ｓｐの最初のパルスＰｒをキャンセルし、それぞれ次の
パルスから計数する。

【００２０】

【実施例】次に、本発明に係る好適な実施例を挙げ、図
面に基づき詳細に説明する。

【００２１】まず、本実施例に係る静電容量型センサ１
の構成について、図１を参照して説明する。

【００２２】静電容量型センサ１は、一定の正電圧Ｖ及
び負電圧−Ｖを出力する電源部５を備える。また、６は
積分回路である。積分回路６は積分器（オペアンプ）２
１を有し、この積分器２１の非反転入力部は接地すると
ともに、反転入力部は入力抵抗２２及び第一スイッチ部
８を介して前記電源部５の出力部に接続する。これによ
り、第一スイッチ部８を切換えれば、電源部５の正電圧
Ｖ又は負電圧−Ｖは入力抵抗２２を介して選択的に積分
器２１に付与される。また、積分器２１の出力部には積
分回路６の定数となる検出用コンデンサ２及び補正用コ
ンデンサ３の一端子をそれぞれ接続し、他方、検出用コ
ンデンサ２及び補正用コンデンサ３の各他端子は第二ス
イッチ部９を介して積分器２１の反転入力部に接続可能
にするとともに、さらに、当該各他端子は第三スイッチ
部１０を介して接地可能にする。この場合、第二スイッ
チ部９と第三スイッチ部１０は連動し、各スイッチ部９
及び１０を切換えれば、検出用コンデンサ２又は補正用
コンデンサ３は積分器２１の反転入力部と出力部間に選
択的に接続され、かつ反転入力部と出力部間に接続され
ない他方の検出用コンデンサ２又は補正用コンデンサ３
は接地される。

【００２３】また、７は比較回路であり、この比較回路
７の非反転入力部は、第一抵抗２３を介して積分器２１
の出力部に接続するとともに、第二抵抗２４を介して前
記入力抵抗２２の入力側に接続する。一方、比較回路７
の反転入力部は接地する。比較回路７は積分回路６の出
力電圧Ｅが上限値Ｅｕ及び下限値Ｅｄに達したなら出力
レベルが反転する。この上限値Ｅｕ及び下限値Ｅｄは第
一抵抗２３及び第二抵抗２４により設定される。これに
より、比較回路７の出力部からは検出信号（パルス信
号）Ｓｐが出力し、この検出信号Ｓｐは検出処理部４に
付与されるとともに、第一スイッチ部８の切換信号に用
いられる。即ち、第一スイッチ部８は、検出信号Ｓｐの
レベル（ハイレベルとローレベル）に対応して切換えら
れる。

【００２４】他方、検出処理部４は、第一カウンタ２５
及び第二カウンタ２６を有するカウンタ部１１、ラッチ
回路２７及びマイクロプロセッサ２８を備え、第一カウ
ンタ２５には検出信号Ｓｐが付与されるとともに、第二
カウンタ２６にはクロック信号Ｓｃが付与される。ま
た、マイクロプロセッサ２８からは切換信号Ｓｘが出力
する。これにより、第二スイッチ部９と第三スイッチ部
１０は切換信号Ｓｘのレベル（ハイレベルとローレベ
ル）に対応して切換えられる。

【００２５】次に、本実施例に係る静電容量型センサ１
の動作について、図１〜図３を参照して説明する。

【００２６】まず、各スイッチ部８，９，１０は図１に
示す接点に切換わっているものとする。電源部５からは
正電圧Ｖが第一スイッチ部８を介して積分回路６に付与
される。積分回路６では積分器２１の反転入力部と出力
部間に検出用コンデンサ２が接続され、かつ補正用コン
デンサ３は接地されているため、積分器２１，入力抵抗
２２及び検出用コンデンサ２により構成される積分回路
６により正電圧Ｖが積分される。この結果、積分回路６
からは電圧が徐々に下降する図２（ａ）に示す出力電圧
Ｅを出力する。出力電圧Ｅは第一抵抗２３を介して比較
回路７の非反転入力部に付与され、第一抵抗２３と第二
抵抗２４により決定される下限値Ｅｄに達すれば、比較
回路７の出力レベル（検出信号Ｓｐ）がハイからローに
反転する（図２（ｂ）参照）。これにより、第一スイッ
チ部８の接点が他方に切換えられる。

【００２７】この結果、電源部５からは−Ｖの負電圧が
第一スイッチ部８を介して積分回路６に付与され、当該
積分回路６により負電圧−Ｖが積分される。これによ
り、積分回路６から出力する出力電圧Ｅは徐々に上昇
し、第一抵抗２３と第二抵抗２４により決定される上限
値Ｅｕに達すれば、比較回路７の出力レベル（検出信号
Ｓｐ）がローからハイに反転する（図２（ｂ）参照）。
よって、第一スイッチ部８の接点が他方に切換えられ、
電源部５からは正電圧Ｖが積分回路６に付与される。以
後、同様の動作が繰り返され、比較回路７からは図２
（ｂ）に示す所定周波数（１０〜１００ｋＨｚ程度）の
検出信号（パルス信号）Ｓｐが出力し、この検出信号Ｓ
ｐは検出処理部４に付与される。

【００２８】検出処理部４では、第一カウンタ２５によ
り検出信号Ｓｐのパルス数（積分回数）が計数され、こ
の計数結果はマイクロプロセッサ２８に付与される。一
方、第二カウンタ２６には、図２（ｃ）に示すクロック
信号Ｓｃが付与される。このクロック信号Ｓｃは基準ク
ロックであり、マイクロプロセッサ（マイクロコンピュ
ータ）に付与されるクロックパルスを利用できる。これ
により、第二カウンタ２６では検出信号Ｓｐの時間をク
ロック信号Ｓｃにより計数する。この場合、図３（ｃ）
に示すように、最初のパルスＰｓ（周期Ｔｓｃ）はキャ
ンセルし、二回目のパルスから計数する。これにより、
チャージインジェクションによる影響が回避される。即
ち、第二スイッチ部９及び第三スイッチ部１０は、通
常、インピーダンスの高い積分器２１の入力部に接続さ
れるため、各スイッチ部（アナログスイッチ）９，１０
を構成するトランジスタがオンからオフに切換わる瞬間
に、当該トランジスタのゲートに蓄えられていた電荷が
放出され、検出用コンデンサ２の静電容量Ｃｓに直接影
響するチャージインジェクションを生ずる。したがっ
て、最初の一回目のパルスＰｓをキャンセルし、当該チ
ャージインジェクションによる影響を回避する。

【００２９】一方、第一カウンタ２５は予め設定したパ
ルス数を計数したならカウントアップする。そして、第
二カウンタ２６から得られる計数結果、即ち、予め設定
したパルス数の時間（積分時間）Ｔｓは、図２（ｄ）に
示す第一カウンタ２５のキャリー信号Ｓａによってラッ
チ回路２７でラッチされる。この場合、検出用コンデン
サ２の静電容量Ｃｓが検出する物理量に応じて変化、即
ち、静電容量Ｃｓが大きくなれば、出力電圧Ｅは、図２
（ａ）に示す仮想線Ｅａのように上限値Ｅｕ及び下限値
Ｅｄに達するまでの時間が長くなるため、検出信号Ｓｐ
のパルス幅及びパルス間隔が長くなり、他方、静電容量
Ｃｓが小さくなれば、出力電圧Ｅは、図２（ａ）に示す
仮想線Ｅｂのように上限値Ｅｕ及び下限値Ｅｄに達する
までの時間が短くなるため、検出パルスＳｐのパルス幅
及びパルス間隔が短くなる。したがって、検出用コンデ
ンサ２の静電容量Ｃｓが大きくなれば、積分時間Ｔｓが
長くなり、静電容量Ｃｓが小さくなれば、積分時間Ｔｓ
が短くなるため、当該積分時間Ｔｓの長さにより静電容
量Ｃｓの大きさ、即ち、物理量の大きさを検出できる。
なお、後述するように、積分時間Ｔｓは検出用コンデン
サ２の静電容量Ｃｓの積分値に比例する。

【００３０】また、第一カウンタ２５のカウントアップ
により、マイクロプロセッサ２８から第二スイッチ部９
及び第三スイッチ部１０に付与される図３（ａ）に示す
切換信号Ｓｘのレベルが反転し、当該第二スイッチ部９
及び第三スイッチ部１０の各接点がそれぞれ他方に切換
えられる。これにより、積分器２１の反転入力部と出力
部間に補正用コンデンサ３が接続され、かつ検出用コン
デンサ２は接地される。この場合の動作も基本的には、
積分器２１の反転入力部と出力部間に検出用コンデンサ
２が接続された上述した場合と同じである。

【００３１】即ち、積分器２１，入力抵抗２２及び補正
用コンデンサ３により構成される積分回路６により正電
圧Ｖが積分される。この結果、積分回路６からは電圧が
徐々に下降する図２（ａ）に示す出力電圧Ｅが出力す
る。出力電圧Ｅは第一抵抗２３を介して比較回路７の非
反転入力部に付与され、第一抵抗２３と第二抵抗２４に
より決定される下限値Ｅｄに達すれば、比較回路７の出
力レベル（検出信号Ｓｐ）がハイからローに反転する
（図２（ｂ）参照）。これにより、第一スイッチ部８の
接点は他方に切換えられる。

【００３２】そして、電源部５からは−Ｖの負電圧が第
一スイッチ部８を介して積分回路６に付与され、当該積
分回路６により負電圧−Ｖが積分される。この結果、積
分回路６から出力する出力電圧Ｅは徐々に上昇し、第一
抵抗２３と第二抵抗２４により決定される上限値Ｅｕに
達すれば、比較回路７の出力レベル（検出信号Ｓｐ）が
ローからハイに反転する（図２（ｂ）参照）。これによ
り、第一スイッチ部８の接点は他方に切換えられ、電源
部５からは正電圧Ｖが積分回路６に付与される。以後、
同様の動作が繰り返され、比較回路７からは図２（ｂ）
に示す所定周波数の検出信号Ｓｐが出力する。

【００３３】また、検出処理部４では、第一カウンタ２
５により検出信号Ｓｐのパルス数（積分回数）が計数さ
れ、この計数結果はマイクロプロセッサ２８に付与され
る。一方、第二カウンタ２６では検出信号Ｓｐの時間を
クロック信号Ｓｃにより計数する。この場合、図３
（ｃ）に示すように、最初のパルスＰｒ（周期Ｔｒｃ）
はキャンセルし、二回目のパルスから計数する。これに
より、チャージインジェクションによる影響が回避され
る。

【００３４】他方、第一カウンタ２５は予め設定したパ
ルス数を計数したならカウントアップする。そして、第
二カウンタ２６から得られる予め設定したパルス数の時
間（積分時間）Ｔｒは、第一カウンタ２５のキャリー信
号Ｓａによってラッチ回路２７でラッチされる。この場
合、設定するパルス数は、検出用コンデンサ２を接続す
る際に設定したパルス数と一致させる。よって、マイク
ロプロセッサ２８により、各静電容量Ｃｓ，Ｃｒの積分
時間の比率を算出し、ゼロオフセット，ゲイン，直線性
等の誤差の補正を容易に行うことができる。

【００３５】また、第一カウンタ２５のカウントアップ
により、マイクロプロセッサ２８から第二スイッチ部９
及び第三スイッチ部１０に付与される図３（ａ）に示す
切換信号Ｓｘのレベルが反転し、当該第二スイッチ部９
及び第三スイッチ部１０の各接点がそれぞれ他方に切換
えられ、以後、同様の動作が繰り返される。

【００３６】なお、図１に示す回路から明らかなよう
に、積分器２１の入力部に寄生する静電容量は仮想接地
の効果のより無視され、出力電圧Ｅが寄生容量に影響を
受けることはない。

【００３７】ところで、検出用コンデンサ２が接続され
た積分回路６に正電圧Ｖが付与された場合、静電容量Ｃ
ｓは電流Ｉ₁＝Ｖ／Ｒｉ（Ｒｉは入力抵抗２２の抵抗
値）により積分される。比較回路７の出力が反転すると
きの積分回路６の出力電圧Ｅ₁は、Ｅ₁＝（−Ｖ・Ｒ１）
／Ｒ２（Ｒ１は第一抵抗２３の抵抗値，Ｒ２は第二抵抗
２４の抵抗値）となる。このとき、比較回路７の出力が
反転し、第一スイッチ部８の接点は他方に切換えられる
ため、静電容量Ｃｓは電流Ｉ₂＝−Ｖ／Ｒｉにより積分
され、再び比較回路７の出力が反転するときの積分回路
６の出力電圧Ｅ₂は、Ｅ₂＝（Ｖ・Ｒ１）／Ｒ２となる。

【００３８】次に、図３において、静電容量Ｃｓが電流
Ｉ₂によって積分された時刻ｔ［０］から時刻ｔ［１］
までの時間ｔｓ［１］は、時刻ｔ［１］における静電容
量Ｃｓを、Ｃｓ［１］とすると、ｔｓ［１］＝（Ｅ₂−
Ｅ₁）×Ｃｓ［１］／（−Ｉ₂）となり、同様に、静電容
量Ｃｓが電流Ｉ₂によって積分された時刻ｔ［１］から
時刻ｔ［２］までの時間ｔｓ［２］は、時刻ｔ［２］に
おける静電容量ＣｓをＣｓ［２］とすると、ｔｓ［２］
＝（Ｅ₂−Ｅ₁）×Ｃｓ［２］／Ｉ₁となる。ここで、
Ｉ₁，Ｉ₂による積分をｋ回繰り返すとすれば、数２のよ
うになる。

【００３９】

【数２】一方、積分回路６に補正用コンデンサ３が接続された場
合には、同様に数３のようになる。

【００４０】

【数３】よって、Ｔｓは静電容量Ｃｓの時刻ｔ［０］からｔ［２
ｋ］の積分値に比例するとともに、Ｔｒは静電容量Ｃｒ
の時刻ｔ［２ｋ］からｔ［４ｋ］の積分値に比例する。

【００４１】ここで、ＴｓとＴｒの比を求めると、数４
のようになる。

【００４２】

【数４】数４から明らかなように、数２及び数３に含まれる電流
（積分電流）Ｉを決定する抵抗のパラメータがキャンセ
ルされ、静電容量Ｃｓ，Ｃｒの比率のみが出力に現れ
る。そして、補正用コンデンサ３の静電容量Ｃｒは温度
等によっては変動するも、検出用コンデンサ２により検
出される物理量によっては変動しない。したがって、時
刻ｔ［０］からｔ［４ｋ］の時間が温度等に基づく変動
に応答する時間よりも十分に短ければ、次の数５が成立
する。

【００４３】

【数５】よって、数５に数４を代入すると、次の数６となり、時
刻ｔ［０］からｔ［２ｋ］までのＣｓとＣｒの比率の積
分値が得られる。

【００４４】

【数６】同様に、ＴｓとＴｒの演算により、数７及び数８が得ら
れ、前述したＣｏｒ／Ｃｏｓ，（Ｃｏｓ−Ｃｏｒ）
／Ｃｏｓ又は（Ｃｏｓ−Ｃｏｒ）／（Ｃｏｓ＋Ｃｏ
ｒ）を満たす出力を得ることができる。

【００４５】

【数７】

【数８】このように、本実施例に係る静電容量型センサ１は、積
分電流Ｉを決定する抵抗のパラメータがキャンセルさ
れ、静電容量Ｃｓ，Ｃｒを含む比率のみが出力に現れ
る。また、積分器２１の入力部に寄生する静電容量は仮
想接地の効果のより無視され、出力電圧Ｅが寄生容量に
影響を受けることはないとともに、チャージインジェク
ションによる影響も回避される。しかも、演算面からの
誤差も無くなるなど、各種誤差要因が排除され、高精度
で安定性（再現性）の高い検出を行うことができるとと
もに、シンプルな回路構成により低コスト化が実現され
る。

【００４６】以上、実施例について詳細に説明したが、
本発明はこのような実施例に限定されるものではなく、
細部の回路構成，手法等において、本発明の要旨を逸脱
しない範囲で任意に変更できる。例えば、実施例では設
定したパルス数の時間により検出する場合を例示した
が、周波数によっても検出できるなど、検出処理部の回
路構成（検出原理）は任意に実施できる。

【００４７】

【発明の効果】このように、本発明に係る静電容量型セ
ンサは、一定の正電圧及び負電圧を出力する電源部と、
正電圧又は負電圧を積分する積分回路と、積分回路の出
力電圧が予め設定した上限値及び下限値に達したなら出
力レベルが反転する比較回路と、比較回路の出力レベル
に対応して正電圧又は負電圧を積分回路に選択的に付与
する第一スイッチ部と、検出用コンデンサ又は補正用コ
ンデンサを積分回路の定数として当該積分回路に選択的
に接続する第二スイッチ部と、第二スイッチ部を所定条
件に従って定期的に切換えるとともに、比較回路から出
力する検出信号に基づいて物理量の大きさを求める検出
処理部を備えるため、次のような顕著な効果を奏する。

【００４８】各種誤差要因を排除することにより、
高精度で安定性（再現性）の高い検出を行うことができ
るとともに、加えて、低コストに実施できる。

【００４９】特に、好適な実施の形態により、検出
用コンデンサ又は補正用コンデンサの一方を積分回路に
接続した際に、他方を接地する第三スイッチ部を設けれ
ば、出力電圧が寄生容量に影響を受ける弊害を回避でき
る。

【００５０】さらに、好適な実施の形態により、積
分回路に検出用コンデンサを接続した際における検出信
号の最初のパルス及び積分回路に補正用コンデンサを接
続した際における検出信号の最初のパルスをキャンセル
し、それぞれ次のパルスから積分時間を計数することに
より、チャージインジェクションによる影響を回避でき
る。

【図面の簡単な説明】

【図１】本発明に係る静電容量型センサの電気回路図、

【図２】同静電容量型センサにおける各部の信号のタイ
ムチャート、

【図３】同静電容量型センサの原理説明用タイムチャー
ト、

【図４】従来の技術に係る静電容量型センサの電気回路
図、

【図５】同静電容量型センサにおける各部の信号のタイ
ムチャート、

【符号の説明】

１静電容量型センサ２検出用コンデンサ３補正用コンデンサ４検出処理部５電源部６積分回路７比較回路８第一スイッチ部９第二スイッチ部１０第三スイッチ部１１カウンタ部Ｖ正電圧 −Ｖ負電圧Ｅ出力電圧Ｅｕ上限値Ｅｄ下限値Ｓｐ検出信号Ｓｃクロック信号Ｔｓパルス数の時間Ｔｒパルス数の時間Ｐｓ最初のパルスＰｒ最初のパルス

Claims

(57)【特許請求の範囲】

【請求項１】検出する物理量の大きさにより静電容量
が変化する検出用コンデンサと、前記検出用コンデンサ
から検出される静電容量の大きさを補正する補正用コン
デンサと、前記検出用コンデンサ及び前記補正用コンデ
ンサの静電容量を時間量に変換して前記物理量の大きさ
を検出する検出処理部を備える静電容量型センサにおい
て、一定の正電圧及び負電圧を出力する電源部と、前記
正電圧又は負電圧を積分する積分回路と、前記積分回路
の出力電圧が予め設定した上限値及び下限値に達したな
ら出力レベルが反転する比較回路と、前記比較回路の出
力レベルに対応して前記正電圧又は負電圧を前記積分回
路に選択的に付与する第一スイッチ部と、前記検出用コ
ンデンサ又は前記補正用コンデンサを前記積分回路の定
数として当該積分回路に選択的に接続する第二スイッチ
部と、前記第二スイッチ部を所定条件に従って定期的に
切換えるとともに、前記比較回路から出力する検出信号
に基づいて前記物理量の大きさを求める検出処理部を備
えることを特徴とする静電容量型センサ。
【請求項２】前記検出用コンデンサ又は前記補正用コ
ンデンサの一方を前記積分回路に接続した際に、他方を
接地する第三スイッチ部を有することを特徴とする請求
項１記載の静電容量型センサ。
【請求項３】前記検出処理部は前記所定条件として前
記検出信号のパルス数を設定し、前記積分回路に前記検
出用コンデンサを接続した際における前記検出信号のパ
ルス数又は前記積分回路に前記補正用コンデンサを接続
した際における前記検出信号のパルス数が予め設定した
パルス数に達したなら前記第二スイッチ部を切換えるこ
とを特徴とする請求項１記載の静電容量型センサ。
【請求項４】前記検出処理部は前記積分回路に前記検
出用コンデンサを接続した際における設定したパルス数
の時間又は前記積分回路に前記補正用コンデンサを接続
した際における設定したパルス数の時間をそれぞれクロ
ック信号により計数するカウンタ部を備え、前記カウン
タ部の計数結果に基づいて前記物理量の大きさを求める
ことを特徴とする請求項１又は３記載の静電容量型セン
サ。
【請求項５】前記検出処理部は前記積分回路に前記検
出用コンデンサを接続した際における検出信号の最初の
パルス及び前記積分回路に前記補正用コンデンサを接続
した際における検出信号の最初のパルスをキャンセル
し、それぞれ次のパルスから計数することを特徴とする
請求項４記載の静電容量型センサ。