Nothing Special   »   [go: up one dir, main page]

JP2967080B1 - Method of manufacturing semiconductor device package - Google Patents

Method of manufacturing semiconductor device package

Info

Publication number
JP2967080B1
JP2967080B1 JP10152117A JP15211798A JP2967080B1 JP 2967080 B1 JP2967080 B1 JP 2967080B1 JP 10152117 A JP10152117 A JP 10152117A JP 15211798 A JP15211798 A JP 15211798A JP 2967080 B1 JP2967080 B1 JP 2967080B1
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
reinforcing portion
reinforcing
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10152117A
Other languages
Japanese (ja)
Other versions
JPH11330318A (en
Inventor
善広 戸村
峰広 板垣
祐伯  聖
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP10152117A priority Critical patent/JP2967080B1/en
Application granted granted Critical
Publication of JP2967080B1 publication Critical patent/JP2967080B1/en
Publication of JPH11330318A publication Critical patent/JPH11330318A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【要約】 【課題】 本発明は前記課題を解決するもので、熱膨張
係数の大きい回路基板や平坦性の悪い(反りやうねりの
大きい)回路基板へ半導体装置をフェースダウンで接続
する場合において、封止樹脂注入前の接続不良を低減さ
せ、また、封止樹脂注入硬化後の接続信頼性を向上させ
ることが可能で、歩留りの高い半導体装置の実装体とそ
の製造方法を提供することにある。 【解決手段】 回路基板2と、回路基板2にフェースダ
ウンで実装された半導体装置4と、回路基板2と半導体
装置4との間隙に配置され、回路基板2および半導体装
置4と接着することにより前記間隙を保持する、絶縁性
樹脂からなる補強部9を備え、補強部9の回路基板2と
の接着面積および半導体装置4との接着面積は、補強部
9一つあたりそれぞれ、実質的に直径が2.2mmの円
の面積以下とする。
An object of the present invention is to solve the above-mentioned problems, and to connect a semiconductor device face-down to a circuit board having a large thermal expansion coefficient or a circuit board having poor flatness (having a large warp or undulation). It is an object of the present invention to provide a semiconductor device package having a high yield, which can reduce connection failures before sealing resin injection and improve connection reliability after sealing resin injection curing, and have a high yield. . A circuit board (2), a semiconductor device (4) mounted face-down on the circuit board (2), and arranged in a gap between the circuit board (2) and the semiconductor device (4), and adhered to the circuit board (2) and the semiconductor device (4). A reinforcing portion 9 made of an insulating resin for maintaining the gap is provided, and the bonding area of the reinforcing portion 9 with the circuit board 2 and the bonding area with the semiconductor device 4 are substantially the same for each reinforcing portion 9. Is less than or equal to the area of a 2.2 mm circle.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置をフェ
ースダウンで回路基板に実装する際の半導体装置の実装
体の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to mounting of a semiconductor device when the semiconductor device is mounted face down on a circuit board.
The present invention relates to a method for producing a body .

【0002】[0002]

【従来の技術】近年の電子機器の小型化や薄型化などに
伴い、LSIチップの高速化、高集積化、多ピン化と同
時に、LSIチップを高密度に回路基板に実装するため
の高密度実装技術が進んできている。そのため、LSI
チップのパッケージもさまざまな形状や構造が提案され
ている(日経エレクトロニクス1993年8−2号N
o.587掲載『LSIパッケージ最前線高密度実装を
後押し』P93〜99)。フェ−スダウンによる実装構
造もそのうちの一つである。
2. Description of the Related Art As electronic devices have become smaller and thinner in recent years, the speed of LSI chips, the degree of integration, and the number of pins have been increased. Packaging technology has advanced. Therefore, LSI
Various shapes and structures have also been proposed for chip packages (Nikkei Electronics 1993 No. 8-2 N
o. 587, “Pushing the Leading Edge in High Density Packaging of LSI Packages”, pp. 93-99 The mounting structure by the face down is one of them.

【0003】半導体装置を回路基板に接続するに際し、
あらかじめ半導体装置の電極パッド上に密着金属や拡散
防止金属の蒸着膜とこの上にメッキにより形成した半田
層とからなる電極構造を有する半導体装置を下向き(フ
ェースダウン)にして、高温に加熱して半田を回路基板
の端子電極に融着する実装構造が、接続後の機械的強度
が強く、接続が一括にできることなどから有効な方法で
あるとされている(例えば、工業調査会、1980年1
月15日発行、日本マイクロエレクトロニクス協会編、
『IC化実装技術』)。
When connecting a semiconductor device to a circuit board,
A semiconductor device having an electrode structure composed of a vapor deposition film of an adhesion metal or a diffusion preventing metal and a solder layer formed by plating on the electrode pad of the semiconductor device in advance is turned downward (face down) and heated to a high temperature. It is considered that a mounting structure in which solder is fused to a terminal electrode of a circuit board is an effective method because mechanical strength after connection is high and connection can be performed at a time (for example, Industrial Research Council, January 1980).
Published on March 15, Japan Microelectronics Association,
"IC mounting technology").

【0004】以下、図面を参照しながら、上述した従来
の半導体装置の実装体とその製造方法の一例について説
明する。
Hereinafter, an example of the above-mentioned conventional semiconductor device package and its manufacturing method will be described with reference to the drawings.

【0005】図21は従来のフェースダウンで実装され
た半導体装置の実装体の概略断面図である。また、図2
2〜図25は従来の半導体装置の実装体の製造工程毎に
おける概略断面図である。
FIG. 21 is a schematic sectional view of a conventional semiconductor device mounted face-down. FIG.
2 to 25 are schematic cross-sectional views in each manufacturing process of a conventional semiconductor device package.

【0006】図21〜図25において、1は端子電極、
2は回路基板、4は半導体装置、、5は突起電極6は封
止樹脂、7は封止樹脂中のフィラー、8は電極パッド、
11は半田接合部、12はパッシベーション膜、13は
拡散防止金属膜、14は密着金属膜である。
In FIGS. 21 to 25, reference numeral 1 denotes a terminal electrode,
2 is a circuit board, 4 is a semiconductor device, 5 is a protruding electrode 6 is a sealing resin, 7 is a filler in the sealing resin, 8 is an electrode pad,
11 is a solder joint, 12 is a passivation film, 13 is a diffusion preventing metal film, and 14 is an adhesion metal film.

【0007】以上のように構成された従来のフェースダ
ウンで実装された半導体装置の実装体とその製造方法に
ついて、その工程にしたがって、図22、図23、図2
4、図25の順にその概略を説明する。
FIGS. 22, 23 and 2 show a conventional face-down mounted semiconductor device mounted as described above and a method of manufacturing the same.
The outline will be described in the order of 4, FIG.

【0008】図22は、突起電極形成工程を示す概略断
面図である。まず、半導体装置4の電極パッド8上にC
rなどの拡散防止金属膜13およびCu等の密着金属膜
14を蒸着により形成する。その後、電極部以外をフォ
トレジストで覆い、メッキ法により密着金属膜14上に
数μm〜数十μmの半田を析出させ突起電極5を形成す
る。また、半田リフローすることにより球状の突起電極
を形成することもできる。
FIG. 22 is a schematic sectional view showing a step of forming a bump electrode. First, C on the electrode pad 8 of the semiconductor device 4
A diffusion preventing metal film 13 such as r and an adhesion metal film 14 such as Cu are formed by vapor deposition. Thereafter, the portions other than the electrode portions are covered with a photoresist, and a solder having a thickness of several μm to several tens μm is deposited on the adhesion metal film 14 by a plating method to form the bump electrodes 5. Further, a spherical protruding electrode can be formed by reflow soldering.

【0009】図23は、載置工程を示す概略断面図であ
る。図22において形成した突起電極5を有する半導体
装置を、回路基板2上の端子電極1の所定の位置に位置
合わせを行ってフェースダウンで載置する。
FIG. 23 is a schematic sectional view showing a mounting step. The semiconductor device having the protruding electrode 5 formed in FIG. 22 is positioned face down on the circuit board 2 at a predetermined position of the terminal electrode 1 and placed.

【0010】図24は、接続工程を示す概略断面図であ
る。200〜300℃の高温に加熱して突起電極5を溶
融し、回路基板2上の端子電極1に融着することによっ
て、半導体装置4の電極パッド8は、回路基板2の端子
電極1と半田接合部11を介して電気的に接続される。
FIG. 24 is a schematic sectional view showing a connecting step. The electrode pads 8 of the semiconductor device 4 are soldered to the terminal electrodes 1 of the circuit board 2 by heating to a high temperature of 200 to 300 ° C. to melt the protruding electrodes 5 and to fuse them to the terminal electrodes 1 on the circuit board 2. They are electrically connected via the joint 11.

【0011】図25は、封止樹脂充填工程を示す概略断
面図である。半導体装置4と回路基板2との間隙と周辺
部に絶縁性の封止樹脂6を充填、被覆することで、図2
1のような半導体装置の実装体を得るものである。
FIG. 25 is a schematic sectional view showing a sealing resin filling step. By filling and covering the gap between the semiconductor device 4 and the circuit board 2 and the periphery with an insulating sealing resin 6, FIG.
A package of a semiconductor device such as the one described above is obtained.

【0012】なお、最近では半導体装置の電極パッド上
に形成したAu突起電極を導電性接着剤を介して回路基
板の端子電極に接続する実装体も考案されている。
Recently, a mounting body has been devised in which an Au bump electrode formed on an electrode pad of a semiconductor device is connected to a terminal electrode of a circuit board via a conductive adhesive.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上述の
ような半導体装置の実装体とその製造方法においては、
以下のような課題を有している。
However, in the above-described semiconductor device package and its manufacturing method,
It has the following problems.

【0014】まず、第一の課題は、高温に加熱して半田
を溶融して端子電極と接続しているため、熱膨張係数の
大きい回路基板または厚みの薄い回路基板を用いると、
高温下において回路基板が変形し、反りやうねりが生
じ、室温に戻ったときに、接合部に歪み(ストレス)が
発生することである。
First, the first problem is that a circuit board having a large coefficient of thermal expansion or a circuit board having a small thickness is used because the solder is heated to a high temperature to melt the solder and connect to the terminal electrodes.
This means that the circuit board is deformed at a high temperature, causing warpage or undulation, and when returning to room temperature, distortion (stress) is generated at the joint.

【0015】次に、第二の課題は、半田によって接続し
ているために、長期間の高温または熱サイクル(衝撃)
にさらされると、半田接合部が疲労し、もろくなる恐れ
があるということである。
Next, the second problem is that since the connection is made by soldering, a long-term high temperature or thermal cycle (shock) occurs.
Exposure to heat may cause the solder joints to become fatigued and brittle.

【0016】上記課題を解決する方法として、特開平0
9−321082号公報および特開平10−79571
号公報に記載の半導体装置の実装体およびその製造方法
が提案されている。図26は、特開平09−32108
2号公報に記載の半導体装置の実装体の一例の概略断面
図である。図26に示すように、1は端子電極、2は回
路基板、3は接合層、4は半導体装置、5は突起電極、
6は封止樹脂、7は封止樹脂中のフィラー、8は電極パ
ッド、9は補強部、10は補強部中のフィラー、15は
補強部の広がり径、16はランドである。半導体装置4
の素子表面上の電極パッド8上に2段突起形状の突起電
極5が形成されている。半導体装置4はフェースダウン
で回路基板2上に載置されており、突起電極5の先端部
と回路基板2上の端子電極1とは、導電性接着剤からな
る接合層3を用いて電気的に接続されている。半導体装
置4と回路基板2との間隙には、絶縁性樹脂を用いた補
強部9を設けている。さらに、半導体装置4と回路基板
2との間隙と周辺部に絶縁性の封止樹脂6を充填、被覆
することで半導体装置の実装体を形成している。
As a method for solving the above problem, Japanese Patent Application Laid-Open
9-321082 and JP-A-10-79571
A package of a semiconductor device and a method for manufacturing the same are disclosed in Japanese Patent Application Laid-Open No. H10-260, 1988. FIG. 26 shows the configuration of Japanese Patent Application Laid-Open No. 09-32108.
FIG. 2 is a schematic cross-sectional view of an example of a semiconductor device mounted body described in Japanese Unexamined Patent Application Publication No. 2 (Kokai) No. 2; As shown in FIG. 26, 1 is a terminal electrode, 2 is a circuit board, 3 is a bonding layer, 4 is a semiconductor device, 5 is a bump electrode,
Reference numeral 6 denotes a sealing resin, 7 denotes a filler in the sealing resin, 8 denotes an electrode pad, 9 denotes a reinforcing portion, 10 denotes a filler in the reinforcing portion, 15 denotes a spreading diameter of the reinforcing portion, and 16 denotes a land. Semiconductor device 4
A protruding electrode 5 having a two-step protruding shape is formed on an electrode pad 8 on the element surface. The semiconductor device 4 is mounted face down on the circuit board 2, and the tip of the protruding electrode 5 and the terminal electrode 1 on the circuit board 2 are electrically connected by using the bonding layer 3 made of a conductive adhesive. It is connected to the. In the gap between the semiconductor device 4 and the circuit board 2, a reinforcing portion 9 using an insulating resin is provided. Further, a gap between the semiconductor device 4 and the circuit board 2 and a peripheral portion thereof are filled and covered with an insulating sealing resin 6 to form a mounted body of the semiconductor device.

【0017】本半導体装置の実装体は、補強部9を備え
ていることにより、半導体装置4の突起電極5と回路基
板2の端子電極1との電気的な接続を機械的に補強する
ことによって、上述した課題を解決しようとするもので
ある。しかし、本半導体装置の実装体においては、以下
に説明するような課題が生じている。
The mounting body of the present semiconductor device is provided with the reinforcing portion 9 so that the electrical connection between the projecting electrode 5 of the semiconductor device 4 and the terminal electrode 1 of the circuit board 2 is mechanically reinforced. It is intended to solve the above-mentioned problem. However, in the package of the present semiconductor device, there are problems as described below.

【0018】図27は、上述した半導体装置の実装体の
概略平面透過図である。図27に示すように、1は端子
電極、2は回路基板、4は半導体装置、6は封止樹脂、
9は補強部、15は補強部の広がり径、17は接続部、
18はバイア部、22はボイドである。半導体装置4は
フェースダウンで回路基板2上に載置されており、接続
部17(図26の接合層3の部分に相当する)で電気的
に接続されている。また、半導体装置4と回路基板2と
の間隙には、絶縁性樹脂を用いた補強部9を設けてい
る。さらに、半導体装置4と回路基板2との間隙と周辺
部に絶縁性の封止樹脂6を充填、被覆することで半導体
装置の実装体を得ようとしているものである。しかし、
この場合、半導体装置4が回路基板2にフェースダウン
で載置されたときに、補強部9内に巻き込みによるボイ
ド22が発生しやすいことが確認されている。巻き込ま
れたボイド22は半導体装置4の搭載時の圧力により、
周辺に広がる。また、補強部9がボイド22を含んでい
るため、封止樹脂6注入前の接続が不安定である。ま
た、封止樹脂6の注入時においても、補強部9での巻き
込みによるボイド22が、封止樹脂の封入方向に対して
補強部9の下流側に発生してしまい、封止樹脂6硬化後
に接続信頼性を低下させ、当該実装体の性能のばらつき
を助長させることになってしまう。したがって、所定の
性能を満足する実装体を得るためには、品質管理工程を
強化する必要があり、製品としての歩留りも悪くなり、
その結果、製造コストの上昇を招いていた。
FIG. 27 is a schematic plan transparent view of the package of the semiconductor device described above. As shown in FIG. 27, 1 is a terminal electrode, 2 is a circuit board, 4 is a semiconductor device, 6 is a sealing resin,
9 is a reinforcing portion, 15 is a spreading diameter of the reinforcing portion, 17 is a connecting portion,
Reference numeral 18 denotes a via portion, and reference numeral 22 denotes a void. The semiconductor device 4 is mounted face-down on the circuit board 2 and is electrically connected at a connection portion 17 (corresponding to the portion of the bonding layer 3 in FIG. 26). Further, a reinforcing portion 9 using an insulating resin is provided in a gap between the semiconductor device 4 and the circuit board 2. Further, a gap between the semiconductor device 4 and the circuit board 2 and a peripheral portion thereof are filled and covered with an insulating sealing resin 6 to obtain a package of the semiconductor device. But,
In this case, it has been confirmed that when the semiconductor device 4 is mounted face-down on the circuit board 2, the voids 22 are likely to be generated due to the entrapment in the reinforcing portion 9. The entrained void 22 is formed by the pressure when the semiconductor device 4 is mounted.
Spread around. Further, since the reinforcing portion 9 includes the void 22, the connection before the injection of the sealing resin 6 is unstable. In addition, even when the sealing resin 6 is injected, the voids 22 due to the entrainment in the reinforcing portion 9 are generated on the downstream side of the reinforcing portion 9 with respect to the sealing resin enclosing direction, and after the sealing resin 6 is cured. This lowers connection reliability and promotes variations in the performance of the mounting body. Therefore, in order to obtain a package that satisfies the predetermined performance, it is necessary to strengthen the quality control process, and the yield as a product is deteriorated.
As a result, the manufacturing cost has been increased.

【0019】本発明は、従来の半導体装置の実装体とそ
の製造方法が有する上述した課題を考慮し、熱膨張係数
の大きい回路基板や厚みの薄い回路基板、または平坦性
の悪い(反りやうねりの大きい)回路基板へ半導体装置
をフェースダウンで接続する場合において、封止樹脂注
入前の接続不良を低減させ、また、封止樹脂注入硬化後
の接続信頼性を向上させることが可能で、歩留りの高い
半導体装置の実装体の製造方法を提供することを目的と
するものである。
The present invention has been made in consideration of the above-mentioned problems of a conventional semiconductor device package and a method of manufacturing the same, and in consideration of a circuit board having a large coefficient of thermal expansion, a circuit board having a small thickness, or poor flatness (warpage or undulation). When connecting the semiconductor device to the circuit board face down, it is possible to reduce the connection failure before the injection of the sealing resin and to improve the connection reliability after the injection and curing of the sealing resin. It is an object of the present invention to provide a method of manufacturing a package of a semiconductor device having high reliability.

【0020】[0020]

【課題を解決するための手段】上記課題を解決するため
には、絶縁性樹脂を用いた補強部を備えた場合におい
て、半導体装置が回路基板にフェースダウンで載置され
たときに、補強部内にボイドが発生しないようにするこ
とである。ボイド発生に影響を及ぼす諸要因(例えば、
絶縁性樹脂の温度、粘着性等)について検討を重ねた結
果、補強部の回路基板との接着面積および補強部の半導
体装置との接着面積が、ボイド発生を左右する要因であ
り、接着面積が所定の面積(直径2.2mmの円の面
積)より小さい場合にはボイドが発生しないことが確認
された。
In order to solve the above-mentioned problems, in the case where a reinforcing portion using an insulating resin is provided, when the semiconductor device is mounted face down on a circuit board, the inside of the reinforcing portion is Is to prevent voids from being generated. Factors affecting voiding (eg,
As a result of repeated studies on the temperature and adhesiveness of the insulating resin, the bonding area of the reinforcing portion to the circuit board and the bonding area of the reinforcing portion to the semiconductor device are factors that influence the generation of voids. It was confirmed that voids were not generated when the area was smaller than a predetermined area (area of a circle having a diameter of 2.2 mm).

【0021】すなわち、上記課題を解決するために、第
の本発明(請求項に記載の本発明に対応)は、半導
体装置をフェースダウンで回路基板に実装する半導体装
置の実装体の製造方法において、前記回路基板を平坦に
保持する回路基板保持工程と、前記回路基板または前記
半導体装置の少なくとも一方に絶縁性樹脂からなる補強
部を少なくとも1カ所形成する補強部形成工程と、前記
補強部形成工程の後、前記半導体装置を位置合わせした
後に前記回路基板に搭載し、前記半導体装置と前記回路
基板とを前記補強部によって接着保持させる仮止め工程
と、前記仮止め工程の後、前記補強部の前記絶縁性樹脂
を硬化させる補強工程と、前記仮止め工程または前記補
強工程と同時、またはこれらの後に、前記半導体装置の
電極パッドと前記回路基板の端子電極とを電気的に接続
する接続工程と、前記回路基板保持工程において平坦に
保持された前記回路基板の保持を解除する回路基板保持
解除工程とを含み、前記補強部形成工程においては、前
記補強工程後の前記補強部の前記回路基板との接着面積
および前記半導体装置との接着面積が、前記補強部1カ
所あたりそれぞれ、実質的に直径が2.2mmの円の面
積以下となるように、前記補強部を形成することを特徴
とする半導体装置の実装体の製造方法である。
That is, in order to solve the above problems,
According to a first aspect of the present invention (corresponding to the first aspect of the present invention), in a method of manufacturing a semiconductor device package in which a semiconductor device is mounted face down on a circuit board, the circuit board is flattened.
A circuit board holding step of holding , a reinforcing section forming step of forming at least one reinforcing section made of an insulating resin on at least one of the circuit board and the semiconductor device, and a step of forming the reinforcing section. After the alignment, mounting is performed on the circuit board, and the semiconductor device and the circuit board are temporarily bonded and held by the reinforcing portion. After the temporary fixing step, the insulating resin of the reinforcing portion is cured. In the reinforcing step, simultaneously with or after the temporary fixing step or the reinforcing step, a connecting step of electrically connecting an electrode pad of the semiconductor device and a terminal electrode of the circuit board, and the circuit board holding step. Flat
Circuit board holding to release holding of the held circuit board
Releasing step , wherein in the reinforcing part forming step, the bonding area of the reinforcing part with the circuit board and the bonding area with the semiconductor device after the reinforcing step are substantially equal to one part of the reinforcing part. Forming the reinforcing portion so that the area is equal to or smaller than the area of a circle having a diameter of 2.2 mm.

【0038】第の本発明(請求項に記載の本発明に
対応)は、前記半導体装置の電極パッド上または前記回
路基板の端子電極上に突起電極を形成する突起電極形成
工程と、前記突起電極形成工程の後、前記突起電極の先
端付近に接合層を形成する接合層形成工程とを、前記仮
止め工程の前に含み、前記補強工程と同時に、前記接合
層を硬化させる接合層硬化工程を含み、前記接続工程
は、前記仮止め工程と同時に、前記突起電極と前記接合
層とを介して、前記半導体装置の電極パッドと前記回路
基板の端子電極とを電気的に接続する工程であることを
特徴とする第の本発明の半導体装置の実装体の製造方
法である。
According to a second aspect of the present invention (corresponding to the second aspect of the present invention), a projecting electrode forming step of forming a projecting electrode on an electrode pad of the semiconductor device or on a terminal electrode of the circuit board; A bonding layer forming step of forming a bonding layer near the tip of the bump electrode after the bump electrode forming step; and a bonding layer hardening step of hardening the bonding layer at the same time as the reinforcing step, including before the temporary fixing step. The connecting step includes a step of electrically connecting an electrode pad of the semiconductor device and a terminal electrode of the circuit board via the bump electrode and the bonding layer simultaneously with the temporary fixing step. A first aspect of the present invention is a method for manufacturing a semiconductor device package according to the present invention.

【0039】第の本発明(請求項に記載の本発明に
対応)は、前記半導体装置の電極パッド上または前記回
路基板の端子電極上突起電極を形成する突起電極形成工
程を、前記仮止め工程の前に含み、前記接続工程は、前
記補強工程と同時に、前記半導体装置または前記回路基
板を加熱し、前記突起電極を溶融させることによって、
前記突起電極を介して、前記半導体装置の電極パッドと
前記回路基板の端子電極とを電気的に接続する工程であ
ることを特徴とする第の本発明の半導体装置の実装体
の製造方法である。
According to a third aspect of the present invention (corresponding to the third aspect of the present invention), the step of forming a protruding electrode on an electrode pad of the semiconductor device or on a terminal electrode of the circuit board is performed by the provisional method. Including before the stopping step, the connecting step is to heat the semiconductor device or the circuit board at the same time as the reinforcing step to melt the protruding electrodes,
Through the projection electrodes, a first method of producing the mounting of the semiconductor device of the present invention, characterized in that the terminal electrodes of the circuit board and the electrode pads of the semiconductor device is a step of electrically connecting is there.

【0040】第の本発明(請求項に記載の本発明に
対応)は、前記絶縁性樹脂の硬化反応開始温度が、前記
接合層の硬化温度以下であること、および/または、前
記絶縁性樹脂の硬化時間が、前記接合層の硬化時間より
短いものであることを特徴とする第の本発明の半導体
装置の実装体の製造方法である。
According to a fourth aspect of the present invention (corresponding to the fourth aspect of the present invention), the curing reaction starting temperature of the insulating resin is equal to or lower than the curing temperature of the bonding layer. A first method of manufacturing a semiconductor device package according to the present invention, wherein the curing time of the conductive resin is shorter than the curing time of the bonding layer.

【0041】第の本発明(請求項に記載の本発明に
対応)は、前記絶縁性樹脂が、その硬化収縮力が前記接
合層の硬化収縮力よりも大きいものであることを特徴と
する第または第の本発明の半導体装置の実装体の製
造方法である。
A fifth aspect of the present invention (corresponding to the fifth aspect of the present invention) is characterized in that the insulating resin has a curing shrinkage force larger than that of the bonding layer. A method for manufacturing a semiconductor device package according to the second or fourth aspect of the present invention.

【0042】第の本発明(請求項に記載の本発明に
対応)は、前記接続工程の後、前記半導体装置と前記回
路基板との間隙と周辺部に絶縁性の封止樹脂を注入、充
填、被覆した後、前記封止樹脂を硬化する封止樹脂充填
工程とを含み、前記補強工程における前記絶縁性樹脂の
硬化は、少なくとも、前記封止樹脂充填工程における前
記封止樹脂の硬化の完了より前に完了していることを特
徴とする第〜第のいずれかの本発明の半導体装置の
実装体の製造方法である。
According to a sixth aspect of the present invention (corresponding to the sixth aspect of the present invention), after the connecting step, an insulating sealing resin is injected into a gap between the semiconductor device and the circuit board and a peripheral portion. , Filling and coating, after the sealing resin filling step of curing the sealing resin, the curing of the insulating resin in the reinforcing step is at least the curing of the sealing resin in the sealing resin filling step The method of manufacturing a semiconductor device package according to any one of the first to fifth aspects of the present invention, wherein the method is completed before the completion of the method.

【0044】第の本発明(請求項に記載の本発明に
対応)は、前記絶縁性樹脂の弾性率が、前記封止樹脂の
弾性率以下であることを特徴とする第の本発明の半導
体装置の実装体の製造方法である。
[0044] (corresponding to the invention of claim 7) Seventh invention is the sixth book of the elastic modulus of the insulating resin, wherein the or less elastic modulus of the sealing resin 4 is a method for manufacturing a package of a semiconductor device according to the present invention.

【0044】第の本発明(請求項に記載の本発明に
対応)は、第1〜7のいずれかの製造方法によって製造
された半導体装置の実装体である。
An eighth aspect of the present invention (corresponding to the eighth aspect of the present invention) is a semiconductor device package manufactured by any one of the first to seventh manufacturing methods.

【0045】なお、第〜第のいずれかの本発明にお
いて、前記絶縁性樹脂の硬化前の粘度が、35Pa・s
以上であることを特徴とする半導体装置の実装体の製造
方法としてもよい。
In any one of the first to eighth inventions, the viscosity of the insulating resin before curing is 35 Pa · s.
A method for manufacturing a semiconductor device package characterized by the above is also possible.

【0046】[0046]

【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0047】まず本発明の半導体装置の実装体の製造方
法を説明する前に、種々の半導体装置の実装体について
説明する。 以下に、図6、7を用いて半導体装置の実装
体の全体構造を説明する。図6は、多層の回路基板2上
に半導体装置4が複数個実装されているもの(マルチチ
ップモジュール)の断面図であり、図7は、回路基板2
上に半導体装置4が単体で実装されているもの(チップ
スケール(サイズ)パッケージ)の断面図である。図6
の実装体は、フェ−スダウンで複数の半導体装置4が多
層の回路基板2上に実装されているものである。半導体
装置4と多層の回路基板2との間隙と周辺部は、封止樹
脂6によって充填、被覆封止されている。図7の実装体
は、フェ−スダウンで単体の半導体装置4が回路基板2
上に実装されている。半導体装置4と回路基板2との間
隙と周辺部部は、封止樹脂6によって充填、被覆封止さ
れているものである。
First, a method of manufacturing a semiconductor device package of the present invention
Before explaining the method, about the mounting body of various semiconductor devices
explain. Hereinafter, the overall structure of the semiconductor device package will be described with reference to FIGS. FIG. 6 is a cross-sectional view of a multi-chip module in which a plurality of semiconductor devices 4 are mounted on a multi-layer circuit board 2. FIG.
FIG. 3 is a cross-sectional view of a device (chip scale (size) package) on which a semiconductor device 4 is mounted alone. FIG.
The mounting body is a semiconductor device in which a plurality of semiconductor devices 4 are mounted on a multilayer circuit board 2 in a face-down manner. The gap between the semiconductor device 4 and the multilayer circuit board 2 and the peripheral portion are filled and sealed with a sealing resin 6. In the mounted body of FIG. 7, the single semiconductor device 4 is
Implemented above. The gap between the semiconductor device 4 and the circuit board 2 and the peripheral portion are filled and sealed with a sealing resin 6.

【0048】以下で説明する半導体装置の実装体は、図
6の実装体、図7の実装体双方に適用可能であるが、便
宜上、図7の実装体を例にとって、図示等を行う。
[0048] you described in the following implementation of the semi-conductor device, the implementation of FIG. 6 is applicable to the mounting member both 7, for convenience, an example implementation of FIG. 7, the illustration or the like .

【0049】(第1の) まず、本発明の第1の例を図面を参照して説明する。[0049] (First Example) First, a first embodiment of the present invention with reference to the drawings.

【0050】図1は、本発明の第1の例における半導体
装置の実装体の概略断面図である。図1に示すように、
1は端子電極、2は回路基板、3は接合層、4は半導体
装置、5は突起電極、6は封止樹脂、7は封止樹脂中の
フィラー、8は電極パッド、9は補強部、10は補強部
中のフィラー、15は補強部の広がり径、16はランド
である。
FIG. 1 is a schematic sectional view of a semiconductor device package according to the first embodiment of the present invention. As shown in FIG.
1 is a terminal electrode, 2 is a circuit board, 3 is a bonding layer, 4 is a semiconductor device, 5 is a protruding electrode, 6 is a sealing resin, 7 is a filler in the sealing resin, 8 is an electrode pad, 9 is a reinforcing portion, Reference numeral 10 denotes a filler in the reinforcing portion, 15 denotes a spread diameter of the reinforcing portion, and 16 denotes a land.

【0051】半導体装置4の素子表面上の電極パッド8
上に2段突起形状の突起電極5が形成されている。半導
体装置4はフェースダウンで回路基板2上に載置されて
おり、突起電極5の先端部と回路基板2上の端子電極1
とは、導電性接着剤からなる接合層3を介して電気的に
接続されている。半導体装置4と回路基板2との間隙に
は、絶縁性樹脂を用いた補強部9を設けている。さら
に、半導体装置4と回路基板2との間隙および周辺部
は、絶縁性の封止樹脂6により充填、被覆されている。
なお、補強部9と半導体装置4または回路基板2との接
着面は、実質的に円形をしており、その直径すなわち広
がり径15が2.2mm以下となるように、調整されて
いる。
Electrode pad 8 on element surface of semiconductor device 4
A protruding electrode 5 having a two-step protruding shape is formed thereon. The semiconductor device 4 is mounted face down on the circuit board 2, and the tip of the protruding electrode 5 and the terminal electrode 1 on the circuit board 2 are mounted.
Are electrically connected via a bonding layer 3 made of a conductive adhesive. In the gap between the semiconductor device 4 and the circuit board 2, a reinforcing portion 9 using an insulating resin is provided. Further, the gap between the semiconductor device 4 and the circuit board 2 and the peripheral portion are filled and covered with an insulating sealing resin 6.
The bonding surface between the reinforcing portion 9 and the semiconductor device 4 or the circuit board 2 has a substantially circular shape, and is adjusted so that its diameter, that is, the spread diameter 15 is 2.2 mm or less.

【0052】以上のように、本例においては、半導体装
置4と回路基板2との間隙に接着面積の直径すなわち広
がり径15が2.2mm以下の絶縁性樹脂を用いた補強
部9を1カ所以上設けることにより、半導体装置4が回
路基板2に実装されたときに、補強部9にボイドの発生
が起こらず、それによって、半導体装置4と回路基板2
とが安定して仮固着されるため、接合層3や封止樹脂6
の硬化時における回路基板2の反りやうねりを抑制し、
接合部にかかる歪み(ストレス)を緩和させることがで
き、このことによって封止樹脂6注入前の接続不良を低
減させ、良品歩留りを高くすることができる。さらに、
封止樹脂6注入時においても、補強部9での巻き込みに
よるボイドの発生を抑え、封止樹脂6硬化後の接続信頼
性を向上させることが可能となる。
As described above, in the present embodiment , one reinforcing portion 9 made of an insulating resin having a diameter of the bonding area, that is, a spreading diameter 15 of 2.2 mm or less is provided in the gap between the semiconductor device 4 and the circuit board 2. With the above arrangement, when the semiconductor device 4 is mounted on the circuit board 2, voids do not occur in the reinforcing portion 9, and accordingly, the semiconductor device 4 and the circuit board 2
Are temporarily fixed stably, so that the bonding layer 3 and the sealing resin 6
Suppresses warpage and undulation of the circuit board 2 during curing of
Distortion (stress) applied to the joint can be reduced, thereby reducing connection failure before injecting the sealing resin 6 and increasing the yield of non-defective products. further,
Even at the time of injecting the sealing resin 6, it is possible to suppress the generation of voids due to the entanglement in the reinforcing portion 9 and to improve the connection reliability after the sealing resin 6 is cured.

【0053】なお、図1において、突起電極5の材質と
しては、金の他、銀、銅、ニッケル、合金等を用いるこ
とができる。また、突起電極5の形状は、2段突起形状
であることが望ましいが、ストレート型、テーパー型、
マッシュルーム型であってもかまわない。
In FIG. 1, as the material of the protruding electrode 5, silver, copper, nickel, alloy, etc. can be used in addition to gold. The shape of the projection electrode 5 is desirably a two-step projection shape.
Mushroom type may be used.

【0054】また、接合層3は導電性接着剤からなり、
その導電性接着剤の材質はエポキシ系、ポリアリルエー
テル系、ポリアミド系、ポリエステル系、ポリイミド系
等、熱可塑性を有するか添加されたものであれば材質は
問わない。その接合層3に用いられる樹脂は、溶剤型の
熱可塑性樹脂からなることが望ましい。
The bonding layer 3 is made of a conductive adhesive,
The material of the conductive adhesive is not particularly limited as long as it has thermoplasticity or is added, such as epoxy, polyallyl ether, polyamide, polyester, and polyimide. Desirably, the resin used for the bonding layer 3 is a solvent-type thermoplastic resin.

【0055】また、導電性接着剤に含まれる導電粉の材
質としては、一般に用いられているものであれば何でも
良く、例えば、銀、金、パラジウム等の貴金属粉、ニッ
ケル、銅等の卑金属、半田、銀パラジウム等の合金粉、
銀メッキ銅粉等のような複合粉、さらにカーボンのよう
な導電性を有する卑金属粉等が使用できる。これらの導
電粉は単独でも2種類以上の混合でも使用可能である。
また、これら導電粉はその粒径、形状は特に限定される
ものではない。
As the material of the conductive powder contained in the conductive adhesive, any material may be used as long as it is generally used. For example, noble metal powder such as silver, gold, palladium, etc .; Alloy powders such as solder and silver palladium,
Composite powders such as silver-plated copper powders and conductive base metal powders such as carbon can be used. These conductive powders can be used alone or in combination of two or more.
The particle size and shape of these conductive powders are not particularly limited.

【0056】また、補強部9の絶縁性樹脂は、シリンジ
ノズル等ポッティング供給可能なものであれば良い。補
強部9の材質は、エポキシ樹脂系の熱硬化性樹脂または
熱可塑性樹脂または光硬化性樹脂またはこれらのいずれ
かの複合樹脂等が使用可能できる。特に、熱硬化性樹脂
に熱可塑性樹脂もしくはエラストマー(弾性)成分が添
加混合された混合型樹脂、熱硬化性樹脂をゴム変性また
はシリコーン変性したもの等、可撓性を有し絶縁性で低
熱膨張で弾性率が小さいものが望ましい。また、補強部
9に含まれる充填剤はシリカ等の絶縁性で低熱膨張なも
のが望ましい。粒径は、シリンジノズル等から微量塗布
ができるよう10μm以下の微小な粉体が望ましい。充
填量は封止樹脂6の熱膨張係数を考慮して決められる。
本例においては、通常、補強部9と封止樹脂6の熱膨張
係数は30ppm前後に調整されている。
The insulating resin of the reinforcing portion 9 may be any resin such as a syringe nozzle that can supply potting. As the material of the reinforcing portion 9, an epoxy resin-based thermosetting resin, a thermoplastic resin, a photocurable resin, or a composite resin of any of these can be used. In particular, it is flexible, insulating and has low thermal expansion, such as a mixed resin obtained by adding a thermoplastic resin or an elastomer (elastic) component to a thermosetting resin, or a rubber- or silicone-modified thermosetting resin. And a material having a small elastic modulus is desirable. The filler contained in the reinforcing portion 9 is desirably an insulating material such as silica which has low thermal expansion. The particle size is desirably a fine powder of 10 μm or less so that a small amount can be applied from a syringe nozzle or the like. The filling amount is determined in consideration of the coefficient of thermal expansion of the sealing resin 6.
In this example, the thermal expansion coefficient of the reinforcing portion 9 and the sealing resin 6 is usually adjusted to about 30 ppm.

【0057】さらに、補強部9の絶縁性樹脂は、硬化前
の粘度が35Pa・s以上のものを用いることにより、
容易に、広がり径15が2.2mm以下の補強部9を形
成することができる。
Further, by using an insulating resin of the reinforcing portion 9 having a viscosity before hardening of 35 Pa · s or more,
It is possible to easily form the reinforcing portion 9 having the spreading diameter 15 of 2.2 mm or less.

【0058】封止樹脂6は、接合層3と補強部9とを含
むように半導体装置4と回路基板2との間隙と周辺部に
形成されている。図1では半導体装置4の面積が回路基
板2よりも小さいが、回路基板2の面積が半導体装置4
よりも小さくても良い。封止樹脂6は、室温程度の低温
でも半導体装置4と回路基板との間隙への注入が速やか
に行われるため、室温で低粘度で低チクソトロピー指数
またはダイラタンシー型のものが望ましい(例えば、1
0Pa・s/50rpm以下)。封止樹脂6の材質は、
一般に用いられているものであれば何でも良く、例え
ば、クレゾールノボラック型エポキシ樹脂とノボラック
型フェノール樹脂等と充填剤を混合したものや、ポリエ
ポキシド(通常エポキシ樹脂またはエポキシ化合物)と
酸無水物樹脂(メチルテトラハイドロフタル酸無水物、
メチルヘキサハイドロフタル酸無水物等の環状脂肪族
系)と充填剤を混合したものからなるものがある。ま
た、封止樹脂6中の充填剤は粒径が50μm以下の粉体
であればかまわないが、シリカ、アルミナ等の酸化化合
物や窒化アルミ等の窒化化合物、炭化珪素系の炭化化合
物、珪化化合物等、熱的に安定で、低熱膨張率のものが
望ましい。
The sealing resin 6 is formed in the gap between the semiconductor device 4 and the circuit board 2 and in the peripheral portion so as to include the bonding layer 3 and the reinforcing portion 9. Although the area of the semiconductor device 4 is smaller than that of the circuit board 2 in FIG.
It may be smaller than that. Since the sealing resin 6 is quickly injected into the gap between the semiconductor device 4 and the circuit board even at a low temperature of about room temperature, it is desirable that the sealing resin 6 be of a low viscosity and a low thixotropy index or dilatancy type at room temperature (for example, 1).
0 Pa · s / 50 rpm or less). The material of the sealing resin 6 is
Any material may be used as long as it is generally used. For example, a mixture of a cresol novolak type epoxy resin and a novolak type phenol resin and a filler, or a polyepoxide (usually an epoxy resin or an epoxy compound) and an acid anhydride resin (methyl Tetrahydrophthalic anhydride,
There is a mixture of a cycloaliphatic compound such as methyl hexahydrophthalic anhydride) and a filler. The filler in the sealing resin 6 may be a powder having a particle diameter of 50 μm or less, but may be an oxide compound such as silica or alumina, a nitride compound such as aluminum nitride, a silicon carbide-based carbide compound, or a silicide compound. For example, those having thermal stability and a low coefficient of thermal expansion are desirable.

【0059】なお、図1では、補強部9の断面形状はつ
づみ型としているが、太鼓型をしていても良い。
In FIG. 1, the cross-sectional shape of the reinforcing portion 9 is a continuous shape, but may be a drum shape.

【0060】なお、半導体装置4と樹脂からなる回路基
板2の組み合わせでは、補強部9の直径すなわち広がり
径15は、通常、0.5mm以上1.5mm以下の範囲
で塗布制御するものとする。
In the combination of the semiconductor device 4 and the circuit board 2 made of resin, the diameter of the reinforcing portion 9, that is, the spread diameter 15, is normally controlled to be applied within a range of 0.5 mm or more and 1.5 mm or less.

【0061】また、半導体装置4と回路基板2との間隙
寸法は、一般的な半導体装置の実装体の標準的な値であ
る65mm〜80mmの範囲としている。
The dimension of the gap between the semiconductor device 4 and the circuit board 2 is in a range of 65 mm to 80 mm, which is a standard value of a general semiconductor device mounting body.

【0062】(第2の例) 次に、本発明の第2の例を図面を参照して説明する。本
が上述した第1の例と異なるのは、本発明の突起電極
が回路基板側に備えられていることに関する点である。
したがって、本例において、第1のと同様の物につい
ては、同一符号を付与し、説明を省略する。また、特に
説明のないものについては、第1の例と同じとする。
[0062] (Second Example) Next, a second embodiment of the present invention with reference to the drawings. Book
The example differs from the first example described above in that the protruding electrode of the present invention is provided on the circuit board side.
Therefore, in this example , the same components as those in the first example are denoted by the same reference numerals, and description thereof will be omitted. Unless otherwise described, the same as in the first example is used.

【0063】図2は、本発明の第2の例における半導体
装置の実装体の概略断面図である。図2に示すように、
1は端子電極、2は回路基板、3は接合層、4は半導体
装置、5は突起電極、6は封止樹脂、7は封止樹脂中の
フィラー、8は電極パッド、9は補強部、10は補強部
中のフィラー、15は補強部の広がり径、16はランド
である。
[0063] Figure 2 is a schematic cross-sectional view of the mounting of the semiconductor device in the second example of the present invention. As shown in FIG.
1 is a terminal electrode, 2 is a circuit board, 3 is a bonding layer, 4 is a semiconductor device, 5 is a protruding electrode, 6 is a sealing resin, 7 is a filler in the sealing resin, 8 is an electrode pad, 9 is a reinforcing portion, Reference numeral 10 denotes a filler in the reinforcing portion, 15 denotes a spread diameter of the reinforcing portion, and 16 denotes a land.

【0064】本例における半導体装置の実装体では、回
路基板2の端子電極1上に突起電極5が形成されてい
る。また、回路基板2の端子電極1上に形成された突起
電極5は、2段突起形状であってもよい。突起電極5の
材質は銅、銀、金等、導電性のものであれば良い。
In the semiconductor device package of this embodiment , the protruding electrodes 5 are formed on the terminal electrodes 1 of the circuit board 2. Further, the protruding electrode 5 formed on the terminal electrode 1 of the circuit board 2 may have a two-step protruding shape. The material of the protruding electrode 5 may be any conductive material such as copper, silver and gold.

【0065】以上のように、本例においては、半導体装
置4と回路基板2との間隙に接着面積の直径すなわち広
がり径15が2.2mm以下の絶縁性樹脂を用いた補強
部9を1カ所以上設けることにより、回路基板2が半導
体装置4に実装されたときに、補強部9にボイドの発生
が起こらず、それによって、上述した第1の例と同様の
効果が得られる。
As described above, in this example , one reinforcing portion 9 made of an insulating resin having a diameter of the bonding area, that is, a spreading diameter 15 of 2.2 mm or less is provided in the gap between the semiconductor device 4 and the circuit board 2. With the above arrangement, when the circuit board 2 is mounted on the semiconductor device 4, no void occurs in the reinforcing portion 9, thereby obtaining the same effect as in the first example described above.

【0066】(第3の例) 次に、本発明の第3の例を図面を参照して説明する。本
例が上述した第1の例と異なるのは、本発明の突起電極
が半田接合部であることに関する点である。したがっ
て、本例において、第1の例と同様の物については、同
一符号を付与し、説明を省略する。また、特に説明のな
いものについては、第1の例と同じとする。
[0066] (Third Example) Next, a third embodiment of the present invention with reference to the drawings. This example differs from the first example described above in that the protruding electrode of the present invention is a solder joint. Therefore, in this example , the same components as those in the first example are denoted by the same reference numerals, and description thereof will be omitted. Unless otherwise described, the same as in the first example is used.

【0067】図3は、本発明の第3の例における半導体
装置の実装体の概略断面図である。図3に示すように、
1は端子電極、2は回路基板、4は半導体装置、6は封
止樹脂、7は封止樹脂中のフィラー、8は電極パッド、
9は補強部、10は補強部中のフィラー、11は半田接
合部、12はパッシベーション膜、13は拡散防止金属
膜、14は密着金属膜、15は補強部の広がり径、16
はランドである。
[0067] Figure 3 is a schematic cross-sectional view of the mounting of the semiconductor device in the third embodiment of the present invention. As shown in FIG.
1 is a terminal electrode, 2 is a circuit board, 4 is a semiconductor device, 6 is a sealing resin, 7 is a filler in the sealing resin, 8 is an electrode pad,
9 is a reinforcing portion, 10 is a filler in the reinforcing portion, 11 is a solder joint portion, 12 is a passivation film, 13 is a diffusion preventing metal film, 14 is an adhesion metal film, 15 is a spreading diameter of the reinforcing portion, 16
Is a land.

【0068】本例における半導体装置の実装体では、半
導体装置4の素子表面上の電極パッド8上にCrなどの
拡散防止金属膜13およびCu等の密着金属膜14が形
成されている。また、密着金属膜14と回路基板2の端
子電極1とは半田接合部11によって電気的に接続され
ている。
In the semiconductor device package of this embodiment, a diffusion preventing metal film 13 such as Cr and an adhesion metal film 14 such as Cu are formed on the electrode pads 8 on the element surface of the semiconductor device 4. The contact metal film 14 and the terminal electrode 1 of the circuit board 2 are electrically connected by the solder joint 11.

【0069】以上のように、本例においては、半導体装
置4と回路基板2との間隙に接着面積の直径すなわち広
がり径15が2.2mm以下の絶縁性樹脂を用いた補強
部9を1カ所以上設けることにより、回路基板2が半導
体装置4に実装されたときに、補強部9にボイドの発生
が起こらず、それによって、上述した第1の例と同様の
効果が得られる。
As described above, in this example , one reinforcing portion 9 made of an insulating resin having a diameter of the bonding area, that is, a spread diameter 15 of 2.2 mm or less is provided in the gap between the semiconductor device 4 and the circuit board 2. With the above arrangement, when the circuit board 2 is mounted on the semiconductor device 4, no void occurs in the reinforcing portion 9, thereby obtaining the same effect as in the first example described above.

【0070】(第4の例) 次に、本発明の第4の例を図面を参照して説明する。
が上述した第1の例と異なるのは、本発明の補強部の
平面的な配置が特定されていることに関する点である。
したがって、本例において、第1の例と同様の物につい
ては、同一符号を付与し、説明を省略する。また、特に
説明のないものについては、第1の例と同じとする。
[0070] (Fourth embodiment) Next, a fourth embodiment of the present invention with reference to the drawings. Book
Example differs from the first example described above is regarding the planar arrangement of the reinforcement portion of the present invention have been identified.
Therefore, in this example , the same components as those in the first example are denoted by the same reference numerals, and description thereof will be omitted. Unless otherwise described, the same as in the first example is used.

【0071】図4は、本発明の第4の例における半導体
装置の実装体の概略平面透過図である。図4に示すよう
に、1は端子電極、2は回路基板、4は半導体装置、6
は封止樹脂、9は補強部、17は接続部、18はバイア
部、19は導体パターンである。
[0071] FIG. 4 is a transmissive plan view, in schematic of the implementation of the semiconductor device in a fourth embodiment of the present invention. As shown in FIG. 4, 1 is a terminal electrode, 2 is a circuit board, 4 is a semiconductor device, 6
Is a sealing resin, 9 is a reinforcing portion, 17 is a connecting portion, 18 is a via portion, and 19 is a conductor pattern.

【0072】本例における半導体装置の実装体では、回
路基板2の内層または表層に導体パターン19が形成さ
れている。導体パターン19は銅が一般的であり、その
熱膨張係数は約17ppmと大きい。前記導体パターン
19上で半導体装置4と回路基板2との間隙に補強部9
が形成されている。補強部9は、半導体装置4の素子面
内でかつ、補強部9が備えられていない場合において、
半導体装置4の歪みまたはストレスが大きくなると予想
される位置に配置されている。
In the semiconductor device package of this embodiment , the conductor pattern 19 is formed on the inner layer or the surface layer of the circuit board 2. The conductor pattern 19 is generally made of copper, and has a large thermal expansion coefficient of about 17 ppm. A reinforcing portion 9 is formed on the conductor pattern 19 in a gap between the semiconductor device 4 and the circuit board 2.
Are formed. The reinforcing portion 9 is located within the element surface of the semiconductor device 4 and when the reinforcing portion 9 is not provided.
The semiconductor device 4 is arranged at a position where distortion or stress is expected to increase.

【0073】以上のように、本例においては、補強部9
が半導体装置4の素子面内でかつ、補強部9が備えられ
ていない場合において、半導体装置4の歪みまたはスト
レスが大きくなると予想される位置に配置されているこ
とによって、半導体装置4と回路基板2との熱膨張係数
差による接続部17に与える歪みダメージを補強部9に
よって吸収・緩和させることができ、このことによって
封止樹脂6注入前の接続不良を低減させ、良品歩留りを
高くすることができる。また、封止樹脂6の注入、硬化
後においても、接続信頼性を向上させることが可能とな
る。
As described above, in this example , the reinforcing portions 9
Are arranged in a position where the distortion or stress of the semiconductor device 4 is expected to increase in the element plane of the semiconductor device 4 and when the reinforcing portion 9 is not provided, so that the semiconductor device 4 and the circuit board The reinforcing part 9 can absorb and alleviate strain damage caused to the connecting part 17 due to a difference in thermal expansion coefficient between the sealing resin 6 and the sealing resin 6, thereby reducing connection failure before injecting the sealing resin 6 and increasing the yield of non-defective products. Can be. In addition, even after the sealing resin 6 is injected and cured, the connection reliability can be improved.

【0074】なお、本例における半導体装置の実装体
は、上記で説明した以外は、第1の例における半導体装
置の実装体に倣うものとして説明したが、これに限るも
のではなく、例えば、第2または第3の例における半導
体装置の実装体に倣うものであってもよい。
The semiconductor device mounted body in this example has been described as following the semiconductor device mounted body in the first example except for the above description. However, the present invention is not limited to this. It may follow the package of the semiconductor device in the second or third example .

【0075】(第5の例) 次に、本発明の第5の例を図面を参照して説明する。
が上述した第1のと異なるのは、本発明の補強部の
平面的な配置が特定されていることに関する点である。
したがって、本例において、第1の例と同様の物につい
ては、同一符号を付与し、説明を省略する。また、特に
説明のないものについては、第1の例と同じとする。
[0075] (Fifth embodiment) Next, a description will be given of a fifth embodiment of the present invention with reference to the drawings. Book
Example differs from the first example described above is regarding the planar arrangement of the reinforcement portion of the present invention have been identified.
Therefore, in this example , the same components as those in the first example are denoted by the same reference numerals, and description thereof will be omitted. Unless otherwise described, the same as in the first example is used.

【0076】図5は、本発明の第5の例における半導体
装置の実装体の概略平面透過図である。図5に示すよう
に、1は端子電極、2は回路基板、4は半導体装置、6
は封止樹脂、9は補強部、17は接続部、18はバイア
部である。
[0076] Figure 5 is a schematic plan transparent view of the mounting of the semiconductor device in a fifth embodiment of the present invention. As shown in FIG. 5, 1 is a terminal electrode, 2 is a circuit board, 4 is a semiconductor device, 6
Is a sealing resin, 9 is a reinforcing portion, 17 is a connecting portion, and 18 is a via portion.

【0077】本例における半導体装置の実装体では、図
5(a)に示すように、半導体装置4の素子面内で端子
電極1の存在しない4隅の空き領域に補強部9が半導体
装置4の中心から同一距離に均等に配置形成されてい
る。
As shown in FIG. 5A, in the mounted body of the semiconductor device according to the present embodiment , as shown in FIG. Are equally arranged at the same distance from the center.

【0078】以上のように、本例では補強部9が半導体
装置4の素子面内でかつ、中心から同一距離にある四隅
部分に均等に配置形成されることによって、半導体装置
4と回路基板2との熱膨張係数差による接続部17に与
える歪みダメージを補強部9によって吸収・緩和させる
ことができ、このことによって封止樹脂6注入前の接続
不良を低減させ、良品歩留りを高くすることができる。
また、封止樹脂6の注入、硬化後においても、接続信頼
性を向上させることが可能となる。
As described above, in the present embodiment , the reinforcing portions 9 are evenly formed in the element plane of the semiconductor device 4 and at the four corners at the same distance from the center, so that the semiconductor device 4 and the circuit board 2 are formed. The reinforcing part 9 can absorb and alleviate the strain damage caused to the connecting part 17 due to the difference in thermal expansion coefficient between the sealing part 6 and the reinforcing part 9, thereby reducing the connection failure before injecting the sealing resin 6 and increasing the yield of non-defective products. it can.
In addition, even after the sealing resin 6 is injected and cured, the connection reliability can be improved.

【0079】なお、補強部9の平面的な配置は、図5
(a)に示したものに限るものではなく、図5(b)に
示すように、半導体装置4の素子面内で端子電極1で囲
われた4隅に補強部9が半導体装置4の中心から同一距
離に均等に配置形成されてもよい。要するに、補強部
が、半導体装置の素子面内の角部に少なくとも配置され
ておれば、程度に差はあるものの、上述した効果と同様
な効果が得られる。
The planar arrangement of the reinforcing portions 9 is shown in FIG.
The structure is not limited to that shown in FIG. 5A. As shown in FIG. 5B, reinforcing portions 9 are provided at four corners surrounded by terminal electrodes 1 in the element surface of the semiconductor device 4. May be evenly arranged at the same distance from each other. In short, if the reinforcing portion is disposed at least at a corner in the element surface of the semiconductor device, the same effect as the above-described effect can be obtained although the degree is different.

【0080】また、本例における半導体装置の実装体
は、上記で説明した以外は、第1の例における半導体装
置の実装体に倣うものとして説明したが、これに限るも
のではなく、例えば、第2または第3の例における半導
体装置の実装体に倣うものであってもよい。
[0080] Also, mounting of the semiconductor device in this embodiment, other than those described above has been described as to follow the implementation of the semiconductor device those of the first embodiment, the present invention is not limited to this, for example, It may follow the package of the semiconductor device in the second or third example .

【0081】(第6の例) 次に、本発明の第6の例を図面を参照して説明する。
が上述した第1の例と異なるのは、本発明の補強部の
材質に関する点である。したがって、本において、第
1のと同様の物については、同一符号を付与し、説明
を省略する。また、特に説明のないものについては、第
の例と同じとする。
[0081] (Example of Sixth) Next, a description will be given of a sixth embodiment of the present invention with reference to the drawings. Book
Example differs from the first example described above is regarding the material of the reinforcement portion of the present invention. Therefore, in this example , the same components as those in the first example are denoted by the same reference numerals, and description thereof will be omitted. Unless otherwise described, the same as in the first example is used.

【0082】本例における半導体装置の実装体につい
て、補強部の材質以外の構成は、第1の例における半導
体装置の実装体と同じであるので、図1を参照して説明
する。
The structure of the semiconductor device package according to the present embodiment other than the material of the reinforcing portion is the same as the semiconductor device package according to the first example , and therefore will be described with reference to FIG.

【0083】補強部9の絶縁性樹脂は、その硬化反応開
始温度が接合層3の硬化温度と同じかそれよりも低く、
かつ、補強部9の絶縁性樹脂の硬化時間が接合層3の硬
化時間より短いものとなっている。以上のように、本例
においては、補強部9の絶縁性樹脂の硬化反応開始温度
を接合層の硬化温度と同じかそれよりも低く、補強部9
の絶縁性樹脂の硬化時間が接合層3の硬化時間より短く
することにより、補強部9を接合層と同じ温度で硬化で
き、かつ、短時間で機械的な補強を行うことができる。
このことによって、第1のの効果に加え、封止樹脂6
注入前の接続不良を低減させ、良品歩留りを高くすると
ともに、生産性も向上させることができる。また、補強
部9の絶縁樹脂の硬化温度で処理し、低温で半導体装置
4と回路基板2とを安定に仮固着させ、接合層を電気的
に接続させ、検査することも可能となる。
The insulating resin of the reinforcing portion 9 has a curing reaction initiation temperature equal to or lower than the curing temperature of the bonding layer 3.
In addition, the curing time of the insulating resin of the reinforcing portion 9 is shorter than the curing time of the bonding layer 3. As described above, in this example , the curing reaction starting temperature of the insulating resin of the reinforcing portion 9 is equal to or lower than the curing temperature of the bonding layer, and the reinforcing portion 9 is hardened.
By making the curing time of the insulating resin shorter than the curing time of the bonding layer 3, the reinforcing portion 9 can be cured at the same temperature as the bonding layer, and mechanical reinforcement can be performed in a short time.
Thus, in addition to the effects of the first example , the sealing resin 6
It is possible to reduce the connection failure before the injection, increase the yield of non-defective products, and improve the productivity. In addition, the semiconductor device 4 and the circuit board 2 can be stably temporarily fixed at a low temperature by performing processing at the curing temperature of the insulating resin of the reinforcing portion 9, and the bonding layer can be electrically connected and inspected.

【0084】本例における半導体装置の実装体を製造す
る際、接合層3の導電性接着剤の標準硬化条件は120
℃×2hであり、補強部9の硬化反応開始温度が110
〜115℃である。また、補強部9の絶縁性樹脂の硬化
時間は1h以下である。
In manufacturing the semiconductor device package of this embodiment , the standard curing condition of the conductive adhesive of the bonding layer 3 is 120.
° C × 2 h, and the curing reaction starting temperature of the reinforcing portion 9 is 110
115115 ° C. The hardening time of the insulating resin of the reinforcing portion 9 is 1 hour or less.

【0085】なお、本例における半導体装置の実装体
は、上記で説明した以外は、第1のにおける半導体装
置の実装体に倣うものとして説明したが、これに限るも
のではなく、例えば、第2〜第5の例における半導体装
置の実装体のいずれかに倣うものであってもよい。
Although the package of the semiconductor device in this example is described as following the package of the semiconductor device in the first example except for the above description, the present invention is not limited to this. It may follow any of the semiconductor device mounting bodies in the second to fifth examples .

【0086】(第7の例) 次に、本発明の第7の例を図面を参照して説明する。本
が上述した第1の例と異なるのは、本発明の補強部の
材質に関する点である。したがって、本例において、第
の例と同様の物については、同一符号を付与し、説明
を省略する。また、特に説明のないものについては
における半導体装置の実装体について、補強部の材質
以外の構成は、第1の例における半導体装置の実装体と
同じであるので、図1を参照して説明する。
[0086] (Examples of Seventh) Next, a description will be given of a seventh embodiment of the present invention with reference to the drawings. Book
Example differs from the first example described above is regarding the material of the reinforcement portion of the present invention. Therefore, in this example , the same components as those in the first example are denoted by the same reference numerals, and description thereof will be omitted. The present particularly for those without Description
The implementation of the semiconductor device in the example, configurations other than the material of the reinforcing portion is the same as mounting of the semiconductor device in the first example will be described with reference to FIG.

【0087】補強部9の絶縁性樹脂は、その弾性率がは
封止樹脂6の弾性率と同じかそれよりも小さいものとな
っている。
The elasticity of the insulating resin of the reinforcing portion 9 is equal to or smaller than the elasticity of the sealing resin 6.

【0088】以上のように、本例においては、補強部9
の絶縁性樹脂の弾性率が封止樹脂6の弾性率と同じかそ
れよりも小さいことにより、封止樹脂6の硬化収縮力に
より、半導体装置4と回路基板2との間隙にある補強部
9と接合層3の接続状態をより安定して密着固着される
ため、接合部にかかる歪み(ストレス)を緩和させるこ
とができる。このことによって、第1の例の効果に加
え、封止樹脂6硬化後の接続信頼性を向上させることが
可能となる。
As described above, in this example , the reinforcing portions 9
Since the elastic modulus of the insulating resin is equal to or smaller than the elastic modulus of the sealing resin 6, the reinforcing portion 9 in the gap between the semiconductor device 4 and the circuit board 2 is formed by the curing shrinkage force of the sealing resin 6. The connection state between the metal layer and the bonding layer 3 is more stably adhered and fixed, so that distortion (stress) applied to the bonding portion can be reduced. Thereby, in addition to the effects of the first example, it is possible to improve the connection reliability after the sealing resin 6 is cured.

【0089】本例において用いる封止樹脂6の弾性率
は、一般的なものの例を挙げると、約10GPaであ
る。
The elastic modulus of the sealing resin 6 used in this example is about 10 GPa, for example, in a general case.

【0090】なお、本例における半導体装置の実装体
は、上記で説明した以外は、第1の例における半導体装
置の実装体に倣うものとして説明したが、これに限るも
のではなく、例えば、第2〜第6のにおける半導体装
置の実装体のいずれかに倣うものであってもよい。
[0090] Incidentally, mounting of the semiconductor device in this embodiment, other than those described above has been described as to follow the implementation of the semiconductor device those of the first embodiment, the present invention is not limited to this, for example, It may follow any of the semiconductor device mounting bodies in the second to sixth examples .

【0091】(第8の) 次に、本発明の第8のを図面を参照して説明する。
が上述した第1のと異なるのは、本発明の補強部の
材質に関する点である。したがって、本において、第
1のと同様の物については、同一符号を付与し、説明
を省略する。また、特に説明のないものについては、第
1のと同じとする。
[0091] (eighth example) Next, a description will be given of an eighth embodiment of the present invention with reference to the drawings. Book
Example differs from the first example described above is regarding the material of the reinforcement portion of the present invention. Therefore, in this example , the same components as those in the first example are denoted by the same reference numerals, and description thereof will be omitted. Unless otherwise described, the same as in the first example is used.

【0092】本例における半導体装置の実装体につい
て、補強部の材質以外の構成は、第1のにおける半導
体装置の実装体と同じであるので、図1を参照して説明
する。
The structure of the semiconductor device package according to the present embodiment is the same as that of the semiconductor device package according to the first example except for the material of the reinforcing portion, and will be described with reference to FIG.

【0093】補強部9の絶縁性樹脂は、ゴム成分(エラ
ストマー)を含む複合樹脂からなっている。
The insulating resin of the reinforcing portion 9 is made of a composite resin containing a rubber component (elastomer).

【0094】以上のように、本においては、補強部9
の絶縁性樹脂がゴム成分(エラストマー)を含む複合樹
脂からなることにより、半導体装置4と回路基板2とが
接続固着された際に、ゴム成分(エラストマー)の弾性
が接合部にかかる歪み(ストレス)を緩和させることが
でき、また、封止樹脂6が硬化の際に硬化収縮させるこ
とができる。これによって、第1の例の効果に加え、半
導体装置4と回路基板2とをより密接に接続させ、封止
樹脂6の硬化後の接続信頼性を向上させることが可能と
なる。
As described above, in this example , the reinforcing portion 9
Is made of a composite resin containing a rubber component (elastomer), when the semiconductor device 4 and the circuit board 2 are connected and fixed, the elasticity of the rubber component (elastomer) is applied to the joint (distortion). ) Can be alleviated, and the sealing resin 6 can be cured and shrunk when it is cured. Thereby, in addition to the effect of the first example , the semiconductor device 4 and the circuit board 2 can be more closely connected, and the connection reliability of the sealing resin 6 after curing can be improved.

【0095】本例において用いるゴム成分(エラストマ
ー)の一般的なものとしては、加硫ゴムと熱可塑性エラ
ストマーで、弾性率は約10の6乗から7乗Paのもの
である。
The rubber components (elastomer) used in this example are generally vulcanized rubber and thermoplastic elastomer, and have an elastic modulus of about 10 6 to 7 Pa.

【0096】なお、本例における半導体装置の実装体
は、上記で説明した以外は、第1の例における半導体装
置の実装体に倣うものとして説明したが、これに限るも
のではなく、例えば、第2〜第7の例における半導体装
置の実装体のいずれかに倣うものであってもよい。
[0096] Incidentally, mounting of the semiconductor device in this embodiment, other than those described above has been described as to follow the implementation of the semiconductor device those of the first embodiment, the present invention is not limited to this, for example, or it may be to follow any mounting of the semiconductor device definitive to the second to seventh example.

【0097】(第の実施の形態) 次に、本発明の第の実施の形態を図面を参照して説明
する。
[0097] (First Embodiment) Next, a description will be given of a first embodiment of the present invention with reference to the drawings.

【0098】図8〜図14は、本発明の第の実施の形
態における半導体装置の実装体の製造方法の工程を示す
概略断面図である。図8〜図14において、1は端子電
極、2は回路基板、3は接合層、4は半導体装置、5は
突起電極、6は封止樹脂、7は封止樹脂中のフィラー、
8は電極パッド、9は補強部、10は補強部中のフィラ
ー、15は広がり径、16はランド、20は接着シー
ト、21は基板固定治具である。
FIGS. 8 to 14 are schematic sectional views showing steps of a method of manufacturing a semiconductor device package according to the first embodiment of the present invention. 8 to 14, 1 is a terminal electrode, 2 is a circuit board, 3 is a bonding layer, 4 is a semiconductor device, 5 is a protruding electrode, 6 is a sealing resin, 7 is a filler in the sealing resin,
8 is an electrode pad, 9 is a reinforcing part, 10 is a filler in the reinforcing part, 15 is a spreading diameter, 16 is a land, 20 is an adhesive sheet, and 21 is a substrate fixing jig.

【0099】以上のように構成された半導体装置の実装
体の製造方法について、その工程にしたがって、図8、
図9、図10、図11、図12、図13、図14の順に
説明する。
A method of manufacturing a package of a semiconductor device having the above-described structure will be described with reference to FIGS.
The description will be made in the order of FIGS. 9, 10, 11, 12, 13, and 14.

【0100】まず、図8は、突起電極形成工程を示す概
略断面図である。図8に示すように、半導体装置4の複
数の電極パッド8の各々に突起電極5を形成する。この
とき、突起電極5は2段突起形状または凸状をしている
ことが望ましいがストレート型であってもよい。突起電
極5は公知のフォトエッチング法やメッキ法やボールボ
ンディング法により形成することができ、材質としては
金の他、ニッケル、銅等を用いることができる。図8に
示すように、2段突起形状の突起電極を使用することに
より、図12のように接合層に導電性接着剤を使用する
際において、接合層の横方向への広がりを抑制すること
ができるため、実装密度の大幅な向上を図ることができ
る。なお、突起電極5は所定の高さにレベリングされて
も良い。
First, FIG. 8 is a schematic sectional view showing the step of forming the protruding electrodes. As shown in FIG. 8, the protruding electrodes 5 are formed on each of the plurality of electrode pads 8 of the semiconductor device 4. At this time, it is preferable that the protruding electrode 5 has a two-step protruding shape or a convex shape, but may be a straight type. The protruding electrode 5 can be formed by a known photoetching method, plating method, or ball bonding method. As a material, nickel, copper, or the like can be used in addition to gold. As shown in FIG. 8, by using a two-step projection-shaped protruding electrode, when a conductive adhesive is used for the bonding layer as shown in FIG. 12, the spreading of the bonding layer in the lateral direction is suppressed. Therefore, the mounting density can be greatly improved. Note that the bump electrodes 5 may be leveled to a predetermined height.

【0101】なお、本実施の形態においては、半導体装
置4の電極パッド8上に突起電極5が形成されていると
したが、回路基板2の端子電極1上に突起電極5が形成
されていても良い。
In the present embodiment, the protruding electrode 5 is formed on the electrode pad 8 of the semiconductor device 4. However, the protruding electrode 5 is formed on the terminal electrode 1 of the circuit board 2. Is also good.

【0102】図9は、回路基板保持工程を示す概略断面
図である。ガラスやセラミックまたはSUSでできた平
坦な基板固定治具21上に剥離タイプの接着シート20
を貼り付け、その上に、反りやうねりのある回路基板2
を貼付け平坦化する。それによって、回路基板2への半
導体装置4の実装部分10mm□の反りは約10μm以
下に抑えられる。ただし、半導体装置4の大きさは10
mm□のものを使用する。接着シート20はエポキシが
主成分のものを使用する。また、反りやうねりのある回
路基板2を上記の平坦な基板固定治具21と平坦な基板
抑え治具とで挟めて平坦化しても良い。前記基板抑え治
具の半導体装置4の実装部分は半導体装置4が搭載でき
るよう、窓がくり抜かれている。
FIG. 9 is a schematic sectional view showing a circuit board holding step. An adhesive sheet 20 of a peeling type on a flat substrate fixing jig 21 made of glass, ceramic or SUS.
And a circuit board 2 with a warp or undulation on it
And flatten it. Thereby, the warpage of the portion 10 mm square where the semiconductor device 4 is mounted on the circuit board 2 is suppressed to about 10 μm or less. However, the size of the semiconductor device 4 is 10
Use the one with mm □. The adhesive sheet 20 is mainly composed of epoxy. Further, the warped or undulating circuit board 2 may be flattened by being sandwiched between the flat board fixing jig 21 and the flat board holding jig. The mounting portion of the substrate holding jig on which the semiconductor device 4 is mounted has a window cut out so that the semiconductor device 4 can be mounted.

【0103】なお、本回路基板保持工程においては、上
述したような基板固定治具の使用に限定されるものでは
なく、単純に吸着穴または溝を設けた平坦な治具で回路
基板2を吸着し、平坦に保持する方法を用いてもよい。
In the circuit board holding step, the use of the board fixing jig as described above is not limited, and the circuit board 2 is simply suctioned by a flat jig provided with suction holes or grooves. Alternatively, a method of keeping the surface flat may be used.

【0104】図10は、接続層形成工程を示す概略断面
図である。半導体装置4の突起電極5の形成側を下方に
向けた状態で、接合層3として導電性接着剤の転写膜に
下降させ、突起電極5を導電性接着剤中に浸漬した後、
半導体装置4を上方に引き上げ、各突起電極5の先端付
近に接合層3である導電性接着剤を一括して転写形成す
る。
FIG. 10 is a schematic sectional view showing a connection layer forming step. With the formation side of the bump electrode 5 of the semiconductor device 4 facing downward, the bonding electrode 3 is lowered to the transfer film of the conductive adhesive, and the bump electrode 5 is immersed in the conductive adhesive.
The semiconductor device 4 is pulled up, and the conductive adhesive as the bonding layer 3 is collectively transferred to the vicinity of the tip of each protruding electrode 5.

【0105】図11は、補強部形成工程を示す概略断面
図である。後述する補強工程後に、補強部9の回路基板
2との接着面積および半導体装置4との接着面積が、補
強部1カ所あたりそれぞれ、実質的に直径が2.2mm
の円の面積以下となるように、回路基板2上に絶縁性樹
脂を用いた補強部9を形成する。補強部9はシリンジノ
ズル等ポッティング供給可能なもので形成される。ノズ
ル内径0.33〜0.19mmのものを使用することに
よって、容易に上記接着面の条件を満たすように補強部
9を形成することができる。
FIG. 11 is a schematic sectional view showing a reinforcing portion forming step. After the reinforcing step described below, the bonding area of the reinforcing portion 9 with the circuit board 2 and the bonding area with the semiconductor device 4 are substantially 2.2 mm in diameter per one reinforcing portion.
The reinforcing portion 9 made of an insulating resin is formed on the circuit board 2 so as to have the area not more than the area of the circle. The reinforcing portion 9 is formed of a material such as a syringe nozzle capable of supplying potting. By using a nozzle having an inner diameter of 0.33 to 0.19 mm, the reinforcing portion 9 can be easily formed so as to satisfy the condition of the bonding surface.

【0106】また、補強部9用の絶縁性樹脂は、硬化前
の粘度が35Pa・s以上のものを用いることにより、
容易に上記接着面の条件を満たすように補強部9を形成
することができる。
Further, as the insulating resin for the reinforcing portion 9, one having a viscosity before curing of 35 Pa · s or more is used.
The reinforcing portion 9 can be easily formed so as to satisfy the condition of the bonding surface.

【0107】なお、補強部9を半導体装置4側に形成す
るとしても良い。
The reinforcing portion 9 may be formed on the semiconductor device 4 side.

【0108】図8および図10の工程と、図9および図
11の工程とは、互いに独立した工程であり、必ずしも
図番の順に行う必要はない。要するに、図12で示す工
程の前に、図10および図11の工程が完了しておりさ
えすればよい。
The steps in FIGS. 8 and 10 and the steps in FIGS. 9 and 11 are independent steps, and need not always be performed in the order of the figure numbers. In short, it is only necessary that the steps of FIGS. 10 and 11 have been completed before the step shown in FIG.

【0109】図12は、仮止め工程、接続工程、補強工
程および接合層硬化工程を示す概略断面図である。半導
体装置4を位置合わせした後にフェースダウンで回路基
板2に搭載し、接合層3によって半導体装置4の突起電
極5と回路基板2の端子電極1とを接続すると同時に半
導体装置4と回路基板2とを仮接着保持させるその後、
接合層3を硬化すると同時に補強部9の絶縁性樹脂も硬
化させ、半導体装置4と回路基板2とを補強固定する。
半導体装置4を回路基板2に載置されるときは室温で行
われる。半導体装置4を回路基板2へ載置するときの荷
重は突起電極一つ当たり約1g程度で十分である。
FIG. 12 is a schematic sectional view showing a temporary fixing step, a connecting step, a reinforcing step, and a bonding layer curing step. After aligning the semiconductor device 4, the semiconductor device 4 is mounted face down on the circuit board 2, and the bump electrodes 5 of the semiconductor device 4 and the terminal electrodes 1 of the circuit board 2 are connected by the bonding layer 3, and the semiconductor device 4 and the circuit board 2 are connected together. After that, hold the temporary adhesive
At the same time as the bonding layer 3 is hardened, the insulating resin of the reinforcing portion 9 is also hardened, and the semiconductor device 4 and the circuit board 2 are reinforced and fixed.
The mounting of the semiconductor device 4 on the circuit board 2 is performed at room temperature. A load of about 1 g per projection electrode when the semiconductor device 4 is mounted on the circuit board 2 is sufficient.

【0110】導電性接着剤を用いた接合層3の硬化条件
は120℃×2hとする。この硬化条件で硬化された後
の接続抵抗値の値は、補強部9無しのときよりも安定し
ており、補強部9の硬化により、接続部がより安定して
仮固着されたと考えられる。これにより、封止樹脂注入
前の接続不良を低減させ、歩留りを高くすることができ
る。また、封止樹脂注入前の検査が行いやすくなる。
The curing condition of the bonding layer 3 using the conductive adhesive is set to 120 ° C. × 2 hours. The value of the connection resistance value after being cured under these curing conditions is more stable than when the reinforcing portion 9 is not provided, and it is considered that the connection portion is temporarily fixed more stably due to the curing of the reinforcing portion 9. Thereby, the connection failure before the sealing resin is injected can be reduced, and the yield can be increased. In addition, inspection before injection of the sealing resin becomes easy.

【0111】また、補強部9と接合層3の両方の硬化温
度よりも高い温度で硬化してもよい。例えば、150℃
×15〜20minである。これによって、硬化時間が
短縮化され、生産性を向上させることができる。
Further, the curing may be performed at a temperature higher than the curing temperature of both the reinforcing portion 9 and the bonding layer 3. For example, 150 ° C
× 15 to 20 min. Thereby, the curing time is shortened, and the productivity can be improved.

【0112】図13は、封止樹脂充填工程を示す概略断
面図である。半導体装置4と回路基板2との間隙と周辺
部に絶縁性の封止樹脂を注入、充填、被覆した後、前記
封止樹脂6を硬化する。本実施の形態においては、例え
ば、回路基板2に樹脂基板を使用し、封止樹脂6の注入
温度は45℃とする。そのときの、封止樹脂6の硬化条
件は、120℃×2h+150℃×2hとする。
FIG. 13 is a schematic sectional view showing a sealing resin filling step. After an insulating sealing resin is injected, filled, and covered in the gap between the semiconductor device 4 and the circuit board 2 and in the peripheral portion, the sealing resin 6 is cured. In the present embodiment, for example, a resin substrate is used for the circuit substrate 2 and the injection temperature of the sealing resin 6 is 45 ° C. At this time, the curing condition of the sealing resin 6 is set to 120 ° C. × 2 h + 150 ° C. × 2 h.

【0113】図14は、回路基板保持解除工程を示す概
略断面図である。平坦化に保持された回路基板2を取り
外すものである。半導体装置4の実装体は、接着シート
20を約150℃に加熱し、接着シートを軟化させたの
ち、簡単に取り外すことができる。
FIG. 14 is a schematic sectional view showing a circuit board holding / releasing step. The circuit board 2 held flat is removed. The mounted body of the semiconductor device 4 can be easily removed after the adhesive sheet 20 is heated to about 150 ° C. to soften the adhesive sheet.

【0114】以上のように、本実施の形態においては、
補強工程後に、補強部9の回路基板2との接着面積およ
び半導体装置4との接着面積が、補強部1カ所あたりそ
れぞれ、実質的に直径が2.2mmの円の面積以下とな
るように、絶縁性樹脂を用いた補強部9を形成すること
により、半導体装置4が回路基板2に実装されたとき
に、補強部9にボイドの発生が起こらず、半導体装置4
と回路基板2とが安定して仮固着されるため、接合層3
や封止樹脂6の硬化時における回路基板2の反りやうね
りを抑制し、接合部にかかる歪み(ストレス)を緩和さ
せることができ、このことによって封止樹脂6注入前の
接続不良を低減させ、良品歩留りを高くすることができ
る。さらに、封止樹脂6注入時においても、補強部9で
の巻き込みによるボイドの発生を抑え、封止樹脂6硬化
後の接続信頼性を向上させることが可能となる。
As described above, in the present embodiment,
After the reinforcing step, the bonding area of the reinforcing portion 9 with the circuit board 2 and the bonding area with the semiconductor device 4 are substantially equal to or smaller than the area of a circle having a diameter of 2.2 mm per one reinforcing portion. By forming the reinforcing portion 9 using an insulating resin, when the semiconductor device 4 is mounted on the circuit board 2, no void occurs in the reinforcing portion 9 and the semiconductor device 4
And the circuit board 2 are stably temporarily fixed, so that the bonding layer 3
And warping and undulation of the circuit board 2 during curing of the sealing resin 6 can be suppressed, and distortion (stress) applied to the joint portion can be reduced, thereby reducing connection failure before the sealing resin 6 is injected. The yield of non-defective products can be increased. Furthermore, even at the time of injecting the sealing resin 6, it is possible to suppress the generation of voids due to the entanglement in the reinforcing portion 9 and to improve the connection reliability after the sealing resin 6 is cured.

【0115】なお、半導体装置4と樹脂からなる回路基
板2の組み合わせでは、補強部9の直径すなわち広がり
径15は、通常、0.5mm以上1.5mm以下の範囲
で塗布制御するものとする。
In the combination of the semiconductor device 4 and the circuit board 2 made of resin, the diameter of the reinforcing portion 9, that is, the spread diameter 15, is usually controlled to be in the range of 0.5 mm or more and 1.5 mm or less.

【0116】また、半導体装置4と回路基板2との間隙
寸法は、一般的な半導体装置の実装体の標準的な値であ
る65mm〜80mmの範囲としている。
The gap between the semiconductor device 4 and the circuit board 2 is in the range of 65 mm to 80 mm, which is a standard value of a general semiconductor device mounting body.

【0117】なお、本実施の形態における半導体装置の
実装体の製造方法は、上述した全ての工程を含むもので
あるとして説明したが、これに限るものではなく、少な
くとも、本発明の補強部形成工程と、仮止め工程と、補
強工程と、接続工程とを含むものであればよい。
The method of manufacturing a semiconductor device package according to the present embodiment has been described as including all the steps described above. However, the present invention is not limited to this. What is necessary is just to include the temporary fixing process, the reinforcement process, and the connection process.

【0118】(第2の実施の形態) 次に、本発明の第の実施の形態を図面を参照して説明
する。本実施の形態が上述した第の実施の形態と異な
るのは、本発明の突起電極が半田接合部であり、本発明
の接合層に係る工程を含んでいないことに関する点であ
る。したがって、本実施の形態において、第9の実施の
形態と同様の物については、同一符号を付与し、説明を
省略する。また、特に説明のないものについては、第9
の実施の形態と同じとする。
[0118] (Second Embodiment) Next, a second embodiment of the present invention with reference to the drawings. This embodiment is different from the above-described first embodiment in that the bump electrode of the present invention is a solder bonding portion and does not include a step related to the bonding layer of the present invention. Therefore, in the present embodiment, the same components as those in the ninth embodiment are denoted by the same reference numerals, and the description is omitted. For items not particularly described, the ninth
It is assumed to be the same as the embodiment.

【0119】図15〜図20は、本発明の第の実施の
形態における半導体装置の実装体の製造方法の工程を示
す概略断面図である。図15〜図20において、1は端
子電極、2は回路基板、4は半導体装置、5は突起電
極、6は封止樹脂、7は封止樹脂中のフィラー、8は電
極パッド、9は補強部、10は補強部中のフィラー、1
1は半田接合部、12はパッシベーション膜、13は拡
散防止金属膜、14は密着金属膜、15は広がり径、1
6はランド、20は接着シート、21は基板固定治具で
ある。
FIGS. 15 to 20 are schematic sectional views showing steps of a method of manufacturing a semiconductor device package according to the second embodiment of the present invention. 15 to 20, 1 is a terminal electrode, 2 is a circuit board, 4 is a semiconductor device, 5 is a protruding electrode, 6 is a sealing resin, 7 is a filler in the sealing resin, 8 is an electrode pad, and 9 is a reinforcement. Part, 10 is the filler in the reinforcing part, 1
1 is a solder joint, 12 is a passivation film, 13 is a diffusion preventing metal film, 14 is an adhesion metal film, 15 is a spreading diameter, 1
6 is a land, 20 is an adhesive sheet, and 21 is a substrate fixing jig.

【0120】以上のように構成された半導体装置の実装
体の製造方法について、その工程にしたがって、図1
5、図16、図17、図18、図19、図20の順に説
明する。
A method of manufacturing a package of a semiconductor device configured as described above will be described with reference to FIG.
5, FIG. 16, FIG. 17, FIG. 18, FIG. 19, and FIG.

【0121】まず、図15は、突起電極形成工程を示す
概略断面図である。半導体装置4の複数の電極パッド8
上にCrなどの拡散防止金属膜13およびCu等の密着
金属膜14を蒸着により形成する。その後、電極部以外
をフォトレジストで覆い、メッキ法により密着金属膜1
4上に数μm〜数十μmの半田を析出させ、半田リフロ
ーすることにより半球状の半田の突起電極5を形成す
る。
First, FIG. 15 is a schematic sectional view showing the step of forming the protruding electrodes. Plural electrode pads 8 of semiconductor device 4
A diffusion preventing metal film 13 such as Cr and an adhesion metal film 14 such as Cu are formed thereon by vapor deposition. Thereafter, the portions other than the electrode portions are covered with a photoresist, and the adhesion metal film 1 is formed by plating.
A hemispherical solder protruding electrode 5 is formed by depositing a solder of several μm to several tens of μm on 4 and performing solder reflow.

【0122】図16は、回路基板保持工程を示す概略断
面図である。本工程については、上述した第9の実施の
形態の回路基板保持工程と同じである。
FIG. 16 is a schematic sectional view showing a circuit board holding step. This step is the same as the circuit board holding step of the ninth embodiment described above.

【0123】図17は、補強部形成工程を示す概略断面
図である。本工程についても、上述した第9の実施の形
態の補強部形成工程と同じである。
FIG. 17 is a schematic sectional view showing a reinforcing portion forming step. This process is also the same as the reinforcing portion forming process of the ninth embodiment described above.

【0124】図18は、仮止め工程、補強工程および接
続工程を示す概略断面図である。半導体装置4を位置合
わせした後に回路基板2に搭載し、半導体装置4または
回路基板2を加熱させることによって、突起電極5を溶
融させ、半導体装置4の突起電極5と回路基板2の端子
電極1とを接続すると同時に補強部9の絶縁性樹脂も硬
化させ、半導体装置4と回路基板2とを補強固定する。
半田の突起電極の溶融温度は、通常、200〜300℃
に設定する。
FIG. 18 is a schematic sectional view showing a temporary fixing step, a reinforcing step, and a connecting step. After aligning the semiconductor device 4, the semiconductor device 4 is mounted on the circuit board 2, and the semiconductor device 4 or the circuit board 2 is heated to melt the projecting electrode 5, and the projecting electrode 5 of the semiconductor device 4 and the terminal electrode 1 of the circuit board 2 are melted. And at the same time, the insulating resin of the reinforcing portion 9 is also cured, and the semiconductor device 4 and the circuit board 2 are reinforced and fixed.
The melting temperature of the solder protruding electrode is usually 200 to 300 ° C.
Set to.

【0125】図19は、封止樹脂充填工程を示す概略断
面図である。本工程についても、上述した第9の実施の
形態の封止樹脂充填工程と同じである。
FIG. 19 is a schematic sectional view showing a sealing resin filling step. This step is the same as the sealing resin filling step of the ninth embodiment described above.

【0126】図20は、回路基板保持解除工程を示す概
略断面図である。本工程についても、上述した第9の実
施の形態の回路基板保持解除工程と同じである。
FIG. 20 is a schematic sectional view showing a circuit board holding / releasing step. This step is the same as the circuit board holding / releasing step of the ninth embodiment described above.

【0127】以上のように、本実施の形態においては、
補強工程後に、補強部9の回路基板2との接着面積およ
び半導体装置4との接着面積が、補強部1カ所あたりそ
れぞれ、実質的に直径が2.2mmの円の面積以下とな
るように、絶縁性樹脂を用いた補強部9を形成すること
により、半導体装置4が回路基板2に実装されたとき
に、補強部9にボイドの発生が起こらず、半導体装置4
と回路基板2とが安定して仮固着されるため、接合層3
や封止樹脂6の硬化時における回路基板2の反りやうね
りを抑制し、接合部にかかる歪み(ストレス)を緩和さ
せることができ、このことによって封止樹脂6注入前の
接続不良を低減させ、良品歩留りを高くすることができ
る。さらに、封止樹脂6注入時においても、補強部9で
の巻き込みによるボイドの発生を抑え、封止樹脂6硬化
後の接続信頼性を向上させることが可能となる。
As described above, in the present embodiment,
After the reinforcing step, the bonding area of the reinforcing portion 9 with the circuit board 2 and the bonding area with the semiconductor device 4 are substantially equal to or smaller than the area of a circle having a diameter of 2.2 mm per one reinforcing portion. By forming the reinforcing portion 9 using an insulating resin, when the semiconductor device 4 is mounted on the circuit board 2, no void occurs in the reinforcing portion 9 and the semiconductor device 4
And the circuit board 2 are stably temporarily fixed, so that the bonding layer 3
And warping and undulation of the circuit board 2 during curing of the sealing resin 6 can be suppressed, and distortion (stress) applied to the joint portion can be reduced, thereby reducing connection failure before the sealing resin 6 is injected. The yield of non-defective products can be increased. Furthermore, even at the time of injecting the sealing resin 6, it is possible to suppress the generation of voids due to the entanglement in the reinforcing portion 9 and to improve the connection reliability after the sealing resin 6 is cured.

【0128】なお、本実施の形態における半導体装置の
実装体の製造方法は、上述した全ての工程を含むもので
あるとして説明したが、これに限るものではなく、少な
くとも、本発明の補強部形成工程と、仮止め工程と、補
強工程と、接続工程とを含むものであればよい。
The method of manufacturing a semiconductor device package according to the present embodiment has been described as including all the steps described above. However, the present invention is not limited to this. What is necessary is just to include the temporary fixing process, the reinforcement process, and the connection process.

【0129】[0129]

【実施例】以下に、本発明の実施例を説明する。Embodiments of the present invention will be described below.

【0130】以下に述べる実施例1〜4は、第の実施
の形態における半導体装置の実装体の製造方法にしたが
って製造された、補強部の接着面の直径が1〜2.2m
mの円である半導体装置の実装体であり、比較例1〜3
は、同様の製造方法にしたがって製造された、補強部の
接着面の直径が2.7〜4.8mmの円である半導体装
置の実装体である。
In Examples 1 to 4 described below, the diameter of the bonding surface of the reinforcing portion manufactured according to the method of manufacturing a semiconductor device package in the first embodiment is 1 to 2.2 m.
Comparative Examples 1 to 3 are mounted bodies of a semiconductor device having a circle of m.
Is a semiconductor device package manufactured according to a similar manufacturing method, in which the diameter of the bonding surface of the reinforcing portion is a circle of 2.7 to 4.8 mm.

【0131】すなわち、図8〜図14で示された工程に
したがって、長さ10mm×幅10mm×厚さ0.4m
mの半導体装置4をフェースダウンで、長さ11mm×
幅11mm×厚さ0.15mmの回路基板2に実装した
ものである。なお、半導体装置4は、268個の突起電
極5を有しており、これら全てを回路基板2の各端子電
極1と接続した。また、補強部9は、回路基板2の中央
位置に1個形成した。また、実装体完成後の半導体装置
4と回路基板2との間隙寸法は、0.075mmとなる
ようにした。
That is, according to the steps shown in FIGS. 8 to 14, length 10 mm × width 10 mm × thickness 0.4 m
m semiconductor device 4 face down, 11 mm long ×
It is mounted on a circuit board 2 having a width of 11 mm and a thickness of 0.15 mm. The semiconductor device 4 has 268 projecting electrodes 5, all of which were connected to the terminal electrodes 1 of the circuit board 2. Further, one reinforcing portion 9 was formed at the center position of the circuit board 2. Further, the gap size between the semiconductor device 4 and the circuit board 2 after the completion of the mounting body was set to be 0.075 mm.

【0132】図28は、実施例1(補強部の接着面の直
径;1mm)の半導体装置の実装体を完成後に補強部の
位置で水平に切断したものの拡大写真である。図28に
おいて、格子状に配置された小円部は、回路基板のバイ
ア部(バイア径;0.4mm)であり、中央部付近のバ
イア部の一つに重なっている、周辺部よりやや色の濃い
円状の部分が、補強部である。補強部以外の部分は充填
された封止樹脂である。本実施例においては、補強部内
および封止樹脂内にボイドの発生は認められない。
FIG. 28 is an enlarged photograph of the semiconductor device package of Example 1 (the diameter of the bonding surface of the reinforcing portion; 1 mm) cut horizontally at the position of the reinforcing portion after completion. In FIG. 28, small circles arranged in a lattice form are vias (via diameter; 0.4 mm) of the circuit board, and are slightly colored from the peripheral part overlapping one of the vias near the center. Is a reinforcing part. The portion other than the reinforcing portion is the filled sealing resin. In this embodiment, no void is observed in the reinforcing portion and the sealing resin.

【0133】図29は、実施例2(補強部の接着面の直
径;1.6mm)の半導体装置の実装体を完成後に補強
部の位置で水平に切断したものの拡大写真である。図2
9において、格子状に配置された小円部は、回路基板の
バイア部であり、中央部付近のバイア部二つに重なって
いる、周辺部よりやや色の濃い円状の部分が、補強部で
ある。補強部以外の部分は充填された封止樹脂である。
本実施例においても補強部内および封止樹脂内にボイド
の発生は認められない。
FIG. 29 is an enlarged photograph of the semiconductor device of Example 2 (the diameter of the bonding surface of the reinforcing portion: 1.6 mm), which was cut horizontally at the position of the reinforcing portion after completion. FIG.
9, the small circles arranged in a lattice form are vias of the circuit board, and a circular part slightly darker than the peripheral part overlapping the two via parts near the center is a reinforcing part. It is. The portion other than the reinforcing portion is the filled sealing resin.
Also in this embodiment, no void is observed in the reinforcing portion and the sealing resin.

【0134】図30は、実施例3(補強部の接着面の直
径;1.9mm)の半導体装置の実装体を完成後に補強
部の位置で水平に切断したものの拡大写真である。図3
0において、格子状に配置された小円部は、回路基板の
バイア部であり、中央部付近のバイア部四つに重なって
いる、周辺部よりやや色の濃い円状の部分が、補強部で
ある。補強部以外の部分は充填された封止樹脂である。
本実施例においても補強部内および封止樹脂内にボイド
の発生は認められない。
FIG. 30 is an enlarged photograph of the semiconductor device package of Example 3 (the diameter of the bonding surface of the reinforcing portion; 1.9 mm) cut horizontally at the position of the reinforcing portion after completion. FIG.
At 0, the small circles arranged in a lattice form are the vias of the circuit board, and the circular part slightly darker than the peripheral part overlapping the four vias near the center is the reinforcing part. It is. The portion other than the reinforcing portion is the filled sealing resin.
Also in this embodiment, no void is observed in the reinforcing portion and the sealing resin.

【0135】図31は、実施例4(補強部の接着面の直
径;2.2mm)の半導体装置の実装体を完成後に補強
部の位置で水平に切断したものの拡大写真である。図3
1において、格子状に配置された小円部は、回路基板の
バイア部であり、中央部付近のバイア部九つに重なって
いる、周辺部よりやや色の濃い円状の部分が、補強部で
ある。補強部以外の部分は充填された封止樹脂である。
本実施例においても補強部内および封止樹脂内にボイド
の発生は認められない。
FIG. 31 is an enlarged photograph of the semiconductor device package of Example 4 (the diameter of the bonding surface of the reinforcing portion; 2.2 mm) cut horizontally at the position of the reinforcing portion after completion. FIG.
In 1, the small circles arranged in a lattice form are the vias of the circuit board, and the circular part which is slightly darker than the periphery and overlaps the nine vias near the center is the reinforcing part. It is. The portion other than the reinforcing portion is the filled sealing resin.
Also in this embodiment, no void is observed in the reinforcing portion and the sealing resin.

【0136】図32は、比較例1(補強部の接着面の直
径;2.7mm)の半導体装置の実装体を完成後に補強
部の位置で水平に切断したものの拡大写真である。図3
2において、格子状に配置された小円部は、回路基板の
バイア部であり、中央部付近のバイア部の11個に重な
っている、周辺部よりやや色の濃い円状の部分が、補強
部である。補強部以外の部分は充填された封止樹脂であ
る。本比較例においては、補強部内にボイドの発生が認
められる。
FIG. 32 is an enlarged photograph of the semiconductor device package of Comparative Example 1 (the diameter of the bonding surface of the reinforcing portion; 2.7 mm) which was cut horizontally at the position of the reinforcing portion after completion. FIG.
In 2, the small circles arranged in a lattice form are the vias of the circuit board, and the circles, which are slightly darker than the periphery and overlap the eleven vias near the center, are reinforced. Department. The portion other than the reinforcing portion is the filled sealing resin. In this comparative example, generation of voids is observed in the reinforcing portion.

【0137】図33は、比較例2(補強部の接着面の直
径;4.8mm)の半導体装置の実装体を完成後に補強
部の位置で水平に切断したものの拡大写真である。図3
3において、格子状に配置された小円部は、回路基板の
バイア部であり、中央部付近のバイア部の28個に重な
っている、周辺部よりやや色の濃い円状の部分が、補強
部である。補強部以外の部分は充填された封止樹脂であ
る。本比較例においても、補強部内にボイドの発生が認
められる。
FIG. 33 is an enlarged photograph of the semiconductor device of Comparative Example 2 (the diameter of the bonding surface of the reinforcing portion: 4.8 mm) which was cut horizontally at the position of the reinforcing portion after completion. FIG.
In 3, the small circles arranged in a lattice form are the vias of the circuit board, and the circular part, which is slightly darker than the periphery and overlaps the 28 vias near the center, is reinforced. Department. The portion other than the reinforcing portion is the filled sealing resin. Also in this comparative example, generation of voids is observed in the reinforcing portion.

【0138】図34、図35は、比較例3(補強部の接
着面の直径;2.8mm)の半導体装置の実装体を完成
後に補強部の位置で水平に切断したものの拡大写真であ
り、図28〜図33に比べて倍率を上げて拡大したもの
である。図34、図35において、格子状に配置された
小円部は、回路基板のバイア部であり、中央部から上部
にかけての、周辺部よりやや色の濃い部分が、補強部で
ある。補強部以外の部分は充填された封止樹脂である。
本比較例においては、補強部内のみならず、封止樹脂内
(補強部に隣接した部分)にもボイドの発生が認められ
る。比較のため、実施例2(補強部の接着面の直径;
1.6mm)を同倍率で拡大したものを図36に示す。
拡大してみても、本実施例においては、補強部内および
封止樹脂内にボイドの発生は認められない。
FIG. 34 and FIG. 35 are enlarged photographs of the semiconductor device package of Comparative Example 3 (the diameter of the bonding surface of the reinforcing portion; 2.8 mm) cut horizontally at the position of the reinforcing portion after completion. 28 is an enlarged view in which the magnification is increased as compared with FIGS. In FIGS. 34 and 35, the small circles arranged in a lattice form are vias of the circuit board, and a part darker in color from the center to the top than the peripheral part is a reinforcing part. The portion other than the reinforcing portion is the filled sealing resin.
In this comparative example, generation of voids is observed not only in the reinforcing portion but also in the sealing resin (the portion adjacent to the reinforcing portion). For comparison, Example 2 (diameter of the bonding surface of the reinforcing portion;
1.6 mm) at the same magnification is shown in FIG.
Even in the case of enlargement, in this embodiment, generation of voids is not recognized in the reinforcing portion and the sealing resin.

【0139】以上により、補強部の回路基板との接着面
積および半導体装置との接着面積が、前記補強部一つあ
たりそれぞれ、実質的に直径が2.2mmの円の面積以
下であれば、半導体装置が回路基板に実装されたとき
に、補強部にボイドの発生が起こらず、封止樹脂注入時
においても、補強部での巻き込みによるボイドを発生を
抑えれることが確認された。
As described above, if the bonding area of the reinforcing portion to the circuit board and the bonding area to the semiconductor device are substantially equal to or smaller than the area of a circle having a diameter of 2.2 mm for each of the reinforcing portions, It was confirmed that when the device was mounted on the circuit board, no voids occurred in the reinforcing portion, and even when the sealing resin was injected, the occurrence of voids due to the winding in the reinforcing portion was suppressed.

【0140】[0140]

【発明の効果】以上説明したところから明らかなよう
に、本発明は、熱膨張係数の大きい回路基板や厚みの薄
い回路基板、または平坦性の悪い(反りやうねりの大き
い)回路基板へ半導体装置をフェースダウンで接続する
場合において、封止樹脂注入前の接続不良を低減させ、
また、封止樹脂注入硬化後の接続信頼性を向上させるこ
とが可能で、歩留りの高い半導体装置の実装体の製造方
法を提供することができる。すなわち、半導体装置が回
路基板に実装されたときに、補強部にボイドの発生が起
こらず、それによって、半導体装置と回路基板とが安定
して仮固着されるため、接合層や封止樹脂の硬化時にお
ける回路基板の反りやうねりを抑制し、接合部にかかる
歪み(ストレス)を緩和させることができ、このことに
よって封止樹脂注入前の接続不良を低減させ、良品歩留
りを高くすることができる。さらに、封止樹脂注入時に
おいても、補強部での巻き込みによるボイドを発生を抑
え、封止樹脂硬化後の接続信頼性を向上させることがで
きる。
As is apparent from the above description, the present invention relates to a semiconductor device for a circuit board having a large coefficient of thermal expansion, a circuit board having a small thickness, or a circuit board having a poor flatness (a large warp or undulation). When connecting face down, reduce connection failure before sealing resin injection,
In addition, it is possible to improve the connection reliability after the sealing resin is injected and cured, and it is possible to provide a method for manufacturing a semiconductor device package having a high yield. That is, when the semiconductor device is mounted on the circuit board, no void is generated in the reinforcing portion, and thereby the semiconductor device and the circuit board are stably temporarily fixed. It is possible to suppress the warpage and undulation of the circuit board during curing, and reduce the strain (stress) applied to the joint, thereby reducing the connection failure before injecting the sealing resin and increasing the yield of non-defective products. it can. Further, even at the time of injection of the sealing resin, it is possible to suppress the occurrence of voids due to the entanglement in the reinforcing portion and to improve the connection reliability after the sealing resin is cured.

【0141】また、回路基板面の部分的に熱膨張係数が
大きい箇所における歪み(ストレス)を緩和、吸収する
ことができる。
Further, strain (stress) at a portion of the circuit board surface where the coefficient of thermal expansion is large can be reduced and absorbed.

【0142】また、半導体装置の4隅部分にかかる歪み
(ストレス)を緩和、吸収することができ、半導体装置
のサイズが大きくなればよりこの効果は大きくなり、半
導体装置の4隅部分の接続信頼性を向上させることがで
きる。
[0142] In addition, relax the strain (stress) according to the 4 corners of the semiconductor device, can be absorbed, more this effect the larger the size of the semiconductor device is increased, connection reliability of the 4 corners of the semiconductor device Performance can be improved.

【0143】また、補強部を接合層と同じ温度で硬化で
き、かつ、短時間で硬化させることができる。
Further , the reinforcing portion can be cured at the same temperature as the bonding layer and can be cured in a short time.

【0144】また、補強部の絶縁性樹脂の硬化収縮力が
接合層の硬化収縮力よりも大きくすることにより、接合
層の電気的な接続を良好かつ安定にし、また、半導体装
置と回路基板とを機械的に保持することができる。
Further, by making the curing shrinkage force of the insulating resin of the reinforcing portion larger than the curing shrinkage force of the bonding layer, the electrical connection of the bonding layer can be made good and stable, and the semiconductor device can be connected to the circuit board. Can be held mechanically.

【0145】また、補強部の絶縁性樹脂が硬化した後に
封止樹脂を注入し硬化した際に、補強部の絶縁性樹脂の
弾性率が封止樹脂の弾性率よりも小さいため、歪み(ス
トレス)が生じたときに緩和、吸収することができる。
[0145] Further, when the insulating resin of the reinforcing portion is injected to cure the sealing resin after the curing, the elastic modulus of the insulating resin of the reinforcing portion is smaller than the elastic modulus of the sealing resin, the distortion (stress ) Can be relaxed and absorbed when it occurs.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1例における半導体装置の実装体の
概略断面図である。
FIG. 1 is a schematic sectional view of a semiconductor device package according to a first example of the present invention.

【図2】本発明の第2例における半導体装置の実装体の
概略断面図である。
FIG. 2 is a schematic sectional view of a semiconductor device package according to a second example of the present invention.

【図3】本発明の第3例における半導体装置の実装体の
概略断面図である。
FIG. 3 is a schematic sectional view of a semiconductor device package according to a third example of the present invention.

【図4】本発明の第4例における半導体装置の実装体の
概略平面透過図である。
FIG. 4 is a schematic plan transparent view of a semiconductor device package according to a fourth example of the present invention.

【図5】本発明の第5例における半導体装置の実装体の
概略平面透過図である。
FIG. 5 is a schematic plan transparent view of a semiconductor device package according to a fifth example of the present invention.

【図6】多層の回路基板上に半導体装置が複数個実装さ
れているもの(マルチチップモジュール)の概略断面図
である。
FIG. 6 is a schematic sectional view of a multi-chip module in which a plurality of semiconductor devices are mounted on a multilayer circuit board.

【図7】回路基板上に半導体装置が単体で実装されてい
るもの(チップスケールパッケージまたはチップサイズ
パッケージ)の概略断面図である。
FIG. 7 is a schematic cross-sectional view of a semiconductor device mounted alone on a circuit board (chip scale package or chip size package).

【図8】本発明の第1の実施の形態における半導体装置
の実装体の製造方法の突起電極形成工程を示す概略断面
図である。
FIG. 8 is a schematic cross-sectional view showing a bump electrode forming step of the method for manufacturing a semiconductor device package according to the first embodiment of the present invention.

【図9】本発明の第2の実施の形態における半導体装置
の実装体の製造方法の回路基板保持工程を示す概略断面
図である。
FIG. 9 is a schematic cross-sectional view showing a circuit board holding step of the method for manufacturing a semiconductor device package according to the second embodiment of the present invention.

【図10】本発明の第の実施の形態における半導体装
置の実装体の製造方法の接続層形成工程を示す概略断面
図である。
FIG. 10 is a schematic cross-sectional view showing a connection layer forming step of the method for manufacturing a semiconductor device package according to the first embodiment of the present invention.

【図11】本発明の第1の実施の形態における半導体装
置の実装体の製造方法の補強部形成工程を示す概略断面
図である。
FIG. 11 is a schematic cross-sectional view showing a reinforcing portion forming step of the method for manufacturing a semiconductor device package according to the first embodiment of the present invention.

【図12】本発明の第の実施の形態における半導体装
置の実装体の製造方法の仮止め工程、接続工程、補強工
程および接合層硬化工程を示す概略断面図である。
FIG. 12 is a schematic cross-sectional view showing a temporary fixing step, a connecting step, a reinforcing step, and a bonding layer hardening step of the method for manufacturing a semiconductor device package according to the first embodiment of the present invention.

【図13】本発明の第の実施の形態における半導体装
置の実装体の製造方法の封止樹脂充填工程を示す概略断
面図である。
FIG. 13 is a schematic cross-sectional view showing a sealing resin filling step of the method for manufacturing a semiconductor device package according to the first embodiment of the present invention.

【図14】本発明の第の実施の形態における半導体装
置の実装体の製造方法の回路基板保持解除工程を示す概
略断面図である。
FIG. 14 is a schematic cross-sectional view showing a circuit board holding / releasing step of the method for manufacturing a semiconductor device package according to the first embodiment of the present invention.

【図15】本発明の第の実施の形態における半導体装
置の実装体の製造方法の突起電極形成工程を示す概略断
面図である。
FIG. 15 is a schematic cross-sectional view showing a bump electrode forming step of the method for manufacturing a semiconductor device package according to the second embodiment of the present invention.

【図16】本発明の第の実施の形態における半導体装
置の実装体の製造方法の回路基板保持工程を示す概略断
面図である。
FIG. 16 is a schematic cross-sectional view showing a circuit board holding step of the method for manufacturing a semiconductor device package according to the second embodiment of the present invention.

【図17】本発明の第の実施の形態における半導体装
置の実装体の製造方法の補強部形成工程を示す概略断面
図である。
FIG. 17 is a schematic cross-sectional view showing a reinforcing portion forming step of the method for manufacturing a semiconductor device package according to the second embodiment of the present invention.

【図18】本発明の第の実施の形態における半導体装
置の実装体の製造方法の仮止め工程、補強工程および接
続工程を示す概略断面図である。
FIG. 18 is a schematic cross-sectional view showing a temporary fixing step, a reinforcing step, and a connecting step of the method for manufacturing a semiconductor device package according to the second embodiment of the present invention.

【図19】本発明の第の実施の形態における半導体装
置の実装体の製造方法の封止樹脂充填工程を示す概略断
面図である。
FIG. 19 is a schematic cross-sectional view showing a sealing resin filling step of the method for manufacturing a semiconductor device package according to the second embodiment of the present invention.

【図20】本発明の第の実施の形態における半導体装
置の実装体の製造方法の回路基板保持解除工程を示す概
略断面図である。
FIG. 20 is a schematic sectional view showing a circuit board holding / releasing step of the method for manufacturing a semiconductor device package according to the second embodiment of the present invention;

【図21】従来の半田接合層を有する半導体装置の実装
体の概略断面図である。
FIG. 21 is a schematic cross-sectional view of a conventional semiconductor device package having a solder bonding layer.

【図22】従来の半田接合層を有する半導体装置の製造
方法の突起電極形成工程を示す概略断面図である。
FIG. 22 is a schematic cross-sectional view showing a bump electrode forming step of a conventional method for manufacturing a semiconductor device having a solder bonding layer.

【図23】従来の半田接合層を有する半導体装置の製造
方法の載置工程を示す概略断面図である。
FIG. 23 is a schematic cross-sectional view showing a mounting step of a conventional method for manufacturing a semiconductor device having a solder bonding layer.

【図24】従来の半田接合層を有する半導体装置の製造
方法の接続工程を示す概略断面図である。
FIG. 24 is a schematic cross-sectional view showing a connection step of a conventional method for manufacturing a semiconductor device having a solder bonding layer.

【図25】従来の半田接合層を有する半導体装置の製造
方法の封止樹脂充填工程を示す概略断面図である。
FIG. 25 is a schematic cross-sectional view showing a sealing resin filling step in a conventional method for manufacturing a semiconductor device having a solder bonding layer.

【図26】補強部を備えた従来の半導体装置の実装体の
概略断面図である。
FIG. 26 is a schematic sectional view of a conventional semiconductor device package having a reinforcing portion.

【図27】補強部を備えた従来の半導体装置の実装体の
概略平面透過図である。
FIG. 27 is a schematic plan transparent view of a conventional semiconductor device package having a reinforcing portion.

【図28】本発明の実施例1(補強部の接着面の直径;
1mm)の半導体装置の実装体を完成後に補強部の位置
で水平に切断したものの拡大写真であり、ディスプレイ
上に表示した中間調画像をプリンターから出力したもの
であり、図面に代わる写真である。
FIG. 28 shows Example 1 of the present invention (the diameter of the bonding surface of the reinforcing portion;
1B is an enlarged photograph of a 1 mm) semiconductor device package cut horizontally at the position of the reinforcing portion after completion, and a halftone image displayed on a display output from a printer, which is a photograph replacing a drawing.

【図29】本発明の実施例2(補強部の接着面の直径;
1.6mm)の半導体装置の実装体を完成後に補強部の
位置で水平に切断したものの拡大写真であり、ディスプ
レイ上に表示した中間調画像をプリンターから出力した
ものであり、図面に代わる写真である。
FIG. 29 shows Example 2 of the present invention (the diameter of the bonding surface of the reinforcing portion;
This is an enlarged photograph of a 1.6 mm) semiconductor device package cut horizontally at the position of the reinforcing part after completion, and a halftone image displayed on a display output from a printer, which is a photograph replacing a drawing. is there.

【図30】本発明の実施例3(補強部の接着面の直径;
1.9mm)の半導体装置の実装体を完成後に補強部の
位置で水平に切断したものの拡大写真であり、ディスプ
レイ上に表示した中間調画像をプリンターから出力した
ものであり、図面に代わる写真である。
FIG. 30 shows a third embodiment of the present invention (the diameter of the bonding surface of the reinforcing portion;
This is an enlarged photograph of a 1.9 mm) semiconductor device package cut horizontally at the position of the reinforcing portion after completion, and a halftone image displayed on a display output from a printer, which is a photograph replacing a drawing. is there.

【図31】本発明の実施例4(補強部の接着面の直径;
2.2mm)の半導体装置の実装体を完成後に補強部の
位置で水平に切断したものの拡大写真であり、ディスプ
レイ上に表示した中間調画像をプリンターから出力した
ものであり、図面に代わる写真である。
FIG. 31 shows a fourth embodiment of the present invention (the diameter of the bonding surface of the reinforcing portion;
2.2 mm) is an enlarged photograph of a semiconductor device mounted horizontally, which is cut horizontally at the position of the reinforcing portion after completion, and a halftone image displayed on a display is output from a printer, and is a photograph replacing a drawing. is there.

【図32】本発明の比較例1(補強部の接着面の直径;
2.7mm)の半導体装置の実装体を完成後に補強部の
位置で水平に切断したものの拡大写真であり、ディスプ
レイ上に表示した中間調画像をプリンターから出力した
ものであり、図面に代わる写真である。
FIG. 32 shows Comparative Example 1 of the present invention (the diameter of the bonding surface of the reinforcing portion;
This is an enlarged photograph of a 2.7 mm) semiconductor device package cut horizontally at the position of the reinforcing portion after completion, and a halftone image displayed on a display output from a printer, which is a photograph replacing a drawing. is there.

【図33】本発明の比較例2(補強部の接着面の直径;
4.8mm)の半導体装置の実装体を完成後に補強部の
位置で水平に切断したものの拡大写真であり、ディスプ
レイ上に表示した中間調画像をプリンターから出力した
ものであり、図面に代わる写真である。
FIG. 33 shows Comparative Example 2 of the present invention (the diameter of the bonding surface of the reinforcing portion;
This is an enlarged photograph of a 4.8 mm) semiconductor device package cut horizontally at the position of the reinforcing portion after completion, and a halftone image displayed on a display output from a printer, which is a photograph replacing a drawing. is there.

【図34】本発明の比較例3(補強部の接着面の直径;
2.8mm)の半導体装置の実装体を完成後に補強部の
位置で水平に切断したものの拡大写真であり、ディスプ
レイ上に表示した中間調画像をプリンターから出力した
ものであり、図面に代わる写真である。
FIG. 34 shows Comparative Example 3 of the present invention (diameter of the bonding surface of the reinforcing portion;
This is a magnified photograph of a 2.8 mm) semiconductor device package cut horizontally at the position of the reinforcing part after completion, and a halftone image displayed on a display output from a printer, which is a photograph replacing a drawing. is there.

【図35】本発明の比較例3(補強部の接着面の直径;
2.8mm)の半導体装置の実装体を完成後に補強部の
位置で水平に切断したものの拡大写真であり、ディスプ
レイ上に表示した中間調画像をプリンターから出力した
ものであり、図面に代わる写真である。
FIG. 35 shows Comparative Example 3 of the present invention (the diameter of the bonding surface of the reinforcing portion;
This is a magnified photograph of a 2.8 mm) semiconductor device package cut horizontally at the position of the reinforcing part after completion, and a halftone image displayed on a display output from a printer, which is a photograph replacing a drawing. is there.

【図36】本発明の実施例2(補強部の接着面の直径;
1.6mm)の半導体装置の実装体を完成後に補強部の
位置で水平に切断したものの拡大写真であり、ディスプ
レイ上に表示した中間調画像をプリンターから出力した
ものであり、図面に代わる写真である。
FIG. 36 shows Example 2 of the present invention (the diameter of the bonding surface of the reinforcing portion;
This is an enlarged photograph of a 1.6 mm) semiconductor device package cut horizontally at the position of the reinforcing part after completion, and a halftone image displayed on a display output from a printer, which is a photograph replacing a drawing. is there.

【符号の説明】[Explanation of symbols]

1 端子電極 2 回路基板 3 接合層 4 半導体装置 5 突起電極 6 封止樹脂 7 封止樹脂中のフィラー 8 電極パッド 9 補強部 10 補強部中のフィラー 11 半田接合部 12 パッシベーション膜 13 拡散防止金属膜 14 密着金属膜 15 広がり径 16 ランド 17 接続部 18 バイア部 19 導体パターン 20 接着シート 21 基板固定治具 22 ボイド DESCRIPTION OF SYMBOLS 1 Terminal electrode 2 Circuit board 3 Bonding layer 4 Semiconductor device 5 Projection electrode 6 Sealing resin 7 Filler in sealing resin 8 Electrode pad 9 Reinforcement part 10 Filler in reinforcement part 11 Solder joint part 12 Passivation film 13 Diffusion prevention metal film DESCRIPTION OF SYMBOLS 14 Adhesion metal film 15 Spread diameter 16 Land 17 Connection part 18 Via part 19 Conductor pattern 20 Adhesive sheet 21 Board fixing jig 22 Void

フロントページの続き (72)発明者 別所 芳宏 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平9−321082(JP,A) 特開 平10−79571(JP,A) 特開 平9−181122(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 23/29 H01L 21/56 H01L 21/60 311 H01L 23/31 Continuation of the front page (72) Inventor Yoshihiro Bessho 1006 Kazuma, Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (56) References JP-A-9-321082 (JP, A) JP-A-10-79571 (JP) , A) JP-A-9-181122 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 23/29 H01L 21/56 H01L 21/60 311 H01L 23/31

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体装置をフェースダウンで回路基板
に実装する半導体装置の実装体の製造方法において、前
記回路基板を平坦に保持する回路基板保持工程と、前記
回路基板または前記半導体装置の少なくとも一方に絶縁
性樹脂からなる補強部を少なくとも1カ所形成する補強
部形成工程と、前記補強部形成工程の後、前記半導体装
置を位置合わせした後に前記回路基板に搭載し、前記半
導体装置と前記回路基板とを前記補強部によって接着保
持させる仮止め工程と、前記仮止め工程の後、前記補強
部の前記絶縁性樹脂を硬化させる補強工程と、前記仮止
め工程または前記補強工程と同時、またはこれらの後
に、前記半導体装置の電極パッドと前記回路基板の端子
電極とを電気的に接続する接続工程と、前記回路基板保
持工程において平坦に保持された前記回路基板の保持を
解除する回路基板保持解除工程とを含み、前記補強部形
成工程においては、前記補強工程後の前記補強部の前記
回路基板との接着面積および前記半導体装置との接着面
積が、前記補強部1カ所あたりそれぞれ、実質的に直径
が2.2mmの円の面積以下となるように、前記補強部
を形成することを特徴とする半導体装置の実装体の製造
方法。
1. A method of producing the mounting of the semiconductor device mounting a semiconductor device on a circuit board face-down, before
A circuit board holding step of holding the circuit board flat, a reinforcing section forming step of forming at least one reinforcing section made of an insulating resin on at least one of the circuit board and the semiconductor device, and a reinforcing section forming step. After that, the semiconductor device is mounted on the circuit board after being aligned, and a temporary fixing step of bonding and holding the semiconductor device and the circuit board by the reinforcing portion, and after the temporary fixing step, A reinforcing step of curing an insulating resin, and, simultaneously with or after the temporary fixing step or the reinforcing step, a connecting step of electrically connecting an electrode pad of the semiconductor device and a terminal electrode of the circuit board , The circuit board holder
Holding the circuit board held flat in the holding process.
A circuit board holding / releasing step for releasing , wherein in the reinforcing section forming step, the bonding area of the reinforcing section with the circuit board and the bonding area with the semiconductor device after the reinforcing step are reduced at one position of the reinforcing section. Wherein the reinforcing portion is formed so as to have a diameter substantially equal to or less than the area of a circle having a diameter of 2.2 mm.
【請求項2】 前記半導体装置の電極パッド上または前
記回路基板の端子電極上に突起電極を形成する突起電極
形成工程と、前記突起電極形成工程の後、前記突起電極
の先端付近に接合層を形成する接合層形成工程とを、前
記仮止め工程の前に含み、前記補強工程と同時に、前記
接合層を硬化させる接合層硬化工程を含み、前記接続工
程は、前記仮止め工程と同時に、前記突起電極と前記接
合層とを介して、前記半導体装置の電極パッドと前記回
路基板の端子電極とを電気的に接続する工程であること
を特徴とする請求項に記載の半導体装置の実装体の製
造方法。
2. A protruding electrode forming step of forming a protruding electrode on an electrode pad of the semiconductor device or on a terminal electrode of the circuit board, and after the protruding electrode forming step, a bonding layer is formed near a tip of the protruding electrode. The bonding layer forming step to be formed, including before the temporary fixing step, simultaneously with the reinforcing step, includes a bonding layer curing step of curing the bonding layer, the connection step, simultaneously with the temporary fixing step, the 2. The semiconductor device package according to claim 1 , further comprising a step of electrically connecting an electrode pad of the semiconductor device and a terminal electrode of the circuit board via the bump electrode and the bonding layer. Manufacturing method.
【請求項3】 前記半導体装置の電極パッド上または前
記回路基板の端子電極上突起電極を形成する突起電極形
成工程を、前記仮止め工程の前に含み、前記接続工程
は、前記補強工程と同時に、前記半導体装置または前記
回路基板を加熱し、前記突起電極を溶融させることによ
って、前記突起電極を介して、前記半導体装置の電極パ
ッドと前記回路基板の端子電極とを電気的に接続する工
程であることを特徴とする請求項に記載の半導体装置
の実装体の製造方法。
3. A step of forming a projecting electrode on the electrode pad of the semiconductor device or on a terminal electrode of the circuit board before the temporary fixing step, wherein the connecting step is performed simultaneously with the reinforcing step. Heating the semiconductor device or the circuit board and melting the projecting electrodes, thereby electrically connecting the electrode pads of the semiconductor device and the terminal electrodes of the circuit board via the projecting electrodes. The method for manufacturing a semiconductor device package according to claim 1 , wherein:
【請求項4】 前記絶縁性樹脂の硬化反応開始温度は、
前記接合層の硬化温度以下であること、および/また
は、前記絶縁性樹脂の硬化時間は、前記接合層の硬化時
間より短いものであることを特徴とする請求項に記載
の半導体装置の実装体の製造方法。
4. The curing reaction starting temperature of the insulating resin is:
Said at most the curing temperature of the bonding layer, and / or, wherein the curing time of the insulating resin, mounting of the semiconductor device according to claim 1, characterized in that less than the curing time of the bonding layer How to make the body.
【請求項5】 前記絶縁性樹脂は、その硬化収縮力が前
記接合層の硬化収縮力よりも大きいものであることを特
徴とする請求項またはに記載の半導体装置の実装体
の製造方法。
Wherein said insulating resin, a method of producing the mounting of the semiconductor device according to claim 2 or 4, characterized in that the curing shrinkage force is larger than the curing contraction force of the bonding layer .
【請求項6】 前記接続工程の後、前記半導体装置と前
記回路基板との間隙と周辺部に絶縁性の封止樹脂を注
入、充填、被覆した後、前記封止樹脂を硬化する封止樹
脂充填工程とを含み、前記補強工程における前記絶縁性
樹脂の硬化は、少なくとも、前記封止樹脂充填工程にお
ける前記封止樹脂の硬化の完了より前に完了しているこ
とを特徴とする請求項1〜5のいずれかに記載の半導体
装置の実装体の製造方法。
6. A sealing resin that injects, fills, and covers an insulating sealing resin into a gap between the semiconductor device and the circuit board and a peripheral portion after the connecting step, and then cures the sealing resin. and a filling step, curing of the insulating resin in the reinforcing step, at least, claim 1, characterized in that it is completed before completion of the curing of the sealing resin in the sealing resin filling step 6. The method for manufacturing a package of a semiconductor device according to any one of items 5 to 5 .
【請求項7】 前記絶縁性樹脂の弾性率は、前記封止樹
脂の弾性率以下であることを特徴とする請求項に記載
の半導体装置の実装体の製造方法。
7. The method according to claim 6 , wherein an elastic modulus of the insulating resin is equal to or less than an elastic modulus of the sealing resin.
【請求項8】 請求項1〜7のいずれかに記載の製造方
法によって製造された半導体装置の実装体
8. The production method according to claim 1,
A package of a semiconductor device manufactured by the method .
JP10152117A 1998-05-14 1998-05-14 Method of manufacturing semiconductor device package Expired - Lifetime JP2967080B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10152117A JP2967080B1 (en) 1998-05-14 1998-05-14 Method of manufacturing semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10152117A JP2967080B1 (en) 1998-05-14 1998-05-14 Method of manufacturing semiconductor device package

Publications (2)

Publication Number Publication Date
JP2967080B1 true JP2967080B1 (en) 1999-10-25
JPH11330318A JPH11330318A (en) 1999-11-30

Family

ID=15533441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10152117A Expired - Lifetime JP2967080B1 (en) 1998-05-14 1998-05-14 Method of manufacturing semiconductor device package

Country Status (1)

Country Link
JP (1) JP2967080B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10016132A1 (en) 2000-03-31 2001-10-18 Infineon Technologies Ag Electronic component for electronic devices comprises electronic switch and conducting paths on surface of the component to electrically connect the switch with metal-coated protrusions made from rubber-elastic insulating material
JP5804479B2 (en) * 2013-01-08 2015-11-04 日立化成株式会社 Manufacturing method of resin-encapsulated semiconductor device and resin-encapsulated semiconductor device
JP6277860B2 (en) * 2013-07-19 2018-02-14 日亜化学工業株式会社 Light emitting device and manufacturing method thereof
JP5929977B2 (en) * 2014-07-25 2016-06-08 日立化成株式会社 Liquid epoxy resin composition and electronic component device
JP2015110803A (en) * 2015-02-26 2015-06-18 日立化成株式会社 Liquid epoxy resin composition and electronic part device

Also Published As

Publication number Publication date
JPH11330318A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
JP5250524B2 (en) Semiconductor device and manufacturing method thereof
JP5085932B2 (en) Mounted body and manufacturing method thereof
JP2004260138A (en) Semiconductor device and manufacturing method therefor
JP2003152002A (en) Electronic device, method for sealing the same and method for connecting the same
TW200414471A (en) Semiconductor device and manufacturing method for the same
JP2004356529A (en) Semiconductor device and method for manufacturing the semiconductor device
CN110459521B (en) Flip chip package substrate and electronic package
JP2002033411A (en) Semiconductor device with heat spreader and its manufacturing method
JP2008159718A (en) Multichip module and its manufacturing method, and mounting structure of multichip module and its manufacturing method
JPH11260851A (en) Semiconductor device and its manufacture
JP3384359B2 (en) Semiconductor device and manufacturing method thereof
JP2008047741A (en) Circuit substrate and semiconductor device
JP2907188B2 (en) Semiconductor device, method of mounting semiconductor device, and method of manufacturing semiconductor device
CN106463427B (en) Semiconductor device and method for manufacturing the same
KR20030090481A (en) Method For Bonding IC Chips To Substrates With Non-Conductive Adhesive and Assemblies Formed
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JPH08153830A (en) Semiconductor device and manufacture thereof
JP2826049B2 (en) Semiconductor device and manufacturing method thereof
JP4581301B2 (en) Semiconductor package
JP5556808B2 (en) Electronic device, substrate, and method of manufacturing electronic device
JP3205686B2 (en) Semiconductor device for mounting and its mounting method
JP2967080B1 (en) Method of manufacturing semiconductor device package
JP2007103614A (en) Semiconductor device and manufacturing method thereof
JP4085572B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 14

EXPY Cancellation because of completion of term