JP2950555B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2950555B2 JP2950555B2 JP25527289A JP25527289A JP2950555B2 JP 2950555 B2 JP2950555 B2 JP 2950555B2 JP 25527289 A JP25527289 A JP 25527289A JP 25527289 A JP25527289 A JP 25527289A JP 2950555 B2 JP2950555 B2 JP 2950555B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hydrogen
- nitrogen
- semiconductor device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置の製造方法に関し、特にゲート
電極形成後の酸化工程(ゲート後酸化工程)を改良した
半導体装置の製造方法に係わるものである。Description: Object of the Invention (Industrial Application Field) The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which an oxidation step (gate post-oxidation step) after forming a gate electrode is improved. It relates to a manufacturing method.
(従来の技術) 周知の如く、半導体装置の電極や配線としては多結晶
シリコンが広く用いられている。しかしながら、半導体
装置の高集積化、高速化に伴い電極や配線の抵抗による
信号伝達遅延が重大な問題となってきている。特に、大
容量、高集積化が進展しているMOSLSIの分野ではゲート
電極に使用されている多結晶シリコンは第1層配線と共
用になるので、ここでの抵抗値が半導体装置の高速動作
の障害となっている。(Prior Art) As is well known, polycrystalline silicon is widely used as an electrode and a wiring of a semiconductor device. However, signal transmission delay due to resistance of electrodes and wirings has become a serious problem with the increase in integration and speed of semiconductor devices. In particular, in the field of MOS LSI where large capacity and high integration are progressing, polycrystalline silicon used for the gate electrode is shared with the first layer wiring, and the resistance value here is the value of the high speed operation of the semiconductor device. It is an obstacle.
このようなことから、多結晶シリコンに代わる電極配
線材料として、熱的な安定性と電気的な低抵抗性を有す
る高融点金属のシリサイドが使用されつつある。また、
最近ではW、Mo等の高融点金属そのものをゲート電極と
して使用する試みもなされている。W、Moなどの高融点
金属は、その電気抵抗率が多結晶シリコンよりも2桁低
く、またシリサイドの抵抗率の1/4〜1/3であり、低抵抗
の電極配線として有望視されている。For these reasons, a refractory metal silicide having thermal stability and electrical low resistance is being used as an electrode wiring material instead of polycrystalline silicon. Also,
Recently, attempts have been made to use a high melting point metal such as W or Mo as the gate electrode. Refractory metals such as W and Mo have an electrical resistivity two orders of magnitude lower than that of polycrystalline silicon, and are 1/4 to 1/3 of the resistivity of silicide, making them promising as low-resistance electrode wiring. I have.
上述した高融点金属(例えばW)をゲート電極の一構
成材として用いた半導体装置としては、従来より第4図
に示す構造のものが知られている。即ち、図中の1はp
型シリコン基板であり、この基板1表面には素子領域を
電気的に分離するためのフィールド絶縁膜2が形成され
ている。このフィールド絶縁膜2で分離された基板1表
面には、互いに電気的に分離されたソース、ドレインと
なるn+型拡散層3a、3bが形成されている。これら拡散層
3a、3b間のチャンネル領域を含む前記基板1表面上に
は、ゲート酸化膜4を介して多結晶シリコン層5、窒化
金属層(例えばTiN層)6及びW層7からなるゲート電
極8が設けられている。なお、前記ゲート電極8を構成
する窒化金属層6はW層7の多結晶シリコン層4に対す
る密着性を向上すると共にW層7と多結晶シリコン層4
とが反応して抵抗率が1桁上昇するのを防止する反応障
壁層として作用する。As a semiconductor device using the above-described refractory metal (for example, W) as a constituent material of a gate electrode, a semiconductor device having a structure shown in FIG. 4 is conventionally known. That is, 1 in the figure is p
A field insulating film 2 for electrically isolating an element region is formed on the surface of the substrate 1. On the surface of the substrate 1 separated by the field insulating film 2, n + type diffusion layers 3a and 3b serving as a source and a drain which are electrically separated from each other are formed. These diffusion layers
On the surface of the substrate 1 including the channel region between 3a and 3b, a gate electrode 8 including a polycrystalline silicon layer 5, a metal nitride layer (for example, a TiN layer) 6 and a W layer 7 is provided via a gate oxide film 4. Have been. The metal nitride layer 6 constituting the gate electrode 8 improves the adhesion of the W layer 7 to the polycrystalline silicon layer 4 and also improves the adhesion between the W layer 7 and the polycrystalline silicon layer 4.
Acts as a reaction barrier layer to prevent the resistivity from increasing by one digit.
ところで、従来より採用されている多結晶シリコンゲ
ート電極の形成工程では50〜500Åといった薄いゲート
酸化膜に対する欠陥やゲート電極のエッヂ形状に起因す
るゲート耐圧劣化を回復するために酸化雰囲気(例えば
乾燥酸素)中で熱処理を行い多結晶シリコン層の露出面
やソース、ドレイン領域の基板上にシリコン酸化膜を新
たに成長させる工程を行っている。この工程は、ゲート
後酸化工程と呼ばれている。By the way, in a polycrystalline silicon gate electrode forming step which has been conventionally used, an oxidizing atmosphere (for example, dry oxygen) is used to recover a defect in a thin gate oxide film such as 50 to 500 mm and a gate breakdown voltage deterioration caused by an edge shape of the gate electrode. B) a heat treatment is performed in the step of newly growing a silicon oxide film on the exposed surface of the polycrystalline silicon layer and on the substrate in the source and drain regions. This step is called a post-gate oxidation step.
しかしながら、一般にW、Moなどの高融点金属は酸化
雰囲気中での熱処理において耐性がないため、前述した
第4図に示すゲート電極構造で従来のような後酸化工程
を適用することができないという問題があった。However, in general, high melting point metals such as W and Mo have no resistance to heat treatment in an oxidizing atmosphere, so that the conventional post-oxidation process cannot be applied to the gate electrode structure shown in FIG. was there.
一方、W層単独のゲート電極の場合には水蒸気(H2O)
を10ppm〜10%含む水素(H2)キャリガス中で熱処理を行
う方法が提案されている。しかしながら、このような雰
囲気下で前述した第4図に示すゲート電極構造の後酸化
を行なうと、金属窒化層、例えばTiN層から窒素が抜
け、Tiが酸化されるという問題があった。従って、水素
−水蒸気雰囲気での後酸化も窒化金属層が存在するゲー
ト電極構造では有効な解決にはなっていない。そのた
め、ゲート後酸化工程を適用できず、ゲート耐圧が極端
に悪化し、高融点金属ゲート電極の実用化の障害となっ
ている。On the other hand, in the case of the W layer alone gate electrode, water vapor (H 2 O)
A heat treatment in a hydrogen (H 2 ) carrier gas containing 10 ppm to 10% of hydrogen. However, when post-oxidation is performed in the above-described gate electrode structure shown in FIG. 4 in such an atmosphere, there is a problem that nitrogen is released from a metal nitride layer, for example, a TiN layer, and Ti is oxidized. Therefore, post-oxidation in a hydrogen-water vapor atmosphere is not an effective solution in a gate electrode structure having a metal nitride layer. Therefore, the post-gate oxidation step cannot be applied, and the gate breakdown voltage is extremely deteriorated, which is an obstacle to the practical use of the high melting point metal gate electrode.
(発明が解決しようとする課題) 本発明は、上記従来の課題を解決するためになされた
もので、後酸化工程においてゲート電極を構成する金属
層及び窒化金属層の酸化を招くことなくシリコン酸化膜
を成長でき、ゲート耐圧を向上させた半導体装置の製造
方法を提供しようとするものである。(Problems to be Solved by the Invention) The present invention has been made in order to solve the above-mentioned conventional problems, and it has been proposed that silicon oxide can be formed without causing oxidation of a metal layer and a metal nitride layer constituting a gate electrode in a post-oxidation step. An object of the present invention is to provide a method for manufacturing a semiconductor device in which a film can be grown and a gate breakdown voltage is improved.
[発明の構成] (課題を解決するための手段) 本発明に係わる半導体装置の製造方法は、シリコン基
板上にシリコン酸化膜を介して窒化金属層及び金属層を
この順序で積層した電極(例えばゲート電極)を形成す
る工程と、 水素と、水蒸気と、窒素を含む非酸化性気体とを混合
して混合気体を調製する工程と、 前記混合気体の雰囲気中で前記電極が形成されたシリ
コン基板を熱処理する工程と を具備したことを特徴とするものである。[Structure of the Invention] (Means for Solving the Problems) In a method for manufacturing a semiconductor device according to the present invention, an electrode in which a metal nitride layer and a metal layer are laminated in this order on a silicon substrate via a silicon oxide film (for example, Forming a gate electrode); mixing hydrogen, water vapor, and a non-oxidizing gas containing nitrogen to prepare a mixed gas; and a silicon substrate on which the electrode is formed in an atmosphere of the mixed gas. And a step of heat-treating.
本発明に係わる別の半導体装置の製造方法は、シリコ
ン基板上にシリコン酸化膜を介して窒化金属層及び金属
層をこの順序で積層した電極(例えばゲート電極)を形
成する工程と、 一酸化炭素と、二酸化炭素と、窒素を含む非酸化性気
体とを混合して混合気体を調製する工程と、 前記混合気体の雰囲気中で前記電極が形成されたシリ
コン基板を熱処理する工程と を具備したことを特徴とするものである。Another method of manufacturing a semiconductor device according to the present invention includes a step of forming an electrode (for example, a gate electrode) in which a metal nitride layer and a metal layer are stacked in this order on a silicon substrate via a silicon oxide film; Preparing a mixed gas by mixing carbon dioxide and a non-oxidizing gas containing nitrogen; and heat-treating the silicon substrate on which the electrodes are formed in an atmosphere of the mixed gas. It is characterized by the following.
上記窒化金属としては、例えばTi,Zr,Hf,Nb,Ta,W,Mo
などの周期律表のIVa族、Va族またはVIa族に属する金属
元素の窒化物を挙げることができる。Examples of the metal nitride include Ti, Zr, Hf, Nb, Ta, W, and Mo.
And nitrides of metal elements belonging to Group IVa, Va or VIa of the periodic table.
上記金属としては、例えば、W、Mo、Al、Cu、Ag、Au
の少なくとも1つを主成分とするものを挙げることがで
きる。Examples of the metal include W, Mo, Al, Cu, Ag, and Au.
And at least one of them as a main component.
上記窒素を含む非酸化性気体としては、例えば窒素単
独、窒素と水素の混合物等を挙げることができる。Examples of the non-oxidizing gas containing nitrogen include nitrogen alone and a mixture of nitrogen and hydrogen.
上記熱処理は、800〜900℃の温度範囲で行なえばよ
い。The heat treatment may be performed in a temperature range of 800 to 900 ° C.
上記窒素を含む非酸化性気体として窒素を用いた場
合、前記水素、水蒸気および窒素の混合比率は次のよう
に設定することが望ましい。即ち、H2、H2O、N2の分圧
をPH2、PH2O、PN2とすると、PH2/PH2Oが0.5以上、1.0
×109以下にし、かつlogPN2を−22以上、14以下にす
る。更に、より好ましい条件としては前記温度を800〜9
00℃にすることがよく、この際PH2/PH2Oを1×103以
上、1.0×104以下にし、かつlogPN2を−2以上、2以下
にする。但し、H2、H2Oに代えて上述した還元性気体、
酸化性気体をそれぞれ用いても同様な条件にて本発明を
達成できる。When nitrogen is used as the nitrogen-containing non-oxidizing gas, it is desirable to set the mixing ratio of the hydrogen, water vapor, and nitrogen as follows. That is, assuming that the partial pressures of H 2 , H 2 O, and N 2 are P H2 , P H2O , and P N2 , P H2 / P H2O is 0.5 or more and 1.0
× 10 9 or less, and logP N2 is −22 or more and 14 or less. Further, as more preferable conditions, the temperature is 800 to 9
The temperature is preferably set to 00 ° C. At this time, P H2 / P H2O is set to 1 × 10 3 or more and 1.0 × 10 4 or less, and logP N2 is set to −2 or more and 2 or less. However, the reducing gas described above in place of H 2 and H 2 O,
The present invention can be achieved under the same conditions even when each of the oxidizing gases is used.
なお、本発明方法において金属層の厚さを厚くする場
合には金属層から半導体基板やゲート酸化膜に応力が加
わり、また金属層中の可動イオンが多い場合にはその可
動イオンがシリコン酸化膜に拡散して耐圧を劣化する恐
れがあるため、前記金属層から半導体基板に加わる応力
の緩和及び金属層中の可動イオンのシリコン酸化膜への
拡散を阻止する目的で該シリコン酸化膜と窒化金属層の
間に多結晶シリコン層を介在させてもよい。In the method of the present invention, when the thickness of the metal layer is increased, stress is applied from the metal layer to the semiconductor substrate or the gate oxide film, and when there are many mobile ions in the metal layer, the mobile ions are transferred to the silicon oxide film. In order to alleviate the stress applied to the semiconductor substrate from the metal layer and prevent diffusion of mobile ions in the metal layer into the silicon oxide film, the silicon oxide film and the metal nitride A polycrystalline silicon layer may be interposed between the layers.
(作用) 本発明によれば、シリコン基板上にシリコン酸化膜を
介して窒化金属層及び金属層をこの順序で積層した電極
(例えばゲート電極)を形成した後に熱処理を行なう
際、水素と、水蒸気と、窒素を含む非酸化性気体とを混
合して混合気体を調製し、この混合気体の雰囲気中で熱
処理することによって、金属層(例えばW層)を酸化せ
ずにシリコンのみを酸化することが可能な酸素ポテンシ
ャルを得ることができ、かつ窒素を含む気体をキャリア
ガスにすることにより窒化金属層(例えばTiN層)から
の脱窒反応を阻止することができ、窒化金属層の酸化も
同時に防止することができる。従って、かかる雰囲気中
での後酸化処理に金属層及び窒化金属層を酸化させるこ
となくシリコン酸化膜を成長できるため、良好なゲート
絶縁耐圧を有する半導体装置を製造することができる。According to the present invention, when heat treatment is performed after forming an electrode (for example, a gate electrode) in which a metal nitride layer and a metal layer are stacked in this order on a silicon substrate via a silicon oxide film, hydrogen, water vapor And a non-oxidizing gas containing nitrogen to prepare a mixed gas, and heat-treat in an atmosphere of the mixed gas to oxidize only silicon without oxidizing a metal layer (for example, a W layer). Can be obtained, and by using a gas containing nitrogen as a carrier gas, a denitrification reaction from a metal nitride layer (for example, a TiN layer) can be prevented. Can be prevented. Therefore, since the silicon oxide film can be grown without oxidizing the metal layer and the metal nitride layer in the post-oxidation treatment in such an atmosphere, a semiconductor device having good gate withstand voltage can be manufactured.
(実施例) 以下、本発明の実施例を図面を参照して詳細に説明す
る。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
まず、第1図に示すように例えば比抵抗6Ω・cmのp
型シリコン基板11表面に選択酸化によりフィールド酸化
膜12を形成した後、熱酸化処理を施してフィールド酸化
膜12で分離されたシリコン基板11表面に厚さ50〜300Å
のシリコン酸化膜13を形成した。First, for example, as shown in FIG.
After a field oxide film 12 is formed on the surface of the silicon substrate 11 by selective oxidation, a thermal oxidation process is performed to cover the surface of the silicon substrate 11 separated by the field oxide film 12 with a thickness of 50 to 300 mm.
The silicon oxide film 13 was formed.
次いで、シリコン酸化膜13上に不純物が添加された厚
さ500Åの多結晶シリコン層14を堆積した後、基板11を4
73Kの温度に保持した状態にてTiをターゲットとしたN2
とArの混合ガス(混合比50:50)中でスパッタリングす
ることにより多結晶シリコン層14上に厚さ500ÅのTiN層
15を堆積した。つづいて、LPCVD法により水素(H2)、モ
ノシラン(SiH4)及び六フッ化タングステン(WF6)の混合
ガスを用いてH2を0.173torr、SiH4を0.013torr、WF6を
0.065torrの各分圧に保持し、420℃の基板温度でTiN層1
5上に厚さ約1500ÅのW層16を堆積した(第1図(b)
図示)。ひきつづき、前記W層16、TiN層15及び多結晶
シリコン層14を通常のフォトリソグラフィと反応性イオ
ンエッチング(RIE)を用いて順次選択的にエッチング
することにより第1図(c)に示すゲート電極17を形成
した。Next, after depositing a polycrystalline silicon layer 14 having a thickness of 500 さ れ with an impurity added on the silicon oxide film 13, the substrate 11 is
N 2 with Ti as target while maintaining temperature of 73K
TiN layer with a thickness of 500 mm on the polycrystalline silicon layer 14 by sputtering in a mixed gas of Ar and Ar (mixing ratio 50:50)
Fifteen deposited. Subsequently, using a mixed gas of hydrogen (H 2 ), monosilane (SiH 4 ) and tungsten hexafluoride (WF 6 ) by LPCVD, 0.173 torr of H 2 , 0.013 torr of SiH 4 and WF 6 of
Maintain a partial pressure of 0.065 torr and apply a TiN layer 1 at a substrate temperature of 420 ° C.
A W layer 16 having a thickness of about 1500 ° was deposited on the layer 5 (FIG. 1 (b)).
Illustrated). Subsequently, the W layer 16, the TiN layer 15, and the polycrystalline silicon layer 14 are sequentially and selectively etched using ordinary photolithography and reactive ion etching (RIE) to thereby form the gate electrode shown in FIG. 17 was formed.
次いで、水素(H2)と水蒸気(H2O)を含み、窒素(N2)を
キャリアガスとした混合ガス雰囲気中、800℃で熱処理
した。この熱処理は、例えば1100Kで第2図に斜線部に
示す範囲の分圧、具体的にはH2:H2O=2000:1に混合さ
れたガスを40%含むN2雰囲気(点Aで示す)で行なっ
た。こうした熱処理により第1図(d)に示すように多
結晶シリコン層14の側壁部とシリコン基板11にそれぞれ
新たな酸化膜18、19が成長し、ゲート酸化膜が厚くなっ
た。また、前記熱処理においてゲート電極17を構成する
W層16及びTiN層15はいすれも全く酸化されなかった。
即ち、この熱処理雰囲気はシリコンに対して酸化性、W
層16に対しては還元性、更にTiN層15に対しては酸化防
止性を奏するように働く。熱処理雰囲気をかかる性質を
示すように選定することが重要であり、そのために前述
したように温度とガスの割合を定めた。つづいて、フィ
ールド酸化膜12及びゲート電極17をマスクとしてn型不
純物、例えば砒素をイオン注入し、活性化することによ
りシリコン基板1表面にソース、ドレインとなるn+型拡
散層20a、20bを形成した。Next, heat treatment was performed at 800 ° C. in a mixed gas atmosphere containing hydrogen (H 2 ) and water vapor (H 2 O) and using nitrogen (N 2 ) as a carrier gas. This heat treatment is performed, for example, at 1100 K in a N 2 atmosphere containing 40% of a partial pressure in the range indicated by the hatched portion in FIG. 2 (specifically, H 2 : H 2 O = 2000: 1) (at point A). (Shown). By such heat treatment, new oxide films 18 and 19 were grown on the side wall of the polycrystalline silicon layer 14 and the silicon substrate 11, respectively, as shown in FIG. 1 (d), and the gate oxide film became thicker. In the heat treatment, the W layer 16 and the TiN layer 15 constituting the gate electrode 17 were not oxidized at all.
That is, this heat treatment atmosphere is oxidizing to silicon, W
The layer 16 has a reducing property and the TiN layer 15 has an antioxidant property. It is important to select the heat treatment atmosphere so as to exhibit such properties, and therefore, the temperature and the gas ratio are determined as described above. Subsequently, using the field oxide film 12 and the gate electrode 17 as a mask, n-type impurities, for example, arsenic are ion-implanted and activated to form n + -type diffusion layers 20 a and 20 b serving as a source and a drain on the surface of the silicon substrate 1. did.
本実施例によれば、前記雰囲気下での後酸化工程によ
りゲート酸化膜に存在する絶縁耐圧不良部を消滅できる
と共に、電界の集中するゲート電極17のエッヂ部のゲー
ト酸化膜を厚くできるため、良好なゲート耐圧を得るこ
とができる。また、W層16を含む低抵抗材料でゲート電
極17を形成できる。その結果、ゲート耐圧(破壊電界強
度)が高く、ゲート遅延時間が非常に短く0.5μm以下
のゲート長に微細化し得る高信頼性のMOS型半導体装置
を製造することができる。According to the present embodiment, the post-oxidation process under the atmosphere can eliminate the withstand voltage defective portion existing in the gate oxide film and increase the thickness of the gate oxide film at the edge of the gate electrode 17 where the electric field is concentrated. Good gate breakdown voltage can be obtained. Further, the gate electrode 17 can be formed of a low-resistance material including the W layer 16. As a result, it is possible to manufacture a highly reliable MOS semiconductor device having a high gate breakdown voltage (breakdown electric field strength), a very short gate delay time, and a miniaturizable gate length of 0.5 μm or less.
事実、本実施例により得られたMOS型半導体装置にお
けるゲート耐圧(破壊電界強度)の頻度、及び熱処理を
施さなかった前述した第4図図示のMOS半導体装置(比
較例)おけるゲート耐圧(破壊電界強度)の頻度をそれ
ぞれ調べたところ、第3図(A)、(B)に示す結果を
得た。なお、第3図(A)、(B)は1μm2のゲート面
積のトランジスタ100万個を並列接続した測定パターン
を用いて100パターンを評価した結果である。本実施例
で製造された半導体装置(第3図(A))は、ゲート耐
圧の大部分が8MV/cm以上であり、比較例の半導体装置
(第3図(B))と比べて初期短絡(<1MV/cm)や5MV/
cm以下の不良モードが観測されず、良好なゲート耐圧特
性を有することがわかる。In fact, the frequency of the gate breakdown voltage (breakdown electric field strength) in the MOS semiconductor device obtained according to the present embodiment, and the gate breakdown voltage (breakdown electric field) in the MOS semiconductor device (comparative example) shown in FIG. (A) and (B) were obtained, and the results shown in FIGS. 3A and 3B were obtained. FIGS. 3A and 3B show the results of evaluating 100 patterns using a measurement pattern in which 1 million transistors having a gate area of 1 μm 2 are connected in parallel. The semiconductor device (FIG. 3 (A)) manufactured in this example has a gate withstand voltage of 8 MV / cm or more, and has an initial short circuit as compared with the semiconductor device of the comparative example (FIG. 3 (B)). (<1MV / cm) or 5MV / cm
No defective mode of less than cm is observed, indicating that the device has good gate breakdown voltage characteristics.
なお、上記実施例では還元性気体として水素、酸化性
気体として水蒸気を用いたが、還元性気体として一酸化
炭素、酸化性気体として二酸化炭素を用いた場合、熱処
理時の酸素ポテンシャルは水素−水蒸気の場合とほぼ同
値で、第2図に示す条件範囲をそのまま適用できる。In the above embodiment, hydrogen was used as the reducing gas and water vapor was used as the oxidizing gas. However, when carbon monoxide was used as the reducing gas and carbon dioxide was used as the oxidizing gas, the oxygen potential during the heat treatment was hydrogen-steam. The condition range shown in FIG. 2 can be applied as it is with substantially the same value as in the case of FIG.
なお、上記実施例では、p型シリコン基板を用いたn
チャンネルMOS半導体装置の製造に適用した例を説明し
たが、n型シリコン基板を用いたてもpチャンネルMOS
半導体装置、MOSキャパシタ、MOSダイオード等の製造に
同様に適用できる。Note that, in the above embodiment, the n-type
An example in which the present invention is applied to the manufacture of a channel MOS semiconductor device has been described.
The present invention can be similarly applied to the manufacture of semiconductor devices, MOS capacitors, MOS diodes, and the like.
[発明の効果] 以上詳述した如く、本発明によれば後酸化工程におい
てゲート電極を構成する金属層及び窒化金属層の酸化を
招くことなくシリコン酸化膜を成長でき、ひいては信号
伝達速度が高く、ゲート耐圧が向上された高信頼性の半
導体装置を高歩留りで製造し得る方法を提供できる。[Effects of the Invention] As described above in detail, according to the present invention, a silicon oxide film can be grown without causing oxidation of a metal layer and a metal nitride layer constituting a gate electrode in a post-oxidation step, and thus a signal transmission speed is high. In addition, it is possible to provide a method for manufacturing a highly reliable semiconductor device with an improved gate breakdown voltage at a high yield.
第1図(a)〜(d)は本発明の実施例におけるMOS型
半導体装置の製造工程を示す断面図、第2図は本実施例
での熱処理時の水素、水蒸気(又は一酸化炭素、二酸化
炭素)の分圧条件を示す特性図、第3図(A)は本実施
例で製造されたMOS型半導体装置のゲート耐圧の頻度を
示す特性図、同図(B)は従来法(比較例)により製造
されたMOS型半導体装置のゲート耐圧の頻度を示す特性
図、第4図は従来のMOS型半導体装置を示す断面図であ
る。 11……p型シリコン基板、13……シリコン酸化膜、14…
…多結晶シリコン層、15……TiN層、16……W層、17…
…ゲート電極、18、19……酸化膜、20a、20b……n+型拡
散層。1 (a) to 1 (d) are cross-sectional views showing a manufacturing process of a MOS type semiconductor device according to an embodiment of the present invention, and FIG. 2 is a diagram showing hydrogen, steam (or carbon monoxide, FIG. 3 (A) is a characteristic diagram showing a partial pressure condition of carbon dioxide), FIG. 3 (A) is a characteristic diagram showing a gate breakdown voltage frequency of the MOS type semiconductor device manufactured in this embodiment, and FIG. FIG. 4 is a characteristic diagram showing the frequency of the gate breakdown voltage of the MOS type semiconductor device manufactured according to Example). FIG. 4 is a sectional view showing a conventional MOS type semiconductor device. 11 ... p-type silicon substrate, 13 ... silicon oxide film, 14 ...
... polycrystalline silicon layer, 15 ... TiN layer, 16 ... W layer, 17 ...
... gate electrode, 18, 19 ... oxide film, 20a, 20b ... n + type diffusion layer.
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/336 H01L 29/78 H01L 21/283 H01L 21/316 Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 21/336 H01L 29/78 H01L 21/283 H01L 21/316
Claims (4)
窒化金属層及び金属層をこの順序で積層した電極を形成
する工程と、 水素と、水蒸気と、窒素を含む非酸化性気体とを混合し
て混合気体を調製する工程と、 前記混合気体の雰囲気中で前記電極が形成されたシリコ
ン基板を熱処理する工程と を具備したことを特徴とする半導体装置の製造方法。A step of forming an electrode in which a metal nitride layer and a metal layer are laminated in this order on a silicon substrate via a silicon oxide film; and mixing hydrogen, water vapor, and a non-oxidizing gas containing nitrogen. A step of preparing a gaseous mixture by heat-treating the silicon substrate on which the electrodes are formed in an atmosphere of the gaseous mixture.
水素および水蒸気の分圧をそれぞれPH2、PH2Oとする
と、PH2/PH2Oが0.5以上、1.0×109以下であることを特
徴とする請求項1記載の半導体装置の製造方法。2. The mixing ratio of the hydrogen and the water vapor is such that when the partial pressures of the hydrogen and the water vapor are P H2 and P H2O , respectively, P H2 / P H2O is 0.5 or more and 1.0 × 10 9 or less. The method for manufacturing a semiconductor device according to claim 1, wherein:
り、前記水素と前記水蒸気と前記窒素の混合比率は、前
記水素、水蒸気および窒素の分圧をそれぞれPH2、
PH2O、PN2とすると、PH2/PH2Oが0.5以上、1.0×109以
下で、logPN2が−22以上、14以下であることを特徴とす
る請求項1記載の半導体装置の製造方法。3. The non-oxidizing gas containing nitrogen is nitrogen, and the mixing ratio of the hydrogen, the steam, and the nitrogen is such that the partial pressures of the hydrogen, steam, and nitrogen are P H2 ,
2. The method according to claim 1, wherein P H2 / P H2O is 0.5 or more and 1.0 × 10 9 or less, and log P N2 is −22 or more and 14 or less, where P H2O and P N2. .
窒化金属層及び金属層をこの順序で積層した電極を形成
する工程と、 一酸化炭素と、二酸化炭素と、窒素を含む非酸化性気体
とを混合して混合気体を調製する工程と、 前記混合気体の雰囲気中で前記電極が形成されたシリコ
ン基板を熱処理する工程と を具備したことを特徴とする半導体装置の製造方法。4. A step of forming an electrode in which a metal nitride layer and a metal layer are laminated in this order on a silicon substrate via a silicon oxide film, a non-oxidizing gas containing carbon monoxide, carbon dioxide, and nitrogen. A method of preparing a gas mixture by mixing the above-mentioned methods, and a step of heat-treating the silicon substrate on which the electrodes are formed in an atmosphere of the gas mixture.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25527289A JP2950555B2 (en) | 1989-10-02 | 1989-10-02 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25527289A JP2950555B2 (en) | 1989-10-02 | 1989-10-02 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03119763A JPH03119763A (en) | 1991-05-22 |
JP2950555B2 true JP2950555B2 (en) | 1999-09-20 |
Family
ID=17276444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25527289A Expired - Lifetime JP2950555B2 (en) | 1989-10-02 | 1989-10-02 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2950555B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5907188A (en) * | 1995-08-25 | 1999-05-25 | Kabushiki Kaisha Toshiba | Semiconductor device with conductive oxidation preventing film and method for manufacturing the same |
JPH10335652A (en) | 1997-05-30 | 1998-12-18 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
JPH11330468A (en) | 1998-05-20 | 1999-11-30 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
CN100552956C (en) | 2001-03-12 | 2009-10-21 | 株式会社日立制作所 | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device |
WO2002073696A1 (en) | 2001-03-12 | 2002-09-19 | Hitachi, Ltd. | Process for producing semiconductor integrated circuit device |
JP2004319722A (en) | 2003-04-16 | 2004-11-11 | Hitachi Ltd | Semiconductor integrated circuit device and its manufacturing method |
JP2005101141A (en) | 2003-09-24 | 2005-04-14 | Renesas Technology Corp | Semiconductor integrated circuit device and its manufacturing method |
JP2007165788A (en) * | 2005-12-16 | 2007-06-28 | Tokyo Electron Ltd | Decarbonization treatment method of metallic film, deposition method, and method for manufacturing semiconductor device |
JP4829013B2 (en) * | 2006-06-14 | 2011-11-30 | 株式会社日立国際電気 | Semiconductor device manufacturing method and substrate processing apparatus |
-
1989
- 1989-10-02 JP JP25527289A patent/JP2950555B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03119763A (en) | 1991-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4378628A (en) | Cobalt silicide metallization for semiconductor integrated circuits | |
US4442449A (en) | Binary germanium-silicon interconnect and electrode structure for integrated circuits | |
JP3626773B2 (en) | Conductive layer of semiconductor device, MOSFET, and manufacturing method thereof | |
JP2950555B2 (en) | Method for manufacturing semiconductor device | |
JP3350246B2 (en) | Method for manufacturing semiconductor device | |
JPH0794731A (en) | Semiconductor device and its manufacturing method | |
JP2000183349A (en) | Manufacture of silicon fet | |
JPH0194657A (en) | Electrode and wiring for semiconductor device | |
JPH0612819B2 (en) | Method for manufacturing semiconductor device | |
JP2918914B2 (en) | Semiconductor device and manufacturing method thereof | |
US5534453A (en) | Method of manufacturing titanium silicide containing semiconductors | |
JPS5814750B2 (en) | Manufacturing method of semiconductor device | |
JPH06267973A (en) | Manufacture of semiconductor | |
JPH01239940A (en) | Semiconductor device | |
JPS63281424A (en) | Formation of polycide electrode | |
JPH0590264A (en) | Semiconductor device and manufacture thereof | |
JPH04155967A (en) | Manufacture of semiconductor device | |
JP2003017686A (en) | Semiconductor device and manufacturing method therefor | |
JP3022629B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0730108A (en) | Mis type semiconductor device and its manufacture | |
JPS61168266A (en) | Manufacture of mis type semiconductor device | |
JPS61135156A (en) | Semiconductor device and manufacture thereof | |
JPH0669156A (en) | Manufacture of semiconductor integrated circuit | |
JPS6167270A (en) | Semiconductor device | |
JPH07147403A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090709 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100709 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100709 Year of fee payment: 11 |