JP2820122B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2820122B2 JP2820122B2 JP8146993A JP14699396A JP2820122B2 JP 2820122 B2 JP2820122 B2 JP 2820122B2 JP 8146993 A JP8146993 A JP 8146993A JP 14699396 A JP14699396 A JP 14699396A JP 2820122 B2 JP2820122 B2 JP 2820122B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- cobalt
- heating
- gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ゲート、ソースおよびドレイン表面
を自己整合的にシリサイド化することにより、低抵抗化
を図るＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）
の製造方法に関する。
方法に関し、特に、ゲート、ソースおよびドレイン表面
を自己整合的にシリサイド化することにより、低抵抗化
を図るＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）
の製造方法に関する。
【０００１】
【従来の技術】半導体装置の製造方法の一つとして知ら
れる従来のサリサイドプロセスでは、特開平２−４５９
２３号公報に開示された方法がある。
れる従来のサリサイドプロセスでは、特開平２−４５９
２３号公報に開示された方法がある。
【０００２】この従来技術を図６（ａ）〜（ｃ）の工程
順に示した断面図を参照して説明する。図６（ａ）に示
されるようにＰ型シリコン基板（４０１）にＮウエル
（４０２）を既知の方法により形成する。次いで、前記
Ｐ型シリコン基板（４０１）表面にフィールド絶縁膜と
してフィールド酸化膜（４０３）を選択酸化法により形
成する。このフィールド酸化膜（４０３）に囲まれた活
性領域に順次シリコン酸化膜などのゲート酸化膜（４０
４）と多結晶シリコンを成長し、多結晶シリコンにリン
を既知の手法によりドープして多結晶シリコンの電気的
抵抗の低減を図る。
順に示した断面図を参照して説明する。図６（ａ）に示
されるようにＰ型シリコン基板（４０１）にＮウエル
（４０２）を既知の方法により形成する。次いで、前記
Ｐ型シリコン基板（４０１）表面にフィールド絶縁膜と
してフィールド酸化膜（４０３）を選択酸化法により形
成する。このフィールド酸化膜（４０３）に囲まれた活
性領域に順次シリコン酸化膜などのゲート酸化膜（４０
４）と多結晶シリコンを成長し、多結晶シリコンにリン
を既知の手法によりドープして多結晶シリコンの電気的
抵抗の低減を図る。
【０００３】次いで、既知の方法であるフォトリソグラ
フィー法とドライエッチ法により、多結晶シリコンをパ
ターンニングしてゲート電極（４０５）を形成する。次
に、フォトリソグラフィー法とイオン注入法により、低
濃度のＮ型不純物拡散層（４０５）と低濃度のＰ型不純
物拡散層（４１４）を形成する。次いで、ゲート電極
（４０５）の側面にシリコン酸化膜あるいはシリコン窒
化膜から構成されるサイドウォール・スペーサ（４０
６）を既知のＣＶＤ技術とエッチング技術を用いて形成
する。
フィー法とドライエッチ法により、多結晶シリコンをパ
ターンニングしてゲート電極（４０５）を形成する。次
に、フォトリソグラフィー法とイオン注入法により、低
濃度のＮ型不純物拡散層（４０５）と低濃度のＰ型不純
物拡散層（４１４）を形成する。次いで、ゲート電極
（４０５）の側面にシリコン酸化膜あるいはシリコン窒
化膜から構成されるサイドウォール・スペーサ（４０
６）を既知のＣＶＤ技術とエッチング技術を用いて形成
する。
【０００４】次に、図６（ｂ）に示されるようにフォト
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層とＰ型不純物拡散層を形成する。かくしてＬＤＤ構
造としてＮ型ソース・ドレイン領域（４０７）とＰ型ソ
ース・ドレイン領域（４０８）が形成される。次いでゲ
ート電極である多結晶シリコンの表面とシリコン基板の
表面の自然酸化膜（図示せず）を除去し、コバルト膜
（４１１）をシリコン基板の加熱を行わないでスパッタ
する。その後にシリコン基板表面を空気に曝すことな
く、同じ真空装置内でＣｏＳｉ2 膜（４１６）が形成さ
れる温度にまでシリコン基板を加熱する。この場合、加
熱温度は５００℃から８００℃の温度に加熱することが
望ましい。
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層とＰ型不純物拡散層を形成する。かくしてＬＤＤ構
造としてＮ型ソース・ドレイン領域（４０７）とＰ型ソ
ース・ドレイン領域（４０８）が形成される。次いでゲ
ート電極である多結晶シリコンの表面とシリコン基板の
表面の自然酸化膜（図示せず）を除去し、コバルト膜
（４１１）をシリコン基板の加熱を行わないでスパッタ
する。その後にシリコン基板表面を空気に曝すことな
く、同じ真空装置内でＣｏＳｉ2 膜（４１６）が形成さ
れる温度にまでシリコン基板を加熱する。この場合、加
熱温度は５００℃から８００℃の温度に加熱することが
望ましい。
【０００５】次に、図６（ｃ）に示されるように硫酸、
過酸化水素混合液により、フィールド酸化膜（４０３）
およびサイドウォール・スペーサ（４０６）上に存在す
る未反応のコバルト膜（４１１）を選択的にウエットエ
ッチングする。これによれば、絶縁膜上にコバルト珪化
物が形成を阻止した状態でゲート電極上および拡散層上
のみ選択的にＣｏＳｉ2 膜を形成できると述べている。
過酸化水素混合液により、フィールド酸化膜（４０３）
およびサイドウォール・スペーサ（４０６）上に存在す
る未反応のコバルト膜（４１１）を選択的にウエットエ
ッチングする。これによれば、絶縁膜上にコバルト珪化
物が形成を阻止した状態でゲート電極上および拡散層上
のみ選択的にＣｏＳｉ2 膜を形成できると述べている。
【発明が解決しようとする課題】ところが、上述した図
５に示した従来の製造方法では、ＣｏＳｉ2 膜が形成さ
れる温度においては、絶縁膜上においてもコバルトとの
反応が生じＣｏＳｉx 膜が形成される。一旦、このよう
に形成されたＣｏＳｉx 膜は、ウエットエッチングされ
難く、例えば塩酸と過酸化水素の混合水溶液を用いてこ
の絶縁膜上に形成されたＣｏＳｉx 膜をエッチングを行
うとゲートあるいは拡散層上に形成されているＣｏＳｉ
x 膜もエッチングされてしまう。このことは、シリサイ
ドの薄膜化によるシート抵抗の増加や後の熱処理工程に
おける耐熱性の劣化によりシート抵抗の増加が深刻な問
題となってきている。
５に示した従来の製造方法では、ＣｏＳｉ2 膜が形成さ
れる温度においては、絶縁膜上においてもコバルトとの
反応が生じＣｏＳｉx 膜が形成される。一旦、このよう
に形成されたＣｏＳｉx 膜は、ウエットエッチングされ
難く、例えば塩酸と過酸化水素の混合水溶液を用いてこ
の絶縁膜上に形成されたＣｏＳｉx 膜をエッチングを行
うとゲートあるいは拡散層上に形成されているＣｏＳｉ
x 膜もエッチングされてしまう。このことは、シリサイ
ドの薄膜化によるシート抵抗の増加や後の熱処理工程に
おける耐熱性の劣化によりシート抵抗の増加が深刻な問
題となってきている。
【０００６】また、微細化、高集積化に伴い、ゲートあ
るいは拡散層寸法が１．０μｍ以下の配線幅になると配
線幅の広い領域で得られるＣｏＳｉ2 膜のシート抵抗値
に比べ高くなり、この現象は配線が微細になるにつれ顕
著になるという問題があった。
るいは拡散層寸法が１．０μｍ以下の配線幅になると配
線幅の広い領域で得られるＣｏＳｉ2 膜のシート抵抗値
に比べ高くなり、この現象は配線が微細になるにつれ顕
著になるという問題があった。
【０００７】以上のことから、微細配線を有するデバイ
スでは１．０μｍ以下の配線幅におけるゲートおよび拡
散層の配線抵抗を低くでき、かつ絶縁膜上のコバルトと
の反応を抑え選択的にゲートおよび拡散層上にＣｏＳｉ
2 膜が形成できるサリサイドプロセスが望まれていた。
スでは１．０μｍ以下の配線幅におけるゲートおよび拡
散層の配線抵抗を低くでき、かつ絶縁膜上のコバルトと
の反応を抑え選択的にゲートおよび拡散層上にＣｏＳｉ
2 膜が形成できるサリサイドプロセスが望まれていた。
【０００８】
【課題を解決するための手段】本発明は、半導体基板上
に選択的に形成される絶縁膜間に高融点金属シリサイド
層を形成する半導体装置の製造方法において、前記半導
体基板を加熱しながら高融点金属を堆積する工程と、未
反応の前記高融点金属を除去する工程と、熱処理を行っ
て高融点金属シリサイド層を形成する工程とを含む半導
体装置の製造方法である。
に選択的に形成される絶縁膜間に高融点金属シリサイド
層を形成する半導体装置の製造方法において、前記半導
体基板を加熱しながら高融点金属を堆積する工程と、未
反応の前記高融点金属を除去する工程と、熱処理を行っ
て高融点金属シリサイド層を形成する工程とを含む半導
体装置の製造方法である。
【０００９】また本発明は、半導体基板上に選択的に形
成される絶縁膜間に高融点金属シリサイド層を形成する
半導体装置の製造方法において、前記半導体基板を加熱
しながら高融点金属を堆積する工程と、真空を破ること
なく、前記半導体基板を加熱する工程と、未反応の前記
高融点金属を除去する工程と、熱処理を行って高融点金
属シリサイド層を形成する工程とを含む半導体装置の製
造方法である。
成される絶縁膜間に高融点金属シリサイド層を形成する
半導体装置の製造方法において、前記半導体基板を加熱
しながら高融点金属を堆積する工程と、真空を破ること
なく、前記半導体基板を加熱する工程と、未反応の前記
高融点金属を除去する工程と、熱処理を行って高融点金
属シリサイド層を形成する工程とを含む半導体装置の製
造方法である。
【００１０】さらに、本発明は、前記高融点金属がコバ
ルトであり、前記堆積時の半導体基板の加熱温度が２０
０℃から５００℃であることを特徴とする半導体装置の
製造方法である。
ルトであり、前記堆積時の半導体基板の加熱温度が２０
０℃から５００℃であることを特徴とする半導体装置の
製造方法である。
【００１１】さらに、また本発明は、前記高融点金属が
コバルトであり、前記堆積時の半導体基板の加熱温度が
２００℃から５００℃であり、前記真空を破ることなく
半導体基板を加熱する温度が２００℃から５００℃であ
ることを特徴とする半導体装置の製造方法である。
コバルトであり、前記堆積時の半導体基板の加熱温度が
２００℃から５００℃であり、前記真空を破ることなく
半導体基板を加熱する温度が２００℃から５００℃であ
ることを特徴とする半導体装置の製造方法である。
【００１２】さらに、本発明は、前記高融点金属がニッ
ケルであり、前記堆積時の半導体基板の加熱温度が１５
０℃から３００℃であることを特徴とする半導体装置の
製造方法である。
ケルであり、前記堆積時の半導体基板の加熱温度が１５
０℃から３００℃であることを特徴とする半導体装置の
製造方法である。
【００１３】さらに、また本発明は、前記高融点金属が
ニッケルであり、前記堆積時の半導体基板の加熱温度が
１５０℃から３００℃であり、前記真空を破ることなく
半導体基板を加熱する温度が１５０℃から３００℃であ
ることを特徴とする半導体装置の製造方法である。
ニッケルであり、前記堆積時の半導体基板の加熱温度が
１５０℃から３００℃であり、前記真空を破ることなく
半導体基板を加熱する温度が１５０℃から３００℃であ
ることを特徴とする半導体装置の製造方法である。
【００１４】さらに、本発明は、未反応の高融点金属が
コバルトであり、除去する方法が少なくとも硫酸と過酸
化水素水からなる混合液でのエッチングを含むことを特
徴とする半導体装置の製造方法である。
コバルトであり、除去する方法が少なくとも硫酸と過酸
化水素水からなる混合液でのエッチングを含むことを特
徴とする半導体装置の製造方法である。
【００１５】以上のように、上述の問題を解決するため
の手段として、本発明の半導体装置の製造方法では、例
えばコバルトをＣｏＳｉ2 膜が形成される温度より低い
温度（２００℃から５００℃）でシリコン基板を加熱し
ながらＣｏを堆積し、あるいは、次いで真空を破ること
なく真空アニールを行うことで、コバルトとシリコンの
界面に珪化二コバルト（Ｃｏ2 Ｓｉ）膜あるいは一珪化
コバルト（ＣｏＳｉ）膜を形成し、その後、熱処理を行
ってＣｏＳｉ2 膜を形成するという特徴を有している。
また、真空を破ることなく、真空アニールを行うこと
で、堆積したＣｏ膜の酸化を防止でき、その後の未反応
のＣｏ膜のエッチングを容易に行うことができるという
特徴を有している。
の手段として、本発明の半導体装置の製造方法では、例
えばコバルトをＣｏＳｉ2 膜が形成される温度より低い
温度（２００℃から５００℃）でシリコン基板を加熱し
ながらＣｏを堆積し、あるいは、次いで真空を破ること
なく真空アニールを行うことで、コバルトとシリコンの
界面に珪化二コバルト（Ｃｏ2 Ｓｉ）膜あるいは一珪化
コバルト（ＣｏＳｉ）膜を形成し、その後、熱処理を行
ってＣｏＳｉ2 膜を形成するという特徴を有している。
また、真空を破ることなく、真空アニールを行うこと
で、堆積したＣｏ膜の酸化を防止でき、その後の未反応
のＣｏ膜のエッチングを容易に行うことができるという
特徴を有している。
【００１６】
【作用】前述の従来例において示したとおり、ＣｏＳｉ
2 膜が形成される温度で加熱・堆積すると、絶縁膜と絶
縁膜上に堆積したＣｏ膜とが、反応してしまう。する
と、その後の絶縁膜上の未反応のＣｏ膜をウエットエッ
チングにより除去しようとしても、絶縁膜とＣｏ膜がど
の反応により形成されたＣｏＳｉx 膜をエッチングする
ことは困難である。また、Ｃｏ膜堆積後にシリサイド化
のために窒素雰囲気中で熱処理を行うと、熱処理時に残
留酸素により絶縁膜上に堆積されたＣｏ膜の表面が酸化
されて、Ｃｏ3 Ｏ4 膜が形成される。そのため、次いで
行う未反応のＣｏ膜をエッチングする際、硫酸、過酸化
水素水の混合液では、Ｃｏ膜のエッチングが困難であ
る。さらにゲートあるいは拡散層寸法が１．０μｍ以下
の配線幅の広い領域で得られるＣｏＳｉ2 膜のシート抵
抗値に比べ高くなり、この現象は配線が微細になるにつ
れ顕著になると言う欠点がある。
2 膜が形成される温度で加熱・堆積すると、絶縁膜と絶
縁膜上に堆積したＣｏ膜とが、反応してしまう。する
と、その後の絶縁膜上の未反応のＣｏ膜をウエットエッ
チングにより除去しようとしても、絶縁膜とＣｏ膜がど
の反応により形成されたＣｏＳｉx 膜をエッチングする
ことは困難である。また、Ｃｏ膜堆積後にシリサイド化
のために窒素雰囲気中で熱処理を行うと、熱処理時に残
留酸素により絶縁膜上に堆積されたＣｏ膜の表面が酸化
されて、Ｃｏ3 Ｏ4 膜が形成される。そのため、次いで
行う未反応のＣｏ膜をエッチングする際、硫酸、過酸化
水素水の混合液では、Ｃｏ膜のエッチングが困難であ
る。さらにゲートあるいは拡散層寸法が１．０μｍ以下
の配線幅の広い領域で得られるＣｏＳｉ2 膜のシート抵
抗値に比べ高くなり、この現象は配線が微細になるにつ
れ顕著になると言う欠点がある。
【００１７】それに対して、本発明では、例えば、コバ
ルトをＣｏＳｉ2 膜が形成される温度以下（２００℃か
ら５００℃）でシリコン基板を加熱しながら堆積し、次
いで真空を破ることなく真空アニールを行うことで、コ
バルトとシリコンの界面にＣｏ2 Ｓｉ膜あるいはＣｏＳ
ｉ膜を形成し、その後、熱処理を行ってＣｏＳｉ2 膜を
形成するものである。
ルトをＣｏＳｉ2 膜が形成される温度以下（２００℃か
ら５００℃）でシリコン基板を加熱しながら堆積し、次
いで真空を破ることなく真空アニールを行うことで、コ
バルトとシリコンの界面にＣｏ2 Ｓｉ膜あるいはＣｏＳ
ｉ膜を形成し、その後、熱処理を行ってＣｏＳｉ2 膜を
形成するものである。
【００１８】本発明のサリサイドプロセスを行うことに
より、絶縁膜上でのコバルトと絶縁膜との反応を抑える
ことができ、選択的にゲートおよび拡散層上のみにＣｏ
Ｓｉ2 膜が形成できる。
より、絶縁膜上でのコバルトと絶縁膜との反応を抑える
ことができ、選択的にゲートおよび拡散層上のみにＣｏ
Ｓｉ2 膜が形成できる。
【００１９】さらに、シリコン基板を加熱した状態でス
パッタ堆積し、次いで、真空を破ることなく真空中でシ
リコン基板加熱を行うことで、Ｃｏ2 Ｓｉ膜あるいはＣ
ｏＳｉ膜が形成される。この際、形成されるシリサイド
膜のグレインサイズは小さくかつ均一になる。これは、
シリサイド膜の発生密度はシリサイド化反応が開始され
る温度付近が最も多くなるためである。さらに、このよ
うに形成できたＣｏ2Ｓｉ膜あるいはＣｏＳｉ膜は約６
５０℃以上温度ではＣｏＳｉ2 膜になり安定する。この
際、形成されるＣｏＳｉ2 膜もグレインサイズは約０．
１μｍ以下となる。
パッタ堆積し、次いで、真空を破ることなく真空中でシ
リコン基板加熱を行うことで、Ｃｏ2 Ｓｉ膜あるいはＣ
ｏＳｉ膜が形成される。この際、形成されるシリサイド
膜のグレインサイズは小さくかつ均一になる。これは、
シリサイド膜の発生密度はシリサイド化反応が開始され
る温度付近が最も多くなるためである。さらに、このよ
うに形成できたＣｏ2Ｓｉ膜あるいはＣｏＳｉ膜は約６
５０℃以上温度ではＣｏＳｉ2 膜になり安定する。この
際、形成されるＣｏＳｉ2 膜もグレインサイズは約０．
１μｍ以下となる。
【００２０】それに対して、７００℃付近の一回の高温
度の熱処理では、コバルトとシリコンとの界面における
シリサイド化反応は不均一に生じ結果として、グレイン
サイズが不均一になり、小さなグレインは形成されな
い。グレインサイズを小さく形成できることは、微細配
線まで低抵抗化できる要素の一つである。
度の熱処理では、コバルトとシリコンとの界面における
シリサイド化反応は不均一に生じ結果として、グレイン
サイズが不均一になり、小さなグレインは形成されな
い。グレインサイズを小さく形成できることは、微細配
線まで低抵抗化できる要素の一つである。
【００２１】なぜなら、微細化・高集積化が進み、ゲー
トあるいは拡散層の配線幅と形成されたシリサイド膜の
グレインサイズが同じオーダーになってくると、一つの
グレインが配線を横切る確率が大きくなる。このことは
配線のシート抵抗を増加させたり、シート抵抗値のばら
つきを大きくさせる。
トあるいは拡散層の配線幅と形成されたシリサイド膜の
グレインサイズが同じオーダーになってくると、一つの
グレインが配線を横切る確率が大きくなる。このことは
配線のシート抵抗を増加させたり、シート抵抗値のばら
つきを大きくさせる。
【００２２】また、それとは別に、シリサイド形成後の
後工程で行う熱処理により、シリサイド膜が凝集して高
抵抗化する現象があるが、この場合でも、グレインサイ
ズが大きいほどシート抵抗の増加が著しくなる。すなわ
ち、本発明では、シリコン基板を加熱し、ついで同一真
空内でシリコン基板を加熱することで、小さいグレイン
を形成でき、その結果、グレインサイズの小さいＣｏＳ
ｉ2 膜を均一に形成できるという特徴を有している。
後工程で行う熱処理により、シリサイド膜が凝集して高
抵抗化する現象があるが、この場合でも、グレインサイ
ズが大きいほどシート抵抗の増加が著しくなる。すなわ
ち、本発明では、シリコン基板を加熱し、ついで同一真
空内でシリコン基板を加熱することで、小さいグレイン
を形成でき、その結果、グレインサイズの小さいＣｏＳ
ｉ2 膜を均一に形成できるという特徴を有している。
【００２３】これらのことから、本発明では、１．０μ
ｍ以下の配線幅におこるゲートおよび拡散層の配線抵抗
を低く実現でき、さらに絶縁膜上でのコバルトと絶縁膜
との反応も起こらず、また、コバルト膜表面も酸化され
ないため、未反応のコバルト膜を容易に除去できるた
め、選択的にゲートおよび拡散層上にＣｏＳｉ2 膜が形
成できるサリサイドプロセスである。
ｍ以下の配線幅におこるゲートおよび拡散層の配線抵抗
を低く実現でき、さらに絶縁膜上でのコバルトと絶縁膜
との反応も起こらず、また、コバルト膜表面も酸化され
ないため、未反応のコバルト膜を容易に除去できるた
め、選択的にゲートおよび拡散層上にＣｏＳｉ2 膜が形
成できるサリサイドプロセスである。
【００２４】この現象は、Ｎｉを用いたサリサイドプロ
セスについても同様のことがいえる。しかし、Ｎｉシリ
サイド膜の場合では、コバルトの場合と異なり、ＮｉＳ
ｉのモノシリサイド相が最も比抵抗が低いため、スパッ
タ温度やその後の加熱温度を低く設定する必要がある。
具体的には、１５０℃〜３００℃の範囲でスパッタ・堆
積、真空加熱を行うことが好ましい。
セスについても同様のことがいえる。しかし、Ｎｉシリ
サイド膜の場合では、コバルトの場合と異なり、ＮｉＳ
ｉのモノシリサイド相が最も比抵抗が低いため、スパッ
タ温度やその後の加熱温度を低く設定する必要がある。
具体的には、１５０℃〜３００℃の範囲でスパッタ・堆
積、真空加熱を行うことが好ましい。
【００２５】
【実施例】続いて、本発明の実施例について図面を用い
て詳細に説明する。 ［実施例１］図１は本発明の第１の実施例を製造工程順
に示した断面図である。
て詳細に説明する。 ［実施例１］図１は本発明の第１の実施例を製造工程順
に示した断面図である。
【００２６】図１（ａ）に示されるように、Ｐ型シリコ
ン基板（１０１）のＰチャネル絶縁ゲートトランジスタ
が形成される領域に、Ｎウエル（１０２）をイオン注入
法により形成する。次いで、Ｐ型シリコン基板（１０
１）の表面に、厚さ３６０ｎｍのフィールド酸化膜（１
０３）を選択酸化法により形成する。そしてフィールド
酸化膜（１０３）に囲まれた活性領域に厚さ１０ｎｍの
ゲート酸化膜（１０４）を形成し、この後、ゲート電極
材料として厚さ１５０ｎｍの多結晶シリコンを成長す
る。
ン基板（１０１）のＰチャネル絶縁ゲートトランジスタ
が形成される領域に、Ｎウエル（１０２）をイオン注入
法により形成する。次いで、Ｐ型シリコン基板（１０
１）の表面に、厚さ３６０ｎｍのフィールド酸化膜（１
０３）を選択酸化法により形成する。そしてフィールド
酸化膜（１０３）に囲まれた活性領域に厚さ１０ｎｍの
ゲート酸化膜（１０４）を形成し、この後、ゲート電極
材料として厚さ１５０ｎｍの多結晶シリコンを成長す
る。
【００２７】次いで、既知の方法であるフォトリソグラ
フィー法とイオン注入法により、多結晶シリコンをパタ
ーンニングしてゲート電極（１０５）とする。次に、フ
ォトリソグラフィー法とイオン注入法により、低濃度の
Ｎ型不純物拡散層（１１７）と低濃度のＰ型不純物拡散
層（１１８）を順次形成する。さらに、全面に厚さ７０
ｎｍのシリコン酸化膜を成長し、エッチバック法によ
り、ゲート電極（１０５）の側面にサイドウォール・ス
ペーサ（１０６）を形成する。
フィー法とイオン注入法により、多結晶シリコンをパタ
ーンニングしてゲート電極（１０５）とする。次に、フ
ォトリソグラフィー法とイオン注入法により、低濃度の
Ｎ型不純物拡散層（１１７）と低濃度のＰ型不純物拡散
層（１１８）を順次形成する。さらに、全面に厚さ７０
ｎｍのシリコン酸化膜を成長し、エッチバック法によ
り、ゲート電極（１０５）の側面にサイドウォール・ス
ペーサ（１０６）を形成する。
【００２８】次に、図１（ｂ）に示されるようにフォト
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層、Ｐ型不純物拡散層、Ｎ型多結晶シリコンゲート
（１０９ａ）およびＰ型多結晶シリコンゲート（１０９
ｂ）を形成する。イオン注入後は窒素雰囲気中、９００
℃、２０分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてＬＤＤ構造としてＮ型ソー
ス・ドレイン領域（１０７）とＰ型ソース・ドレイン領
域（１０８）が形成される。
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層、Ｐ型不純物拡散層、Ｎ型多結晶シリコンゲート
（１０９ａ）およびＰ型多結晶シリコンゲート（１０９
ｂ）を形成する。イオン注入後は窒素雰囲気中、９００
℃、２０分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてＬＤＤ構造としてＮ型ソー
ス・ドレイン領域（１０７）とＰ型ソース・ドレイン領
域（１０８）が形成される。
【００２９】次いで、ゲート電極である多結晶シリコン
の表面とシリコン基板表面の自然酸化膜（図示せず）を
希フッ酸により除去し、厚さ１０ｎｍのコバルト膜（１
１１）を例えば４５０℃に加熱した半導体基板上にスパ
ッタ法により堆積し、次いで、同一真空中内で５分間の
基板加熱を行う。このとき、コバルト膜とシリコンが接
触している部分ではＣｏ2 Ｓｉ膜（１１４）が１５ｎｍ
程度の厚みで形成される。この５分間の基板加熱は必ず
しもスパッタ堆積を行った真空室中で行われる必要はな
く、真空を破らずに別の真空室に搬送してから行っても
良い。
の表面とシリコン基板表面の自然酸化膜（図示せず）を
希フッ酸により除去し、厚さ１０ｎｍのコバルト膜（１
１１）を例えば４５０℃に加熱した半導体基板上にスパ
ッタ法により堆積し、次いで、同一真空中内で５分間の
基板加熱を行う。このとき、コバルト膜とシリコンが接
触している部分ではＣｏ2 Ｓｉ膜（１１４）が１５ｎｍ
程度の厚みで形成される。この５分間の基板加熱は必ず
しもスパッタ堆積を行った真空室中で行われる必要はな
く、真空を破らずに別の真空室に搬送してから行っても
良い。
【００３０】次に、図１（ｃ）に示されるように、窒素
雰囲気中で５００℃３０秒の急速熱処理（ＲＴＡ）する
ことにより、Ｃｏ2 Ｓｉ膜が相転移し、２０ｎｍの膜厚
のＣｏＳｉ膜（１１５）が形成される。
雰囲気中で５００℃３０秒の急速熱処理（ＲＴＡ）する
ことにより、Ｃｏ2 Ｓｉ膜が相転移し、２０ｎｍの膜厚
のＣｏＳｉ膜（１１５）が形成される。
【００３１】次に、図１（ｄ）に示されるように、硫酸
水と過酸化水素水の混合液により、絶縁膜上の未反応の
Ｃｏ膜のみを選択的にウエットエッチング・除去する。
次いで、窒素雰囲気中で、８００℃１０秒のＲＴＡを行
い、ＣｏＳｉ膜を３５ｎｍ程度の膜厚のＣｏＳｉ2 膜
（１１６）に相転移させる。
水と過酸化水素水の混合液により、絶縁膜上の未反応の
Ｃｏ膜のみを選択的にウエットエッチング・除去する。
次いで、窒素雰囲気中で、８００℃１０秒のＲＴＡを行
い、ＣｏＳｉ膜を３５ｎｍ程度の膜厚のＣｏＳｉ2 膜
（１１６）に相転移させる。
【００３２】以上のように形成されたＣｏＳｉ2 膜によ
り、線幅０．５μｍのＮ型不純物拡散層とＰ型不純物拡
散層上、および線幅０．２μｍのＮ型多結晶シリコンゲ
ートとＰ型多結晶シリコンゲート上でそれぞれ低いシー
ト抵抗値が得られ、Ｎ型とＰ型上で同一のシート抵抗値
であった。
り、線幅０．５μｍのＮ型不純物拡散層とＰ型不純物拡
散層上、および線幅０．２μｍのＮ型多結晶シリコンゲ
ートとＰ型多結晶シリコンゲート上でそれぞれ低いシー
ト抵抗値が得られ、Ｎ型とＰ型上で同一のシート抵抗値
であった。
【００３３】本発明により得られた実験結果を図４およ
び図５に示す。図４および図５は、本発明の製造方法で
形成したコバルトシリサイド膜のシート抵抗の配線幅依
存性結果を示すものである。
び図５に示す。図４および図５は、本発明の製造方法で
形成したコバルトシリサイド膜のシート抵抗の配線幅依
存性結果を示すものである。
【００３４】図４において、横軸はＷｐｏｌｙ（μ
ｍ）、縦軸はシート抵抗（ＳｈｅｅｔＲｅｓｉｓｔａｎ
ｃｅ（Ω／ｓｑ））である。
ｍ）、縦軸はシート抵抗（ＳｈｅｅｔＲｅｓｉｓｔａｎ
ｃｅ（Ω／ｓｑ））である。
【００３５】また、図５において、横軸はＷｄｉｆｆ
（μｍ）、縦軸はシート抵抗（Ｓｈｅｅｔ Ｒｅｓｉｓ
ｔａｎｃｅ（Ω／ｓｑ））である。
（μｍ）、縦軸はシート抵抗（Ｓｈｅｅｔ Ｒｅｓｉｓ
ｔａｎｃｅ（Ω／ｓｑ））である。
【００３６】図４（ａ）はＮ型ゲート（Ｎ・Ｇａｔ
ｅ）、図４（ｂ）はＰ型ゲート（Ｐ・Ｇａｔｅ）、図５
（ｃ）はＮ型拡散層（Ｎ・ｄｉｆｆｕｓｉｏｎｌａｙｅ
ｒ）、図５（ｄ）はＰ型拡散層（Ｐ・ｄｉｆｆｕｓｉｏ
ｎｌａｙｅｒ）上に、それぞれ形成した場合におけるシ
ート抵抗の配線幅依存性である。
ｅ）、図４（ｂ）はＰ型ゲート（Ｐ・Ｇａｔｅ）、図５
（ｃ）はＮ型拡散層（Ｎ・ｄｉｆｆｕｓｉｏｎｌａｙｅ
ｒ）、図５（ｄ）はＰ型拡散層（Ｐ・ｄｉｆｆｕｓｉｏ
ｎｌａｙｅｒ）上に、それぞれ形成した場合におけるシ
ート抵抗の配線幅依存性である。
【００３７】コバルトのスパッタ膜厚１５ｎｍと一定で
ある。
ある。
【００３８】図４および図５において、▲は、基板を加
熱しないでＣｏをスパッタしたものである。○は、４５
０℃の基板加熱をした状態でコバルトをスパッタしたも
のである。●は、４５０℃の基板加熱をした状態でコバ
ルトをスパッタし、次いで、同一真空中で４５０℃基板
加熱を５分間行ったものである。
熱しないでＣｏをスパッタしたものである。○は、４５
０℃の基板加熱をした状態でコバルトをスパッタしたも
のである。●は、４５０℃の基板加熱をした状態でコバ
ルトをスパッタし、次いで、同一真空中で４５０℃基板
加熱を５分間行ったものである。
【００３９】その後の工程は、１ｓｔランプアニールと
して窒素雰囲気中５００℃３０秒間のＲＴＡを行い、次
いで絶縁膜上の未反応のコバルト膜をウエットエッチン
グした後、ＣｏＳｉ2 膜を形成するために２ｎｄシンタ
ーとして窒素雰囲気中８００℃１０秒間のＲＴＡを行っ
ている。
して窒素雰囲気中５００℃３０秒間のＲＴＡを行い、次
いで絶縁膜上の未反応のコバルト膜をウエットエッチン
グした後、ＣｏＳｉ2 膜を形成するために２ｎｄシンタ
ーとして窒素雰囲気中８００℃１０秒間のＲＴＡを行っ
ている。
【００４０】図３および図４から明らかなように、▲の
基板を加熱しないでコバルト膜をスパッタしたものは、
シート抵抗値は高くばらつき、Ｐ型上のゲートおよび拡
散層のシート抵抗がＮ型に比べて高くなっており、下地
不純物に対して依存性が見られる。
基板を加熱しないでコバルト膜をスパッタしたものは、
シート抵抗値は高くばらつき、Ｐ型上のゲートおよび拡
散層のシート抵抗がＮ型に比べて高くなっており、下地
不純物に対して依存性が見られる。
【００４１】それに対して、○の４５０℃で基板を加熱
しながらコバルト膜をスパッタした場合では、シート抵
抗値が著しく減少し１０Ω／□以下の値が得られ、かつ
下地不純物の依存性が見られなくなっている。
しながらコバルト膜をスパッタした場合では、シート抵
抗値が著しく減少し１０Ω／□以下の値が得られ、かつ
下地不純物の依存性が見られなくなっている。
【００４２】●の４５０℃の基板加熱をした状態でコバ
ルト膜をスパッタし、次いで、同一真空中で４５０℃基
板加熱を５分間行ったものでは、さらに、シート抵抗値
が減少し、５Ω／□以下の低いソート抵抗値が得られ、
シート抵抗値のばらつきも小さい。これらの結果から、
基板加熱を行いながらコバルト膜をスパッタし、次い
で、スパッタ後に真空を破らずに真空室内で加熱するこ
とは、微細配線を有するＣＭＯＳデバイスにおいて効果
があることがわかる。 ［実施例２］続いて、本発明の第２の実施例について図
２を用いて詳細に説明する。図２は本発明の実施例を製
造工程順に示した断面図である。
ルト膜をスパッタし、次いで、同一真空中で４５０℃基
板加熱を５分間行ったものでは、さらに、シート抵抗値
が減少し、５Ω／□以下の低いソート抵抗値が得られ、
シート抵抗値のばらつきも小さい。これらの結果から、
基板加熱を行いながらコバルト膜をスパッタし、次い
で、スパッタ後に真空を破らずに真空室内で加熱するこ
とは、微細配線を有するＣＭＯＳデバイスにおいて効果
があることがわかる。 ［実施例２］続いて、本発明の第２の実施例について図
２を用いて詳細に説明する。図２は本発明の実施例を製
造工程順に示した断面図である。
【００４３】図２（ａ）に示されるように、Ｐ型シリコ
ン基板（２０１）のＰチャネル絶縁ゲートトランジスタ
が形成される領域に、Ｎウエル（２０２）をイオン注入
法により形成する。次いで、Ｐ型シリコン基板（２０
１）の表面に、厚さ３６０ｎｍのフィールド酸化膜（２
０３）を選択酸化法により形成する。そしてフィールド
酸化膜（２０３）に囲まれた活性領域に厚さ１０ｎｍの
ゲート酸化膜（２０４）を形成し、この後、ゲート電極
材料として厚さ１５０ｎｍの多結晶シリコンを成長す
る。
ン基板（２０１）のＰチャネル絶縁ゲートトランジスタ
が形成される領域に、Ｎウエル（２０２）をイオン注入
法により形成する。次いで、Ｐ型シリコン基板（２０
１）の表面に、厚さ３６０ｎｍのフィールド酸化膜（２
０３）を選択酸化法により形成する。そしてフィールド
酸化膜（２０３）に囲まれた活性領域に厚さ１０ｎｍの
ゲート酸化膜（２０４）を形成し、この後、ゲート電極
材料として厚さ１５０ｎｍの多結晶シリコンを成長す
る。
【００４４】次いで、既知の方法であるフォトリソグラ
フィー法とイオン注入法により、多結晶シリコンをパタ
ーンニングしてゲート電極（２０５）とする。次に、フ
ォトリソグラフィー法とイオン注入法により、低濃度の
Ｎ型不純物拡散層（２１７）と低濃度のＰ型不純物拡散
層（２１８）を順次形成する。さらに、全面に厚さ７０
ｎｍのシリコン酸化膜を成長し、エッチバック法によ
り、ゲート電極（２０５）の側面にサイドウォール・ス
ペーサ（２０６）を形成する。
フィー法とイオン注入法により、多結晶シリコンをパタ
ーンニングしてゲート電極（２０５）とする。次に、フ
ォトリソグラフィー法とイオン注入法により、低濃度の
Ｎ型不純物拡散層（２１７）と低濃度のＰ型不純物拡散
層（２１８）を順次形成する。さらに、全面に厚さ７０
ｎｍのシリコン酸化膜を成長し、エッチバック法によ
り、ゲート電極（２０５）の側面にサイドウォール・ス
ペーサ（２０６）を形成する。
【００４５】次に、図２（ｂ）に示されるようにフォト
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層、Ｐ型不純物拡散層、Ｎ型多結晶シリコンゲート
（２０９ａ）およびＰ型多結晶シリコンゲート（２０９
ｂ）を形成する。イオン注入後は窒素雰囲気中、９００
℃、２０分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてＬＤＤ構造としてＮ型ソー
ス・ドレイン領域（２０７）とＰ型ソース・ドレイン領
域（２０８）が形成される。
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層、Ｐ型不純物拡散層、Ｎ型多結晶シリコンゲート
（２０９ａ）およびＰ型多結晶シリコンゲート（２０９
ｂ）を形成する。イオン注入後は窒素雰囲気中、９００
℃、２０分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてＬＤＤ構造としてＮ型ソー
ス・ドレイン領域（２０７）とＰ型ソース・ドレイン領
域（２０８）が形成される。
【００４６】次いで、ゲート電極である多結晶シリコン
の表面とシリコン基板表面の自然酸化膜（図示せず）を
希フッ酸により除去し、厚さ２０ｎｍのニッケル膜（２
１１）を例えば２００℃に加熱した半導体基板上にスパ
ッタ法により堆積し、次いで、同一真空中内で５分間の
基板加熱を行う。このとき、ニッケルとシリコンが接触
している部分ではＮｉ2 Ｓｉ膜（２１４）が３０ｎｍ程
度の厚みで形成される。実施例１と同様にこの５分間の
基板加熱は必ずしもスパッタ堆積を行った真空室中で行
われる必要はなく、真空を破らずに別の真空室に搬送し
てから行っても良い。
の表面とシリコン基板表面の自然酸化膜（図示せず）を
希フッ酸により除去し、厚さ２０ｎｍのニッケル膜（２
１１）を例えば２００℃に加熱した半導体基板上にスパ
ッタ法により堆積し、次いで、同一真空中内で５分間の
基板加熱を行う。このとき、ニッケルとシリコンが接触
している部分ではＮｉ2 Ｓｉ膜（２１４）が３０ｎｍ程
度の厚みで形成される。実施例１と同様にこの５分間の
基板加熱は必ずしもスパッタ堆積を行った真空室中で行
われる必要はなく、真空を破らずに別の真空室に搬送し
てから行っても良い。
【００４７】次に、図２（ｃ）に示されるように、硫酸
水と過酸化水素水の混合液により、絶縁膜上の未反応の
ニッケル膜のみを選択的に除去する。次いで、窒素雰囲
気中で、４５０℃３０秒のＲＴＡを行い、Ｎｉ2 Ｓｉ膜
が相転移により、４５ｎｍ程度の膜厚のＮｉＳｉ膜（２
１５）が形成される。
水と過酸化水素水の混合液により、絶縁膜上の未反応の
ニッケル膜のみを選択的に除去する。次いで、窒素雰囲
気中で、４５０℃３０秒のＲＴＡを行い、Ｎｉ2 Ｓｉ膜
が相転移により、４５ｎｍ程度の膜厚のＮｉＳｉ膜（２
１５）が形成される。
【００４８】以上説明したように、本発明によれば、絶
縁膜間に高融点金属シリサイド層を形成する半導体装置
の製造方法において、絶縁膜上の高融点金属との反応を
抑えることができ、選択的にゲートおよび拡散層上に高
融点金属シリサイド層が形成できる。 ［実施例３］続いて、本発明の第３の実施例について図
３を用いて詳細に説明する。図３は本発明の実施例を製
造工程順に示した断面図である。
縁膜間に高融点金属シリサイド層を形成する半導体装置
の製造方法において、絶縁膜上の高融点金属との反応を
抑えることができ、選択的にゲートおよび拡散層上に高
融点金属シリサイド層が形成できる。 ［実施例３］続いて、本発明の第３の実施例について図
３を用いて詳細に説明する。図３は本発明の実施例を製
造工程順に示した断面図である。
【００４９】図３（ａ）に示されるように、Ｐ型シリコ
ン基板（３０１）のＰチャネル絶縁ゲートトランジスタ
が形成される領域に、Ｎウエル（３０２）をイオン注入
法により形成する。次いで、Ｐ型シリコン基板（３０
１）の表面に、厚さ３６０ｎｍのフィールド酸化膜（３
０３）を選択酸化法により形成する。そしてフィールド
酸化膜（３０３）に囲まれた活性領域に厚さ１０ｎｍの
ゲート酸化膜（３０４）を形成し、この後、ゲート電極
材料として厚さ１５０ｎｍの多結晶シリコンを成長す
る。
ン基板（３０１）のＰチャネル絶縁ゲートトランジスタ
が形成される領域に、Ｎウエル（３０２）をイオン注入
法により形成する。次いで、Ｐ型シリコン基板（３０
１）の表面に、厚さ３６０ｎｍのフィールド酸化膜（３
０３）を選択酸化法により形成する。そしてフィールド
酸化膜（３０３）に囲まれた活性領域に厚さ１０ｎｍの
ゲート酸化膜（３０４）を形成し、この後、ゲート電極
材料として厚さ１５０ｎｍの多結晶シリコンを成長す
る。
【００５０】次いで、既知の方法であるフォトリソグラ
フィー法とイオン注入法により、多結晶シリコンをパタ
ーンニングしてゲート電極（３０５）とする。次に、フ
ォトリソグラフィー法とイオン注入法により、低濃度の
Ｎ型不純物拡散層（３１７）と低濃度のＰ型不純物拡散
層（３１８）を順次形成する。さらに、全面に厚さ７０
ｎｍのシリコン酸化膜を成長し、エッチバック法によ
り、ゲート電極（３０５）の側面にサイドウォール・ス
ペーサ（３０６）を形成する。
フィー法とイオン注入法により、多結晶シリコンをパタ
ーンニングしてゲート電極（３０５）とする。次に、フ
ォトリソグラフィー法とイオン注入法により、低濃度の
Ｎ型不純物拡散層（３１７）と低濃度のＰ型不純物拡散
層（３１８）を順次形成する。さらに、全面に厚さ７０
ｎｍのシリコン酸化膜を成長し、エッチバック法によ
り、ゲート電極（３０５）の側面にサイドウォール・ス
ペーサ（３０６）を形成する。
【００５１】次に、図３（ｂ）に示されるようにフォト
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層、Ｐ型不純物拡散層、Ｎ型多結晶シリコンゲート
（３０９ａ）およびＰ型多結晶シリコンゲート（３０９
ｂ）を形成する。イオン注入後は窒素雰囲気中、９００
℃、２０分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてＬＤＤ構造としてＮ型ソー
ス・ドレイン領域（３０７）とＰ型ソース・ドレイン領
域（３０８）が形成される。
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層、Ｐ型不純物拡散層、Ｎ型多結晶シリコンゲート
（３０９ａ）およびＰ型多結晶シリコンゲート（３０９
ｂ）を形成する。イオン注入後は窒素雰囲気中、９００
℃、２０分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてＬＤＤ構造としてＮ型ソー
ス・ドレイン領域（３０７）とＰ型ソース・ドレイン領
域（３０８）が形成される。
【００５２】次いで、ゲート電極である多結晶シリコン
の表面とシリコン基板表面の自然酸化膜（図示せず）を
希フッ酸により除去し、厚さ１０ｎｍのコバルト膜（３
１１）を例えば４７５℃に加熱した半導体基板上にスパ
ッタ法により堆積し、次いで、同一真空中内で２分間の
基板加熱を行う。このとき、コバルトとシリコンが接触
している部分ではＣｏＳｉ膜（３１４）が１５ｎｍ程度
の厚みで形成される。実施例１、２と同様にこの５分間
の基板加熱は必ずしもスパッタ堆積を行った真空室中で
行われる必要はなく、真空を破らずに別の真空室に搬送
してから行っても良い。
の表面とシリコン基板表面の自然酸化膜（図示せず）を
希フッ酸により除去し、厚さ１０ｎｍのコバルト膜（３
１１）を例えば４７５℃に加熱した半導体基板上にスパ
ッタ法により堆積し、次いで、同一真空中内で２分間の
基板加熱を行う。このとき、コバルトとシリコンが接触
している部分ではＣｏＳｉ膜（３１４）が１５ｎｍ程度
の厚みで形成される。実施例１、２と同様にこの５分間
の基板加熱は必ずしもスパッタ堆積を行った真空室中で
行われる必要はなく、真空を破らずに別の真空室に搬送
してから行っても良い。
【００５３】次に、図２（ｃ）に示されるように、硫酸
水と過酸化水素水の混合液により、絶縁膜上の未反応の
ニッケル膜のみを選択的に除去する。この場合には、実
施例１と異なり、窒素雰囲気中で５００℃３０秒の急速
熱処理（ＲＴＡ）を行わないため、ＲＴＡ中に絶縁膜上
のコバルトが酸化されないため、未反応のコバルトのウ
エットエッチングが容易にでき、プロセスマージンが拡
大できる。次いで、窒素雰囲気中で、８００℃１０秒の
ＲＴＡを行い、ＣｏＳｉ膜が相転移により、３５ｎｍ程
度の膜厚のＣｏＳｉ2 膜（３１５）が形成される。
水と過酸化水素水の混合液により、絶縁膜上の未反応の
ニッケル膜のみを選択的に除去する。この場合には、実
施例１と異なり、窒素雰囲気中で５００℃３０秒の急速
熱処理（ＲＴＡ）を行わないため、ＲＴＡ中に絶縁膜上
のコバルトが酸化されないため、未反応のコバルトのウ
エットエッチングが容易にでき、プロセスマージンが拡
大できる。次いで、窒素雰囲気中で、８００℃１０秒の
ＲＴＡを行い、ＣｏＳｉ膜が相転移により、３５ｎｍ程
度の膜厚のＣｏＳｉ2 膜（３１５）が形成される。
【００５４】以上説明したように、本発明によれば、絶
縁膜間に高融点金属シリサイド層を形成する半導体装置
の製造方法において、絶縁膜上の高融点金属との反応を
抑えることができ、選択的にゲートおよび拡散層上に高
融点金属シリサイド層が形成できる。
縁膜間に高融点金属シリサイド層を形成する半導体装置
の製造方法において、絶縁膜上の高融点金属との反応を
抑えることができ、選択的にゲートおよび拡散層上に高
融点金属シリサイド層が形成できる。
【００５５】具体的には、絶縁膜上のコバルトあるいは
ニッケルとの反応を抑えることができ、選択的にゲート
および拡散層上にそれぞれ、ＣｏＳｉ2 膜、ＮｉＳｉ膜
が形成できる。
ニッケルとの反応を抑えることができ、選択的にゲート
および拡散層上にそれぞれ、ＣｏＳｉ2 膜、ＮｉＳｉ膜
が形成できる。
【００５６】また、半導体基板を加熱した状態でスパッ
タすることと、次いで、同一真空中で基板加熱を行うこ
とで、グレインサイズの小さいＣｏＳｉ2 膜、ＮｉＳｉ
膜が実現でき、選択的にゲートおよび拡散層上に低抵抗
なＣｏＳｉ2 膜あるいはＮｉＳｉ膜が形成できるという
効果を奏するものである。
タすることと、次いで、同一真空中で基板加熱を行うこ
とで、グレインサイズの小さいＣｏＳｉ2 膜、ＮｉＳｉ
膜が実現でき、選択的にゲートおよび拡散層上に低抵抗
なＣｏＳｉ2 膜あるいはＮｉＳｉ膜が形成できるという
効果を奏するものである。
【図１】本発明の第１の実施例について工程順に示した
断面図。
断面図。
【図２】本発明の第２の実施例について工程順に示した
断面図。
断面図。
【図３】本発明の第３の実施例について工程順に示した
断面図。
断面図。
【図４】本発明の製造方法で形成したコバルトシリサイ
ド膜のシート抵抗の配線幅依存性結果を示した図。
ド膜のシート抵抗の配線幅依存性結果を示した図。
【図５】本発明の製造方法で形成したコバルトシリサイ
ド膜のシート抵抗の配線幅依存性結果を示した図。
ド膜のシート抵抗の配線幅依存性結果を示した図。
【図６】従来例に工程順に示した断面図。
１０１ Ｐ型シリコン基板 １０２ Ｎウエル １０３ フィールド酸化膜 １０４ ゲート酸化膜 １０５ ゲート電極 １０６ サイドウォール・スペーサ １０７ Ｎ型ソース・ドレイン領域 １０８ Ｐ型ソース・ドレイン領域 １０９ａ Ｎ型多結晶シリコンゲート １０９ｂ Ｐ型多結晶シリコンゲート １１１ コバルト膜 １１４ Ｃｏ2 Ｓｉ膜 １１５ ＣｏＳｉ膜 １１６ ＣｏＳｉ2 膜 １１７ 低濃度のＮ型不純物拡散層 １１８ 低濃度のＰ型不純物拡散層 ２０１ Ｐ型シリコン基板 ２０２ Ｎウエル ２０３ フィールド酸化膜 ２０４ ゲート酸化膜 ２０５ ゲート電極 ２０６ サイドウォール・スペーサ ２０７ Ｎ型ソース・ドレイン領域 ２０８ Ｐ型ソース・ドレイン領域 ２０９ａ Ｎ型多結晶シリコンゲート ２０９ｂ Ｐ型多結晶シリコンゲート ２１１ ニッケル膜 ２１４ Ｎｉ2 Ｓｉ膜 ２１５ ＮｉＳｉ膜 ２１７ 低濃度のＮ型不純物拡散層 ２１８ 低濃度のＰ型不純物拡散層 ３０１ Ｐ型シリコン基板 ３０２ Ｎウエル ３０３ フィールド酸化膜 ３０４ ゲート酸化膜 ３０５ ゲート電極 ３０６ サイドウォール・スペーサ ３０７ Ｎ型ソース・ドレイン領域 ３０８ Ｐ型ソース・ドレイン領域 ３０９ａ Ｎ型多結晶シリコンゲート ３０９ｂ Ｐ型多結晶シリコンゲート ３１１ ニッケル膜 ３１４ ＣｏＳｉ膜 ３１５ ＣｏＳｉ2 膜 ３１７ 低濃度のＮ型不純物拡散層 ３１８ 低濃度のＰ型不純物拡散層 ４０１ Ｐ型シリコン基板 ４０２ Ｎウエル ４０３ フィールド酸化膜 ４０４ ゲート酸化膜 ４０５ ゲート電極 ４０６ サイドウォール・スペーサ ４０７ Ｎ型ソース・ドレイン領域 ４０８ Ｐ型ソース・ドレイン領域 ４１１ Ｃｏ膜 ４１６ Ｃｏ2 Ｓｉ膜 ４１２ 低濃度Ｎ型不純物拡散層 ４１３ 低濃度Ｐ型不純物拡散層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872
Claims (5)
- 【請求項１】 半導体基板上に選択的に形成される絶縁
膜間に高融点金属シリサイド層を形成する半導体装置の
製造方法において、前記半導体基板を２００℃から５０
０℃に加熱しながらコバルトを堆積する工程と、未反応
の前記コバルトを除去する工程と、熱処理を行ってコバ
ルトシリサイド層を形成する工程とを含む半導体装置の
製造方法。 - 【請求項２】 半導体基板上に選択的に形成される絶縁
膜間に高融点金属シリサイド層を形成する半導体装置の
製造方法において、前記半導体基板を２００℃から５０
０℃に加熱しながらコバルトを堆積する工程と、真空を
破ることなく前記半導体基板を２００℃から５００℃に
加熱する工程と、未反応の前記コバルトを除去する工程
と、熱処理を行ってコバルトシリサイド層を形成する工
程とを含む半導体装置の製造方法。 - 【請求項３】 半導体基板上に選択的に形成される絶縁
膜間に高融点金属シリサイド層を形成する半導体装置の
製造方法において、前記半導体基板を１５０℃から３０
０℃に加熱しながらニッケルを堆積する工程と、未反応
の前記ニッケルを除去する工程と、熱処理を行ってニッ
ケルシリサイド層を形成する工程とを含む半導体装置の
製造方法。 - 【請求項４】 半導体基板上に選択的に形成される絶縁
膜間に高融点金属シリサイド層を形成する半導体装置の
製造方法において、前記半導体基板を１５０℃から３０
０℃に加熱しながらニッケルを堆積する工程と、真空を
破ることなく前記半導体基板を１５０℃から３００℃に
加熱する工程と、未反応の前記ニッケルを除去する工程
と、熱処理を行ってニッケルシリサイド層を形成する工
程とを含む半導体装置の製造方法。 - 【請求項５】 半導体基板上に選択的に形成される絶縁
膜間に高融点金属シリサイド層を形成する半導体装置の
製造方法において、前記半導体基板を加熱しながらコバ
ルトを堆積する工程と、真空を破ることなく前記半導体
基板を２００℃から５００℃に加熱する工程と、少なく
とも硫酸と過酸化水素水を含む混合液により未反応の前
記コバルトをエッチング除去する工程と、熱処理を行っ
てコバルトシリサイド層を形成する工程とを含む半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8146993A JP2820122B2 (ja) | 1995-06-23 | 1996-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18075595 | 1995-06-23 | ||
| JP7-180755 | 1995-06-23 | ||
| JP8146993A JP2820122B2 (ja) | 1995-06-23 | 1996-06-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0969497A JPH0969497A (ja) | 1997-03-11 |
| JP2820122B2 true JP2820122B2 (ja) | 1998-11-05 |
Family
ID=26477671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8146993A Expired - Fee Related JP2820122B2 (ja) | 1995-06-23 | 1996-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2820122B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337272B1 (en) | 1999-02-24 | 2002-01-08 | Nec Corporation | Method of manufacturing a semiconductor device |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6858484B2 (en) | 2000-02-04 | 2005-02-22 | Hitachi, Ltd. | Method of fabricating semiconductor integrated circuit device |
| US6693001B2 (en) | 1997-03-14 | 2004-02-17 | Renesas Technology Corporation | Process for producing semiconductor integrated circuit device |
| US6071782A (en) * | 1998-02-13 | 2000-06-06 | Sharp Laboratories Of America, Inc. | Partial silicidation method to form shallow source/drain junctions |
| JPH11283935A (ja) * | 1998-03-30 | 1999-10-15 | Nec Corp | 半導体装置の製造方法 |
| JP3216807B2 (ja) | 1998-10-02 | 2001-10-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2000195821A (ja) | 1998-12-24 | 2000-07-14 | Nec Corp | 半導体製造方法及び装置 |
| JP3379464B2 (ja) | 1999-02-26 | 2003-02-24 | 日本電気株式会社 | 半導体装置の製造方法及びスパッタリング装置 |
| JP3426170B2 (ja) | 1999-11-26 | 2003-07-14 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP2002076138A (ja) * | 2000-08-28 | 2002-03-15 | Mitsubishi Electric Corp | デュアルゲート構造を有する半導体装置の製造方法、およびその方法により製造された半導体装置 |
| EP1411146B1 (en) * | 2002-10-17 | 2010-06-09 | Samsung Electronics Co., Ltd. | Method of forming cobalt silicide film and method of manufacturing semiconductor device having cobalt silicide film |
| JP3888330B2 (ja) | 2003-04-23 | 2007-02-28 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2007273490A (ja) * | 2004-03-30 | 2007-10-18 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| JP4812502B2 (ja) * | 2005-04-25 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008172013A (ja) * | 2007-01-11 | 2008-07-24 | Oki Electric Ind Co Ltd | Ｍｏｓ型電界効果トランジスタの製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102074A (ja) * | 1991-10-07 | 1993-04-23 | Sony Corp | Ｍｏｓトランジスタ |
-
1996
- 1996-06-10 JP JP8146993A patent/JP2820122B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337272B1 (en) | 1999-02-24 | 2002-01-08 | Nec Corporation | Method of manufacturing a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0969497A (ja) | 1997-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891092B2 (ja) | 半導体装置の製造方法 | |
| JP3285934B2 (ja) | 半導体装置の製造方法 | |
| JP2820122B2 (ja) | 半導体装置の製造方法 | |
| JP2630292B2 (ja) | 半導体装置の製造方法 | |
| US6383906B1 (en) | Method of forming junction-leakage free metal salicide in a semiconductor wafer with ultra-low silicon consumption | |
| JPH0878361A (ja) | 半導体装置の製造方法 | |
| JP2956583B2 (ja) | 半導体装置とその製造方法 | |
| JP3175725B2 (ja) | 半導体装置の製造方法 | |
| JP3009979B2 (ja) | 半導体装置及びその製造方法 | |
| JP2930042B2 (ja) | 半導体装置の製造方法 | |
| JP3216807B2 (ja) | 半導体装置の製造方法 | |
| JP3486118B2 (ja) | 半導体装置の製造方法 | |
| JPH05304108A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20060003534A1 (en) | Salicide process using bi-metal layer and method of fabricating semiconductor device using the same | |
| JP3376158B2 (ja) | 半導体装置の製造方法 | |
| JP2003051459A (ja) | 半導体素子のシリサイド膜の形成方法 | |
| JP3362722B2 (ja) | 半導体装置の製造方法 | |
| JPH11195619A (ja) | 半導体装置の製造方法 | |
| JPH09115860A (ja) | 電子装置およびその製造方法 | |
| TWI222113B (en) | Silicide layer and fabrication method thereof and method for fabricating metal-oxide semiconductor transistor | |
| JPH0536632A (ja) | 半導体装置の製造方法 | |
| JP3435943B2 (ja) | 半導体装置およびその製造方法 | |
| US20060160361A1 (en) | Nickel salicide process and method of fabricating a semiconductor device using the same | |
| JPH11204784A (ja) | 半導体装置の製造方法 | |
| JP3501107B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |