JP2865115B2 - デスタッフ回路 - Google Patents
デスタッフ回路Info
- Publication number
- JP2865115B2 JP2865115B2 JP3237851A JP23785191A JP2865115B2 JP 2865115 B2 JP2865115 B2 JP 2865115B2 JP 3237851 A JP3237851 A JP 3237851A JP 23785191 A JP23785191 A JP 23785191A JP 2865115 B2 JP2865115 B2 JP 2865115B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- clock
- phase difference
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、基幹伝送系、公衆網、
加入者系等の伝送系に用いられるディジタル伝送／交換
システムに使用される受信装置のデスタッフ回路に関す
るものである。
加入者系等の伝送系に用いられるディジタル伝送／交換
システムに使用される受信装置のデスタッフ回路に関す
るものである。
【０００２】
【従来の技術】ディジタル伝送系において、同期伝送を
行う方式としてスタッフ多重方式がある。例えば、ＳＯ
ＮＥＴ（Synchronous Optical NETwork ）においては、
バイト単位のスタッフ多重により同期伝送を可能として
いる。
行う方式としてスタッフ多重方式がある。例えば、ＳＯ
ＮＥＴ（Synchronous Optical NETwork ）においては、
バイト単位のスタッフ多重により同期伝送を可能として
いる。
【０００３】図３に従来のスタッフ多重装置における受
信装置のデスタッフ回路を示す。デスタッフ回路は、ス
タッフ多重された受信データＲＤと受信クロック信号Ｒ
Ｃとデスタッフ制御信号ＤＣとを受け、受信クロック信
号ＲＣとデスタッフ制御信号ＤＣとを用いて受信データ
ＲＤのデスタッフ処理を行い出力データＯＤを出力す
る。
信装置のデスタッフ回路を示す。デスタッフ回路は、ス
タッフ多重された受信データＲＤと受信クロック信号Ｒ
Ｃとデスタッフ制御信号ＤＣとを受け、受信クロック信
号ＲＣとデスタッフ制御信号ＤＣとを用いて受信データ
ＲＤのデスタッフ処理を行い出力データＯＤを出力す
る。
【０００４】ここで、受信データＲＤと受信クロック信
号ＲＣとは周波数及び位相同期した信号であり、デスタ
ッフ制御信号ＤＣは送信部（図示せず）でスタッフ時に
受信データＲＤに挿入されたスタッフ情報を受信側で受
信すると論理“１”レベル、スタッフ情報がない場合は
論理“０”レベルとなる信号である。
号ＲＣとは周波数及び位相同期した信号であり、デスタ
ッフ制御信号ＤＣは送信部（図示せず）でスタッフ時に
受信データＲＤに挿入されたスタッフ情報を受信側で受
信すると論理“１”レベル、スタッフ情報がない場合は
論理“０”レベルとなる信号である。
【０００５】スタッフ方式としては、送信データにダミ
ーデータを挿入してデータ信号を送らせるポジティブス
タッフ（Ｐスタッフ）方式と、送信データを早めるネガ
ティブスタッフ（Ｎスタッフ）方式とがある。ここで
は、バイト単位のＰスタッフ方式を例にとって説明す
る。したがって、送信側ではＰスタッフ処理を行い、受
信側ではＰデスタッフ処理を行う。
ーデータを挿入してデータ信号を送らせるポジティブス
タッフ（Ｐスタッフ）方式と、送信データを早めるネガ
ティブスタッフ（Ｎスタッフ）方式とがある。ここで
は、バイト単位のＰスタッフ方式を例にとって説明す
る。したがって、送信側ではＰスタッフ処理を行い、受
信側ではＰデスタッフ処理を行う。
【０００６】従来のデスタッフ回路は、書込みアドレス
生成回路１１と、バッファメモリ１２と、アドレス位相
比較回路１３と、ローパスフィルタ１４と、電圧制御発
振器１５と、読出しアドレス生成回路１６と、を有す
る。
生成回路１１と、バッファメモリ１２と、アドレス位相
比較回路１３と、ローパスフィルタ１４と、電圧制御発
振器１５と、読出しアドレス生成回路１６と、を有す
る。
【０００７】受信側でのＰデスタッフ処理は、送信側で
のＰスタッフ処理により挿入されたダミーデータが除か
れた受信データＲＤをバッファメモリ１２に書き込み、
受信データＲＤで規定される正確なデータ周波数でバッ
ファメモリ１２から出力データＯＤを読み出すことによ
り達成される。
のＰスタッフ処理により挿入されたダミーデータが除か
れた受信データＲＤをバッファメモリ１２に書き込み、
受信データＲＤで規定される正確なデータ周波数でバッ
ファメモリ１２から出力データＯＤを読み出すことによ
り達成される。
【０００８】もっと詳細に説明すると、デスタッフ制御
信号ＤＣが論理“０”レベルの場合、受信データＲＤを
書込みアドレス生成回路１１から生成された書込みアド
レスに従って順次バッファメモリ１２に書き込む。一
方、デスタッフ制御信号ＤＣが論理“１”レベルの場合
には、１回のＰスタッフ処理で挿入された１バイトのダ
ミーデータを削除しなければならない。このために、受
信クロック信号ＲＣを８クロック連続に歯抜けさせ、ダ
ミーデータのバッファメモリ１２への書込みを禁止す
る。従って、書込みアドレス生成回路１１から生成され
る書込みアドレスには、Ｐスタッフ処理時の８クロック
連続歯抜け成分が含まれることが分かる。書込みアドレ
スは書込み周波数をもつ。
信号ＤＣが論理“０”レベルの場合、受信データＲＤを
書込みアドレス生成回路１１から生成された書込みアド
レスに従って順次バッファメモリ１２に書き込む。一
方、デスタッフ制御信号ＤＣが論理“１”レベルの場合
には、１回のＰスタッフ処理で挿入された１バイトのダ
ミーデータを削除しなければならない。このために、受
信クロック信号ＲＣを８クロック連続に歯抜けさせ、ダ
ミーデータのバッファメモリ１２への書込みを禁止す
る。従って、書込みアドレス生成回路１１から生成され
る書込みアドレスには、Ｐスタッフ処理時の８クロック
連続歯抜け成分が含まれることが分かる。書込みアドレ
スは書込み周波数をもつ。
【０００９】電圧制御発振器１５は受信データＲＤを規
定する正確なデータ周波数をもつ発振クロック信号を発
生するための発振器である。読出しアドレス生成回路１
６はこの発振クロック信号に基づいて、バッファメモリ
１２から出力データＯＤを読み出すための読出しアドレ
スを生成する。アドレス位相比較回路１３は書込みアド
レスと読出しアドレスとのアドレス位相比較を行い、ア
ドレス位相差信号を出力する。ローパスフィルタ１４
は、アドレス位相差信号の高域周波数成分をカットし、
制御電圧信号を出力する。すなわち、ローパスフィルタ
１４は、アドレス位相差信号を制御電圧信号として電圧
制御発振器１５に供給する。この制御電圧信号によって
電圧制御発振器１５の発振周波数が制御される。これに
より、電圧制御発振器１５の発振周波数を受信データＲ
Ｄの正確なデータ周波数にロックさせる。読出しアドレ
スは発振周波数に等しい読出し周波数をもつ。
定する正確なデータ周波数をもつ発振クロック信号を発
生するための発振器である。読出しアドレス生成回路１
６はこの発振クロック信号に基づいて、バッファメモリ
１２から出力データＯＤを読み出すための読出しアドレ
スを生成する。アドレス位相比較回路１３は書込みアド
レスと読出しアドレスとのアドレス位相比較を行い、ア
ドレス位相差信号を出力する。ローパスフィルタ１４
は、アドレス位相差信号の高域周波数成分をカットし、
制御電圧信号を出力する。すなわち、ローパスフィルタ
１４は、アドレス位相差信号を制御電圧信号として電圧
制御発振器１５に供給する。この制御電圧信号によって
電圧制御発振器１５の発振周波数が制御される。これに
より、電圧制御発振器１５の発振周波数を受信データＲ
Ｄの正確なデータ周波数にロックさせる。読出しアドレ
スは発振周波数に等しい読出し周波数をもつ。
【００１０】このような制御により、バッファメモリ１
２に対する書込み周波数と読出し周波数とが等しくなる
ので、バイト単位のデスタッフ処理が実現される。デス
タッフが連続発生、例えば、デスタッフ信号ＤＣがＮ連
続で論理“１”レベルとなったとする。この場合、Ｎ×
８個のクロックを連続的に歯抜けすることにより、デス
タッフ処理を行うことが可能である。
２に対する書込み周波数と読出し周波数とが等しくなる
ので、バイト単位のデスタッフ処理が実現される。デス
タッフが連続発生、例えば、デスタッフ信号ＤＣがＮ連
続で論理“１”レベルとなったとする。この場合、Ｎ×
８個のクロックを連続的に歯抜けすることにより、デス
タッフ処理を行うことが可能である。
【００１１】
【発明が解決しようとする課題】図３に示されたデスタ
ッフ回路においては、スタッフ処理によって挿入された
ダミーデータを削除するために、受信クロック信号ＲＣ
に連続的に歯抜けを発生させ、読出しクロック信号の周
波数制御を、この連続歯抜けクロック信号と電圧制御発
振器１５の発振クロック信号の位相比較に基づいて行っ
ている。このため、このような受信クロック信号ＲＣの
連続歯抜け時には、電圧制御発振器１５から出力される
発振クロック信号の発振周波数が大きく変動する。この
結果、出力データＯＤの時間的変動量、つまり、ジッタ
が急増するという問題が生じている。
ッフ回路においては、スタッフ処理によって挿入された
ダミーデータを削除するために、受信クロック信号ＲＣ
に連続的に歯抜けを発生させ、読出しクロック信号の周
波数制御を、この連続歯抜けクロック信号と電圧制御発
振器１５の発振クロック信号の位相比較に基づいて行っ
ている。このため、このような受信クロック信号ＲＣの
連続歯抜け時には、電圧制御発振器１５から出力される
発振クロック信号の発振周波数が大きく変動する。この
結果、出力データＯＤの時間的変動量、つまり、ジッタ
が急増するという問題が生じている。
【００１２】本発明の目的は、連続歯抜け時（バイトデ
スタッフ時）においても、出力データのジッタ発生を抑
圧し、連続的に発生するデスタッフ処理を可能とするデ
スタッフ回路を提供することにある。
スタッフ時）においても、出力データのジッタ発生を抑
圧し、連続的に発生するデスタッフ処理を可能とするデ
スタッフ回路を提供することにある。
【００１３】
【課題を解決するための手段】本発明が適用されるデス
タッフ回路は、スタッフ多重された受信データのデスタ
ッフ処理を行うデスタッフ回路であって、前記受信デー
タに挿入されているデスタッフ情報に基づいて書込みア
ドレスを生成する手段と、前記書込みアドレスに従って
前記受信データを格納するメモリと、電圧制御信号に応
答して発振クロック信号を出力する電圧制御発振手段
と、前記発振クロック信号に基づいて前記メモリから出
力データを読み出すための読出しアドレスを生成する手
段と、前記書込みアドレスと前記読出しアドレスとのア
ドレス位相比較を行い、そのアドレス位相差を表わすア
ドレス位相差信号を出力する手段と、前記アドレス位相
差信号に基づいて前記電圧制御信号を出力する制御信号
出力手段と、を有する。
タッフ回路は、スタッフ多重された受信データのデスタ
ッフ処理を行うデスタッフ回路であって、前記受信デー
タに挿入されているデスタッフ情報に基づいて書込みア
ドレスを生成する手段と、前記書込みアドレスに従って
前記受信データを格納するメモリと、電圧制御信号に応
答して発振クロック信号を出力する電圧制御発振手段
と、前記発振クロック信号に基づいて前記メモリから出
力データを読み出すための読出しアドレスを生成する手
段と、前記書込みアドレスと前記読出しアドレスとのア
ドレス位相比較を行い、そのアドレス位相差を表わすア
ドレス位相差信号を出力する手段と、前記アドレス位相
差信号に基づいて前記電圧制御信号を出力する制御信号
出力手段と、を有する。
【００１４】本発明の第１の態様によれば、前記制御信
号出力手段は、前記デスタッフ情報と前記アドレス位相
差信号とに基づいて前記受信データに同期した受信クロ
ック信号の歯抜けを分散させた分散歯抜けクロック信号
を出力する手段と、前記分散歯抜けクロック信号と前記
発振クロック信号とのクロック位相を比較して、クロッ
ク位相差信号を出力する手段と、前記クロック位相差信
号を前記電圧制御信号として前記電圧制御発振手段に供
給する手段と、を有する。
号出力手段は、前記デスタッフ情報と前記アドレス位相
差信号とに基づいて前記受信データに同期した受信クロ
ック信号の歯抜けを分散させた分散歯抜けクロック信号
を出力する手段と、前記分散歯抜けクロック信号と前記
発振クロック信号とのクロック位相を比較して、クロッ
ク位相差信号を出力する手段と、前記クロック位相差信
号を前記電圧制御信号として前記電圧制御発振手段に供
給する手段と、を有する。
【００１５】本発明の第２の態様によれば、前記制御信
号出力手段は、前記デスタッフ情報の量に応じて前記受
信データに同期した受信クロック信号の歯抜け密度を分
散するように制御する手段と、前記アドレス位相差信号
によって歯抜け量を制御すると共に、前記制御手段の制
御下で前記受信クロック信号の歯抜けを行い、分散歯抜
けクロック信号を生成する手段と、前記分散歯抜けクロ
ック信号と前記発振クロック信号とのクロック位相を比
較して、クロック位相差信号を出力する手段と、前記ク
ロック位相差信号を前記電圧制御信号として前記電圧制
御発振手段に供給する手段と、を有する。
号出力手段は、前記デスタッフ情報の量に応じて前記受
信データに同期した受信クロック信号の歯抜け密度を分
散するように制御する手段と、前記アドレス位相差信号
によって歯抜け量を制御すると共に、前記制御手段の制
御下で前記受信クロック信号の歯抜けを行い、分散歯抜
けクロック信号を生成する手段と、前記分散歯抜けクロ
ック信号と前記発振クロック信号とのクロック位相を比
較して、クロック位相差信号を出力する手段と、前記ク
ロック位相差信号を前記電圧制御信号として前記電圧制
御発振手段に供給する手段と、を有する。
【００１６】
【実施例】以下，本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１７】図１に本発明の一実施例によるスタッフ多
重装置における受信装置のデスタッフ回路を示す。図示
のデスタッフ回路は、分散歯抜け密度制御回路１７と歯
抜け生成回路１８と位相比較器１９とが付加されている
点を除いて、図３に示されたものと同様の構成を有す
る。従って、同一機能を有するものには同一参照符号を
付してそれらの説明については省略する。
重装置における受信装置のデスタッフ回路を示す。図示
のデスタッフ回路は、分散歯抜け密度制御回路１７と歯
抜け生成回路１８と位相比較器１９とが付加されている
点を除いて、図３に示されたものと同様の構成を有す
る。従って、同一機能を有するものには同一参照符号を
付してそれらの説明については省略する。
【００１８】本実施例では、バッファメモリ１２からの
出力データＯＤを読み出すための読出しクロック信号の
生成を、バッファメモリ１２に対する連続的に歯抜けが
ある書込みクロック信号とは別に、後述する分散歯抜け
密度制御回路１７から供給される分散歯抜け制御信号に
基づいて後述する歯抜け生成回路１８で生成される分散
歯抜けクロック信号を用いることによって達成する。こ
の分散歯抜けクロック信号は、書込みクロック信号の歯
抜けが分散化されたクロック信号である。
出力データＯＤを読み出すための読出しクロック信号の
生成を、バッファメモリ１２に対する連続的に歯抜けが
ある書込みクロック信号とは別に、後述する分散歯抜け
密度制御回路１７から供給される分散歯抜け制御信号に
基づいて後述する歯抜け生成回路１８で生成される分散
歯抜けクロック信号を用いることによって達成する。こ
の分散歯抜けクロック信号は、書込みクロック信号の歯
抜けが分散化されたクロック信号である。
【００１９】先ず、分散歯抜け密度制御回路１７の動作
について説明する。デスタッフ制御信号ＤＣはデスタッ
フ情報を含む。分散歯抜け密度制御回路１７は、このデ
スタッフ制御信号ＤＣに含まれるデスタッフ情報と、分
散歯抜け密度制御回路１７の内部状態と基づいて、以下
に述べるように、分散歯抜け密度を適応的に変化させ、
歯抜け生成回路１８を制御する。
について説明する。デスタッフ制御信号ＤＣはデスタッ
フ情報を含む。分散歯抜け密度制御回路１７は、このデ
スタッフ制御信号ＤＣに含まれるデスタッフ情報と、分
散歯抜け密度制御回路１７の内部状態と基づいて、以下
に述べるように、分散歯抜け密度を適応的に変化させ、
歯抜け生成回路１８を制御する。
【００２０】Ｍフレームの間にＮ回のデスタッフ情報
（論理“１”レベルのデスタッフ制御信号ＤＣ）が生じ
たとする。この場合、分散歯抜け密度制御回路１７は、
（Ｍ／８Ｎ）フレームに１クロックの割合で受信クロッ
ク信号ＲＣからクロックを抜くことを指示する分散歯抜
け制御信号を歯抜け生成回路１８へ送出する。
（論理“１”レベルのデスタッフ制御信号ＤＣ）が生じ
たとする。この場合、分散歯抜け密度制御回路１７は、
（Ｍ／８Ｎ）フレームに１クロックの割合で受信クロッ
ク信号ＲＣからクロックを抜くことを指示する分散歯抜
け制御信号を歯抜け生成回路１８へ送出する。
【００２１】例えば、Ｍフレームの間に単発のＰデスタ
ッフ処理が発生したとする。この場合、分散歯抜け密度
制御回路１７は、８個の分散歯抜け制御信号を（Ｍ／
８）フレーム周期で周期的に発生する。また、Ｍフレー
ムの間に２連続または２回のＰデスタッフ処理が発生し
たとする。この場合には、分散歯抜け密度制御回路１７
は、１６個の分散歯抜け制御信号を（Ｍ／１６）フレー
ム毎に周期的に発生する。
ッフ処理が発生したとする。この場合、分散歯抜け密度
制御回路１７は、８個の分散歯抜け制御信号を（Ｍ／
８）フレーム周期で周期的に発生する。また、Ｍフレー
ムの間に２連続または２回のＰデスタッフ処理が発生し
たとする。この場合には、分散歯抜け密度制御回路１７
は、１６個の分散歯抜け制御信号を（Ｍ／１６）フレー
ム毎に周期的に発生する。
【００２２】この分散歯抜け制御信号が供給された歯抜
け生成回路１８は、この分散歯抜け制御信号に基づいて
受信クロック信号ＲＣの分散歯抜けを行う。これによ
り、歯抜け生成回路１８から出力される分散歯抜けクロ
ック信号は、受信データＲＤからダミーデータを除いた
データ信号に周波数同期したクロック信号となる。
け生成回路１８は、この分散歯抜け制御信号に基づいて
受信クロック信号ＲＣの分散歯抜けを行う。これによ
り、歯抜け生成回路１８から出力される分散歯抜けクロ
ック信号は、受信データＲＤからダミーデータを除いた
データ信号に周波数同期したクロック信号となる。
【００２３】位相比較器１９は、電圧制御発振器１５か
ら供給される発振クロック信号と歯抜け生成回路１８か
ら供給される分散歯抜けクロック信号との位相比較を行
い、位相差信号をローパスフィルタ１４を介して電圧制
御信号として電圧制御発振器１５へ送出する。これによ
り、電圧制御発振器１５から出力される発振クロック信
号の発振周波数を受信データＲＤの正確なデータ周波数
にロックさせる。読出しアドレス生成回路１６は、この
発振クロック信号を読出しクロック信号として受け、バ
ッファメモリ１２へ読出しアドレスを生成してバッファ
メモリ１２から出力データＯＤを読み出す。
ら供給される発振クロック信号と歯抜け生成回路１８か
ら供給される分散歯抜けクロック信号との位相比較を行
い、位相差信号をローパスフィルタ１４を介して電圧制
御信号として電圧制御発振器１５へ送出する。これによ
り、電圧制御発振器１５から出力される発振クロック信
号の発振周波数を受信データＲＤの正確なデータ周波数
にロックさせる。読出しアドレス生成回路１６は、この
発振クロック信号を読出しクロック信号として受け、バ
ッファメモリ１２へ読出しアドレスを生成してバッファ
メモリ１２から出力データＯＤを読み出す。
【００２４】以上、周波数制御に基づくデスタッフ回路
の動作について説明した。このような分散歯抜け密度制
御回路１７による周波数制御に基づく制御系は、周波数
制御系と呼ばれる。この周波数制御により、バースト的
に発生するスタッフ、バイト単位のスタッフによるジッ
タ発生量を抑圧することが可能となる。
の動作について説明した。このような分散歯抜け密度制
御回路１７による周波数制御に基づく制御系は、周波数
制御系と呼ばれる。この周波数制御により、バースト的
に発生するスタッフ、バイト単位のスタッフによるジッ
タ発生量を抑圧することが可能となる。
【００２５】次に、バッファメモリ１２の書込み／読出
しタイミング制御とジッタ抑圧制御系の関係について説
明する。
しタイミング制御とジッタ抑圧制御系の関係について説
明する。
【００２６】バッファメモリ１２でメモリストップが発
生すると、受信データＲＤを正常に受信することができ
なくなる。このため、バッファメモリ１２の書込み／読
出しタイミングの制御が必要となる。
生すると、受信データＲＤを正常に受信することができ
なくなる。このため、バッファメモリ１２の書込み／読
出しタイミングの制御が必要となる。
【００２７】アドレス位相比較回路１３は、書込みアド
レス生成回路１１から生成される書込みアドレスと読出
しアドレス生成回路１６から生成される読出しアドレス
とのアドレス位相比較を行い、そのアドレス位相差を表
すアドレス位相差信号を出力する。このアドレス位相差
信号によって歯抜け生成回路１８の歯抜け量を制御し
て、書込みアドレスと読出しアドレスのアドレス位相差
がバッファメモリ１２のバッファメモリ１２のメモリサ
イズＸの１／２になるようにする。これにより、バッフ
ァメモリ１２でのメモリストップを防止する。このよう
なアドレス位相比較回路１３による位相制御に基づく制
御系は、位相制御系と呼ばれる。
レス生成回路１１から生成される書込みアドレスと読出
しアドレス生成回路１６から生成される読出しアドレス
とのアドレス位相比較を行い、そのアドレス位相差を表
すアドレス位相差信号を出力する。このアドレス位相差
信号によって歯抜け生成回路１８の歯抜け量を制御し
て、書込みアドレスと読出しアドレスのアドレス位相差
がバッファメモリ１２のバッファメモリ１２のメモリサ
イズＸの１／２になるようにする。これにより、バッフ
ァメモリ１２でのメモリストップを防止する。このよう
なアドレス位相比較回路１３による位相制御に基づく制
御系は、位相制御系と呼ばれる。
【００２８】しかしながら、デスタッフ回路を位相制御
系で動作させると、従来技術で述べたように、ジッタ発
生量が増大する。したがって、ジッタ発生量を抑圧させ
る場合には、デスタッフ回路を周波数制御系で動作させ
ることが望ましい。
系で動作させると、従来技術で述べたように、ジッタ発
生量が増大する。したがって、ジッタ発生量を抑圧させ
る場合には、デスタッフ回路を周波数制御系で動作させ
ることが望ましい。
【００２９】そこで、本実施例では、アドレス位相比較
回路１３により検出されるアドレス位相差に基づいて、
後述するように、位相制御系／周波数制御系の切替えを
行っている。
回路１３により検出されるアドレス位相差に基づいて、
後述するように、位相制御系／周波数制御系の切替えを
行っている。
【００３０】図２にアドレス位相差と位相制御系／周波
数制御系との関係を示す。
数制御系との関係を示す。
【００３１】アドレス位相差Ｘ／２を基準にして、アド
レス位相比較回路１３で検出されたアドレス位相差が±
Ｙのアドレス差範囲以内であれば、分散歯抜け密度制御
回路１７による周波数制御を支配的とし、それ以外で
は、アドレス位相比較回路１３による位相制御を支配的
にする。位相制御系／周波数制御系の切替え条件となる
アドレス差Ｙは設定パラメータである。
レス位相比較回路１３で検出されたアドレス位相差が±
Ｙのアドレス差範囲以内であれば、分散歯抜け密度制御
回路１７による周波数制御を支配的とし、それ以外で
は、アドレス位相比較回路１３による位相制御を支配的
にする。位相制御系／周波数制御系の切替え条件となる
アドレス差Ｙは設定パラメータである。
【００３２】以上の構成をとることによって、分散歯抜
け密度制御回路１７の学習が正しくなされている場合に
は、デスタッフ回路は周波数制御系として動作するの
で、ジッタを抑圧することが可能となる。また、受信デ
ータＲＤのラインクロックが切り替わりスタッフ率が急
変した場合や、電源投入時に分散歯抜け密度制御回路１
７の学習が完了していない場合には、デスタッフ回路は
位相制御系として動作するので、メモリスリップを防止
することができる。
け密度制御回路１７の学習が正しくなされている場合に
は、デスタッフ回路は周波数制御系として動作するの
で、ジッタを抑圧することが可能となる。また、受信デ
ータＲＤのラインクロックが切り替わりスタッフ率が急
変した場合や、電源投入時に分散歯抜け密度制御回路１
７の学習が完了していない場合には、デスタッフ回路は
位相制御系として動作するので、メモリスリップを防止
することができる。
【００３３】
【発明の効果】以上説明した様に、本発明によれば、簡
単な回路構成でバイト単位のデスタッフ処理によって発
生するジッタ量を抑圧することが可能となる。また、連
続発生するデスタッフ処理にも対応可能となる利点もあ
る。更に、分散歯抜け密度制御回路の学習が完了してい
ない場合や、スタッフ率が急変した場合でもメモリスリ
ップの発生を防止することが可能となる。
単な回路構成でバイト単位のデスタッフ処理によって発
生するジッタ量を抑圧することが可能となる。また、連
続発生するデスタッフ処理にも対応可能となる利点もあ
る。更に、分散歯抜け密度制御回路の学習が完了してい
ない場合や、スタッフ率が急変した場合でもメモリスリ
ップの発生を防止することが可能となる。
【図１】本発明の一実施例によるデスタッフ回路を示す
ブロック図である。
ブロック図である。
【図２】アドレス位相差と位相制御系／周波数制御系と
の関係を示す図である。
の関係を示す図である。
【図３】従来のデスタッフ回路を示すブロック図であ
る。
る。
１１ 書込みアドレス生成回路 １２ バッファメモリ １３ アドレス位相比較回路 １４ ローパスフィルタ １５ 電圧制御発振器 １６ 読出しアドレス生成回路 １７ 分散歯抜け密度制御回路 １８ 歯抜け生成回路 １９ 位相比較器
Claims (2)
- 【請求項１】 スタッフ多重された受信データのデスタ
ッフ処理を行うデスタッフ回路であって、前記受信デー
タに挿入されているデスタッフ情報に基づいて書込みア
ドレスを生成する手段と、前記書込みアドレスに従って
前記受信データを格納するメモリと、電圧制御信号に応
答して発振クロック信号を出力する電圧制御発振手段
と、前記発振クロック信号に基づいて前記メモリから出
力データを読み出すための読出しアドレスを生成する手
段と、前記書込みアドレスと前記読出しアドレスとのア
ドレス位相比較を行い、そのアドレス位相差を表わすア
ドレス位相差信号を出力する手段と、前記アドレス位相
差信号に基づいて前記電圧制御信号を出力する制御信号
出力手段と、を有するデスタッフ回路において、前記制
御信号出力手段は、 前記デスタッフ情報と前記アドレス位相差信号とに基づ
いて前記受信データに同期した受信クロック信号の歯抜
けを分散させた分散歯抜けクロック信号を出力する手段
と、 前記分散歯抜けクロック信号と前記発振クロック信号と
のクロック位相を比較して、クロック位相差信号を出力
する手段と、 前記クロック位相差信号を前記電圧制御信号として前記
電圧制御発振手段に供給する手段と、 を有することを特徴とするデスタッフ回路。 - 【請求項２】 スタッフ多重された受信データのデスタ
ッフ処理を行うデスタッフ回路であって、前記受信デー
タに挿入されているデスタッフ情報に基づいて書込みア
ドレスを生成する手段と、前記書込みアドレスに従って
前記受信データを格納するメモリと、電圧制御信号に応
答して発振クロック信号を出力する電圧制御発振手段
と、前記発振クロック信号に基づいて前記メモリから出
力データを読み出すための読出しアドレスを生成する手
段と、前記書込みアドレスと前記読出しアドレスとのア
ドレス位相比較を行い、そのアドレス位相差を表わすア
ド レス位相差信号を出力する手段と、前記アドレス位相
差信号に基づいて前記電圧制御信号を出力する制御信号
出力手段と、を有するデスタッフ回路において、前記制
御信号出力手段は、 前 記デスタッフ情報の量に応じて前記受信データに同期
した受信クロック信号の歯抜け密度を分散するように制
御する手段と、 前記アドレス位相差信号によって歯抜け量を制御すると
共に、前記制御手段の制御下で前記受信クロック信号の
分散歯抜けを行い、分散歯抜けクロック信号を生成する
手段と、 前記分散歯抜けクロック信号と前記発振クロック信号と
のクロック位相を比較して、クロック位相差信号を出力
する手段と、 前記クロック位相差信号を前記電圧制御信号として前記
電圧制御発振手段に供給する手段と、 を有することを特徴とするデスタッフ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237851A JP2865115B2 (ja) | 1991-09-18 | 1991-09-18 | デスタッフ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237851A JP2865115B2 (ja) | 1991-09-18 | 1991-09-18 | デスタッフ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575563A JPH0575563A (ja) | 1993-03-26 |
| JP2865115B2 true JP2865115B2 (ja) | 1999-03-08 |
Family
ID=17021355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3237851A Expired - Lifetime JP2865115B2 (ja) | 1991-09-18 | 1991-09-18 | デスタッフ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2865115B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0350174A3 (en) * | 1988-06-20 | 1990-01-24 | Somafer S.A. | Treatment of aqueous dispersions |
| JPH05308352A (ja) * | 1992-05-06 | 1993-11-19 | Mitsubishi Electric Corp | クロック再生方式 |
| EP1447600A4 (en) | 2001-11-22 | 2007-12-26 | Nok Corp | RELAXATION VALVE |
| JP4699292B2 (ja) * | 2006-06-13 | 2011-06-08 | 富士通株式会社 | 光伝送装置 |
| JP4890396B2 (ja) * | 2007-09-14 | 2012-03-07 | 富士通テレコムネットワークス株式会社 | スタッフ多重伝送装置 |
-
1991
- 1991-09-18 JP JP3237851A patent/JP2865115B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0575563A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59214357A (ja) | リング通信システム | |
| US5276688A (en) | Circuit arrangement for bit rate adjustment | |
| US5357514A (en) | Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data | |
| JPH04299653A (ja) | クロック再生回路 | |
| JP2865115B2 (ja) | デスタッフ回路 | |
| US5680422A (en) | Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications | |
| JP4303888B2 (ja) | 記録媒体のトラックへの情報信号の記録及び記録されている情報信号の再生 | |
| JP3945287B2 (ja) | データ受信回路、データ受信方法 | |
| JP3044853B2 (ja) | デスタッフ回路 | |
| JP2697371B2 (ja) | スタッフ多重通信受信回路 | |
| JP3102164B2 (ja) | デスタッフ回路 | |
| US5937021A (en) | Digital phase-locked loop for clock recovery | |
| JPH05130064A (ja) | デスタツフ回路 | |
| JP3090591B2 (ja) | クロック再生装置 | |
| US5774509A (en) | Method for the reduction of phase noise introduced by the SDH network (Synchronous Digital Hierarchy Network) by pointer justification and integrated circuits for the implementation of the method | |
| EP0492549B1 (en) | Method for the reduction of phase noise introduced by the SDH network (synchronous digital hierarchy network) by pointer justification and integrated circuits for the implementation of the method | |
| JPH04360432A (ja) | デスタッフ回路 | |
| JPH01290333A (ja) | スタッフ処理回路 | |
| JP2630057B2 (ja) | ディジタル同期網のデスタッフ回路 | |
| KR0120030Y1 (ko) | 프레임 길이 가변장치 | |
| JPH04257133A (ja) | デスタッフ回路 | |
| JP3097737B2 (ja) | バーストクロック対応メモリ回路 | |
| JP3348840B2 (ja) | 装置内クロック選択切替時における低速伝送信号出力方式 | |
| JPH04276935A (ja) | 非同期データ同期伝送装置 | |
| JP3554881B2 (ja) | クロック乗せ替え回路の保護方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981118 |