JP2853101B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2853101B2 JP2853101B2 JP1143398A JP14339889A JP2853101B2 JP 2853101 B2 JP2853101 B2 JP 2853101B2 JP 1143398 A JP1143398 A JP 1143398A JP 14339889 A JP14339889 A JP 14339889A JP 2853101 B2 JP2853101 B2 JP 2853101B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- resist film
- thickness
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法に関し、更に詳しく言えば、レ
ジストパターンの形成方法に関し、 レジスト膜を露光する際、光の干渉によって生じる露
光強度のバラツキに起因するレジスト膜のパターニング
寸法のバラツキを最小限に抑えることができるレジスト
パターンの形成方法を提供することを目的とし、 半導体基板上の透光性の膜の上に形成されたレジスト
膜をパターニングする工程において、前記レジスト膜に
露光・現像して開口部を形成するのに必要な最小露光エ
ネルギ（Eth）と前記透光性の膜の膜厚又は前記レジス
ト膜の膜厚との間の関係から、前記最小露光エネルギ
（Eth）がほぼ極値となるように、前記透光性の膜及び
レジスト膜のうち少なくとも一方の膜の膜厚を求める工
程と、前記半導体基板上に前記工程で求めた膜厚を有す
る透光性の膜及びレジスト膜を順次形成する工程と、前
記レジスト膜に選択的に光を照射した後、該レジスト膜
を現像する工程を有することを含み構成する。
ジストパターンの形成方法に関し、 レジスト膜を露光する際、光の干渉によって生じる露
光強度のバラツキに起因するレジスト膜のパターニング
寸法のバラツキを最小限に抑えることができるレジスト
パターンの形成方法を提供することを目的とし、 半導体基板上の透光性の膜の上に形成されたレジスト
膜をパターニングする工程において、前記レジスト膜に
露光・現像して開口部を形成するのに必要な最小露光エ
ネルギ（Eth）と前記透光性の膜の膜厚又は前記レジス
ト膜の膜厚との間の関係から、前記最小露光エネルギ
（Eth）がほぼ極値となるように、前記透光性の膜及び
レジスト膜のうち少なくとも一方の膜の膜厚を求める工
程と、前記半導体基板上に前記工程で求めた膜厚を有す
る透光性の膜及びレジスト膜を順次形成する工程と、前
記レジスト膜に選択的に光を照射した後、該レジスト膜
を現像する工程を有することを含み構成する。
本発明は、半導体装置の製造方法に関し、更に詳しく
言えば、レジストパターンの形成方法に関する。
言えば、レジストパターンの形成方法に関する。
近年、パターン寸法の微細化に伴い、レジスト膜を更
に高精度にパターニングすることが要望されている。
に高精度にパターニングすることが要望されている。
半導体装置の製造工程においては、フィールド酸化膜
の形成、不純物拡散のための窓開け、電極のコンタクト
のための窓開け、電極形成或いは金属配線層の形成等の
際にレジスト膜のパターニングを行っている。
の形成、不純物拡散のための窓開け、電極のコンタクト
のための窓開け、電極形成或いは金属配線層の形成等の
際にレジスト膜のパターニングを行っている。
第５図（ａ）〜（ｆ）は、フィールド酸化膜の形成の
際にレジスト膜をパターニングする従来の方法を説明す
る断面図である。
際にレジスト膜をパターニングする従来の方法を説明す
る断面図である。
まず、同図（ａ）に示すように、Si基板１上に厚さ30
0ÅのSiO2膜２を熱酸化法により形成した後、SiO2膜２
上にCVD法により厚さ1100ÅのSi3N4膜３を形成する。こ
のとき、Si3N4膜３の膜厚は、後に酸化性雰囲気中でフ
ィールド酸化膜をSi基板１上に選択的に形成する際、酸
素をマスクするために十分な厚さにされる。次に、Si3N
4膜３上に厚さ約0.8μｍのポジ型レジスト膜４を形成す
る。
0ÅのSiO2膜２を熱酸化法により形成した後、SiO2膜２
上にCVD法により厚さ1100ÅのSi3N4膜３を形成する。こ
のとき、Si3N4膜３の膜厚は、後に酸化性雰囲気中でフ
ィールド酸化膜をSi基板１上に選択的に形成する際、酸
素をマスクするために十分な厚さにされる。次に、Si3N
4膜３上に厚さ約0.8μｍのポジ型レジスト膜４を形成す
る。
次いで、レジスト膜４をパターニングする。即ち、マ
スク５をレジスト膜４上にセットし、波長436nmの光を
照射する（同図（ｂ））。すると、光の照射されたとこ
ろはレジスト膜４の高分子構造が変化し、現像液に溶解
するようになる。従って、これを現像液に浸漬して光の
あたった部分のレジスト膜４を除去する。こうして、開
口部６が形成される（同図（ｃ））。
スク５をレジスト膜４上にセットし、波長436nmの光を
照射する（同図（ｂ））。すると、光の照射されたとこ
ろはレジスト膜４の高分子構造が変化し、現像液に溶解
するようになる。従って、これを現像液に浸漬して光の
あたった部分のレジスト膜４を除去する。こうして、開
口部６が形成される（同図（ｃ））。
次に、開口部６を介してSi3N4膜３とSiO2膜２をエッ
チングにより除去する（同図（ｄ））。
チングにより除去する（同図（ｄ））。
続いて、残存するレジスト膜４を除去した後、Si3N4
膜３をマスクとして酸化性雰囲気中でSi基板１を酸化
し、選択的にフィールド酸化膜７を形成する（同図
（ｅ））。最後に、マスクとして用いたSi3N4膜３をリ
ン酸などにより除去してフィールド酸化膜７の形成が終
了する（同図（ｆ））。
膜３をマスクとして酸化性雰囲気中でSi基板１を酸化
し、選択的にフィールド酸化膜７を形成する（同図
（ｅ））。最後に、マスクとして用いたSi3N4膜３をリ
ン酸などにより除去してフィールド酸化膜７の形成が終
了する（同図（ｆ））。
ところで、第５図（ｂ）に示すレジスト膜４の露光の
際、光はレジスト膜4,Si3N4膜３及びSiO2膜２を透過し
てSi基板１の表面に達する。ここで、光はSi基板１の表
面で反射されて上方に戻っていく。このため、入射光と
反射光とが干渉し、レジスト膜４中の光の強度は下地の
SiO2膜２及びSi3N4膜３の膜厚により強くなったり、弱
くなったりする。
際、光はレジスト膜4,Si3N4膜３及びSiO2膜２を透過し
てSi基板１の表面に達する。ここで、光はSi基板１の表
面で反射されて上方に戻っていく。このため、入射光と
反射光とが干渉し、レジスト膜４中の光の強度は下地の
SiO2膜２及びSi3N4膜３の膜厚により強くなったり、弱
くなったりする。
従って、Si3N4膜３の膜厚のバラツキにより、露光過
剰になったり、露光不足になったりするので、これに対
応してレジスト膜４のパターニング寸法がマスクのパタ
ーン寸法に対して大きくなったり、小さくなったりす
る。その結果、作成されるフィールド酸化膜７の幅寸法
もバラツいてしまう。
剰になったり、露光不足になったりするので、これに対
応してレジスト膜４のパターニング寸法がマスクのパタ
ーン寸法に対して大きくなったり、小さくなったりす
る。その結果、作成されるフィールド酸化膜７の幅寸法
もバラツいてしまう。
そして、この幅が狭くなる場合、隣接する素子の絶縁
分離が十分でなくなるという問題がある。
分離が十分でなくなるという問題がある。
また、逆にこの幅が広くなる場合は、素子形成領域ま
で分離領域が広がるため、あらかじめ素子形成領域を広
くとっておく必要があり、半導体装置の高密度化を図る
ことができないという問題がある。
で分離領域が広がるため、あらかじめ素子形成領域を広
くとっておく必要があり、半導体装置の高密度化を図る
ことができないという問題がある。
本発明は、かかる従来例の問題点に鑑みてなされたも
のであり、レジスト膜を露光する際、光の干渉によって
生じる露光強度のバラツキに起因するレジスト膜のパタ
ーニング寸法のバラツキを最小限に抑えることができる
レジストパターンの形成方法を提供することを目的とす
るものである。
のであり、レジスト膜を露光する際、光の干渉によって
生じる露光強度のバラツキに起因するレジスト膜のパタ
ーニング寸法のバラツキを最小限に抑えることができる
レジストパターンの形成方法を提供することを目的とす
るものである。
上記課題は、半導体基板上の透光性の膜の上に形成さ
れたレジスト膜をパターニングする工程において、前記
レジスト膜に露光・現像して開口部を形成するのに必要
な最小露光エネルギ（Eth）と前記透光性の膜の膜厚又
は前記レジスト膜の膜厚との間の関係から、前記最小露
光エネルギ（Eth）がほぼ極値となるように、前記透光
性の膜及びレジスト膜のうち少なくとも一方の膜の膜厚
を求める工程と、前記半導体基板上に前記工程で求めた
膜厚を有する透光性の膜及びレジスト膜を順次形成する
工程と、前記レジスト膜に選択的に光を照射した後、該
レジスト膜を現像する工程を有することを特徴とする半
導体装置の製造方法によって解決される。
れたレジスト膜をパターニングする工程において、前記
レジスト膜に露光・現像して開口部を形成するのに必要
な最小露光エネルギ（Eth）と前記透光性の膜の膜厚又
は前記レジスト膜の膜厚との間の関係から、前記最小露
光エネルギ（Eth）がほぼ極値となるように、前記透光
性の膜及びレジスト膜のうち少なくとも一方の膜の膜厚
を求める工程と、前記半導体基板上に前記工程で求めた
膜厚を有する透光性の膜及びレジスト膜を順次形成する
工程と、前記レジスト膜に選択的に光を照射した後、該
レジスト膜を現像する工程を有することを特徴とする半
導体装置の製造方法によって解決される。
本発明の半導体装置の製造方法の作用について、本願
発明者の行ったシミュレーション及び実験の結果により
説明する。
発明者の行ったシミュレーション及び実験の結果により
説明する。
第２図は、レジスト膜に開口部を形成するに必要な最
小露光エネルギーEthをレジスト膜厚とSi3N4膜厚を変数
としてシミュレーションした結果を示す図である。
小露光エネルギーEthをレジスト膜厚とSi3N4膜厚を変数
としてシミュレーションした結果を示す図である。
シミュレーションに用いたサンプルは、第１図（ｂ）
に示すように、半導体基板としてのSi基板上に透光性の
膜としてのSiO2膜とSi3N4膜、及びレジスト膜が順次形
成されている構造のものを用い、SiO2膜の膜厚を300Å
一定とし、レジスト膜/Si3N4膜/SiO2膜の屈折率をそれ
ぞれ1.64/2.00/1.45としている。
に示すように、半導体基板としてのSi基板上に透光性の
膜としてのSiO2膜とSi3N4膜、及びレジスト膜が順次形
成されている構造のものを用い、SiO2膜の膜厚を300Å
一定とし、レジスト膜/Si3N4膜/SiO2膜の屈折率をそれ
ぞれ1.64/2.00/1.45としている。
シミュレーションはこのサンプルに波長436nmの光に
より露光すると仮定した場合のEthを計算した。なお、E
thは光のパワーを400mW/cm2一定として秒を単位とする
露光時間で表わしている。
より露光すると仮定した場合のEthを計算した。なお、E
thは光のパワーを400mW/cm2一定として秒を単位とする
露光時間で表わしている。
シミュレーションの結果、第２図に示すように、レジ
スト膜厚又はSi3N4膜厚に対してEthは周期的に変化し、
極大値及び極小値をもつ。
スト膜厚又はSi3N4膜厚に対してEthは周期的に変化し、
極大値及び極小値をもつ。
また、第３図は、レジスト膜厚を一定とし、Si3N4膜
厚を変化させた場合のEthの実測値を示す図である。更
に、第４図は露光エネルギー（Ethの倍数で示す）とレ
ジスト膜の抜きパターンの線幅（μｍ）との関係を示す
図である。ここで、マスクはパターン寸法が１μｍのも
のを用いている。
厚を変化させた場合のEthの実測値を示す図である。更
に、第４図は露光エネルギー（Ethの倍数で示す）とレ
ジスト膜の抜きパターンの線幅（μｍ）との関係を示す
図である。ここで、マスクはパターン寸法が１μｍのも
のを用いている。
実験は、レジスト膜として膜厚が約0.795μｍ、屈折
率が約1.64のポジ型のレジスト膜を用い、波長436nm、
パワー400mW/cm2の光で所定時間露光した後、現像液NPR
D 0.153N（商品名）に60秒間浸漬して現像した。そし
て、この一連の作業を露光時間を変えて行い、レジスト
膜に開口部が形成されるに必要な最小露光時間Ethを測
定した。
率が約1.64のポジ型のレジスト膜を用い、波長436nm、
パワー400mW/cm2の光で所定時間露光した後、現像液NPR
D 0.153N（商品名）に60秒間浸漬して現像した。そし
て、この一連の作業を露光時間を変えて行い、レジスト
膜に開口部が形成されるに必要な最小露光時間Ethを測
定した。
実験によれば、第３図に示すように、EthはSi3N4膜の
膜厚に対して周期的に変化し、Si3N4膜厚800Å,1300Å,
1800Å付近で極値を持つ。従って、膜厚の目標値をこれ
らのうちの一つの値に設定しておけば、膜厚がバラツい
てもEthのバラツキを小さく抑えることができる。
膜厚に対して周期的に変化し、Si3N4膜厚800Å,1300Å,
1800Å付近で極値を持つ。従って、膜厚の目標値をこれ
らのうちの一つの値に設定しておけば、膜厚がバラツい
てもEthのバラツキを小さく抑えることができる。
これにより、レジスト膜中の露光強度のバラツキを小
さく抑えることができるので、レジスト膜の抜きパター
ンの線幅のバラツキも小さく抑えることができる。
さく抑えることができるので、レジスト膜の抜きパター
ンの線幅のバラツキも小さく抑えることができる。
例えば、Si3N4膜の膜厚1300Åの設定目標値（Ethが0.
165秒に相当する）に対して、実際に形成されたSi3N4膜
の膜厚が±10％バラツいている（1170〜1430Å）として
も、第３図に示すように、Ethは0.165〜0.174秒の範囲
でバラツくにすぎない（約＋5.4％のバラツキ幅に相当
する）。これは、実際に露光を行う場合の設定露光量1.
5×Eth（秒）が＋5.4％バラツくことに相当し、第４図
より、レジスト膜の抜きパターンの線幅は1.065〜1.085
μｍの範囲でしかバラツかない。即ち、パターンの線幅
のバラツキの幅を0.02μｍと、従来と比較して小さく抑
えることができる。
165秒に相当する）に対して、実際に形成されたSi3N4膜
の膜厚が±10％バラツいている（1170〜1430Å）として
も、第３図に示すように、Ethは0.165〜0.174秒の範囲
でバラツくにすぎない（約＋5.4％のバラツキ幅に相当
する）。これは、実際に露光を行う場合の設定露光量1.
5×Eth（秒）が＋5.4％バラツくことに相当し、第４図
より、レジスト膜の抜きパターンの線幅は1.065〜1.085
μｍの範囲でしかバラツかない。即ち、パターンの線幅
のバラツキの幅を0.02μｍと、従来と比較して小さく抑
えることができる。
なお、従来の場合は、露光強度のバラツキを考慮にい
れることなくSi3N4膜の膜厚を決めているので、例えばS
i3N4膜の膜厚を1100Åとした場合、Si3N4膜厚の±10％
のバラツキに対してレジスト膜の抜きパターンの線幅寸
法のバラツキは0.1μｍにもなる。
れることなくSi3N4膜の膜厚を決めているので、例えばS
i3N4膜の膜厚を1100Åとした場合、Si3N4膜厚の±10％
のバラツキに対してレジスト膜の抜きパターンの線幅寸
法のバラツキは0.1μｍにもなる。
また、半導体基板上の光反射性の膜、例えば金属膜の
上に、透光性の膜を形成した場合でも、上に述べたのと
同じ作用効果が得られる。
上に、透光性の膜を形成した場合でも、上に述べたのと
同じ作用効果が得られる。
以上のように、本発明の半導体装置の製造方法によれ
ば、レジスト膜及びレジスト膜下地の透光性のうち少な
くとも一方の膜の膜厚を、Ethがほぼ極値になるような
膜厚に設定することにより、露光強度のバラツキに起因
するレジスト膜のパターニング寸法のバラツキを極めて
小さく抑えることができる。
ば、レジスト膜及びレジスト膜下地の透光性のうち少な
くとも一方の膜の膜厚を、Ethがほぼ極値になるような
膜厚に設定することにより、露光強度のバラツキに起因
するレジスト膜のパターニング寸法のバラツキを極めて
小さく抑えることができる。
以下、本発明の実施例について図を参照しながら具体
的に説明する。
的に説明する。
第１図（ａ）〜（ｆ）は、本発明の半導体装置の製造
方法をフィールド酸化膜を形成する場合に適用した実施
例を説明する断面図である。
方法をフィールド酸化膜を形成する場合に適用した実施
例を説明する断面図である。
まず、同図（ａ）に示すように、Si基板８上に熱酸化
法により温度900℃の条件で厚さ300ÅのSiO2膜９を形成
する。続いて、CVD法により温度800℃の条件で厚さ1300
ÅのSi3N4膜10を形成する。ここに、透光性の膜として
の２層のSiO2膜9/Si3N4膜10が形成される。
法により温度900℃の条件で厚さ300ÅのSiO2膜９を形成
する。続いて、CVD法により温度800℃の条件で厚さ1300
ÅのSi3N4膜10を形成する。ここに、透光性の膜として
の２層のSiO2膜9/Si3N4膜10が形成される。
次に、厚さ0.795μｍのレジスト膜11をスピンコート
法により形成する。
法により形成する。
ここで、あらかじめ求められた第2,3図の関係によりE
thが極値（＝0.165秒）をとるようにレジスト膜11及びS
i3N4膜10の膜厚は設定されている。
thが極値（＝0.165秒）をとるようにレジスト膜11及びS
i3N4膜10の膜厚は設定されている。
続いて、第１図（ｂ）に示すように、パターンの線幅
１μｍを有するマスク12を介してレジスト膜11に波長43
6nm,パワー400mWの光を1.5×Eth秒間照射する。このと
き、光はSi3N4膜10/SiO2膜９を透過してSi基板８表面に
達し、ここで反射して上方に戻り、入射光と干渉する。
このため、レジスト膜11中の光の強度はSi3N4膜10の膜
厚のバラツキによって同一ウエハ内で変化する。例え
ば、Si3N4膜10の膜厚のバラツキが1300Åの設定に対し
て±10％、即ち1170〜1430Åの範囲でバラツいていると
すると、第３図に示すように、Ethのバラツキは約5.4％
の幅となり、露光エネルギー1.5×Ethも同じ幅だけバラ
ツいていることになる。
１μｍを有するマスク12を介してレジスト膜11に波長43
6nm,パワー400mWの光を1.5×Eth秒間照射する。このと
き、光はSi3N4膜10/SiO2膜９を透過してSi基板８表面に
達し、ここで反射して上方に戻り、入射光と干渉する。
このため、レジスト膜11中の光の強度はSi3N4膜10の膜
厚のバラツキによって同一ウエハ内で変化する。例え
ば、Si3N4膜10の膜厚のバラツキが1300Åの設定に対し
て±10％、即ち1170〜1430Åの範囲でバラツいていると
すると、第３図に示すように、Ethのバラツキは約5.4％
の幅となり、露光エネルギー1.5×Ethも同じ幅だけバラ
ツいていることになる。
次に、同図（ｃ）に示すように、現像液NPRD 0.153N
（商品名）に60秒浸漬して開口部13を形成する。このと
き、露光エネルギー1.5×Ethのバラツキは約5.4％ある
ことになるので、第４図に示すように、レジスト膜のパ
ターン線幅が1.065〜1.085μｍの範囲でバラツくことに
なるが、バラツキの幅は約0.02μｍと極めて小さい。
（商品名）に60秒浸漬して開口部13を形成する。このと
き、露光エネルギー1.5×Ethのバラツキは約5.4％ある
ことになるので、第４図に示すように、レジスト膜のパ
ターン線幅が1.065〜1.085μｍの範囲でバラツくことに
なるが、バラツキの幅は約0.02μｍと極めて小さい。
次に、同図（ｄ）に示すように、レジスト膜11をマス
クにしてSi3N4膜10とSiO2膜９とを反応性イオンエッチ
ング法により連続してドライエッチングし、開口部を形
成する。
クにしてSi3N4膜10とSiO2膜９とを反応性イオンエッチ
ング法により連続してドライエッチングし、開口部を形
成する。
次に、同図（ｅ）に示すように、Si3N4膜10をマスク
にして酸化性雰囲気中で選択的に温度1000℃の条件で酸
化し、厚さ6000Åのフィールド酸化膜14を形成する（同
図（ｆ））。このとき、Si3N4膜10の開口部がほぼマス
クパターンの寸法通りに形成されているので、フィール
ド酸化膜14の幅もほぼ設計値通りの寸法になる。
にして酸化性雰囲気中で選択的に温度1000℃の条件で酸
化し、厚さ6000Åのフィールド酸化膜14を形成する（同
図（ｆ））。このとき、Si3N4膜10の開口部がほぼマス
クパターンの寸法通りに形成されているので、フィール
ド酸化膜14の幅もほぼ設計値通りの寸法になる。
その後、所定の工程を経て半導体装置が完成する。
以上のように、本発明の半導体装置の製造方法によれ
ば、フィールド酸化膜14の幅をほぼ設計寸法どおりに形
成できるので、従来の場合と異なり、隣接する素子間の
分離も必要にして十分に行われ、かつ半導体装置の高密
度化を図ることができる。
ば、フィールド酸化膜14の幅をほぼ設計寸法どおりに形
成できるので、従来の場合と異なり、隣接する素子間の
分離も必要にして十分に行われ、かつ半導体装置の高密
度化を図ることができる。
なお、本発明の実施例では光反射性の半導体基板の上
に透光性の膜を形成しているが、光反射性の比較的平坦
な金属膜の上に透光性の膜を形成した場合でも本発明を
適用できる。
に透光性の膜を形成しているが、光反射性の比較的平坦
な金属膜の上に透光性の膜を形成した場合でも本発明を
適用できる。
また、レジスト膜をパターニングして開口部を形成す
る場合について本発明を適用したが、レジスト膜をパタ
ーニングして残す場合にも本発明を適用できる。
る場合について本発明を適用したが、レジスト膜をパタ
ーニングして残す場合にも本発明を適用できる。
以上のように、本発明の半導体装置の製造方法におい
ては、レジスト膜をパターニングする際、レジスト膜及
びレジスト膜下地の透光性の膜のうち少なくとも一方の
膜の膜厚を調整することにより、該透光性の膜を形成す
る際の膜厚のバラツキに対して露光強度のバラツキを最
小に抑えるようにしている。
ては、レジスト膜をパターニングする際、レジスト膜及
びレジスト膜下地の透光性の膜のうち少なくとも一方の
膜の膜厚を調整することにより、該透光性の膜を形成す
る際の膜厚のバラツキに対して露光強度のバラツキを最
小に抑えるようにしている。
これにより、パターニングされたレジスト膜のパター
ン線幅寸法のバラツキを最小に抑えることができるの
で、例えば、この方法をフィールド絶縁膜を形成する場
合に適用した場合、フィールド絶縁膜の幅寸法をほぼ設
計寸法どおりに形成することができる。
ン線幅寸法のバラツキを最小に抑えることができるの
で、例えば、この方法をフィールド絶縁膜を形成する場
合に適用した場合、フィールド絶縁膜の幅寸法をほぼ設
計寸法どおりに形成することができる。
従って、従来の場合と異なり、隣接する素子間の分離
も必要にして十分に行われ、かつ半導体装置の高密度化
を図ることができる。
も必要にして十分に行われ、かつ半導体装置の高密度化
を図ることができる。
第１図（ａ）〜（ｆ）は、本発明の実施例の半導体装置
の製造方法を説明する断面図、 第２図は、最小露光エネルギーEthとSi3N4膜厚／レジス
ト膜厚との関係を示す図、 第３図は、最小露光エネルギーEthとSi3N4膜厚との関係
を示す図、 第４図は、パターニング線幅と露光エネルギーとの関係
を示す図、 第５図（ａ）〜（ｆ）は、従来例の半導体装置の製造方
法を説明する断面図である。 〔符号の説明〕 1,8……Si基板、 2,9……SiO2膜、 3,10……Si3N4膜、 4,11……レジスト膜、 5,12……マスク、 6,13……開口部、 7,14……フィールド絶縁膜。
の製造方法を説明する断面図、 第２図は、最小露光エネルギーEthとSi3N4膜厚／レジス
ト膜厚との関係を示す図、 第３図は、最小露光エネルギーEthとSi3N4膜厚との関係
を示す図、 第４図は、パターニング線幅と露光エネルギーとの関係
を示す図、 第５図（ａ）〜（ｆ）は、従来例の半導体装置の製造方
法を説明する断面図である。 〔符号の説明〕 1,8……Si基板、 2,9……SiO2膜、 3,10……Si3N4膜、 4,11……レジスト膜、 5,12……マスク、 6,13……開口部、 7,14……フィールド絶縁膜。
Claims (2)
- 【請求項１】半導体基板上の透光性の膜の上に形成され
たレジスト膜をパターニングする工程において、 前記レジスト膜に露光・現像して開口部を形成するのに
必要な最小露光エネルギ（Eth）と前記透光性の膜の膜
厚又は前記レジスト膜の膜厚との間の関係から、前記最
小露光エネルギ（Eth）がほぼ極値となるように、前記
透光性の膜及びレジスト膜のうち少なくとも一方の膜の
膜厚を求める工程と、 前記半導体基板上に前記工程で求めた膜厚を有する透光
性の膜及びレジスト膜を順次形成する工程と、 前記レジスト膜に選択的に光を照射した後、該レジスト
膜を現像する工程を有することを特徴とする半導体装置
の製造方法。 - 【請求項２】前記半導体基板と前記透光性の膜との間に
光反射性の膜が形成されていることを特徴とする請求項
１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143398A JP2853101B2 (ja) | 1989-06-06 | 1989-06-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143398A JP2853101B2 (ja) | 1989-06-06 | 1989-06-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH038317A JPH038317A (ja) | 1991-01-16 |
| JP2853101B2 true JP2853101B2 (ja) | 1999-02-03 |
Family
ID=15337840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1143398A Expired - Lifetime JP2853101B2 (ja) | 1989-06-06 | 1989-06-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853101B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004085303A1 (ja) * | 2003-03-24 | 2006-06-29 | 三菱電機株式会社 | エレベータの非常ブレーキ装置 |
-
1989
- 1989-06-06 JP JP1143398A patent/JP2853101B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH038317A (ja) | 1991-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100206597B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| KR100298609B1 (ko) | 위상쉬프트층을갖는포토마스크의제조방법 | |
| JPS6074529A (ja) | 写真食刻による集積回路のパタ−ン形成法 | |
| JPH07153666A (ja) | パターン形成方法 | |
| US3576630A (en) | Photo-etching process | |
| US6177235B1 (en) | Antireflection treatment of reflective surfaces | |
| JP2853101B2 (ja) | 半導体装置の製造方法 | |
| JPH1197328A (ja) | レジストパターンの形成方法 | |
| US5866302A (en) | Pattern formation method | |
| JPH07287387A (ja) | ハーフトーン型位相シフトマスク及びその製造方法 | |
| KR19990060922A (ko) | 반도체 소자의 제조 방법 | |
| JPH09167733A (ja) | パターン形成方法 | |
| JPH08106152A (ja) | フォトマスク及びその作製方法 | |
| JP2775251B2 (ja) | 半導体製造用位相反転マスク及びその製造方法 | |
| JP3120000B2 (ja) | 基板の突状部の電極の形成方法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JPH06267842A (ja) | 微細パターン形成方法 | |
| JP4075024B2 (ja) | パターンの形成方法 | |
| KR100261992B1 (ko) | 반도체 소자의 미세 선폭 형성방법 | |
| JPH06140300A (ja) | 露光方法 | |
| JPH0555130A (ja) | 半導体装置の製造方法 | |
| US6762001B2 (en) | Method of fabricating an exposure mask for semiconductor manufacture | |
| JPS6327848B2 (ja) | ||
| JPH0756319A (ja) | 位相シフトレチクルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080911 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090911 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090911 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100911 |
|
| LAPS | Cancellation because of no payment of annual fees |