JP2778396B2

JP2778396B2 - スペクトル拡散信号の受信機

Info

Publication number: JP2778396B2
Application number: JP584893A
Authority: JP
Inventors: 英志村井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-06-29
Filing date: 1993-01-18
Publication date: 1998-07-23
Anticipated expiration: 2013-07-23
Also published as: JPH0677931A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、符号分割多元接続方
式による移動体通信システムの受信機に関するものであ
る。

【０００２】

【従来の技術】近年の電子通信技術の進歩に伴い、自動
車電話、携帯電話等の移動体通信が広く普及してきてい
る。そして、この移動体通信の分野においても、ディジ
タル通信が検討され、各種通信方式が検討されている。
このような方式の１つにＣＤＭＡ（符号分割多元接続）
方式があり、時間と周波数の共有が可能であること、秘
話性に優れていること、周波数選択性フェージングに対
する耐性が強いこと等から特に注目を集めている。

【０００３】このＣＤＭＡ方式（特に、直接拡散スペク
トル拡散：ＤＳ／ＳＳを用いるＣＤＭＡ方式）では、通
常の無線通信を行う変復調器の他に、ＰＮ符号等を用い
て、スペクトル拡散を行う、スペクトル拡散手段、なら
びに、スペクトル拡散した信号を元の帯域にもどす逆拡
散を行うための逆拡散手段が必要である。

【０００４】さらに、例えば、移動機からセルサイト
（基地局）へのデータ通信には、ＰＮ符号等の拡散符号
の他に、複数の送信データに対応した例えばウオルッシ
ュ関数等の直交信号系を送信することにより効率的な情
報伝送を行う場合がある。そのような場合、セルサイト
においてはデータの復調に際し、ＰＮ符号の逆拡散の他
に全送信候補シンボルに対応するウオルッシュ関数につ
いてそれぞれ相関値を求め、その中から最大の相関値を
与えるウオルッシュ関数を判定することにより送信デー
タを復調するような操作が必要となる。

【０００５】図２１は例えば米国特許ＵＳ５１０３４５
９に示された、前述したスペクトル拡散信号の送受信機
の従来の構成例を示したものであり、図２２は同じく米
国特許ＵＳ５１０３４５９に示された図２１のアナログ
レシーバ、ディジタルデータレシーバのより詳細な構成
例を示したものである。以下、従来システムの受信機に
ついて、図を用いて説明する。

【０００６】図２１はセルサイト機器の実施例のブロッ
ク図を示している。セルサイトにおいては、それぞれ分
離したアンテナとアナログレシーバを有する２つのレシ
ーバシステムがスペースダイバーシチ受信のために使用
される。各々のレシーバシステムにおいて信号はダイバ
ーシチ合成プロセスに到達するまでの間は独立に処理さ
れる。破線で囲まれたエレメントはセルサイトと１つの
移動機ユニット間の通信に対応するエレメントに対応し
ている。アナログレシーバの出力は、他の移動機ユニッ
トとの通信を行うための他のエレメントにも供給され
る。図２１において、第１のレシーバシステムはアンテ
ナ６０、アナログレシーバ６４、サーチャーレシーバ６
８、ディジタルデータレシーバ６９から構成されてい
る。第１のレシーバシステムはオプショナルのディジタ
ルデータレシーバ７０も有している。第２のレシーバシ
ステムは、アンテナ６１、アナログレシーバ６５、サー
チャーレシーバ７１、ディジタルデータレシーバ７２か
ら構成されている。

【０００７】セルサイトはまた、セルサイトコントロー
ルプロセッサ７４も有している。コントロールプロセッ
サ７４はデータレシーバ６９、７０、７２をサーチャー
レシーバ６８、７１とともに結合している。コントロー
ルプロセッサ７４は、信号処理、タイミング信号生成、
ハンドオフのコントロール、ダイバーシチ、システムコ
ントロールプロセッサとのインターフェース、ウオルッ
シュ系列の割当等の機能を有する。

【０００８】２つのレシーバシステムはデータレシーバ
６９、７０、７２と接続され、ダイバーシチコンバイナ
＆デコーダ回路７３に入力される。ディジタルリンク７
５もコントロールプロセッサ７４、セルサイト送信変調
器７７、ＭＴＳＯディジタルスイッチと接続されてい
る。ディジタルリンク７５は、変調器７７と回路７３に
よって、コントロールプロセッサ７４の制御のもとに、
ＭＴＳＯとの間の通信に利用される。

【０００９】移動機ユニット送信信号は直接拡散のスペ
クトル拡散信号で、例えば１．２２８８ＭＨｚ等の、予
め定められたクロック速度で、ＰＮ系列を送信シンボル
に乗積することにより、拡散変調される。このクロック
速度はベースバンドデータ速度の整数倍となるように定
められている。

【００１０】アンテナ６０で受信された信号はアナログ
レシーバ６４に供給される。アナログレシーバの詳細は
図２２に示されている。

【００１１】アンテナ６０で受信された信号はダウンコ
ンバーター５４１に供給される。ダウンコンバーター５
４１はＲＦ増幅器５４２とミキサー５４３から構成され
ている。受信された信号はＲＦ増幅器への入力として供
給され、ここで、受信信号は増幅された後、ミキサー５
４３への入力となる。ミキサー５４３には、周波数シン
セサイザ５４４の出力も入力として供給される。増幅さ
れたＲＦ信号はミキサー５４３において、周波数シンセ
サイザ５４４の出力信号と混合されることにより、ＩＦ
周波数に変換される。

【００１２】ミキサー出力であるＩＦ信号はバンドパス
フィルタ（ＢＰＦ）５４５への入力となる。バンドパス
フィルタ５４５は、例えばＳＡＷフィルタ等によって構
成され、１．２５ＭＨｚの通過帯域を有する。バンドパ
スフィルタ５４５によって帯域制限された信号はＩＦ増
幅器５４６への入力となり、ここで増幅される。増幅さ
れたＩＦ信号はアナログディジタル（Ａ／Ｄ）変換器５
４７への入力となり、９．８３０４ＭＨｚ、即ち、チッ
プクロックの８倍のクロックレートでディジタル信号に
変換される。Ａ／Ｄ変換器５４７はアナログレシーバ６
４の一部として示されてはいるが、データレシーバ、サ
ーチャーレシーバの一部と考えることもできる。Ａ／Ｄ
変換器出力のディジタル化されたＩＦ信号はデータレシ
ーバ６９、オプショナルレシーバ７０、サーチャーレシ
ーバ６８へ供給される。以下にアナログレシーバ６４か
らの出力とＩ（同相軸）、Ｑ（直交軸）チャネル信号に
ついて述べる。図２２ではＡ／Ｄ変換器５４７は単一の
デバイスとして示されているが、チャネル分割がＡ／Ｄ
変換に先だってなされ、２つの分離したＡ／Ｄ変換器に
よってディジタル化されたＩ、ＱチャネルのＩＦ信号を
供給するものと考え、以後は２つのＩ、Ｑチャネル信号
について取り扱うものとする。ＲＦ−ＩＦ−ベースバン
ドへの周波数変換（ダウン変換）ならびにＩ、Ｑチャネ
ル信号のＡ／Ｄ変換は当業者には良く知られている技術
である。

【００１３】サーチャーレシーバ６８はセルサイトにお
いて、付加ディジタルデータレシーバ６９ならびに使用
されるときは、ディジタルデータレシーバ７０が最強の
時間領域の信号をトラッキング（追尾）し処理を行うこ
とができるように、受信信号に対する時間領域をスキャ
ンする。サーチャーレシーバ６８が与えるスキャン結果
によりセルサイトコントロールプロセッサ７４は、ディ
ジタルレシーバ６９、７０に好ましい受信信号を選択し
て処理するようコントロール信号を与える。

【００１４】セルサイトデータレシーバとサーチャーレ
シーバにおけるこの処理は、移動機ユニットにおける同
様なエレメントによってなされる信号処理とはいくつか
の相違点がある。インバウンド、即ち、リバース（移動
機−セルサイト）リンクにおいては、移動機ユニットは
パイロット信号を送信しないため、セルサイトにおいて
同期検波の参照信号を利用することができない。リバー
スリンクでは６４進直交信号を用いた非同期の変復調構
成が用いられる。

【００１５】６４進直交信号過程において、移動機ユニ
ットの送信シンボルは２⁶ のうちの１つ、即ち６４の互
いに異なる２進系列に符号化される。即ち、長さ６４の
２進系列（各系列をチップと呼ぶことにする）で１つの
送信シンボルが構成され、互いに直交するシンボルの数
が全部で６４個ある（各シンボルは６ビットの情報で決
定されるので、６ビット情報の１０進数表現をシンボル
番号と呼ぶことにする）。選定された２進系列の集合は
ウオルッシュ関数として知られている。このウオルッシ
ュ関数Ｍ進信号符号を解くのに最適な受信機構成として
高速アダマール変換（ＦＨＴ）がよく用いられる。

【００１６】更に、図２１に基づいて説明する。サーチ
ャーレシーバ６８とディジタルデータレシーバ６９、７
０にはアナログレシーバ６４の出力信号が入力される。
通信を行っている移動機ユニットを介して特定のセルサ
イトレシーバに送信されたスペクトル拡散信号をデコー
ドするためには、適当なＰＮ系列を生成し、これを供給
しなければならない。

【００１７】移動機ユニット信号の生成についての詳細
を以下に説明する。図２２に示されるように、ディジタ
ルデータレシーバ６９は、系列長の等しい異なる２つの
ショートコードＰＮ系列を発生するＰＮ発生器３０８、
３１２を含んでいる。これらの２つのＰＮ系列は、変調
構成の外部コードとして、全てのセルサイト受信機と全
ての移動機ユニットで共通である。ＰＮ発生器３０８、
３１２は、出力系列としてそれぞれＰＮ_I 、ＰＮ_Q 系列
を供給する。ＰＮ_I 、ＰＮ_Q系列は、それぞれ、Ｉ、Ｑ
チャネルＰＮ系列として参照される。

【００１８】２つのＰＮ系列ＰＮ_I 、ＰＮ_Q は異なる１
５次の多項式によって生成され、通常の系列長３２７６
７ではなく、系列長３２７６８の系列を生成する。この
ため、例えば、１５次の最長線形系列（Ｍ系列）１周期
中に１度１４連続のゼロが生じるという規則があるが、
この１４の連続したゼロの後に１つゼロを付加すること
により、系列長３２７６８の系列が得られる。言い変え
れば、ＰＮ発生器の１つの状態が系列の生成時に繰り返
される。このように、修正された系列は１５連続の１と
１５連続の０を１つずつ含む。

【００１９】一実施例のディジタルデータレシーバ６９
は、リバースリンクで移動機ユニットによって生成され
るもう１つのＰＮ系列に対応するＰＮ_U 系列を発生する
ロングコード発生器３１０も含んでいる。ＰＮ発生器３
１０は、各ユーザーを識別するためのユーザーＩＤ等の
付加的な要素に従って時間シフトされた、次数４２の大
変長い系列を生成し、例えば、最大長線形系列発生器に
よって実現される。このように、セルサイトはロングコ
ードＰＮ_U 系列とショートコードＰＮ_I 、ＰＮ_Q の両方
で拡散変調されている。他の方法としては、ユーザーを
特徴づける鍵を用いて６４シンボル表現を暗号化するた
めに、データ暗号標準を用いた暗号器のような非線形暗
号発生器をＰＮ発生器３１０の代わりに使用しても良
い。

【００２０】ＰＮ発生器３１０出力のＰＮ_U 系列は、排
他的論理和ゲート３１４、３１６で、ＰＮ_I 、ＰＮ_Q の
系列とそれぞれ排他的論理和がとられ、系列ＰＮ_I ’、
ＰＮ_Q ’を出力する。

【００２１】ＱＰＳＫ相関器６５０には、この系列ＰＮ
_I ’、ＰＮ_Q ’と、アナログレシーバ６４からの出力で
あるＩ、Ｑ両チャネル信号とが入力される。相関のとら
れたＩ、Ｑチャネル相関器５５０出力はそれぞれアキュ
ムレータ１０６７、１０６８に供給され、データは４チ
ップ長に渡ってアキュムレートされる（即ち、送信シン
ボルは２５６チップのＰＮ符号で拡散変調されてい
る）。アキュムレータ１０６７、１０６８の出力は高速
アダマール変換（ＦＨＴ）プロセッサ３４２（３４４）
に供給される。ＦＨＴプロセッサ３４２は６ビットのデ
ータに対応する６４のウオルッシュ関数についての相関
値を生成する。６４の相関値はコントロールプロセッサ
７４で生成される重み関数と乗算される。重み関数は復
調信号の強さと関連づけられている。ＦＨＴ３４２出力
の重み付けされたデータは更に処理を行うために、ダイ
バーシチコンバイナ＆デコーダ回路７３（図２１）へ供
給される。

【００２２】第２のレシーバシステムは受信信号に対し
て、前記した図２１、図２２の第１の受信システムと同
様な信号処理を行う。ディジタルデータレシーバ６９、
７２からの重み付けされた６４の相関値は、ダイバーシ
チコンバイナ＆デコーダ回路７３に供給される。回路７
３はディジタルデータレシーバ６９からとディジタルデ
ータレシーバ７２からの重み付された６４の相関値を同
一シンボル毎に加算する加算器を含んでいる。加算結果
の６４の相関値は、最大の相関値を決定するために互い
に比較される。比較結果の大きさは、最大値を与えるシ
ンボル番号と共に、回路７３内に搭載されているビタビ
アルゴリズムデコーダ内で使用されるデコーダの重みと
送信データを決定するために使用される。

【００２３】回路７３に含まれるビタビデコーダは拘束
長Ｋ＝９、符号レートｒ＝１／３で移動機ユニットで符
号化されたデータをデコードする能力を持っている。ビ
タビデコーダは最も確からしいビット系列を決定するた
めに使用される。通常１．２５ｍｓｅｃ毎に周期的に信
号品質推定が得られ、移動機ユニット電力調整コマンド
としてと移動機ユニットへのデータとともに送信され
る。この品質推定の生成に関する詳細な情報は、米国特
許ＵＳ５０５６１０９中に述べられている。この品質推
定は、１．２５ｍｓｅｃに渡る平均ＳＮ比である。

【００２４】一般に、データの受信タイミングは不明で
あり、複数のタイミングでＦＨＴを動作させ、タイミン
グを推定し、タイミング追尾する必要がある。サーチャ
ーレシーバは初期のタイミング推定（捕捉）を行うため
のレシーバである。捕捉は、通信に先だって行われる場
合と、通信中においても、周波数選択性フェージング等
の回線状態の大きな変化により、受信到来波のレベル関
係が逆転した時、よりレベルの高い受信到来波を復調す
るために行われる場合と２通りある。後者の場合は、常
に異なるタイミングで受信波のレベルを常にモニタ（ス
キャン）する必要がある。一方、タイミング制御（追
尾）は、捕捉後、回線状態の比較的小さな変動にともな
うデータタイミングに追尾するために、ディジタルデー
タレシーバ単位で行う必要がある。

【００２５】なお、図中には示されていないが、米国特
許ＵＳ５１０３４５９によれば、各々のディジタルデー
タレシーバは、それぞれが受信する受信信号のタイミン
グを追尾する。これは、僅かに早いタイミングの参照Ｐ
Ｎとの相関と、僅かに遅いタイミングの参照ＰＮとの相
関をとるよく知られた技法によって達成される。タイミ
ング誤差が０の時、これらの２つの相関値の差は平均的
に０になる。逆に、タイミング誤差があるならば、２つ
の相関値の差の大きさと極性で誤差が示されることにな
り、ディジタルデータレシーバのタイミングが、それに
応じて調整される。

【００２６】従来のスペクトル拡散信号の通信装置は、
送信データに対応した送信シンボル番号を全送信候補シ
ンボル（ウオルッシュ関数）のなかから判定しなければ
ならず、そのためにウオルッシュ関数との相関をとる手
段としてＦＨＴが使用されている。しかしながら、米国
特許ＵＳ５１０３４５９では送信シンボルはＰＮ系列と
同一のタイミングで信号に乗積されている。また、ウオ
ルッシュ関数１チップに対し、ＰＮ符号４チップが対応
しているため、１送信シンボルに対しＰＮ符号２５６チ
ップが対応する。つまり、同一のウオルッシュ関数が繰
り返し伝送されたとしても、１２８（＝３２７６８／２
５６）通りのＰＮ符号が順次使用されことになる。この
ため、ＦＨＴの単純な使用では１つのデータタイミング
におけるウオルッシュ関数の相関値しか得られない。そ
こで、サーチャーレシーバを構成するために、タイミン
グをずらせて動作する複数のＦＨＴが必要となり、回路
規模が大きくなってしまう。更に、タイミングの捕捉に
時間がかかりすぎたり、あるいは、サーチャーレシーバ
でのモニタ機能が通信回線状態の変動に対応できない
と、現在のディジタルデータレシーバが受信している到
来波がフェージング等で消失した場合、別の受信可能な
到来波があったとしても、スペクトル拡散信号を受信で
きなくなることがあった。

【００２７】

【発明が解決しようとする課題】従来のスペクトル拡散
信号の受信機は以上のように構成されているので、回路
規模が大きくなるという課題がある。更に、複数のＦＨ
Ｔにより得た相関値のうち、意味のある相関値は、送信
シンボルに対応するものだけであり、他の相関値は送信
シンボルが直交関数の場合は雑音となる。雑音の影響を
取り除くために巡回加算等の平均化処理が必要で、十分
に雑音の影響を取り除くためには多大な処理時間が必要
となるという課題もあった。一方、処理時間を短縮する
と、十分な雑音除去ができなかった。即ち、雑音の影響
で捕捉タイミングの誤差が大きくなったり、良好なデー
タ復調が行えないような捕捉タイミングが与えられる可
能性が高いという課題があった。

【００２８】また、ディジタルデータレシーバで行うタ
イミング追尾においても、意味のある相関値は、送信シ
ンボルに対応する相関値だけが必要であり、他の相関値
は雑音となる。雑音の影響を取り除くために同様に平均
化処理が行われ、雑音の影響を取り除くために多大な処
理時間を必要とした。即ち、通信回線状態の変動にとも
なうタイミング変動に追尾することが困難となり、タイ
ミングが全くずれてしまい、データ復調ができなくなる
場合があるという課題があった。あるいは、処理時間を
短縮すると、十分な雑音除去ができず、タイミング誤差
が大きくなりデータ復調特性が劣化するという課題があ
った。

【００２９】更に、マルチパスフェージングに対処する
ために、ダイバーシチ受信を行っているが、信号タイミ
ングの捕捉、追尾特性が悪いと十分なダイバーシチ効果
が得られず、良好な受信特性が得られないという課題が
あった。

【００３０】この発明は上記のような課題を解消するた
めになされたもので、サーチャーレシーバにおける捕捉
特性、タイミング追尾特性、データ受信特性の改善され
たスペクトル拡散信号の受信機を得ることを目的とす
る。

【００３１】

【課題を解決するための手段】この発明に係るスペクト
ル拡散信号の受信機は、同期検波された複素受信信号と
拡散符号とを乗積し加算する複数の相関処理器と、これ
ら複数の相関処理器の入力側または出力側に設けて複数
の相関処理器の入力を与えるタイミングまたは上記複数
の相関処理器の出力を次段に与えるタイミングを調整し
て、複数の相関処理器出力をそれぞれ異なるタイミング
で出力するタイミング調整手段と、異なるタイミングで
出力される相関処理器出力群を順次選択出力するゲート
回路と、これらゲート回路から順次出力される相関処理
器出力のウオルッシュ関数を解き相関値強度として出力
する高速変換器とで構成されるサーチ処理手段、を有す
るサーチャーレシーバを備えた。また請求項２の発明
は、請求項１のサーチ処理手段と、判定結果が与えられ
るまでの間このサーチ処理手段出力を遅延させる遅延回
路と、サーチャーレシーバ外部からの判定帰還信号によ
り上記遅延回路出力の中から特定のウオルッシュ関数の
相関値強度を選択するセレクタと、このセレクタで選択
された相関値強度を巡回加算する巡回加算部と、を有す
るサーチャーレシーバを備えた。

【００３２】また請求項３の発明は、送信シンボルを判
定して判定帰還信号を生成する送信シンボル判定手段、
及び、同期検波された複素受信信号と、所定の正位相差
及び負位相差の拡散符号とを乗積し加算する複数のタイ
ミング用相関処理器と、複数のタイミング用相関処理器
出力のウオルッシュ関数を解き相関値強度として出力す
るタイミング用高速変換器と、以下のいずれかの要素（１）タイミング用高速変換器の出力を所要時間遅延さ
せ判定帰還信号で選択する遅延・選択回路と、遅延・選
択回路で選択された相関値強度により、タイミング用相
関処理器への入力の受信信号に対する拡散符号の供給タ
イミングを制御するタイミング制御信号を得るローパス
フィルタ、（２）タイミング用高速変換器出力の中から判定帰還信
号により特定のウオルッシュ関数に対応した相関値強度
を選択するゲート回路と、ゲート回路で選択された相関
値強度を所定の時間遅延して選択する遅延・選択回路
と、遅延・選択回路で選択された相関値強度によりタイ
ミング用相関処理器への入力の受信信号に対する拡散符
号の供給タイミングを制御するタイミング制御信号を得
るローパスフィルタ、で構成されるディジタルレシー
バ、を備えた。また請求項４の発明は、送信シンボルを
判定して判定帰還信号を生成する送信シンボル判定手
段、及び、同期検波された複素受信信号と所定の拡散符
号とを乗積し加算する相関処理器と、この相関処理器出
力のウオルッシュ関数を解き相関値強度として出力する
高速変換器と、同期検波された複素受信信号と所定の正
位相差及び負位相差の拡散符号とを乗積し加算する複数
のタイミング用相関処理器と、これら複数のタイミング
用相関処理器出力を適当な時間遅延させる遅延回路と、
送信シンボル判定手段出力の判定帰還信号より特定のウ
オルッシュ関数を生成するウオルッシュ関数発生器と、
複数のタイミング用相関処理器出力とウオルッシュ関数
発生器から与えられるウオルッシュ関数との相関をとる
複数の相関手段と、で構成され、複数の相関手段出力を
用いて拡散符号の供給タイミングを制御するようにした
ディジタルレシーバ、を備えた。

【００３３】更に請求項５の発明は、複素入力信号と拡
散符号との相関をとり更に相関信号の送信候補シンボル
を解くサーチャーレシーバ、及び、複素入力信号と所定
の正位相差及び負位相差の拡散符号との相関をとり更に
特定の送信候補シンボルを選び、選ばれた送信候補シン
ボルによりタイミングを設定するディジタルレシーバ相
当に含まれるタイミング設定手段及び、サーチャーレシ
ーバ出力で定まるデータ復調タイミングでの相関値強度
と、タイミング設定手段出力の選択後の送信候補シンホ
ルの相関値強度とを乗算する乗算回路と、この乗算回路
出力を合成タイミング毎に加算した値の送信候補シンボ
ルの相関値の中から最大値を判定し、この最大値と判定
された特定の送信候補シンボルを上記タイミング設定手
段及びサーチャーレシーバへの判定帰還信号をも出力す
る最大値判定回路と、で構成されるウオルッシュシンボ
ル番号選択手段、とを備えた。

【００３４】また請求項６の発明は、複素受信信号と拡
散符号を乗積し定められた組合せで加算して直交２成分
の出力を得る複数の相関処理器と、これら複数の相関処
理器の入力側または出力側に設けて相関処理器の入力タ
イミングまたは出力タイミングを調整するか、または複
数の相関処理器に入力されるＰＮ符号のタイミングを調
整するタイミング調整手段と、このタイミング調整され
た複数の相関処理器出力を順次選択して出力するゲート
回路と、このゲート回路から順次出力される相関処理器
の直交２成分それぞれについてウオルッシュ関数を解く
複数の高速変換器と、これら複数の高速変換器出力から
相関値強度を求める相関値強度計算手段とで構成される
サーチ処理手段、を有するサーチャレシーバを備えた。
また請求項７の発明は、請求項６の発明に、送信シンボ
ルを判定して判定帰還信号を生成する送信シンボル判定
手段を備えて、サーチ処理手段は、生成された判定帰還
信号により送信候補シンボルの相関値強度の中から特定
のウオルッシュ関数の相関値強度を選択するセレクタと
で構成される判定帰還型サーチ処理手段とした。

【００３５】また請求項８の発明は、送信シンボルを判
定して判定帰還信号を生成する送信シンボル判定手段、
及び、複素受信信号と所定の拡散符号を乗積し定められ
た組合せで加算して直交２成分の出力を得る相関処理器
と、この相関処理器出力から直交２成分のウオルッシュ
関数との相関を解く高速変換器と、この高速変換器出力
の相関値強度を計算する相関値強度計算回路と、複素受
信信号と所定の拡散符号を乗積し定められた組合せで加
算して直交２成分の出力を得る複数のタイミング用相関
処理器と、これら複数のタイミング用相関処理器出力を
遅延させる遅延手段と、これら遅延手段からの出力、ま
たは必要に応じて時分割用ゲート回路を経由した出力
と、ウオルッシュ関数との相関を解くタイミング用高速
変換器と、これらタイミング用高速変換器で解かれた相
関のうち判定帰還信号で選択されたウオルッシュ関数の
相関値強度を計算する相関値強度計算回路と、この計算
された相関値強度の出力差を平均化して拡散符号の供給
タイミングを制御するループフィルタ、とで構成される
ディジタルレシーバ、を備えた。また請求項９の発明
は、送信シンボルを判定して判定帰還信号を生成する送
信シンボル判定手段、及び、同期検波された複素受信信
号と所定の拡散符号とを乗積し加算する相関処理器と、
相関処理器出力のウオルッシュ関数を解き相関値強度と
して出力する高速変換器と、複素受信信号と所定の拡散
符号を乗積し定められた組合せで加算して直交２成分の
出力を得る複数のタイミング用相関処理器と、これら複
数のタイミング用相関処理器出力を遅延させる遅延手段
と、判定帰還信号により特定のウオルッシュ関数を生成
するウオルッシュ関数発生手段と、複数の遅延手段出力
とウオルッシュ関数発生手段により与えられるウオルッ
シュ関数との相関を直交２成分について得る複数の相関
手段と、これら複数の相関手段出力から相関強度をそれ
ぞれ計算する複数の相関値強度計算手段と、で構成さ
れ、これら相関値強度計算手段出力を用いて拡散符号の
供給タイミングを制御するようにしたディジタルレシー
バ、を備えた。

【００３６】

【作用】本発明のスペクトル拡散信号の受信機において
は、請求項１のものについては、同期検波方式のサーチ
ャーレシーバで、相関器からの出力信号のタイミングが
ずれて、変換器に入り、ＦＨＴ等のウオルッシュ関数を
解く変換器が時分割で使用される。また請求項２のもの
は、同期検波方式のサーチャーレシーバで、更に特定の
ウオルッシュ関数のデータが選ばれる。これにより、不
要なウオルッシュ関数の計算が排除される。また請求項
３及び請求項４のものは、同期検波方式のディジタルデ
ータレシーバで、そのタイミング設定手段において、別
の復調データから得られる特定のウオルッシュ関数の相
関値が選択され、タイミング追尾をする。これにより、
不要なウオルッシュ関数の計算が排除され、確実なタイ
ミング設定ができる。

【００３７】また請求項５のものは、サーチャーレシー
バより与えられるデータ復調タイミングでの相関強度
と、ディジタルデータレシーバのタイミング変換出力の
送信候補シンボルの相関強度とが乗算され、そのタイミ
ング加算値の最大値で特定候補シンボルが決まり、更に
この特定候補シンボルが各ダイバーシチのサーチレシー
バ、ディジタルデータレシーバにフィードバックして与
えられる。これにより、誤った相関値が選択される確率
が減る。

【００３８】請求項６のものは、サーチャーレシーバに
おいて、相関処理器からの出力信号のタイミングがずれ
て、変換器に入り、候補シンボルを解く変換器が時分割
で使用される。また請求項７のものは、サーチャーレシ
ーバで、更に別の送信シンボル判定手段が特定後の送信
シンボルの相関値を選択し、これが出力される。これに
より、不要な送信シンボルについての計算が排除され
る。また請求項８及び請求項９のものは、ディジタルデ
ータレシーバで、そのタイミング設定手段において、別
の復調データから得られる特定の候補シンボルの相関処
理値が選択され、タイミング追尾をする。これにより、
不要な送信シンボルについての計算が排除され、確実な
タイミング設定ができる。

【００３９】

【実施例】実施例１．以下、本発明の実施例について図面に基づいて説明す
る。図１は、基地局（セルセイト）に設けられた同期検
波方式のサーチャーレシーバの全体構成を示すブロック
図である。同期検波方式の場合には受信信号の搬送波周
波数、位相を再生する搬送波再生回路等を受信機が別に
具備している。受信ＳＳ信号から互いに直交する局部発
振器を用いて検波された直交検波信号ｒ_I 、ｒ_Q はサー
チ処理回路６１０に入力され、ＰＮ信号およびウオルッ
シュ関数が解かれる。ここで、この処理は複数の異るタ
イミングで行われ、この結果がシリアルにパラレルデー
タとして出力される。即ち、６４のウオルッシュ関数に
ついての処理結果が、パラレルで出力され、観測するタ
イミングがずれたものが順次出力される。このサーチ処
理回路の出力信号は最大値判定部６１２に入力され、こ
こで６４のサーチ処理回路の出力の中から絶対値が最も
大きなものが選択される。

【００４０】ここで、この最大値判定部６１２は絶対値
の判定のために、二乗回路絶対値回路などは用いずに、
例えば符号ビットを除いた部分で最大値を判定するとよ
い。即ち、説明を簡単にするために、入力データが４ビ
ットであると仮定し、データとして、（００１０）＝＋
２，（１０１１）＝−３，（０００１）＝＋１，（１１
００）−４が入力された場合に、極性を示す最上位ビッ
トを除いたデータを（０１０）＝２，（０１１）＝３，
（００１）＝１，（１００）＝４のように読み取り、最
大値４を選択する。そして、この最大値判定部６１２で
選択された出力は、加算器６１６に入力され、フレーム
メモリ６１８の出力が乗算器６２０を介し、フィードバ
ックされ、この乗算器６１６、フレームメモリ６１８、
乗算器６２０により、巡回加算が行われる。ここで、フ
レームメモリ６１８は、観測時間に対応した容量を有し
ており、また乗算器６２０は加算結果が発散しないよう
に１未満のウェイトを乗算するようになっている。そこ
で、この構成により、観測時間単位の巡回加算が行われ
る。

【００４１】そして、このようにして、巡回加算により
選択された最大値出力が平均化され、雑音が除去された
タイミングについての出力信号が受信機のプロセッサ等
に供給される。

【００４２】実施例２．この発明の他の同期検波方式のサーチャーレシーバの実
施例として、図２にその全体構成を示す。この例では、
図１における最大値判定部６１２に代え遅延回路６２２
およびセレクタ６２４を有している。そして、このセレ
クタ６２４は外部から入力される判定帰還信号によっ
て、６４のウオルッシュ関数に対する処理結果の中から
特定のものを選択して出力する。従って、そのときのウ
オルッシュ関数に対する処理結果の大きさから選択する
のではない。また、遅延回路２２は所要時間（例えば、
判定帰還信号が入力されるまでの時間、または拡散符号
の１周期に対応する１データシンボル時間）を稼ぐため
のものである。

【００４３】次に、サーチ処理回路６１０の具体的構成
について、図３に基づいて説明する。直交検波信号ｒ
_I 、ｒ_Q はそれぞれシフトレジスタ６３０、６３２に入
力される。この例では、シフトレジスタ６３０、６３２
は観測時間４チップ、１チップ／１サンプルに対応し
て、４チップ分の容量となっており、４つのセクション
に分割されている。

【００４４】なお、観測時間を４チップ以外、１サンプ
ルが１チップ以外でも対応できる。更に、１チップは、
１ビットデータ（２値）ではなく、例えば８ビットデー
タ（２５６値）で構成すると良い。また、データバスに
おける「６４」も８ビットあるいはそれ以上のバスが６
４本あることを意味する。そして、このシフトレジスタ
６３０、６３２の各セクションからの信号は、それぞれ
相関処理器６３４、６３６、６３８、６４０に入力され
る。即ち、シフトレジスタ６３０、６３２の最も後のデ
ータ（最も新しいデータ）が相関処理器６３４に入力さ
れ、次のデータが相関処理器６３６、その次のデータが
相関処理器６３８に入力され、最も先行するデータ（最
も古いデータ）が相関処理器６４０に入力される。

【００４５】なお、相関処理器６３４、６３６、６３
８、６４０は受信データにＰＮ符号を乗積して、送信側
で乗積されたＰＮ符号を解きウオルッシュ関数のみを出
力させることを目的としたものである。通常の相関処理
器では乗積後、積分操作を行い相関値を出力するが、こ
の発明における相関処理器６３４、６３６、６３８、６
４０においては乗積後の積分操作は後述するＦＨＴでウ
オルッシュ関数を解くときに実行される。

【００４６】この相関処理器６３４〜６４０には、それ
ぞれ拡散信号ＰＮ_I ’およびＰＮ_Q’が入力されてお
り、入力信号と拡散信号との乗積加算処理が実行され
る。そして、シフトレジスタ６３０、６３２の存在によ
り、各相関処理器６３４〜６４０では、１チップ分ずつ
ずれたタイミングで入力信号と拡散信号の乗積加算処理
が実行される。また、これら相関器６３４〜６４０に供
給される拡散符号ＰＮ_I ’およびＰＮ_Q ’は、Ｉ信号お
よびＱ信号に対するＰＮ符号ＰＮ_I 、ＰＮ_Q にユーザ毎
に割り当てられたユーザＰＮ信号ＰＮ_U が乗算されて形
成されたものである。任意のウオルッシュ関数系列を
Ｗ、送受搬送波間の位相差（既知）をθとすれば、ＰＮ
符号のタイミングが合っている時は、後に詳述するよう
に相関処理器６３４中の加算器８０の出力Ｙは以下の値
となる。Ｙ＝Ｗ［２（ｃｏｓθ＋ｓｉｎθ）＋２ＰＮ _Q ’ＰＮ _I ’（ｃｏｓθ−ｓｉｎθ）］後半の２ＰＮ _Q ’ＰＮ _I ’（ｃｏｓθ−ｓｉｎθ）の部
分はランダムで、積分すると平均的にゼロになるので、
結局以下の値のみが意味を持つ。Ｗ２（ｃｏｓθ＋ｓｉｎθ）＝Ｗ２^1/2 ・ｃｏｓ（θ−π／４）従って、θ＝π／４に設定すれば加算器出力で有意な信
号成分を最大にすることができる。

【００４７】そして、相関処理器６３４の出力は３チッ
プ分のシフトレジスタ６４２を介しシリアルパラレル変
換器６４８に、相関処理器６３６の出力は２チップ分の
シフトレジスタ６４４を介しシリアルパラレル変換器６
５０に、相関処理器６３８の出力は１チップ分のシフト
レジスタ６４４を介しシリアルパラレル変換器６５２
に、相関処理器６４０の出力はそのままシリアルパラレ
ル変換器６５４に入力される。従って、シリアルパラレ
ル変換器６４８〜６５４には、同一のタイミングで得ら
れた相関処理器出力が入力され、これがパラレル信号に
変換される。即ち、順次入力される６４の相関信号が系
列長６４のＷａｌｓｈ関数を解くためのパラレルデータ
としてゲート回路６５６に順次入力される。

【００４８】ゲート回路６５６は、入力されるゲート
（Ｇａｔｅ）信号に応じて、シリアルパラレル変換器６
４８〜６５４からの信号を時分割で順次出力する。そし
て、ゲート信号の出力は順次ＦＨＴ６５８に供給され、
ここで高速アダマール変換がなされ、ウオルッシュ関数
が解かれる。従って、受信データと乗積されるＰＮ符号
のタイミングが一致していれば、ＦＨＴ６５８の６４の
出力の内１つだけの出力が大きくなる。即ち、無雑音の
時、ＦＨＴ６４の出力は、６４のウオルッシュ関数につ
いての相関出力であり、入力データが例えばすべての０
のデータであれば、ウオルッシュ０［Ｗ０］に関する処
理（相関）結果のみが信号振幅に応じた値となり、その
他は０が出力値となって現れる。入力信号が他のウオル
ッシュ関数であれば、対応する関数番号の処理出力のみ
が信号振幅に応じた値となる。そして、ＦＨＴ６５８の
４つの入力データに対するものが順次出力される。そし
て、ＦＨＴ６５８の出力が順次サーチ処理回路６１０か
ら出力することになる。

【００４９】従って、受信データと乗積されるＰＮ符号
とタイミングが一致した時点でのＦＨＴ出力の内、送信
データに対応したウオルッシュ関数の相関出力のみが信
号振幅に応じた値（最大）となり、他のウオルッシュ関
数の相関出力はマルチバス成分がなければ、雑音成分の
みとなる。他の時点では、ＰＮ符号とウオルッシュ関数
の相関特性に応じた相関出力が得られることになるが、
相対的に最大値よりも小さな値となる。雑音成分及び遅
延波成分及びタイミングずれにともなう相関成分は、場
合によってはかなり大きな値となるが、これらはランダ
ムな振舞いをするので、巡回加算を行うことにより、十
分小さな値にすることが可能である。もし、図１に図３
のサーチ処理回路６１０が適用された場合には、このサ
ーチ処理回路６１０からの出力に対し、最大値検出が行
われ、巡回加算が行われることにより、逆拡散タイミン
グに応じた受信信号電力が得られる。

【００５０】従って、巡回加算を繰り返すことにより、
マルチバスがある場合には、個々のバスの信号到来タイ
ミングに一致するタイミング点（巡回加算におけるフレ
ームメモリに対応する点）で各バスの強さに応じた受信
電力値が得られ、信号到来タイミング以外では、十分小
さな値となる。従って、フレームメモリの内容を見るこ
とにより、どの信号タイミングでどの程度のレベルの信
号が到来しているかの情報が得られ、これをコントロー
ルプロセッサへ出力する。そして、この情報は後述する
タイミング再生回路等でフェージング等によりタイミン
グ追尾が不能となった場合などに用いられたり、あるい
は、後述するダイバーシチ合成回路での複数のデータ復
調器から得られた信号を効果的に合成するための情報と
して用いられたりする。

【００５１】以上に示したように図３の実施例において
は、各バスの到来時間に応じた受信電力をサーチするた
めに、ＦＨＴが本来４つ必要であったものをタイミング
を調整することによりＦＨＴを時分割的に使用するよう
にしたので、ハードウェア規模の縮小化が実現されてい
る。なお、この実施例においては、図３におけるシフト
レジスタ６３０、６３２は４段、即ち、観測時間（観測
ウインドウサイズ）が４チップ時間分の場合について示
したが、シフトレジスタの段数を増大させることによ
り、容易に観測時間の増大化が可能であり、その場合に
はＦＨＴの時分割使用によるハードウェア規模の縮小化
の効果は更に増大されることになる。

【００５２】図４に、相関処理器６３４〜６４０の好適
な構成例を示す。図４における乗算器６６０、６６２、
６６４、６６６はＰＮ符号を解くための乗算器である。
これは、図４に示すように乗算器６６０、６６４の出力
が加算器６６８の入力に、乗算器６６２、６６６の出力
が加算器７０の入力となっている。これは、搬送波と局
部発振器の位相差が存在するときに、直交検波信号ｒ
_I 、ｒ_Q がこの位相差により、各直交軸成分間の信号成
分を有している影響を効果的に除去するものである。即
ち、乗算器６６２はｒ_I に漏れ込んだ送信側のＱ軸成分
を抽出するものであり、乗算器６６４はｒ_Q に漏れ込ん
だ送信側のＩ軸成分を抽出するものであり、それぞれ乗
算結果を加算器６６８、６７０で同図に示された極性で
加算することにより、前述した効果が得られる。また、
位相差の影響が除去され、互いに異るＰＮ符号が解かれ
た後は、どちらにも同じ成分が出力されるので、加算器
６８０で加算することにより信号成分を効果的に合成す
る。即ち、同期検波方式で、送信側と受信側の位相差を
絞り込む（即ちθ＝π／４にする）ことが可能であれ
ば、加算器６８０の出力は送信側の信号を効果的に再現
できる。

【００５３】加算器６８０の出力は、１／４シリアルパ
ラレル変換器６８２において、４データのパラレルデー
タに変換され、４つのデータが同時に出力され、これが
合計回路６８４に入力され、４つのデータの合計が計算
される。そこで、ＰＮ信号の４チップ分のデータが合計
回路６８４で合計され、１つのデータにされる。これ
は、リバースリンクにおけるウオルッシュ関数がＰＮ４
チップに対し、ウオルッシュ関数１チップとなるように
乗積されており、ＦＨＴ６５８において、ウオルッシュ
を解く場合には、ウオルッシュ１チップ毎のデータの並
びとなっている必要があるからである。

【００５４】実施例３．本発明に係る同期検波方式のディジタルデータレシーバ
の構成例を図５に示す。データの復調を行う場合には、
ウオルッシュ関数の繰り返し周期（シンボル周期ともい
う、またウオルッシュ関数の１つ１つのデータを１チッ
プといい、この周期をチップ周期という）のタイミング
並びにこれと同期しているＰＮ符号の発生タイミングを
検出しなければならない。このため、タイミング検出回
路が必要となる。

【００５５】ディジタルデータレシーバでは、信号ｒ
_I 、ｒ_Q を受入れＰＮ信号、ウオルッシュを解くために
相関処理器７００、シリアルパラレル変換器７０２、Ｆ
ＨＴ７０４を有している。そして、相関処理器７００に
おいて、拡散符号ＰＮ_I ’、ＰＮ_Q ’を解くための処理
を行う。この相関処理器の構成は、同期検波方式では、
図４に示したサーチャーレシーバの相関処理器と同様の
構成となる。そして、ＰＮ４チップ毎にまとめられた相
関処理器出力がシリアルパラレル変換器７０２に入力さ
れ、６４のパラレルデータに変換され、これについてＦ
ＨＴ７０４がアダマール変換を行い、ウオルッシュ関数
を解く。ここで、ウオルッシュ関数を解くことは、各ウ
オルッシュ関数との相関をとることを意味している。ウ
オルッシュ関数の直交性から、タイミングが一致してい
る時は、送信されたウオルッシュ関数のみが信号振幅に
応じた値を有し、その他のウオルッシュ関数との相関結
果は０となる。遅延波との相関、雑音等により、全ての
相関出力が何等かの値を有することになるが、これらの
中から最大の相関値を有するウオルッシュ関数が送信さ
れたと判定し、それに対応するデータが送信情報データ
（ここでは６ビット）として同時に復調される。これに
よって、復調されたデータが得らる。

【００５６】一方、信号ｒ_I 、ｒ_Q は相関処理器７１
０、７１２に入力され、ここで、異るタイミングで供給
される拡散符号ＰＮ_I ’Δ及びＰＮ_I ’−Δと、ＰＮ
_Q ’Δ及びＰＮ_Q ’−Δの間での相関処理がそれぞれ行
われる。相関処理器に供給される入力信号と拡散符号の
同期がとれていれば、拡散符号を正負方向にずらして相
関を求めた結果は、いずれも結果として得られる相関信
号のエネルギーが小さくなるはずである。そこで、ＦＨ
Ｔ７１８、７２０で得られる送信ウオルッシュ関数の相
関値のエネルギーを調べることにより、タイミングを検
出することができる。

【００５７】このために、相関処理器７１０、７１２の
出力をシリアルパラレル変換器７１４、７１６で６４の
パラレルデータに変換した後、ＦＨＴ７１８、７２０に
おいてウオルッシュ関数を解き、遅延・選択回路７２
２、７２４に入力する。この遅延・選択回路７２２、７
２４は、図２における遅延回路６２０及びセレクタ６２
２と同様のものであり、どのウオルッシュが通信に用い
られているかを示すセレクト信号をデータ復調を行う際
に用いられる最大値検出回路等から貰い、そのウオルッ
シュ関数の信号を選択して出力する。

【００５８】遅延・選択回路７２２、７２４からの出力
は減算器７２６に入力され、両信号の差が計算される。
このようにして得られた信号は、入力信号と拡散信号の
同期ずれの大きさに対応した信号となっており、ローパ
スフィルタ７２８において不要成分が除去されてタイミ
ング制御信号が得られる。

【００５９】そして、このタイミング制御信号をＰＮ_I
発生器７３０、ＰＮ_Q 発生器７３２、ＰＮ_U 発生器７３
４に供給し、これら発生器７３０、７３２、７３４から
発生される信号のタイミングを調整する。そこで、これ
ら発生器７３０、７３２、７３４から発生される信号Ｐ
Ｎ_I 、ＰＮ_Q 、ＰＮ_U は入力信号とタイミングがあった
ものとなり、各相関処理器等における同期がとれたもの
となる。

【００６０】また、各発生器７３０、７３４の出力は乗
算器７３６で、発生器７３２、７３４からの出力は乗算
器７３８でユーザＰＮ符号ＰＮ _U と乗算され、それぞれ
拡散信号ＰＮ_I ’、ＰＮ_Q ’として、シフトレジスタ７
４０、７４２に供給される。このシフトレジスタ７４
０、７４２は３つのセクションに分割されており、順次
入力信号をシフトすることによって、各セクションから
異るタイミングの拡散信号を出力できる。即ち、先頭の
セクションのデータは、中央のセクションのデータより
Δだけ前のものであり、後ろのセクションのデータは、
中央のセクションのデータよりΔだけ後ろのデータであ
る。そこで、各セクションよりＰＮ_I ’、ＰＮ_Q ’とＰ
Ｎ_I ’Δ、ＰＮ_I ’−Δと、ＰＮ_Q ’Δ、ＰＮ_Q ’−Δ
が得られる。

【００６１】なお、遅延・選択回路７２２、７２４にお
ける選択を１つに限定せず、例えば、最大値検出回路で
得られた最大値と次に大きな値に対する２つのウオルッ
シュ関数番号の出力を選択する方法も考えられる。これ
は、雑音が混入するため、特性劣化を覚悟しなければな
らないが、データ復調が常に正しくなされているとは限
らないため、もし誤ったウオルッシュ関数番号を選択し
てしまうと、タイミング追尾系に正しい信号成分が全く
入力されなくなる場合があるので、この様なときには有
効な方法である。

【００６２】実施例４．本発明の他のディジタルデータレシーバの構成例を図６
に示す。この実施例では、ＦＨＴを時分割使用すること
によって、構成の簡略化を図っている。即ち、相関処理
器７００、７１０、７１２からの出力は、それぞれシリ
アルパラレル変換器７０２、７１４、７１６に入力さ
れ、シリアルパラレル変換器７０２、７１４、７１６の
出力は、ゲート回路７５４に供給される。相関器７０
０、７１０、７１２の各出力は、シフトレジスタ７４
０、７４２のタイミングでそれぞれ１シフト分ずれてお
り、これらのタイミングのずれた出力が、順次ゲート回
路７５４に供給される。そこで、ゲート回路７５４がシ
リアルパラレル変換器７１４、７０２、７１６からの出
力を順次選択することによって、ＦＨＴ７５６にこれら
を順次供給する。そして、ＦＨＴ７５６からの出力をゲ
ート回路７５８に入力し、ここでゲート回路７５４に対
応して信号を選択することによって、ＦＨＴ７５６にお
いて得られた信号を順次分離して出力する。こうして、
タイミング（符号位相）をシフトした信号を遅延・選択
回路７２２、７２４に入力し、相関処理器７００からの
信号に基づくものをデータ復調のためになされる最大値
判定器に出力する。

【００６３】なお、最大値判定回路は、図５ないし図７
には直接示されてはいないが、例えば、相関処理器７０
０のタイミングに基づくＦＨＴ７５６により得られる６
４の相関値を入力とし、これに対しての最大値判定を行
ってもよく、また、受信特性を向上させるために、ダイ
バーシチ合成などがなされている場合には、合成後の６
４の相関値を入力とし、これに対しての最大値判定を行
ってもよい。なお、ダイバーシチ合成を行う場合につい
ては、後述する図８を用いた実施例における最大値判定
器５１０がこれに相当する。

【００６４】ここで、遅延・選択回路７２２、７２４に
入力される信号は、時間が２Δ異っている。そこで、こ
の遅延・選択回路７２２、７２４では、これらの同期を
とって加算器７２４に入力する。そこで、ローパスフィ
ルタ７２８において、上述の実施例と同様のタイミング
制御信号を得ることができる。そして、この実施例によ
れば、ＦＨＴが１つでよく、回路が簡略化される。

【００６５】実施例５．本発明の他の同期検波方式のディジタルデータレシーバ
の構成例を図７に示す。この実施例では、タイミング制
御信号の発生部分にＦＨＴを使用しないようにしてい
る。即ち、復調部等における判定結果によりどのウオル
ッシュ関数が使用されているかを復調データからウオル
ッシュ関数を特定し、この信号に応じてウオルッシュ関
数発生器７６０により特定されたウオルッシュ関数を発
生する。そして、このウオルッシュを３分割のシフトレ
ジスタ７６２に供給し、時間Δずつずれた３つの信号を
得る。

【００６６】一方、相関処理器７１０、７１２からの出
力信号は、遅延回路７６４、７６６を介し、乗算器７６
８、７７０に入力される。この乗算器７６８、７７０に
は、シフトレジスタ７６２からの最も先（Δ）の信号
と、最も後（−Δ）の信号がそれぞれ供給されており、
相関器７１０、７１２からの信号がここで乗算される。
なお、遅延回路７６４、７６６は、乗算器７６８、７７
０において乗算されるウオルッシュ関数とのタイミング
を一致させるためのものである。従って、乗算器７６
８、７７０において、ウオルッシュ関数が信号に同期し
て乗算されるため、ウオルッシュ関数が解かれる。そし
て、この乗算結果の信号は、積分放電（Ｉ＆Ｄ）回路７
７２、７７４に入力され、ウオルッシュ関数の１周期に
対応する時間に渡って積分され、その結果が出力される
ことによって受信信号とＰＮ符号とウオルッシュ関数と
の相関値が得られる。そこで、これらＩ＆Ｄ回路７７
２、７７４からの出力を減算し、ローパスフィルタ７２
８を通過させることによって、上述の実施例と同様のタ
イミング制御信号を得ることができる。

【００６７】実施例６．本発明のスペクトル拡散信号の受信機の全体の構成例を
図８に示す。図８中のサーチャレシーバは、実施例１、
２の同期検波方式のサーチゃーレシーバ、または後述の
実施例７〜１０のサーチャレシーバを適用した例であ
り、同じく図８中のディジタルデータレシーバは、実施
例３〜５の同期検波方式のディジタルデータレシーバ、
または後述の実施例１１〜１３のディジタルデータレシ
ーバを適用した例である。この実施例では、空間ダイバ
ーシチを構成するために、４系統の受信機を有してい
る。そして、コントロールプロセッサ１６が全体を制御
している。図１８、図１９、図２０等に示されるディジ
タルデータレシーバ２ａから出力される受信データとウ
オルッシュ関数との６４の総合の相関値強度は、図１５
等に示されるサーチャーレシーバ１ａから与えられる受
信信号、つまり、現在ディジタルデータレシーバが受信
している到来波の電力により乗算器５０１で乗算され、
その結果がラッチ回路５０５にラッチされる。

【００６８】他の系統についても同様で、到来波の受信
電力で重み付けされた６４の相関値強度は各ラッチ回路
５０５、５０６、５０７、５０８にラッチされる。コン
トロールプロセッサは、それぞれのディジタルデータレ
シーバの処理タイミングをサーチャーレシーバ、ディジ
タルデータレシーバより知ることができ、全部の系の相
関値強度がラッチされると合成タイミング信号をそれぞ
れのラッチ回路に出力し、加算器５０９でウオルッシュ
関数番号ごとに加算する。加算器５０９の出力は最大値
判定回路５１０へ入力され、最大値判定回路では、加算
された相関値強度の中で最大の相関値を与えるウオルッ
シュ関数番号を送信シンボルと判定するが、更に従来例
とは異って、各サーチャーレシーバ、各ディジタルデー
タレシーバへも出力する。サーチャーレシーバ、ディジ
タルデータレシーバでは、帰還されたウオルッシュ関数
番号に対応した受信信号との相関値を選択して、それぞ
れタイミング捕捉、タイミング追尾に関する処理を行
う。また、判定されたウオルッシュ関数番号及び、相関
値強度はデコーダ５１１に導かれ、ここで、誤り訂正符
号の復号が行われる。

【００６９】実施例７．この発明のサーチャーレシーバの実施例を図９に示す。
本実施例では、搬送波の位相同期を必要としない非同期
検波を行う場合について説明する。送信データに応じた
直交関数として、６４のウオルッシュ関数が送信シンボ
ルとして用いられ、ウオルッシュ関数が２５６チップの
ＰＮ符号でスペクトル拡散された（即ちウオルッシュ１
チップに対してＰＮ符号４チップが乗積されている）信
号を受信する場合を説明する。図９はこうしたスペクト
ル拡散信号の受信機におけるサーチャーレシーバの構成
ブロック図である。図において、アンテナで受信された
スペクトル拡散信号は、アナログレシーバでアナログ処
理され、互いに直交する局部発振器を用いて検波されＡ
／Ｄ変換されたベースバンド複素受信信号ｒ_I 、ｒ_Q
が、まずサーチ処理回路１０に入力される。

【００７０】サーチ処理回路１０では、互いに異なるタ
イミングで、受信信号と全送信候補シンボルとの相関値
がパラレルデータとして連続的に出力される。即ち、６
４のウオルッシュ関数に対する相関値がパラレルデータ
として、相関の取られたタイミング順に順次出力され
る。この動作は観測時間単位で順次繰り返される。この
サーチ処理回路出力のパラレルデータは加算回路１２に
おいて加算され、巡回加算器１４への入力となる。巡回
加算器１４は例えば、加算回路１２の出力と乗算器１４
６の出力を加算する加算器１４２と、観測時間に対応し
た容量で加算結果を順次格納するフレームメモリ１４４
と、フレームメモリ１４４の内容を予め定められた値、
または、コントロールプロセッサより与えられる値で重
みをつける乗算器１４６から構成される。そして、観測
時間単位に巡回加算が行われ、雑音による影響を軽減す
る。巡回加算時の重みは、加算結果が発散しないように
通常１未満に定められる。フレームメモリの内容は観測
時間内の各々のタイミングにおける平均化された相関値
強度である。

【００７１】そして、フレームメモリ１４４の内容は、
巡回加算器１４の出力としてコントロールプロセッサ１
６内のタイミング制御部１８へ出力される。タイミング
制御部１８は、観測時間内で最大の相関値強度が得られ
るタイミングでデータを復調するように信号強度出力を
ディジタルデータレシーバに指示する。図２１に示され
るように、オプショナルのディジタルデータレシーバが
ある時は、タイミング制御部１８は、このディジタルデ
ータレシーバに対し、２番目の相関値強度が得られるタ
イミングでデータを復調するように指示する。

【００７２】図９中の、サーチ処理回路１０の具体的構
成を図１０を用いて説明する。実施例１、２でサーチャ
ーレシーバが同期方式に限定していたのに対し、本実施
例では非同期検波を行う場合の例を取り扱う。即ち、ベ
ースバンド複素受信信号ｒ_I、ｒ_Q はそれぞれシフトレ
ジスタ１０２、１０４へ格納される。この例では、シフ
トレジスタ１０２、１０４は、ＰＮ符号１チップに対し
て１つの複素受信信号がそれぞれ入力され、観測時間が
ＰＮ符号４チップ時間の場合に対応して、４つのセクシ
ョンに分割されている。

【００７３】なお、観測時間を４チップ以外、あるい
は、ＰＮ符号１チップに対して１つの複素受信信号が入
力される場合以外でも対応できる。さらに、複素受信信
号は１ビットデータ（２値）ではなく例えば８ビット
（２５６値）で構成するとよい。これは、当業者では良
く知られている軟判定技術で受信特性の向上が図れる。
また、図中のデータバスにおける「６４」も、８ビット
あるいはそれ以上のバスが６４本あることを意味する。

【００７４】そして、このシフトレジスタ１０２、１０
４の各セクションからの信号はそれぞれ相関処理器１０
６、１０８、１１０、１１２に入力される。この相関処
理器は実施例１、２の相関処理器に対応するものである
が、非同期検波に適した構成になっている。シフトレジ
スタ１０２、１０４の最も後のデータ（最も新しいデー
タ）が相関処理器１０６に入力され、次のデータが相関
処理器１０８、その次のデータが相関処理器１１０に入
力され、最も先行するデータ（最も古いデータ）が相関
処理器１１２に入力される。

【００７５】なお、相関処理器１０６、１０８、１１
０、１１２は受信データにＰＮ符号を乗積して、送信側
で乗積されたＰＮ符号を解き送信シンボル系列を出力す
ることを目的としたもので、相関処理器の詳細な動作に
ついては後述する。通常の相関器では乗積後、積分操作
を行い相関値を出力するが、この発明における相関処理
器１０６、１０８、１１０、１１２においては乗積後の
積分操作はウオルッシュ関数１チップ分のみで、残りは
後述するＦＨＴでウオルッシュ関数の相関値を出力する
際に実行される。また、ベースバンド複素受信信号に
は、アナログレシーバで周波数変換を行った際の送受搬
送波間の位相差が存在しているが、相関処理器では相関
値強度計算回路２０６で得られる相関値強度が位相差の
影響をうけることなく、かつ最大となるように相関処理
が行われる。

【００７６】相関処理器１０６の出力は、シフトレジス
タ１１８、１２０によってタイミング調整された後、シ
リアルパラレル変換器１３０、１３２に入力される。同
様に相関処理器１０８の出力は、シフトレジスタ１２
２、１２４によりタイミング調整された後、シリアルパ
ラレル変換器１３４、１３６に入力される。同様に相関
処理器１１０の出力はシフトレジスタ１２６、１２８に
よりタイミング調整された後、シリアルパラレル変換器
１３８、１４０に出力される。そして、相関処理器１１
２の出力は直接シリアルパラレル変換器１４２、１４４
へ入力される。従ってシリアルパラレル変換器１３０、
１３２、１３４、１３６、１３８、１４０、１４２、１
４４には異なるタイミングで相関処理された結果が調整
されたタイミングに応じて順次入力されてゆく。シリア
ルパラレル変換器は、パラレルデータが確定するたびに
ゲート回路に６４のパラレルデータを出力してゆく。つ
まり、パラレル信号が確定し、ゲート回路１４６、１４
８にへ出力される時間が調整されたタイミングに応じて
異なり、この実施例では、相関処理器１０６、１０８、
１１０、１１２で処理された信号順に、即ち、シリアル
パラレル変換器１３０、１３４、１３８、１４２の出力
の順にゲート回路１４６へ出力され、シリアルパラレル
変換器１３２、１３６、１４０、１４４の出力の順にゲ
ート回路１４８へ出力されて行く。

【００７７】ゲート回路１４６、１４８にはそれぞれの
シリアルパラレル変換器からパラレルデータが確定する
タイミングに応じたゲート信号も入力され、このゲート
信号に応じてシリアルパラレル変換器からのそれぞれの
パラレルデータ出力を全送信候補シンボル（ウオルッシ
ュ関数）に対する相関値を計算する相関値計算回路へ出
力する。この実施例では相関値計算回路として、ＦＨＴ
処理器１５０、１５２を使用する場合について示してい
る。ＦＨＴ処理器１５０、１５２では、相関処理器で処
理された６４チップのパラレルデータと、相関処理器で
使用された拡散符号に同期したタイミングの６４のウオ
ルッシュ関数に対する相関値をそれぞれ計算して出力す
る。即ち、入力はウオルッシュ関数の系列数に対応する
６４チップの相関処理されたパラレルデータであり、出
力は全送信候補シンボルである、６４のウオルッシュ関
数に対する相関値である。ＦＨＴ出力が最大になるの
は、受信データと同一のタイミングで相関処理されたパ
ラレルデータが入力された時の、送信シンボル番号に対
応する相関値である。タイミングが一致しない場合はＰ
Ｎ符号の有する自己相関特性により６４全ての相関値と
も平均的に低くなり、また、タイミングが一致してもウ
オルッシュ関数番号が異なると、ウオルッシュ関数の直
交性により相関値は０となる。ただし、通信中に重畳さ
れた雑音は、信号帯域あるいはＰＮ符号、ウオルッシュ
関数との相関に応じて残留する。

【００７８】サーチ処理回路１０では、ベースバンド複
素受信信号が入力され、後に説明する相関処理器とシリ
アルパラレル変換器１３０〜１４４が図１０のように構
成されているので、送受搬送波間の位相差をφとすれ
ば、ＦＨＴ１５０の出力には受信信号との振幅相関値に
ｃｏｓφが乗じられた値が出力され、ＦＨＴ１５２の出
力には受信信号との振幅相関値にｓｉｎφが乗じられた
値が出力される。相関値強度計算回路１５４は、ＦＨＴ
１５０、１５２の出力から全ウオルッシュ関数に対する
相関値強度をそれぞれ計算し出力し、これが、サーチ処
理回路１０の出力となる。相関値強度計算回路１５４は
例えば２乗和計算回路等により構成され、（振幅相関値・ｃｏｓφ）² ＋（振幅相関値・ｓｉｎφ）² の演算が行われる。その結果は、（振幅相関値）² ・（ｃｏｓ² φ＋ｓｉｎ² φ）＝相関値電力となり、相関値電力が得られることとなる。

【００７９】サーチャーレシーバでは送信シンボルの判
定は行わないので、６４の相関値のうちどの相関値が送
信されたシンボルに対応した相関値であるか知り得な
い。そこで、サーチ処理回路１０出力の全ての相関値を
加算する。巡回加算器１４により、雑音の影響を抑圧す
ることによって、観測時間内に受信波とのタイミングが
一致点があれば受信波の電力に応じた相関値を識別する
ことが可能となる。また、受信波中にマルチパスフェー
ジングにより、複数の到来波が存在する場合にも、観測
時間内に到来波とのタイミング一致点があるかぎり、そ
れぞれの一致タイミングで、相関値電力が得られ、到来
波のタイミングと電力の識別も可能となる。

【００８０】次にタイミング図を用いて動作の説明をす
る。図１１は、図１０のサーチ処理回路の動作を説明す
るタイミング図である。図中ＰＮはＰＮ符号を示し、ｒ
は受信信号を示し、Ｗはウオルッシュ関数（関数番号は
任意）を示し、それぞれの数字はチップ番号を示してい
る。受信信号のタイミングは相関処理器１０６に入力さ
れるタイミングを基準とした仮のタイミングである。ま
た、１’、２’は隣接する送信シンボルの第１チップ、
第２チップを示し、その他の「’」も同様である。同図
（ａ）、（ｃ）、（ｅ）、（ｇ）はそれぞれ相関処理器
１１２、１１０、１０８、１０６に対応したＰＮ符号と
受信信号のタイミング関係を示している。即ち、各相関
処理器には同一のタイミングでＰＮ符号が入力される
が、受信データはシフトレジスタ１０２、１０４でタイ
ミング調整されたデータが入力されるので、ＰＮ符号と
受信データのタイミング関係が（ａ）、（ｃ）、
（ｅ）、（ｇ）の順に１チップずつシフトしている。
（ｂ）はシリアルパラレル変換器１４２、１４４入力の
タイミング関係を、（ｄ）はシリアルパラレル変換器１
３８、１４０入力のタイミング関係を、（ｆ）はシリア
ルパラレル変換器１３４、１３６入力のタイミング関係
を（ｈ）はシリアルパラレル変換器１３０、１３２入力
のタイミング関係を示している。（ｂ）はそのまま、
（ｄ）、（ｆ）、（ｈ）はそれぞれ、（ｃ）、（ｅ）、
（ｇ）がシフトレジスタ１２８と１２６、１２４と１２
２、１２０と１１８により調整されるタイミングに応じ
て時間シフトされる。しかし、相関処理器出力以降のタ
イミング調整なので、ＰＮ符号と受信データとの相対的
なタイミング関係はそれぞれ変化しない。ただし、タイ
ミング調整手段により、（ｂ）、（ｄ）、（ｆ）、
（ｈ）の相対関係がづれるため、シリアルパラレル変換
器におけるパラレルデータの確定時間（図中では、確定
されるまでの時間をＴで表現し、確定する瞬間を下向き
矢印で表現している）が１チップずつシフトする。従っ
て、パラレルデータの確定時間に応じてゲート回路でＦ
ＨＴへの入力制御を行うことによりＦＨＴの時分割使用
が可能となる。同図（１）、（２）、（３）、（４）は
ＦＨＴで全送信候補シンボルに対する相関を計算する際
のタイミング関係を示している。ＰＮ符号とウオルッシ
ュ関数チップを同期的な対応関係で処理することによ
り、受信データに対するＰＮとウオルッシュ関数の総合
的な相関値を求めることが可能となる。

【００８１】実施例８．サーチ処理回路の他の実施例を説明する。図１２はその
構成図で、図１０のサーチ処理回路１０とは、タイミン
グ調整手段が異なる。即ち、図１０では、複素ベースバ
ンド受信信号と、相関処理器出力の双方でシフトレジス
タによるタイミング調整を行ったが、図１２ではシフト
レジスタ１５６、１５８により、相関処理器に入力され
るＰＮ符号のタイミングを調整することにより、ＦＨＴ
の時分割使用を行う実施例を与えるものである。

【００８２】次にこの動作をタイミング図を用いて説明
する。図１３は図１２の動作を説明するためのタイミン
グ図である。同図（ａ）、（ｂ）、（ｃ）、（ｄ）はそ
れぞれ相関処理器１１２、１１０、１０８、１０６にお
ける受信データとＰＮ符号のタイミング関係を示してい
る。即ち、同一タイミングの受信データに対し、シフト
レジスタ１５６、１５８により、ＰＮ符号のタイミング
をシフトさせて相関処理を行う。しかし、ＰＮ符号を基
準に考えれば、シリアルパラレル変換器に入力されるタ
イミングが既に調整されることになり、パラレルデータ
が確定する時間も（ａ）、（ｂ）、（ｃ）、（ｄ）の順
に１チップずつシフトしている。従って、ゲート信号を
この確定タイミングに対応させることによりＦＨＴの時
分割使用が可能となる。同図（１）、（２）、（３）、
（４）は（ａ）、（ｂ）、（ｃ）、（ｄ）をＦＨＴによ
り相関値を求める際のタイミング関係を示している。

【００８３】なお、タイミング調整手段によって得られ
る受信データと、ＰＮ符号、ウオルッシュ関数チップと
のタイミング関係は、図１１では右にシフト、図１３で
は左にシフトしているが、相対関係さえ把握しておけ
ば、サーチャーレシーバとしては同一の機能を実現でき
る。

【００８４】次に実施例７及び実施例８で用いられた相
関処理器の詳細を説明する。図１４は、この発明におけ
る相関処理器の詳細な構成を示す図である。任意のウオ
ルッシュ関数系列をＷ’、同相軸、直交軸のＰＮ符号を
それぞれＰＮ_I ’、ＰＮ_Q ’とすれば、送信信号の複素
信号表現は、Ｗ’・（ＰＮ_I ’＋ｊＰＮ_Q ’）となる。
送受搬送波間の位相差をφとすれば、アナログレシーバ
で処理された受信信号は送信信号に、ｅｘｐ（ｊφ）＝ｃｏｓφ＋ｊｓｉｎφ が乗積されることになり、ｒ_I 、ｒ_Q はそれぞれ、乗積
結果の実数成分、虚数成分であるから、ｒ_I＝Ｗ’・（ＰＮ_I’ｃｏｓφ−ＰＮ_Q’ｓｉｎφ）ｒ_Q＝Ｗ’・（ＰＮ_I’ｓｉｎφ＋ＰＮ_Q’ｓｉｎφ）となる。タイミングの不一致を示すために受信側のＰＮ
符号をＰＮ_I ”、ＰＮ_Q”とすれば、同図の構成に従っ
て得られる加算器１０６５、１０６６の出力は、それぞ
れ、２Ｗ’・（ＰＮ _I ’ＰＮ _I ”＋ＰＮ _Q ’ＰＮ _Q ”）ｃｏｓφ ２Ｗ’・（ＰＮ _I ’ＰＮ _I ”＋ＰＮ _Q ’ＰＮ _Q ”）ｓｉｎφ となる。なお、ここではＰＮ _I ’ＰＮ _Q ”とＰＮ _I ”Ｐ
Ｎ _Q ’のクロスタームは相関が平均的にゼロになること
を前提に省略している。送信側のＰＮと受信側のＰＮの
タイミングが一致すれば、ＰＮ符号による拡散変調が解
け、所望の特性が得られ、一致しなければ、それぞれの
相関特性に応じた相関値が出力されることになる。同図
における１０６７、１０６８はアキュムレータであり、
ＰＮ４チップがウオルッシュ１チップに対応するため、
例えばシリアルパラレル変換器１０６９、１０７０と加
算器１０７１、１０７２により構成される。

【００８５】以上に示したように、図９の実施例におい
ては、観測時間中の異なるタイミングで到来する到来波
の受信電力を捕捉、モニタ（スキャン）するために、Ｆ
ＨＴが本来４つ必要であったものをタイミングを調整す
ることにより、ＦＨＴを時分割で使用するようにしたの
で、ハードウエア規模の縮小化が実現されている。な
お、この実施例においては、図１０、図１２におけるタ
イミング調整手段に用いたシフトレジスタの段数は最高
で４段の場合について示したが、シフトレジスタの段数
を増大させることにより、容易に観測時間の増大化も可
能である。その場合には、ＦＨＴの時分割使用によるハ
ードウエア規模は更に縮小されることになる。

【００８６】実施例９．この発明のスペクトル拡散信号の受信機でのサーチャー
レシーバの他の実施例を図１５により説明する。図９で
はサーチ処理回路１０の全出力を加算回路１２にて合成
した後、巡回加算器１４へ入力する構成であったのに対
し、図９では、判定帰還型サーチ処理回路によって、別
に設けられた、送信シンボル判定手段によって判定され
たシンボル番号（ウオルッシュ関数番号）が帰還され
る。この帰還信号によって、サーチ処理回路では、６４
の相関値強度から、１つだけを選択し巡回加算器へ入力
する。

【００８７】図１６は図１５の判定帰還型サーチ処理回
路２０の詳細な一実施例を示している。図１６におい
て、相関処理器、シフトレジスタによるタイミング調整
手段、シリアルパラレル変換は図１０と同一であり、相
関処理されたパラレルデータが調整されたタイミングに
応じてシリアルパラレル変換器出力となる。そしてこれ
らの出力は、遅延およびゲート回路２０２、２０４にそ
れぞれ入力される。遅延及びゲート回路２０２、２０４
では、別の送信シンボル判定手段によって送信シンボル
が判定されるまでの間パラレルデータを遅延させ、送信
シンボルが判定される（ウオルッシュ関数番号が帰還さ
れる）と、調整されたタイミングに応じてパラレルデー
タをＦＨＴ１５０、１５２へそれぞれ出力する。この出
力を受けて、ＦＨＴ１５０、１５２では、セレクタ２０
６、２０８へ計算された全送信候補シンボルの相関値を
それぞれ出力する。セレクタ２０６、２０８はＦＨＴ１
５０、１５２の出力のうち、判定帰還されたウオルッシ
ュ関数番号（送信シンボル）に関する相関値のみを選択
し、相関値強度計算回路２１０に出力する。相関値強度
計算回路２１０はセレクタ２０６、２０８から与えられ
る相関値の例えば２乗和を計算して、判定帰還型サーチ
処理回路２０の出力として、判定されたシンボルに関す
る異なるタイミングでの相関値を順次出力する。

【００８８】実施例１０．この発明のサーチャーレシーバの他の実施例を図１７に
より説明する。図１７は図１６とタイミング調整手段の
実現方法が異なるが、その他の動作は同一である。ウオ
ルッシュ関数番号が帰還されるまでの間パラレルデータ
を遅延させておく以外のタイミング調整方法は、図１２
と同一である。

【００８９】なお、通信の開始時に、初期のタイミング
推定をより確実なものとするために、既知信号をプリア
ンブルとして送信することがなされる場合がある。この
ような場合には、図１５におけるサーチャーレシーバに
おいても、帰還信号を入力せず、既知信号に対応した送
信シンボル番号をコントロールプロセッサから入力する
ことにより、より確実な捕捉特性を実現できる。

【００９０】実施例１１．この発明のスペクトル拡散信号の受信機でのディジタル
データレシーバの一実施例図１８にを示す。ディジタル
データレシーバはタイミング追尾手段と、相関値強度計
算手段を有している。即ち、図９または図１５に示され
ているタイミング制御部１８より与えられた捕捉タイミ
ングについて、タイミング追尾を行い受信信号とＰＮ符
号ならびにウオルッシュ関数との相関値を計算する。

【００９１】図１８において、ディジタルデータレシー
バは、ベースバンド複素受信信号ｒ_I 、ｒ_Q を入力と
し、ＰＮ符号、ウオルッシュ関数との相関を計算し相関
値強度を出力する相関処理器３０２と、シリアルパラレ
ル変換器３２２、３２４と、ＦＨＴ３４２、３４４と、
相関値強度計算回路３６２から構成される。まず、相関
処理器３０２においてと、拡散符号ＰＮ_I 、ＰＮ_Q を解
くための相関処理が行われ、ＰＮ４チップ分をアキュム
レートした信号を相関処理された受信信号として出力す
る。相関処理器３０２の構成は図１４と同一であり、ｃ
ｏｓφを有する成分とｓｉｎφを有する成分の２つが出
力される。この出力は、例えば、シリアルパラレル変換
器３２２、３２４において６４の相関処理されたパラレ
ルデータとなり、ＦＨＴ３４２、３４４にそれぞれ出力
される。そして、ＦＨＴではそれぞれのパラレルデータ
とウオルッシュ関数との相関値を計算する。例えば、Ｆ
ＨＴ３４２ではｃｏｓφを有する成分との相関値を計算
し、ＦＨＴ３４４ではｓｉｎφを有する成分との相関値
を計算する。ＦＨＴ３４２，３４４の出力は相関値強度
計算回路３６２に出力され、同一の送信候補シンボルに
関する相関値毎に例えば２乗和が計算され、送受搬送波
間の位相差φの影響を取り除いた、６４の相関値電力を
総合の相関値強度として出力する。相関処理器及びＦＨ
Ｔでの処理タイミングと受信データとのタイミングが一
致していれば、ウオルッシュ関数の直交性から、送信さ
れたウオルッシュ関数番号の相関値のみが受信レベルに
応じた値を有し、その他の相関値はゼロとなる。別のタ
イミングで到来する信号との相関、あるいは雑音の影響
などにより、どの相関値もなんらかの値を有することに
なるが、これらの相関値強度から、直接、あるいはダイ
バーシチ合成後、送信シンボル判定手段により、最大の
相関値を有するウオルッシュ関数番号を送信されたシン
ボルと判断し、対応する６ビットのデータを送信データ
として復調する。

【００９２】一方ベースバンド複素受信信号ｒ_I 、ｒ_Q
は相関処理器３０４、３０６にも入力される。そして、
ＰＮ符号の符号位相を調整するシフトレジスタ３１８、
３２０により、相関処理器３０２に入力されるＰＮ符号
よりΔチップ分の符号位相（タイミング）差を有するＰ
Ｎ符号が得られる。このうち、正の符号位相差を有する
ＰＮ_I（Δ）’、ＰＮ_Q（Δ）’が相関処理器３０４に、
また、負の符号位相差を有するＰＮ_I（−Δ）’、ＰＮ_Q
（−Δ）’が相関処理器３０６に、それぞれ入力され相
関処理される。通常Δの値は１チップあるいは、０．５
チップ程度がよく用いられる。Δが１チップの時は、シ
フトレジスタ３１８、３２０はＰＮ符号と同一速度のク
ロックでＰＮ符号シフトさせればよく、０．５チップの
時はＰＮ符号の倍の速度のクロックでＰＮ符号をシフト
させればよい。相関処理器３０４の２つの出力はシリア
ルパラレル変換器３２６、３２８でそれぞれパラレルデ
ータに変換され、相関処理器３０６の出力はシリアルパ
ラレル変換器３３０、３３２に出力される。それぞれの
パラレルデータは遅延回路３３４、３３６、３３８、３
４０で、相関値強度計算回路が出力したデータをもとに
他の送信シンボル判定手段によって送信シンボルが判定
されるまでの間、データを遅延させる。送信シンボルが
判定され、ウオルッシュ関数番号が帰還されると遅延回
路出力は、ＦＨＴ３４６、３４８、３５０、３５２で、
相関処理されたＰＮ符号のタイミングとそれぞれ同期し
たタイミングでウオルッシュ関数との相関値が計算され
る。そして、計算された６４の相関値のうち、判定され
たウオルッシュ関数番号に対応した相関値のみが、セレ
クタ３５４、３５６、３５８、３６０により選択され、
相関値強度計算回路３６４、３６６で、符号位相差を有
する場合の総合の相関値電力が計算される。

【００９３】そして、加算器３６８で相関値強度計算回
路３６４、３６６の出力の差をとり、ループフィルタ３
７０で平均化を行い、ループフィルタ出力３７０の値に
応じてＶＣＯ３７２のクロック周波数を制御し、制御さ
れたクロック周波数により、ＰＮ発生器３０８、３１
０、３１２を制御することにより、タイミング追尾が実
行される。また、ＰＮ発生器３０８、３１０、３１２は
コントロールプロセッサ１６との信号入出力があり、コ
ントロールプロセッサより与えられる捕捉タイミングに
まず符号位相を調整したり、コントロールプロセッサ１
６へ現在の追尾タイミングを与えることにより、コント
ロールプロセッサはサーチャーレシーバからの信号とと
もに、タイミングの制御を行う。

【００９４】なお、以上の実施例においては、相関処理
されたデータのＦＨＴへの入力をシリアルパラレル変換
器により、パラレル変換された形で与える場合について
示したが、ＦＨＴへ入力される部分にシフトレジスタを
設けて、シリアルのまま入力することも可能である。デ
ータ復調、タイミング追尾では、受信信号のタイミン
グ、若干の符号位相差を有するタイミングにおける相関
値さえ得られれば、以上に説明したのと同様な動作が得
られるので、相関を取るべきデータタイミングにおいて
のみ相関値を計算するようにすれば、処理量を減らすこ
とができ、その結果、低消費電力化を図ることも可能で
ある。データタイミング毎に１度の処理で良い。

【００９５】実施例１２．この発明のディジタルデータレシーバの他の実施例を図
１９に示す。図１９の実施例では、送信シンボル判定な
らびに、タイミング追尾に必要な相関値は、受信信号の
タイミング、正ならびに負の符号位相差を有するタイミ
ングにおける相関値なので、相関処理器３０２、３０
４、３０６にて相関処理されたデータをタイミング調整
手段によりタイミング調整を行い、ＦＨＴを時分割で使
用することが可能である。図１９では、パラレルデータ
のうちｃｏｓφを有する成分でＦＨＴの時分割使用を行
い、ｓｉｎφを有する成分でＦＨＴを時分割使用する例
を示している。タイミング調整手段としては、遅延回路
３３４、３３６、３３８、３４０とゲート回路３７４、
３７６、及び、ゲート回路３８２、３８４を用いて構成
している。遅延回路における遅延時間Ｄ₁ 、Ｄ₂ はウオ
ルッシュ関数番号が帰還されるまで、あるいはそれ以上
の適当な時間に設定される。また、ゲート回路３７４、
３７６は好ましい時間にＦＨＴで入力信号とウオルッシ
ュ関数の相関をとるよう制御され、ゲート回路３８２、
３８４はデータ復調をする系とタイミング追尾する系に
それぞれの信号を振り分けるように動作する。

【００９６】実施例１３．この発明の更に他の構成によるディジタルデータレシー
バの実施例を図２０に示す。この実施例の構成は、タイ
ミング追尾系の部分にＦＨＴを使用しない構成である。
即ち、ウオルッシュ関数番号が判定されると、判定され
たウオルッシュ関数番号に対応する判定シンボル系列
を、ウオルッシュ関数発生器４１０で発生させる。ウオ
ルッシュ関数発生器は、例えば、ＲＯＭ等に書き込まれ
た系列を読み込んでもよいし、関数番号を与えることに
より、対応するシンボル系列を発生させる逆アダマール
変換の処理を行うハードウエア、あるいはソフトウエア
等の構成が考えられる。この出力を、シフトレジスタ３
１８、３２０と同様にタイミング調整を行うシフトレジ
スタ４１２に入れ、更に、相関処理に用いられたのと同
期したタイミング関係で、相関処理器出力と判定シンボ
ル系列との乗積と積分操作を、それぞれ乗算器４１４、
４１６、４１８、４２０、及び、積分放電回路４１５、
４１７、４１９、４２１で行う。こうして、受信信号と
判定シンボルに関する相関値が計算できる。遅延回路４
０２、４０４、４０６、４０８はウオルッシュ関数番号
が判定され帰還されるまでの間、相関処理されたデータ
を遅延させる機能を有している。ＦＨＴはパラレルデー
タに対して全送信候補シンボルに関する相関値を計算す
るが、この実施例では、シリアルデータに順次シンボル
系列との乗積、ならびに積分操作を行うためハードウエ
ア構成も簡単で、シリアルパラレル変換器も不要とな
り、回路の小型化がはかれる。

【００９７】

【発明の効果】以上説明したように、この発明によるス
ペクトル拡散信号の受信機によれば、異なるタイミング
でＰＮ符号との相関処理を行った受信信号に対して、タ
イミング調整手段を設けてＦＨＴを時分割使用し、異な
るタイミングに応じたタイミングで全送信候補シンボル
との相関値をもとめるため、回路規模の小型化ができる
効果がある。また、サーチャーレシーバにおいて、ＦＨ
Ｔ出力の全送信候補シンボルの相関値を別の送信シンボ
ル判定手段において送信シンボルが判定されるまでの間
遅延させ、判定された送信シンボルの相関値のみを選択
し、選択された信号を用いてタイミング捕捉をおこなう
ので、不要な雑音を効果的に除去できる効果がある。

【００９８】また、ディジタルデータレシーバにおける
タイミング追尾手段においても、ＦＨＴ出力の全送信候
補シンボルに対する相関値の中から、判定されたシンボ
ルに関する相関値のみを選択し、選択された信号に対し
てタイミング追尾を行うので、不要な雑音を効果的に除
去できる効果がある。また、判定シンボル系列を発生さ
せ、受信信号と正、負の位相差を有する相関特性を求め
てタイミング追尾を行う場合には、ＦＨＴならびにＦＨ
Ｔ入力データを処理するシリアルパラレル変換器が不要
になるので、回路規模を小さく出来る効果もある。

【００９９】更に、受信特性が効果的に改善されたダイ
バーシチ合成後の相関値強度から、送信シンボルを判定
し、サーチャーレシーバ、ディジタルデータレシーバへ
帰還するので、誤ったシンボルの相関値を選択する確率
を低減し、捕捉特性、追尾特性が向上する効果がある。

【図面の簡単な説明】

【図１】実施例に係るサーチャーレシーバの全体構成を
示すブロック図である。

【図２】他の実施例に係るサーチャーレシーバの全体構
成を示すブロック図である。

【図３】サーチ処理回路の構成を示すブロック図であ
る。

【図４】相関処理器の構成を示すブロック図である。

【図５】ディジタルデータレシーバの構成を示すブロッ
ク図である。

【図６】ディジタルデータレシーバの他の構成を示すブ
ロック図である。

【図７】ディジタルデータレシーバの更に他の構成を示
すブロック図である。

【図８】ダイバシティ受信器の構成を示すブロック図で
ある。

【図９】この発明の一実施例によるサーチャーレシーバ
の全体構成ブロック図である。

【図１０】図９のサーチ処理回路の構成図である。

【図１１】図１０のサーチ処理回路のタイミング関係を
説明するタイミング図である。

【図１２】サーチ処理回路の他の構成図である。

【図１３】図１２のサーチ処理回路のタイミング関係を
説明するタイミング図である。

【図１４】相関処理器の構成図である。

【図１５】この発明の一実施例による判定帰還型のサー
チャーレシーバの全体構成ブロック図である。

【図１６】図１５の判定帰還型サーチ処理回路の構成図
である。

【図１７】判定帰還型サーチ処理回路の他の例を示す構
成図である。

【図１８】この発明の一実施例によるディジタルデータ
レシーバの構成図である。

【図１９】ディジタルデータレシーバの他の実施例を示
す構成図である。

【図２０】この発明の一実施例によるディジタルデータ
レシーバの他の構成を示すブロック図である。

【図２１】従来のスペクトル拡散信号の通信装置の全体
構成を示すブロック図である。

【図２２】従来のスペクトル拡散信号の受信機のアナロ
グレシーバ、ディイジタルデータレシーバの詳細な構成
を示すブロック図である。

【符号の説明】

１０サーチ処理回路１２加算回路１４巡回加算器１４２加算器１４４フレームメモリ１４６乗算器１６コントロールプロセッサ１８コントロールプロセッサ中のタイミング制御部１０２，１０４シフトレジスタ１０６，１０８，１１０，１１２，３０２，３０４，３
０６相関処理器１１４，１１６乗算器１１８，１２０，１２２，１２４，１２６，１２８シ
フトレジスタ１３０，１３２，１３４，１３６，１３８，１４０，１
４２，１４４，３２２，３２４，３２８，３３０，３３２シリアルパラレル変
換器１４６，１４８ゲート回路１５０，１５２，３４２，３４４，３４６，３４８，３
５０，３５２ＦＨＴ１５４，３６２相関値強度計算回路１５６，１５８シフトレジスタ１０６１，１０６２，１０６３，１０６４乗算器１０６５，１０６６加算器１０６７，１０６８アキュムレータ１０６９，１０７０シリアルパラレル変換器１０７１，１０７２加算器２０判定帰還型サーチ処理回路２０２，２０４遅延及びゲート回路２０６，２０８，３５４，３５６，３５８，３６０，３
８６，３８８セレクタ２１０，３６４，３６６，３９０相関値強度計算回路３３４，３３６，３３８，３４０遅延回路３６８加算器３７０ループフィルタ３７２ＶＣＯ３０８，３１０，３１２ＰＮ符号発生器３１８，３２０シフトレジスタ３３４，３３６，３３８，３４０遅延回路３７４，３７６，３８２，３８４ゲート回路４０２，４０４，４０６，４０８遅延回路４１０ウオルッシュ関数発生器４１２シフトレジスタ４１４，４１６，４１８，４２０乗算器４１５，４１７，４２９，４２１積分放電回路１ａ，１ｂ，１ｃ，１ｄサーチャーレシーバ２ａ，２ｂ，２ｃ，２ｄディジタルデータレシーバ５０ダイバーシチ合成回路５０１，５０２，５０３，５０４乗算器５０５，５０６，５０７，５０８ラッチ回路５０９加算器５１０最大値判定回路５１１デコーダ６４，６５，６６，６７アナログレシーバ６１０サーチ処理回路６１２最大値判定部６２２遅延回路６２４セレクタ６２６巡回加算部６３０，６３２シフトレジスタ６３４，６３６，６３８，６４０相関処理器６４２，６４４，６４６シフトレジスタ６４８，６５０，６５２，６５４シリアル／パラレル
変換器６５６ゲート回路６５８ＦＨＴ（高速アマダール変換器）６６０，６６２，６６４，６６６乗算器６６８，６７０，６８０加算器７００，７１０，７１２相関処理器７０２，７１４，７１６シリアル／パラレル変換器７０４，７１８，７２０ＦＨＴ７２２，７２４遅延・選択回路７２８ＬＦ（ループフィルタ）７３０ＰＮ_I 発生器７３２ＰＮ_Q 発生器７３４ＰＮ_U 発生器７４０，７４２シフトレジスタ

Claims

(57)【特許請求の範囲】

【請求項１】同期検波された複素受信信号と拡散符号
とを乗積し加算する複数の相関処理器と、上記複数の相関処理器の入力側または出力側に設けて上
記複数の相関処理器の入力を与えるタイミングまたは上
記複数の相関処理器の出力を次段に与えるタイミングを
調整して、上記複数の相関処理器出力をそれぞれ異なる
タイミングで出力するタイミング調整手段と、上記異なるタイミングで出力される相関処理器出力群を
順次選択出力するゲート回路と、上記ゲート回路から順次出力される相関処理器出力のウ
オルッシュ関数を解き相関値強度として出力する高速変
換器とで構成されるサーチ処理手段、を有するサーチャーレシーバを備えたことを特徴とする
ウオルッシュ関数等の直交符号を用いたスペクトル拡散
信号の受信機。
【請求項２】同期検波された複素受信信号と拡散符号
とを乗積し加算する複数の相関処理器と、上記複数の相関処理器の入力側または出力側に設けて上
記複数の相関処理器の入力を与えるタイミングまたは上
記複数の相関処理器の出力を次段に与えるタイミングを
調整して、上記複数の相関処理器出力をそれぞれ異なる
タイミングで出力するタイミング調整手段と、上記異なるタイミングで出力される相関処理器出力群を
順次選択出力するゲート回路と、上記ゲート回路から順次出力される相関処理器出力のウ
オルッシュ関数を解き相関値強度として出力する高速変
換器とで構成されるサーチ処理手段、及び、判定結果が与えられるまでの間上記サーチ処理手段出力
を遅延させる遅延回路と、サーチャーレシーバ外部からの判定帰還信号により上記
遅延回路出力の中から特定のウオルッシュ関数の相関値
強度を選択するセレクタと、上記セレクタで選択された相関値強度を巡回加算する巡
回加算部と、を有するサーチャーレシーバを備えたことを特徴とする
ウオルッシュ関数等の直交符号を用いたスペクトル拡散
信号の受信機。
【請求項３】送信シンボルを判定して判定帰還信号を
生成する送信シンボル判定手段、及び、同期検波された複素受信信号と、所定の正位相差及び負
位相差の拡散符号とを乗積し加算する複数のタイミング
用相関処理器と、上記複数のタイミング用相関処理器出力のウオルッシュ
関数を解き相関値強度として出力するタイミング用高速
変換器と、以下のいずれかの要素（１）上記タイミング用高速変換器の出力を所要時間遅
延させ上記判定帰還信号で選択する遅延・選択回路と、
上記遅延・選択回路で選択された相関値強度により、上
記タイミング用相関処理器への入力の受信信号に対する
拡散符号の供給タイミングを制御するタイミング制御信
号を得るローパスフィルタ、（２）上記タイミング用高速変換器出力の中から上記判
定帰還信号により特定のウオルッシュ関数に対応した相
関値強度を選択するゲート回路と、上記ゲート回路で選
択された相関値強度を所定の時間遅延して選択する遅延
・選択回路と、上記遅延・選択回路で選択された相関値
強度により上記タイミング用相関処理器への入力の受信
信号に対する拡散符号の供給タイミングを制御するタイ
ミング制御信号を得るローパスフィルタ、で構成されるディジタルレシーバ、を備えたことを特徴とするウオルッシュ関数等の直交符
号を用いたスペクトル拡散信号の受信機。
【請求項４】送信シンボルを判定して判定帰還信号を
生成する送信シンボル判定手段、及び、同期検波された複素受信信号と、所定の拡散符号とを乗
積し加算する相関処理器と、上記相関処理器出力のウオルッシュ関数を解き相関値強
度として出力する高速変換器と、同期検波された複素受信信号と、所定の正位相差及び負
位相差の拡散符号とを乗積し加算する複数のタイミング
用相関処理器と、上記複数のタイミング用相関処理器出力を適当な時間遅
延させる遅延回路と、上記送信シンボル判定手段出力の判定帰還信号より特定
のウオルッシュ関数を生成するウオルッシュ関数発生器
と、上記複数のタイミング用相関処理器出力と上記ウオルッ
シュ関数発生器から与えられるウオルッシュ関数との相
関をとる複数の相関手段と、で構成され、上記複数の相関手段出力を用いて上記拡散
符号の供給タイミングを制御するようにしたディジタル
レシーバ、を備えたことを特徴とするウオルッシュ関数等の直交符
号を用いたスペクトル拡散信号の受信機。
【請求項５】複素入力信号と拡散符号との相関をとり
更に相関信号の送信候補シンボルを解くサーチャーレシ
ーバ、及び、複素入力信号と所定の正位相差及び負位相差の拡散符号
との相関をとり更に特定の送信候補シンボルを選び、上
記選ばれた送信候補シンボルによりタイミングを設定す
るディジタルレシーバ相当に含まれるタイミング設定手
段及び、上記サーチャーレシーバ出力で定まるデータ復調タイミ
ングでの相関値強度と、上記タイミング設定手段出力の
選択後の送信候補シンホルの相関値強度とを乗算する乗
算回路と、上記乗算回路出力を合成タイミング毎に加算した値の送
信候補シンボルの相関値の中から最大値を判定し、該最
大値と判定された特定の送信候補シンボルを上記タイミ
ング設定手段及びサーチャーレシーバへの判定帰還信号
をも出力する最大値判定回路と、で構成されるウオルッシュシンボル番号選択手段、とを
備えたことを特徴とするウオルッシュ関数等の直交符号
を用いたスペクトル拡散信号の受信機。
【請求項６】複素受信信号と拡散符号を乗積し定めら
れた組合せで加算して直交２成分の出力を得る複数の相
関処理器と、上記複数の相関処理器の入力側または出力側に設けて上
記相関処理器の入力タイミングまたは出力タイミングを
調整するか、または上記複数の相関処理器に入力される
ＰＮ符号のタイミングを調整するタイミング調整手段
と、上記タイミング調整された複数の相関処理器出力を順次
選択して出力するゲート回路と、上記ゲート回路から順次出力される相関処理器の直交２
成分それぞれについてウオルッシュ関数を解く複数の高
速変換器と、上記複数の高速変換器出力から相関値強度を求める相関
値強度計算手段とで構成されるサーチ処理手段、を有するサーチャレシーバを備えたことを特徴とするウ
オルッシュ関数等の直交符号を用いたスペクトル拡散信
号の受信機。
【請求項７】送信シンボルを判定して判定帰還信号を
生成する送信シンボル判定手段を備え、サーチ処理手段は、上記生成された判定帰還信号によ
り、送信候補シンボルの相関値強度の中から特定のウオ
ルッシュ関数の相関値強度を選択するセレクタとで構成
される判定帰還型サーチ処理手段としたサーチャレシー
バを備えたことを特徴とする請求項６記載のスペクトル
拡散信号の受信機。
【請求項８】送信シンボルを判定して判定帰還信号を
生成する送信シンボル判定手段、及び、複素受信信号と所定の拡散符号を乗積し定められた組合
せで加算して直交２成分の出力を得る相関処理器と、上記相関処理器出力から直交２成分のウオルッシュ関数
との相関を解く高速変換器と、上記高速変換器出力の相関値強度を計算する相関値強度
計算回路と、複素受信信号と所定の拡散符号を乗積し定められた組合
せで加算して直交２成分の出力を得る複数のタイミング
用相関処理器と、上記複数のタイミング用相関処理器出力を遅延させる遅
延手段と、上記遅延手段からの出力、または必要に応じて時分割用
ゲート回路を経由した出力と、ウオルッシュ関数との相
関を解くタイミング用高速変換器と、上記タイミング用高速変換器で解かれた相関のうち上記
判定帰還信号で選択されたウオルッシュ関数の相関値強
度を計算する相関値強度計算回路と、上記計算された相関値強度の出力差を平均化して上記拡
散符号の供給タイミングを制御するループフィルタ、とで構成されるディジタルレシーバ、を備えたことを特徴とするウオルッシュ関数等の直交符
号を用いたスペクトル拡散信号の受信機。
【請求項９】送信シンボルを判定して判定帰還信号を
生成する送信シンボル判定手段、及び、同期検波された複素受信信号と、所定の拡散符号とを乗
積し加算する相関処理器と、上記相関処理器出力のウオルッシュ関数を解き相関値強
度として出力する高速変換器と、複素受信信号と所定の拡散符号を乗積し定められた組合
せで加算して直交２成分の出力を得る複数のタイミング
用相関処理器と、上記複数のタイミング用相関処理器出力を遅延させる遅
延手段と、上記判定帰還信号により特定のウオルッシュ関数を生成
するウオルッシュ関数発生手段と、上記複数の遅延手段出力と上記ウオルッシュ関数発生手
段により与えられるウオルッシュ関数との相関を直交２
成分について得る複数の相関手段と、上記複数の相関手段出力から相関強度をそれぞれ計算す
る複数の相関値強度計算手段と、で構成され、上記相関値強度計算手段出力を用いて上記拡散符号の供
給タイミングを制御するようにしたディジタルレシー
バ、を備えたことを特徴とするウオルッシュ関数等の直交符
号を用いたスペクトル拡散信号の受信機。