Nothing Special   »   [go: up one dir, main page]

JP2760846B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP2760846B2
JP2760846B2 JP15951789A JP15951789A JP2760846B2 JP 2760846 B2 JP2760846 B2 JP 2760846B2 JP 15951789 A JP15951789 A JP 15951789A JP 15951789 A JP15951789 A JP 15951789A JP 2760846 B2 JP2760846 B2 JP 2760846B2
Authority
JP
Japan
Prior art keywords
chip
output
glass substrate
pad
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15951789A
Other languages
Japanese (ja)
Other versions
JPH0325419A (en
Inventor
信三 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15951789A priority Critical patent/JP2760846B2/en
Publication of JPH0325419A publication Critical patent/JPH0325419A/en
Application granted granted Critical
Publication of JP2760846B2 publication Critical patent/JP2760846B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、TAB(テープ オートメイティド ボンデ
ィング)やガラス基板等に実装されるIC(半導体集積回
路)チップの電極配置に関する。
The present invention relates to an electrode arrangement of an IC (semiconductor integrated circuit) chip mounted on a TAB (tape automated bonding), a glass substrate, or the like.

〔従来の技術〕[Conventional technology]

アクティブ・マトリックス方式の液晶表示装置を例に
挙げて説明する。この方式の液晶表示装置のスイッチン
グ素子としては薄膜トランジスタ(TFT)が用いられ
る。この薄膜トランジスタと画素電極とを画素の一構成
要素とする液晶表示装置は、マトリクス状に複数の画素
が配置された液晶表示パネル(LCD)を有する。液晶表
示パネルの各画素は、TFTの駆動配線、すなわち隣接す
る2本の走査信号線と隣接する2本の映像信号線との交
差領域内に配置されている。走査信号線は、水平方向に
延在し、かつ垂直方向に複数本配置されている。一方、
映像信号線は、走査信号線と交差する垂直方向に延在
し、かつ水平方向に複数本配置されている。
An active matrix type liquid crystal display device will be described as an example. A thin film transistor (TFT) is used as a switching element of the liquid crystal display device of this system. A liquid crystal display device using the thin film transistor and the pixel electrode as one component of a pixel has a liquid crystal display panel (LCD) in which a plurality of pixels are arranged in a matrix. Each pixel of the liquid crystal display panel is arranged in a TFT drive wiring, that is, an intersection area between two adjacent scanning signal lines and two adjacent video signal lines. The scanning signal lines extend in the horizontal direction and are arranged in a plurality in the vertical direction. on the other hand,
The video signal lines extend in the vertical direction intersecting with the scanning signal lines, and a plurality of video signal lines are arranged in the horizontal direction.

液晶表示パネルは、下部透明ガラス基板上に薄膜トラ
ンジスタおよび透明画素電極、配向膜等が順次設けられ
た下部基板と、上部透明ガラス基板上にカラーフィル
タ、共通透明画素電極、配向膜等が順次設けられた上部
基板と、両基板の各配向膜の間に封入された液晶と、パ
ネルの周辺部に設けられた該液晶の封止部材とによって
構成される。透明画素電極と薄膜トランジスタとは、画
素ごとに設けられている。
The liquid crystal display panel has a lower substrate in which a thin film transistor, a transparent pixel electrode, and an alignment film are sequentially provided on a lower transparent glass substrate, and a color filter, a common transparent pixel electrode, an alignment film, and the like are sequentially provided on an upper transparent glass substrate. And an upper substrate, a liquid crystal sealed between the alignment films of both substrates, and a sealing member for the liquid crystal provided at a peripheral portion of the panel. The transparent pixel electrode and the thin film transistor are provided for each pixel.

液晶表示パネルは例えば、液晶表示パネルを駆動させ
るICチップ(駆動ICチップ)を実装したTABと、TABを搭
載したプリント配線基板(PCB)を具備する。上部ガラ
ス基板の周辺部(上部ガラス基板より寸法の大きい下部
ガラス基板上)に設けられた駆動配線の入力端子と、TA
Bの出力側アウタリードとが異方性導電膜(面に対して
垂直方向には電流が流れるが、水平方向には流れない性
質を持った膜)によって電気的に接続されている。ま
た、TABの入力側アウタリードと、液晶表示装置の外部
の信号送出手段に接続されるPCBの出力端子とが半田付
けにより電気的機械的に接続されている。さらに、駆動
ICチップの電極とTABのインナリードとがボンディング
されている。
The liquid crystal display panel includes, for example, a TAB on which an IC chip (drive IC chip) for driving the liquid crystal display panel is mounted, and a printed wiring board (PCB) on which the TAB is mounted. A drive wiring input terminal provided on the periphery of the upper glass substrate (on the lower glass substrate larger in size than the upper glass substrate), and a TA
The output-side outer lead of B is electrically connected by an anisotropic conductive film (a film having a property that current flows in the direction perpendicular to the surface but does not flow in the horizontal direction). Further, the input outer lead of the TAB is electrically and mechanically connected to the output terminal of the PCB which is connected to a signal transmitting means external to the liquid crystal display device by soldering. In addition, drive
The electrodes of the IC chip and the inner leads of the TAB are bonded.

また、TABを使用せず、駆動ICチップをガラス基板上
に直接実装するいわゆるCOG(チップ オン グラス)
実装も提案されている。
In addition, so-called COG (chip-on-glass) in which the driver IC chip is mounted directly on a glass substrate without using TAB
An implementation has also been proposed.

なお、TFTを使用したアクティブ・マトリクス液晶表
示装置は、例えば「冗長構成を採用した12.5型アクティ
ブ・マトリクス方式カラー液晶ディスプレイ」、日経エ
レクトロニクス、193〜210頁、1986年12月15日、日経マ
グロウヒル社発行、で知られている。
Note that an active matrix liquid crystal display device using a TFT is, for example, "12.5 type active matrix color liquid crystal display employing a redundant configuration", Nikkei Electronics, pp. 193-210, December 15, 1986, Nikkei McGraw-Hill, Inc. Issued, known in.

第2図は、従来のTAB実装用あるいはCOG実装用のICチ
ップの電極(パッド)配置の一例を示すICチップの平面
図である。1はICチップ、2a、2bはICチップ1の出力側
接続用パッド(電極、以下出力用パッドと称す)、3a、
3bはICチップ1の入力側接続用パッド(以下入力用パッ
ドと称す)である。ICチップ1は液晶表示装置のモジュ
ール寸法を小さくするため、細長い長方形状をしてい
る。出力用パッド2a、2bは液晶表示パネル側の片側の1
長辺に沿って配列されている。なお、出力用パッド2a、
2bは2列にn/2個ずつ千鳥配列されているが、これは出
力用パッドは数が多く、ピッチP1が小さいので、TABの
インナリードへの接続やCOGにおけるガラス基板上のパ
ッドへのワイヤボンディングがし易いように接続部の面
積を増す対策である。3a、3bはIC1への入力信号、電源
用の入力用パッドであり、各々m1個、m2個設けられ、そ
のピッチはP2である。従って、ICチップ1の長辺の長さ
yは約n×P1、短辺の長さxは約m1×P2またはm2×P2
大きい方である。
FIG. 2 is a plan view of an IC chip showing an example of an arrangement of electrodes (pads) of a conventional IC chip for TAB mounting or COG mounting. 1 is an IC chip, 2a and 2b are output side connection pads (electrodes, hereinafter referred to as output pads) of the IC chip 1, 3a,
Reference numeral 3b denotes an input-side connection pad of the IC chip 1 (hereinafter, referred to as an input pad). The IC chip 1 has an elongated rectangular shape in order to reduce the module size of the liquid crystal display device. The output pads 2a and 2b are on one side of the liquid crystal display panel.
They are arranged along the long side. The output pads 2a,
2b is being n / 2 pieces each staggered arrangement in two rows, which is the output pad number is large and the pitch P 1 is small, the pads on the glass substrate in the connection and COG to TAB inner lead This is a measure to increase the area of the connection portion so that the wire bonding can be easily performed. 3a, 3b the input signal to the IC1, an input pad for power supply, respectively 1 m, provided two m, the pitch is P 2. Therefore, the length y of the long side of the IC chip 1 is about n × P 1 , and the length x of the short side is about m 1 × P 2 or m 2 × P 2 , whichever is larger.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、従来は第2図に示すように千鳥配列を用いて
も出力用パッド2a、2bのピッチP1は70〜100μmと狭い
ので、ボンディングワイヤ同志のショート、ボンディン
グワイヤのオープン不良(ボンディングワイヤの切断、
剥離)、TABのインナーリードの不良(インナーリード
同志のショート、ボンディングが不可能)が生じる確率
が多くなる。
However, the conventional output pads 2a be used staggered as shown in FIG. 2, the pitch P 1 of 2b so 70~100μm and narrow, bonding wires comrades short, the bonding wire open failure (bonding wire Cutting,
Peeling), and the probability of occurrence of a defect in the inner lead of the TAB (short circuit between the inner leads, impossible bonding) increases.

本発明の目的は、信頼性の高い接続を可能とするICチ
ップのパッド(電極)配置を提供することにある。
An object of the present invention is to provide a pad (electrode) arrangement of an IC chip that enables highly reliable connection.

〔課題を解決するための手段〕[Means for solving the problem]

上記の課題を解決するために、本発明のICチップのパ
ッド配置は、長方形状をしたICチップの出力用パッドが
上記ICチップの表面上で上記ICチップの2長辺に沿って
それぞれ少なくとも1列に配列されていることを特徴と
する。
In order to solve the above-mentioned problem, the pad arrangement of the IC chip of the present invention is such that at least one output pad of the rectangular IC chip is provided along two long sides of the IC chip on the surface of the IC chip. It is characterized by being arranged in a column.

また、本発明のICチップの電極配置は、さらに上記2
長辺においてそれぞれ対応する上記パッド同志が配線で
接続されていることを特徴とする。
Further, the electrode arrangement of the IC chip of the present invention is further described in the above 2nd.
The corresponding pads are connected by wiring on the long sides.

〔作用〕[Action]

本発明のICチップのパッド配置は、出力用パッドがIC
チップの2長辺に沿って配置されているので、出力用パ
ッドのピッチを大きくすることができ、高信頼性の接続
を可能とする。
The pad arrangement of the IC chip of the present invention is such that the output pad is an IC pad.
Since they are arranged along the two long sides of the chip, the pitch of the output pads can be increased, and a highly reliable connection can be made.

また、2長辺の対応する上記パッド同志を配線で接続
することにより、どちらか一方の出力用パッドの接続が
切れても支障がないので、高信頼性の接続ができる。
Further, by connecting the corresponding pads on the two long sides by wiring, even if the connection of one of the output pads is cut off, there is no problem, and a highly reliable connection can be made.

本発明の他の目的および特徴は図面を参照した以下の
説明から明らかとなるであろう。
Other objects and features of the present invention will become apparent from the following description with reference to the drawings.

〔実施例〕〔Example〕

第3図(a)〜(c)は、本発明によるICチップのパ
ッド配置を従来と比較して示すICチップの概略平面図で
ある。(c)に示す従来のパッド配置では第2図にも示
したようにICチップ1の一方の長辺のみに沿って出力用
パッド2が設けられ、ピッチP1が小さく、接続の信頼性
が低下する。(a)に示す本発明の第1の例のパッド配
置では、出力用パッド2がICチップ1の2つの長辺に沿
って設けられているので、出力配線4の1本置きの接続
が可能であり、出力用パッド2のピッチを2倍(2P1
にすることができる。(b)に示す本発明の第2の例の
パッド配置では、出力用パッドが2長辺に設けられ(一
方は検査用パッドとして使用可)、かつ2長辺の対応す
る出力用パッド同志が図示しない配線で接続されている
ので、どちらか一方の出力用パッドの接続が切れても支
障がなく、ピッチはP1と小さくなるが、出力配線4への
ボンディングワイヤやTABのインナーリードがオープン
し易い場合は有効である(この方式を両側リード接続方
式と称す)。
3 (a) to 3 (c) are schematic plan views of an IC chip showing pad arrangement of the IC chip according to the present invention in comparison with the conventional arrangement. (C) in the conventional pad arrangement shown also only along one long side of the IC chip 1 is output pad 2 is provided as shown in Figure 2, smaller pitch P 1, the reliability of the connection descend. In the pad arrangement of the first example of the present invention shown in FIG. 1A, the output pads 2 are provided along the two long sides of the IC chip 1, so that every other output wiring 4 can be connected. And the pitch of the output pad 2 is doubled (2P 1 )
Can be In the pad arrangement of the second example of the present invention shown in FIG. 2B, output pads are provided on two long sides (one can be used as an inspection pad), and the corresponding output pads on the two long sides are connected to each other. because it is connected by wires (not shown), either no problem if expired one connection of the output pad, the pitch is reduced and P 1 is a bonding wire or TAB inner lead is open to the output lines 4 This is effective when the connection is easy (this method is called a double-sided lead connection method).

第1図は、本発明の一実施例のTAB実装用あるいはCOG
実装用のICチップのパッド配置を示すICチップの平面図
である。1はICチップ、2a、2bはICチップ1の出力用パ
ッド、3a、3bはICチップ1の入力用パッド、5aは出力用
パッド2aに接続された出力用パッド、5bは出力用パッド
2bに接続された出力用パッド、6は出力用パッド2aと5
a、および2bと5bを接続するパッド間接続用配線、P1
出力用パッド2aと5bのピッチ、2P1(2×P1)は出力用
パッド2a(あるいは2b)のピッチである。すなわち、本
実施例では、ICチップの出力用パッドが接続されるべき
基板上の出力配線(あるいはTABのインナーリード)の
偶数番目(あるいは奇数番目)に接続される出力用パッ
ド2a、2bがICチップ1の表面上で2長辺に沿って交互に
それぞれ1列に配列されている。出力用パッド2aに対応
する出力用パッド5aは2aと反対側の長辺に沿って2bの内
側に2bと千鳥配列されている。出力用パッド2bに対応す
る出力用パッド5bは2bと反対側の長辺に沿って2aの内側
に2aと千鳥配列されている。2長辺において対応する出
力用パッド同志、すなわちパッド2aと5a、および2bと5b
が配線6によって接続されている。なお、配線6はICチ
ップ1の表面に形成してもよいし、内部に形成してもよ
い。
FIG. 1 shows an embodiment of the present invention for mounting TAB or COG.
FIG. 3 is a plan view of the IC chip showing a pad arrangement of the mounting IC chip. 1 is an IC chip, 2a and 2b are output pads of the IC chip 1, 3a and 3b are input pads of the IC chip 1, 5a is an output pad connected to the output pad 2a, and 5b is an output pad
Output pads connected to 2b, 6 are output pads 2a and 5
a, and pad-to-pad connection wiring for connecting 2b and 5b, P 1 is the pitch of the pitch of the output pads 2a and 5b, 2P 1 (2 × P 1) is output pad 2a (or 2b). That is, in this embodiment, the output pads 2a and 2b connected to the even-numbered (or odd-numbered) output wirings (or the inner leads of the TAB) on the substrate to which the output pads of the IC chip are to be connected are the ICs. On the surface of the chip 1, they are alternately arranged in one row along two long sides. The output pads 5a corresponding to the output pads 2a are arranged in a zigzag arrangement with 2b inside 2b along the long side opposite to 2a. The output pads 5b corresponding to the output pads 2b are staggered with 2a inside 2a along the long side opposite to 2b. Output pads corresponding to the two long sides, that is, pads 2a and 5a, and 2b and 5b
Are connected by the wiring 6. Note that the wiring 6 may be formed on the surface of the IC chip 1 or may be formed inside.

第4図は、第1図に示した本発明によるICチップをTF
Tを使用したアクティブ・マトリクス液晶表示装置の下
部透明ガラス基板7上にチップボンディング(COG実
装)した様子を示す平面図である。8は下部透明ガラス
基板7上に重ねて設けられた上部透明ガラス基板であ
る。第3図(a)の方式を用いる場合は、第1図のICチ
ップのパッド2a、2bが出力配線4の入力用パッド4a、4b
に接続される。また、第1図の入力用パッド3a、3bは各
々第4図の入力配線9a、9bにワイヤボンディングにより
接続される。10a、10bは、ICチップ1と下部透明ガラス
基板7の配線4との接続終了後に接続状態やICの不良を
チェックするための検査用パッドである。11は下部透明
ガラス基板7上(ICチップ1の下)に設けられた入力用
パッド4aと検査用パッド10b、および4bと10aとを接続す
るパッド間接続用配線、12は液晶表示装置の外部の信号
送出手段に接続されるFPCで、入力配線9a、9bと接続さ
れる。
FIG. 4 shows an IC chip according to the present invention shown in FIG.
FIG. 7 is a plan view showing a state in which chip bonding (COG mounting) is performed on a lower transparent glass substrate 7 of an active matrix liquid crystal display device using T. Reference numeral 8 denotes an upper transparent glass substrate provided on the lower transparent glass substrate 7. When the method shown in FIG. 3A is used, the pads 2a and 2b of the IC chip shown in FIG.
Connected to. The input pads 3a and 3b in FIG. 1 are connected to the input wirings 9a and 9b in FIG. 4 by wire bonding. Inspection pads 10a and 10b are used to check the connection state and IC failure after the connection between the IC chip 1 and the wiring 4 of the lower transparent glass substrate 7 is completed. Reference numeral 11 denotes an input pad 4a provided on the lower transparent glass substrate 7 (below the IC chip 1) and a test pad 10b, and a wiring for connection between the pads connecting the 4b and 10a, and 12 denotes an outside of the liquid crystal display device. Connected to the input wirings 9a and 9b.

第5図(a)、(b)は、第3図(b)あるいは第1
図で示したパッド配置による両側リード接続方式の特長
を示す図である。(a)は平面図、(b)は断面図であ
る。出力配線4の入力用パッド4aに接続されたボンディ
ングワイヤ13aが断線しても、パッド10aにつながるボン
ディングワイヤ13bがあるので、パッド2aと5aとを接続
する配線6を通してIC内の出力段と導通がとれ、冗長性
がとれることになる。
FIGS. 5 (a) and 5 (b) correspond to FIGS. 3 (b) and 1
It is a figure which shows the characteristic of the both-sides lead connection system by the pad arrangement | positioning shown in the figure. (A) is a plan view and (b) is a cross-sectional view. Even if the bonding wire 13a connected to the input pad 4a of the output wiring 4 is broken, there is a bonding wire 13b connected to the pad 10a, so that it is electrically connected to the output stage in the IC through the wiring 6 connecting the pads 2a and 5a. And redundancy can be achieved.

以上本発明の実施例について説明したが、本発明は上
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and it is needless to say that various changes can be made without departing from the scope of the present invention.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明のICチップのパッド配置
によれば、IC内のパッド間隔が狭くなっても、出力配線
を1本置きに接続できるので、ピッチが倍となり、裕度
が増し、接続の信頼性を向上できる。また、両側リード
接続方式とすることにより、リード切れが心配される耐
環境下でも、冗長設計が可能となり、接続の信頼性が向
上する。
As described above, according to the pad arrangement of the IC chip of the present invention, even if the pad interval in the IC becomes narrow, the output wiring can be connected every other line, so that the pitch is doubled and the tolerance is increased, Connection reliability can be improved. Further, by adopting the double-sided lead connection method, a redundant design is possible even in an environment resistant to fear of lead breakage, and connection reliability is improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明のICチップのパッド配置の一実施例を
示すICチップの平面図、第2図は、従来のICチップのパ
ッド配置の一例を示すICチップの平面図、第3図(a)
〜(c)は、本発明によるICチップのパッド配置を従来
法と比較して示すICチップの平面図、第4図は、本発明
によるICチップを液晶表示装置のガラス基板上にチップ
ボンディングした様子を示す平面図、第5図(a)、
(b)は、本発明による両側リード接続方式の特長を示
す図である。 1……ICチップ、2a、2b……出力用パッド 3a、3b……入力用パッド 4……出力配線 5a、5b……出力用パッド 6……パッド間接続用配線 7……下部透明ガラス基板 8……上部透明ガラス基板 4a、4b……出力配線の入力用パッド 9a、9b……入力配線 10a、10b……検査用パッド 11……基板上のパッド間接続用配線 12……FPC 13a、13b……ボンディングワイヤ n……出力用パッドの数 m1、m2……入力用パッドの数 P1……出力用パッドのピッチ P2……入力用パッドのピッチ x……ICチップの短辺の長さ y……ICチップの長辺の長さ
FIG. 1 is a plan view of an IC chip showing one embodiment of a pad arrangement of an IC chip of the present invention, FIG. 2 is a plan view of an IC chip showing one example of a pad arrangement of a conventional IC chip, FIG. (A)
(C) is a plan view of the IC chip showing the pad arrangement of the IC chip according to the present invention in comparison with the conventional method, and FIG. 4 is a chip bonding of the IC chip according to the present invention on a glass substrate of a liquid crystal display device. A plan view showing the situation, FIG. 5 (a),
(B) is a diagram showing the features of the double-sided lead connection system according to the present invention. DESCRIPTION OF SYMBOLS 1 ... IC chip, 2a, 2b ... Output pad 3a, 3b ... Input pad 4 ... Output wiring 5a, 5b ... Output pad 6 ... Wiring for connection between pads 7 ... Lower transparent glass substrate 8 Upper transparent glass substrate 4a, 4b Input pad for output wiring 9a, 9b Input wiring 10a, 10b Pad for inspection 11 Connection wiring between pads on substrate 12 FPC 13a 13b ...... bonding wire n ...... number m 1 of the output pads, m 2 ...... pitch P 2 ...... input pad having P 1 ...... output pad of the input pads pitch x ...... IC chip short of Side length y ... Length side of IC chip

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】上部ガラス基板とそれより寸法の大きい下
部ガラス基板と上記両基板間に封入・封止された液晶と
TFTアレイとを具備して成る表示部と、上記上部ガラス
基板の外側の上記下部ガラス基板上に設けられた上記TF
Tへの複数本の出力配線と、上記出力配線にチップ・オ
ン・ガラス実装で接続された上記TFT駆動用の長方形状
をしたICチップとを有し、上記ICチップの複数の出力用
パッドが上記ICチップの表面上で上記ICチップの2長辺
に沿ってそれぞれ少なくとも1列に配列され、1つの出
力配線へ電気接続される出力用パッドが複数に分割して
形成されていることを特徴とする液晶表示装置。
An upper glass substrate, a lower glass substrate having a size larger than the upper glass substrate, and a liquid crystal sealed and sealed between the two substrates.
A display unit comprising a TFT array; and the TF provided on the lower glass substrate outside the upper glass substrate.
It has a plurality of output wirings to T, and a rectangular IC chip for driving the TFT connected to the output wiring by chip-on-glass mounting, and a plurality of output pads of the IC chip are provided. On the surface of the IC chip, at least one row is arranged along each of two long sides of the IC chip, and output pads electrically connected to one output wiring are divided into a plurality of portions. Liquid crystal display device.
【請求項2】上部ガラス基板とそれより寸法の大きい下
部ガラス基板と上記両基板間に封入・封止された液晶と
TFTアレイとを具備して成る表示部と、上記上部ガラス
基板の外側の上記下部ガラス基板上に設けられた上記TF
Tへの複数本の出力配線と、上記出力配線にチップ・オ
ン・ガラス実装で接続された上記TFT駆動用の長方形状
をしたICチップとを有し、上記ICチップの複数の出力用
パッドが上記ICチップの表面上で上記ICチップの2長辺
に沿って千鳥状に複数列に配列され、1つの出力配線へ
電気接続される出力用パッドが、上記2長辺の各辺に分
割して形成され、かつ上記2長辺においてそれぞれ対応
する上記出力パッド同志がIC内部配線で接続されている
ことを特徴とする液晶表示装置。
2. An upper glass substrate, a lower glass substrate having a size larger than the upper glass substrate, and a liquid crystal sealed and sealed between the two substrates.
A display unit comprising a TFT array; and the TF provided on the lower glass substrate outside the upper glass substrate.
It has a plurality of output wirings to T, and a rectangular IC chip for driving the TFT connected to the output wiring by chip-on-glass mounting, and a plurality of output pads of the IC chip are provided. Output pads, which are arranged in a plurality of rows in a staggered manner along two long sides of the IC chip on the surface of the IC chip and electrically connected to one output wiring, are divided into respective sides of the two long sides. Wherein the output pads corresponding to each other on the two long sides are connected by IC internal wiring.
JP15951789A 1989-06-23 1989-06-23 Liquid crystal display Expired - Fee Related JP2760846B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15951789A JP2760846B2 (en) 1989-06-23 1989-06-23 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15951789A JP2760846B2 (en) 1989-06-23 1989-06-23 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH0325419A JPH0325419A (en) 1991-02-04
JP2760846B2 true JP2760846B2 (en) 1998-06-04

Family

ID=15695501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15951789A Expired - Fee Related JP2760846B2 (en) 1989-06-23 1989-06-23 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP2760846B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2701153B1 (en) * 1993-02-02 1995-04-07 Matra Marconi Space France Semiconductor memory component and module.
JPH08115989A (en) * 1994-08-24 1996-05-07 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
KR100243914B1 (en) 1997-07-29 2000-02-01 구본준 The structure of tap-pad part and its manufacturing method of lcd panel
TW408255B (en) * 1997-09-29 2000-10-11 Sony Corp Electronic device and electronic device battery
KR100632257B1 (en) 2004-11-09 2006-10-11 삼성전자주식회사 Wiring pattern structure of tap package for driving liquid crystal display

Also Published As

Publication number Publication date
JPH0325419A (en) 1991-02-04

Similar Documents

Publication Publication Date Title
KR100240431B1 (en) Display Apparatus
US6054975A (en) Liquid crystal display device having tape carrier packages
KR100269947B1 (en) Printed circuit board and LCD module using it
JP2657429B2 (en) Circuit mounting method for circuit board and circuit board used for the method
KR100800330B1 (en) LCD panel for line-on-glass signal line inspection
KR100293982B1 (en) LCD panel
US20020118332A1 (en) Liquid crystal display device
KR100209863B1 (en) Semiconductor device tape carrier package and display panel module
JP2760846B2 (en) Liquid crystal display
US20080119069A1 (en) Board device and board
JP2000137445A (en) Flat display device
JP3254230B2 (en) LCD Display Panel Wiring Structure
CN100507642C (en) Liquid crystal display device having a plurality of pixel electrodes
KR200301797Y1 (en) Electrode pad for tab bonding of liquid crystal display module
JPH09113562A (en) Inspecting method for liquid crystal matrix display panel
JP3717602B2 (en) Liquid crystal display device
JP3298345B2 (en) Semiconductor device
KR100637058B1 (en) LCD Display
JPH08248432A (en) Display panel mounting structure
JPH0688971A (en) Liquid crystal display device and its production
KR100529567B1 (en) Drive integrated circuits and display devices including them
JPH0518789Y2 (en)
KR19990006197A (en) How to arrange input leads of LCD module
JP2005242392A (en) Liquid crystal display
JPH0346691A (en) Liquid crystal display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees