Nothing Special   »   [go: up one dir, main page]

JP2610821B2 - マルチプロセツサシステム - Google Patents

マルチプロセツサシステム

Info

Publication number
JP2610821B2
JP2610821B2 JP61000563A JP56386A JP2610821B2 JP 2610821 B2 JP2610821 B2 JP 2610821B2 JP 61000563 A JP61000563 A JP 61000563A JP 56386 A JP56386 A JP 56386A JP 2610821 B2 JP2610821 B2 JP 2610821B2
Authority
JP
Japan
Prior art keywords
instruction
processor
vector
display
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61000563A
Other languages
English (en)
Other versions
JPS62159268A (ja
Inventor
泰弘 稲上
貴之 中川
重夫 長島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61000563A priority Critical patent/JP2610821B2/ja
Priority to DE8686118136T priority patent/DE3684293D1/de
Priority to EP86118136A priority patent/EP0231526B1/en
Priority to US07/000,445 priority patent/US4803620A/en
Publication of JPS62159268A publication Critical patent/JPS62159268A/ja
Application granted granted Critical
Publication of JP2610821B2 publication Critical patent/JP2610821B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8076—Details on data register access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Complex Calculations (AREA)
  • Executing Machine-Instructions (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、主従関係のあるプロセツサ間の同期通信手
段に関する。
〔発明の背景〕
科学技術計算を高速に処理するため、科学技術計算で
頻出する配列同志の演算を高速に処理する高速プロセツ
サが開発されている。配列演算を高速に処理する機構と
しては、１次元のベクトルをパイプラインで高速処理す
るベクトルプロセツサと、複数個のプロセツサを並べて
並列処理する並列プロセツサとに大別できる。本発明
は、ベクトルプロセツサあるいは配列プロセツサに限る
ものではないが、本発明を考案するに至つた従来技術の
問題点の説明にはベクトルプロセツサを用いる。
ベクトルプロセツサは、順序付けられた一連の配列デ
ータ（ベクトルデータ）に対しパイプライタで高速に処
理するベクトル処理機構をもつ。ただし、１個のプログ
ラムを全部ベクトル処理できるのでなく、従来の汎用計
算機のような逐次処理（これをスカラ処理と呼ぶ）せざ
るを得ない部分も生じる。従って、ベクトルプロセツサ
は、ベクトルデータをパイプラインで高速処理するベク
トル処理機構の他に、従来の汎用計算機相当の機能を実
現するスカラ処理機構を合わせ持つ。ベクトルプロセツ
サ内のベクトル処理機構とスカラ処理機構の関係の持た
れ方についてはいくつかの方式が考えられるが、物理的
には分離している場合が多い。
上述のような、ベクトル処理機構およびスカラ処理機
能をもつプロセツサの例として、特開昭58−114274があ
る。日本出願特許特開昭58−114274に示されているベク
トルプロセツサでは、スカラ処理機構に相当するスカラ
処理ユニットと、ベクトル処理機構に相当するベクトル
処理ユニツトから成る。
第１図は、日本出願特許特開昭58−114274にあるよう
なベクトルプロセッサの構成図であり、本発明に係る部
分を中心に示している。第１図において、１は主記憶、
２は主記憶制御部、３はスカラ処理ユニツト、４はベク
トル処理ユニツトである。31はキヤシユで主記憶の１部
の写しを持つ高速メモリである。32はレジスタ群で、例
えば汎用レジスタ16本、浮動小数点レジスタ16本などよ
り構成される。33は演算器群で、スカラ処理ユニツト内
の演算処理を受けもつ。34はスカラ命令制御部で、従来
の汎用計算機の命令に相当するスカラ命令の読出し，解
読，実行制御を行う。41はベクトル処理ユニツト内にあ
るレジスタ群で、例えばベクトルレジスタ群およびスカ
ラレジスタ群から成る。ベクトルレジスタ群は例えば32
本のベクトルレジスタから成り、１本のベクトルレジス
タでは例えば256要素から成るベクトルデータを保持す
ることができる。スカラレジスタ群は例えば32本のスカ
ラレジスタから成り、１本のスカラレジスタは、スカラ
処理ユニツト内にある汎用レジスタや浮動小数点レジス
タと同様、スカラデータを保持するものである。42はベ
クトル演算器群であり、ベクトルレジスタあるいはスカ
ラレジスタから読出したデータをパイプラインで処理し
て、結果をベクトルレジスタあるいはスカラレジスタに
格納するものである。ベクトル演算器としては例えば加
算器や乗算器などがある。43はベクトルアドレス群であ
り、ベクトル処理ユニツト４が主記憶１を参照してベク
トルデータを読み出したり書込んだりするときに、主記
憶のベクトルデータの位置を示すのに用いるアドレス・
レジスタより成る。ベクトルアドレスレジスタとして
は、ベクトルデータの先頭番地を保持するために使用す
るベクトルベースレジスタ（VBR）およびベクトルデー
タの要素間隔を保持するベクトルインクリメントレジス
タ（VIR）から成る。44はベクトル命令実行制御部であ
り、ベクトル命令の読出し，解読，実行制御を行う。
次に、プログラムを処理実行するときに、スカラ処理
ユニツトおよびベクトル処理ユニツトがどのように動作
するかについて説明する。これについては、雑誌日経エ
レクトロニクス1983年４月11日号のページ172〜173に示
されているが、ここでも簡単に示す。
ベクトル処理を行うには、主記憶からベクトルデータ
を取り出すときに使用するベクトルアドレスレジスタ群
への値の事前設定等の前処理を行う必要がある。第１図
に示した従来のベクトルプロセツサにおいては、次の手
順でベクトル処理が遂行される。
手順１ スカラ処理ユニツトにおいて、ベクトル処理に必要な
ベクトルアドレスレジスタ類、スカラレジスタに所定の
値をベクトル処理開示前に設定する。
手順２ スカラ処理ユニツトより、実行するベクトル処理を記
述しているベクトル命令列の格納されている主記憶の先
頭番地や処理するベクトルの要素数等をベクトル処理ユ
ニツトに通告して、ベクトル処理ユニツトを起動する。
手順３ 起動されたベクトル処理ユニツトは、スカラ処理ユニ
ツトから通知された情報に従つてベクトル命令を順次読
出し，実行して、ベクトル処理を遂行する。
手順４ ベクトル処理ユニツトを起動した後、スカラ処理ユニ
ツトは例えば次のベクトル処理の準備など、ベクトル処
理と並行して別のスカラ処理が独立に処理できる。
手順５ ベクトル処理ユニツトにおけるベクトル処理の終了
は、スカラ処理ユニツトからベクトル処理ユニツトの状
態をテストするか、あるいはベクトル処理ユニツトから
スカラ処理ユニツトへ割込みの形式で通知するかのいず
れかの形で扱われる。
上記のように、スカラ処理ユニツトとベクトル処理ユ
ニツトの関係は、スカラ処理ユニツトが主、ベクトル処
理ユニツトが従の主従関係にあり、スカラ処理ユニツト
から指令でベクトル処理ユニツトがベクトル処理を遂行
するという形で処理が進む。
第１図の従来のプロセツサにおいて、スカラ処理ユニ
ツトとベクトル処理ユニツトとの同期、通信を行うため
に用意されている命令について第２図に示す。これらの
命令はすべて主ユニツトであるスカラ処理ユニツトで解
読・実行されるものである。
次に、簡単なFORTRANのプログラムの処理を例に、ス
カラ処理ユニツトとベクトル処理ユニツトがどのように
同期、通信して処理を行うかを示し、合わせてその問題
点を示す。
第３図はFORTRANのプログラム例を示したものであ
る。第３図のプログラムにおいて文識別番号２〜６のDO
ループはベクトル処理ユニツトで処理され、その他の文
はスカラ処理ユニツトで処理される。
第４図は、第３図のFORTRANプログラムに対応するオ
ブジエクトプログラムである。オブジエクトプログラム
は、スカラ処理ユニツトで実行されるスカラオブジエク
トと、ベクトル処理ユニツトで実行されるベクトルオブ
ジエクトとから成る。スカラオブジエクトにおいてスカ
ラ命令iDがS1からS11の11命令はベクトル処理前の準備
処理である。このうちS2からS11の10命令は、第３図の
プログラムにある配列A,B,C,P,Qのアドレス情報をベク
トル処理ユニツト内のベクトルベースレジスタ（VB
R），ベクトルインクリメントレジスタ（VIR）にセツト
するものである。またS1は第３図のプログラムの変数Ｓ
の初期値0.0をベクトル処理ユニツト内のスカラレジス
タにセツトするものである。スカラ命令iD S12はベクト
ル処理ユニツトを起動する命令であり、第４図に示すた
ベクトルオブジエクト格納されている主記憶のアドレス
などを通知してベクトル処理ユニツトを起動する（詳細
は略す）。これによりベクトル処理ユニツトは第４図に
示したベクトルオブジエクオにある命令を順次実行す
る。スカラ命令iDのS13はベクトル処理ユニツトが動作
中かあるいは非動作中かをテストし、結果を条件コード
に反映させる命令（Test Vector Processing命令）であ
る。ベクトル処理ユニツトが動作中ならば、起動したベ
クトル処理が未だ完了いていないということで、S14のB
C命令（Branch on Condition命令）でS13とS14をループ
し、ベクトル処理の完了を待つ。ベクトル処理ユニツト
の実行が終了すると、スカラ命令iDのS15が実行され
て、ベクトル処理ユニツト内のスカラレジスタ０番に求
まつている総和演算結果（第３図のプログラムの変数
Ｓ）がスカラ処理ユニツト内の浮動小数点レジスタ０番
に取り出されて後続の演算（第３図のプログラムの文識
別番号７）に使用される。
第２図に示したスカラ処理ユニツトとベクトル処理ユ
ニツトとの同期通信手段を用いた上記の処理では次のよ
うな問題点がある。
（１）ベクトル処理中に扱うすべての配列データのアド
レス情報を、ベクトル処理開始前にベクトル処理ユニツ
ト内のアドレスレジスタ類にすべてセツトしておく必要
がある。
しかしながら、第４図のベクトルオブジエクト中の命
令V1のベクトルロード命令を実行するためには、スカラ
オブジエクト中の命令S2,S3の命令の処理が完了してい
ればよく、すべてのアドレス情報のセツトを完了してお
く必要はない。
スカラ処理ユニツトとベクトル処理ユニツトは並列動
作可能であるから、アドレス情報をセツトするスカラ命
令と、それを使うベクトル命令がうまく同期して処理さ
れれば、効率のよい処理を実現することができる。
（２）ベクトル処理ユニツトで計算された結果をスカラ
処理ユニツトで参照する場合、スカラ処理ユニツトでは
ベクトル処理ユニツトが結果を書き込んだかどうかをテ
ストする必要があるが、スカラ処理ユニツトはベクトル
処理ユニツトが動作中か非動作中のいずれの状態にある
かしかチエツクできない。したがつて、先に示した第４
図の例では、ベクトル命令V4で配列Ａの総和演算結果が
求まっているにもかかわらず、ベクトル命令V5〜V8がす
べて完了するまでスカラ処理ユニツトで値を参照するこ
とができない。
以上のように、第２図に示したスカラ処理ユニツトと
ベクトル処理ユニツトとの間の同期通信手段では、両者
の間でベクトル処理起動から終了までの間は同期あるい
は通信を行うことができず、効率の悪い処理となつてい
る。
〔発明の目的〕
本発明の目的は、前述のような主と従の関係がある複
数のプロセツサ間において、きめ細かな同期通信制御手
段を提供し、プロセツサ間の効率よい並列処理を実現す
ることにある。
〔発明の概要〕
従来の同期手段においては、主プロセツサが従プロセ
ツサの処理を起動し、起動した処理が完了したかどうか
を主プロセツサ側よりテストするだけであつたが、本発
明においては、主プロセツサにおけるある事象の発生ま
で従プロセツサ側で新たな命令の起動を一時停止する機
能、および従プロセツサ側におけるある事象の発生を表
示する機能とその表示を主プロセツサがテストする機能
を実現するところに特徴がある。さらに、従プロセツサ
が命令起動一時停止中であることの表示、および従プロ
セツサにおける事象発生の表示を従プロセツサ側のプロ
グラム状態語（PSW,Program Status Word）内に設け、
簡便な方法で同期手段を提供するとともに、タスクスイ
ツチ時には従来から行われているPSWの退避回復により
同期制御情報も合わせて保存することを実現する。
〔発明の実施例〕
以下、実施例により本発明を詳細に説明する。実施例
の説明に用いるプロセツサは第１図に示したプロセツサ
である。第１図のプロセツサにおいて、主プロセツサに
相当するのがスカラ処理ユニツトであり、従プロセツサ
に相当するのがベクトル処理ユニツトである。
実施例では、ベクトル処理ユニツトのプログラム状態
語（Vector Processing Program Status Word、以下VPP
SWと略す）に２ビツト情報ビツトを追加し、スカラ処理
ユニツトに命令を２命令、ベクトル処理ユニツト側に命
令を２命令追加して実現するので、最初にこれらの概要
を示す。次に、これらの手段を用いた同期制御の例を示
す。
PSWは従来のほとんどのプロセツサに備わつており、
プロセツサの動作状態や次命令のアドレス等の重要な情
報を集中保持している。また、PSWには通常未使用ビツ
トがある場合が多い。第１図に示したベクトル情報ユニ
ツトにおいてもPSWが存在する。ここではベクトル処理
ユニツトのPSWを特にVPPSWと呼ぶことにする。VPPSWの
書式の詳細は本発明とは直接関係ないので省略するが、
本発明ではVPPSWに次の２つのビツトを追加する。
（１）一時停止ビツト（Pauseビツト、Ｐビツトと略
す） 本ビツトが１のときは、ベクトル処理ユニツトにおけ
る新たな命令の処理開始を一時停止する。本ビツトが０
になれば一時停止状態が解除される。なお、本ビツトは
新しく命令の処理を開始するのを一時保留させる機能の
みを持つものであり、既に実行が開始されている命令お
よび実行中の命令には何ら影響を与えない。
（２）事象表示ビツト（Signalビツト、Ｓビツトと略
す） 本ビツトは、指定されたベクトル処理ユニツトにおけ
る命令の処理が完了したときに１となる。本ビツトの使
用法は後述する。
次にベクトル処理ユニツトに追加する２つの命令につ
いて説明する。
（１）VPPAU命令（VP Panse命令） 本命令が実行されると、VPPSWのＰビツトが１とな
り、本命令の次の命令以降の発行処理が一時停止する。
（２）VSiG命令（Vector Signal命令） 本命令の次に実行される命令の処理が完了したとき
に、VPPSWのＳビツトを１にする。
次にスカラ処理ユニツトに追加する２つの命令につい
て説明する。
（１）RSMVP命令（Resume Vector Processing命令） VPPSWのＰビツトをテストし、Ｐの値が１ならば０に
リセツトして終了する。これによりベクトル処理ユニツ
トの命令起動一時停止状態が解除される。Ｐの値が０で
あつた場合は１になるまで待ち、１になつたら再び０と
し終了する。
（２）TRB命令（Test ＆ ResetB−bit命令） VPPSWのＳビツトをテストし、Ｓビツトの値が１なら
ば０にリセツトして終了する。Ｓビツトの値が０であつ
た場合は、１になるまで待ち、１になつたら０にリセツ
トして終了する。
次に、以上に示したような同期手段を使用して第３図
に示したFORTRANプログラムがどのように処理されるか
について示す。
第５図に、以上に示した同期手段を使用したときの第
３図のFORTRANプログラムのオブジエクトコードを示
す。オブジエクトは第４図の場合と同様、スカラオブジ
エクトとベクトルオブジエクトとから成る。従来のオブ
ジエクトコードである第４図と、本発明の同期制御手段
を用いたオブジエクトコードである第５図とは酷似して
おり、各命令の左に付したスカラ命令iDおよびベクトル
命令iDが同一な命令は同一命令である。スカラオブジエ
クトでは、スカラ命令iDがS101のRSMVP命令、スカラ命
令iDがS103のRSMVP命令、スカラ命令iDがS102のTRB命令
が追加されており、スカラ命令iDがそれぞれS13,S14のT
VP命令、BC命令が削除されている。ベクトルオブジエク
トでは、ベクトル命令iDがV101のVPPAU命令、ベクトル
命令iDがV102のVSiG命令、ベクトル命令iDがV103のVPPA
U命令が追加されている。これらの追加されている命令
がどのような機能を実現しているかについて以下詳細に
説明する。
（１）スカラ命令iD S12のEXVP命令 第４図のようにアドレスレジスタへのセツト等すべて
のベクトル処理準備が完了してから発行するのではな
く、配列Ｂのアドレス情報のセツトが完了し、ベクトル
オブジエクトのベクトル命令iDがV1のVLの命令の実行開
始が可能となつた時点で発行する。
（２）スカラ命令iD S101のRSMVP命令 スカラ命令iDがS12のEXVP命令でベクトル処理を起動
した後、配列Ｃのアドレス情報のセツトが完了した時点
で、ベクトル処理ユニツトの命令起動一時停止解除を指
示する。ベクトルオブジエクトでは、配列Ｃのアドレス
情報を使用するベクトル命令iD、V2のVL命令の前にベク
トル命令iDV 101のVPPAU命令が発行されて、ベクトル命
令iD V2のVL命令の実行開始を一時保留している。スカ
ラ命令iD S12のRSMVP命令は、ベクトル命令iDがV101のV
PPAU命令に対応し、配列Ｃのアドレス情報のセツトが完
了したことによりベクトル命令iD V2のVL命令の起動一
時停止を解除するものである。
ここで、スカラ処理ユニツトとベクトル処理ユニツト
は並列に独立して動作しており、スカラ命令iD S101のR
SMVP命令とベクトル命令iD V101のVPPAU命令とどちらが
先に実行されるかわからないが、特に問題は発生しな
い。即ち、ベクトル命令iD V101のVPPAU命令が先に実行
された場合には、スカラ処理ユニツトにおいてスカラ命
令iD S101のRSMVP命令が発行されるまでベクトル処理ユ
ニツトが待たされる。逆にスカラ命令iD S101のVPPAU命
令が先に実行されたときには、ベクトル処理ユニツトに
おいてベクトル命令iD V101のVPPAU命令が発行されるま
でスカラ処理ユニツトが待たされる。
（３）スカラ命令iD S103のRSMVP命令 スカラ命令iDS 101のRSMVP命令の発行の後、配列A,配
列Q,配列Ｐのアドレス情報のセツトが完了した時点で、
ベクトル処理ユニツトの命令起動停止一時解除を指示す
る。ベクトルオブジエクトでは、配列Ａのアドレス情報
を使用するベクトル命令iD V5のVST命令の前にベクトル
命令iD V103のVPPAU命令が発行されて、ベクトル命令iD
V5のVST命令の実行開始を一時保留している。スカラ命
令iD S103のRSMVP命令はベクトルiD V103のVPPAU命令に
対応し、配列A,配列Q,配列Ｐのアドレス情報のセツトが
完了したことにより、ベクトル命令iD V5以降の命令の
起動一時停止を解除するものである。
なお、スカラ命令iD S101のRSMVP命令とスカラ命令iD
S103のRSMVP命令との間に何個かのRSMVP命令を挿入し
（ベクトルオブジエクト内にも対応するVPPAU命令を挿
入する，）スカラ処理ユニツトとベクトル処理ユニツト
とのさらに細かい同期をとつても何ら差しつかえはな
が、スカラ命令iD S101のRSMVP命令によるベクトル命令
起動一時停止解除により、スカラ命令に比べて実行時間
の長いベクトル命令V2,V3,V4が処理開始されるため、そ
の間にスカラ命令S6〜S11を並列に処理する時間が充分
にあると判断して、ここでは第５図のようにした。
（４）スカラ命令iD S102のTRB命令 スカラ命令iD S15のMVFS命令でスカラレジスタ０番に
求まつたベクトル総和演算の結果を参照するため、ベク
トル総和演算結果のスカラレジスタ０番へ書込み完了が
表示されるまでこのTRB命令で待つ。このTRB命令は、ベ
クトルオブジエクト中のベクトル命令iD V102のVSiG命
令に対応し、先述の通り書込み完了表示はVPPSWのＳビ
ツトを介して行われる。
（５）ベクトル命令iD V101のVPPAU命令ベクトル命令iD
V2のVL命令を実行するために、配列Ｃのアドレス情報
がVBRおよび、VIRの０番にセツトされるまで、ベクトル
命令の起動処理を一時停止する。起動一時停止はVPPSW
のＰビツトを１にすることで表示される。本発明はスカ
ラオブジエクト中のスカラ命令iD S101のRSMVP命令に対
応し、この命令で起動一時停止が解除される。
（６）ベクトル命令iD V102のVSiG命令 本命令の次の命令であるベクトル命令iD V4のVSM命令
（ベクトル総和演算）が完了したときにVPPSWのＳビツ
トを１にする。これにより他の命令の影響を受けずにVS
M命令の演算結果をスカラ処理ユニツトでいち早く参照
することを可能にする。
（７）ベクトル命令iD V103のVPPAU命令 ベクトル命令iD V5以降のVST命令あるいはVL命令など
を実行するために配列A,配列Q,配列Ｐのアドレス情報の
セツトが完了されるまで、ベクトル命令の起動を一時停
止する。本発明はスカラオブジエクト中のスカラ命令iD
S103のRSMVP命令に対応する。
次に、第５図に示した本発明の同期制御手段を使用し
たオブジエクトが、第４図の従来のオブジエクトに対し
てどの程度効率がよいかを示す。両者の比較はタイムチ
ヤートにより示す。
第６図は従来のオブジエクトである第４図に対応する
タイムチヤート、第７図は本発明の同期制御手段を利用
したオブジエクトである第５図に対応するタイムチヤー
トである。第６図あるいは第７図のタイムチヤートにお
いて、縦軸は命令のデコードおよび発行順、横軸は時間
軸で単位はマシンサイクル数である。縦軸の命令デコー
ド順は第４図あるいは第５図のスカラ命令iDおよびベク
トル命令iDで示されており、上半分はスカラオブジエク
ト、下半分はベクトルオブジエクトである。タイムチヤ
ートの作成にあたつては次の仮定をおいている。
（１）ベクトル処理ユニツトにおけるパイプラインイ処
理ピツチは１サイクルである。
（２）ベクトル処理において最初のデータがパイプを通
過する時間（トラベルタイムなどと呼ばれることがあ
る）は演算の種類によつて異なるが、ここでは一律10サ
イクルとする。
（３）第３図のFORTRANプログラムではDOループの回数
が100であり、１個のベクトル演算で100個の要素を処理
する。従つて、（１），（２）より１個のベクトル命令
の処理時間は、最初の結果が得られるのに10サイクル、
その後100個の結果が次々と、100サイクルかかつて得ら
れるため、110サイクルとなる。
（４）スカラ命令の実行時間は一律２サイクルとする。
（５）スカラ命令あるいはベクトル命令のデコード処理
ピツチおよび発行時間ピツチは２サイクルとする。
（６）ベクトルプロセツサの中にはチエイニングと呼ば
れる高速化技術を採用しているものが多い。チエイニン
グについては日本出願特許特開昭58−114274にその詳細
が示されている。第４図あるいは第５図に示したベクト
ルオブジエクトの各命令の中でチエイニングの対象とな
るのは、ベクトル命令iD V1あるいはV2とV3との間，
V3とV4との間，V6とV7との間，V7とV8との間であ
る。
以上の仮定は実際のプロセツサの諸元を正確に反映し
ているものではないが、一般的なベクトルプロセツサが
特性を反映しており、また本発明の効果を説明するには
充分である。
第６図と第７図のタイムチヤートを比較する。
（１）総処理時間は従来技術である第６図が272サイク
ルであるのに対し、本発明の技術を用いた第７図は248
サイクルと短縮されている。これは、従来技術ではベク
トル処理準備処理がすべて完了してからでしかベクトル
処理が開始されないのに対し、本発明を用いた場合には
ベクトル処理準備の一部を完了しただけで一早くベクト
ル処理が開始できることによる。
（２）第６図では239サイクルもの間ベクトル処理が完
了するまでスカラ処理ユニツトは待たされている。この
中には、その処理完了を待つ必要のないベクトル命令V5
〜V8の処理時間も含まれている。これに対し第７図では
スカラ処理ユニツトが待たされる時間は105サイクルで
ある。
（３）スカラ処理ユニツトがスカラ命令iD S15の命令を
実行してベクトル処理ユニツトで計算された総和演算結
果を取り出すのは、第６図が272サイクル目であるのに
対し、第７図では140サイクル目と早くなっている。次
に、本発明の同期制御手段を処理するための制御論理に
ついて説明する。制御論理は特に大規模なものではな
く、第４図に示したベクトルプロセツサの中で、スカラ
命令制御部34およびベクトル命令実行制御部44に論理追
加するだけで実現される。
第８図は本発明の同期制御手段を処理する制御論理を
示す図である。第８図において34はスカラ命令制御部、
44はベクトル命令実行制御部であり、それぞれ第１図に
あつたものと同等である。まずスカラ命令制御部34の内
部について説明する。301はスカラ命令レジスタであ
り、信号線310を介して送られてくるスカラ命令を取り
込み、保持するものである。302はスカラ命令デコード
回路であり、スカラ命令レジスタ301にあるスカラ命令
を解読する。303はスカラ命令起動論理であり、スカラ
命令デコード回路302から出力される解読情報をもと
に、命令の処理に関係する演算器やレジスタなどに信号
線群313を介して起動信号を送出する。304はORゲートで
ある。信号線311はRSMVP命令がデコードされたとき、信
号線312はTRS命令がデコードされたときにそれぞれ１と
なるものである。次にベクトル命令実行制御部44の内容
について説明する。401はベクトル命令レジスタであ
り、信号線410を介して送られてくるベクトル命令を取
り込み保持する。401はベクトル命令デコード回路であ
り、ベクトル命令レジスタ401に保持されているベクト
ル命令を解読する。403はベクトル命令起動判定論理で
あり、次のような機能を有する。すなわち、ベクトル処
理ユニツト中の演算器やベクトルレジスタなどの使用状
況を集中管理し、ベクトル命令デコード回路402から送
られてくる命令解読情報を調べ、該ベクトル命令が起動
可能などうかを判定する。判定の結果、起動可となつた
場合は信号線群411を介して該命令の処理に関係する演
算器やベクトルレジスタ等に起動信号を発生する。信号
線群412は実行中であつたベクトル命令が終了したこと
を通告してくるものであり、ベクトル命令起動判定論理
403に入力されて、実行が終了したベクトル命令が使用
していた演算器やベクトルレジスタ等の使用状況管理情
報を変更する。信号線413はVPPAU命令、線号線414はVSi
G命令がデコードされたときにそれぞれ１となる信号線
である。450,451はレジスタである。レジスタ450はVSiG
命令がデコードされて信号線414が１になるとセツトさ
れる。レジスタ450がオンの場合は、次にデコードされ
た命令に関しベクトル命令デコード回路402から出力さ
れる解読情報をレジスタ451にセツトすることを指示す
る。これにより、VSiG命令の次の命令に関する情報がレ
ジスタ451に保持される。452は比較回路であり、レジス
タ451に保持されているVSiG命令の次の命令の情報と、
信号線群412を介して送られてくる実行が終了した命令
に関する情報とを比較する。信号線群412を介して送ら
れてくる情報がレジスタ451に保持されている命令に関
するものであれば、比較回路452は信号線451を１とす
る。すなわち、VSiG命令の次の命令の実行が完了したと
き信号線415が１となつてその旨が通告される。453はVP
PSW（Vector Processing Program Status Word）であ
り、ベクトル処理ユニツトで処理中のプログラムの状態
を保持する。本発明では前述のＰビツトおよびＳビツト
が追加されている。Ｐビツトの出力はベクトル命令起動
判定論理403に入力されている。Ｐビツトが１のときは
その旨がベクトル命令起動判定論理403に通知されて、
ベクトル命令の起動が抑止される。454はＰビツト登録
制御論理、455はＳビツト登録制御論理である。これら
の制御論理の機能を、スカラ命令であるRSMVP命令、TRS
命令、ベクトル命令であるVPPAU命令、VSiG命令の処理
と関連付けて説明する。
（１）Ｐビツト登録制御論理454の機能 ベクトル処理ユニツトでVPPAU命令がデコードされる
と信号線413を介してその旨が通告される。それに応じ
てＰビツトを１にする。
スカラ処理ユニツトでRSMVP命令がデコードされると
その旨が信号線311を介して通告される。その時Ｐビツ
トの値が１であればこれを０にリセツトする。Ｐビツト
の値が０であれば信号線416をオンとしてその旨をスカ
ラ命令制御部303に通告し、スカラ命令の起動（すなわ
ち該RSMVP命令）を一時保留する。その後ベクトル処理
ユニツトでVPPAU命令がデコードされその旨が通告され
ると、信号線416をオフとしてスカラ命令の起動保留を
解除する。このときＰビツトの値は０のままとしてお
く。
RSMVP命令とVPPAU命令とが同時にデコードされた場合
には、Ｐビツトは０にする。
（２）Ｓビツト登録制御論理455の機能 ベクトル処理ユニツトでVSiG命令が処理され、VSiG命
令の次の命令の処理が完了するとその旨が信号線415を
介して通告される（前述）。これに対応してＳビツトを
１にセツトする。スカラ処理ユニツトにおいてTRS命令
がデコードされるとその旨が信号線312を介して通告さ
れる。その時Ｓビツトの値が１であればこれをリセツト
する。Ｓビツトの値が０であれば信号線417をオンとし
てその旨をスカラ命令制御部303に通告し、スカラ命令
の起動（すなわち該TRS命令）を一時保留する。その
後、VSiG命令の次の命令の処理が完了し、その旨が通告
されると、信号線417をオフとしてスカラ命令の起動保
留を一時解除する。このときＳビツトの値は０のままと
しておく。
DSiG命令の次の命令の完了とTRS命令とが同時であつ
た場合には、Ｓビツトは０にする。
以上示したような第８図の回路によって、本発明に示
した同期制御手段が処理できる。
なお、実施例ではベクトルプロセツサを対象とした
が、本発明の適用はベクトルプロセツサに限るものでは
ない。例えばスカラ処理ユニツトとアレイ処理ユニツト
等、主従関係のあるあらゆるプロセツサ間同期制御に適
用できる。
〔発明の効果〕
以上説明したように、本発明によれば、主と従の関係
がある複数のプロセツサ間において、従プロセツサが任
意の時点で自らの命令起動処理を一時停止し、その解除
を主プロセツサが任意の時点で行えること、および従プ
ロセツサにおける事象の発生の表示が命令単位で行うこ
とができ、かつ主プロセスサは任意の時点で事象発生表
示がなされるままで処理を中断できるたけ、主プロセツ
サと従プロセツサとの間で命令単位できめ細かに同期制
御が行えるという効果がある。さらに、本発明で提供す
る同期制御手段は、従来の命令列にほとんど影響を与え
ず、本発明の導入に伴う言語コンパイラ等の負担を軽減
すると共に、本発明を実現する論理回路も従来の小規模
な修正で実現でき、導入が簡便という特徴がある。
【図面の簡単な説明】 第１図はベクトルプロセツサの全体構成を示す図、第２
図は従来方式の同期通信手段を説明する図、第３図は実
施例の説明に用いるFORTRANプログラム、第４図は従来
技術を用いたときのオブジエクトコードを使用する図、
第５図は本発明の同期手段を用いたときのオブジエクト
コードを説明する図、第６図は第４図のオブジエクトコ
ードの実行タイムチヤート、第７図は第５図のオブジエ
クトコードの実行タイムチヤート、第８図は本発明の同
期制御を実現する回路を示す図である。 34……スカラ命令制御部、44……ベクトル命令実行制御
部、453……VPPSW、454……Ｐビツト登録制御論理、455
……Ｓビツト登録制御論理、403……ベクトル命令実行
制御部。
フロントページの続き (72)発明者 長島 重夫 国分寺市東恋ヶ窪１丁目280番地 株式 会社日立製作所中央研究所内 (56)参考文献 特開 昭55−38707（ＪＰ，Ａ)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】命令及びデータを記憶する主記憶装置と、
    従プロセッサに対しその処理に必要なデータを供給して
    処理の開始を指示し、かつ該従プロセッサの動作状態を
    テストする主プロセッサと、主プロセッサからの指示に
    より処理を開始し、処理の完了を主プロセッサに通知す
    る従プロセッサとを有するマルチプロセッサシステムで
    あって、 前記従プロセッサは、主記憶装置から読出された命令を
    保持する命令レジスタと、前記命令レジスタに保持され
    た命令をデコードするデコード手段と、前記デコード手
    段のデコード結果に応じて命令を実行する実行手段と、
    従プロセッサの動作状態を表示する表示手段とを備え、
    前記デコード手段は前記命令レジスタに、命令起動処理
    の一時停止命令を指示する停止命令が保持された場合に
    該停止命令に対応するデコード出力を前記実行手段に与
    える手段を備え、前記実行手段は停止命令のデコード出
    力に応じて前記表示手段に従プロセッサが一時停止状態
    にあることを示す停止表示を設定し、従プロセッサは前
    記表示手段に停止表示がされている間は次の命令の起動
    処理を行わず、 前記主プロセッサは、主記憶装置から読出された命令を
    保持する命令レジスタと、前記命令レジスタに保持され
    た命令をデコードするデコード手段と、前記デコード手
    段のデコード結果に応じて命令を実行する実行手段とを
    備え、前記デコード手段は前記命令レジスタに、従プロ
    セッサの一時停止状態を解除命令が保持された場合に、
    該解除命令に応じたデコード出力を前記実行手段に与え
    る手段を備え、前記実行手段は解除命令のデコード出力
    に応じて前記従プロセッサに一時停止解除指令を送る手
    段を備え、前記従プロセッサは主プロセッサからの一時
    停止解除指令に応じて、前記表示手段に一時停止表示が
    されているときは該一時停止表示をリセットして一時停
    止表示リセット終了を表わす終了信号を前記主プロセッ
    サに送りかつ次命令の起動処理を行い、一時停止状態に
    ないときは未終了信号を前記主プロセッサに送る手段を
    備え、前記主プロセッサは前記未終了信号に応じて、前
    記終了信号を受ける迄次命令の起動を保留する、 ことを特徴とするマルチプロセッサシステム。
  2. 【請求項２】特許請求の範囲第１項において、前記主プ
    ロセッサはスカラ処理を行うプロセッサで構成し、前記
    従プロセッサは、ベクトル処理を行うベクトルプロセッ
    サで構成することを特徴とするマルチプロセッサシステ
    ム。
  3. 【請求項３】特許請求の範囲第１項において、前記従プ
    ロセッサの前記表示手段の表示に、前記従プロセッサの
    プログラム状態語を使用することを特徴とするマルチプ
    ロセッサシステム。
  4. 【請求項４】命令及びデータを記憶する主記憶装置と、
    従プロゼッサに対しその処理に必要なデータを供給して
    処理の開始を指示し、該従プロセッサの動作状態をテス
    トし、該従プロセッサの処理結果を用いた処理を行う主
    プロセッサと、主プロセッサからの指示により処理を開
    始し、処理の完了を主プロセッサに通知する従プロセッ
    サとを有するマルチプロセッサシステムであって、 前記従プロセッサは、主記憶装置から読出された命令を
    保持する命令レジスタと、前記命令レジスタに保持され
    た命令をデコードするデコード手段と、前記デコード結
    果に応じて命令を実行する実行手段と、従プロセッサの
    動作状態を表示する表示手段とを備え、前記デコード手
    段は前記命令レドスタに、次命令の実行完了を表示する
    表示命令が保持された場合に該表示命令に対応するデコ
    ード出力を前記実行手段に与える手段を備え、前記実行
    手段は表示命令のデコード出力である表示指示を一時的
    な記憶する記憶手段と、前記記憶手段に表示指示が記憶
    されている場合に表示命令の次の命令の実行完了を識別
    して前記表示手段に実行完了表示を設定する実行完了識
    別手段とを備え、 前記主プロセッサは、主記憶装置から読出された命令を
    保持する命令レジスタと、前記命令レジスタに保持され
    た命令をデコードするデコード手段と、前記デコード手
    段のデコード結果に応じて命令を実行する実行手段とを
    備え、前記デコード手段は前記従プロセッサの実行完了
    表示をリセットする表示リセット命令が保持された場合
    に該表示リセット命令に応じたデコード出力を前記実行
    手段に与える手段を備え、前記実行手段は表示解除命令
    のデコード出力に応じて前記従プロセッサに表示解除指
    示を送る手段を備え、前記従プロセッサは主プロセッサ
    からの表示解除指令に応じて、前記表示手段に命令実行
    完了表示が設定されているときは該命令実行完了表示を
    リセットして、実行完了表示リセット終了を表わす終了
    信号を前記主プロセッサに送り、前記命令実行完了表示
    が設定されていないときは未終了信号を前記主プロセッ
    サに送る手段を備え、前記主プロセッサは前記未終了信
    号に応じて、前記終了信号を受ける迄次命令の起動を保
    持する、 ことを特徴とするマルチプロセッサシステム。
  5. 【請求項５】特許請求の範囲第４項において、前記主プ
    ロセッサはスカラ処理を行うプロセッサで構成し、前記
    従プロセッサは、ベクトル処理を行うベクトルプロセッ
    サで構成することを特徴とするマルチプロセッサシステ
    ム。
  6. 【請求項６】特許請求の範囲第５項において、前記従プ
    ロセッサは、ベクトルプロセッサであり、前記実行完了
    識別手段は、前記次の命令のデコード結果を記憶する第
    ２の記憶手段と、前記第２の記憶手段の記憶内容と該次
    命令の実行完了に関する情報とを比較して該次命令の実
    行完了を識別する比較手段とを含むことを特徴とするマ
    ルチプロセッサシステム。
  7. 【請求項７】特許請求の範囲第４項において、前記従プ
    ロセッサの前記表示手段の表示に、前記従プロセッサの
    プログラム状態語を使用することを特徴とするマルチプ
    ロセッサシステム。
JP61000563A 1986-01-08 1986-01-08 マルチプロセツサシステム Expired - Lifetime JP2610821B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61000563A JP2610821B2 (ja) 1986-01-08 1986-01-08 マルチプロセツサシステム
DE8686118136T DE3684293D1 (de) 1986-01-08 1986-12-30 Vielfachprozessorsystem.
EP86118136A EP0231526B1 (en) 1986-01-08 1986-12-30 Multi-processor system
US07/000,445 US4803620A (en) 1986-01-08 1987-01-05 Multi-processor system responsive to pause and pause clearing instructions for instruction execution control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61000563A JP2610821B2 (ja) 1986-01-08 1986-01-08 マルチプロセツサシステム

Publications (2)

Publication Number Publication Date
JPS62159268A JPS62159268A (ja) 1987-07-15
JP2610821B2 true JP2610821B2 (ja) 1997-05-14

Family

ID=11477186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61000563A Expired - Lifetime JP2610821B2 (ja) 1986-01-08 1986-01-08 マルチプロセツサシステム

Country Status (4)

Country Link
US (1) US4803620A (ja)
EP (1) EP0231526B1 (ja)
JP (1) JP2610821B2 (ja)
DE (1) DE3684293D1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987534A (en) * 1986-08-20 1991-01-22 Nec Corporation Processor having synchronized operation between a CPU and a vector processor
US5010477A (en) * 1986-10-17 1991-04-23 Hitachi, Ltd. Method and apparatus for transferring vector data between parallel processing system with registers & logic for inter-processor data communication independents of processing operations
JPS6432379A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Computer
US5008812A (en) * 1988-03-18 1991-04-16 Digital Equipment Corporation Context switching method and apparatus for use in a vector processing system
US5043867A (en) * 1988-03-18 1991-08-27 Digital Equipment Corporation Exception reporting mechanism for a vector processor
US5210834A (en) * 1988-06-01 1993-05-11 Digital Equipment Corporation High speed transfer of instructions from a master to a slave processor
US5075840A (en) * 1989-01-13 1991-12-24 International Business Machines Corporation Tightly coupled multiprocessor instruction synchronization
JPH0314025A (ja) * 1989-06-13 1991-01-22 Nec Corp 命令実行制御方式
GB8921143D0 (en) * 1989-09-19 1989-11-08 Psion Plc Serial data transmission
WO1991011765A1 (en) * 1990-01-29 1991-08-08 Teraplex, Inc. Architecture for minimal instruction set computing system
US5475770A (en) * 1990-09-24 1995-12-12 Cgk Computer Gesellschaft Konstanz Mbh Parallel recognition of document images with a time-elapsed processing abortion to improve overall throughput
US5956514A (en) * 1991-04-12 1999-09-21 Boeing North American, Inc. Apparatus and method for multiple processor software development
JPH04336378A (ja) * 1991-05-14 1992-11-24 Nec Corp 情報処理装置
US5426754A (en) * 1992-05-26 1995-06-20 International Business Machines Corporation Cross-interrogate method and means for combined scaler and vector processing system
US5446913A (en) * 1992-12-16 1995-08-29 International Business Machines Corporation Method and system for nonsequential execution of intermixed scalar and vector instructions in a data processing system utilizing a finish instruction array
US5848276A (en) * 1993-12-06 1998-12-08 Cpu Technology, Inc. High speed, direct register access operation for parallel processing units
GB9514695D0 (en) * 1995-07-18 1995-09-13 Sgs Thomson Microelectronics Combining data values
US6233704B1 (en) * 1996-03-13 2001-05-15 Silicon Graphics, Inc. System and method for fault-tolerant transmission of data within a dual ring network
JP3650519B2 (ja) * 1997-12-17 2005-05-18 株式会社ルネサステクノロジ マイクロコンピュータ
US6813701B1 (en) * 1999-08-17 2004-11-02 Nec Electronics America, Inc. Method and apparatus for transferring vector data between memory and a register file
US6530011B1 (en) * 1999-10-20 2003-03-04 Sandcraft, Inc. Method and apparatus for vector register with scalar values
JP3708853B2 (ja) * 2001-09-03 2005-10-19 松下電器産業株式会社 マルチプロセッサシステムおよびプログラム制御方法
FR2867873A1 (fr) * 2004-03-18 2005-09-23 St Microelectronics Sa Dispositif et procede de gestion d'un etat d'attente d'un microprocesseur
FR2867872A1 (fr) * 2004-03-18 2005-09-23 St Microelectronics Sa Dispositif et procede de gestion d'un etat d'attente d'un microprocesseur
US20130297877A1 (en) * 2012-05-02 2013-11-07 Jack B. Dennis Managing buffer memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3678467A (en) * 1970-10-20 1972-07-18 Bell Telephone Labor Inc Multiprocessor with cooperative program execution
US3810119A (en) * 1971-05-04 1974-05-07 Us Navy Processor synchronization scheme
JPS5538707A (en) * 1978-09-11 1980-03-18 Nippon Telegr & Teleph Corp <Ntt> Solidified illumination source
JPS6043535B2 (ja) * 1979-12-29 1985-09-28 富士通株式会社 情報処理装置
JPS5829549B2 (ja) * 1980-12-23 1983-06-23 富士通株式会社 レジスタ干渉制御方式
US4547849A (en) * 1981-12-09 1985-10-15 Glenn Louie Interface between a microprocessor and a coprocessor
US4502116A (en) * 1982-11-17 1985-02-26 At&T Bell Laboratories Multiple processor synchronized halt test arrangement
DE3486464D1 (de) * 1983-04-18 1998-02-19 Motorola Inc Verfahren und Vorrichtung zum Koordinieren einer Instruktionsausführung durch eine Zusatzdatenverarbeitungseinheit
DE3374238D1 (en) * 1983-07-08 1987-12-03 Ibm A synchronisation mechanism for a multiprocessing system

Also Published As

Publication number Publication date
DE3684293D1 (de) 1992-04-16
US4803620A (en) 1989-02-07
EP0231526B1 (en) 1992-03-11
EP0231526A2 (en) 1987-08-12
JPS62159268A (ja) 1987-07-15
EP0231526A3 (en) 1988-10-12

Similar Documents

Publication Publication Date Title
JP2610821B2 (ja) マルチプロセツサシステム
US5341482A (en) Method for synchronization of arithmetic exceptions in central processing units having pipelined execution units simultaneously executing instructions
US5218712A (en) Providing a data processor with a user-mode accessible mode of operations in which the processor performs processing operations without interruption
US4077058A (en) Method and apparatus for executing an extended decor instruction
EP0297893A2 (en) Apparatus and method for recovering from page faults in vector data processing operations
JPH0766329B2 (ja) 情報処理装置
US5003458A (en) Suspended instruction restart processing system based on a checkpoint microprogram address
US6347368B1 (en) Microcomputing device for exchanging data while executing an application
JP2812630B2 (ja) バッファ記憶装置のテスト方法およびテスト装置
JP2778717B2 (ja) データ処理ユニット
EP0301707B1 (en) Apparatus and method for providing an extended processing environment on nonmicrocoded data processing system
EP0600583A1 (en) Vector processing device
JPS6161416B2 (ja)
JPH03257665A (ja) 情報処理装置
JPH0282344A (ja) マルチプロセッサシステムにおけるプログラムのデバッギングの方法
JPH0279122A (ja) 浮動小数点演算機構
JPS59218567A (ja) アドレスオ−バラツプチエツク方式
JPH06162226A (ja) 並列プロセッサ制御装置
JPH0240722A (ja) 演算処理装置
JPH06168216A (ja) コプロセッサ制御方法
JPH0772874B2 (ja) 割込み受取り装置
JPS59220844A (ja) 命令再実行制御方式
JPS5924347A (ja) マイクロ命令実行制御方法
JPS59189452A (ja) デ−タ処理装置用キユ−構造
JPH0827719B2 (ja) デ−タ処理装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term