JP2600960B2 - 伝送路の遅延補正方式 - Google Patents
伝送路の遅延補正方式Info
- Publication number
- JP2600960B2 JP2600960B2 JP6650190A JP6650190A JP2600960B2 JP 2600960 B2 JP2600960 B2 JP 2600960B2 JP 6650190 A JP6650190 A JP 6650190A JP 6650190 A JP6650190 A JP 6650190A JP 2600960 B2 JP2600960 B2 JP 2600960B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- delay correction
- delay
- transmission path
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は伝送路の遅延補正方式に関し、特にループ型
の伝送路でデータ伝送を行う伝送路の遅延補正方式に関
する。
の伝送路でデータ伝送を行う伝送路の遅延補正方式に関
する。
従来の伝送路の遅延補正方式では、ループ型の伝送路
におけるデータの伝送遅延量をデータのフレームフォー
マットの整数倍になるように遅延補正を行っていた。
におけるデータの伝送遅延量をデータのフレームフォー
マットの整数倍になるように遅延補正を行っていた。
上述した従来の伝送路の遅延補正方式では、低速デー
タの多量を考慮したフレームフォーマットを考えた場
合、１フレーム（１マルチフレーム）の長さが非常に長
くなり遅延補正時の遅延量が増え、高速データの伝送に
は適していないという問題があった。
タの多量を考慮したフレームフォーマットを考えた場
合、１フレーム（１マルチフレーム）の長さが非常に長
くなり遅延補正時の遅延量が増え、高速データの伝送に
は適していないという問題があった。
本発明の伝送路の遅延補正方式は、所定時間間隔から
成るフレームとこのフレームの整数倍の時間間隔からな
るマルチフレームとで構成されるデータ伝送形態を持つ
データ伝送装置で使用されるループ形の伝送路の遅延補
正方式において、前記フレーム及び前記マルチフレーム
ごとに遅延量を補正する複数の遅延補正回路と、入力さ
れるデータ速度により前記遅延補正回路を選択する選択
回路と、この選択回路と前記フレーム及び前記マルチフ
レーム上の時間位置に応じて制御する制御回路とを有し
ている。
成るフレームとこのフレームの整数倍の時間間隔からな
るマルチフレームとで構成されるデータ伝送形態を持つ
データ伝送装置で使用されるループ形の伝送路の遅延補
正方式において、前記フレーム及び前記マルチフレーム
ごとに遅延量を補正する複数の遅延補正回路と、入力さ
れるデータ速度により前記遅延補正回路を選択する選択
回路と、この選択回路と前記フレーム及び前記マルチフ
レーム上の時間位置に応じて制御する制御回路とを有し
ている。
次に本発明について図面を参照して説明する。第１図
は本発明の一実施例のブロック図、第２図は本実施例を
説明するための図である。
は本発明の一実施例のブロック図、第２図は本実施例を
説明するための図である。
本実施例は第１図において、遅延補正回路としてフレ
ーム遅延補正回路１とマルチフレーム遅延補正回路２の
２つを設け、入力データS1に対し２種類の遅延補正信号
S2とS3をそれぞれ選択回路４に入力する。一方、制御回
路３ではフレーム中のタイムスロットが低速データなの
か高速データなのかを認識して制御信号S4をタイムスロ
ット単位で選択回路４に入力する。選択回路４では制御
信号S4に従い入力の遅延補正信号S2,S3から選択し出力
データS5として出力するように構成される。
ーム遅延補正回路１とマルチフレーム遅延補正回路２の
２つを設け、入力データS1に対し２種類の遅延補正信号
S2とS3をそれぞれ選択回路４に入力する。一方、制御回
路３ではフレーム中のタイムスロットが低速データなの
か高速データなのかを認識して制御信号S4をタイムスロ
ット単位で選択回路４に入力する。選択回路４では制御
信号S4に従い入力の遅延補正信号S2,S3から選択し出力
データS5として出力するように構成される。
次に動作について第２図を参照してフレームとマルチ
フレームの考え方及び低速データと高速データに適した
フレームの考え方について説明する。フレーム１として
１−１〜１−Ｍまでタイムスロットを集めたものを１フ
レームとし、１フレームの遅延量をＴとする。また、フ
レームをＮフレーム集めたものを１マルチフレームとす
ると、１マルチフレームの遅延量はＴ×Ｎとなる。斜線
で示したタイムスロット１−１は低速データ伝送に相当
しフレーム中のタイムスロット位置及びフレームの番号
により規制される。また斜線で示した１−３〜N3のタイ
ムスロットは高速のデータ伝送に相当しフレーム中のタ
イムスロット位置のみで規制される。つまり、低速デー
タはマルチフレームに対応した遅延補正を行う必要があ
るが、高速データはフレームに対応した遅延補正を行え
ば十分であることがわかる。
フレームの考え方及び低速データと高速データに適した
フレームの考え方について説明する。フレーム１として
１−１〜１−Ｍまでタイムスロットを集めたものを１フ
レームとし、１フレームの遅延量をＴとする。また、フ
レームをＮフレーム集めたものを１マルチフレームとす
ると、１マルチフレームの遅延量はＴ×Ｎとなる。斜線
で示したタイムスロット１−１は低速データ伝送に相当
しフレーム中のタイムスロット位置及びフレームの番号
により規制される。また斜線で示した１−３〜N3のタイ
ムスロットは高速のデータ伝送に相当しフレーム中のタ
イムスロット位置のみで規制される。つまり、低速デー
タはマルチフレームに対応した遅延補正を行う必要があ
るが、高速データはフレームに対応した遅延補正を行え
ば十分であることがわかる。
このようにすると、低速データの場合はマルチフレー
ム遅延補正回路２からの出力S3が高速データの場合はフ
レーム遅延補正回路１からの出力S2が出力データS5とし
て出力される。
ム遅延補正回路２からの出力S3が高速データの場合はフ
レーム遅延補正回路１からの出力S2が出力データS5とし
て出力される。
以上説明したように本発明は、入力されるデータの速
度に対応して伝送路の遅延量を補正することにより、低
速及び高速データのデータ伝送に適した遅延量を選択で
きるという効果がある。
度に対応して伝送路の遅延量を補正することにより、低
速及び高速データのデータ伝送に適した遅延量を選択で
きるという効果がある。
第１図は本発明の一実施例のブロック図、第２図は本実
施例の動作を説明するための図である。 １……フレーム遅延補正回路、２……マルチフレーム遅
延補正回路、３……制御回路、４……選択回路。
施例の動作を説明するための図である。 １……フレーム遅延補正回路、２……マルチフレーム遅
延補正回路、３……制御回路、４……選択回路。
Claims (2)
- 【請求項１】所定時間間隔から成るフレームとこのフレ
ームの整数倍の時間間隔からなるマルチフレームとで構
成されるデータ伝送形態を持つデータ伝送装置で使用さ
れるループ形の伝送路の遅延補正方式において、前記フ
レーム及び前記マルチフレームごとに遅延量を補正する
複数の遅延補正回路と、入力されるデータ速度により前
記遅延補正回路を選択する選択回路と、この選択回路と
前記フレーム及び前記マルチフレーム上の時間位置に応
じて制御する制御回路とを有することを特徴とする伝送
路の遅延補正方式。 - 【請求項２】前記制御回路は前記フレームのタイムスロ
ットにより前記データの速度を認識しタイムスロット単
位で前記選択回路を制御することを特徴とする請求項１
記載の伝送路の遅延補正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6650190A JP2600960B2 (ja) | 1990-03-16 | 1990-03-16 | 伝送路の遅延補正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6650190A JP2600960B2 (ja) | 1990-03-16 | 1990-03-16 | 伝送路の遅延補正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03267843A JPH03267843A (ja) | 1991-11-28 |
| JP2600960B2 true JP2600960B2 (ja) | 1997-04-16 |
Family
ID=13317637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6650190A Expired - Lifetime JP2600960B2 (ja) | 1990-03-16 | 1990-03-16 | 伝送路の遅延補正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600960B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10819217B2 (en) | 2017-03-03 | 2020-10-27 | Mitsubishi Electric Corporation | Power conversion device and communication method |
-
1990
- 1990-03-16 JP JP6650190A patent/JP2600960B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03267843A (ja) | 1991-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3038933B2 (ja) | 映像信号処理装置用システムコントローラ | |
| JP2600960B2 (ja) | 伝送路の遅延補正方式 | |
| JPS62245833A (ja) | 保護段数切換回路 | |
| JPS6232738A (ja) | デ−タバス多重高速化回路 | |
| KR0155718B1 (ko) | 동기 데이타 발생장치 | |
| JP2814484B2 (ja) | フレーム同期方式 | |
| JP2538779B2 (ja) | 速度変換回路 | |
| JPH0750874B2 (ja) | フォーマット変換装置 | |
| JP2990721B2 (ja) | ディジタル可変分周回路 | |
| JPS6076808A (ja) | クロツク整形回路 | |
| SU832758A1 (ru) | Устройство тактовой синхрониза-ции | |
| JPH04192842A (ja) | データ伝送方式 | |
| JPH01155731A (ja) | デイジタル信号受信装置 | |
| JPS62173833A (ja) | フレ−ム同期回路 | |
| JPS6253530A (ja) | Ｔｄｍａ通信装置の制御用情報発生回路 | |
| EP0365880A2 (en) | Semiconductor integrated circuit device | |
| JPH03107225A (ja) | フレームアライナ回路 | |
| JPS61242432A (ja) | フレ−ムアライナ | |
| JPS5972274A (ja) | 画像処理装置のデ−タ送受制御回路 | |
| JPS62292471A (ja) | 印字位置調整装置 | |
| JPH02185131A (ja) | カウンタ装置 | |
| JPH01135238A (ja) | 警報データシリアル転送装置 | |
| JPH04156746A (ja) | 分割受信データ判定方式 | |
| JPS62293838A (ja) | 多重化制御回路 | |
| JPH0457545A (ja) | 通信速度設定方式 |