Nothing Special   »   [go: up one dir, main page]

JP2679664B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2679664B2
JP2679664B2 JP7042517A JP4251795A JP2679664B2 JP 2679664 B2 JP2679664 B2 JP 2679664B2 JP 7042517 A JP7042517 A JP 7042517A JP 4251795 A JP4251795 A JP 4251795A JP 2679664 B2 JP2679664 B2 JP 2679664B2
Authority
JP
Japan
Prior art keywords
island
resin
semiconductor chip
die bond
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7042517A
Other languages
English (en)
Other versions
JPH08213538A (ja
Inventor
洋一 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7042517A priority Critical patent/JP2679664B2/ja
Publication of JPH08213538A publication Critical patent/JPH08213538A/ja
Application granted granted Critical
Publication of JP2679664B2 publication Critical patent/JP2679664B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体チップを搭載するリードフレームのアイランドと
封止樹脂の密着性が良好な樹脂封止型半導体装置に関す
る。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置は図７に示
すように、半導体チップ８を搭載するアイランド１上に
半導体チップ８がＡｇペースト等のダイボンド材９で固
着され、半導体チップ８の電極（不図示）とインナーリ
ード３とが金線６でボンディングされ、全体を封止樹脂
７で樹脂封止後、封止樹脂から露呈したリードを所望の
形状に成形した構造となっている。
【０００３】このような構造を有する樹脂封止型半導体
装置は、シリコンからなる半導体チップ８と、金属から
なるアイランド１及び樹脂からなるダイボンド材９や封
止樹脂１１との各材料の熱膨張係数が異なるため、種々
の問題が発生している。
【０００４】例えば、ダイボンド材９のベーキング等の
樹脂封止型半導体装置の製造工程での加熱工程や温度サ
イクル等の熱的信頼性試験において、各材料の熱膨張差
により、半導体チップ８とアイランド１との剥離、半導
体チップ８、封止樹脂１１及びダイボンド材９のクラッ
ク等の問題が発生していた。
【０００５】また、封止樹脂１１は一般に吸湿するが、
吸湿した状態で樹脂封止型半導体装置をプリント基板等
に半田付けした場合、急加熱により樹脂封止型半導体装
置内の水分が膨張し、アイランド１やダイボンド材９等
と封止樹脂１１との剥離や封止樹脂１１のクラックが発
生するという問題が発生していた。
【０００６】これらの問題点を解決する方法として、例
えば特開平２−１２５６５１号公報には、半導体チップ
を接地するアイランドの周辺を複数リードが取囲む領域
を金属帯板に連続して設けたリードフレームにおいて、
アイランドに該アイランド内をほぼ均等区分するような
複数のスリットを設けたリードフレームが提案されてい
る。すなわち、前記特開平２−１２５６５１号公報に記
載のリードフレームによれば、アイランド内にスリット
を設けることにより製造工程上加えられる熱、および樹
脂封止後に周囲海峡の温度変化による半導体チップのリ
ードフレーム間に発生する熱応力を低減でき半導体チッ
プがアイランドから剥離しない効果を有するものであ
る。
【０００７】
【発明が解決しようとする課題】前記従来のアイランド
にスリットを有した樹脂封止型半導体装置において、ス
リットによる応力緩和の効果を十分に得るためには、ア
イランドをより細分化することが望ましい。形状として
は、前記特開平２−１２５６５１号公報に示されるよう
に８分割する方法や、あるいは図８及び図９に示す形態
等が考えられる。
【０００８】例えば□１６mmのアイランドサイズの場
合、半導体装置のサイズや厚さにも依存するが、アイラ
ンドを４分割した時に温度サイクル試験３００サイクル
において樹脂クラックが発生したが、図９に示すよう
に、アイランドを９分割した時においては１０００サイ
クルまで樹脂クラックの発生は無しであった。
【０００９】しかしながら、このようにアイランドをス
リットにより細分化した場合、アイランドに半導体チッ
プをダイボンド材で搭載接着する時にダイボンド材がス
リットから漏れ出すという問題が生じる。
【００１０】この場合、半導体チップをアイランドに接
着後、ベーキングの熱工程において、アイランドは熱膨
張するが、熱膨張した状態のアイランドのスリット間に
ダイボンド材が充填しているため、室温冷却後において
もアイランドが膨張し、規定の寸法よりも伸びた状態に
てダイボンディング後の半導体装置が形成されている。
【００１１】このため、半導体チップ及びアイランドが
設計通りの位置よりシフトした状態で後工程である樹脂
封止を行なうため樹脂封止後の樹脂収縮によるアイラン
ドシフトがさらに大きくなり、薄型の半導体装置では半
導体チップあるいはアイランドが樹脂封止後の半導体装
置の表面に容易に露出するという欠点をなお残してい
た。
【００１２】また、ダイボンド材がアイランドのスリッ
トから漏れ、アイランドの裏面へにじみ出しているた
め、樹脂封止後アイランドの金属−封止樹脂間の密着面
積低下による密着性低下から半田付け時のモールド樹脂
の吸湿に基づくアイランド−封止樹脂間の剥離、さらに
は樹脂クラックを容易に発生するという欠点をなお残し
ていた。
【００１３】さらに、このダイボンド材のアイランドの
スリットからの漏れはダイボンディング装置の汚染を招
き、作業性低下、すなわち生産効率低下を誘発し易い欠
点をなお残していた。
【００１４】このようなアイランドのスリットからのダ
イボンド材の漏れを防止する方法として、アイランドへ
のダイボンド材の塗布量を少なく制御することが考えら
れるが、この場合は半導体チップのアイランドへの接着
強度と半導体チップの熱放散性の劣化が生じる。
【００１５】これらの劣化を防止するためには、少なく
とも半導体チップに対し４０〜５０％以上のダイボンデ
ィング材の濡れ面積を確保する必要があり、アイランド
を細分化した場合、アイランドのスリットからのダイボ
ンド材の漏れを防止した上で４０〜５０％以上の濡れ面
積を確保することが困難であるという問題がある。
【００１６】従って、本発明は上記問題点を解消し、リ
ードフレームのアイランドにスリットを有する樹脂封止
型半導体装置において、ダイボンド材のスリットからの
漏れにより発生する半田付け時のアイランド裏面−樹脂
間剥離、樹脂クラック等の発生を防止するようにした樹
脂封止型半導体装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】前記目的を達成するた
め、本発明の樹脂封止型半導体装置は、半導体チップが
アイランドにダイボンド材を介して接着され、前記半導
体チップとリードとが金属細線でボンディングされ、前
記半導体チップ、アイランド、金属細線及びリードの一
部を樹脂封止してなる樹脂封止型半導体装置において、
アイランドの中央部に半導体チップサイズの４０〜８０
％の面積を有するダイボンドエリアを設けると共に、ダ
イボンドエリアを取り囲み、かつダイボンドエリアの周
囲を細分化するスリットを設けたアイランドを有し、前
記ダイボンドエリア内でダイボンド材を介して半導体チ
ップが接着されているか、あるいは前記アイランド中央
部に設けたダイボンドエリア内に、ダイボンドエリアを
分割するスリットを有し、該ダイボンドエリア内でダイ
ボンド材を介して半導体チップが接着されている。
【００１８】
【作用】本発明によれば、半導体チップを搭載するアイ
ランドの中央部に、半導体サイズの略４０〜８０％のダ
イボンドエリアを設け、且つそのダイボンドエリアを取
り囲み、その周囲を細分化するスリットを有するアイラ
ンドとし、ダイボンドエリア内でダイボンド材を介して
接着することにより、従来のアイランドにスリットを設
けて応力緩和効果を得ることを維持し、半導体チップの
アイランドへの接着強度及び熱放散性を維持しながら、
従来のスリット入アイランド構造で問題とされたダイボ
ンド材のスリットからの漏出を防止することができる。
【００１９】このため、本発明によれば、従来問題とな
っていたダイボンド後のベーキングなどの熱工程時にス
リットへ漏出したダイボンド材が熱膨張したアイランド
状態のスリット間で硬化することにより発生する、アイ
ランドを支持している吊りピンを含めたアイランドの寸
法の伸び、さらには前記アイランド寸法の伸びが引き起
こす半導体チップ及びアイランド位置の設計寸法からの
変位による樹脂封止後の半導体チップ及びアイランドの
シフトを防止することができ、容易な樹脂封止が可能と
なる。
【００２０】この結果、従来薄型半導体装置において樹
脂封止後半導体チップあるいはアイランドが樹脂表面に
露出する不良が４０％近く発生していたものが、本発明
によれば該不良発生をゼロに抑えることが可能となる。
【００２１】また、従来品質上重大な問題となっていた
半田付け時のモールド樹脂の吸湿に基づくアイランド−
封止樹脂間の剥離およびクラックの発生が、本発明によ
れば、その主原因となるダイボンド材のアイランドのス
リットからのアイランド裏面への漏れを防止することが
できるため、アイランド裏面の金属表面積が設計値通り
確保され、アイランド−封止樹脂間の密着性低下を防止
できるとともに、アイランド裏面へ漏出したダイボンド
材の吸湿をも防止でき、従来の半導体装置では半田付け
時の熱履歴にてアイランド−封止樹脂間が１００％剥離
し、６０％以上の樹脂クラックを発生していたものが、
本発明では該不良発生をゼロに抑えることができる。
【００２２】さらに、本発明によれば、従来問題となっ
ていたダイボンド材のアイランドのスリットからの漏れ
によるダイボンド装置の汚染を防止することができるた
め、作業性及び生産性の低下の問題は解消され、良好な
半導体装置の生産性を保障することができる。
【００２３】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
【００２４】
【実施例１】図１は本発明の第１の実施例の樹脂封止型
半導体装置の断面図、図２及び図３はそのリードフレー
ムの平面図である。図１において前記従来例の説明に用
いた図７と同一の要素には同一の参照番号が附されてい
る。なお、本実施例の構成と前記従来例の構成との同一
部分の説明は省略する。
【００２５】図２及び図３に示すように、アイランド１
の中央部に搭載する半導体チップサイズの４０〜８０％
の面積を有するダイボンドエリア４を設け、ダイボンド
エリア４を取り囲むようにスリット２を設け、スリット
２はダイボンドエリア４の周囲を細分化している。
【００２６】また、図１に示すように、半導体チップ８
はダイボンドエリア４内においてダイボンド材９により
アイランド１と接着されている。
【００２７】本実施例に係る樹脂封止型半導体装置の製
造は、前記従来例と同様に、図２又は図３に示すよう
に、アイランド１の中央部に半導体チップサイズの４０
〜８０％の面積を有するダイボンドエリア４と、ダイボ
ンドエリア４を取り囲むように、かつダイボンドエリア
４の周囲を細分化するスリットを有するアイランド１と
インナーリード３とアイランド１を支持する吊りピン５
等を少なくとも有するリードフレーム１０を準備し、次
にダイボンドエリア４内においてダイボンド材９を介し
て半導体チップ８をアイランド１に固着後、図１に示す
ように半導体チップ８とインナーリード３とを金線６で
接続し、ついで全体を樹脂封止後、封止樹脂から露呈し
ているリードを所望の形状に成形して完成する。
【００２８】このような構造の半導体装置においては、
上記のようにダイボンド材９を介して半導体チップ８を
接着する部分であるダイボンドエリア４が半導体チップ
サイズの４０〜５０％以上であることから、半導体チッ
プの接着強度及び熱放散性を維持できる上、十分な接着
面積が確保されているため、ダイボンド材９がスリット
２から漏れ出すことを防ぐためのダイボンド材９の塗布
量の制御は前記従来例と同様に容易に実施することがで
きる。
【００２９】また、ダイボンドエリア４は半導体チップ
サイズの８０％以下であるということから、スリットに
よる応力緩和効果を十分に維持することができる構造と
なっている。
【００３０】
【実施例２】図４及び図５は本発明の第２の実施例の樹
脂封止型半導体装置の断面図とリードフレームの平面図
である。
【００３１】図５に示すように、本実施例では、前記第
１の実施例と同様なアイランド１の中央部に設けたダイ
ボンドエリア４内にさらにダイボンドエリア４を分割す
るスリット２を設けている。これにより、半導体チップ
サイズが例えば□１５mm以上と十分に大きい場合、ダイ
ボンド材９がスリット２から漏れ出すことを防止できる
塗布量が制御できる面積を確保しながら、スリット２に
よる応力緩和効果をより効果的にすることができる。な
お、本実施例においても、半導体チップ８のアイランド
１への接着は図４に示すようにダイボンドエリア４内で
行なう。
【００３２】
【実施例３】図６は本発明の第３の実施例におけるリー
ドフレームの平面図である。
【００３３】図６を参照して、本実施例に係るリードフ
レーム１０のアイランド１は前記第１の実施例あるいは
第２の実施例と同様に形成されたダイボンドエリア４の
周囲の部分をスリットにてより効果的に分割したもので
ある。即ち、細分化された各単位において、対向する辺
及びコーナーを結ぶ線上にスリット２が存在する形状と
され、かつダイボンドエリア４を十分確保するようにス
リット２をできるだけダイボンドエリア４外に配置した
構造としている。
【００３４】以上、本発明を上記各実施例に即して説明
したが、本発明は上記態様にのみ限定されるものでな
く、本発明の原理に準ずる各種態様を含むことは勿論で
ある。
【００３５】
【発明の効果】以上説明したように本発明によれば、半
導体チップを搭載するアイランドの中央部に、半導体サ
イズの４０〜８０％のダイボンドエリアを設け、ダイボ
ンドエリアを取り囲み、その周囲を細分化するようにス
リットを設けたアイランドとし、ダイボンドエリア内で
ダイボンド材を介して接着することにより、応力緩和効
果を得ることを維持すると共に半導体チップのアイラン
ドへの接着強度及び熱放散性を維持しながら、ダイボン
ド材のスリットからの漏出を防止することができるとい
う効果を有する。
【００３６】このため、本発明によれば、従来問題とな
っていたダイボンド後のベーキングなどの熱工程時にス
リットへ漏出したダイボンド材が熱膨張したアイランド
状態のスリット間で硬化することにより発生する、アイ
ランドを支持している吊りピンを含めたアイランドの寸
法の伸び、さらには前記アイランド寸法の伸びが引き起
こす半導体チップ及びアイランド位置の設計寸法からの
変位による樹脂封止後の半導体チップ及びアイランドの
シフトを防止することができ、容易な樹脂封止が可能と
なる。
【００３７】この結果、本発明によれば、従来、薄型半
導体装置において樹脂封止後、半導体チップあるいはア
イランドが樹脂表面に露出する不良が４０％近く発生し
ていたものが、該不良発生をゼロに抑えることが可能と
なる。
【００３８】また、従来品質上重大な問題となっていた
半田付け時のモールド樹脂の吸湿に基づくアイランド−
封止樹脂間の剥離およびクラックの発生が、本発明によ
れば、その主原因となるダイボンド材のアイランドのス
リットからのアイランド裏面への漏れを防止することが
できるため、アイランド裏面の金属表面積が設計値通り
確保され、アイランド−封止樹脂間の密着性低下を防止
できるとともに、アイランド裏面へ漏出したダイボンド
材の吸湿をも防止することができる。
【００３９】そして、本発明によれば、従来の半導体装
置では半田付け時の熱履歴にてアイランド−封止樹脂間
が１００％剥離し、６０％以上の樹脂クラックを発生し
ていたものが、該不良発生をゼロに抑えることができ
る。
【００４０】さらに、本発明によれば、従来問題となっ
ていたダイボンド材のアイランドのスリットからの漏れ
によるダイボンド装置の汚染を防止することができるた
め、作業性及び生産性の低下の問題は解消され、良好な
半導体装置の生産性を保障することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の構成を示
す断面図である。
【図２】本発明の第１の実施例におけるリードフレーム
の平面図である。
【図３】本発明の第１の実施例における別のリードフレ
ームの平面図である。
【図４】本発明の第２の実施例の半導体装置の構成を示
す断面図である。
【図５】本発明の第２の実施例におけるリードフレーム
の平面図である。
【図６】本発明の第３の実施例におけるリードフレーム
の平面図である。
【図７】従来の半導体装置の構成を示す図である。
【図８】従来の半導体装置におけるリードフレームの平
面図である。
【図９】従来の半導体装置における別のリードフレーム
の平面図である。
【符号の説明】
１ アイランド ２ スリット ３ インナーリード ４ ダイボンドエリア ５ 吊りピン ６ 金線 ７ 封止樹脂 ８ 半導体チップ ９ ダイボンド材 １０ リードフレーム

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体チップがアイランドにダイボンド材
    を介して接着され、 前記半導体チップとリードとが金属細線でボンディング
    され、前記半導体チップ、アイランド、前記金属細線及
    び前記リードの一部を樹脂封止してなる樹脂封止型半導
    体装置において、 前記半導体チップが前記アイランドに接着されるダイボ
    ンドエリアは前記半導体チップ裏面面積より小さく、該
    アイランドは該ダイボンドエリアの周囲を細分化するス
    リットを複数備え、前記複数のスリットの少なくとも一部は、前記半導体チ
    ップ裏面に対応した前記アイランドに形成され、 前記ダイボンドエリア内でダイボンド材を介して前記半
    導体チップが接着されてなる、ことを特徴とする樹脂封
    止型半導体装置。
  2. 【請求項２】前記アイランドが、その中央部に前記半導
    体チップ寸法の略４０〜８０％の面積を有するダイボン
    ドエリアを具備する、ことを特徴とする請求項１記載の
    樹脂封止型半導体装置。
  3. 【請求項３】前記アイランドの中央部に設けた前記ダイ
    ボンドエリア内に、該ダイボンドエリアを分割するスリ
    ットを更に有する、ことを特徴とする請求項１記載の樹
    脂封止型半導体装置。
JP7042517A 1995-02-07 1995-02-07 樹脂封止型半導体装置 Expired - Fee Related JP2679664B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7042517A JP2679664B2 (ja) 1995-02-07 1995-02-07 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7042517A JP2679664B2 (ja) 1995-02-07 1995-02-07 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH08213538A JPH08213538A (ja) 1996-08-20
JP2679664B2 true JP2679664B2 (ja) 1997-11-19

Family

ID=12638278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7042517A Expired - Fee Related JP2679664B2 (ja) 1995-02-07 1995-02-07 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2679664B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3034814B2 (ja) * 1997-02-27 2000-04-17 沖電気工業株式会社 リードフレーム構造及び半導体装置の製造方法
JP4738250B2 (ja) * 2006-05-19 2011-08-03 パナソニック株式会社 半導体装置
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58177168A (ja) * 1982-04-12 1983-10-17 Nippon Wagner Supureetec Kk 液圧スプレ−ガン
JPS59169160A (ja) * 1983-03-16 1984-09-25 Hitachi Ltd 電子装置
JPH06132442A (ja) * 1992-10-19 1994-05-13 Hitachi Ltd 半導体装置およびその製造方法
JPH06204389A (ja) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06268144A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体集積回路装置
JPH06302754A (ja) * 1993-04-16 1994-10-28 Mitsui High Tec Inc リードフレームおよびその製造方法

Also Published As

Publication number Publication date
JPH08213538A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
US6281566B1 (en) Plastic package for electronic devices
JP2972096B2 (ja) 樹脂封止型半導体装置
JPWO2004004005A1 (ja) 半導体装置およびその製造方法
JPH1084057A (ja) メタルキャリヤフレームを用いたｂｇａ半導体パッケージの製造方法及びそのｂｇａ半導体パッケージ
JPH09321212A (ja) 半導体装置およびその製造方法
KR100355795B1 (ko) 반도체패키지 및 그 제조 방법
JP2001250833A (ja) 半導体装置及びその製造方法
JP2679664B2 (ja) 樹脂封止型半導体装置
JPH02125651A (ja) リードフレーム
JPH10135249A (ja) 樹脂封止型半導体装置
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0964266A (ja) リードフレーム
JPH0992778A (ja) 半導体装置
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002110884A (ja) リードフレーム積層物
JP2008147267A (ja) 半導体装置とその製造方法、および放熱板付きリードフレーム
JP4002235B2 (ja) 樹脂封止型半導体装置
JPH08222585A (ja) 半導体装置
JPH0296357A (ja) 半導体装置
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JPS59175753A (ja) 半導体装置およびリ−ドフレ−ム
KR100229222B1 (ko) 엘오씨 패키지
JPH01216563A (ja) リードフレームの製造方法
JPS61191055A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970701

LAPS Cancellation because of no payment of annual fees