JP2667392B2 - Method for manufacturing polycrystalline semiconductor diode - Google Patents
Method for manufacturing polycrystalline semiconductor diodeInfo
- Publication number
- JP2667392B2 JP2667392B2 JP61226153A JP22615386A JP2667392B2 JP 2667392 B2 JP2667392 B2 JP 2667392B2 JP 61226153 A JP61226153 A JP 61226153A JP 22615386 A JP22615386 A JP 22615386A JP 2667392 B2 JP2667392 B2 JP 2667392B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- diode
- type
- polycrystalline
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 239000012535 impurity Substances 0.000 claims description 20
- 230000015556 catabolic process Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、例えばツェナーダイオードや温度センサ
として使用される、半導体基板上に形成された酸化膜上
に形成される多結晶半導体ダイオードの製造方法に関す
る。
［従来の技術］
多結晶半導体を用いたダイオードが、半導体基板上に
形成した絶縁膜上に簡単に構成することができることが
知られている。すなわち、半導体基板の表面上に酸化膜
を形成し、この酸化膜上にＮ型およびＰ型の不純物をド
ープした多結晶シリコン層を形成し、PN接合を構成させ
るようにするものである。
このようにして、ダイオードが比較的容易に製造でき
るようになるものであり、様々な利用方法が考えられる
ものであるが、例えばツェナーダイオードや温度センサ
として使用することが考えられる。しかし、このような
構成でツエナーダイオードを構成した場合、最も重要な
問題点として耐圧や温度特性が一定とならないことであ
る。
すなわち、多結晶半導体を用いて構成したダイオード
においては、この半導体の結晶粒界における障壁ポテン
シャルが存在するものであるため、上記多結晶シリコン
の堆積条件や、その後に熱処理等によって、耐圧や温度
特性が一定とならないものである
［発明が解決しようとする問題点］
この発明は上記のような点に鑑みなされたもので、多
結晶シリコンによってPN接合を構成して、例えばツェナ
ーダイオードや温度センサを構成しようとした場合で
も、その耐圧特性および温度特性を常に安定した状態に
設定することができ、特性安定性さらに信頼性が充分に
向上されるようにする多結晶半導体ダイオードの製造方
法を提供しようとするものである。
［問題点を解決するための手段］
すなわち、この発明に係る多結晶半導体ダイオードの
製造方法にあっては、半導体基板上に酸化膜を形成する
工程と、前記酸化膜上に多結晶シリコンによる島を形成
する工程と、前記多結晶シリコン島を領域分割して、該
各領域内にそれぞれＮ型およびＰ型の不純物をドープす
ることにより、このPN接合構成部分で低濃度側の不純物
濃度を１×1019cm-3以上にする工程と、前記多結晶シリ
コン島内にドープされた不純物を活性化するために熱処
理を行い、前記PN接合の耐圧を数ボルトにする工程とを
有する。
［作用］
上記のような製造方法にあっては、多結晶シリコン島
内に不純物をドープする工程により、シリコンの結晶構
造が崩れアモルファス化するが、その後の熱処理工程に
より再結晶化し、ダイオード本来の耐圧が設定される。
又、低濃度側の不純物濃度がダイオードの耐圧特性の
バラツキ及び温度特性のバラツキに大きく作用するもの
であるが、その濃度を１×1019cm-3とすることによって
耐圧特性のバラツキおよび温度特性のバラツキが著しく
安定され、信頼性の高いダイオードを製造できる。
［発明の実施例］
以下、図面を参照してこの発明の一実施例を説明す
る。第１図は多結晶半導体ダイオードを、製造過程にし
たがって示したもので、まず（Ａ）図に示すようにシリ
コン基板11を、例えば1000℃ウエットO2中で熱酸化する
ことによって、その表面に5000Å程度の酸化膜12を成長
させる。
この酸化膜12の表面上には、通常の減圧CVD法によっ
て、2000〜5000Å程度の多結晶シリコン膜を堆積する。
この堆積条件としては、例えば100％シランを用い、温
度600℃、圧力0.1〜1.0Torrでシリコンを堆積させるも
のであり、この実施例にあっては、ノンドープの多結晶
シリコンを堆積させる。
このようにして多結晶シリコンが堆積されたならば、
この堆積シリコン層の上にフォトレジストによるパター
ンを形成し、通常のプラズマエッチングによって所定の
領域以外の多結晶シリコンを除去して、（Ｂ）図で示す
ように多結晶シリコン島13を形成する。この島13部分で
ダイオードを構成するPN接合部を形成するものであり、
この島領域に選択的に不純物をドープするものである。
すなわち、通常のフオト工程によって所定の領域を開
口したフォトレジスト膜を形成し、例えばリンによるＮ
型不純物をイオン注入によって注入して、（Ｃ）図で示
すようにＮ型多結晶シリコン領域131を形成する。この
場合のイオン注入量は、抵抗を下げるためにＮ型多結晶
シリコン領域131の濃度が“１×1020cm-3"以上とするこ
とが望ましいものである。
次に上記Ｎ型多結晶シリコン領域131に隣接する部分
に開口が形成されるようにしたフォトレジスト膜を形成
し、イオン注入法によって例えばボロンでなるＰ型不純
物を多結晶シリコン島13に注入し、Ｐ型多結晶シリコン
領域132を形成する。この場合にイオン注入量は、シリ
コン領域132の不純物濃度が“１×1019cm-3"以上とされ
るようにしているものである。
そして、その後不純物を活性化するために、例えばN2
雰囲気中で1000℃の温度で30分の熱処理を行なう。この
際、前のイオン注入工程によりアモルファス化していた
多層結晶シリコンが再結晶化する。
このようにしてＮ型およびＰ型の多結晶シリコン領域
131および132が形成されたならば、（Ｄ）図で示すよう
にその上にCVD法等によって、PSGあるいはSiO2等の層間
絶縁膜14を、例えば5000Å程度堆積する。この層間絶縁
膜14には、通常のフォトエッチングによって、上記Ｎ型
およびＰ型の多結晶シリコン領域131および132それぞれ
に対応してコンタクト孔が開口形成される。そして、ア
ルミニウムを蒸着することによって、１〜２μｍ程度堆
積し、フォトエッチングによって配線部分以外のアルミ
ニウム層を除去して、電極配線15を形成するものであ
る。
このように電極配線15が形成されたならば、多結晶シ
リコン131および132とのコンタクトをとるため、例えば
“H2＋N2"の雰囲気中で、400℃で20分の熱処理を行なう
ようにする。
上記のようなダイオードを構成するための多結晶シリ
コンは、数多くの結晶粒が組合わされて構成されてい
る。ここで、結晶粒と結晶粒との境界は、結晶粒界と呼
ばれているもので、この結晶粒界にはトラップ準位が存
在している。したがって、この結晶粒界ではキャリアが
捕獲され、電荷の蓄積が起こるようになるものであり、
バイアポテンシャルが形成されるようになる。
このバリアポテンシャルは、多結晶シリコンの膜質に
大きく影響されるものであり、結果としてこの多結晶シ
リコンダイオードの特性に大きく作用するようになり、
特性にバラツキを生じさせる。
このようにダイオード特性に影響を与える多結晶シリ
コンのバリアポテンシャルの大きさは、多結晶シリコン
中に含まれる不純物の量に影響され、この不純物の量が
大きくなると小さくなるものである。したがって、多結
晶シリコンダイオードの特性を安定化するためには、こ
のダイオードを構成するシリコン領域の低濃度側の不純
物濃度を高くすればよいものである。
第２図は上記実施例で示した多結晶シリコンダイオー
ドの、Ｐ型多結晶シリコン領域132に含まれるボロンの
濃度と耐圧との関係を示したものであり、また第３図は
上記ロボン濃度と耐圧のバラツキ（正規分布近似での３
σ）の発生状態と関係を示したものである。さらに第４
図は順方向電圧の温度係数とボロン濃度との関係を示
し、第５図はその温度係数のバラツキ（正規分布近似で
の３σ）の状態を示している。
すなわち、上記のような特性より明らかとなるよう
に、Ｐ型多結晶シリコン領域132に含まれる不純物であ
るボロン濃度が“１×1019cm-3"以上としたダイオード
では、耐圧および順方向電圧の温度係数のバラツキの発
生状態が小さくなるものであり、安定した特性のダイオ
ードが得られるようになる。
尚、上記実施例ではＰ型多結晶シリコン領域132のボ
ロン濃度を制御することによって、安定したダイオード
特性が得られるようにしているものであるが、この濃度
制御される不純物は、Ｎ型多結晶シリコン領域131を形
成するＮ型不純物であるリンまたはヒ素等であってもよ
い。この場合、その濃度は上記同様に“１×1019cm-3"
以上とするものである。
ここで、第２図および第４図から明らかとなることで
あるが、ボロンの濃度が増加するに伴って、耐圧さらに
順方向電圧の温度係数の値そのものが小さくなり、ツェ
ナーダイオードとして、さらに温度センサとしての性能
が限定されるようになる場合がある。
第６図（Ａ）はこのような点を考慮して構成された多
結晶シリコンダイオードの例を示しているもので、１つ
のシリコン基板11の表面に形成された酸化膜12上に、複
数の多結晶シリコン島231、232、…を形成するもので、
その各島231、232、…それぞれにＮ型多結晶シリコン領
域131およびＰ型多結晶シリコン領域132を形成する。そ
して、この各島231、232、…で構成されるPN接合による
ダイオードを配線25によって直列に接続することによっ
て、第６図（Ｂ）で示すようなダイオード直列回路を構
成し、耐圧さらに順方向電圧の温度係数の値を大きくす
るようにしているものである。
［発明の効果］
以上のようにこの発明に係る多結晶半導体ダイオード
の製造方法にあっては、PN接合を構成する多結晶半導体
領域の低濃度側の不純物濃度が“１×1019cm-3"以上に
設定されているものであり、これによってこのダイオー
ドの耐圧、さらに順方向電圧の温度係数のそれぞれバラ
ツキが充分に小さな状態とすることができるものであ
り、この種のダイオードの特性が安定化され、信頼性が
効果的に向上されるものである。The present invention relates to a method for manufacturing a polycrystalline semiconductor diode formed on an oxide film formed on a semiconductor substrate, which is used, for example, as a Zener diode or a temperature sensor. About. [Prior Art] It is known that a diode using a polycrystalline semiconductor can be easily formed on an insulating film formed on a semiconductor substrate. That is, an oxide film is formed on the surface of a semiconductor substrate, and a polycrystalline silicon layer doped with N-type and P-type impurities is formed on the oxide film to form a PN junction. In this way, the diode can be manufactured relatively easily, and various usages are conceivable. For example, it can be used as a Zener diode or a temperature sensor. However, when a Zener diode is configured with such a configuration, the most important problem is that the breakdown voltage and temperature characteristics are not constant. That is, in a diode formed using a polycrystalline semiconductor, since a barrier potential exists at a crystal grain boundary of the semiconductor, the breakdown voltage and the temperature characteristics are determined by the deposition condition of the polycrystalline silicon and the subsequent heat treatment. [Problems to be Solved by the Invention] The present invention has been made in view of the above-mentioned points, and a PN junction is formed by using polycrystalline silicon, for example, a Zener diode or a temperature sensor is formed. Even if an attempt is made to construct a polycrystalline semiconductor diode, it is possible to set the withstand voltage characteristic and the temperature characteristic to be always in a stable state, and to provide a method of manufacturing a polycrystalline semiconductor diode in which characteristic stability and reliability are sufficiently improved. It is assumed that. [Means for Solving the Problems] That is, in the method for manufacturing a polycrystalline semiconductor diode according to the present invention, a step of forming an oxide film on a semiconductor substrate and an island of polycrystalline silicon on the oxide film And dividing the polycrystalline silicon islands into regions, and doping N-type and P-type impurities into the respective regions, thereby reducing the impurity concentration on the low concentration side to 1 at the PN junction constituting portion. × and a step to 10 19 cm -3 or more, subjected to heat treatment in order to activate the doped impurity into the polycrystalline silicon island, and a step of the breakdown voltage of the PN junction to a few volts. [Operation] In the manufacturing method as described above, the process of doping impurities into the polycrystalline silicon island causes the crystal structure of silicon to collapse and becomes amorphous. Is set. Also, the impurity concentration on the low concentration side has a large effect on the variation in the withstand voltage characteristics and the variation in the temperature characteristics of the diode. By setting the concentration to 1 × 10 19 cm −3 , the variation in the withstand voltage characteristics and the temperature characteristics are improved. Is significantly stabilized, and a highly reliable diode can be manufactured. Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a polycrystalline semiconductor diode according to a manufacturing process. First, as shown in FIG. 1A, a silicon substrate 11 is thermally oxidized in, for example, 1000 ° C. wet O 2 , so that the surface thereof is formed. An oxide film 12 of about 5000 mm is grown. On the surface of the oxide film 12, a polycrystalline silicon film of about 2000 to 5000 ° is deposited by a normal low pressure CVD method.
The deposition conditions are, for example, 100% silane using silicon at a temperature of 600 ° C. and a pressure of 0.1 to 1.0 Torr. In this embodiment, non-doped polycrystalline silicon is deposited. Once the polycrystalline silicon has been deposited in this way,
A pattern made of a photoresist is formed on the deposited silicon layer, and the polycrystalline silicon in a region other than a predetermined region is removed by ordinary plasma etching to form a polycrystalline silicon island 13 as shown in FIG. The island 13 forms a PN junction that constitutes a diode,
This island region is selectively doped with an impurity. That is, a photoresist film having an opening in a predetermined region is formed by a normal photolithography process.
A type impurity is implanted by ion implantation to form an N-type polycrystalline silicon region 131 as shown in FIG. In this case, the ion implantation amount is preferably such that the concentration of the N-type polycrystalline silicon region 131 is "1 × 10 20 cm -3 " or more in order to reduce the resistance. Next, a photoresist film having an opening formed in a portion adjacent to the N-type polysilicon region 131 is formed, and a P-type impurity made of, for example, boron is implanted into the polysilicon island 13 by an ion implantation method. , A P-type polycrystalline silicon region 132 is formed. In this case, the ion implantation amount is set so that the impurity concentration of the silicon region 132 is set to “1 × 10 19 cm −3 ” or more. Then, in order to activate the impurities, for example, N 2
A heat treatment is performed in an atmosphere at a temperature of 1000 ° C. for 30 minutes. At this time, the multi-crystalline silicon that has been made amorphous by the previous ion implantation step is recrystallized. Thus, the N-type and P-type polycrystalline silicon regions
After 131 and 132 are formed, an interlayer insulating film 14 such as PSG or SiO 2 is deposited thereon by, for example, the CVD method as shown in FIG. Contact holes are formed in the interlayer insulating film 14 by ordinary photoetching so as to correspond to the N-type and P-type polycrystalline silicon regions 131 and 132, respectively. Then, about 1 to 2 μm is deposited by evaporating aluminum, and the aluminum layer other than the wiring portion is removed by photoetching to form the electrode wiring 15. When the electrode wiring 15 is formed in this manner, a heat treatment is performed at 400 ° C. for 20 minutes in an atmosphere of “H 2 + N 2 ” in order to make contact with the polysilicon 131 and 132. . Polycrystalline silicon for constituting the diode as described above is constituted by combining many crystal grains. Here, the boundary between crystal grains is called a crystal grain boundary, and a trap level exists at the crystal grain boundary. Therefore, carriers are captured at the crystal grain boundaries, and charge accumulation occurs.
Via potential is formed. This barrier potential is greatly influenced by the film quality of the polycrystalline silicon, and as a result, greatly affects the characteristics of the polycrystalline silicon diode.
This causes variations in the characteristics. As described above, the magnitude of the barrier potential of polycrystalline silicon which affects the diode characteristics is affected by the amount of impurities contained in polycrystalline silicon, and becomes smaller as the amount of impurities increases. Therefore, in order to stabilize the characteristics of the polycrystalline silicon diode, it is only necessary to increase the impurity concentration on the low concentration side of the silicon region constituting the diode. FIG. 2 shows the relationship between the concentration of boron contained in the P-type polysilicon region 132 and the breakdown voltage of the polysilicon diode shown in the above embodiment, and FIG. Variation in pressure resistance (3 in normal distribution approximation)
FIG. 6 shows the relationship with the state of occurrence of σ). And the fourth
The figure shows the relationship between the temperature coefficient of the forward voltage and the boron concentration, and FIG. 5 shows the state of the temperature coefficient variation (3σ in approximation to normal distribution). That is, as is apparent from the above characteristics, in the diode in which the concentration of boron as an impurity contained in the P-type polycrystalline silicon region 132 is “1 × 10 19 cm −3 ” or more, the breakdown voltage and the forward voltage Is small, and a diode having stable characteristics can be obtained. In the above embodiment, a stable diode characteristic is obtained by controlling the boron concentration of the P-type polycrystalline silicon region 132. However, the impurity whose concentration is controlled is an N-type polycrystalline silicon. Phosphorus or arsenic that is an N-type impurity that forms the silicon region 131 may be used. In this case, the concentration is “1 × 10 19 cm −3 ” as described above.
The above is the description. Here, as will be clear from FIGS. 2 and 4, as the concentration of boron increases, the value of the withstand voltage and the temperature coefficient of the forward voltage itself decrease, and the temperature of the Zener diode further increases. The performance as a sensor may be limited. FIG. 6 (A) shows an example of a polycrystalline silicon diode configured in consideration of such points. A plurality of polysilicon diodes are formed on an oxide film 12 formed on the surface of one silicon substrate 11. Forming polycrystalline silicon islands 231, 232, ...
An N-type polysilicon region 131 and a P-type polysilicon region 132 are formed on each of the islands 231, 232,. By connecting the diodes of the PN junctions composed of the islands 231, 232,... In series by the wiring 25, a diode series circuit as shown in FIG. The value of the temperature coefficient of the voltage is increased. [Effect of the Invention] As described above, in the method of manufacturing a polycrystalline semiconductor diode according to the present invention, the impurity concentration on the low concentration side of the polycrystalline semiconductor region forming the PN junction is “1 × 10 19 cm −3”. "It is set as above, which makes it possible to make the variation of the withstand voltage of this diode and the temperature coefficient of the forward voltage sufficiently small, and the characteristics of this kind of diode are stable And reliability is effectively improved.
【図面の簡単な説明】
第１図の（Ａ）乃至（Ｄ）はこの発明の一実施例に係る
多結晶半導体ダイオードをその製造過程にしたがって説
明する図、第２図および第３図は上記のようなダイオー
ドの耐圧特性さらに耐圧のバラツキの状態をドープされ
るボロン濃度との関係で示す図、第４図および第５図は
同じく順方向電圧温度係数とそのバラツキの状態をボロ
ン濃度との関係で示す図、第６図はこの発明の他の実施
例を示すもので、（Ａ）は断面構成図、（Ｂ）は回路図
である。
11……シリコン基板、12……酸化膜、13……多結晶シリ
コンの島、131……Ｎ型多結晶シリコン領域、132……Ｐ
型多結晶シリコン領域。BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 (A) to 1 (D) are views for explaining a polycrystalline semiconductor diode according to an embodiment of the present invention according to the manufacturing process, and FIGS. FIG. 4 and FIG. 5 show the breakdown voltage characteristics of the diode and the variation of the breakdown voltage in relation to the boron concentration. FIG. 6 shows another embodiment of the present invention. FIG. 6 (A) is a sectional view and FIG. 6 (B) is a circuit diagram. 11 ... Silicon substrate, 12 ... Oxide film, 13 ... Polycrystalline silicon island, 131 ... N-type polycrystalline silicon region, 132 ... P
Type polycrystalline silicon region.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−151051（ＪＰ，Ａ) 特開 昭55−160462（ＪＰ，Ａ) 特開 昭56−112762（ＪＰ，Ａ) ────────────────────────────────────────────────── ─── Continuation of front page (56) Reference JP-A-58-151051 (JP, A) JP-A-55-160462 (JP, A) JP-A-56-112762 (JP, A)
Claims (1)
と、 前記多結晶シリコン島を領域分割して、該各領域内にそ
れぞれＮ型およびＰ型の不純物をドープすることによ
り、このPN接合構成部分で低濃度側の不純物濃度を１×
1019cm-3以上にする工程と、 前記多結晶シリコン島内にドープされた不純物を活性化
するために熱処理を行い、前記PN接合の耐圧を数ボルト
にする工程と を有すことを特徴とする多結晶半導体ダイオードの製造
方法。(57) [Claims] A step of forming an oxide film on the semiconductor substrate; a step of forming islands of polycrystalline silicon on the oxide film; dividing the polycrystalline silicon islands into regions; Doping, the impurity concentration on the low concentration side by 1 ×
A step of the 10 19 cm -3 or more, and wherein the polycrystalline silicon island on doped impurity subjected to heat treatment to activate, having a a step of a few volts breakdown voltage of the PN junction Of manufacturing a polycrystalline semiconductor diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226153A JP2667392B2 (en) | 1986-09-26 | 1986-09-26 | Method for manufacturing polycrystalline semiconductor diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226153A JP2667392B2 (en) | 1986-09-26 | 1986-09-26 | Method for manufacturing polycrystalline semiconductor diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6381984A JPS6381984A (en) | 1988-04-12 |
| JP2667392B2 true JP2667392B2 (en) | 1997-10-27 |
Family
ID=16840690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61226153A Expired - Lifetime JP2667392B2 (en) | 1986-09-26 | 1986-09-26 | Method for manufacturing polycrystalline semiconductor diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2667392B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH081956B2 (en) * | 1987-11-06 | 1996-01-10 | 日産自動車株式会社 | Vertical MOSFET with protection function |
| JPH01225370A (en) * | 1988-03-04 | 1989-09-08 | Nec Yamagata Ltd | Manufacture of semiconductor device |
| US5151387A (en) * | 1990-04-30 | 1992-09-29 | Sgs-Thomson Microelectronics, Inc. | Polycrystalline silicon contact structure |
| DE4201276C1 (en) * | 1992-01-18 | 1993-06-17 | Daimler-Benz Aktiengesellschaft, 7000 Stuttgart, De | |
| JP4960540B2 (en) * | 1998-11-05 | 2012-06-27 | 富士電機株式会社 | Semiconductor device |
| US7544545B2 (en) | 2005-12-28 | 2009-06-09 | Vishay-Siliconix | Trench polysilicon diode |
| EP1977450B1 (en) | 2006-01-18 | 2015-06-10 | Vishay-Siliconix | Floating gate structure with high electrostatic discharge performance |
| JP6414159B2 (en) * | 2016-07-29 | 2018-10-31 | トヨタ自動車株式会社 | Semiconductor device and manufacturing method thereof |
| CN106711235A (en) * | 2016-08-31 | 2017-05-24 | 佛山芯光半导体有限公司 | Novel polysilicon thin-film Zener diode and manufacturing method thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55160462A (en) * | 1979-05-31 | 1980-12-13 | Fujitsu Ltd | Semiconductor device |
-
1986
- 1986-09-26 JP JP61226153A patent/JP2667392B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6381984A (en) | 1988-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3476181B2 (en) | High density semiconductor device and process for forming the same | |
| JP3124473B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2667392B2 (en) | Method for manufacturing polycrystalline semiconductor diode | |
| JP2601136B2 (en) | Method for manufacturing semiconductor device | |
| JPH09289285A (en) | Semiconductor device and its manufacture | |
| JPH065706B2 (en) | Method for manufacturing BiCMOS device | |
| JP2503878B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JPH0324069B2 (en) | ||
| US5285095A (en) | Semiconductor integrated circuit with input protective transistor effective against electric surge | |
| JPH0482180B2 (en) | ||
| JPS5840851A (en) | Complementary metal oxide semiconductor device and its manufacture | |
| JPS62229880A (en) | Semiconductor device and manufacture thereof | |
| US5089425A (en) | Photoelectric converting device having an electrode formed across an insulating layer on a control electrode and method for producing the same | |
| JPH09186295A (en) | Semiconductor device and manufacture thereof | |
| JP3094568B2 (en) | Method for manufacturing semiconductor device | |
| EP0281032B1 (en) | Semiconductor device comprising a field effect transistor | |
| JP2668528B2 (en) | Method for manufacturing semiconductor device | |
| JPS60113967A (en) | Manufacture of semiconductor device | |
| JP2729870B2 (en) | Variable capacitance diode and manufacturing method thereof | |
| JP3071258B2 (en) | Method for manufacturing capacitor | |
| JP2001308348A (en) | Semiconductor surge protection element and method of manufacturing the same, and electronic circuit using the same | |
| JP3057846B2 (en) | Semiconductor device | |
| JPH09260588A (en) | Semiconductor device | |
| JPH05175453A (en) | Dram cell | |
| JPH06252349A (en) | Semiconductor device and manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |