JP2530880B2 - Graphic display device - Google Patents
Graphic display deviceInfo
- Publication number
- JP2530880B2 JP2530880B2 JP63079539A JP7953988A JP2530880B2 JP 2530880 B2 JP2530880 B2 JP 2530880B2 JP 63079539 A JP63079539 A JP 63079539A JP 7953988 A JP7953988 A JP 7953988A JP 2530880 B2 JP2530880 B2 JP 2530880B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- engines
- signal
- image
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は上位の処理装置から与えられる描画コマンド
列を解釈実行し、画像メモリに描画を行う機能を持った
複数の描画エンジンを備えたグラフィックディスプレイ
装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention interprets and executes a drawing command sequence given from a higher-level processing device and draws a graphic in an image memory. Display device
(従来の技術) 従来より、複数の描画エンジンを持ち、これらの描画
エンジンが処理すべき描画コマンドを、分担して並列処
理する、あるいは、1画素を構成するメモリビット(例
えば8ビット/ピクセル)を分担して並列処理するよう
にしたグラフィックディスプレイ装置がある。この様な
装置においては、コマンド列の終了を、それぞれの描画
エンジンのステータスをポーリングしたり、それぞれの
描画エンジンからの描画コマンド終了インタラプトを受
けることによって、検出していた。(Prior Art) Conventionally, a plurality of drawing engines are provided, and drawing commands to be processed by these drawing engines are shared and processed in parallel, or memory bits forming one pixel (for example, 8 bits / pixel). There is a graphic display device in which the processes are shared and processed in parallel. In such an apparatus, the end of the command sequence is detected by polling the status of each drawing engine or receiving a drawing command end interrupt from each drawing engine.
ところで、並列処理型のグラフィックディスプレイ装
置は、複数の描画エンジンで一つの同じ画像を生成する
場合と、それぞれの描画エンジンが、それぞれ別の画像
を生成し、それらを合成表示する場合とがある。複数の
描画エンジンで一つの同じ画像を生成する場合は、表示
画面の乱れを防止するために、複数の描画エンジンの描
画コマンド処理の同期をとる必要がある。これに対して
それぞれの描画エンジンが、それぞれ別の画像を生成
し、それらを合成表示する場合は、そのような同期をと
る必要は無い。By the way, in a parallel processing type graphic display device, there are a case where a plurality of drawing engines generate one same image, and a case where each drawing engine generates a different image and combines and displays them. When one same image is generated by a plurality of drawing engines, it is necessary to synchronize the drawing command processing of the plurality of drawing engines in order to prevent the display screen from being disturbed. On the other hand, when the respective drawing engines generate different images and synthesize and display them, it is not necessary to establish such synchronization.
従来装置においては、この様な制御をソフトウェアの
処理のみで行っており、パフォーマンスの確保と描画の
同期とを両立させる上で問題があった。In the conventional device, such control is performed only by software processing, and there is a problem in ensuring both performance and synchronization of drawing.
(発明が解決しようとする課題) 本発明は、この様な問題点に鑑みてなされたものであ
って、その目的は、簡単な構成を付加することによっ
て、(a)複数の描画エンジンを1枚の画像生成に用い
る場合の描画の同期、(b)複数の描画エンジンを用い
て、それぞれ独立の画像を描画し、これを合成して表示
する場合の描画パフォーマンスの向上の両者を達成する
ことのできるグラフィックディスプレイ装置を実現する
ことにある。(Problems to be Solved by the Invention) The present invention has been made in view of such problems, and an object thereof is to (a) add a plurality of drawing engines by adding a simple configuration. Achieve both of drawing synchronization when used to generate one image, and (b) improvement of drawing performance when drawing independent images using multiple drawing engines and combining and displaying them. It is to realize a graphic display device capable of performing.
(課題を解決するための手段) 前記した課題を解決する本発明は、上位の処理装置か
ら与えられる描画コマンド列を解釈実行し、画像メモリ
に描画を行う機能を持った複数の描画エンジンを備えた
グラフィックディスプレイ装置において、 前記複数の描画エンジンからの描画終了通知をそれぞ
れ入力する論理積回路と、 前記複数の描画エンジンからの描画終了通知をそれぞ
れ入力する論理和回路と、 前記論理積回路からの信号と前記論理和回路からの信
号とを画像生成の仕方に応じて選択し、当該選択した信
号を前記上位の処理装置に割り込み信号として与える割
り込みモード切り替えスイッチとを設けたものである。(Means for Solving the Problems) The present invention for solving the above problems includes a plurality of drawing engines having a function of interpreting and executing a drawing command string given from a higher-level processing device and drawing in an image memory. In the graphic display device, an AND circuit that inputs drawing end notifications from the plurality of drawing engines, an OR circuit that inputs drawing end notifications from the plurality of drawing engines, and an AND circuit from the AND circuit. A signal and a signal from the logical sum circuit are selected according to a method of image generation, and an interrupt mode changeover switch for providing the selected signal as an interrupt signal to the upper processing device is provided.
(作用) 1つのオブジェクト画像を描画する場合は、切り替え
スイッチは、論理積回路からの信号を選択して割り込み
信号とし、独立の画像を合成して表示する場合は、論理
和回路からの信号を選択して割り込み信号とする。これ
によって上位処理装置の割り込み処理のオーバヘッドを
低減させる。(Operation) When drawing one object image, the changeover switch selects the signal from the AND circuit as an interrupt signal, and when combining and displaying independent images, it outputs the signal from the OR circuit. Select it as an interrupt signal. This reduces the overhead of interrupt processing of the host processor.
(実施例) 以下図面を用いて、本発明の実施例を詳細に説明す
る。(Example) Hereinafter, the example of the present invention is described in detail using drawings.
第1図は、本発明の一実施例を示す構成ブロック図で
ある。図において、1は上位の処理装置、21、22は上位
の処理装置1からシステムバスSBを介して与えられる描
画コマンド列を解釈実行し、画像メモリに描画を行う機
能を持った複数の描画エンジンで、ここでは2つの描画
エンジンを設けたものを示す。FIG. 1 is a configuration block diagram showing one embodiment of the present invention. In the figure, 1 is a high-order processing device, and 21 and 22 are a plurality of drawing engines having a function of interpreting and executing a drawing command string given from the high-order processing device 1 via a system bus SB and drawing in an image memory. Then, here, the one provided with two drawing engines is shown.
31、32はそれぞれ対応する描画エンジン21、22からの
信号を受け、描画される画像データが書き込まれる画像
メモリである。Reference numerals 31 and 32 are image memories in which image data to be drawn is written by receiving signals from the corresponding drawing engines 21 and 22, respectively.
4は画像メモリ21、22からの信号を入力するカラール
ックアップテーブル、5は画像メモリ21、22に格納され
ている画像データを読みだし、カラールックアップテー
ブルに導く表示エンジンである。ここでは表示エンジン
5は、カラールックアップテーブル4のマッピングをリ
アルタイムで変えることにより、例えば8ビット/ピク
セルと、4ビット/ピクセル2画面合成表示の2種類の
ウインドタイプの表示を行えるように構成されている。Reference numeral 4 is a color lookup table for inputting signals from the image memories 21 and 22, and reference numeral 5 is a display engine for reading out the image data stored in the image memories 21 and 22 and guiding it to the color lookup tables. Here, the display engine 5 is configured to change the mapping of the color lookup table 4 in real time so as to perform two types of window type displays, for example, 8 bits / pixel and 4 bits / pixel two-screen composite display. ing.
6はカラールックアップテーブル4からの表示データ
を表示するCRTのような表示手段である。これらの構成
は、公知のグラフィックディスプレイ装置のものと同様
である。Reference numeral 6 is a display means such as a CRT for displaying the display data from the color lookup table 4. These configurations are similar to those of a known graphic display device.
71は複数の描画エンジン21、22からの描画終了通知を
それぞれ入力する論理積回路、72は複数の描画エンジン
21、22からの描画終了通知をそれぞれ入力する論理和回
路、8は論理積回路71からの信号と論理和回路72からの
信号とを画像生成の仕方に応じて選択し、当該選択した
信号を上位の処理装置1に割り込み信号として与える割
り込みモード切り替えスイッチである。71 is a logical product circuit for inputting drawing end notifications from a plurality of drawing engines 21 and 22, 72 is a plurality of drawing engines
An OR circuit for inputting drawing end notifications from 21 and 22, respectively, 8 selects a signal from the AND circuit 71 and a signal from the OR circuit 72 according to the method of image generation, and selects the selected signal. It is an interrupt mode changeover switch that is given to the higher-level processing device 1 as an interrupt signal.
ここでは例えば、描画エンジン21、22で4ビット/ピ
クセル2画面のウインドウに描画する場合、切り替えス
イッチ8は、接点a側に接続され、論理積回路71からの
信号を選択し、8ビット/ピクセルのウインドウ(それ
ぞれの描画エンジン21、22が4ビットづつ受け持ち、同
じ画像を一緒に描画する)に描画する場合には、切り替
えスイッチ8は、接点b側に接続され、論理和回路72か
らの信号を選択するようになっている。Here, for example, when the drawing engines 21 and 22 draw in a 4-bit / pixel 2-screen window, the changeover switch 8 is connected to the contact a side, selects the signal from the AND circuit 71, and outputs 8 bits / pixel. In the case of drawing in the window (each drawing engine 21 and 22 takes charge of 4 bits each and draws the same image together), the changeover switch 8 is connected to the contact b side and the signal from the OR circuit 72 is connected. Is to be selected.
このように構成した装置の動作を次に説明する。 The operation of the device configured as described above will be described below.
はじめに8ビット/ピクセルの画面を描画させる場合
について説明する。この場合、切り替えスイッチ8は、
上位処理装置1からの指令により接点b側に接続され
る。また、描画エンジン21、22は上位処理装置1から、
カラーデータを除いてほとんど同じ描画コマンド列を受
け、それを処理する。この処理中においてもし、描画コ
マンド列の処理の同期が乱れ、例えば、描画エンジン21
の処理が遅れたとすると、合成画像には、定義されない
コードが現れ、映像にちらつきや乱れが生ずることとな
る。本発明の装置においては、各描画エンジン21、22で
の描画終了通知は、論理和回路72、切り替えスイッチ8
を介して、上位処理装置1に割り込みとして印加され
る。この割り込みを受けた、上位処理装置は、2つの描
画エンジンが同期して動作するように、事象の待ち合わ
せを行わせる等のコマンドを出力する。First, a case of drawing an 8-bit / pixel screen will be described. In this case, the changeover switch 8 is
It is connected to the contact b side by a command from the host processor 1. In addition, the drawing engines 21 and 22 are
Except for color data, it receives almost the same drawing command sequence and processes it. During this processing, if the processing of the drawing command sequence is out of synchronization, for example, the drawing engine 21
If the processing of 1 is delayed, an undefined code appears in the composite image, which causes flicker or disorder in the image. In the apparatus of the present invention, the drawing completion notifications in the drawing engines 21 and 22 are given by the OR circuit 72 and the changeover switch 8.
Is applied as an interrupt to the host processor 1 via the. Upon receiving this interrupt, the upper processing device outputs a command such as waiting for an event so that the two drawing engines operate in synchronization.
次に、4ビット/ピクセル2画面の合成を行うウイン
ドウに描画する場合は、切り替えスイッチ8は、上位処
理装置1からの指令により接点a側に接続される。この
場合、描画エンジン21、22は、それぞれ独立に動作して
よく、それぞれの描画終了通知は、論理積回路71、切り
替えスイッチ8を介して上位の処理装置1に、独立して
与えられる。Next, in the case of drawing in a window for combining 4 bits / pixel 2 screens, the changeover switch 8 is connected to the contact a side in response to a command from the host processing device 1. In this case, the drawing engines 21 and 22 may operate independently, and the respective drawing completion notifications are independently given to the higher-level processing device 1 via the AND circuit 71 and the changeover switch 8.
以上のように、上位の処理装置1は、8ビット/ピク
セルの画面描画時には、切り替えスイッチ8を接点b側
に接続し、論理和回路72からの信号を割り込みで与えら
れるようにし、描画コマンド列を各描画エンジン21、22
に与え、描画終了割り込みを受けたら、切り替えスイッ
チ8を接点a側に接続させることで、描画の同期不良に
よる表示の乱れ防止によるパフォーマンスの低下を防ぐ
ことができる。As described above, the high-level processing device 1 connects the changeover switch 8 to the contact b side so that the signal from the logical sum circuit 72 can be given as an interrupt when drawing an 8-bit / pixel screen, and the drawing command string Each drawing engine 21,22
When the drawing end interrupt is received, the changeover switch 8 is connected to the contact a side to prevent the deterioration of the performance due to the disturbance of the display due to the drawing synchronization failure.
なお、上記では2つの描画エンジンを用いるようにし
たが、更に多数の描画エンジンを用いてもよい。この場
合1つの画像を表示するのに携る複数の描画エンジンか
らの描画終了を、論理和回路及び論理積回路に入力し、
その出力を割り込みとして、上位処理装置1に与えるも
のとする。Although two drawing engines are used in the above, a larger number of drawing engines may be used. In this case, the completion of drawing from a plurality of drawing engines involved in displaying one image is input to the logical sum circuit and the logical product circuit,
The output is given as an interrupt to the upper processing unit 1.
(発明の効果) 以上詳細に説明したように、本発明によれば、複数の
描画エンジンを1枚の画像生成に用いる場合の描画の同
期と、複数の描画エンジンを用いて、それぞれ独立の画
像を描画し、これを合成して表示する場合の描画パフォ
ーマンスの向上の両者を、簡単な構成を付加することに
よって実現することができる。(Effects of the Invention) As described in detail above, according to the present invention, synchronization of drawing when a plurality of drawing engines are used to generate one image and independent images using a plurality of drawing engines. It is possible to realize both of the improvement of the drawing performance in the case of drawing an image and displaying the combined image by adding a simple configuration.
第1図は本発明の一実施例を示す構成ブロック図であ
る。 1……上位処理装置 21、22……描画エンジン 31、32……画像メモリ 71……論理積回路 72……論理和回路 8……切り替えスイッチFIG. 1 is a configuration block diagram showing an embodiment of the present invention. 1 ... High-order processing device 21, 22 ... Drawing engine 31, 32 ... Image memory 71 ... Logical product circuit 72 ... Logical sum circuit 8 ... Changeover switch
Claims (1)
ド列を解釈実行し、画像メモリに描画を行う機能を持っ
た複数の描画エンジンを備えたグラフィックディスプレ
イ装置において、 前記複数の描画エンジンからの描画終了通知をそれぞれ
入力する論理積回路と、 前記複数の描画エンジンからの描画終了通知をそれぞれ
入力する論理和回路と、 前記論理積回路からの信号と前記論理和回路からの信号
とを画像生成の仕方に応じて上位の処理装置からの信号
により選択し、当該選択した信号を前記上位の処理装置
に割り込み信号として与える割り込みモード切り替えス
イッチと を設けたことを特徴とするグラフィックディスプレイ装
置。1. A graphic display device having a plurality of drawing engines having a function of interpreting and executing a drawing command sequence given from a higher-level processing device and performing drawing in an image memory, wherein drawing from the plurality of drawing engines is performed. An AND circuit that inputs the end notifications, an OR circuit that inputs the drawing end notifications from the plurality of drawing engines, and a signal from the AND circuit and a signal from the OR circuit for image generation. A graphic display device comprising: an interrupt mode changeover switch for selecting a signal from a higher-order processing device according to the method and giving the selected signal as an interrupt signal to the higher-order processing device.
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63079539A JP2530880B2 (en) | 1988-03-31 | 1988-03-31 | Graphic display device |
US07/311,007 US5065343A (en) | 1988-03-31 | 1989-02-14 | Graphic display system for process control using a plurality of displays connected to a common processor and using an fifo buffer |
IN151/CAL/89A IN171655B (en) | 1988-03-31 | 1989-02-21 | |
GB8904078A GB2217155B (en) | 1988-03-31 | 1989-02-22 | Graphic display system |
DE3908507A DE3908507C2 (en) | 1988-03-31 | 1989-03-15 | Graphic display arrangement |
BR898901427A BR8901427A (en) | 1988-03-31 | 1989-03-28 | GRAPHIC EXHIBITION UNIT |
KR1019890003968A KR920001958B1 (en) | 1988-03-31 | 1989-03-29 | Graphic display system |
CN 89101823 CN1032394C (en) | 1988-03-31 | 1989-03-30 | Graphic display system |
NL8900797A NL8900797A (en) | 1988-03-31 | 1989-03-31 | GRAPHIC DISPLAY SYSTEM. |
GB9123678A GB2248158B (en) | 1988-03-31 | 1991-11-06 | Graphic display system |
GB9123579A GB2248157B (en) | 1988-03-31 | 1991-11-06 | Graphic display system |
GB9123578A GB2248130B (en) | 1988-03-31 | 1991-11-06 | Graphic display system |
SG1034/92A SG103492G (en) | 1988-03-31 | 1992-10-08 | Graphic display system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63079539A JP2530880B2 (en) | 1988-03-31 | 1988-03-31 | Graphic display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01251094A JPH01251094A (en) | 1989-10-06 |
JP2530880B2 true JP2530880B2 (en) | 1996-09-04 |
Family
ID=13692800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63079539A Expired - Fee Related JP2530880B2 (en) | 1988-03-31 | 1988-03-31 | Graphic display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2530880B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09212146A (en) * | 1996-02-06 | 1997-08-15 | Sony Computer Entertainment:Kk | Address generation device and picture display device |
JP2006317636A (en) * | 2005-05-11 | 2006-11-24 | Sony Corp | Image processing apparatus and method, recording medium and program |
-
1988
- 1988-03-31 JP JP63079539A patent/JP2530880B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01251094A (en) | 1989-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5838389A (en) | Apparatus and method for updating a CLUT during horizontal blanking | |
US5642498A (en) | System for simultaneous display of multiple video windows on a display device | |
US5065343A (en) | Graphic display system for process control using a plurality of displays connected to a common processor and using an fifo buffer | |
EP0553549B1 (en) | Architecture for transferring pixel streams | |
JP2004280125A (en) | Video/graphic memory system | |
US5953019A (en) | Image display controlling apparatus | |
JP2530880B2 (en) | Graphic display device | |
JPH02148157A (en) | Display terminal equipment | |
US5774134A (en) | Graphic display device having function of displaying transfer area | |
JP2626294B2 (en) | Color image processing equipment | |
JPH01276196A (en) | Image display controller | |
JPH08129356A (en) | Display device | |
JPH03180893A (en) | Image remote control system of display device | |
JPH08305540A (en) | Display system and display screen changeover method | |
JPS61254981A (en) | Multiwindow display controller | |
JPS61273675A (en) | 3-dimensional address generating circuit | |
JPS60200334A (en) | Display device of electronic computer system | |
JPH0225895A (en) | Display device | |
JP2002525684A (en) | Apparatus for controlling a plurality of displays, system having the apparatus, and method therefor | |
JPH036510B2 (en) | ||
JPS60205584A (en) | Color graphic display unit | |
JPH04125591A (en) | Image processor | |
JPS63170731A (en) | Multiwindow display control system with multicolor display function | |
JPH01155429A (en) | Multiwindow display system | |
JPH0213995A (en) | Image processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |