JP2528446B2 - 音声画像処理装置 - Google Patents
音声画像処理装置Info
- Publication number
- JP2528446B2 JP2528446B2 JP4285155A JP28515592A JP2528446B2 JP 2528446 B2 JP2528446 B2 JP 2528446B2 JP 4285155 A JP4285155 A JP 4285155A JP 28515592 A JP28515592 A JP 28515592A JP 2528446 B2 JP2528446 B2 JP 2528446B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- unit
- color
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/40—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which both a pattern determined by character code and another pattern are displayed simultaneously, or either pattern is displayed selectively, e.g. with character code memory and APA, i.e. all-points-addressable, memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
- H04N5/602—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は、画像データおよび音声
データを処理して出力を行う音声画像処理装置に関す
る。
データを処理して出力を行う音声画像処理装置に関す
る。
【0002】
【従来の技術】ゲーム装置として画像出力および音声出
力を行うコンピュータ装置の構成と画像出力方法および
音声出力方法を例にとって説明する。
力を行うコンピュータ装置の構成と画像出力方法および
音声出力方法を例にとって説明する。
【0003】(1)画像出力方法 従来のゲーム用コンピュータ装置においてはビデオ画面
に表示する方法として、速度やコストの点から通常のコ
ンピュータ装置とは異なるバックグラウンド(BG)と
スプライトと呼ばれる2種類の画面を重ね合わせる方式
をとっている。
に表示する方法として、速度やコストの点から通常のコ
ンピュータ装置とは異なるバックグラウンド(BG)と
スプライトと呼ばれる2種類の画面を重ね合わせる方式
をとっている。
【0004】バックグラウンドは、CRT画面の8ドッ
ト×8ドットを単位とするキャラクタ毎に、CRT画面
上の座標で示される表示位置、色、パターンの情報で定
義される。
ト×8ドットを単位とするキャラクタ毎に、CRT画面
上の座標で示される表示位置、色、パターンの情報で定
義される。
【0005】バックグラウンド画面は、図1に示すよう
に、コンピュータ内のメモリにおいてバックグラウンド
アトリビュートテーブル(BAT)とキャラクタジェネ
レータ(CG)というデータ形式で管理される。
に、コンピュータ内のメモリにおいてバックグラウンド
アトリビュートテーブル(BAT)とキャラクタジェネ
レータ(CG)というデータ形式で管理される。
【0006】BATは、仮想画面の各キャラクタ位置に
どのようなキャラクタをどのような色で表示するかを指
定するためにRAM中に設定したテーブルで、CGカラ
ーとキャラクタコードで構成されている。キャラクタコ
ードには、RAM内のCGで定義されているキャラクタ
の番号が設定されている。
どのようなキャラクタをどのような色で表示するかを指
定するためにRAM中に設定したテーブルで、CGカラ
ーとキャラクタコードで構成されている。キャラクタコ
ードには、RAM内のCGで定義されているキャラクタ
の番号が設定されている。
【0007】CGは、BATのキャラクタコードに対応
する実際のキャラクタのパターンが登録されている。C
Gは色モードに対応して何面かで構成される。たとえば
4色モードでは2面、16色モードでは4面から構成さ
れる。面は手前からCH0〜CH3のように名づける。
する実際のキャラクタのパターンが登録されている。C
Gは色モードに対応して何面かで構成される。たとえば
4色モードでは2面、16色モードでは4面から構成さ
れる。面は手前からCH0〜CH3のように名づける。
【0008】色はCH0〜CH3の対応するビットの合
計値として表せる。図2に例を示す。図は16色モード
の場合で、CH0〜CH3の対応するビット値をb0、
b1、b2、b3とすると、カラー番号cは c=b0×20+b1×21+b2×22+b3×23 と求まる。
計値として表せる。図2に例を示す。図は16色モード
の場合で、CH0〜CH3の対応するビット値をb0、
b1、b2、b3とすると、カラー番号cは c=b0×20+b1×21+b2×22+b3×23 と求まる。
【0009】これをそのままカラー番号として扱うこと
もできるが、色数を多くするため、カラーパレットとと
いう概念を導入している。実際のカラー番号はこのパレ
ットによって決め、CGから求まったカラー番号を、カ
ラーパレットの位置をポイントするものして使ってい
る。
もできるが、色数を多くするため、カラーパレットとと
いう概念を導入している。実際のカラー番号はこのパレ
ットによって決め、CGから求まったカラー番号を、カ
ラーパレットの位置をポイントするものして使ってい
る。
【0010】カラーパレットを利用する場合は、BAT
のキャラクタコードはCGのアドレスを示し、キャラク
タコードを変えるだでけでどのCGを使うかが決まる。
一方、CG COLORはCGのカラー番号とともに使
い、カラーパレットの色を決定する。すなわち、図3で
示してあるように、CG COLORによってカラーブ
ロックが決まり、さらにCGのカラー番号によってカラ
ーブロック内の色が決定される。
のキャラクタコードはCGのアドレスを示し、キャラク
タコードを変えるだでけでどのCGを使うかが決まる。
一方、CG COLORはCGのカラー番号とともに使
い、カラーパレットの色を決定する。すなわち、図3で
示してあるように、CG COLORによってカラーブ
ロックが決まり、さらにCGのカラー番号によってカラ
ーブロック内の色が決定される。
【0011】CG COLORは4ビットであるから1
6ブロック(=24)がポイントでき、CGカラー番号
がやはり4ビットの16色がポイントできるから、両方
を合計すると256(=16×16)色のうちから16
色を選択して表示することになる。
6ブロック(=24)がポイントでき、CGカラー番号
がやはり4ビットの16色がポイントできるから、両方
を合計すると256(=16×16)色のうちから16
色を選択して表示することになる。
【0012】メモリには仮想画面が定義されている。仮
想画面は、CRT画面(実画面)より大きく取ってあ
る。画像データのアドレスを仮想画面上で垂直あるいは
水平にずらして出力することによって、実画面上でスク
ロールが実現できる。
想画面は、CRT画面(実画面)より大きく取ってあ
る。画像データのアドレスを仮想画面上で垂直あるいは
水平にずらして出力することによって、実画面上でスク
ロールが実現できる。
【0013】CRTでは、水平同期信号及び垂直同期信
号によって映像出力制御を行っている。NTSC方式で
は525本の走査線があり、ODD/EVENのフィー
ルドの走査を交互に行っているが、普通のゲーム装置で
は出力する走査線のフィールドを一方に限定し、画像表
示を行っている。
号によって映像出力制御を行っている。NTSC方式で
は525本の走査線があり、ODD/EVENのフィー
ルドの走査を交互に行っているが、普通のゲーム装置で
は出力する走査線のフィールドを一方に限定し、画像表
示を行っている。
【0014】1走査線毎の出力制御は水平同期信号、1
画面毎の出力制御は垂直同期信号に同期させている。水
平同期より垂直同期のほうが帰線期間が大きく、データ
の取り込み、処理をこの期間で行う。上述の方法で設定
されたBG画面は、CRT画面のラスタ走査位置を検出
して、各キャラクタの表示位置に対応するキャラクタの
情報を映像信号に変換して画面に出力する。
画面毎の出力制御は垂直同期信号に同期させている。水
平同期より垂直同期のほうが帰線期間が大きく、データ
の取り込み、処理をこの期間で行う。上述の方法で設定
されたBG画面は、CRT画面のラスタ走査位置を検出
して、各キャラクタの表示位置に対応するキャラクタの
情報を映像信号に変換して画面に出力する。
【0015】画像表示の特殊技法として、画像の回転、
複数画面の合成が行われている。BG画像などを回転さ
せようとするときは、あらかじめ表示角度の異なる別の
BG画像を定義しておき、表示を切り替えて回転してい
るように見せるか、あるいはマトリックス座標計算を行
って回転後の画像を計算によって作って次々に表示して
いる。
複数画面の合成が行われている。BG画像などを回転さ
せようとするときは、あらかじめ表示角度の異なる別の
BG画像を定義しておき、表示を切り替えて回転してい
るように見せるか、あるいはマトリックス座標計算を行
って回転後の画像を計算によって作って次々に表示して
いる。
【0016】BG画面を複数枚もたせて合成する場合
は、各画面データを別々のバスでビデオエンコーダで受
け、ビデオ画面に表示している。表示するBG画面に選
択するためには途中にフェーダー装置を設け、表示する
BG画面輝度を100%とし、他のBG画面輝度を0%
と設定し、出力切り換えを行っている。従来のコンピュ
ータゲーム装置ではBG画面は1面のみの取り扱いが多
い。
は、各画面データを別々のバスでビデオエンコーダで受
け、ビデオ画面に表示している。表示するBG画面に選
択するためには途中にフェーダー装置を設け、表示する
BG画面輝度を100%とし、他のBG画面輝度を0%
と設定し、出力切り換えを行っている。従来のコンピュ
ータゲーム装置ではBG画面は1面のみの取り扱いが多
い。
【0017】(2)音声出力方法 コンピュータ装置に用いる音源は、音声信号がすべて数
値として得られ、加減乗除の演算で容易に波形の合成を
行うことが出来るデジタル方式である。ゲーム向けコン
ピュータ装置には、データ量の小さい、プログラマブル
サウンドジェネレータ(PSG)が多用されている。P
SGは、一定周期分の波形データから演算で振幅変更、
周波数変調等を行って作りだした音声波形を発生させて
いる。
値として得られ、加減乗除の演算で容易に波形の合成を
行うことが出来るデジタル方式である。ゲーム向けコン
ピュータ装置には、データ量の小さい、プログラマブル
サウンドジェネレータ(PSG)が多用されている。P
SGは、一定周期分の波形データから演算で振幅変更、
周波数変調等を行って作りだした音声波形を発生させて
いる。
【0018】音源を得るには、PSGのようにプログラ
ミングにより波形を作り出して音声を発生させる方法の
ほか、目的とするアナログ音を、デジタル信号に変換し
て高音質の音源を得る方法もある。
ミングにより波形を作り出して音声を発生させる方法の
ほか、目的とするアナログ音を、デジタル信号に変換し
て高音質の音源を得る方法もある。
【0019】音声信号のデジタル化には、パルス符号変
調方式(PCM)が利用されている。PCMはアナログ
信号を一定の時間間隔で標本化し、測定値を量子化して
得られた数値を二進数に変換することによりデジタルデ
ータを得る方法である。
調方式(PCM)が利用されている。PCMはアナログ
信号を一定の時間間隔で標本化し、測定値を量子化して
得られた数値を二進数に変換することによりデジタルデ
ータを得る方法である。
【0020】ゲーム向けコンピュータ装置には、適応差
分PCM方式(ADPCM)が利用されている。ADP
CMは、隣接するサンプルの値の差をとって量子化し、
データ量を減少させた差分PCN(DPCM)をさらに
改良し、差分が大きいときは標本化のピッチを小さく
し、差分が小さいときはピッチを大きくすることによっ
て、さらにデータを圧縮し、少ないデータ量で音を再現
するものである。PCMデータは、スケール値及びスケ
ールレベルで構成される圧縮・伸張係数によって、デー
タ量の少ないADPCMデータと相互変換される。
分PCM方式(ADPCM)が利用されている。ADP
CMは、隣接するサンプルの値の差をとって量子化し、
データ量を減少させた差分PCN(DPCM)をさらに
改良し、差分が大きいときは標本化のピッチを小さく
し、差分が小さいときはピッチを大きくすることによっ
て、さらにデータを圧縮し、少ないデータ量で音を再現
するものである。PCMデータは、スケール値及びスケ
ールレベルで構成される圧縮・伸張係数によって、デー
タ量の少ないADPCMデータと相互変換される。
【0021】ADPCMは、圧縮率を示すサンプリング
周波数が大きい方が、音質が優れている。ゲーム向けコ
ンピュータ装置では、取り扱えるデータ量に基づき、サ
ンプリング周波数は16kHz前後が最高となってい
る。
周波数が大きい方が、音質が優れている。ゲーム向けコ
ンピュータ装置では、取り扱えるデータ量に基づき、サ
ンプリング周波数は16kHz前後が最高となってい
る。
【0022】記憶装置からADPCMデータをCPUに
よって読み出し、ADPCMデコーダがスケール値およ
びスケールレベルを参照して、PCMデータに伸張し、
音声再生をおこなう。サンプリング周波数に応じた再生
レートは、デコーダ内蔵の同期信号発生回路によって制
御されている。
よって読み出し、ADPCMデコーダがスケール値およ
びスケールレベルを参照して、PCMデータに伸張し、
音声再生をおこなう。サンプリング周波数に応じた再生
レートは、デコーダ内蔵の同期信号発生回路によって制
御されている。
【0023】上記のような画像出力および音声出力を行
うコンピュータ装置における、CPUから内部メモリの
RAMにアクセス後のアドレスの更新は、CPUが何ら
かのプログラムによって行うか、値の自動加算、いわゆ
る増分指定によって行われている。
うコンピュータ装置における、CPUから内部メモリの
RAMにアクセス後のアドレスの更新は、CPUが何ら
かのプログラムによって行うか、値の自動加算、いわゆ
る増分指定によって行われている。
【0024】たとえば32ブロックごとのデータアクセ
スするには、まず呼び出しデータの最初のアドレスを指
定してからデータアクセスをし、次からはそのアドレス
に増分を加えながら順次同じアクセス処理をループさせ
ている。この方法では増分の値を変えることで連続また
は飛び飛びにメモリアクセスが行える。
スするには、まず呼び出しデータの最初のアドレスを指
定してからデータアクセスをし、次からはそのアドレス
に増分を加えながら順次同じアクセス処理をループさせ
ている。この方法では増分の値を変えることで連続また
は飛び飛びにメモリアクセスが行える。
【0025】
【発明が解決しようとする課題】以上のように、従来の
ゲーム向けコンピュータ装置では、BG画像データは、
通常8×8ドットを1ブロックとする外部ブロックシー
ケンシャルと呼ばれるタイプのデータのみで、画像出力
はRGB方式によるのが普通である。
ゲーム向けコンピュータ装置では、BG画像データは、
通常8×8ドットを1ブロックとする外部ブロックシー
ケンシャルと呼ばれるタイプのデータのみで、画像出力
はRGB方式によるのが普通である。
【0026】しかし、これでは出力画像が比較的単純な
ものしか出せず、より多様な画像データを取り扱えるよ
うな機能が望まれている。各種の画像としては、連続色
調の自然画や平坦な色調の画像の動画あるいは静画など
が考えられる。
ものしか出せず、より多様な画像データを取り扱えるよ
うな機能が望まれている。各種の画像としては、連続色
調の自然画や平坦な色調の画像の動画あるいは静画など
が考えられる。
【0027】従来の外部ブロックシーケンシャルタイプ
のデータ方式は、処理データ量が大きくなる場合、とく
に自然画には対応するのは容易ではない。ゲーム向けコ
ンピュータ装置で、自然画、動画の表示が出来るように
するには各種の画像データ処理を行う必要がある。
のデータ方式は、処理データ量が大きくなる場合、とく
に自然画には対応するのは容易ではない。ゲーム向けコ
ンピュータ装置で、自然画、動画の表示が出来るように
するには各種の画像データ処理を行う必要がある。
【0028】また、外部ブロックシーケンシャル以外の
形式のデータを従来通りの比較的単純なRAM構造を持
つコンピュータ装置で取り扱うと処理速度の低下が問題
となる。
形式のデータを従来通りの比較的単純なRAM構造を持
つコンピュータ装置で取り扱うと処理速度の低下が問題
となる。
【0029】自然画像などで画面を形成するためのデー
タ量はかなり大きく、典型的な512×512画素のカ
ラー画像でRGBの各色の輝度を8ビットであらわす
と、カラー画面1面は、512×512×3バイトで、
約768Kバイトになる。取り扱うデータ量やデータ種
類が増えても処理速度を落とさないために、RAMの有
効利用を図る必要がある。
タ量はかなり大きく、典型的な512×512画素のカ
ラー画像でRGBの各色の輝度を8ビットであらわす
と、カラー画面1面は、512×512×3バイトで、
約768Kバイトになる。取り扱うデータ量やデータ種
類が増えても処理速度を落とさないために、RAMの有
効利用を図る必要がある。
【0030】RAM中に各種モードの異なるデータが存
在する場合、すべてのモードを同一のデータアレンジに
統一しておけば取扱いは簡単になるが、効率的な利用は
出来ない。扱うデータのモードによってRAM内のデー
タアレンジを異なったものに設計する必要がある。
在する場合、すべてのモードを同一のデータアレンジに
統一しておけば取扱いは簡単になるが、効率的な利用は
出来ない。扱うデータのモードによってRAM内のデー
タアレンジを異なったものに設計する必要がある。
【0031】RAM内のデータアレンジを多様化させる
と、当然そのデータモードに合わせたデータアクセスが
必要となってくる。ところが、多種のデータアレンジ構
造にすると、アドレス計算の処理が複雑になるという別
の問題が生じる。そこでデータアレンジ構造が複雑なR
AMに対応できるメモリアクセス装置が必要となる。
と、当然そのデータモードに合わせたデータアクセスが
必要となってくる。ところが、多種のデータアレンジ構
造にすると、アドレス計算の処理が複雑になるという別
の問題が生じる。そこでデータアレンジ構造が複雑なR
AMに対応できるメモリアクセス装置が必要となる。
【0032】コンピュータゲーム装置は1秒間に数十枚
の画面を表示しながら画面表示の間に必要なデータ処理
をしなければならないので、水平同期期間(HSYN
C)ないし垂直同期期間(VSYNC)に対処しなけれ
ばならない。
の画面を表示しながら画面表示の間に必要なデータ処理
をしなければならないので、水平同期期間(HSYN
C)ないし垂直同期期間(VSYNC)に対処しなけれ
ばならない。
【0033】そのような理由で従来、コンピュータゲー
ム装置では回転、拡大、縮小といったグラフィック処理
は困難であった。BG画面の重ね合わせも従来はフェー
ダーを用いていたが、多種の画像データを取扱い、合成
したいBG画面が増えるため、回路が複雑となり、CP
Uにたいする負担が大きくなるという難点がある。
ム装置では回転、拡大、縮小といったグラフィック処理
は困難であった。BG画面の重ね合わせも従来はフェー
ダーを用いていたが、多種の画像データを取扱い、合成
したいBG画面が増えるため、回路が複雑となり、CP
Uにたいする負担が大きくなるという難点がある。
【0034】8×8ブロックの従来のBG画像データを
1画面分取り扱うには、HSYNCあるいはVSYNC
の同期期間の間でブロックデータをアクセスして処理す
るだけで十分であった。しかしBGデータの種類、BG
画面数を増やそうとすると、ブロック単位のアクセスだ
けでは対応できず、HSYNCあるいはVSYNC同期
期間でのアクセスでは画像処理を行うことは困難であ
る。
1画面分取り扱うには、HSYNCあるいはVSYNC
の同期期間の間でブロックデータをアクセスして処理す
るだけで十分であった。しかしBGデータの種類、BG
画面数を増やそうとすると、ブロック単位のアクセスだ
けでは対応できず、HSYNCあるいはVSYNC同期
期間でのアクセスでは画像処理を行うことは困難であ
る。
【0035】音声データ処理についても、従来のADP
CMはサンプリング周波数は16kHz程度が最高で、
聞き取りにくい等、音質に問題がある。ADPCMの音
質を改善するため、サンプリング周波数を大きくする
と、データ量が増え、各種の画像データをPSGデー
タ、ADPCMデータとともに取り扱うと、上述したよ
うな処理速度の低下、データアクセスの複雑化といった
問題が増長される。
CMはサンプリング周波数は16kHz程度が最高で、
聞き取りにくい等、音質に問題がある。ADPCMの音
質を改善するため、サンプリング周波数を大きくする
と、データ量が増え、各種の画像データをPSGデー
タ、ADPCMデータとともに取り扱うと、上述したよ
うな処理速度の低下、データアクセスの複雑化といった
問題が増長される。
【0036】本発明は、各種画像データを複数音声デー
タと併せて処理し、多画面の合成を行うことのできる、
高機能コンピュータ装置を得ることを目的とする。
タと併せて処理し、多画面の合成を行うことのできる、
高機能コンピュータ装置を得ることを目的とする。
【0037】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の装置では、(1)外部ブロックシーケン
シャル、(2)外部ドットシーケンシャル、(3)内部
ドットシーケンシャルの3種の画像データを取り扱うも
のとし、色データの指定には、色指定が特定の色数より
多い場合にYUVの色データを使用し、特定の色数以下
の色を利用する場合は、カラーパレットを使用する。以
下にYUV方式を元に本発明の装置で処理できるBG画
像データ形式について説明する。
めに、本発明の装置では、(1)外部ブロックシーケン
シャル、(2)外部ドットシーケンシャル、(3)内部
ドットシーケンシャルの3種の画像データを取り扱うも
のとし、色データの指定には、色指定が特定の色数より
多い場合にYUVの色データを使用し、特定の色数以下
の色を利用する場合は、カラーパレットを使用する。以
下にYUV方式を元に本発明の装置で処理できるBG画
像データ形式について説明する。
【0038】(1)外部ブロックシーケンシャル BATは、図4に示すようにパレットバンクとキャラク
タコードで構成される。パレットバンクは、ビデオエン
コーダ部内のバンクを示す。カラーパレットが256色
を持ち、パレットバンクによってその中の16色のグル
ープを決定する例について説明する。
タコードで構成される。パレットバンクは、ビデオエン
コーダ部内のバンクを示す。カラーパレットが256色
を持ち、パレットバンクによってその中の16色のグル
ープを決定する例について説明する。
【0039】この例では、パレットバンクが有効なのは
4色モードと16色モードのみで、他のモードでは無視
される。キャラクタコードはCGをポイントするもの
で、このコードとCGアドレスレジスタとで実際のCG
アドレスが求まる。
4色モードと16色モードのみで、他のモードでは無視
される。キャラクタコードはCGをポイントするもの
で、このコードとCGアドレスレジスタとで実際のCG
アドレスが求まる。
【0040】CGは8×8ドット構成でキャラクタパタ
ーンを決める。1ドットの表示色を決める長さは色モー
ドによって異なる。同時に使用する色の数をmとする
と、1ドット表示に必要なビット数nは、 n=Log2m で求まる。
ーンを決める。1ドットの表示色を決める長さは色モー
ドによって異なる。同時に使用する色の数をmとする
と、1ドット表示に必要なビット数nは、 n=Log2m で求まる。
【0041】mを4、16、256、64K、16M色
モードとすると、nは2、4、8、16、24ビットと
なる。ただしRAMは16ビット(=1ワード)でアド
レスアレンジメントされているから、m=16Mでは3
2ビットで2ドットを表現する。
モードとすると、nは2、4、8、16、24ビットと
なる。ただしRAMは16ビット(=1ワード)でアド
レスアレンジメントされているから、m=16Mでは3
2ビットで2ドットを表現する。
【0042】図5のpi,jの(i,j)はキャラクタの
ドット位置(行,列)を表し、pはパレット番号を表
す。
ドット位置(行,列)を表し、pはパレット番号を表
す。
【0043】図6は4色、図7は16色、図8は256
色モードに対するRAM上のビット構成を示す図であ
る。m=4〜256色モードにおいて、カラーパレット
の位置(色)を指定するものである。カラーパレットは
256色分の大きさであるから、256色モードではカ
ラーパレット全体を直接ポイントできる。
色モードに対するRAM上のビット構成を示す図であ
る。m=4〜256色モードにおいて、カラーパレット
の位置(色)を指定するものである。カラーパレットは
256色分の大きさであるから、256色モードではカ
ラーパレット全体を直接ポイントできる。
【0044】したがって、256色モードではBATの
パレットバンクで使用する色の範囲を選択する必要がな
いから、パレットバンクは256色モードでは不要とな
る。
パレットバンクで使用する色の範囲を選択する必要がな
いから、パレットバンクは256色モードでは不要とな
る。
【0045】図9は64K色、図10は16M色モード
に対するRAM上のビット構成を示す図である。64K
色、16M色モードではカラーパレットは使わず、直接
色データを指定する。64K色モードではYUV(Y8
ビット、U4ビット、V4ビット)で1ドット分の色デ
ータを指定する。
に対するRAM上のビット構成を示す図である。64K
色、16M色モードではカラーパレットは使わず、直接
色データを指定する。64K色モードではYUV(Y8
ビット、U4ビット、V4ビット)で1ドット分の色デ
ータを指定する。
【0046】16M色モードではYYUV(Y8ビッ
ト、Y8ビット、U8ビット、V8ビット)で2ドット
分の色データを指定する。最初のYは1ドット目の輝度
を表し、次のYは2ドット目の輝度を表す。UとVは1
ドット目、2ドット目共通の色差を表す。
ト、Y8ビット、U8ビット、V8ビット)で2ドット
分の色データを指定する。最初のYは1ドット目の輝度
を表し、次のYは2ドット目の輝度を表す。UとVは1
ドット目、2ドット目共通の色差を表す。
【0047】自然画像では隣合う色は極端に違わないの
で、輝度だけの対処で十分に対応できる。これによっ
て、キャラクタの定義サイズを縮めることができ、結果
として64K色と同じサイズ(64ワード)でキャラク
タパターンが定義できるようになっている。
で、輝度だけの対処で十分に対応できる。これによっ
て、キャラクタの定義サイズを縮めることができ、結果
として64K色と同じサイズ(64ワード)でキャラク
タパターンが定義できるようになっている。
【0048】(2)外部ドットシーケンシャル 外部ドットシーケンシャルも基本的には外部ブロックシ
ーケンシャルと同じである。ただ外部ドットシーケンシ
ャルの場合は、データは、ブロック(=キャラクタ)単
位ではなく、ドット単位の扱いとなる。したがって、図
9、図10のテーブルの1行だけが外部ドットシーケン
シャルのCG定義となる。ただし16M色モードでは2
行2ドット定義である。
ーケンシャルと同じである。ただ外部ドットシーケンシ
ャルの場合は、データは、ブロック(=キャラクタ)単
位ではなく、ドット単位の扱いとなる。したがって、図
9、図10のテーブルの1行だけが外部ドットシーケン
シャルのCG定義となる。ただし16M色モードでは2
行2ドット定義である。
【0049】時間あるいは位置に関して色変化が連続的
に観察されるように画像表示する場合、外部ドットシー
ケンシャルは、メモリを有効に利用出来る。色変化を擬
連続的に表現するには、多色モードが使える外部ブロッ
クシーケンシャルでも、可能だが、ドット単位に色デー
タを持つために必要なCGサイズは、外部ブロックシー
ケンシャルでは64×(CGの数)ワードが必要である
のに対して、外部ドットシーケンシャルでは16M色モ
ードで2×(CGの数)ワード、64K色モードでは1
×(CGの数)ワードですむ。
に観察されるように画像表示する場合、外部ドットシー
ケンシャルは、メモリを有効に利用出来る。色変化を擬
連続的に表現するには、多色モードが使える外部ブロッ
クシーケンシャルでも、可能だが、ドット単位に色デー
タを持つために必要なCGサイズは、外部ブロックシー
ケンシャルでは64×(CGの数)ワードが必要である
のに対して、外部ドットシーケンシャルでは16M色モ
ードで2×(CGの数)ワード、64K色モードでは1
×(CGの数)ワードですむ。
【0050】(3)内部ドットシーケンシャル 内部ドットシーケンシャルは、(1)(2)とは異な
り、ビットマップ方式で、イメージスキャナなどで読み
込んだ自然画像をそのまま表示するデータ形式である。
ユーザーが画像データを定義する必要がないため、BA
Tはない。
り、ビットマップ方式で、イメージスキャナなどで読み
込んだ自然画像をそのまま表示するデータ形式である。
ユーザーが画像データを定義する必要がないため、BA
Tはない。
【0051】本データ形式には、4、16、256、6
4K、16M色のモードがある。外部ドットシーケンシ
ャルと同様に、ドット単位のカラー定義を行うデータ形
式である。16M色モードでは、YYUVの2ワードで
2ドットを定義することができる。16M色という豊富
な色を小さなCGサイズで定義でき、しかも、再現性に
悪影響を与えることはない。もちろん前出の2種のデー
タ形式でも、16M色モードは使える。しかし、内部ド
ットシーケンシャルは、自然画を扱い、ドット単位に色
データを持つ必要がある場合には、利用価値が高い。
4K、16M色のモードがある。外部ドットシーケンシ
ャルと同様に、ドット単位のカラー定義を行うデータ形
式である。16M色モードでは、YYUVの2ワードで
2ドットを定義することができる。16M色という豊富
な色を小さなCGサイズで定義でき、しかも、再現性に
悪影響を与えることはない。もちろん前出の2種のデー
タ形式でも、16M色モードは使える。しかし、内部ド
ットシーケンシャルは、自然画を扱い、ドット単位に色
データを持つ必要がある場合には、利用価値が高い。
【0052】
【実施例】以下に本発明のコンピュータ装置について図
面と共に説明する。図11は本発明の一例における情報
処理装置のブロック図である。
面と共に説明する。図11は本発明の一例における情報
処理装置のブロック図である。
【0053】図11を基づいて本発明の装置の概略を説
明する。本発明の情報処理装置は、CDーROM等のゲ
ームソフト記録媒体、32ビットCPU、画像・音声デ
ータ転送制御と各装置のインターフェースを主とするコ
ントロールユニット、画像データ伸張変換ユニット、画
像データ出力ユニット、音声データ出力ユニット、ビデ
オエンコーダユニット、VDPユニットなどで構成され
ている。各ユニット専用にK−RAM、M−RAM、R
−RAM、V−RAMといったメモリを保有している。
明する。本発明の情報処理装置は、CDーROM等のゲ
ームソフト記録媒体、32ビットCPU、画像・音声デ
ータ転送制御と各装置のインターフェースを主とするコ
ントロールユニット、画像データ伸張変換ユニット、画
像データ出力ユニット、音声データ出力ユニット、ビデ
オエンコーダユニット、VDPユニットなどで構成され
ている。各ユニット専用にK−RAM、M−RAM、R
−RAM、V−RAMといったメモリを保有している。
【0054】CPUはメモリサポートを通じて直接DR
AMを制御できるメモリ制御機能と、I/Oポートを通
じて様々な周辺機器と通信できるI/O制御機能を持っ
ている。また、タイマとパラレル入出力ポートと割り込
み制御機構も備えている。
AMを制御できるメモリ制御機能と、I/Oポートを通
じて様々な周辺機器と通信できるI/O制御機能を持っ
ている。また、タイマとパラレル入出力ポートと割り込
み制御機構も備えている。
【0055】CPUがVRAMに書き込んだ表示データ
はVDPユニットが読みだし、データをビデオエンコー
ダユニットへ送ることで画面に表示される。VDPユニ
ットには、従来通りの8×8ブロックの外部ブロックシ
ーケンシャル形式のバックグラウンドとスプライトの組
合せによる画面が最大2面得られる。
はVDPユニットが読みだし、データをビデオエンコー
ダユニットへ送ることで画面に表示される。VDPユニ
ットには、従来通りの8×8ブロックの外部ブロックシ
ーケンシャル形式のバックグラウンドとスプライトの組
合せによる画面が最大2面得られる。
【0056】コントローラユニットはSCSIコントロ
ーラを内蔵し、CD−ROMなどの外部記憶装置からS
CSIインターフェースを介して画像や音声などのデー
タを取り込む。取り込まれたデータはいったんK−RA
Mにバッファリングされる。コントローラユニットには
DRAMコントローラが内蔵され、この働きによりK−
RAMに蓄えられたデータは決められたタイミングで読
み出される。さらにバックグラウンド画面機能を有し、
前記各種データのバッファとバックグラウンド画面用V
RAMを共有している。
ーラを内蔵し、CD−ROMなどの外部記憶装置からS
CSIインターフェースを介して画像や音声などのデー
タを取り込む。取り込まれたデータはいったんK−RA
Mにバッファリングされる。コントローラユニットには
DRAMコントローラが内蔵され、この働きによりK−
RAMに蓄えられたデータは決められたタイミングで読
み出される。さらにバックグラウンド画面機能を有し、
前記各種データのバッファとバックグラウンド画面用V
RAMを共有している。
【0057】自然画バックグラウンド画像データは、コ
ントローラユニット内で1ドットデータ単位でプライオ
リティ判定を行ってビデオエンコーダユニットに送り出
す。
ントローラユニット内で1ドットデータ単位でプライオ
リティ判定を行ってビデオエンコーダユニットに送り出
す。
【0058】データ圧縮された動画像(フルカラー、パ
レット)データは画像データ伸長ユニットに送る。画像
データ伸長ユニットはデータの伸長を行った後ビデオエ
ンコーダユニットに送る。画像データ伸張ユニットで
は、自然画動画向けのDCT変換およびハフマン符号化
方式圧縮データ、アニメーション動画向けのランレング
ス符号化方式圧縮データを取り扱うことが出来る。逆D
CT変換手段、逆量子化手段、ハフマン符号化復号手
段、ランレングス符号化復号手段を備えている。
レット)データは画像データ伸長ユニットに送る。画像
データ伸長ユニットはデータの伸長を行った後ビデオエ
ンコーダユニットに送る。画像データ伸張ユニットで
は、自然画動画向けのDCT変換およびハフマン符号化
方式圧縮データ、アニメーション動画向けのランレング
ス符号化方式圧縮データを取り扱うことが出来る。逆D
CT変換手段、逆量子化手段、ハフマン符号化復号手
段、ランレングス符号化復号手段を備えている。
【0059】ビデオエンコーダユニットではVDPユニ
ット、コントローラユニット、画像データ伸長ユニット
から送られてきたVDP画像、自然画バックグラウンド
画像、動画像(フルカラー、パレット)データの重ね合
わせ処理、カラーパレット再生、特殊効果処理、および
D/A変換などの処理を施して出力し、さらに外部回路
によって、最終的にNTSC信号にエンコードされた画
像信号が出力される。
ット、コントローラユニット、画像データ伸長ユニット
から送られてきたVDP画像、自然画バックグラウンド
画像、動画像(フルカラー、パレット)データの重ね合
わせ処理、カラーパレット再生、特殊効果処理、および
D/A変換などの処理を施して出力し、さらに外部回路
によって、最終的にNTSC信号にエンコードされた画
像信号が出力される。
【0060】CD−ROMなどから読み込まれたADP
CM音声データは、画像データと同様にKRAMでバッ
ファリングされた後に、コントローラユニットにより音
声データ出力ユニットへ送られ、再生される。
CM音声データは、画像データと同様にKRAMでバッ
ファリングされた後に、コントローラユニットにより音
声データ出力ユニットへ送られ、再生される。
【0061】以下に、本発明のコンピュータ装置を構成
する各ユニットについて詳細に説明する。図12に示し
た本発明の情報処理装置を構成するCPUの内部アーキ
テクチャに基づき、CPUについて説明する。IPUは
命令処理ユニット、IFUは命令フェッチユニット、I
EUは命令実行ユニット、IOUはI/O制御ユニッ
ト、MCUはメモリ制御ユニットである。
する各ユニットについて詳細に説明する。図12に示し
た本発明の情報処理装置を構成するCPUの内部アーキ
テクチャに基づき、CPUについて説明する。IPUは
命令処理ユニット、IFUは命令フェッチユニット、I
EUは命令実行ユニット、IOUはI/O制御ユニッ
ト、MCUはメモリ制御ユニットである。
【0062】MCUはメインメモリ(DRAM)が直接
接続されているメモリポートを制御する。またメモリポ
ートに関するすべての制御信号を発生する。本アーキテ
クチャは8ビットバイトアドレッシングアーキテクチャ
を採用しているから、すべてのデータはバイトもしくは
その整数倍で扱う。本システムでは、1ワードは4バイ
ト(32ビット)である。
接続されているメモリポートを制御する。またメモリポ
ートに関するすべての制御信号を発生する。本アーキテ
クチャは8ビットバイトアドレッシングアーキテクチャ
を採用しているから、すべてのデータはバイトもしくは
その整数倍で扱う。本システムでは、1ワードは4バイ
ト(32ビット)である。
【0063】メモリはアレイから構成される。1つのア
レイのアドレス方向の深さ(アレイ中のワード数)は、
使用するチップのアドレス方向の深さで決まる。例え
ば、256K×nのDRAMでは1アレイあたり256
Kワードである。アレイを構成するチップ数は、DRA
Mのデータポートの本数で決まる。図13は256Kワ
ードサイズのDRAMの例である。
レイのアドレス方向の深さ(アレイ中のワード数)は、
使用するチップのアドレス方向の深さで決まる。例え
ば、256K×nのDRAMでは1アレイあたり256
Kワードである。アレイを構成するチップ数は、DRA
Mのデータポートの本数で決まる。図13は256Kワ
ードサイズのDRAMの例である。
【0064】本システムでは64K×16、128K×
8、256K×4、256K×4、1M×4、512K
×8などのメモリ構成のDRAMが使用できる。詳細を
図14に示す。どのようなメモリ構成であるか、メモリ
設定レジスタによって指定できる。MCUにシステムを
実行前に知らせておけば、あとはCUがメモリ管理をし
てくれる。
8、256K×4、256K×4、1M×4、512K
×8などのメモリ構成のDRAMが使用できる。詳細を
図14に示す。どのようなメモリ構成であるか、メモリ
設定レジスタによって指定できる。MCUにシステムを
実行前に知らせておけば、あとはCUがメモリ管理をし
てくれる。
【0065】従来ならこのようなメモリ構成に対してデ
コード用ICが必要であったが、本発明ではメモリコン
トローラ(MCU)にレジスタを用意し、メモリ構成と
リフレッシュタイマの設定がプログラムで行えるように
している。レジスタは特殊レジスタ転送命令でアドレシ
ングできる。
コード用ICが必要であったが、本発明ではメモリコン
トローラ(MCU)にレジスタを用意し、メモリ構成と
リフレッシュタイマの設定がプログラムで行えるように
している。レジスタは特殊レジスタ転送命令でアドレシ
ングできる。
【0066】図15に示すように、レジスタはMCUの
特殊ハードウェアレジスタ空間<バンク3、アドレス4
−7>にマップされている。メモリ設定レジスタはバン
ク3のアドレス4に32ビット(4バイト)の大きさで
確保されている。またリフレッシュタイムを指定するエ
リアは同バンクのアドレス5に用意されている。メモリ
設定レジスタの内容は以下の通りである。
特殊ハードウェアレジスタ空間<バンク3、アドレス4
−7>にマップされている。メモリ設定レジスタはバン
ク3のアドレス4に32ビット(4バイト)の大きさで
確保されている。またリフレッシュタイムを指定するエ
リアは同バンクのアドレス5に用意されている。メモリ
設定レジスタの内容は以下の通りである。
【0067】 ROW_SIZE(ローサイズ) 000 8ビット 001 9ビット 010 10ビット 011 11ビット 100 12ビット COL_SIZE(カラムサイズ) 00 8ビット 01 9ビット 10 10ビット 11 11ビット ARRAYS(アレイサイズ) 0 1アレイ 1 2アレイ REFRESH_EN(リフレッシュ許可) 0 リフレッシュ禁止 1 リフレッシュ許可
【0068】ROW_SIZEとCOL_SIZEの組
み合せによって、図14でDRAMの形式が決まる。た
とえば、
み合せによって、図14でDRAMの形式が決まる。た
とえば、
【0069】ROW_SIZE=2(=(010)2、
すなわち10ビット) COL_SIZE=1(=(01)2)、すなわち9ビ
ット) とすれば、図14の表からROW×COL=10×9す
なわち512K×8のDRAM構成を指定したことにな
る。さらに ARRYAYS=0 とすれば、1アレイでチップ数は4となる。
すなわち10ビット) COL_SIZE=1(=(01)2)、すなわち9ビ
ット) とすれば、図14の表からROW×COL=10×9す
なわち512K×8のDRAM構成を指定したことにな
る。さらに ARRYAYS=0 とすれば、1アレイでチップ数は4となる。
【0070】次にリフレッシュサイクルについて説明す
る。メモリがある一定期間アクセスされないとメモリ内
のデータが消えてしまう。そこである一定期間アクセス
されない場合、メモリに対してリフレッシュ(電流を流
すしてメモリの活性化)させる必要がある。
る。メモリがある一定期間アクセスされないとメモリ内
のデータが消えてしまう。そこである一定期間アクセス
されない場合、メモリに対してリフレッシュ(電流を流
すしてメモリの活性化)させる必要がある。
【0071】リフレッシュサイクルはDRAMの構成に
よって異なるが、本発明ではDRAMの構成と同様に、
リフレッシュサイクル(タイム)もプログラム指定でき
るようにしてある。メモリリフレッシュは、図16に示
すようにリフレッシュタイマレジスタのビット0〜6に
よって制御され、ポートが自動的に行う。メモリ設定レ
ジスタでリフレッシュ許可を与えると、タイマカウンタ
とリフレッシュタイマレジスタの内容からリフレッシュ
サイクルが決まり、一定時間ごとにリフレッシュが発生
する。
よって異なるが、本発明ではDRAMの構成と同様に、
リフレッシュサイクル(タイム)もプログラム指定でき
るようにしてある。メモリリフレッシュは、図16に示
すようにリフレッシュタイマレジスタのビット0〜6に
よって制御され、ポートが自動的に行う。メモリ設定レ
ジスタでリフレッシュ許可を与えると、タイマカウンタ
とリフレッシュタイマレジスタの内容からリフレッシュ
サイクルが決まり、一定時間ごとにリフレッシュが発生
する。
【0072】リフレッシュタイマは、分周器、リフレッ
シュタイマレジスタ/タイマカウンタからなる。タイマ
クロックはシステムクロックの1/32で、分周器によ
って発生される。タイマクロックはタイマカウンタの入
力となる。
シュタイマレジスタ/タイマカウンタからなる。タイマ
クロックはシステムクロックの1/32で、分周器によ
って発生される。タイマクロックはタイマカウンタの入
力となる。
【0073】CPUがリフレッシュタイマ(バンク3、
アドレス5)に書き込みを行うと、データはタイマレジ
スタに書き込まれる。逆にCPUがリフレッシュタイマ
からデータを読み取ると、タイマカウンタの値が読み出
される。タイマレジスタは、リセット後0にリセットさ
れる。
アドレス5)に書き込みを行うと、データはタイマレジ
スタに書き込まれる。逆にCPUがリフレッシュタイマ
からデータを読み取ると、タイマカウンタの値が読み出
される。タイマレジスタは、リセット後0にリセットさ
れる。
【0074】タイマカウンタの計数が終了(0×7F)
するたびに、リフレッシュが要求される(0×7Fは1
6進数の7F)。タイマカウンタは計数が終了するま
で、各タイマクロックサイクルごとに加算が続けられ
る。計数が終了すると、タイマカウンタはリフレッシュ
タイマレジスタの内容で初期化され、計数が続けられ
る。
するたびに、リフレッシュが要求される(0×7Fは1
6進数の7F)。タイマカウンタは計数が終了するま
で、各タイマクロックサイクルごとに加算が続けられ
る。計数が終了すると、タイマカウンタはリフレッシュ
タイマレジスタの内容で初期化され、計数が続けられ
る。
【0075】メモリポート上のDRAMが規格化通りに
リフレッシュされるように保証すためには、リフレッシ
ュレジスタには、メモリリフレッシュサイクルの周期を
制御する数字がロードされなければならない。
リフレッシュされるように保証すためには、リフレッシ
ュレジスタには、メモリリフレッシュサイクルの周期を
制御する数字がロードされなければならない。
【0076】リフレッシュタイマレジスタには、DRA
Mリフレッシュ周期、DRAMリフレッシュサイクル
数、それとタイマクロックのクロック周期とから得られ
る数字をプログラムで設定する。すなわち、以下の計算
式に従って求める。
Mリフレッシュ周期、DRAMリフレッシュサイクル
数、それとタイマクロックのクロック周期とから得られ
る数字をプログラムで設定する。すなわち、以下の計算
式に従って求める。
【0077】リフレッシュタイマ=0×7F−サイクル
数 ここで サイクル数 =(リフレッシュ間隔)/(クロッ
ク周期) リフレッシュ間隔 =(リフレッシュ周期)/(リフレ
ッシュサイクル数)
数 ここで サイクル数 =(リフレッシュ間隔)/(クロッ
ク周期) リフレッシュ間隔 =(リフレッシュ周期)/(リフレ
ッシュサイクル数)
【0078】本MCUはCASビフォアRASリフレッ
シュを利用しているから、各リフレッシュサイクルでは
DRAMにアドレスを出力する必要はない。
シュを利用しているから、各リフレッシュサイクルでは
DRAMにアドレスを出力する必要はない。
【0079】図17は本発明の情報処理装置を構成する
コントロールユニットの詳細図である。図17に基づき
コントロールユニットについて説明する。コントローラ
ユニットは内蔵のSCSIコントローラでCD−ROM
などの外部記憶装置から各種データを読み取り、K−R
AMに蓄える。K−RAMには画像データ等の各種デー
タが一時的に保存され、その中には8ビットで1レコー
ドをなすものや16ビットで1レコードをなすようなさ
まざまな種類のデータが含まれている。内部ドットシー
ケンシャル、外部ドットシーケンシャル、ラスタ単位で
処理を行うアフィン変換処理手段、RAMアクセス用の
マイクロプログラム機能を備えている。
コントロールユニットの詳細図である。図17に基づき
コントロールユニットについて説明する。コントローラ
ユニットは内蔵のSCSIコントローラでCD−ROM
などの外部記憶装置から各種データを読み取り、K−R
AMに蓄える。K−RAMには画像データ等の各種デー
タが一時的に保存され、その中には8ビットで1レコー
ドをなすものや16ビットで1レコードをなすようなさ
まざまな種類のデータが含まれている。内部ドットシー
ケンシャル、外部ドットシーケンシャル、ラスタ単位で
処理を行うアフィン変換処理手段、RAMアクセス用の
マイクロプログラム機能を備えている。
【0080】コントローラユニットにあるアフィン変換
処理手段について説明する。アフィン変換(逆変換)は
(X0,Y0)を中心に拡大、縮小、回転を行う処理で
ある。変換式は図18のとおりである。ここで、 A=αcosθ B=−βsinθ C=αsinθ D=βcosθ α=X方向の縮小率 β=Y方向の縮小率 θ=回転角 (X0,Y0):回転の中心座標 (X1,Y1):逆変換後の座標 (X2,Y2):逆変換前の座標
処理手段について説明する。アフィン変換(逆変換)は
(X0,Y0)を中心に拡大、縮小、回転を行う処理で
ある。変換式は図18のとおりである。ここで、 A=αcosθ B=−βsinθ C=αsinθ D=βcosθ α=X方向の縮小率 β=Y方向の縮小率 θ=回転角 (X0,Y0):回転の中心座標 (X1,Y1):逆変換後の座標 (X2,Y2):逆変換前の座標
【0081】X方向の縮小率αをnとすると、X方向の
長さはn分の1となる。一方回転は、中心点をどの位置
に取るかによって、図形の移動位置が変わってくる。
長さはn分の1となる。一方回転は、中心点をどの位置
に取るかによって、図形の移動位置が変わってくる。
【0082】アフィン変換用の係数A、B、C、DはB
Gアフィン変換係数レジスタで設定し、回転の中心座標
はBGアフィン変換中心座標XおよびYレジスタで設定
する。そのレジスタの形式は図19のようになってい
る。係数A、B、C、Dおよび中心座標はX0、Y0は
図18に示された式の変数に対応する。係数は、レジス
タの上位8ビットに小数点以上の値を設定し、下位8ビ
ットに小数点以下を指定する。中心座標は原画座標系で
指定する。
Gアフィン変換係数レジスタで設定し、回転の中心座標
はBGアフィン変換中心座標XおよびYレジスタで設定
する。そのレジスタの形式は図19のようになってい
る。係数A、B、C、Dおよび中心座標はX0、Y0は
図18に示された式の変数に対応する。係数は、レジス
タの上位8ビットに小数点以上の値を設定し、下位8ビ
ットに小数点以下を指定する。中心座標は原画座標系で
指定する。
【0083】いずれのレジスタの値も1度設定したあと
は、次に新たに設定されるまで保持される。またレジス
タが有効になるのは、次のHSYNCからである。
は、次に新たに設定されるまで保持される。またレジス
タが有効になるのは、次のHSYNCからである。
【0084】アフィン変換処理手段を用いて、原画を縮
小して画像表示する一例を示す。図20は本発明のコン
ピュータ装置の動作を示す説明図である。図20では画
面上に真っ直の道が描かれている。それをコントロール
ユニットで縮小し、ビデオ画面に表示する。ビデオ画面
表示時は、道の上部を4分の1の幅にし、一番下は原画
サイズそのままにする。
小して画像表示する一例を示す。図20は本発明のコン
ピュータ装置の動作を示す説明図である。図20では画
面上に真っ直の道が描かれている。それをコントロール
ユニットで縮小し、ビデオ画面に表示する。ビデオ画面
表示時は、道の上部を4分の1の幅にし、一番下は原画
サイズそのままにする。
【0085】これを実現するには、X方向の縮小率αを α=3x(R−r)/R+1 のように各ラスタごとに計算する。
【0086】ここでRは(ラスタ数−1)、rはRから
始まり、ラスタごとに1ずつ減じていき、最後のラスタ
を表示する前には0となる値である。すなわち、αは画
面最上部を表示するときには4、最下部を表示するとき
には1となる。回転は行わないから回転角θは0、回転
の中心座標X0、Y0も0とする。
始まり、ラスタごとに1ずつ減じていき、最後のラスタ
を表示する前には0となる値である。すなわち、αは画
面最上部を表示するときには4、最下部を表示するとき
には1となる。回転は行わないから回転角θは0、回転
の中心座標X0、Y0も0とする。
【0087】したがってアフィン変換係数はA、B、
C、Dは A= αcos(θ)=α B=−βsin(θ)=0 C= αcos(θ)=α D= βsin(θ)=0 と求まる。表示される画像は、奥行き感を表現すること
が出来る。
C、Dは A= αcos(θ)=α B=−βsin(θ)=0 C= αcos(θ)=α D= βsin(θ)=0 と求まる。表示される画像は、奥行き感を表現すること
が出来る。
【0088】この処理のフローを図21に示す。ループ
中のr、AおよびCの計算は、HSYNC期間中に行
う。実際には水平同期期間割り込みが起きるので、この
割り込みでの処理となる。
中のr、AおよびCの計算は、HSYNC期間中に行
う。実際には水平同期期間割り込みが起きるので、この
割り込みでの処理となる。
【0089】以上の処理は縮小率を変えての表示である
が、一律に画面全体を縮小する場合には、図Uの初期処
理で縮小率αを求め、BGアフィン変換レジスタにその
値を設定しておくだけでよい。これは回転の場合も同様
である。
が、一律に画面全体を縮小する場合には、図Uの初期処
理で縮小率αを求め、BGアフィン変換レジスタにその
値を設定しておくだけでよい。これは回転の場合も同様
である。
【0090】コントローラユニットは、K−RAMのア
クセスを行う演算処理をコントローラチップにマイクロ
プログラムとして組み込んでおき、ユーザーがアクセス
のタイミングをレジスタで設定できるようにしている。
クセスを行う演算処理をコントローラチップにマイクロ
プログラムとして組み込んでおき、ユーザーがアクセス
のタイミングをレジスタで設定できるようにしている。
【0091】本発明ではVSYNCとHSYNCおよび
DCK(ドットクロック)が制御信号として利用できる
ようになっている。図22はHSYNCとDCKの関係
を示したもので、1HSYNC期間に約341DCKの
サイクルが含まれる。
DCK(ドットクロック)が制御信号として利用できる
ようになっている。図22はHSYNCとDCKの関係
を示したもので、1HSYNC期間に約341DCKの
サイクルが含まれる。
【0092】DCK(ドットクロック)サイクルはHS
YNCサイクルの約341分の1で、アクセスタイミン
グもドットクロックサイクルごとの指定になる。
YNCサイクルの約341分の1で、アクセスタイミン
グもドットクロックサイクルごとの指定になる。
【0093】マイクロプログラムのコントローラチップ
へのロードは、マイクロプログラムロードアドレスレジ
スタで行う。すなわち、このレジスタのアドレスにチッ
プ内の格納場所の初期アドレスを指定すると、マイクロ
プログラムがロードする。ただしこのとき、マイクロプ
ログラム制御レジスタのMPSW=0としておく必要が
ある。
へのロードは、マイクロプログラムロードアドレスレジ
スタで行う。すなわち、このレジスタのアドレスにチッ
プ内の格納場所の初期アドレスを指定すると、マイクロ
プログラムがロードする。ただしこのとき、マイクロプ
ログラム制御レジスタのMPSW=0としておく必要が
ある。
【0094】ロード後、MPSW=1をすると、マイク
ロプログラムが動作する。ユーザーがどのサイクルでア
クセスするかは、マイクロプログラムデータレジスタで
決定する。各レジスタの形式は図23に載せておく。
ロプログラムが動作する。ユーザーがどのサイクルでア
クセスするかは、マイクロプログラムデータレジスタで
決定する。各レジスタの形式は図23に載せておく。
【0095】図24はマイクロプログラムデータレジス
タの記述内容について説明したものである。このレジス
タには (1)KRAMアクセスアドレス生成の内容 (2)生成タイミング (3)読み込みデータの行き先 を指定する。
タの記述内容について説明したものである。このレジス
タには (1)KRAMアクセスアドレス生成の内容 (2)生成タイミング (3)読み込みデータの行き先 を指定する。
【0096】外部ブロック形式および外部ドット形式の
データは最初のBATデータを読み、そのあとでCGデ
ータを読む。この間、2ドット分が必要となる。記述デ
ータは2つのブロック(Aバス、Bバス)に分かれてお
り、以下の内容を記述する。
データは最初のBATデータを読み、そのあとでCGデ
ータを読む。この間、2ドット分が必要となる。記述デ
ータは2つのブロック(Aバス、Bバス)に分かれてお
り、以下の内容を記述する。
【0097】(1)処理/非処理(NOP/−NOP) (2)BG面番号(0〜3) (3)回転/非回転 (4)BAT/CG(BAT/−CG) (5)BAT間接CG/直接CG(間/−直CG) (6)CGオフセット
【0098】コントローラチップは、BG面データをH
DISP(水平表示期間)に同期して各ドットごとに出
力する。一方、マイクロプログラムはBGDISP(B
G表示期間)に同期して動作が開始され、BGDISP
に同期して終了する。
DISP(水平表示期間)に同期して各ドットごとに出
力する。一方、マイクロプログラムはBGDISP(B
G表示期間)に同期して動作が開始され、BGDISP
に同期して終了する。
【0099】また、回転処理と非回転処理とでは遅延量
が異なるために、非回転面はBGNDISPに同期した
処理を、回転面はBGRDISPに同期した処理を行
う。したがって、図25に示すようにマイクロプログラ
ムはMICRO.P期間に動作する。
が異なるために、非回転面はBGNDISPに同期した
処理を、回転面はBGRDISPに同期した処理を行
う。したがって、図25に示すようにマイクロプログラ
ムはMICRO.P期間に動作する。
【0100】グラフィックコントローラチップ(ビデオ
エンコーダユニット?)のデータアクセスタイミング
は、コントロールユニット内のマイクロプログラムのプ
ログラミングで制御している。グラフィックコントロー
ラチップは同時表示できる各BG画面に対してそれぞれ
4色、16色、256色、64K色、16M色のうちか
らそれぞれ異なる画像データを同時に混在させて取り扱
うことができる。
エンコーダユニット?)のデータアクセスタイミング
は、コントロールユニット内のマイクロプログラムのプ
ログラミングで制御している。グラフィックコントロー
ラチップは同時表示できる各BG画面に対してそれぞれ
4色、16色、256色、64K色、16M色のうちか
らそれぞれ異なる画像データを同時に混在させて取り扱
うことができる。
【0101】マイクロプログラムは2本あるK−BUS
にそれぞれ独立に8ドットクロックサイクル内の動作を
記述し、K−BUSサイクルにそれぞれのバスは独立に
1ステップずつ実行し、8ドットクロックサイクルを繰
り返す。
にそれぞれ独立に8ドットクロックサイクル内の動作を
記述し、K−BUSサイクルにそれぞれのバスは独立に
1ステップずつ実行し、8ドットクロックサイクルを繰
り返す。
【0102】図26は、マイクロプログラムによるアド
レス生成のタイミング例、図27はマイクロプログラム
の記述例である。この例では、 (1)BG0:外部ブロックシーケンシャル形式256
色モード (2)BG1:外部ブロックシーケンシャル形式16色
モード (3)BG2:内部ドットシーケンシャル形式16色モ
ード の3面表示の場合である。
レス生成のタイミング例、図27はマイクロプログラム
の記述例である。この例では、 (1)BG0:外部ブロックシーケンシャル形式256
色モード (2)BG1:外部ブロックシーケンシャル形式16色
モード (3)BG2:内部ドットシーケンシャル形式16色モ
ード の3面表示の場合である。
【0103】たとえば、0サイクルはBバスデータに対
して「BG0間CG(0)」と指定してあるから、0サ
イクルではBRAMに対して外部ブロックシーケンシャ
ル形式256色モードでBAT間接CG0をアクセスす
る。ARAMに対してはNOPすなわちノー処理であ
る。
して「BG0間CG(0)」と指定してあるから、0サ
イクルではBRAMに対して外部ブロックシーケンシャ
ル形式256色モードでBAT間接CG0をアクセスす
る。ARAMに対してはNOPすなわちノー処理であ
る。
【0104】コントローラユニットでは、各種画像デー
タを付属のRAMに読み込んで、処理ないし転送制御を
行っているが、RAMの有効利用を図るため、データモ
ードによる多様なデータアレンジを設定している。各種
画像データの処理に対応するため、各データモードに合
わせてアドレスの増分を計算する。
タを付属のRAMに読み込んで、処理ないし転送制御を
行っているが、RAMの有効利用を図るため、データモ
ードによる多様なデータアレンジを設定している。各種
画像データの処理に対応するため、各データモードに合
わせてアドレスの増分を計算する。
【0105】コントローラユニットに各データモードに
合わせてアドレス計算指示をするレジスタを設けてい
る。これによって、プログラムではアクセスするメモリ
の初期値と増分、それに読み書きの区別をレジスタに指
定するだけで順次データアクセスが行えるようになる。
合わせてアドレス計算指示をするレジスタを設けてい
る。これによって、プログラムではアクセスするメモリ
の初期値と増分、それに読み書きの区別をレジスタに指
定するだけで順次データアクセスが行えるようになる。
【0106】アドレス計算指示の作用について、BG画
面の1列目のデータを書き換える処理を例にあげて説明
する。BG画面は8×8ドットキャラクタからなってい
る。それが図28に示すように縦横に32個ずつ1画面
に列べられている。
面の1列目のデータを書き換える処理を例にあげて説明
する。BG画面は8×8ドットキャラクタからなってい
る。それが図28に示すように縦横に32個ずつ1画面
に列べられている。
【0107】メモリアクセス用のレジスタはReg0C
(書き込み用)、Reg0D(読み込み用)、Reg0
E(RAMアクセス区分)があり、BG画面の1列目の
データを書き換えるにはReg0Dを次のように設定す
る。
(書き込み用)、Reg0D(読み込み用)、Reg0
E(RAMアクセス区分)があり、BG画面の1列目の
データを書き換えるにはReg0Dを次のように設定す
る。
【0108】書き込みアドレス(ビット0〜17) :
書き込みの最初のアドレス オフセット(ビット18〜23) :32 オフセットは−512〜+512で設定でき、正のとき
は増分、負のときは減分を表す。上記の例では+32で
あるから32個飛びにBGデータが書き換えられる。こ
の増分によるアドレス計算はビデオエンコーダユニット
が行う。
書き込みの最初のアドレス オフセット(ビット18〜23) :32 オフセットは−512〜+512で設定でき、正のとき
は増分、負のときは減分を表す。上記の例では+32で
あるから32個飛びにBGデータが書き換えられる。こ
の増分によるアドレス計算はビデオエンコーダユニット
が行う。
【0109】したがって、図29に示すようなアクセス
(この場合は書き込み)命令を1回出すごとに、次のア
クセスアドレスはビデオエンコーダユニットによって自
動的に計算するために、プログラムではアクセス命令を
連続的に発行するだけで目的のデータ処理が行えるわけ
である。
(この場合は書き込み)命令を1回出すごとに、次のア
クセスアドレスはビデオエンコーダユニットによって自
動的に計算するために、プログラムではアクセス命令を
連続的に発行するだけで目的のデータ処理が行えるわけ
である。
【0110】以上の命令を連続して行うと、メモリ上は
図30のようにアドレシングされる。ビデオエンコーダ
ユニットのメモリにはK−RAM#AとK−RAM#B
があるが、この設定は書き込みアドレスのビット17の
オン/オフできまる。
図30のようにアドレシングされる。ビデオエンコーダ
ユニットのメモリにはK−RAM#AとK−RAM#B
があるが、この設定は書き込みアドレスのビット17の
オン/オフできまる。
【0111】コントローラユニットは、合成したい複数
BG画面の各々にプライオリティをつけて管理し、RA
Mから各画面データを取り出して処理する手段を備えて
いる。
BG画面の各々にプライオリティをつけて管理し、RA
Mから各画面データを取り出して処理する手段を備えて
いる。
【0112】RAM内に、画像データは1画面分がその
ままではなく、必要な情報のみを断片的に蓄えられてい
る。ただし自然画像のようなイメージデータは読み取っ
たままの状態で保存されている。これを編集し各画面デ
ータとして仮想画面にアドレス指定して書き出すと、そ
れがビデオエンコーダで映像としてディスプレイに表示
される。画像データを仮想画面に書き出すときはあらか
じめ設定されたプライオリティに従って画像編集する。
ままではなく、必要な情報のみを断片的に蓄えられてい
る。ただし自然画像のようなイメージデータは読み取っ
たままの状態で保存されている。これを編集し各画面デ
ータとして仮想画面にアドレス指定して書き出すと、そ
れがビデオエンコーダで映像としてディスプレイに表示
される。画像データを仮想画面に書き出すときはあらか
じめ設定されたプライオリティに従って画像編集する。
【0113】コントローラユニットではBG画面をBG
0〜BG3の4面保有している。BG画像データとして
は主画面と副画面がそれぞれ指定できる。主画面と副画
面の関係は、副画面の上に主画面が重なっている状態で
表示される。また、主画面、副画面とも茶筒モード、非
茶筒モードが指定できる。
0〜BG3の4面保有している。BG画像データとして
は主画面と副画面がそれぞれ指定できる。主画面と副画
面の関係は、副画面の上に主画面が重なっている状態で
表示される。また、主画面、副画面とも茶筒モード、非
茶筒モードが指定できる。
【0114】画像表示において、全画面データを格納し
ているメモリ上の画面を仮想画面といい、表示される一
の実画面より大きい。画像出力する際、仮想画面上のど
の範囲の画面データを表示するかによって実画面が定ま
り、表示する画面データの範囲を仮想画面上で水平ある
いは垂直移動させることによって実画面上のスクロール
が行われる。このとき表示範囲が仮想画面の一端を超え
る時、スクロールを停止するのではなく、仮想画面の他
端にある画面データから順次表示する技法を茶筒とい
う。
ているメモリ上の画面を仮想画面といい、表示される一
の実画面より大きい。画像出力する際、仮想画面上のど
の範囲の画面データを表示するかによって実画面が定ま
り、表示する画面データの範囲を仮想画面上で水平ある
いは垂直移動させることによって実画面上のスクロール
が行われる。このとき表示範囲が仮想画面の一端を超え
る時、スクロールを停止するのではなく、仮想画面の他
端にある画面データから順次表示する技法を茶筒とい
う。
【0115】コントローラユニットでは、茶筒技法時
に、仮想画面に透明色の出力を得る画面データの領域を
設け、非茶筒モードとして利用する。本発明ではコント
ローラユニットが、BG0〜BG3の4画面でそれぞれ
主画面、副画面を有するため、茶筒モード/非茶筒モー
ドを主画面/副画面で使い分けることにより、特殊効果
のある映像を表示することができる。
に、仮想画面に透明色の出力を得る画面データの領域を
設け、非茶筒モードとして利用する。本発明ではコント
ローラユニットが、BG0〜BG3の4画面でそれぞれ
主画面、副画面を有するため、茶筒モード/非茶筒モー
ドを主画面/副画面で使い分けることにより、特殊効果
のある映像を表示することができる。
【0116】茶筒、非茶筒モードの詳細について例をあ
げて説明する。この例ではバックグラウンドの仮想画面
は図31に示すようになっており、この面の座標系を画
像面座標系とよぶ。画像面座標系はこの例では縦横−5
12〜+512ドットの値をもち、1024×1024
の範囲で確保されている。
げて説明する。この例ではバックグラウンドの仮想画面
は図31に示すようになっており、この面の座標系を画
像面座標系とよぶ。画像面座標系はこの例では縦横−5
12〜+512ドットの値をもち、1024×1024
の範囲で確保されている。
【0117】この座標系は茶筒モードになっていて、第
1象限右側は第2象限に、第1象限の下側は第4象限に
つながっている。実画面表示エリアはこの例では256
×240であり、この表示エリアが1024×1024
の画像面座標系を上下左右に移動させることによってス
クロールが実現する。
1象限右側は第2象限に、第1象限の下側は第4象限に
つながっている。実画面表示エリアはこの例では256
×240であり、この表示エリアが1024×1024
の画像面座標系を上下左右に移動させることによってス
クロールが実現する。
【0118】BG画像データとしては主画面と副画面が
それぞれ指定できる。主画面と副画面の関係は、副画面
の上に主画面が重なっている状態で表示される。また、
主画面、副画面とも茶筒モード、非茶筒モードが指定で
きる。
それぞれ指定できる。主画面と副画面の関係は、副画面
の上に主画面が重なっている状態で表示される。また、
主画面、副画面とも茶筒モード、非茶筒モードが指定で
きる。
【0119】図32および図33は非茶筒モード時のB
G仮想画面を示す。非茶筒モードでは主画面、あるいは
副画面の領域以外を透明色の面とする。このモードで
は、スクロール機能を用いて実画面表示エリアが透明色
の領域に移動すると実際の画面には透明の部分が表示さ
れ、乱れたイメージは出現しない。
G仮想画面を示す。非茶筒モードでは主画面、あるいは
副画面の領域以外を透明色の面とする。このモードで
は、スクロール機能を用いて実画面表示エリアが透明色
の領域に移動すると実際の画面には透明の部分が表示さ
れ、乱れたイメージは出現しない。
【0120】副画面が茶筒モードとなると、図34およ
び図35に示すように副画面が茶筒的に連続表示される
ために画像エリア全体に副画面をタイリングしたように
なる。スクロールしたときには、副画面の内容が繰り返
し表示されることになる。
び図35に示すように副画面が茶筒的に連続表示される
ために画像エリア全体に副画面をタイリングしたように
なる。スクロールしたときには、副画面の内容が繰り返
し表示されることになる。
【0121】主画面と副画面の管理方法について解説す
る。BG画面はバックグラウンド・アトリビュート・テ
ーブル(BAT)とキャラクタ・ジェネレータ(CG)
とによって管理されている。
る。BG画面はバックグラウンド・アトリビュート・テ
ーブル(BAT)とキャラクタ・ジェネレータ(CG)
とによって管理されている。
【0122】BATは、仮想画面上の各キャラクタ位置
にどのキャラクタをどの色で表示するかを設定するため
の、RAM上に設けられたテーブルである。BGの構成
単位が8×8ドットであり、512×512ドット、6
4×64キャラクタの場合の仮想画面上のキャラクタに
対するBATのアドレスは図36のようになっている。
にどのキャラクタをどの色で表示するかを設定するため
の、RAM上に設けられたテーブルである。BGの構成
単位が8×8ドットであり、512×512ドット、6
4×64キャラクタの場合の仮想画面上のキャラクタに
対するBATのアドレスは図36のようになっている。
【0123】一方、CGはBATに対する実際のキャラ
クタパターンが定義されているRAM上の領域である。
すなわち、BATのCGコードがポイントするCG上の
内容を見れば、その画像内容がわかる。
クタパターンが定義されているRAM上の領域である。
すなわち、BATのCGコードがポイントするCG上の
内容を見れば、その画像内容がわかる。
【0124】BG0画面では、主画面と副画面に対して
それぞれBATとCGを定義できるようにし、主副の画
像を独立して管理することができるようにデザインして
いる。これにより、あたかも1BG画面で2面が独立し
て存在しているかのように見せることができる。
それぞれBATとCGを定義できるようにし、主副の画
像を独立して管理することができるようにデザインして
いる。これにより、あたかも1BG画面で2面が独立し
て存在しているかのように見せることができる。
【0125】たとえば主画面以外の部分を副画面でタイ
リングし、副画面だけをスクロールさせれば、あたかも
主副独立した画面のように見え、あたかも2つのBG画
面が存在しているかのように見える。
リングし、副画面だけをスクロールさせれば、あたかも
主副独立した画面のように見え、あたかも2つのBG画
面が存在しているかのように見える。
【0126】茶筒モード、非茶筒モードの機能はハード
化されており、プログラムでは茶筒モードを使うか、非
茶筒モードを使うかは、図37の副画面茶筒表示設定レ
ジスタで設定する。
化されており、プログラムでは茶筒モードを使うか、非
茶筒モードを使うかは、図37の副画面茶筒表示設定レ
ジスタで設定する。
【0127】茶筒、非茶筒モードが有効なのは副画面で
あり、副画面茶筒表示設定レジスタに0を指定すると非
茶筒モードとなり、1を指定すると茶筒モードとなる。
モード指定を初期化処理で指定しておけば、ユーザープ
ログラムで直接スクロール管理を行わなくても、モード
に従ったスクロールを自動的に行ってくれる。
あり、副画面茶筒表示設定レジスタに0を指定すると非
茶筒モードとなり、1を指定すると茶筒モードとなる。
モード指定を初期化処理で指定しておけば、ユーザープ
ログラムで直接スクロール管理を行わなくても、モード
に従ったスクロールを自動的に行ってくれる。
【0128】次にBG0画面で主副画面と茶筒を利用し
た表示方法の例を挙げる。図38に示すように副画面に
1キャラクタの画面サイズで波を定義し、主画面に4キ
ャラクタで島を定義する。さらに副画面に対しては茶筒
モードにして画面表示すると、波が仮想画面全体に展開
されるから、海に浮かぶ孤島が簡単に画面表示できる。
しかも、もとの定義領域は主副合わせて5キャラクタ分
のメモリサイズで十分にことが足りる。
た表示方法の例を挙げる。図38に示すように副画面に
1キャラクタの画面サイズで波を定義し、主画面に4キ
ャラクタで島を定義する。さらに副画面に対しては茶筒
モードにして画面表示すると、波が仮想画面全体に展開
されるから、海に浮かぶ孤島が簡単に画面表示できる。
しかも、もとの定義領域は主副合わせて5キャラクタ分
のメモリサイズで十分にことが足りる。
【0129】BG画面管理のレジスタについて説明す
る。BG0画面の主画面と副画面は、独立でBAT、C
Gともアドレスレジスタは個々に持つ。すなわち、BG
0では4個のアドレスレジスタによって主画面、副画面
が独立に管理されている。その他のBG1〜BG3は、
それぞれBATとCGに1つ、計2個のアドレスレジス
タを持ち、主副画面は1つのアドレスレジスタで対応さ
せている。
る。BG0画面の主画面と副画面は、独立でBAT、C
Gともアドレスレジスタは個々に持つ。すなわち、BG
0では4個のアドレスレジスタによって主画面、副画面
が独立に管理されている。その他のBG1〜BG3は、
それぞれBATとCGに1つ、計2個のアドレスレジス
タを持ち、主副画面は1つのアドレスレジスタで対応さ
せている。
【0130】なおアドレスレジスタの7ビット目の−A
/Bは、ARAMかBRAMかの区別を表す。K−RA
MはARAMとBRAMの2種類があり、A/B=0の
ときはARAMを、A/B=1のときはBRAMを、そ
れぞれポイントする。
/Bは、ARAMかBRAMかの区別を表す。K−RA
MはARAMとBRAMの2種類があり、A/B=0の
ときはARAMを、A/B=1のときはBRAMを、そ
れぞれポイントする。
【0131】図39はBAT/CGアドレスレジスタと
K−RAMの関係を示したものである。BATレジスタ
の下位7ビットに0を10個つけた値がBATのアドレ
スである。一方、BATがCGのアドレスは色モードに
よって次のように求める。
K−RAMの関係を示したものである。BATレジスタ
の下位7ビットに0を10個つけた値がBATのアドレ
スである。一方、BATがCGのアドレスは色モードに
よって次のように求める。
【0132】・4色モードの場合 00<キャラクタコード>000+<CGアドレス>0
000000000 ・16色モードの場合 0<キャラクタコード>0000+<CGアドレス>0
000000000 ・256色モード、64K色モード、16M色モードの
場合 <キャラクタコード>00000+<CGアドレス>0
000000000
000000000 ・16色モードの場合 0<キャラクタコード>0000+<CGアドレス>0
000000000 ・256色モード、64K色モード、16M色モードの
場合 <キャラクタコード>00000+<CGアドレス>0
000000000
【0133】ここで、<キャラクタコード>はBATの
内容、<CGアドレス>はCGアドレスレジスタの下位
7ビットである。ただしキャラクタコードは、256色
モードでは最上位ビットを0、64K色モードおよび1
6M色モードでは最上位から2ビット目も0とする。こ
れによって同じBATでも、CGアドレスを変えるだけ
で、まったく違ったCGを参照することができる。
内容、<CGアドレス>はCGアドレスレジスタの下位
7ビットである。ただしキャラクタコードは、256色
モードでは最上位ビットを0、64K色モードおよび1
6M色モードでは最上位から2ビット目も0とする。こ
れによって同じBATでも、CGアドレスを変えるだけ
で、まったく違ったCGを参照することができる。
【0134】アドレスレジスタはラスタごとにサンプリ
ングされ、次のHSYNCで有効になる(HSYNC:
走査線が画面左から右に走り、再び画面左に戻る非表示
期間)。
ングされ、次のHSYNCで有効になる(HSYNC:
走査線が画面左から右に走り、再び画面左に戻る非表示
期間)。
【0135】BG0画面に主副画面独立のBATアドレ
スレジスタを設けたことにより、得られる機能について
図40に示す例で説明する。この画像は上下が異なる絵
である。参考例として従来のBATの例を説明する。従
来のBATでは連続した領域しか取れないから、図40
のような絵を作るには、CGを上下用のものを作ってお
く。CGは連続した領域でもよく、離れていてもよい。
スレジスタを設けたことにより、得られる機能について
図40に示す例で説明する。この画像は上下が異なる絵
である。参考例として従来のBATの例を説明する。従
来のBATでは連続した領域しか取れないから、図40
のような絵を作るには、CGを上下用のものを作ってお
く。CGは連続した領域でもよく、離れていてもよい。
【0136】しかし表示はBATの連続した処理によっ
てのみ、表示される。下の絵だけを変えるには、新しい
絵用のCGにBATの下半分のキャラクタコードを新し
いCGに書き換える必要がある。
てのみ、表示される。下の絵だけを変えるには、新しい
絵用のCGにBATの下半分のキャラクタコードを新し
いCGに書き換える必要がある。
【0137】この処理は、BATアドレスレジスタのア
ドレスだけを変えるのと違って、時間がかかる。したが
って、一瞬にして上下の画面を分けて表示するとはいか
ない。
ドレスだけを変えるのと違って、時間がかかる。したが
って、一瞬にして上下の画面を分けて表示するとはいか
ない。
【0138】本発明のコンピュータ装置では上の絵をB
AT1が持ち、下も絵をBAT2に持たせる。その置き
場所はK−RAM上のどの位置でもよい。CGはBAT
1、BAT2に対応した絵を用意しておく。
AT1が持ち、下も絵をBAT2に持たせる。その置き
場所はK−RAM上のどの位置でもよい。CGはBAT
1、BAT2に対応した絵を用意しておく。
【0139】この画面を表示するには、BATアドレス
レジスタをBAT1に設定しておき、画面中央を表示す
る前にBAT1のアドレスに切り換える。これだけの操
作で上の絵と下の絵が独立した形で表示できる。という
のは、BATアドレスレジスタの内容は、次のHSYN
C時には有効になるからである。さらに上の絵だけを変
える場合には、別のBATを用意しておき、そのBAT
アドレスを変えるだけで、同様に下の画面だけを変える
ことができる。
レジスタをBAT1に設定しておき、画面中央を表示す
る前にBAT1のアドレスに切り換える。これだけの操
作で上の絵と下の絵が独立した形で表示できる。という
のは、BATアドレスレジスタの内容は、次のHSYN
C時には有効になるからである。さらに上の絵だけを変
える場合には、別のBATを用意しておき、そのBAT
アドレスを変えるだけで、同様に下の画面だけを変える
ことができる。
【0140】データスタートレジスタに設定するアドレ
スは仮想画面のアドレスである。仮想画面が上下に動け
ば上下スクロール、左右に動けば左右スクロール。この
操作を画像データ伸長ユニット用レジスタで対処するこ
とができる。
スは仮想画面のアドレスである。仮想画面が上下に動け
ば上下スクロール、左右に動けば左右スクロール。この
操作を画像データ伸長ユニット用レジスタで対処するこ
とができる。
【0141】コントロールユニットが、圧縮画像データ
を画像伸長ユニットに送る。画像伸長ユニットが、圧縮
画像データを実際に画像表示できるデータに変換し、ビ
デオエンコーダに送る。ビデオエンコーダが受け取った
データをビデオ画面に表示する。コントロールユニット
から送出する圧縮データを、画像伸張ユニットのデータ
伸張単位、つまり特定のラスタ単位で、画面表示画像伸
長ユニットに転送することにより、実際にビデオ画面に
画像を表示する位置を制御している。
を画像伸長ユニットに送る。画像伸長ユニットが、圧縮
画像データを実際に画像表示できるデータに変換し、ビ
デオエンコーダに送る。ビデオエンコーダが受け取った
データをビデオ画面に表示する。コントロールユニット
から送出する圧縮データを、画像伸張ユニットのデータ
伸張単位、つまり特定のラスタ単位で、画面表示画像伸
長ユニットに転送することにより、実際にビデオ画面に
画像を表示する位置を制御している。
【0142】コントロールユニットは音声データ出力ユ
ニットに対して、水平同期信号に同期させてADPCM
データ転送を行う。音声出力と画像出力が水平同期信号
に同期するため、出力が正確に一致する。
ニットに対して、水平同期信号に同期させてADPCM
データ転送を行う。音声出力と画像出力が水平同期信号
に同期するため、出力が正確に一致する。
【0143】メモリに設けたデータエリアのエンドアド
レスのデータ転送後に自動的にスタートアドレスにポイ
ントを移して連続再生するリングモードにして、スター
トアドレスとエンドアドレスの間に設定されたチェック
ポイントの中間アドレスおよびエンドアドレスにポイン
トが達したら割り込みを発生させる。
レスのデータ転送後に自動的にスタートアドレスにポイ
ントを移して連続再生するリングモードにして、スター
トアドレスとエンドアドレスの間に設定されたチェック
ポイントの中間アドレスおよびエンドアドレスにポイン
トが達したら割り込みを発生させる。
【0144】中間アドレス割り込みを受けて前半部分
を、エンドアドレス割り込みを受けて後半部分のデータ
を更新することで連続再生が可能となる。このような機
能を有する本発明のコンピュータ装置によれば、ソフト
ウェアの方でデータがどこまで処理されたかをチェック
しなくてもよく、新しいデータの読み込み処理は割り込
みルーチンの中で簡単に行える。
を、エンドアドレス割り込みを受けて後半部分のデータ
を更新することで連続再生が可能となる。このような機
能を有する本発明のコンピュータ装置によれば、ソフト
ウェアの方でデータがどこまで処理されたかをチェック
しなくてもよく、新しいデータの読み込み処理は割り込
みルーチンの中で簡単に行える。
【0145】コントロールユニットはこれらの各種デー
タを同一のKRAM上にバッファしている。本来であれ
ばデータ転送用バッファとバックグラウンド表示用VR
AMとは共存する必要はないと考えられるが、このコン
トローラユニットに両方の機能を持たせることにより、
限られたメモリ空間を有効に使用することが可能であ
る。例えば、バックグラウンド画面表示用エリアは、表
示したい画面によってデータの量が著しく違う。また、
データ転送用バッファについても、使用するシチュエー
ションによってバッファの必要量が変動する。このた
め、データ転送用バッファとバックグラウンド画面表示
用VRAMを別々に用意するよりも、少ないメモリ容量
で必要に応じた効果的な使い方が可能となる。
タを同一のKRAM上にバッファしている。本来であれ
ばデータ転送用バッファとバックグラウンド表示用VR
AMとは共存する必要はないと考えられるが、このコン
トローラユニットに両方の機能を持たせることにより、
限られたメモリ空間を有効に使用することが可能であ
る。例えば、バックグラウンド画面表示用エリアは、表
示したい画面によってデータの量が著しく違う。また、
データ転送用バッファについても、使用するシチュエー
ションによってバッファの必要量が変動する。このた
め、データ転送用バッファとバックグラウンド画面表示
用VRAMを別々に用意するよりも、少ないメモリ容量
で必要に応じた効果的な使い方が可能となる。
【0146】RGB方式は赤・緑・青の3原色で表示色
を決定するのに対し、YUVは輝度(Y)と色差(U、
V)で表示色を決定する。Yは輝度データ、Uは青−黄
系色差データ、Vは赤−緑系色差データを表す。YUV
方式を採用すると、2ビットで表せる数字は0と1の2
つ、すなわちnビットで表せる数は2のn乗となる。つ
まり、多色の64K色や16M色を表示する際には、カ
ラーパレットより有利である。
を決定するのに対し、YUVは輝度(Y)と色差(U、
V)で表示色を決定する。Yは輝度データ、Uは青−黄
系色差データ、Vは赤−緑系色差データを表す。YUV
方式を採用すると、2ビットで表せる数字は0と1の2
つ、すなわちnビットで表せる数は2のn乗となる。つ
まり、多色の64K色や16M色を表示する際には、カ
ラーパレットより有利である。
【0147】一方、例えば4色モードでは、2ビットで
4色の色を区別するだけである。直接2ビットで色その
もののデータとしてしまうと、色は4色で固定されてし
まう。そこで、特定の色数を256色とし、256色以
下ではカラーパレットのカラー番号を選択できるように
して、カラーパレットの豊富な色の中から柔軟性のある
色表示を行う。
4色の色を区別するだけである。直接2ビットで色その
もののデータとしてしまうと、色は4色で固定されてし
まう。そこで、特定の色数を256色とし、256色以
下ではカラーパレットのカラー番号を選択できるように
して、カラーパレットの豊富な色の中から柔軟性のある
色表示を行う。
【0148】画像伸長ユニットの機能について説明す
る。図41は画像データ伸長ユニットのブロック図であ
る。データバスバッファ(DATA BUS BUFF
ER)はコントロールユニット等の装置から送られてく
る画像データを受け取るメモリであり、所定のブロック
にデータを振り分けて転送する。
る。図41は画像データ伸長ユニットのブロック図であ
る。データバスバッファ(DATA BUS BUFF
ER)はコントロールユニット等の装置から送られてく
る画像データを受け取るメモリであり、所定のブロック
にデータを振り分けて転送する。
【0149】外部メモリRRAM(R−RAM)は復号
データを蓄えるエリアであり、メモリサイズは16ラス
タ分の容量(64Kビット)×2である。2つのエリア
を持っているのは、処理速度を速めるためで、交互に読
み書きを行う。
データを蓄えるエリアであり、メモリサイズは16ラス
タ分の容量(64Kビット)×2である。2つのエリア
を持っているのは、処理速度を速めるためで、交互に読
み書きを行う。
【0150】画像データ伸長ユニットではIDCT画像
とランレン画像が扱える。IDCT画像はIDCT復号
による自然画・動画像であり、ランレン画像はランレン
グスによるアニメ動画像である。
とランレン画像が扱える。IDCT画像はIDCT復号
による自然画・動画像であり、ランレン画像はランレン
グスによるアニメ動画像である。
【0151】ともに圧縮対象画像は1フィールドあたり
256ドット×240ラスタである。IDCTの表示色
は約1677万色、ランレン画像のランレングスモード
はパレット方式で、16色/32色/64色/128色
の4種類ある。
256ドット×240ラスタである。IDCTの表示色
は約1677万色、ランレン画像のランレングスモード
はパレット方式で、16色/32色/64色/128色
の4種類ある。
【0152】端子KR0〜KR7はコントロールユニッ
トから画像伸長ユニットへデータを転送するためのデー
タバスである。一方、−REGRは画像伸長ユニットか
らコントロールユニットへ渡すデータリクエスト信号用
端子である。データリクエスト信号はコントロールユニ
ットに圧縮画像データを要求する。すなわち、 −REQR=0 …… データ要求 −REQR=1 …… データストップ である。
トから画像伸長ユニットへデータを転送するためのデー
タバスである。一方、−REGRは画像伸長ユニットか
らコントロールユニットへ渡すデータリクエスト信号用
端子である。データリクエスト信号はコントロールユニ
ットに圧縮画像データを要求する。すなわち、 −REQR=0 …… データ要求 −REQR=1 …… データストップ である。
【0153】画像伸長ユニットでは16ラスタ分の圧縮
画像データを16ラスタ期間以内に復元する。そこで本
発明の転送開始タイミングの取り方は、表示したい16
ラスタ分の画像データを16ラスタ前から画像伸長ユニ
ットに転送開始し、表示開始の1ラスタ前までに終了さ
せる。
画像データを16ラスタ期間以内に復元する。そこで本
発明の転送開始タイミングの取り方は、表示したい16
ラスタ分の画像データを16ラスタ前から画像伸長ユニ
ットに転送開始し、表示開始の1ラスタ前までに終了さ
せる。
【0154】画像伸長ユニットではラスタ情報を持って
いないために、タイミングを取るのはあくまでもコント
ロールユニットで行う。画像伸長ユニットでは、コント
ロールユニットのデータ転送開始後の16番目のHSY
NCに同期して画像伸長ユニット画像の画像表示を行
う。
いないために、タイミングを取るのはあくまでもコント
ロールユニットで行う。画像伸長ユニットでは、コント
ロールユニットのデータ転送開始後の16番目のHSY
NCに同期して画像伸長ユニット画像の画像表示を行
う。
【0155】図42は画像データの流れとそのタイミン
グを概念的に示したものである。図では、ビデオ画面上
から3番目の16ラスタ分を書き出しているうちに、コ
ントロールユニットではすでに4番目の16ラスタ分の
データが画像伸長ユニットに送られている。この転送処
理はビデオ画面で3番目の16ラスタ分が表示し終わる
前には終わらせる。このように順次ラスタを処理してい
けば、1画面分のデータがビデオ画面に表示できる。こ
の処理をノーマル再生という。
グを概念的に示したものである。図では、ビデオ画面上
から3番目の16ラスタ分を書き出しているうちに、コ
ントロールユニットではすでに4番目の16ラスタ分の
データが画像伸長ユニットに送られている。この転送処
理はビデオ画面で3番目の16ラスタ分が表示し終わる
前には終わらせる。このように順次ラスタを処理してい
けば、1画面分のデータがビデオ画面に表示できる。こ
の処理をノーマル再生という。
【0156】画像伸長ユニットでは、コントロールユニ
ットからの画像データ用FIFOを持っていて、FIF
Oがいっぱいになると、ディスエイブル(−REQR=
1)というリクエスト信号をコントロールユニットに渡
す。この信号をコントロールユニットが受けると、デー
タ転送は一時中止する。
ットからの画像データ用FIFOを持っていて、FIF
Oがいっぱいになると、ディスエイブル(−REQR=
1)というリクエスト信号をコントロールユニットに渡
す。この信号をコントロールユニットが受けると、デー
タ転送は一時中止する。
【0157】コントロールユニット内には、画像伸長ユ
ニット転送制御レジスタ、画像伸長ユニットデータスタ
ートアドレスレジスタおよび転送ブロック数レジスタが
ある。画像伸長ユニット転送制御レジスタは、画像伸長
ユニットデータの転送を許可するもので、許可されてい
ないと転送は行われない。また転送中に非許可にする
と、その時点で転送は中止される。
ニット転送制御レジスタ、画像伸長ユニットデータスタ
ートアドレスレジスタおよび転送ブロック数レジスタが
ある。画像伸長ユニット転送制御レジスタは、画像伸長
ユニットデータの転送を許可するもので、許可されてい
ないと転送は行われない。また転送中に非許可にする
と、その時点で転送は中止される。
【0158】スタートアドレスレジスタは、画像伸長ユ
ニット用データが格納されているKRAMの先頭アドレ
スを指定するもので、コントロールユニットはKRAM
のアドレスから転送を開始する。ブロック転送中は自動
的にアドレスがインクリメントされる。
ニット用データが格納されているKRAMの先頭アドレ
スを指定するもので、コントロールユニットはKRAM
のアドレスから転送を開始する。ブロック転送中は自動
的にアドレスがインクリメントされる。
【0159】転送開始ラスタレジスタは、コントロール
ユニットが画像伸長ユニットに対してデータ転送を開始
するタイミングを指定するレジスタで、ラスタ番号を指
定する。転送ブロック数レジスタは、画像伸長ユニット
へ転送する16ラスタ分のデータを1ブロックとした場
合の転送ブロック数を指定する。
ユニットが画像伸長ユニットに対してデータ転送を開始
するタイミングを指定するレジスタで、ラスタ番号を指
定する。転送ブロック数レジスタは、画像伸長ユニット
へ転送する16ラスタ分のデータを1ブロックとした場
合の転送ブロック数を指定する。
【0160】各レジスタは内容を変更しなければ、次の
同じフレームも同じ画像が表示される。各レジスタは設
定後即有効となるが、画像伸長ユニットへブロック転送
中の場合には、その転送後に有効になる。各レジスタに
ついては図43参照。
同じフレームも同じ画像が表示される。各レジスタは設
定後即有効となるが、画像伸長ユニットへブロック転送
中の場合には、その転送後に有効になる。各レジスタに
ついては図43参照。
【0161】実際にデータが転送されるのは、Kバス
(K−BUS)の調停が行われて、画像伸長ユニットデ
ータのアクセスが可能になり、かつ画像伸長ユニットか
らリクエスト信号(−REQR=0)が出力されている
場合に限る。
(K−BUS)の調停が行われて、画像伸長ユニットデ
ータのアクセスが可能になり、かつ画像伸長ユニットか
らリクエスト信号(−REQR=0)が出力されている
場合に限る。
【0162】データ転送がディスエイブルになるのは、
以下のような場合である。 (1)画像伸長ユニットの処理が開始されていない場
合。 (2)画像伸長ユニットのFIFOがフルの場合。 (3)16ラインの最初のデータがきてからHSYNC
を16回カウントする間においてデータ中に埋め込まれ
たバイト数のデータをすべて読み込み終了した場合。
以下のような場合である。 (1)画像伸長ユニットの処理が開始されていない場
合。 (2)画像伸長ユニットのFIFOがフルの場合。 (3)16ラインの最初のデータがきてからHSYNC
を16回カウントする間においてデータ中に埋め込まれ
たバイト数のデータをすべて読み込み終了した場合。
【0163】コントロールユニットからの転送を停止す
る場合は、転送開始ビットをディスエイブルにする。次
に図44に示すように、64ラスタから3ブロック(=
16x3ラスタ)を20ドット右に水平スクロールを行
う例について説明する。
る場合は、転送開始ビットをディスエイブルにする。次
に図44に示すように、64ラスタから3ブロック(=
16x3ラスタ)を20ドット右に水平スクロールを行
う例について説明する。
【0164】水平スクロールを行うには、画像伸長ユニ
ットの各機能を使う。すなわち、水平スクロールは画像
伸長ユニット内の水平スクロールレジスタでスクロール
値設定する。
ットの各機能を使う。すなわち、水平スクロールは画像
伸長ユニット内の水平スクロールレジスタでスクロール
値設定する。
【0165】この部分の処理をフローにしたのが図45
である。このフローで示すように、転送開始ラスタには
スクロールを始める16ラスタ前の値を設定する。あと
は空ループで待ちにしておけば、48番目(=64−1
6)のラスタが検出された時点で画像伸長ユニットにデ
ータ転送が開始される。ただし、水平スクロールレジス
タへの設定は、64−1=63番目のラスタで行わなけ
ればならない。水平スクロールは、次のラスタから有効
となる。
である。このフローで示すように、転送開始ラスタには
スクロールを始める16ラスタ前の値を設定する。あと
は空ループで待ちにしておけば、48番目(=64−1
6)のラスタが検出された時点で画像伸長ユニットにデ
ータ転送が開始される。ただし、水平スクロールレジス
タへの設定は、64−1=63番目のラスタで行わなけ
ればならない。水平スクロールは、次のラスタから有効
となる。
【0166】もう一例として、垂直スクロールの例を見
ておこう。垂直スクロール制御は、スクロール方向によ
って制御方法が異なる。0〜15ラインの範囲で上方ス
クロールの場合は、データスタートラスタレジスタの設
定値を変えることで対応する。16ライン以上の上方ス
クロールの場合は、データスタートアドレスレジスタに
設定する値をブロック単位で変更し、同時にスタートラ
スタレジスタの値も変化させることで対応する。
ておこう。垂直スクロール制御は、スクロール方向によ
って制御方法が異なる。0〜15ラインの範囲で上方ス
クロールの場合は、データスタートラスタレジスタの設
定値を変えることで対応する。16ライン以上の上方ス
クロールの場合は、データスタートアドレスレジスタに
設定する値をブロック単位で変更し、同時にスタートラ
スタレジスタの値も変化させることで対応する。
【0167】たとえば、23ライン分だけ上方にスクロ
ールするには、データスタートアドレスレジスタに次の
16ラインデータの先頭のアドレスを設定し、スタート
ラスタレジスタにはノーマル再生時の値に7をマイナス
した値を設定する。すなわち、16ライン下のデータか
らさらに7ライン分遅れてデータ転送が行われるから、
結果、23ライン下からのデータ表示となるわけである
(図46参照)。
ールするには、データスタートアドレスレジスタに次の
16ラインデータの先頭のアドレスを設定し、スタート
ラスタレジスタにはノーマル再生時の値に7をマイナス
した値を設定する。すなわち、16ライン下のデータか
らさらに7ライン分遅れてデータ転送が行われるから、
結果、23ライン下からのデータ表示となるわけである
(図46参照)。
【0168】一方、下方にスクロールする場合は、デー
タスタートラスタレジスタだけで対応できる。たとえ
ば、23ラインだけ下方にスクロールするには、スター
トラスタレジスタにノーマル再生時の値に23をプラス
した値を設定する。これらの再生をノーマル再生に対し
て、スクロール再生という。
タスタートラスタレジスタだけで対応できる。たとえ
ば、23ラインだけ下方にスクロールするには、スター
トラスタレジスタにノーマル再生時の値に23をプラス
した値を設定する。これらの再生をノーマル再生に対し
て、スクロール再生という。
【0169】本発明の装置で使われているビデオエンコ
ーダユニットのブロック図を図47に示す。ビデオエン
コーダユニットはICチップ上に同期信号発生回路、カ
ラーパレットRAM、プライオリティ演算回路、セロフ
ァン演算回路、映像信号用D/Aコンバーター、8/1
6bitデータバス(M−バス)インターフェース、V
DPインターフェース、コントローラユニットインター
フェース、画像データ伸長ユニットインターフェースな
どを集積して作られている。
ーダユニットのブロック図を図47に示す。ビデオエン
コーダユニットはICチップ上に同期信号発生回路、カ
ラーパレットRAM、プライオリティ演算回路、セロフ
ァン演算回路、映像信号用D/Aコンバーター、8/1
6bitデータバス(M−バス)インターフェース、V
DPインターフェース、コントローラユニットインター
フェース、画像データ伸長ユニットインターフェースな
どを集積して作られている。
【0170】8/16bitデータバス(M−バス)イ
ンターフェースはCPUを含む処理システムのデータバ
スのデータ幅に合わせ、ビデオエンコーダユニット側の
動作を8bitとするか、16bitとするかのI/F
切換回路である。
ンターフェースはCPUを含む処理システムのデータバ
スのデータ幅に合わせ、ビデオエンコーダユニット側の
動作を8bitとするか、16bitとするかのI/F
切換回路である。
【0171】VDPインターフェースは2つのVDPか
ら送られてくるデータのインターフェースで、通常は上
位のVDPからデータを受け取り、上位のVDPがクロ
マキーデータを出した場合のみ、下位のVDPからデー
タを受けます。
ら送られてくるデータのインターフェースで、通常は上
位のVDPからデータを受け取り、上位のVDPがクロ
マキーデータを出した場合のみ、下位のVDPからデー
タを受けます。
【0172】カラーパレットRAMは、ビデオデータ入
力信号をYUVデジタルに変換する。
力信号をYUVデジタルに変換する。
【0173】ビデオエンコーダユニットは内部にレジス
タ(16ビット×24本)を備えている。これらに対し
てCPUからアクセスすることにより、動作モードの設
定、カラーパレットのリード/ライトなどの機能を果た
す。
タ(16ビット×24本)を備えている。これらに対し
てCPUからアクセスすることにより、動作モードの設
定、カラーパレットのリード/ライトなどの機能を果た
す。
【0174】カラーパレットRAMについて説明する。
カラーパレットデータは、カラーパレットRAMによっ
てYUVデータに変換され、実際に表示できるデータに
なる。カラーパレットRAMは、アドレス方向512ア
ドレス、データ方向16ビットにより構成されるカラー
情報テーブルです。
カラーパレットデータは、カラーパレットRAMによっ
てYUVデータに変換され、実際に表示できるデータに
なる。カラーパレットRAMは、アドレス方向512ア
ドレス、データ方向16ビットにより構成されるカラー
情報テーブルです。
【0175】図48に示すように、カラーパレットRA
Mは、アドレス方向512アドレス、データ方向16ビ
ットのRAMで構成されています。1アドレスが1色の
データをもち、計512色のデータを持つことができ
る。
Mは、アドレス方向512アドレス、データ方向16ビ
ットのRAMで構成されています。1アドレスが1色の
データをもち、計512色のデータを持つことができ
る。
【0176】1色(1アドレス)のデータは、下に示さ
れる用にY8ビット、U4ビット、V4ビットから構成
され、65536色を表現できる。Yデータは明るさを
示し、00(黒)〜FFh(白)の値を持ち、Uデータ
は青−黄系の色差情報で、0〜15の値をもち、無色の
場合8になる。Vデータは赤−緑系の色差情報で、0〜
15の値をもち、無色の場合8になる。
れる用にY8ビット、U4ビット、V4ビットから構成
され、65536色を表現できる。Yデータは明るさを
示し、00(黒)〜FFh(白)の値を持ち、Uデータ
は青−黄系の色差情報で、0〜15の値をもち、無色の
場合8になる。Vデータは赤−緑系の色差情報で、0〜
15の値をもち、無色の場合8になる。
【0177】リセット後、カラーパレットアドレス0に
はYY=00h、U=0h、V=0hが設定されます。
従って、リセット後は再度カラーパレットアドレス0に
色データの設定をする必要がある。
はYY=00h、U=0h、V=0hが設定されます。
従って、リセット後は再度カラーパレットアドレス0に
色データの設定をする必要がある。
【0178】カラーパレットRAMへのYUVデータの
設定の仕方について説明する。カラーパレットRAMの
内容は、CPUによって書き込まれ、VDP、コントロ
ーラユニット、画像データ伸長ユニットからのカラーパ
レット情報によって読み出されて、Y、U、Vデータに
変換される。また、CPUは必要によりカラーパレット
RAMの内容をリードすることもできる。
設定の仕方について説明する。カラーパレットRAMの
内容は、CPUによって書き込まれ、VDP、コントロ
ーラユニット、画像データ伸長ユニットからのカラーパ
レット情報によって読み出されて、Y、U、Vデータに
変換される。また、CPUは必要によりカラーパレット
RAMの内容をリードすることもできる。
【0179】カラーパレットRAMへの書き込み(デー
タを連続して書き込む場合)は以下のように行われる。
タを連続して書き込む場合)は以下のように行われる。
【0180】1step:アドレスレジスタ(AR)に
カラーパレットアドレスレジスタ(CPA)のレジスタ
番号01hをセットする 2step:カラーパレットアドレスレジスタ(CP
A)に開始アドレスを書く 3step:アドレスレジスタ(AR)にカラーパレッ
トデータライトレジスタ(CPW)のレジスタ番号02
hをセットする。 4step:カラーパレットデータライトレジスタにデ
ータを書く。(CPAはインクリメントされる。) 5step:カラーパレットデータライトレジスタにデ
ータを書く。(CPAはインクリメントされる。)
カラーパレットアドレスレジスタ(CPA)のレジスタ
番号01hをセットする 2step:カラーパレットアドレスレジスタ(CP
A)に開始アドレスを書く 3step:アドレスレジスタ(AR)にカラーパレッ
トデータライトレジスタ(CPW)のレジスタ番号02
hをセットする。 4step:カラーパレットデータライトレジスタにデ
ータを書く。(CPAはインクリメントされる。) 5step:カラーパレットデータライトレジスタにデ
ータを書く。(CPAはインクリメントされる。)
【0181】8bitバス選択時の、データライトレジ
スタへの書き込みは下位バイト、上位バイトの順に行
い、上位バイトの書き込みが行われた時点で内部レジス
タへの実際の書き込みが行われ、CPAがインクリメン
トする。
スタへの書き込みは下位バイト、上位バイトの順に行
い、上位バイトの書き込みが行われた時点で内部レジス
タへの実際の書き込みが行われ、CPAがインクリメン
トする。
【0182】カラーパレットRAMの内容読みだし(デ
ータを連続して読み出す場合)は以下のように行われ
る。
ータを連続して読み出す場合)は以下のように行われ
る。
【0183】1step:アドレスレジスタ(AR)に
カラーパレットアドレスレジスタ(CPA)のレジスタ
番号01hをセットする 2step:カラーパレットアドレスレジスタ(CP
A)に開始アドレスを書く 3step:アドレスレジスタ(AR)にカラーパレッ
トデータリードレジスタ(CPR)のレジスタ番号03
hをセットする。 4step:カラーパレットデータリードレジスタのデ
ータを読む。(CPAはインクリメントされる。) 5step:カラーパレットデータリードレジスタのデ
ータを読む。(CPAはインクリメントされる。)
カラーパレットアドレスレジスタ(CPA)のレジスタ
番号01hをセットする 2step:カラーパレットアドレスレジスタ(CP
A)に開始アドレスを書く 3step:アドレスレジスタ(AR)にカラーパレッ
トデータリードレジスタ(CPR)のレジスタ番号03
hをセットする。 4step:カラーパレットデータリードレジスタのデ
ータを読む。(CPAはインクリメントされる。) 5step:カラーパレットデータリードレジスタのデ
ータを読む。(CPAはインクリメントされる。)
【0184】8bitバス選択時の、データリードレジ
スタからの読みだしは下位バイト、上位バイトの順に行
い、上位バイトが読み出されたた時点でCPAがインク
リメントする。
スタからの読みだしは下位バイト、上位バイトの順に行
い、上位バイトが読み出されたた時点でCPAがインク
リメントする。
【0185】カラーパレットデータの表示について説明
する。VDPおよび、コントローラユニット、画像デー
タ伸長ユニットのカラーパレットデータ面は、カラーパ
レットRAMによってカラーパレットデータをY、U、
Vデータに変換して実際の画像を表示する。
する。VDPおよび、コントローラユニット、画像デー
タ伸長ユニットのカラーパレットデータ面は、カラーパ
レットRAMによってカラーパレットデータをY、U、
Vデータに変換して実際の画像を表示する。
【0186】カラーパレットRAMは1セットしかない
ため、カラーパレットデータを使用するすべての面は同
一のカラーパレットRAMを使う。ただし、カラーパレ
ットアドレスオフセットレジスタを活用することによ
り、面ごとに使い始めるカラーパレットアドレスを設定
できる。
ため、カラーパレットデータを使用するすべての面は同
一のカラーパレットRAMを使う。ただし、カラーパレ
ットアドレスオフセットレジスタを活用することによ
り、面ごとに使い始めるカラーパレットアドレスを設定
できる。
【0187】表示の処理は、まずプライオリティ処理ブ
ロックで、1ドット単位で、表示すべき面が決定されま
す。その面がカラーパレットデータ面であれば、その面
のカラーパレットアドレスオフセット値がレジスタから
読み出され、その値の2倍とカラーパレットデータが加
算されて、カラーパレットアドレスが算出される。
ロックで、1ドット単位で、表示すべき面が決定されま
す。その面がカラーパレットデータ面であれば、その面
のカラーパレットアドレスオフセット値がレジスタから
読み出され、その値の2倍とカラーパレットデータが加
算されて、カラーパレットアドレスが算出される。
【0188】算出されたカラーパレットアドレスで指示
されたデータがそのドットの色になり、Y、U、Vデー
タが次の機能ブロックに送られる。
されたデータがそのドットの色になり、Y、U、Vデー
タが次の機能ブロックに送られる。
【0189】カラーパレットアドレスは、カラーパレッ
トデータと、面ごとに設定されているカラーパレットオ
フセット値とを演算して決定される。従って、カラーパ
レットデータが同じでも、面が違えば別の色を出すこと
ができる。演算式を以下に示す。
トデータと、面ごとに設定されているカラーパレットオ
フセット値とを演算して決定される。従って、カラーパ
レットデータが同じでも、面が違えば別の色を出すこと
ができる。演算式を以下に示す。
【0190】カラーパレットアドレス(9ビット)=カ
ラーパレットデータ(8ビット)+(カラーパレットア
ドレスオフセット値×2)(8ビット)
ラーパレットデータ(8ビット)+(カラーパレットア
ドレスオフセット値×2)(8ビット)
【0191】VDP用カラーパレットオフセットレジス
タは1セットしかない。VDPを複数接続する場合、各
VDPも同じレジスタを使う。カラーパレットアドレス
が511を越えた場合、10ビット目は単純に切り捨て
られ、0アドレスに続く。図49にこの様子を示す。C
PUがカラーパレットRAMにアクセスするときは、カ
ラーパレットアドレスオフセットは関係ない。
タは1セットしかない。VDPを複数接続する場合、各
VDPも同じレジスタを使う。カラーパレットアドレス
が511を越えた場合、10ビット目は単純に切り捨て
られ、0アドレスに続く。図49にこの様子を示す。C
PUがカラーパレットRAMにアクセスするときは、カ
ラーパレットアドレスオフセットは関係ない。
【0192】各LSIからは、図50のような内訳のカ
ラーパレットデータが送られてくる。カラーパレットア
ドレスを計算するとき、パレットバンク番号は単にパレ
ット番号の上位ビットとして扱われ、パレットバンク番
号とパレット番号は区別されません。従って上に示した
それぞれのモードでの8ビットのデータを、すべてカラ
ーパレットデータとして扱う。
ラーパレットデータが送られてくる。カラーパレットア
ドレスを計算するとき、パレットバンク番号は単にパレ
ット番号の上位ビットとして扱われ、パレットバンク番
号とパレット番号は区別されません。従って上に示した
それぞれのモードでの8ビットのデータを、すべてカラ
ーパレットデータとして扱う。
【0193】プライオリティ機能とは、VDP、コント
ローラユニット、および画像データ伸長ユニットのおの
おのから同時に送られてくるその時点での画像ドット情
報を、プライオリティレジスタに指定された画面の優先
順位にしたがって処理し、表示する画像ドットを決定す
る機能である。
ローラユニット、および画像データ伸長ユニットのおの
おのから同時に送られてくるその時点での画像ドット情
報を、プライオリティレジスタに指定された画面の優先
順位にしたがって処理し、表示する画像ドットを決定す
る機能である。
【0194】本発明の実施例の画像処理装置における画
面構成は、VDPがスプライト(SP)面とバックグラ
ウンド(BG)面の2面、コントローラユニットがBM
G0面、BMG1面、BMG2面、BMG3面の4面、
画像データ伸長ユニットがIDCT/RL面の1面を持
っている。
面構成は、VDPがスプライト(SP)面とバックグラ
ウンド(BG)面の2面、コントローラユニットがBM
G0面、BMG1面、BMG2面、BMG3面の4面、
画像データ伸長ユニットがIDCT/RL面の1面を持
っている。
【0195】実施例の装置におけるビデオエンコーダは
VDPを2個接続することができる。入力インターフェ
ースの部分で2つのVDPの選択が行われ、通常は上位
のVDPが選択されていて、上位のVDPがクロマキー
データを出した場合にのみ、下位VDPが選択される。
VDPを2個接続することができる。入力インターフェ
ースの部分で2つのVDPの選択が行われ、通常は上位
のVDPが選択されていて、上位のVDPがクロマキー
データを出した場合にのみ、下位VDPが選択される。
【0196】本例におけるビデオエンコーダのプライオ
リティレジスタのみではVDPのSP/BG、およびコ
ントローラユニットのBMG0〜BMG3の優先順位の
変更はできず、それぞれのユニットの設定も合わせて変
更する必要がある
リティレジスタのみではVDPのSP/BG、およびコ
ントローラユニットのBMG0〜BMG3の優先順位の
変更はできず、それぞれのユニットの設定も合わせて変
更する必要がある
【0197】ビデオエンコーダでのプライオリティ処理
はVDP、コントローラユニット、および画像データ伸
長ユニットの各デバイスから送られる面情報とプライオ
リティレジスタ値、およびデータがクロマキーか、など
によりドットごとに各LSIの優先順位を決める。
はVDP、コントローラユニット、および画像データ伸
長ユニットの各デバイスから送られる面情報とプライオ
リティレジスタ値、およびデータがクロマキーか、など
によりドットごとに各LSIの優先順位を決める。
【0198】図51は256ドットモードでのプライオ
リティ処理の説明図である。ここではドットクロックの
4倍のクロックで処理を行いクロマキー処理、セロファ
ン処理などの特殊処理と併せてプライオリティ処理を行
っている。
リティ処理の説明図である。ここではドットクロックの
4倍のクロックで処理を行いクロマキー処理、セロファ
ン処理などの特殊処理と併せてプライオリティ処理を行
っている。
【0199】320ドットモードでは、コントローラユ
ニット、画像データ伸長ユニットは256ドット、VD
Pが320ドットなので21Mhzの周期で表示すべき
面を決定し、その面(デバイス)を選択して、すぐ表示
する。
ニット、画像データ伸長ユニットは256ドット、VD
Pが320ドットなので21Mhzの周期で表示すべき
面を決定し、その面(デバイス)を選択して、すぐ表示
する。
【0200】次にクロマキー機能(透明処理)について
説明する。クロマキー機能(透明処理)とは、ある面の
一部分を透明として扱い、その透明部分にはプライオリ
ティの低い面が表示されるような機能である。
説明する。クロマキー機能(透明処理)とは、ある面の
一部分を透明として扱い、その透明部分にはプライオリ
ティの低い面が表示されるような機能である。
【0201】具体的には、透明と判定される色(キー
色)が決まっていて、その色を使った部分が透明にな
る。キー色は、面がカラーパレットデータか、IDCT
−YUVデータか、コントローラユニットのYUVデー
タかで扱いが違う。
色)が決まっていて、その色を使った部分が透明にな
る。キー色は、面がカラーパレットデータか、IDCT
−YUVデータか、コントローラユニットのYUVデー
タかで扱いが違う。
【0202】クロマキーを使わないときは、絵を作成す
るときにキー色を使わないことである。図52にクロマ
キーの説明図を示す。
るときにキー色を使わないことである。図52にクロマ
キーの説明図を示す。
【0203】カラーパレットデータ面のキー色として、
キー色=カラーパレットデータ0(VDPはパレット番
号0)が使用されると、コントローラユニット、および
画像データ伸長ユニットのランレン面では、何色モード
でもカラーパレットデータ0は透明になる。VDPは、
すべてのカラーパレットバンクにおいてパレット番号0
が透明になる。
キー色=カラーパレットデータ0(VDPはパレット番
号0)が使用されると、コントローラユニット、および
画像データ伸長ユニットのランレン面では、何色モード
でもカラーパレットデータ0は透明になる。VDPは、
すべてのカラーパレットバンクにおいてパレット番号0
が透明になる。
【0204】なおコントローラユニットのカラーパレッ
トデータ面では、コントローラユニットがクロマキー判
定を行いインバリッド信号を送ってくる場合もある。
トデータ面では、コントローラユニットがクロマキー判
定を行いインバリッド信号を送ってくる場合もある。
【0205】コントローラユニット−YUVデータ面の
キー色(16M色、64K色モード)のキー色として、
キー色=Yデータが00hの色の場合は、YUVのデー
タの内、Yデータが00hだったら、UVの値に関わら
ず、そのドットは透明になる。透明にしたくない部分で
はYデータに01hを加算するなどして、00hになら
ないようデータを作る必要がある。
キー色(16M色、64K色モード)のキー色として、
キー色=Yデータが00hの色の場合は、YUVのデー
タの内、Yデータが00hだったら、UVの値に関わら
ず、そのドットは透明になる。透明にしたくない部分で
はYデータに01hを加算するなどして、00hになら
ないようデータを作る必要がある。
【0206】IDCT−YUVデータ面のキー色とし
て、キー色=クロマキー下限レジスタ値と、クロマキー
上限レジスタ値の間の色が選ばれた場合は、IDCT−
YUV面では、表示しようとする色のYUV値が、クロ
マキーレジスタの上限・下限のYUV値の間にYUV共
入っている場合に、キー色と判定され透明になる。つま
り、
て、キー色=クロマキー下限レジスタ値と、クロマキー
上限レジスタ値の間の色が選ばれた場合は、IDCT−
YUV面では、表示しようとする色のYUV値が、クロ
マキーレジスタの上限・下限のYUV値の間にYUV共
入っている場合に、キー色と判定され透明になる。つま
り、
【0207】クロマキーYレジスタの上限Y値をYu
下限Y値をYl クロマキーUレジスタの上限U値をUu 下限U値をU
l クロマキーVレジスタの上限V値をVu 下限V値をV
l 表示しようとする色のY値をYs、U値をUs、V値を
Vs
下限Y値をYl クロマキーUレジスタの上限U値をUu 下限U値をU
l クロマキーVレジスタの上限V値をVu 下限V値をV
l 表示しようとする色のY値をYs、U値をUs、V値を
Vs
【0208】とすると次の式が真になったとき、表示し
ようとする色はキー色であり、透明になる。
ようとする色はキー色であり、透明になる。
【0209】(Yu>=Ys>=Yl)and(Uu>
=Us>=Ul)and(Vu>=Vs>=Vl)
=Us>=Ul)and(Vu>=Vs>=Vl)
【0210】コントローラユニットおよび画像データ伸
長ユニットからのインバリッド信号の処理について説明
する。コントローラユニット、および画像データ伸長ユ
ニットからインバリッド信号が入力された場合、本発明
のビデオエンコーダでは、そのドットについてそのLS
Iからクロマキーのキー色が入力されたのと同様に透明
として扱う。
長ユニットからのインバリッド信号の処理について説明
する。コントローラユニット、および画像データ伸長ユ
ニットからインバリッド信号が入力された場合、本発明
のビデオエンコーダでは、そのドットについてそのLS
Iからクロマキーのキー色が入力されたのと同様に透明
として扱う。
【0211】最もプライオリティの低い面のクロマキー
部分の処理は次のようになされる。最もプライオリティ
の低い面のクロマキー部分には、プライオリティ処理で
次にくる面に書かれている色が表示される。
部分の処理は次のようになされる。最もプライオリティ
の低い面のクロマキー部分には、プライオリティ処理で
次にくる面に書かれている色が表示される。
【0212】従って、YUVデータの面も含めて、すべ
ての面が透明の部分は、プライオリティ処理で次にくる
面が表示されることになる。セロファン処理の場合も同
様にして、最もプライオリティの低い面のクロマキー部
分が、処理される。図53は以上の処理をまとめたもの
である。
ての面が透明の部分は、プライオリティ処理で次にくる
面が表示されることになる。セロファン処理の場合も同
様にして、最もプライオリティの低い面のクロマキー部
分が、処理される。図53は以上の処理をまとめたもの
である。
【0213】セロファン機能とは、本発明のビデオエン
コーダの中でプライオリティに従って画像を合成する際
に、上の画像と下の画像とを混ぜ合わせて表示する機能
である。
コーダの中でプライオリティに従って画像を合成する際
に、上の画像と下の画像とを混ぜ合わせて表示する機能
である。
【0214】例えば、コントローラユニットの0面のセ
ロファンをONにすると、それよりプライオリティの低
い面が、コントローラユニットの0面の画像と混ざるの
で、コントローラユニットの0面が半透明になったよう
に表示される。
ロファンをONにすると、それよりプライオリティの低
い面が、コントローラユニットの0面の画像と混ざるの
で、コントローラユニットの0面が半透明になったよう
に表示される。
【0215】画像を混ぜ合わせる比率を変化させること
ができるので、画像のフェードイン・アウトと、画像の
滑らかな切り替えなどが実現できる。
ができるので、画像のフェードイン・アウトと、画像の
滑らかな切り替えなどが実現できる。
【0216】セロファン演算は重ねる面のデータをY
a、Ua、Va、重ねられる面のデータをYb、Ub、
Vb、セロファン係数をmy、mu、mv、ny、n
v、nuとすると、演算結果Y、U、Vは次の式により
決まる。
a、Ua、Va、重ねられる面のデータをYb、Ub、
Vb、セロファン係数をmy、mu、mv、ny、n
v、nuとすると、演算結果Y、U、Vは次の式により
決まる。
【0217】Y=my・Ya+ny・Yb U=mu・(Ua−80h)+nu・(Ub−80h)
+80h V=mv・(Va−80h)+nv・(Vb−80h)
+80h
+80h V=mv・(Va−80h)+nv・(Vb−80h)
+80h
【0218】U,Vは80hを0とみなした符号付き数
として演算するので、係数が0になれば結果は80hに
なる。それぞれオーバーフローした場合はFFh、アン
ダーフローした場合は00hになる。
として演算するので、係数が0になれば結果は80hに
なる。それぞれオーバーフローした場合はFFh、アン
ダーフローした場合は00hになる。
【0219】また、セロファン係数は0/8〜8/8ま
での9段階あり、分子の値を設定することによってセロ
ファンの度合が変わる。係数の設定はソフトで行わなけ
ればならない。
での9段階あり、分子の値を設定することによってセロ
ファンの度合が変わる。係数の設定はソフトで行わなけ
ればならない。
【0220】セロファン係数レジスタは、その6個のパ
ラメータが1セットになって、それが3セットある。あ
る面にセロファンを設定する場合、セロファン係数レジ
スタ番号(1〜3)を、セロファン面設定レジスタの、
指定された場所に書き込みます。またここに0をセット
すると、その面のセロファンはOFFになる。セロファ
ン係数レジスタの値9〜Fはサポートしていないので設
定しない。
ラメータが1セットになって、それが3セットある。あ
る面にセロファンを設定する場合、セロファン係数レジ
スタ番号(1〜3)を、セロファン面設定レジスタの、
指定された場所に書き込みます。またここに0をセット
すると、その面のセロファンはOFFになる。セロファ
ン係数レジスタの値9〜Fはサポートしていないので設
定しない。
【0221】重ねようとする面のクロマキー部分では、
セロファン演算は実行されず、通常のクロマキー処理と
なる。また、セロファン機能は以下のような機能を使う
ことができる。
セロファン演算は実行されず、通常のクロマキー処理と
なる。また、セロファン機能は以下のような機能を使う
ことができる。
【0222】多重セロファン機能としてセロファンをか
けた面に対して、さらにセロファンをかける。フロント
セロファン機能として画面全体の色調や明るさを、予め
設定した色でセロファンをかけることにより変えること
ができる。
けた面に対して、さらにセロファンをかける。フロント
セロファン機能として画面全体の色調や明るさを、予め
設定した色でセロファンをかけることにより変えること
ができる。
【0223】バックセロファン機能としてプライオリテ
ィがもっとも低い面はセロファンをかける相手がないた
め、通常はセロファンは無効になるが、バックセロファ
ン機能を使うと、その面に対して、予め設定した色でセ
ロファンをかけることができる。
ィがもっとも低い面はセロファンをかける相手がないた
め、通常はセロファンは無効になるが、バックセロファ
ン機能を使うと、その面に対して、予め設定した色でセ
ロファンをかけることができる。
【0224】スプライト特殊処理として、スプライト面
では、表示しようとするスプライトが使用しているパレ
ットバンク番号によって、セロファンのOF/OFF設
定が可能である。パレットバンク番号ごとにセロファン
演算の、ON/OFFの設定を行う。
では、表示しようとするスプライトが使用しているパレ
ットバンク番号によって、セロファンのOF/OFF設
定が可能である。パレットバンク番号ごとにセロファン
演算の、ON/OFFの設定を行う。
【0225】図54にセロファン演算におけるデータフ
ローを示す。ここではU,Vは80hを0とみなした符
号付き数値として演算される。図55はセロファン機能
の処理フロー図である。
ローを示す。ここではU,Vは80hを0とみなした符
号付き数値として演算される。図55はセロファン機能
の処理フロー図である。
【0226】図56はセロファン処理の概念図である。
処理は、1ドットごとに行われ、VDP、コントローラ
ユニット、および画像データ伸長ユニットは1,2,3
のいずれかにそれぞれ対応する。この対応は、各々のL
SIユニットが出力している面のプライオリティによ
り、1ドットごとに決定される。
処理は、1ドットごとに行われ、VDP、コントローラ
ユニット、および画像データ伸長ユニットは1,2,3
のいずれかにそれぞれ対応する。この対応は、各々のL
SIユニットが出力している面のプライオリティによ
り、1ドットごとに決定される。
【0227】たとえば、あるドットにおいて、プライオ
リティが、VDP>コントローラユニット>画像データ
伸長ユニット、であったらはVDP、はコントロー
ラユニットは画像データ伸長ユニットとなる。
リティが、VDP>コントローラユニット>画像データ
伸長ユニット、であったらはVDP、はコントロー
ラユニットは画像データ伸長ユニットとなる。
【0228】そして、の面(たとえばコントローラユ
ニットのBMG1面)がセロファンONになっていたら
面と面との間でセロファン処理される。セロファン
処理の係数は、の面に設定されている係数レジスタの
値です。
ニットのBMG1面)がセロファンONになっていたら
面と面との間でセロファン処理される。セロファン
処理の係数は、の面に設定されている係数レジスタの
値です。
【0229】また、の面(たとえばBG面)にもセロ
ファンがONになっていたら先ほどセロファン処理され
た結果との間でセロファン処理される。の面のセロ
ファン処理がOFFだったら、の面はの面に隠れて
しまうため、の面との面の間だけのセロファン処理
になる。
ファンがONになっていたら先ほどセロファン処理され
た結果との間でセロファン処理される。の面のセロ
ファン処理がOFFだったら、の面はの面に隠れて
しまうため、の面との面の間だけのセロファン処理
になる。
【0230】ただし、の面のクロマキー部分はの面
が隠れずに見える。の面にセロファン処理が設定して
あっても、無効になります。セロファンのOF/OFF
も面によってドットごとに決定される。
が隠れずに見える。の面にセロファン処理が設定して
あっても、無効になります。セロファンのOF/OFF
も面によってドットごとに決定される。
【0231】セロファン機能では同じデバイス(VD
P、コントローラユニット、画像データ伸長ユニット)
からセロファンされる面の間でセロファン演算すること
はできない。たとえば、コントローラユニットのBMG
1面とBMG2面との間でセロファン演算することはで
きない。また、VDPのスプライト面とVDPのBG面
の間のセロファン演算もできない。
P、コントローラユニット、画像データ伸長ユニット)
からセロファンされる面の間でセロファン演算すること
はできない。たとえば、コントローラユニットのBMG
1面とBMG2面との間でセロファン演算することはで
きない。また、VDPのスプライト面とVDPのBG面
の間のセロファン演算もできない。
【0232】これは、1ドット単位で考えた場合に、V
DP,コントローラユニットは、それぞれの内部のプラ
イオリティで選択された1つの画面の1ドットのデータ
が出力されるだけなので、同じデバイスのほかの面とセ
ロファン演算はできないのである。
DP,コントローラユニットは、それぞれの内部のプラ
イオリティで選択された1つの画面の1ドットのデータ
が出力されるだけなので、同じデバイスのほかの面とセ
ロファン演算はできないのである。
【0233】フロントセロファンとバックセロファン
は、全面単色の面(固定カラー面)を1面持っていてそ
の面との間でセロファン演算を行う機能である。固定カ
ラー面の色は、固定カラーレジスタに設定する。
は、全面単色の面(固定カラー面)を1面持っていてそ
の面との間でセロファン演算を行う機能である。固定カ
ラー面の色は、固定カラーレジスタに設定する。
【0234】フロントセロファン機能は、VDP、コン
トローラユニット、および画像データ伸長ユニットから
の面のセロファン処理が終わった後、固定カラー面とセ
ロファン演算を行う機能である。セロファン演算の係数
は、係数レジスタ1の値が使用される。図57はフロン
トセロファンの説明図である。
トローラユニット、および画像データ伸長ユニットから
の面のセロファン処理が終わった後、固定カラー面とセ
ロファン演算を行う機能である。セロファン演算の係数
は、係数レジスタ1の値が使用される。図57はフロン
トセロファンの説明図である。
【0235】バックセロファン機能は、VDP,コント
ローラユニット、および画像データ伸長ユニットの中で
最もプライオリティの低い面と、固定カラー面のセロフ
ァン処理をし、次のプライオリティの面の処理を行う機
能である。係数は、面で設定されている係数レジスタ
の値が使用される。図58はバックセロファンの説明図
である。
ローラユニット、および画像データ伸長ユニットの中で
最もプライオリティの低い面と、固定カラー面のセロフ
ァン処理をし、次のプライオリティの面の処理を行う機
能である。係数は、面で設定されている係数レジスタ
の値が使用される。図58はバックセロファンの説明図
である。
【0236】フロントセロファンとバックセロファンを
同時にかけることはできない。フロントセロファン、バ
ックセロファンの設定は次の水平表示期間から有効にな
る。
同時にかけることはできない。フロントセロファン、バ
ックセロファンの設定は次の水平表示期間から有効にな
る。
【0237】VDPのスプライトは、すべてスプライト
面として認識されるので、スプライト面のセロファンを
ONにすると、基本的にすべてのスプライトにセロファ
ン処理がかかる。しかし、次の方法によって特定のスプ
ライトだけセロファン処理をかけないようにすることが
可能である。
面として認識されるので、スプライト面のセロファンを
ONにすると、基本的にすべてのスプライトにセロファ
ン処理がかかる。しかし、次の方法によって特定のスプ
ライトだけセロファン処理をかけないようにすることが
可能である。
【0238】セロファン処理をかけたくないスプライト
が使用しているカラーパレットバンク番号を、SPスプ
ライト個別設定レジスタでセロファン処理OFFにセッ
トする。すると、そのカラーパレットバンク番号を使用
しているスプライトのドットでは、スプライト面のセロ
ファンがOFFになっているのと同じ動作をする。
が使用しているカラーパレットバンク番号を、SPスプ
ライト個別設定レジスタでセロファン処理OFFにセッ
トする。すると、そのカラーパレットバンク番号を使用
しているスプライトのドットでは、スプライト面のセロ
ファンがOFFになっているのと同じ動作をする。
【0239】ただし、この機能はスプライト面のセロフ
ァン演算時に機能するだけなので、スプライト面よりも
プライオリティが高い面にセロファン処理が設定されて
いれば、そのセロファン処理時には、どのスプライトも
セロファンの対象になる。
ァン演算時に機能するだけなので、スプライト面よりも
プライオリティが高い面にセロファン処理が設定されて
いれば、そのセロファン処理時には、どのスプライトも
セロファンの対象になる。
【0240】本発明のビデオエンコーダはノンインタレ
ースモードとインタレースモードを選択できる。ノンイ
ンタレースモードは走査線の本数が263本あるいは2
62本固定モードである。図59はノンインタレースモ
ードの表示の説明図である。
ースモードとインタレースモードを選択できる。ノンイ
ンタレースモードは走査線の本数が263本あるいは2
62本固定モードである。図59はノンインタレースモ
ードの表示の説明図である。
【0241】インタレースモードとは通常のテレビジョ
ンと同じ操作モードである。インタレースモードでの画
面表示のしかたを説明する。
ンと同じ操作モードである。インタレースモードでの画
面表示のしかたを説明する。
【0242】最初の1/60秒間はフィールド目(奇数
フィールド)の期間で、ステータスレジスタの0/Eビ
ットが1になり、ノンインターレースと同じように画像
が表示される。次の1/60秒間は2フィールド目(偶
数フィールド)の期間で、O/Eが0になり、先ほど表
示した画像よりも1/2ライン分だけ上に、送られてき
た画像を表示する。すると、走査線の隙間が埋まるた
め、画面はなめらかになる。
フィールド)の期間で、ステータスレジスタの0/Eビ
ットが1になり、ノンインターレースと同じように画像
が表示される。次の1/60秒間は2フィールド目(偶
数フィールド)の期間で、O/Eが0になり、先ほど表
示した画像よりも1/2ライン分だけ上に、送られてき
た画像を表示する。すると、走査線の隙間が埋まるた
め、画面はなめらかになる。
【0243】以下、1フィールド目と2フィールド目の
操作が交互に行われるが、偶数フィールドと奇数フィー
ルドが同じ画像だった場合、画面が細かく上下に揺れて
見える。それぞれのフィールドの表示位置に合わせて予
め作った画像データを、フィールドごとに切り換えて表
示することにより、最適な画像が得られる。
操作が交互に行われるが、偶数フィールドと奇数フィー
ルドが同じ画像だった場合、画面が細かく上下に揺れて
見える。それぞれのフィールドの表示位置に合わせて予
め作った画像データを、フィールドごとに切り換えて表
示することにより、最適な画像が得られる。
【0244】インタレースモードでは、1/2ドットシ
フト機能によりさらに高精細な画像を表示することがで
きる。1/2ドットシフト機能とは、1走査線おきに画
素を水平方向に1/2ドットずらし、より自然な画像を
表示する手法である。このモードでは、画面のエッジが
ギザギザにならないようにマスクをかけるので、表示ド
ット数は255.5ドットになる。図60はインタレー
スモードの画像、図61はインタレースモード+1/2
ドットシフトの画像の説明図である。
フト機能によりさらに高精細な画像を表示することがで
きる。1/2ドットシフト機能とは、1走査線おきに画
素を水平方向に1/2ドットずらし、より自然な画像を
表示する手法である。このモードでは、画面のエッジが
ギザギザにならないようにマスクをかけるので、表示ド
ット数は255.5ドットになる。図60はインタレー
スモードの画像、図61はインタレースモード+1/2
ドットシフトの画像の説明図である。
【0245】次に本発明のビデオエンコーダの同期信号
発生機能について説明する。本発明のビデオエンコーダ
は同期信号発生回路を内蔵しており、12倍の色副搬送
波周波数を入力することにより、周辺のICにたいしド
ットクロック、水平同期信号の−HSYNCA、HSY
NCB、HSYNCC、および垂直同期信号の−VSY
NCを出力する。外部同期機能を持っているため、外部
の映像との同期が可能である。
発生機能について説明する。本発明のビデオエンコーダ
は同期信号発生回路を内蔵しており、12倍の色副搬送
波周波数を入力することにより、周辺のICにたいしド
ットクロック、水平同期信号の−HSYNCA、HSY
NCB、HSYNCC、および垂直同期信号の−VSY
NCを出力する。外部同期機能を持っているため、外部
の映像との同期が可能である。
【0246】本発明のビデオエンコーダのYUV信号
は、おのおの内蔵されたD/Aコンバータでアナログ信
号に変換される。D/AコンバータはYUVとも8ビッ
トである。ただし、パレットデータなどUVが4ビット
のデータしかない場合、それぞれ下4ビットに0000
をつけて8ビットにする。
は、おのおの内蔵されたD/Aコンバータでアナログ信
号に変換される。D/AコンバータはYUVとも8ビッ
トである。ただし、パレットデータなどUVが4ビット
のデータしかない場合、それぞれ下4ビットに0000
をつけて8ビットにする。
【0247】Yは、00hが黒、FFhが白として直線
的にアナログ信号に変換される。UおよびVもデータが
そのまま直線的にアナログ信号に変換されるが、色差信
号なので極性があり、80hを基準として、それより上
を正、下を負とする。
的にアナログ信号に変換される。UおよびVもデータが
そのまま直線的にアナログ信号に変換されるが、色差信
号なので極性があり、80hを基準として、それより上
を正、下を負とする。
【0248】色の濃さは80hからの差に比例するの
で、00hおよびFFhが最も色が濃くなり、U・Vと
も80hであれば無色になる。色相は、U,Vの80h
からの差の比と、それぞれの極性で決まる。
で、00hおよびFFhが最も色が濃くなり、U・Vと
も80hであれば無色になる。色相は、U,Vの80h
からの差の比と、それぞれの極性で決まる。
【0249】D/A変換する際、Y信号は同期信号付き
/無しを、UおよびV信号は色副搬送はによる変調の有
り/無しを選択できる。色副搬送波の変調を有りにした
場合、規定のタイミング、振幅で,U信号にカラーバー
ストが重畳される。D/Aコンバータは電流加算型で、
外部回路の入力インピーダンスにより電圧に変換され
る。
/無しを、UおよびV信号は色副搬送はによる変調の有
り/無しを選択できる。色副搬送波の変調を有りにした
場合、規定のタイミング、振幅で,U信号にカラーバー
ストが重畳される。D/Aコンバータは電流加算型で、
外部回路の入力インピーダンスにより電圧に変換され
る。
【0250】同期無しY信号と、変調無しUV信号を外
部回路でアナログ演算することにより、RGB信号を作
ることができる。また、同期付きY信号と、変調有りU
V信号を外付け回路にて混合することによりCRT用コ
ンポジットビデオ信号を作ることができる。
部回路でアナログ演算することにより、RGB信号を作
ることができる。また、同期付きY信号と、変調有りU
V信号を外付け回路にて混合することによりCRT用コ
ンポジットビデオ信号を作ることができる。
【0251】図62は本発明の情報処理装置を構成する
音声データ出力ユニットのブロック図である。音声デー
タ出力ユニットは、6チャンネルプログラマブルサウン
ドジェネレータ(PSG)と左右2チャンネルのADP
CMデコーダ#1、#2、外部音響機器としてコンパク
トディスク音源からの音声データ出力部を内蔵してい
る。
音声データ出力ユニットのブロック図である。音声デー
タ出力ユニットは、6チャンネルプログラマブルサウン
ドジェネレータ(PSG)と左右2チャンネルのADP
CMデコーダ#1、#2、外部音響機器としてコンパク
トディスク音源からの音声データ出力部を内蔵してい
る。
【0252】PSG波形データは、CPU内部のDRA
Mを経てCPUによって転送される。PSGでは、転送
された波形データを振幅変調、周波数変調あるいは特定
のチャンネルをLFO制御して効果音をつくり、音声出
力している。
Mを経てCPUによって転送される。PSGでは、転送
された波形データを振幅変調、周波数変調あるいは特定
のチャンネルをLFO制御して効果音をつくり、音声出
力している。
【0253】ADPCMは、サンプリング周波数が水平
同期信号に一致する32kHzと16/8/4kHzの
データを再生できる。音声データ出力ユニットおよびコ
ントロールユニット内部のレジスタで周波数設定する。
データ再生の開始、中断、再開、連続再生等の指定も、
コントロールユニットが音声データ出力ユニット内のレ
ジスタに設定する。
同期信号に一致する32kHzと16/8/4kHzの
データを再生できる。音声データ出力ユニットおよびコ
ントロールユニット内部のレジスタで周波数設定する。
データ再生の開始、中断、再開、連続再生等の指定も、
コントロールユニットが音声データ出力ユニット内のレ
ジスタに設定する。
【0254】PSG、ADPCMのほかPCM外部音源
のボリュームコントロール機能があり、CPUが、音声
データ出力ユニット内のレジスタにボリューム設定す
る。
のボリュームコントロール機能があり、CPUが、音声
データ出力ユニット内のレジスタにボリューム設定す
る。
【0255】出力コントロールユニットがADPCMデ
コーダに転送する音声データは、図63のような形式で
メモリ(図11中のK−RAM)内に格納されている。
図63は本発明の音声画像処理装置においてメモリ内の
ADPCMデータの格納形式を示す説明図である。〜
の順にメモリに格納され、読み出し、転送が行われ
る。音声データは4ビット(うち符号1ビット)で、図
のように16ビットバウンダリで閉じた形で格納されて
いる。
コーダに転送する音声データは、図63のような形式で
メモリ(図11中のK−RAM)内に格納されている。
図63は本発明の音声画像処理装置においてメモリ内の
ADPCMデータの格納形式を示す説明図である。〜
の順にメモリに格納され、読み出し、転送が行われ
る。音声データは4ビット(うち符号1ビット)で、図
のように16ビットバウンダリで閉じた形で格納されて
いる。
【0256】本発明の音声画像処理装置では、CPUの
処理効率が向上したため、32kHzのADPCMデコ
ーダ基本サンプリング周波数を実現している。本発明で
は、32kHzが、NTSC方式の水平同期信号周波数
31.47kHzと極めて近いため、ADPCMデータ
転送、再生レートを制御するクロックに水平同期信号を
利用している。
処理効率が向上したため、32kHzのADPCMデコ
ーダ基本サンプリング周波数を実現している。本発明で
は、32kHzが、NTSC方式の水平同期信号周波数
31.47kHzと極めて近いため、ADPCMデータ
転送、再生レートを制御するクロックに水平同期信号を
利用している。
【0257】基本サンプリング周波数31.47kHz
の他、15.73kHz、7.87kHz、3.93k
Hzのサンプリング周波数を選択することもできるた
め、従来のコンピュータゲーム装置との互換性を有し、
16kHz前後のADPCMデータを資源として用いる
ことも出来る。
の他、15.73kHz、7.87kHz、3.93k
Hzのサンプリング周波数を選択することもできるた
め、従来のコンピュータゲーム装置との互換性を有し、
16kHz前後のADPCMデータを資源として用いる
ことも出来る。
【0258】31.47kHz以外のサンプリング周波
数を選択した際に、必要となる直線補間について図面と
共に説明する。図64はサンプリング周波数とデータ転
送および直線補間時の加算量の関係の説明図、図65は
7.87kHzのサンプリング周波数選択時に行う直線
補間の説明図である。(0)(1)(2)(3)(4)
はデータ転送の順序を示し、図中の囲みは4水平期間
(H)に1バイトずつ転送されていることを示す。
数を選択した際に、必要となる直線補間について図面と
共に説明する。図64はサンプリング周波数とデータ転
送および直線補間時の加算量の関係の説明図、図65は
7.87kHzのサンプリング周波数選択時に行う直線
補間の説明図である。(0)(1)(2)(3)(4)
はデータ転送の順序を示し、図中の囲みは4水平期間
(H)に1バイトずつ転送されていることを示す。
【0259】図65にあるように、サンプリング周波数
が7.87kHz時、加算量は次回再生する今データと
前データの差の1/4である。(1)(2)のデータが
転送されて来た直後のHSYNCの立ち下がりで前デー
タ(0)が再生される。(0)が再生されている間に、
1ステップ(1/2水平期間)毎に前データ(0)に加
算量(d(n)−d(n−1))/4を加えて得られた
データを(0)と(1)のデータ再生の間に再生してい
く。
が7.87kHz時、加算量は次回再生する今データと
前データの差の1/4である。(1)(2)のデータが
転送されて来た直後のHSYNCの立ち下がりで前デー
タ(0)が再生される。(0)が再生されている間に、
1ステップ(1/2水平期間)毎に前データ(0)に加
算量(d(n)−d(n−1))/4を加えて得られた
データを(0)と(1)のデータ再生の間に再生してい
く。
【0260】本発明の音声画像処理装置のADPCMデ
コーダが行うADPCMデータ伸張について図面と共に
説明する。図66はPCMデータをADPCMデータに
圧縮するフローチャートである。図67はADPCM圧
縮データをPCMデータに伸張するフローチャートであ
る。PCMデータを図66の手順で圧縮して得られたA
DPCMデータは、ゲーム装置起動中、図67の手順で
伸張される。圧縮、伸張時には、ADPCMデータvs
変化量vsレベル増減値対応テーブル、スケールレベル
vsスケール値換算テーブルを参照して値を変換する。
コーダが行うADPCMデータ伸張について図面と共に
説明する。図66はPCMデータをADPCMデータに
圧縮するフローチャートである。図67はADPCM圧
縮データをPCMデータに伸張するフローチャートであ
る。PCMデータを図66の手順で圧縮して得られたA
DPCMデータは、ゲーム装置起動中、図67の手順で
伸張される。圧縮、伸張時には、ADPCMデータvs
変化量vsレベル増減値対応テーブル、スケールレベル
vsスケール値換算テーブルを参照して値を変換する。
【0261】図68には、ADPCMデータvs変化量
vsレベル増減値対応テーブルを示す。図69にはスケ
ールレベルvsスケール値テーブルを示す。本装置で
は、スケール値の初期値は最小値の16で、最大値は4
8、伸張データの最大は4095.875、最小は0と
なる。
vsレベル増減値対応テーブルを示す。図69にはスケ
ールレベルvsスケール値テーブルを示す。本装置で
は、スケール値の初期値は最小値の16で、最大値は4
8、伸張データの最大は4095.875、最小は0と
なる。
【0262】本発明の音声画像処理装置では、ADPC
Mデコーダ動作のうちの、音声ボリュームとサンプリン
グ周波数、ソフトリセット、PSG波形データは、CP
Uが音声データ出力ユニットのレジスタに書き込みを行
うことにより設定している。PSGデータおよび外部音
響機器から取り入れるPCM音源出力のボリュームコン
トロールも、音声データ出力ユニットのレジスタに、C
PUが書き込みを行って設定している。
Mデコーダ動作のうちの、音声ボリュームとサンプリン
グ周波数、ソフトリセット、PSG波形データは、CP
Uが音声データ出力ユニットのレジスタに書き込みを行
うことにより設定している。PSGデータおよび外部音
響機器から取り入れるPCM音源出力のボリュームコン
トロールも、音声データ出力ユニットのレジスタに、C
PUが書き込みを行って設定している。
【0263】なお、これまで説明した実施例の音声画像
処理装置は本発明の一実施例であり、この装置に限定さ
れるものでない。
処理装置は本発明の一実施例であり、この装置に限定さ
れるものでない。
【0264】
【発明の効果】本発明の装置を用いることにより、速度
の低下を起こさずに自然画や動画などの多様な画像デー
タとともにPCM,ADPCM、PSGなど多様な音声
データも扱うことができるようになった。そして、画像
や音声データを効率よく圧縮したデータを用いることが
できるので、外部記憶の容量が少なくて済むなどの効果
もある。さらに、圧縮されたデータを必要に応じて転送
すること、また、バックグラウンド画面表示用VRAM
とデータ転送用バッファの共用により、システム全体の
メモリの容量が少なくて済むなどの効果もある。
の低下を起こさずに自然画や動画などの多様な画像デー
タとともにPCM,ADPCM、PSGなど多様な音声
データも扱うことができるようになった。そして、画像
や音声データを効率よく圧縮したデータを用いることが
できるので、外部記憶の容量が少なくて済むなどの効果
もある。さらに、圧縮されたデータを必要に応じて転送
すること、また、バックグラウンド画面表示用VRAM
とデータ転送用バッファの共用により、システム全体の
メモリの容量が少なくて済むなどの効果もある。
【0265】また、デバックが容易でプログラムを作成
しやすいことから、プログラム作成の生産性の向上が見
込まれる。
しやすいことから、プログラム作成の生産性の向上が見
込まれる。
【図1】従来のコンピュータ装置におけるBATとCG
の構造の説明図である。
の構造の説明図である。
【図2】CGにおけるカラー番号の計算の説明図であ
る。
る。
【図3】カラーパレットとBAT/CGの関係を示す説
明図である。
明図である。
【図4】BATの構成を示す説明図である。
【図5】キャラクタのドット位置とパレット番号の説明
図である。
図である。
【図6】4色モードのRAM上のビット構成図である。
【図7】16色モードのRAM上のビット構成図であ
る。
る。
【図8】256色モードのRAM上のビット構成図であ
る。
る。
【図9】64K色モードのRAM上のビット構成図であ
る。
る。
【図10】16M色モードのRAM上のビット構成図で
ある。
ある。
【図11】本発明の実施例の装置のブロック図である。
【図12】本発明の実施例の装置のCPUのブロック図
である。
である。
【図13】本発明の実施例の装置のCPUのメモリポー
トマップである。
トマップである。
【図14】DRAMの形式によるメモリ構成を示す図で
ある。
ある。
【図15】MCU内のメモリ設定レジスタの位置を説明
図である。
図である。
【図16】リフレッシュタイムのアーキテクチャの説明
図である。
図である。
【図17】本発明の実施例の画像処理装置のコントロー
ルユニット部の詳細図である。
ルユニット部の詳細図である。
【図18】アフィン変換式(逆変換)を示す図である。
【図19】本発明の実施例の装置におけるアフィン変換
係数レジスタとアフィン変換中心座標レジスタの説明図
である。
係数レジスタとアフィン変換中心座標レジスタの説明図
である。
【図20】本発明の実施例の装置におけるラスタ毎に縮
小率を変えた処理の説明図である。
小率を変えた処理の説明図である。
【図21】本発明の実施例の装置におけるラスタごとに
縮小率を変えた処理の流れ図である。
縮小率を変えた処理の流れ図である。
【図22】本発明の実施例の装置におけるDCKとHS
YNCの関係の説明図である。
YNCの関係の説明図である。
【図23】本発明の実施例の装置におけるマイクロプロ
グラム関連のレジスタの説明図である。
グラム関連のレジスタの説明図である。
【図24】本発明の実施例の装置におけるマイクロプロ
グラムデータレジスタの内容の説明図である。
グラムデータレジスタの内容の説明図である。
【図25】本発明の実施例の装置におけるマイクロプロ
グラムの動作期間と各表示期間との関係の説明図であ
る。
グラムの動作期間と各表示期間との関係の説明図であ
る。
【図26】本発明の実施例の装置におけるマイクロプロ
グラムによるアドレス生成のタイミングの説明図であ
る。
グラムによるアドレス生成のタイミングの説明図であ
る。
【図27】本発明の実施例の装置におけるマイクロプロ
グラムの記述例である。
グラムの記述例である。
【図28】BG画面の書き換えの説明図である。
【図29】本発明の装置におけるデータアクセスのフロ
ーチャートである。
ーチャートである。
【図30】本発明の装置におけるメモリアクセスの説明
図である。
図である。
【図31】BGの画像面座標系の説明図である。
【図32】非茶筒モード時の主副画面と画像面座標系の
関係の説明図である。
関係の説明図である。
【図33】非茶筒モード時の主副画面と画像面座標系の
関係の説明図である。
関係の説明図である。
【図34】主画面が非茶筒モード、副画面が茶筒モード
時の主副画面と画像面座標系の関係の説明図である。
時の主副画面と画像面座標系の関係の説明図である。
【図35】主画面が非茶筒モード、副画面が茶筒モード
時の主副画面と画像面座標系の関係の説明図である。
時の主副画面と画像面座標系の関係の説明図である。
【図36】仮想画面上のキャラクタに対するBATのア
ドレスの説明図である。
ドレスの説明図である。
【図37】副画面茶筒表示設定レジスタの説明図であ
る。
る。
【図38】主副画面による画像表示の例の説明図であ
る。
る。
【図39】K−RAMのスタートアドレスレジスタのポ
イント位置の説明図である。
イント位置の説明図である。
【図40】上下2面に分けた絵の表示例である。
【図41】本発明の実施例の装置における画像伸長ユニ
ットのブロック図である。
ットのブロック図である。
【図42】本発明における画像表示とそのタイミングの
説明図である。
説明図である。
【図43】本発明の実施例の装置における画像伸長ユニ
ット用のレジスタの説明図である。
ット用のレジスタの説明図である。
【図44】本発明の実施例における64ラスタ(ライ
ン)から3ブロックを水平スクロールした場合の画面で
ある。
ン)から3ブロックを水平スクロールした場合の画面で
ある。
【図45】本発明の実施例における水平スクロール部分
を処理するアルゴリズムを流れ図である。
を処理するアルゴリズムを流れ図である。
【図46】23ラスタ上方スクロール時のスタートアド
レスと転送開始ラスタとの関係の説明図である。
レスと転送開始ラスタとの関係の説明図である。
【図47】本発明の実施例の画像処理装置に用いられる
ビデオエンコーダユニットのブロック図である。
ビデオエンコーダユニットのブロック図である。
【図48】カラーパレットRAMの構成図である。
【図49】カラーパレットアドレスの説明図である。
【図50】各ユニットのカラーパレットデータの表であ
る。
る。
【図51】256ドットモードでのプライオリティ処理
の説明図である。
の説明図である。
【図52】クロマキー処理の説明図である。
【図53】各ユニットからのデータクロマキー処理の表
である。
である。
【図54】セロファン演算におけるデータフロー図であ
る。
る。
【図55】セロファン機能の処理フロー図である。
【図56】セロファン処理の概念図である。
【図57】フロントセロファンの説明図である。
【図58】バックセロファンの説明図である。
【図59】ノンインタレースモードの表示の説明図であ
る。
る。
【図60】インタレースモードの画像の説明図である。
【図61】インタレースモード+1/2ドットシフトの
画像の説明図である。
画像の説明図である。
【図62】本発明の実施例の音声画像処理装置を構成す
る音声データ出力ユニットのブロック図である。
る音声データ出力ユニットのブロック図である。
【図63】本発明の実施例の音声画像処理装置において
メモリ内のADPCMデータの格納形式を示す説明図で
ある。
メモリ内のADPCMデータの格納形式を示す説明図で
ある。
【図64】サンプリング周波数とデータ転送および直線
補間時の加算量の関係の説明図である。
補間時の加算量の関係の説明図である。
【図65】7.87kHzのサンプリング周波数選択時
に行う直線補間の説明図である。
に行う直線補間の説明図である。
【図66】PCMデータをADPCMデータに圧縮する
フローチャートである。
フローチャートである。
【図67】ADPCM圧縮データをPCMデータに伸張
するフローチャートである。
するフローチャートである。
【図68】ADPCMデータvs変化量vsレベル増減
値対応テーブルである。
値対応テーブルである。
【図69】スケールレベルvsスケール値テーブルであ
る。
る。
Claims (1)
- 【請求項1】 画像データおよび音声データの処理装置
において、(1)少なくとも、メモリサポートを通じて
直接DRAMを制御できるメモリ制御機能と、I/Oポ
ートを通じて様々な周辺機器と通信できるI/O制御機
能を備えた中央処理装置、(2)少なくとも、外部記憶
装置からインターフェースを介して画像、音声、プログ
ラムなどのデータを取り込み、自然画バックグラウンド
画像データは1ドットデータ単位でプライオリティ判定
を行ってビデオエンコーダユニットに送出し、データ圧
縮された画像データは画像データ伸長ユニットに送り、
音声データは音声データ出力ユニットへ送出する手段を
備えたコントローラユニット、(3)少なくとも、逆D
CT変換手段、逆量子化手段、ハフマン符号化復号手
段、ランレングス符号化復号手段などの圧縮データ伸長
手段を備えた画像データ伸張ユニット、(4)少なくと
も前記中央処理装置がVRAMに書き込んだ表示データ
をビデオエンコーダユニットへ送る手段を備えたVDP
ユニット、(5)少なくとも、前記VDPユニット、前
記コントローラユニット、前記画像データ伸長ユニット
から送られてきたVDP画像、自然画画像、動画像の重
ね合わせ処理、カラーパレット再生、特殊効果処理、お
よびD/A変換などの処理を施して出力する手段を備え
たビデオエンコーダユニット、(6)少なくとも、AD
PCM伸長再生手段を備え、PCM出力、PSG出力、
外部音声データ出力をミキシングする手段を備えた音声
データ出力ユニット、により構成されることを特徴とす
る音声画像処理装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4285155A JP2528446B2 (ja) | 1992-09-30 | 1992-09-30 | 音声画像処理装置 |
EP93306649A EP0590785B1 (en) | 1992-09-30 | 1993-08-23 | Processing apparatus for sound and image data |
DE69325867T DE69325867T2 (de) | 1992-09-30 | 1993-08-23 | Verarbeitungsapparat für Ton- und Bilddaten |
CA002105241A CA2105241A1 (en) | 1992-09-30 | 1993-08-31 | Processing apparatus for sound and image data |
TW082107345A TW219397B (en) | 1992-09-30 | 1993-09-08 | Audio and video processor |
US08/563,779 US5630105A (en) | 1992-09-30 | 1995-11-27 | Multimedia system for processing a variety of images together with sound |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4285155A JP2528446B2 (ja) | 1992-09-30 | 1992-09-30 | 音声画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06180753A JPH06180753A (ja) | 1994-06-28 |
JP2528446B2 true JP2528446B2 (ja) | 1996-08-28 |
Family
ID=17687807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4285155A Expired - Fee Related JP2528446B2 (ja) | 1992-09-30 | 1992-09-30 | 音声画像処理装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5630105A (ja) |
EP (1) | EP0590785B1 (ja) |
JP (1) | JP2528446B2 (ja) |
CA (1) | CA2105241A1 (ja) |
DE (1) | DE69325867T2 (ja) |
TW (1) | TW219397B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110164399A (zh) * | 2019-07-01 | 2019-08-23 | 深圳市卡迪智能科技有限公司 | 8位深度字模存储优化方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08153189A (ja) * | 1994-11-28 | 1996-06-11 | Nec Niigata Ltd | ディジタル画像任意変倍装置 |
US20060020894A1 (en) * | 1996-12-06 | 2006-01-26 | Nikon Corporation | Information processing apparatus |
US6721491B1 (en) | 1999-12-22 | 2004-04-13 | Sightsound Technologies, Inc. | Method and system for manipulation of audio or video signals |
EP0919953B1 (en) | 1997-11-28 | 2004-08-18 | Matsushita Electric Industrial Co., Ltd | Audio-video decoding system |
JPH11219443A (ja) * | 1998-01-30 | 1999-08-10 | Konami Co Ltd | キャラクタ画像の表示制御方法及び装置、記録媒体 |
JP4541482B2 (ja) * | 2000-02-29 | 2010-09-08 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
KR100373818B1 (ko) * | 2000-08-01 | 2003-02-26 | 삼성전자주식회사 | 리얼 사이즈 디스플레이 시스템 |
JP2002140065A (ja) * | 2000-10-31 | 2002-05-17 | Toshiba Corp | 無線通信端末の表示制御器 |
US7903822B1 (en) | 2000-11-10 | 2011-03-08 | DMT Licensing, LLC. | Method and system for establishing a trusted and decentralized peer-to-peer network |
US8284844B2 (en) | 2002-04-01 | 2012-10-09 | Broadcom Corporation | Video decoding system supporting multiple standards |
JP2008228168A (ja) * | 2007-03-15 | 2008-09-25 | Fuji Xerox Co Ltd | 画像処理装置およびプログラム |
KR20120058763A (ko) * | 2010-11-30 | 2012-06-08 | 삼성전자주식회사 | 영상 장치에서 영상 데이터를 송신하기 위한 장치 및 방법 |
US9767845B2 (en) | 2013-02-05 | 2017-09-19 | Alc Holdings, Inc. | Activating a video based on location in screen |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5089811A (en) * | 1984-04-16 | 1992-02-18 | Texas Instruments Incorporated | Advanced video processor having a color palette |
FR2566950B1 (fr) * | 1984-06-29 | 1986-12-26 | Texas Instruments France | Processeur de points d'images video, systeme de visualisation en comportant application et procede pour sa mise en oeuvre |
US4951038A (en) * | 1987-05-15 | 1990-08-21 | Hudson Soft Co., Ltd. | Apparatus for displaying a sprite on a screen |
GB2210239B (en) * | 1987-09-19 | 1992-06-17 | Hudson Soft Co Ltd | An apparatus for controlling the access of a video memory |
US5170154A (en) * | 1990-06-29 | 1992-12-08 | Radius Inc. | Bus structure and method for compiling pixel data with priorities |
JPH0486930A (ja) * | 1990-07-31 | 1992-03-19 | Canon Inc | アドレス発生回路 |
US6088045A (en) * | 1991-07-22 | 2000-07-11 | International Business Machines Corporation | High definition multimedia display |
US5218432A (en) * | 1992-01-02 | 1993-06-08 | Tandy Corporation | Method and apparatus for merging video data signals from multiple sources and multimedia system incorporating same |
US5254984A (en) * | 1992-01-03 | 1993-10-19 | Tandy Corporation | VGA controller for displaying images having selective components from multiple image planes |
US5357604A (en) * | 1992-01-30 | 1994-10-18 | A/N, Inc. | Graphics processor with enhanced memory control circuitry for use in a video game system or the like |
-
1992
- 1992-09-30 JP JP4285155A patent/JP2528446B2/ja not_active Expired - Fee Related
-
1993
- 1993-08-23 DE DE69325867T patent/DE69325867T2/de not_active Expired - Fee Related
- 1993-08-23 EP EP93306649A patent/EP0590785B1/en not_active Expired - Lifetime
- 1993-08-31 CA CA002105241A patent/CA2105241A1/en not_active Abandoned
- 1993-09-08 TW TW082107345A patent/TW219397B/zh active
-
1995
- 1995-11-27 US US08/563,779 patent/US5630105A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110164399A (zh) * | 2019-07-01 | 2019-08-23 | 深圳市卡迪智能科技有限公司 | 8位深度字模存储优化方法 |
Also Published As
Publication number | Publication date |
---|---|
DE69325867T2 (de) | 2000-04-20 |
US5630105A (en) | 1997-05-13 |
EP0590785A2 (en) | 1994-04-06 |
EP0590785B1 (en) | 1999-08-04 |
CA2105241A1 (en) | 1994-03-31 |
JPH06180753A (ja) | 1994-06-28 |
DE69325867D1 (de) | 1999-09-09 |
TW219397B (en) | 1994-01-21 |
EP0590785A3 (en) | 1995-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5515077A (en) | Image processing system | |
JP2528446B2 (ja) | 音声画像処理装置 | |
US6172669B1 (en) | Method and apparatus for translation and storage of multiple data formats in a display system | |
US5254984A (en) | VGA controller for displaying images having selective components from multiple image planes | |
EP0715279A2 (en) | Image processing and recording media | |
US6069635A (en) | Method of producing image data and associated recording medium | |
JPH08161525A (ja) | 画像情報生成方法及び画像情報処理装置、並びに記録媒体 | |
US5345554A (en) | Visual frame buffer architecture | |
JP2002063594A (ja) | 内部フレームバッファと主メモリ間でのコピーアウト変換を有するグラフィクスシステム | |
JP2003515766A (ja) | ハンドヘルドlcd素子に高い色解像度を表示するための方法および装置 | |
US5459485A (en) | Image and sound processing apparatus | |
JP3548642B2 (ja) | 画像情報生成装置及び方法、画像情報処理装置及び方法、並びに記録媒体 | |
US5987190A (en) | Image processing system including a processor side memory and a display side memory | |
JPH06180569A (ja) | 画像処理装置 | |
JPH06180571A (ja) | 画像処理装置 | |
JP2582743B2 (ja) | 画像処理装置 | |
JP3704999B2 (ja) | 表示装置及び表示方法 | |
CA2412896C (en) | Image processing system | |
CA2452387A1 (en) | Image and sound processing apparatus | |
JPH08171657A (ja) | 画像情報生成方法、及び記録媒体 | |
JPH06180576A (ja) | 画像処理装置 | |
JPH06181579A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |