Nothing Special   »   [go: up one dir, main page]

JP2521904B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2521904B2
JP2521904B2 JP60291274A JP29127485A JP2521904B2 JP 2521904 B2 JP2521904 B2 JP 2521904B2 JP 60291274 A JP60291274 A JP 60291274A JP 29127485 A JP29127485 A JP 29127485A JP 2521904 B2 JP2521904 B2 JP 2521904B2
Authority
JP
Japan
Prior art keywords
photoresist
protrusion
semiconductor device
manufacturing
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60291274A
Other languages
Japanese (ja)
Other versions
JPS62150723A (en
Inventor
貢 野渡
敏郎 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60291274A priority Critical patent/JP2521904B2/en
Publication of JPS62150723A publication Critical patent/JPS62150723A/en
Application granted granted Critical
Publication of JP2521904B2 publication Critical patent/JP2521904B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板上の突起部を削除する半導体装置
の製造方法に関し、特にポジ型若しくはネガ型のフォト
レジストを用いて所定の微細な突起部を除去する方法で
ある。
Description: TECHNICAL FIELD The present invention relates to a method of manufacturing a semiconductor device in which protrusions on a semiconductor substrate are removed, and in particular, a predetermined fine protrusion is formed by using a positive or negative photoresist. It is a method of removing a part.

〔発明の概要〕[Outline of Invention]

本発明は、半導体基板上に形成された気相成長層の表
面の突起部をエッチングにより除去する半導体装置の製
造方法において、フォトレジストを形成して所定の工程
によって上記突起部のみを露出させエッチングによって
該突起部を除去させることにより、所定の微細な突起部
を有効に除去するものである。
The present invention relates to a method of manufacturing a semiconductor device in which a protrusion on the surface of a vapor phase growth layer formed on a semiconductor substrate is removed by etching, in which a photoresist is formed and only the protrusion is exposed by a predetermined process. By removing the protrusions by means of the above, the predetermined fine protrusions are effectively removed.

〔従来の技術〕[Conventional technology]

一般に、バイポーラトランジスタ等の半導体集積回路
を製造する工程において、シリコンウエハー等の半導体
ウエハー上にエピタキシャル成長層を積層する場合があ
り、シリコンのエピタキシャル成長は、バイポーラトラ
ンジスタ製造工程上重要なプロセスとなっている。
Generally, in a process of manufacturing a semiconductor integrated circuit such as a bipolar transistor, an epitaxial growth layer may be stacked on a semiconductor wafer such as a silicon wafer, and the epitaxial growth of silicon is an important process in the process of manufacturing the bipolar transistor.

ところが、このような半導体ウエハー上に形成される
エピタキシャル成長層には、種々の大きさの突起部が形
成されることがある。そして、このような突起部がその
ままの状態で製造工程中に用いられた場合には、種々の
弊害が生ずることになる。例えば、突起部を有した半導
体基板を、そのままマスク合わせ等の工程に用いた場合
には、突起部がマスクのガラス乾板に接触し、当該マス
クを損傷する虞れが生ずる。
However, projections of various sizes may be formed in the epitaxial growth layer formed on such a semiconductor wafer. If such a protruding portion is used as it is during the manufacturing process, various problems will occur. For example, when a semiconductor substrate having a protrusion is used as it is in a process such as mask alignment, the protrusion may come into contact with the glass dry plate of the mask, possibly damaging the mask.

そこで、従来は、このような半導体基板上の突起部を
削除するために、該突起部をつぶす装置(クラッシャ)
が使用されていた。
Therefore, conventionally, a device (crusher) for crushing a protrusion on a semiconductor substrate in order to remove the protrusion.
Was used.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしながら、半導体装置の高集積化、微細化から、
従来の突起部をつぶす装置を用いる方法では、十分に対
応できない状態になりつつある。
However, due to high integration and miniaturization of semiconductor devices,
The conventional method using the device for crushing the protrusions is becoming insufficient.

すなわち、半導体基板の平坦化を図るために、従来の
突起部をつぶす装置を使用した場合には、10μm以上の
高さを有する突起部をつぶして平坦化を図ることが可能
であるが、10μm以下の高さの微細な突起部に関して
は、有効に機能することが出来ない。
That is, when a conventional device for crushing the protrusions is used to flatten the semiconductor substrate, it is possible to crush the protrusions having a height of 10 μm or more to achieve the flatness. With respect to the fine protrusions having the following heights, they cannot function effectively.

一方、現状の半導体装置製造のプロセスにおいては、
集積回路のトランジスタのパターン欠陥・不良を減少さ
せ、信頼性の高いデバイスを製造する為や、マスク合わ
せ装置においてもマスク等に損傷を与えない為に、少な
くとも3μm以上の高さの突起部を削除する必要があ
る。
On the other hand, in the current semiconductor device manufacturing process,
In order to reduce pattern defects and defects of transistors in integrated circuits, to manufacture highly reliable devices, and to prevent damage to the mask etc. even in the mask aligner, at least the protrusion with a height of 3 μm or more is deleted. There is a need to.

そこで、本発明は上述の問題点に鑑み、気相成長層の
表面に発生した微細な突起部を削除し、信頼性の高い半
導体装置を容易に製造し得る半導体装置の製造方法の提
供を目的とする。
Therefore, in view of the above problems, the present invention has an object of providing a method for manufacturing a semiconductor device, in which fine protrusions generated on the surface of a vapor phase growth layer are removed and a highly reliable semiconductor device can be easily manufactured. And

〔問題点を解決するための鵜団〕[Cormorants for solving problems]

本発明は、半導体基板上に形成された気相成長層の表
面の突起部をエッチングにより除去する半導体装置の製
造方法において、上記気相成長層の全面にポジ型フォト
レジストを塗布形成して、上記突起部以外の領域に比較
して該突起部上では該ポジ型フォトレジストを薄く形成
する工程と、上記ポジ型フォトレジストを露光を経ずに
現像し、上記突起部の先端部のみを露出させる工程と、
上記ポジ型フォトレジストをマスクとして上記突起部を
エッチングにより除去する工程とを経ることにより、前
述の問題点を解決する。
The present invention is a method for manufacturing a semiconductor device in which a protrusion on the surface of a vapor phase growth layer formed on a semiconductor substrate is removed by etching, in which a positive photoresist is applied and formed on the entire surface of the vapor phase growth layer, The step of forming the positive photoresist on the protruding portion to be thinner than the area other than the protruding portion, and developing the positive photoresist without exposure to expose only the tip portion of the protruding portion. The process of
The above-mentioned problems can be solved by performing a step of removing the protrusions by etching using the positive photoresist as a mask.

本発明はまた、同様の半導体装置の製造方法におい
て、上記気相成長層の全面にネガ型フォトレジストを塗
布形成して、上記突起部以外の領域に比較して該突起部
上では該ネガ型フォトレジストを薄く形成する工程と、
上記ネガ型フォトレジストを残膜率に応じて制御された
酸素分圧下で全面露光を行った後に現像し、上記突起部
の先端部のみを露出させる工程と、上記ネガ型フォトレ
ジストをマスクとして上記突起部をエッチングにより除
去する工程とを経ることにより、前述の問題点を解決す
る。
The present invention also provides a method of manufacturing a semiconductor device, wherein a negative photoresist is applied and formed on the entire surface of the vapor phase growth layer, and the negative type photoresist is formed on the protrusions as compared with the area other than the protrusions. A step of forming a thin photoresist,
The negative photoresist is exposed to light under a partial pressure of oxygen controlled according to the residual film rate, and then developed to expose only the tip portion of the protrusion, and the negative photoresist is used as a mask. The above-mentioned problems can be solved by going through the step of removing the protrusions by etching.

〔作用〕[Action]

所定のフォトレジストを使用して、突起部のみを露出
させ、この露出した突起部のみをエッチングにより除去
して基板の平坦化を図る。
A predetermined photoresist is used to expose only the protrusion, and the exposed protrusion is removed by etching to planarize the substrate.

例えば、フォトレジストとして、ネガ型レジストを使
用した場合には、ガラス乾板と当該レジストの間に窒素
を混入し、酸素との混合比の調整から露光の際の残膜率
の制御を行い、この制御によって、突起部上のレジスト
を除去して当該突起部を露出させる。また、ポジ型レジ
ストを使用した場合には、プレベークの状態から露光せ
ず当該レジストを残存させ、現象液によって当該レジス
トを除去し、突起部のみを露出させる。
For example, when a negative type resist is used as the photoresist, nitrogen is mixed between the glass dry plate and the resist, and the residual film rate at the time of exposure is controlled by adjusting the mixing ratio with oxygen. By control, the resist on the protrusion is removed to expose the protrusion. When a positive resist is used, the resist is left unexposed from the prebaked state, the resist is removed by a phenomenon liquid, and only the protrusions are exposed.

このように微細な突起部であっても容易に突起部のみ
を露出させることができ、上記突起部以外の領域は、フ
ォトレジストで被覆されているため、エッチング時には
突起部のみが除去されて、基板の平坦化を図ることがで
きる。
Even with such a fine protrusion, it is possible to easily expose only the protrusion, and since the region other than the protrusion is covered with photoresist, only the protrusion is removed during etching, The substrate can be flattened.

〔実施例〕〔Example〕

本発明の好適な実施例を図面を参照しながら説明す
る。
A preferred embodiment of the present invention will be described with reference to the drawings.

本実施例の半導体装置の製造方法は、半導体装置の製
造工程における微細な突起部の除去を実現する方法であ
り、3μm程度の微細な突起部であっても除去し得る方
法である。
The method for manufacturing the semiconductor device of this embodiment is a method for realizing the removal of fine protrusions in the process of manufacturing the semiconductor device, and is a method capable of removing even fine protrusions of about 3 μm.

以下、本実施例を工程に従って説明する。 Hereinafter, this embodiment will be described in accordance with steps.

(a)先ず、第1図aに示すように、シリコンウエハー
にエピタキシャル成長層を形成した半導体基板1には、
当該半導体基板1の表面に突起部2が発生している。こ
の突起部2は通常1ウエハー当たり数個発生している。
(A) First, as shown in FIG. 1a, a semiconductor substrate 1 having an epitaxial growth layer formed on a silicon wafer is
The protrusion 2 is generated on the surface of the semiconductor substrate 1. Usually, several protrusions 2 are generated per wafer.

(b)第1図bに示すように、全面にフォトレジスト3
を塗布形成する。塗布は、通常のスピンコートであり、
塗布後のフォトレジスト3の膜厚を0.8μm〜1.0μm程
度に制御する。フォトレジスト3は、例えばゴム系のネ
ガ型レジストであり、本実施例では、OMR−83(東京応
化工業株式会社製,商品名)であり、また、JSR−707
(日本合成ゴム株式会社製,商品名)を用いても良い。
上記突起部2以外の領域に比較して該突起部2上では上
記フォトレジスト3は薄く形成され、後の工程で薄い部
分のフォトレジスト3が除去されて当該突起部2のみが
露出することになる。
(B) As shown in FIG. 1b, a photoresist 3 is formed on the entire surface.
Is formed by coating. Application is a normal spin coating,
The thickness of the photoresist 3 after coating is controlled to about 0.8 μm to 1.0 μm. The photoresist 3 is, for example, a rubber type negative resist, and in this embodiment, is OMR-83 (trade name, manufactured by Tokyo Ohka Kogyo Co., Ltd.), and JSR-707.
(Nippon Synthetic Rubber Co., Ltd., trade name) may be used.
The photoresist 3 is formed thinner on the protrusion 2 than in the region other than the protrusion 2, and the photoresist 3 in the thin portion is removed in a later process to expose only the protrusion 2. Become.

以上のように本実施例では、ネガ型レジストを使用し
ているが、ポジ型レジストでも良い。後述のようにポジ
型レジストを用いた場合には、露光工程を省略すること
ができる。
As described above, the negative resist is used in this embodiment, but a positive resist may be used. When a positive resist is used as described later, the exposure step can be omitted.

(c)第1図cに示すように、ガラス乾板4を介してフ
ォトレジスト3を露光する。ネガ型レジストの場合、露
光によりフォトレジスト3を形成する樹脂の光架橋反応
が進むが、酸素ガスによって当該樹脂の架橋反応が阻害
される。このためフォトレジスト3の雰囲気に窒素ガス
を混合し、酸素ガスの分圧を制御して所望の残膜率を達
成するようにガラス乾板4がウエハーに密着して使用さ
れる。尚、酸素ガスの分圧が制御できれば、ガラス乾板
4は不要である。上記残膜率は、例えば0.9倍であり、
当初の膜厚に対する現像後の膜厚の比を言う。
(C) As shown in FIG. 1c, the photoresist 3 is exposed through the glass dry plate 4. In the case of a negative resist, photocrosslinking reaction of the resin forming the photoresist 3 proceeds by exposure, but the crosslinking reaction of the resin is inhibited by oxygen gas. Therefore, the glass dry plate 4 is used in close contact with the wafer so that the atmosphere of the photoresist 3 is mixed with nitrogen gas and the partial pressure of oxygen gas is controlled to achieve a desired residual film rate. If the partial pressure of oxygen gas can be controlled, the glass dry plate 4 is unnecessary. The residual film rate is, for example, 0.9 times,
The ratio of the film thickness after development to the initial film thickness.

上記フォトレジスト3が、例えばポジ型レジストの場
合には、この露光工程は不要である。従って、プレベー
クの状態で、露光せず、次の現像工程に進む。
If the photoresist 3 is, for example, a positive type resist, this exposure step is unnecessary. Therefore, in the pre-baked state, exposure is not performed, and the process proceeds to the next development step.

(d)第1図dに示すように、上記フォトレジスト3を
現像して、上記突起部2のみを露出させる。突起部2以
外の領域には、フォトレジスト3が残存し、後の工程で
マスクとして機能する。上記残膜率の制御から容易に突
起部2のみが露出する。突起部2の露出は、必ずしも全
体でなくエッチングに十分な程度に露出されていれば良
い。また、上記ガラス乾板4を使用していない場合は、
残膜率0.7倍で突起部2のみを露出できる。
(D) As shown in FIG. 1D, the photoresist 3 is developed to expose only the protrusion 2. The photoresist 3 remains in regions other than the protrusions 2 and functions as a mask in a later step. Only the protrusion 2 is easily exposed from the above control of the residual film rate. The projection 2 is not necessarily exposed as a whole, and may be exposed enough to be etched. If the glass plate 4 is not used,
Only the protrusion 2 can be exposed with a residual film ratio of 0.7 times.

上記フォトレジスト3を例えばポジ型レジストとした
場合には、現像液によって当該レジストを表面から一部
除去し、突起部2のみを露出させ、突起部2以外の領域
には、当該レジストを残存させるように現像を行う。
When the photoresist 3 is, for example, a positive type resist, the resist is partially removed from the surface by a developing solution to expose only the protrusions 2 and leave the resist in regions other than the protrusions 2. To develop.

(e)現像によって突起部2を露出させた後、第1図e
に示すように、エッチングを施して露出した突起部2を
除去する。このとき突起部2以外の領域に残存している
フォトレジスト3はマスクとして機能する。エッチング
は、例えば、RIE法であり、エッチングガスとしてCF4
スと酸素ガスの混合ガスを使用することができる。
(E) After exposing the protrusion 2 by development, FIG.
As shown in FIG. 5, etching is performed to remove the exposed protrusion 2. At this time, the photoresist 3 remaining in the region other than the protrusion 2 functions as a mask. The etching is, for example, a RIE method, and a mixed gas of CF 4 gas and oxygen gas can be used as an etching gas.

(f)上記突起部2を除去した後、第1図fに示すよう
に、フォトレジスト3を剥離する。これは硫酸過水処理
等による。フォトレジスト3を剥離した後の半導体基板
1は、その表面1aが平坦化されており、突起部の数が減
少した良好な基板となる。
(F) After removing the protrusion 2, the photoresist 3 is peeled off as shown in FIG. This is due to sulfuric acid / hydrogen peroxide treatment. The surface 1a of the semiconductor substrate 1 after the photoresist 3 has been peeled off is flattened, and the semiconductor substrate 1 becomes a good substrate with a reduced number of protrusions.

以上のような工程により本実施例の半導体装置の製造
方法は、気相成長層の表面に発生した微細な突起部を除
去し、容易に平坦化された半導体基板を形成することが
できる。特に、本実施例では、フォトレジスト3を用い
て突起部2を露出させるため、所定の膜厚等の調整によ
り突起部2が例えば3μm程度のものであっても十分に
対応することが可能である。
According to the method of manufacturing a semiconductor device of the present embodiment, the fine projections generated on the surface of the vapor phase growth layer can be removed by the above steps, and a flattened semiconductor substrate can be easily formed. In particular, in this embodiment, since the protrusions 2 are exposed by using the photoresist 3, it is possible to sufficiently cope with the protrusions 2 having a thickness of, for example, about 3 μm by adjusting a predetermined film thickness or the like. is there.

また、フォトレジスト3としてネガ型レジストを使用
した場合には、残膜率の制御から所望の突起部2の露出
を図ることができ、確実な当該突起部の除去を実現でき
る。
When a negative type resist is used as the photoresist 3, the desired protrusion 2 can be exposed by controlling the residual film ratio, and the protrusion can be reliably removed.

また、フォトレジスト3としてポジ型レジストを使用
した場合には、露光工程が不要となり、工程が短縮され
ることになる。
Further, when a positive type resist is used as the photoresist 3, the exposure process is unnecessary and the process is shortened.

尚、フォトレジスト3を所定の条件で形成し、突起部
2の上部のフォトレジスト3の膜厚が薄く形成されたと
ころで、全面をエッチバックするようにしても平坦化が
可能である。
It is also possible to planarize the photoresist 3 by forming it under a predetermined condition and etching back the entire surface when the thickness of the photoresist 3 on the protrusion 2 is thin.

〔発明の効果〕〔The invention's effect〕

本発明の半導体装置の製造方法は、フォトレジストを
用いて所定の工程によって上記突起部のみを露出させエ
ッチングによって該突起部を除去させることにより、所
定の微細な突起部を有効に除去することができる。従っ
て、本発明を半導体装置の製造工程に適用することによ
り、例えばマスク合わせ装置におけるマスクの損傷とい
うような弊害を確実に除去することができる。また、パ
ターン等の不良や欠陥を減少させることができ、信頼性
の高い半導体装置を容易に製造することができる。
According to the method for manufacturing a semiconductor device of the present invention, a predetermined fine protrusion can be effectively removed by exposing only the protrusion by a predetermined process using a photoresist and removing the protrusion by etching. it can. Therefore, by applying the present invention to the manufacturing process of the semiconductor device, it is possible to surely remove the adverse effect such as the damage of the mask in the mask alignment apparatus. In addition, defects and defects such as patterns can be reduced, and a highly reliable semiconductor device can be easily manufactured.

【図面の簡単な説明】[Brief description of drawings]

第1図a〜第1図fは本発明の半導体装置の製造方法を
工程に従って説明するための断面図である。 1……半導体基板 2……突起部 3……ネガ型フォトレジスト 4……ガラス乾板
1A to 1F are cross-sectional views for explaining a method of manufacturing a semiconductor device according to the present invention step by step. 1 ... Semiconductor substrate 2 ... Projection 3 ... Negative photoresist 4 ... Glass dry plate

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板上に形成された気相成長層の表
面の突起部をエッチングにより除去する半導体装置の製
造方法において、 上記気相成長層の全面にポジ型フォトレジストを塗布形
成して、上記突起部以外の領域に比較して該突起部上で
は該ポジ型フォトレジストを薄く形成する工程と、 上記ポジ型フォトレジストを露光を経ずに現像し、上記
突起部の先端部のみを露出させる工程と、 上記ポジ型フォトレジストをマスクとして上記突起部を
エッチングにより除去する工程と を有することを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, wherein a projection on the surface of a vapor phase growth layer formed on a semiconductor substrate is removed by etching, wherein a positive photoresist is applied and formed on the entire surface of the vapor phase growth layer. , A step of forming the positive photoresist thin on the projecting portion as compared with the region other than the projecting portion, and developing the positive photoresist without exposing the positive photoresist, and only the tip portion of the projecting portion is developed. A method of manufacturing a semiconductor device, comprising: a step of exposing; and a step of removing the protrusion by etching using the positive photoresist as a mask.
【請求項2】半導体基板上に形成された気相成長層の表
面の突起部をエッチングにより除去する半導体装置の製
造方法において、 上記気相成長層の全面にネガ型フォトレジストを塗布形
成して、上記突起部以外の領域に比較して該突起部上で
は該ネガ型フォトレジストを薄く形成する工程と、 上記ネガ型フォトレジストを残膜率に応じて制御された
酸素分圧下で全面露光を行った後に現像し、上記突起部
の先端部のみを露出させる工程と、 上記ネガ型フォトレジストをマスクとして上記突起部を
エッチングにより除去する工程と を有することを特徴とする半導体装置の製造方法。
2. A method for manufacturing a semiconductor device, wherein a projection on the surface of a vapor phase growth layer formed on a semiconductor substrate is removed by etching, wherein a negative photoresist is applied and formed on the entire surface of the vapor phase growth layer. , A step of forming the negative type photoresist thin on the protrusions as compared with the region other than the protrusions, and exposing the negative type photoresist on the entire surface under an oxygen partial pressure controlled according to the residual film ratio. A method for manufacturing a semiconductor device, comprising: a step of developing after that, exposing only the tip of the protrusion; and a step of removing the protrusion by etching using the negative photoresist as a mask.
JP60291274A 1985-12-24 1985-12-24 Method for manufacturing semiconductor device Expired - Fee Related JP2521904B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60291274A JP2521904B2 (en) 1985-12-24 1985-12-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60291274A JP2521904B2 (en) 1985-12-24 1985-12-24 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS62150723A JPS62150723A (en) 1987-07-04
JP2521904B2 true JP2521904B2 (en) 1996-08-07

Family

ID=17766753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60291274A Expired - Fee Related JP2521904B2 (en) 1985-12-24 1985-12-24 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2521904B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2567429Y2 (en) * 1991-03-19 1998-04-02 株式会社島津製作所 Multiple material testing machine
JP5082593B2 (en) * 2007-05-31 2012-11-28 住友電気工業株式会社 Semiconductor optical device manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5612723A (en) * 1979-07-11 1981-02-07 Fujitsu Ltd Manufacture of semiconductor device
JPS57102010A (en) * 1980-12-17 1982-06-24 Nec Corp Manufacture of semiconductor device
JPS6059737A (en) * 1983-09-13 1985-04-06 Matsushita Electronics Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPS62150723A (en) 1987-07-04

Similar Documents

Publication Publication Date Title
US4523976A (en) Method for forming semiconductor devices
US5545512A (en) Method of forming a pattern of silylated planarizing photoresist
US20010038972A1 (en) Ultra-thin resist shallow trench process using metal hard mask
JP2521904B2 (en) Method for manufacturing semiconductor device
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
US4973544A (en) Method for reversing tone or polarity of pattern on integrated circuit substrate utilizing reverse casting by planarization
JP2004533110A (en) Improved transistor gate using e-beam radiation
KR100584498B1 (en) Method for removing photoresist pattern
US20240145244A1 (en) Method of patterning underlying structure
JPH06177029A (en) Manufacture of semiconductor device
JPS6354726A (en) Method of etching resist film
JP2001092152A (en) Method for manufacturing semiconductor device
JPH10214773A (en) Fabrication of semiconductor device
JPH065565A (en) Manufacture of semiconductor device
JPS5950053B2 (en) Photo engraving method
KR100218727B1 (en) Forming method of contact hole of semiconductor device
US20050266356A1 (en) Method of forming pattern for semiconductor device
JP2903594B2 (en) Method for manufacturing semiconductor device
KR20000045425A (en) Method for fabricating fine pattern
KR950013693B1 (en) Method of patterning on polysilicon with hemi spherical grain layer
JPH01214026A (en) Etching of mesa structure
JPH0479321A (en) Production of semiconductor device
KR20030037927A (en) Method for forming the reticle bit line bottom plug of semiconductor device
JPS5898924A (en) Minute pattern forming method
JPH1041309A (en) Wiring formation method of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees