JP2591332B2 - 誤り訂正復号装置 - Google Patents
誤り訂正復号装置Info
- Publication number
- JP2591332B2 JP2591332B2 JP2305128A JP30512890A JP2591332B2 JP 2591332 B2 JP2591332 B2 JP 2591332B2 JP 2305128 A JP2305128 A JP 2305128A JP 30512890 A JP30512890 A JP 30512890A JP 2591332 B2 JP2591332 B2 JP 2591332B2
- Authority
- JP
- Japan
- Prior art keywords
- metric
- path
- branch metric
- error correction
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はディジタル自動車電話等に使用する誤り訂正
復号装置に関する。
復号装置に関する。
従来の技術 従来、誤り訂正復号装置は、デジタル信号を伝送する
場合、伝送路から受ける雑音、歪み等により受信信号に
符号誤りが発生したときにも、この誤りを訂正する装置
として知られている。かかる誤り訂正復号装置において
は、いくつかの誤り訂正の手法が採用されている。
場合、伝送路から受ける雑音、歪み等により受信信号に
符号誤りが発生したときにも、この誤りを訂正する装置
として知られている。かかる誤り訂正復号装置において
は、いくつかの誤り訂正の手法が採用されている。
このように誤り訂正の手法のうち、ビタビ復号を使用
したものがある。ビタビ復号とは、畳み込み符号化され
たデータをビタビアルゴリズムと呼ばれるアルゴリズム
を用いて行う最尤復号である。このビタビ復号では、情
報ビット１ビットに対応する符号化データ（受信系列）
を得るごとに、その時点での各状態の生き残りパスのメ
トリック（累積計量）を計算し、更新する演算処理を行
う。このとき、その時点の受信系列の値に対して各パス
が取るブランチメトリックを毎回計算しては演算量が膨
大になる。
したものがある。ビタビ復号とは、畳み込み符号化され
たデータをビタビアルゴリズムと呼ばれるアルゴリズム
を用いて行う最尤復号である。このビタビ復号では、情
報ビット１ビットに対応する符号化データ（受信系列）
を得るごとに、その時点での各状態の生き残りパスのメ
トリック（累積計量）を計算し、更新する演算処理を行
う。このとき、その時点の受信系列の値に対して各パス
が取るブランチメトリックを毎回計算しては演算量が膨
大になる。
そこで、従来、ビタビ復号を使用した誤り訂正復号装
置は、あらかじめ各パスが取るブランチメトリックの値
を受信系列の値ごとに記憶したテーブルを記憶回路に備
え、それぞれの時点での受信系列の値に応じてテーブル
から各ブランチメトリックの値を引き出すことによって
少ない演算値で各状態のメトリックを計算し更新してい
くことができるよう構成されている。
置は、あらかじめ各パスが取るブランチメトリックの値
を受信系列の値ごとに記憶したテーブルを記憶回路に備
え、それぞれの時点での受信系列の値に応じてテーブル
から各ブランチメトリックの値を引き出すことによって
少ない演算値で各状態のメトリックを計算し更新してい
くことができるよう構成されている。
第６図及び第７図は、従来のビタビ復号を使用した誤
り訂正復号装置のブランチメトリック記憶回路に記憶さ
れているテーブル化されたブランチメトリックの値の一
例を示す図である。
り訂正復号装置のブランチメトリック記憶回路に記憶さ
れているテーブル化されたブランチメトリックの値の一
例を示す図である。
これは、符号化率＝9/17、拘束長＝６のパンクチャド
符号で、生成多項式は、 g0（Ｄ）＝１＋Ｄ＋D3＋D5 g1（Ｄ）＝１＋D2＋D3＋D4＋D5 である。また、パンクチャリング・マトリックスは、 である。このとき、ビタビ復号を使用した誤り訂正復号
装置において、拘束長Ｋ＝６より状態数は2K-1＝32とな
り、また硬判定復号を行うとすると受信系列Ｒは２ビッ
トになり、ダミービットを含まない場合は A:（0,0） B:（0,1） C:（1,0） D:（1,1） の４通りであり、またダミービット（＊で示す）を含む
場合は、 E:（0,＊） F:（1,＊） の２通りに、それぞれ場合分けされる。また、各状態で
は１つ前の時点からその状態に伸ばすパスが２本あるの
で、Ａ〜Ｆのいずれにおいても各状態のブランチメトリ
ックの値は２つ持つことになる。このようにして得られ
たテーブルが第６図及び第７図のものである。
符号で、生成多項式は、 g0（Ｄ）＝１＋Ｄ＋D3＋D5 g1（Ｄ）＝１＋D2＋D3＋D4＋D5 である。また、パンクチャリング・マトリックスは、 である。このとき、ビタビ復号を使用した誤り訂正復号
装置において、拘束長Ｋ＝６より状態数は2K-1＝32とな
り、また硬判定復号を行うとすると受信系列Ｒは２ビッ
トになり、ダミービットを含まない場合は A:（0,0） B:（0,1） C:（1,0） D:（1,1） の４通りであり、またダミービット（＊で示す）を含む
場合は、 E:（0,＊） F:（1,＊） の２通りに、それぞれ場合分けされる。また、各状態で
は１つ前の時点からその状態に伸ばすパスが２本あるの
で、Ａ〜Ｆのいずれにおいても各状態のブランチメトリ
ックの値は２つ持つことになる。このようにして得られ
たテーブルが第６図及び第７図のものである。
上記ビタビ復号を使用した誤り訂正復号装置では、上
述のようなテーブルを使用して次のように復号化してい
る。
述のようなテーブルを使用して次のように復号化してい
る。
受信データが入力されると、受信系列がＡ〜Ｆのどれ
に当たるかを判断し、それに応じてブランチメトリック
記憶回路に記憶されている第６図または第７図に示すよ
うなテーブルにおける２本のパスのブランチメトリック
値を引出し、その値と１つ前の時点からその状態にパス
を伸ばす２状態のメトリックの値とを、それぞれ加え比
較することにより生き残りパスを決定する。
に当たるかを判断し、それに応じてブランチメトリック
記憶回路に記憶されている第６図または第７図に示すよ
うなテーブルにおける２本のパスのブランチメトリック
値を引出し、その値と１つ前の時点からその状態にパス
を伸ばす２状態のメトリックの値とを、それぞれ加え比
較することにより生き残りパスを決定する。
このように、上記従来例の誤り訂正復号装置でも、受
信データが入力されても受信系列の値に対して各パスが
取るブランチメトリックを毎回計算せずに、受信系列ご
とのブランチメトリックのテーブルを用いることにより
少ない演算量でメトリックの計算をすることができる。
信データが入力されても受信系列の値に対して各パスが
取るブランチメトリックを毎回計算せずに、受信系列ご
とのブランチメトリックのテーブルを用いることにより
少ない演算量でメトリックの計算をすることができる。
発明が解決しようとする課題 しかしながら、上記従来のビタビ復号の誤り訂正復号
装置では、各受信系列ごとに全てのブランチメトリック
の値をメモリ回路に記憶しておく必要があるため、多く
のメモリ量を必要とするという問題があった。
装置では、各受信系列ごとに全てのブランチメトリック
の値をメモリ回路に記憶しておく必要があるため、多く
のメモリ量を必要とするという問題があった。
そこで、本発明は、上述した従来の問題を解決するも
のであり、演算量の増加がなくメモリ量を大幅に減少さ
せてビタビ復号を行うことのできる優れた誤り訂正復号
装置を提供することを目的とするものである。
のであり、演算量の増加がなくメモリ量を大幅に減少さ
せてビタビ復号を行うことのできる優れた誤り訂正復号
装置を提供することを目的とするものである。
課題を解決するための手段 本発明は、上記目的を達成するために、ビタビ復号が
できる誤り訂正復号装置において、各時点における各状
態の生き残りパスの累積計量（パスメトリック）を計算
し更新する演算処理を行う加算比較選択回路と、あらか
じめ受信系列の値に対して計量（ブランチメトリック）
としてパスが取り得る値の候補を示す第一のテーブル及
び各状態でのパスが実際に取り得るブランチメトリック
が上記第一のテーブルとどのように対応しているかを示
す第二のテーブルを記憶した記憶回路とを備え、受信系
列が決まると、上記第一のテーブルからブランチメトリ
ックの候補が決まり、上記第二のテーブルから各状態の
属するタイプに応じて上記候補を組合わせることで、実
際のブランチメトリックの値を得られるようにしたこと
を特徴とするものである。
できる誤り訂正復号装置において、各時点における各状
態の生き残りパスの累積計量（パスメトリック）を計算
し更新する演算処理を行う加算比較選択回路と、あらか
じめ受信系列の値に対して計量（ブランチメトリック）
としてパスが取り得る値の候補を示す第一のテーブル及
び各状態でのパスが実際に取り得るブランチメトリック
が上記第一のテーブルとどのように対応しているかを示
す第二のテーブルを記憶した記憶回路とを備え、受信系
列が決まると、上記第一のテーブルからブランチメトリ
ックの候補が決まり、上記第二のテーブルから各状態の
属するタイプに応じて上記候補を組合わせることで、実
際のブランチメトリックの値を得られるようにしたこと
を特徴とするものである。
作用 本発明は上記のような構成により次のような効果を有
する。
する。
受信系列が入力されるとその値に対してパスが取り得
るブランチメトリックの候補が第一のテーブルで分か
り、また第二のテーブルで上記候補をどうように組合せ
れば各パスが実際に取るブランチメトリックの値に一致
するかが各状態ごとに分かるため、２つのテーブルを組
合せることによって少ないメモリ量で簡単に各パスのブ
ランチメトリックを得ることができる。
るブランチメトリックの候補が第一のテーブルで分か
り、また第二のテーブルで上記候補をどうように組合せ
れば各パスが実際に取るブランチメトリックの値に一致
するかが各状態ごとに分かるため、２つのテーブルを組
合せることによって少ないメモリ量で簡単に各パスのブ
ランチメトリックを得ることができる。
実施例 以下、本発明について図示の実施例に基づいて説明す
る。
る。
第１図は本発明のビタビ復号のできる誤り訂正復号装
置の実施例を示すブロック図である。
置の実施例を示すブロック図である。
第２図、第３図及び第４図は本発明の実施例で使用す
る第一テーブル〜第三テーブルを示す説明図である。
る第一テーブル〜第三テーブルを示す説明図である。
第１図に示すビタビ復号できる誤り訂正復号装置は、
加算比較選択（ACS;AddCompareSelect）回路１と、計量
（ブランチメトリック）記憶回路２と、累計計量（メト
リック）記憶回路３と、パスメモリー回路４と、最尤判
定回路５とを備えており、下記のように構成されてい
る。
加算比較選択（ACS;AddCompareSelect）回路１と、計量
（ブランチメトリック）記憶回路２と、累計計量（メト
リック）記憶回路３と、パスメモリー回路４と、最尤判
定回路５とを備えており、下記のように構成されてい
る。
ここで、ACS回路１は、受信データを入力端子Tiから
取り込み、生き残りパスのメトリックを計算し、メトリ
ック記憶回路３及びパスメモリー回路４に計算結果を与
える。ブランチメトリック記憶回路２は、第２図に示す
テーブル200、第３図に示すテーブル300、第４図に示す
テーブル400を記憶しており、これらをACS回路１に与え
られるようにしてある。そして、第２図に示すテーブル
200は、ダミービットを含まない受信系列Ａ〜Ｄに値に
対して、ブランチメトリックとしてパスが取り得る値の
候補p1〜p4の関係を示している。また、第３図に示すテ
ーブル300は、ダミービットを含む受信系列Ｅ〜Ｆの値
に対してブランチメトリックとしてパスが取り得る値の
p1〜p4の関係を示している。そして、第４図のテーブル
400、各状態でのパスが実際に取るブランチメトリック
が上記テーブルとどのように対応しているかを示してい
る。
取り込み、生き残りパスのメトリックを計算し、メトリ
ック記憶回路３及びパスメモリー回路４に計算結果を与
える。ブランチメトリック記憶回路２は、第２図に示す
テーブル200、第３図に示すテーブル300、第４図に示す
テーブル400を記憶しており、これらをACS回路１に与え
られるようにしてある。そして、第２図に示すテーブル
200は、ダミービットを含まない受信系列Ａ〜Ｄに値に
対して、ブランチメトリックとしてパスが取り得る値の
候補p1〜p4の関係を示している。また、第３図に示すテ
ーブル300は、ダミービットを含む受信系列Ｅ〜Ｆの値
に対してブランチメトリックとしてパスが取り得る値の
p1〜p4の関係を示している。そして、第４図のテーブル
400、各状態でのパスが実際に取るブランチメトリック
が上記テーブルとどのように対応しているかを示してい
る。
メトリック記憶回路３は、ACS回路１において計算さ
れたメトリックを記憶・更新し、ACS回路１及び最尤判
定回路５に供給できるようにしてある。パスメモリー回
路４は、ACS回路１からの生き残りパスの記憶・更新を
行い、最尤判定回路５に供給できる。この最尤判定回路
５は、パスメモリー回路４からの生き残りパスの中から
復号出力を判定することにより得た復号データを出力端
子T0から出力できるようにしてある。
れたメトリックを記憶・更新し、ACS回路１及び最尤判
定回路５に供給できるようにしてある。パスメモリー回
路４は、ACS回路１からの生き残りパスの記憶・更新を
行い、最尤判定回路５に供給できる。この最尤判定回路
５は、パスメモリー回路４からの生き残りパスの中から
復号出力を判定することにより得た復号データを出力端
子T0から出力できるようにしてある。
ところで、第２図に示すテーブル200、第３図に示す
テーブル300は、第４図のテーブル400は、次のようにし
て得られる。すなわち、これは、符号化率Ｒ＝9/17、拘
束長Ｋ＝６のパンクチャド符号で、生成多項式は、 g0（Ｄ）＝１＋Ｄ＋D3＋D5 g1（Ｄ）＝１＋D2＋D3＋D4＋D5 である。また、パンクチャリング・マトリックスは、 である。ビタビ復号を使用した誤り訂正復号装置におい
て、硬判定復号を行おうとすると、受信系列Ｒは２ビッ
トになり、ダミービットを含まない場合は、 A:（0,0） B:（0,1） C:（1,0） D:（1,1） の４通りである。また、ダミービット（＊で示す）を含
む場合は、 E:（0,＊） F:（1,＊） の２通りである。これらは、それぞれ場合分けされる。
このとき、復号器のシフトレジスタ（図示せず）が五ビ
ットで構成されているとするなら、ビタビ復号器におい
て状態Si（ｉ＝０〜31）は32ビットをとるが、この状態
Siをｉの値の順に２状態ずつｍ＝０〜15に分けることが
できる。これは、ｍ＝ｎ（ただし、ｎは０≦ｎ≦15の整
数）は状態S2nと状態S2n+1との双方を含むことになる。
テーブル300は、第４図のテーブル400は、次のようにし
て得られる。すなわち、これは、符号化率Ｒ＝9/17、拘
束長Ｋ＝６のパンクチャド符号で、生成多項式は、 g0（Ｄ）＝１＋Ｄ＋D3＋D5 g1（Ｄ）＝１＋D2＋D3＋D4＋D5 である。また、パンクチャリング・マトリックスは、 である。ビタビ復号を使用した誤り訂正復号装置におい
て、硬判定復号を行おうとすると、受信系列Ｒは２ビッ
トになり、ダミービットを含まない場合は、 A:（0,0） B:（0,1） C:（1,0） D:（1,1） の４通りである。また、ダミービット（＊で示す）を含
む場合は、 E:（0,＊） F:（1,＊） の２通りである。これらは、それぞれ場合分けされる。
このとき、復号器のシフトレジスタ（図示せず）が五ビ
ットで構成されているとするなら、ビタビ復号器におい
て状態Si（ｉ＝０〜31）は32ビットをとるが、この状態
Siをｉの値の順に２状態ずつｍ＝０〜15に分けることが
できる。これは、ｍ＝ｎ（ただし、ｎは０≦ｎ≦15の整
数）は状態S2nと状態S2n+1との双方を含むことになる。
次に、上記実施例の動作について以下に詳細に説明す
る。
る。
第５図は、ある時点における状態S2nと状態S2n+1に対
し、一つ前の時点の状態Snと状態Sn+16から四本のパス
が伸びている様子を示している。各状態では１つ前の時
点から、その状態に伸ばすパスが２本あるので、ブラン
チメトリックの値は４つ必要になる。この図において、
各パスのブランチメトリックの値をａ、ｂ、ｃ、ｄとす
ると、この（ａ、ｂ、ｃ、ｄ）の値は受信系列Ｒに応じ
て各ｍごとに決まる。
し、一つ前の時点の状態Snと状態Sn+16から四本のパス
が伸びている様子を示している。各状態では１つ前の時
点から、その状態に伸ばすパスが２本あるので、ブラン
チメトリックの値は４つ必要になる。この図において、
各パスのブランチメトリックの値をａ、ｂ、ｃ、ｄとす
ると、この（ａ、ｂ、ｃ、ｄ）の値は受信系列Ｒに応じ
て各ｍごとに決まる。
受信データは入力端子Tiを介してACS回路１に入力さ
れる。ACS回路１は、入力された受信データがダミービ
ットを含まない受信系列Ａ〜Ｄ、あるいはダミービット
を含む受信系列E,Fのどれに当たるかを判断し、それに
応じてブランチメトリック記憶回路２に備えた第２図に
示すテーブル200あるいは第３図に示すテーブル300から
ブランチメトリックとしてパスが取り得る値の候補p1〜
p4を得る。
れる。ACS回路１は、入力された受信データがダミービ
ットを含まない受信系列Ａ〜Ｄ、あるいはダミービット
を含む受信系列E,Fのどれに当たるかを判断し、それに
応じてブランチメトリック記憶回路２に備えた第２図に
示すテーブル200あるいは第３図に示すテーブル300から
ブランチメトリックとしてパスが取り得る値の候補p1〜
p4を得る。
ついで、ACS回路１は、ブランチメトリック記憶回路
２内に記憶されている第４図に示すテーブル400から２
状態ごとにｍの値が、タイプＩ〜IVのどれに属するかを
判定し、それに応じてブランチメトリックの値がp1〜p4
の組合せにより求められる。
２内に記憶されている第４図に示すテーブル400から２
状態ごとにｍの値が、タイプＩ〜IVのどれに属するかを
判定し、それに応じてブランチメトリックの値がp1〜p4
の組合せにより求められる。
例えば、ある時点の受信系列がＡの場合、ACS回路１
は、第２図のテーブル200によりブランチメトリックの
候補を、 P1＝０ P2＝２ P3＝１ P4＝１ の４つを得る。そして、ACS回路１は、ｍ＝０のときの
状態S0、S1を、第４図のテーブル400により、タイプＩ
に属していることを検出する。したがって、ACS回路１
は、この２つの状態のブランチメトリック（ａ、ｂ、
ｃ、ｄ）を、（p1、p2、p2、p1）＝（０、２、２、０）
として得ることになる。
は、第２図のテーブル200によりブランチメトリックの
候補を、 P1＝０ P2＝２ P3＝１ P4＝１ の４つを得る。そして、ACS回路１は、ｍ＝０のときの
状態S0、S1を、第４図のテーブル400により、タイプＩ
に属していることを検出する。したがって、ACS回路１
は、この２つの状態のブランチメトリック（ａ、ｂ、
ｃ、ｄ）を、（p1、p2、p2、p1）＝（０、２、２、０）
として得ることになる。
同様に、ACS回路１は、各状態Si（ｉ＝０〜31）につ
いて、第２図のテーブル200〜第４図のテーブル400を参
照して、各パスのブランチメトリックの値を引出し、そ
の値とメトリック記憶回路３に記憶されている１つ前の
時点の値とから、その状態にパスを伸ばす２状態のメト
リックの値とを、それぞれ加えて比較することにより生
き残りパスを決定する。このとき、ｍの値の順ではな
く、タイプＩ〜IV毎に計算する等をすることにより、第
４図においてｍの値がどのタイプに属するかという判断
による処理量の増加を防ぐことが可能である。
いて、第２図のテーブル200〜第４図のテーブル400を参
照して、各パスのブランチメトリックの値を引出し、そ
の値とメトリック記憶回路３に記憶されている１つ前の
時点の値とから、その状態にパスを伸ばす２状態のメト
リックの値とを、それぞれ加えて比較することにより生
き残りパスを決定する。このとき、ｍの値の順ではな
く、タイプＩ〜IV毎に計算する等をすることにより、第
４図においてｍの値がどのタイプに属するかという判断
による処理量の増加を防ぐことが可能である。
上記実施例では、パンクチャド符号がビタビ復号する
ときの実施例で説明したが、畳み込み符号によるビタビ
復号にも上記実施例は適用できる。この畳み込み符号を
使用する場合、ブランチメトリック記憶回路２には、受
信系列の値に対してブランチメトリックとしてパスが取
り得る値の候補を示したテーブルと、第４図に相当する
ところの各状態でのパスが実際に取るブランチメトリッ
クが上記テーブルとどのように対応しているかを示した
テーブルとを備えたものである。
ときの実施例で説明したが、畳み込み符号によるビタビ
復号にも上記実施例は適用できる。この畳み込み符号を
使用する場合、ブランチメトリック記憶回路２には、受
信系列の値に対してブランチメトリックとしてパスが取
り得る値の候補を示したテーブルと、第４図に相当する
ところの各状態でのパスが実際に取るブランチメトリッ
クが上記テーブルとどのように対応しているかを示した
テーブルとを備えたものである。
このように、上記各実施例によれば、受信系列が決ま
ると、ブランチメトリックの候補が決まり、各状態の属
するタイプに応じてこの候補を組合わせることで、実際
のブランチメトリックの値を得ることができるという利
点を有する。また、上記各実施例によれば、各受信系列
ごとに全てのブランチメトリックをメモリ回路に記憶し
ておく必要がないため、メモリ量を大幅に削減すること
ができる。
ると、ブランチメトリックの候補が決まり、各状態の属
するタイプに応じてこの候補を組合わせることで、実際
のブランチメトリックの値を得ることができるという利
点を有する。また、上記各実施例によれば、各受信系列
ごとに全てのブランチメトリックをメモリ回路に記憶し
ておく必要がないため、メモリ量を大幅に削減すること
ができる。
発明の効果 本発明は、上記実施例より明らかなように、受信系列
が決まるとブランチメトリックの候補が決まり、各状態
の属するタイプに応じてこの候補を組合わせることで実
際のブランチメトリックの値を得ることがてきるという
利点を有する。そして、本発明は、各受信系列ごとに全
てのブランチメトリックをメモリ回路に記憶しておく必
要がないため、メモリ量を大幅に削減することができる
という効果を有する。
が決まるとブランチメトリックの候補が決まり、各状態
の属するタイプに応じてこの候補を組合わせることで実
際のブランチメトリックの値を得ることがてきるという
利点を有する。そして、本発明は、各受信系列ごとに全
てのブランチメトリックをメモリ回路に記憶しておく必
要がないため、メモリ量を大幅に削減することができる
という効果を有する。
第１図は本発明の誤り訂正復号装置の一実施例を示すブ
ロック図、第２図〜第４図は本発明の一実施例で使用す
るテーブルを示す説明図、第５図は同実施例の作用を説
明するための図、第６図及び第７図は従来装置で使用さ
れているブランチメトリックの値のテーブルを示す説明
図である。 １……ACS回路、２……ブランチメトリック記憶回路、
３……メトリック記憶回路、４……パスメモリー回路、
５……最尤判定回路、200,300,400……テーブル。
ロック図、第２図〜第４図は本発明の一実施例で使用す
るテーブルを示す説明図、第５図は同実施例の作用を説
明するための図、第６図及び第７図は従来装置で使用さ
れているブランチメトリックの値のテーブルを示す説明
図である。 １……ACS回路、２……ブランチメトリック記憶回路、
３……メトリック記憶回路、４……パスメモリー回路、
５……最尤判定回路、200,300,400……テーブル。
Claims (1)
- 【請求項１】ビタビ復号ができる誤り訂正復号装置にお
いて、各時点における各状態の生き残りパスの累積計量
（パスメトリック）を計算し更新する演算処理を行う加
算比較選択回路と、あらかじめ受信系列の値に対して計
量（ブランチメトリック）としてパスが取り得る値の候
補を示す第一のテーブル及び各状態でのパスが実際に取
り得るブランチメトリックが上記第一のテーブルとどの
ように対応しているかを示す第二のテーブルを記憶した
記憶回路とを備え、受信系列が決まると、上記第一のテ
ーブルからブランチメトリックの候補が決まり、上記第
二のテーブルから各状態の属するタイプに応じて上記候
補を組合わせることで、実際のブランチメトリックの値
を得られるようにしたことを特徴とする誤り訂正復号装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2305128A JP2591332B2 (ja) | 1990-11-09 | 1990-11-09 | 誤り訂正復号装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2305128A JP2591332B2 (ja) | 1990-11-09 | 1990-11-09 | 誤り訂正復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04177917A JPH04177917A (ja) | 1992-06-25 |
| JP2591332B2 true JP2591332B2 (ja) | 1997-03-19 |
Family
ID=17941433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2305128A Expired - Fee Related JP2591332B2 (ja) | 1990-11-09 | 1990-11-09 | 誤り訂正復号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591332B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334697A (ja) * | 1993-05-20 | 1994-12-02 | Matsushita Electric Ind Co Ltd | 誤り検出方法 |
| KR100838292B1 (ko) | 2007-06-20 | 2008-06-17 | 삼성전자주식회사 | 메모리 셀의 읽기 레벨 제어 장치 및 그 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077528A (ja) * | 1983-10-05 | 1985-05-02 | Hitachi Ltd | たたみ込み符号の復号器 |
-
1990
- 1990-11-09 JP JP2305128A patent/JP2591332B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04177917A (ja) | 1992-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432803A (en) | Maximum likelihood convolutional decoder | |
| US7765459B2 (en) | Viterbi decoder and viterbi decoding method | |
| US5802116A (en) | Soft decision Viterbi decoding with large constraint lengths | |
| US8009773B1 (en) | Low complexity implementation of a Viterbi decoder with near optimal performance | |
| JP3233847B2 (ja) | ビタビ復号方法及びビタビ復号回路 | |
| JP2008118327A (ja) | ビタビ復号方法 | |
| KR100387089B1 (ko) | 브랜치 메트릭 계산 처리에서 감소된 비트수를 갖는비터비 디코더 | |
| KR101212856B1 (ko) | 통신 시스템에서 데이터를 복호하는 방법 및 장치 | |
| US7085992B2 (en) | Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| US8055986B2 (en) | Viterbi decoder and method thereof | |
| JP3497399B2 (ja) | ビタビ復号器 | |
| US7231586B2 (en) | Multi-rate viterbi decoder | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| JP3229047B2 (ja) | ビタビ復号器 | |
| JPH05335973A (ja) | ビタビ復号器及び畳み込み符号の復号器 | |
| JPH07264080A (ja) | ビタビ復号装置 | |
| JPH07245567A (ja) | ビタビ復号演算装置 | |
| US7852960B2 (en) | Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof | |
| JPH08279765A (ja) | 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置 | |
| KR100459419B1 (ko) | 비터비 디코더 | |
| WO2001069796A1 (en) | Viterbi decoder | |
| JPH0832456A (ja) | ビタビ最尤復号装置 | |
| JP3257060B2 (ja) | ビタビ復号器 | |
| JPH0746145A (ja) | 演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |