JP2588968B2 - ミュートパルス発生回路 - Google Patents
ミュートパルス発生回路Info
- Publication number
- JP2588968B2 JP2588968B2 JP13528089A JP13528089A JP2588968B2 JP 2588968 B2 JP2588968 B2 JP 2588968B2 JP 13528089 A JP13528089 A JP 13528089A JP 13528089 A JP13528089 A JP 13528089A JP 2588968 B2 JP2588968 B2 JP 2588968B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- input
- mute
- mute pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は水平同期周波数が広範囲にわたる映像信号が
入力されるテレビジョン受像機において用いることがで
きるミュートパルス発生回路に関するものである。
入力されるテレビジョン受像機において用いることがで
きるミュートパルス発生回路に関するものである。
一般に、広範囲の水平同期周波数に対応するテレビジ
ョン受信機の水平同期回路においては、第２図に示すよ
うに端子ａから入力された水平同期信号は位相比較器
（AFC）１に入力されるとともに、周波数電圧変換器（F
/V）４に入力される。ここでF/V4の出力は水平同期周波
数に比例した電圧efを得て、電圧制御発振器（H.VCO）
２を制御する。このようにしてF/V4の出力でH.VCO2の発
振周波数を入力される水平同期信号の周波数に近づける
とともにAFC1で位相の比較制御を行い、水平偏向周波数
は水平同期信号に同期する。次に入力信号の切換等によ
り水平同期信号周波数が大きく変動すると水平同期が安
定するまでの間、水平同期の乱れによる画面乱れが生じ
る。この見苦しさを解決するため画面ミュートをかける
必要があった。この画面ミュートをかけるための水平周
波数変化を検出してミュートパルスを発生する方法は複
数（ｎヶ）のボルテージコンパレータ5,6,7,…に予め定
められた周波数に対する基準電圧e1,…,enを与えてお
き、上記ボルテージコンパレータの他端にF/V4の電圧を
入力することにより、予め設定した所定の周波数が入力
されたとき周波数変化を検出できるようにすることがで
き、この信号により、モノマルチバイブレータ８で一定
期間のミュートパルスを発生することができる。
ョン受信機の水平同期回路においては、第２図に示すよ
うに端子ａから入力された水平同期信号は位相比較器
（AFC）１に入力されるとともに、周波数電圧変換器（F
/V）４に入力される。ここでF/V4の出力は水平同期周波
数に比例した電圧efを得て、電圧制御発振器（H.VCO）
２を制御する。このようにしてF/V4の出力でH.VCO2の発
振周波数を入力される水平同期信号の周波数に近づける
とともにAFC1で位相の比較制御を行い、水平偏向周波数
は水平同期信号に同期する。次に入力信号の切換等によ
り水平同期信号周波数が大きく変動すると水平同期が安
定するまでの間、水平同期の乱れによる画面乱れが生じ
る。この見苦しさを解決するため画面ミュートをかける
必要があった。この画面ミュートをかけるための水平周
波数変化を検出してミュートパルスを発生する方法は複
数（ｎヶ）のボルテージコンパレータ5,6,7,…に予め定
められた周波数に対する基準電圧e1,…,enを与えてお
き、上記ボルテージコンパレータの他端にF/V4の電圧を
入力することにより、予め設定した所定の周波数が入力
されたとき周波数変化を検出できるようにすることがで
き、この信号により、モノマルチバイブレータ８で一定
期間のミュートパルスを発生することができる。
従来のミュートパルス発生回路は以上のように構成さ
れているので、水平同期信号が切り換わっても、予め設
定した水平同期周波数に切り換わらないと、多少の周波
数変化だけでは画面ミュートパルスは発生しないため、
入力切換時の画面が乱れて見えるなどの問題点があっ
た。
れているので、水平同期信号が切り換わっても、予め設
定した水平同期周波数に切り換わらないと、多少の周波
数変化だけでは画面ミュートパルスは発生しないため、
入力切換時の画面が乱れて見えるなどの問題点があっ
た。
本発明はこのような問題点を解消するためになされた
もので、入力切換によるわずかな周波数切換や周波数変
化に対しても、画面ミュートをかけることができるミュ
ートパルス発生回路を提供することを目的としている。
もので、入力切換によるわずかな周波数切換や周波数変
化に対しても、画面ミュートをかけることができるミュ
ートパルス発生回路を提供することを目的としている。
この発明に係るミュートパルス発生回路は、１個のボ
ルテージコンパレータの入力端子に、電圧変動に対する
積分時定数がそれぞれ逆向きの遅延回路をそれぞれ接続
して、水平同期信号から周波数電圧変換器で変換された
電圧を、これらに加えるようにしたものである。
ルテージコンパレータの入力端子に、電圧変動に対する
積分時定数がそれぞれ逆向きの遅延回路をそれぞれ接続
して、水平同期信号から周波数電圧変換器で変換された
電圧を、これらに加えるようにしたものである。
この発明においては、１個のボルテージコンパレータ
を用いてそれぞれの入力端子に電圧変動に対する積分時
定数が逆向きの遅延回路を接続した、双方向の電圧変動
に対する遅延形電圧コンパレータを構成しており、F/V
の電圧変化に対してはほぼ無段階に水平周波数変化を検
出し、ミュートパルスを発生することができる。
を用いてそれぞれの入力端子に電圧変動に対する積分時
定数が逆向きの遅延回路を接続した、双方向の電圧変動
に対する遅延形電圧コンパレータを構成しており、F/V
の電圧変化に対してはほぼ無段階に水平周波数変化を検
出し、ミュートパルスを発生することができる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例によるミュートパルス発生
回路の構成を示す図であり、図において、水平同期回路
10は従来技術の構成と同じくH.VCO2とF/V4とAFC1で構成
される水平同期回路であり、端子ａより入力された水平
同期信号はF/V4によって電圧efに変換される。このef電
圧は正方向電圧変化に対して順方向の第１のダイオード
D1と第１の抵抗器R1の並列接続と第１のコンデンサC1で
構成される積分器11を通り、ボルテージコンパレータ５
の＋端子ｃに入力する。
回路の構成を示す図であり、図において、水平同期回路
10は従来技術の構成と同じくH.VCO2とF/V4とAFC1で構成
される水平同期回路であり、端子ａより入力された水平
同期信号はF/V4によって電圧efに変換される。このef電
圧は正方向電圧変化に対して順方向の第１のダイオード
D1と第１の抵抗器R1の並列接続と第１のコンデンサC1で
構成される積分器11を通り、ボルテージコンパレータ５
の＋端子ｃに入力する。
一方、ボルテージコンパレータ５の−端子ｄに負方向
電圧に対して順方向の第２のダイオードD2と第２の抵抗
器R2の並列接続と第２のコンデンサC2で構成される積分
器を通り、電圧信号efを入力する。ここでボルテージコ
ンパレータ５の−端子ｄ点の電圧は通常状態ではｄ＝ef
となっている。
電圧に対して順方向の第２のダイオードD2と第２の抵抗
器R2の並列接続と第２のコンデンサC2で構成される積分
器を通り、電圧信号efを入力する。ここでボルテージコ
ンパレータ５の−端子ｄ点の電圧は通常状態ではｄ＝ef
となっている。
また、ボルテージコンパレータ５の＋端子ｃは第３の
抵抗器９で接地しているため、通常状態では＋端子ｃ点
の方がわずかながら、即ちef×R3/（R1＋R3）だけ低く
設定される。
抵抗器９で接地しているため、通常状態では＋端子ｃ点
の方がわずかながら、即ちef×R3/（R1＋R3）だけ低く
設定される。
従って、通常状態においてボルテージコンパレータ５
の入力バイアスはef−ef×R3/（R1＋R3）となってい
る。即ち、ボルテージコンパレータの出力ｅは“L"レベ
ルで安定している。ここで、入力水平同期信号の周波数
が変わり、F/V4出力電圧efが上昇し、ボルテージコンパ
レータ５の入力にバイアス電圧を越える電圧が加わる
と、ｃ点はD1が導通し、直ちにｃ＝ef×R3/（R1＋R3）
の電位になるが、一方ｄ点の電圧はD2が導通しないた
め、R2,C2の時定数で決まる時間をもってｄ点は上昇す
る。即ち、ｄ点の電圧は遅れて追従するためｄ＝ｃの電
圧に追従するまでの間、ボルテージコンパレータの入力
は正のバイアスとなり、出力には“H"の出力パルスが得
られる。
の入力バイアスはef−ef×R3/（R1＋R3）となってい
る。即ち、ボルテージコンパレータの出力ｅは“L"レベ
ルで安定している。ここで、入力水平同期信号の周波数
が変わり、F/V4出力電圧efが上昇し、ボルテージコンパ
レータ５の入力にバイアス電圧を越える電圧が加わる
と、ｃ点はD1が導通し、直ちにｃ＝ef×R3/（R1＋R3）
の電位になるが、一方ｄ点の電圧はD2が導通しないた
め、R2,C2の時定数で決まる時間をもってｄ点は上昇す
る。即ち、ｄ点の電圧は遅れて追従するためｄ＝ｃの電
圧に追従するまでの間、ボルテージコンパレータの入力
は正のバイアスとなり、出力には“H"の出力パルスが得
られる。
また、一方efが下降した場合は上記とは逆にｄ点の電
圧は、直ちにｄ＝efとなるが、ｃ点の電圧はR1,C1の時
定数で追従が遅れ、その間正バイアス状態となり、出力
には“H"の出力パルスが得られる。ここでボルテージコ
ンパレータの入力バイアスef−ef×R3/（R1＋R3）の電
圧は定常時ボルテージコンパレータの動作を安定化する
とともにF/Vの出力電圧に対する分解能を決めており、R
3の値を調整すれば水平周波数変化に対する検出レベル
を変えることができる。
圧は、直ちにｄ＝efとなるが、ｃ点の電圧はR1,C1の時
定数で追従が遅れ、その間正バイアス状態となり、出力
には“H"の出力パルスが得られる。ここでボルテージコ
ンパレータの入力バイアスef−ef×R3/（R1＋R3）の電
圧は定常時ボルテージコンパレータの動作を安定化する
とともにF/Vの出力電圧に対する分解能を決めており、R
3の値を調整すれば水平周波数変化に対する検出レベル
を変えることができる。
また、積分回路11及び12の時定数でパルス発生時間を
調整することもできる。
調整することもできる。
なお、上記実施例ではボルテージコンパレータのｃ点
をR3で接地したが、ｄ点をR3で接地するようにすれば定
常時“H"レベルに設定することができ、周波数変化を検
出した時は“L"レベルのミュートパルスを発生すること
ができる。
をR3で接地したが、ｄ点をR3で接地するようにすれば定
常時“H"レベルに設定することができ、周波数変化を検
出した時は“L"レベルのミュートパルスを発生すること
ができる。
以上のように、この発明によればミュートパルス発生
回路において、ボルテージコンパレータの入力電圧変化
に対してそれぞれ積分時定数が逆向きの時定数回路を持
つボルテージコンパレータにF/V変換電圧を入力するよ
うにしたので、水平周波数変化に対してほぼ無段階にミ
ュートパルスを得ることができる効果がある。
回路において、ボルテージコンパレータの入力電圧変化
に対してそれぞれ積分時定数が逆向きの時定数回路を持
つボルテージコンパレータにF/V変換電圧を入力するよ
うにしたので、水平周波数変化に対してほぼ無段階にミ
ュートパルスを得ることができる効果がある。
第１図は本発明の一実施例における水平同期回路および
ミュートパルス発生回路の回路図、第２図は従来の水平
同期回路とミュートパルス発生回路の回路図である。 １は位相比較器（AFC）、２は電圧制御発振器（H.VC
O）、３は水平出力回路（H.OUT）、４は周波数電圧変換
器（F/V）、5,6,7はボルテージコンパレータ、８はマル
チバイブレータ、９は抵抗器、10は水平同期回路、11,1
2は積分回路。 なお図中同一符号は同一又は相当部分を示す。
ミュートパルス発生回路の回路図、第２図は従来の水平
同期回路とミュートパルス発生回路の回路図である。 １は位相比較器（AFC）、２は電圧制御発振器（H.VC
O）、３は水平出力回路（H.OUT）、４は周波数電圧変換
器（F/V）、5,6,7はボルテージコンパレータ、８はマル
チバイブレータ、９は抵抗器、10は水平同期回路、11,1
2は積分回路。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】ミュートパルス発生回路において、 水平同期信号から周波数電圧変換器で変換された電圧を
ボルテージコンパレータの＋端子に入力する、第１の抵
抗と正方向電圧変化に対して順方向の第１のダイオード
の並列接続体と、第１のコンデンサとから構成される第
１の積分器と、 上記電圧を上記ボルテージコンパレータの−端子に入力
する、第２の抵抗と負方向電圧変化に対して順方向の第
２のダイオードとの並列接続体と、第２のコンデンサと
から構成される第２の積分器と、 該ボルテージコンパレータの該＋端子と接地間に接続さ
れた第３の抵抗とを備えたことを特徴とするミュートパ
ルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13528089A JP2588968B2 (ja) | 1989-05-29 | 1989-05-29 | ミュートパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13528089A JP2588968B2 (ja) | 1989-05-29 | 1989-05-29 | ミュートパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02312463A JPH02312463A (ja) | 1990-12-27 |
| JP2588968B2 true JP2588968B2 (ja) | 1997-03-12 |
Family
ID=15148015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13528089A Expired - Fee Related JP2588968B2 (ja) | 1989-05-29 | 1989-05-29 | ミュートパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2588968B2 (ja) |
-
1989
- 1989-05-29 JP JP13528089A patent/JP2588968B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02312463A (ja) | 1990-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4122488A (en) | Sync signal generator with memorization of phase detection output | |
| JP2511917B2 (ja) | 映像表示装置 | |
| JPH07264055A (ja) | 周波数ロックドループ | |
| JP2588968B2 (ja) | ミュートパルス発生回路 | |
| US4560950A (en) | Method and circuit for phase lock loop initialization | |
| US4872055A (en) | Line synchronizing circuit in a picture display device | |
| US2565896A (en) | Synchronizing circuits | |
| JPS60134564A (ja) | 水平ａｆｃ回路 | |
| US4954784A (en) | Phase adjustment circuit | |
| JP3439143B2 (ja) | 水平同期回路 | |
| JP2814556B2 (ja) | 水平偏向回路 | |
| JP2907639B2 (ja) | 位相同期回路 | |
| KR100247288B1 (ko) | 내노이즈성이 개선된 라인 락 장치 | |
| JP2720440B2 (ja) | 自動周波数調整装置 | |
| KR950012833B1 (ko) | 디지탈 컨버젼스시의 수평수직 위상조절장치 | |
| JPS62293Y2 (ja) | ||
| JPS6052621B2 (ja) | 水平発振周波数自動制御回路 | |
| KR100213251B1 (ko) | 전압 제어 발진 주파수 자동 조정 장치 | |
| JP2570711B2 (ja) | 鋸歯状波信号発生回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JP2850362B2 (ja) | Ｐｌｌ映像検波装置 | |
| JPH07283731A (ja) | 同期信号回路 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| JPS6025186Y2 (ja) | テレビジョン信号の受信検出回路 | |
| KR910008271Y1 (ko) | 수평 위상 조정회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |