JP2586196B2 - 出力回路 - Google Patents
出力回路Info
- Publication number
- JP2586196B2 JP2586196B2 JP2243186A JP24318690A JP2586196B2 JP 2586196 B2 JP2586196 B2 JP 2586196B2 JP 2243186 A JP2243186 A JP 2243186A JP 24318690 A JP24318690 A JP 24318690A JP 2586196 B2 JP2586196 B2 JP 2586196B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- gate
- node
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は出力回路に関し、時に相補型集積回路の出力
回路に関する。
回路に関する。
従来の相補型集積回路の出力回路は、第４図に示すよ
うな完全相補型の回路を用いた場合、少なくとも出力用
MOSトランジスタのゲートには、電源，電位及び基準電
位（接地電位）を供給する構成となっていた。この例で
は、Ｐチャネルトランジスタ（以下Ｐ−Trと称す）とＮ
チャネルトランジスタ（以下Ｎ−Trと称す）23とにより
インバータが構成されている。このような回路におい
て、第５図（ａ）に示すように出力用Ｐ−Trのゲートに
オン電圧として接地電位S1を、オフ電位として電源電位
が供給される。又、Ｐ−Tr25とＮ−Tr6とで構成したイ
ンバータで出力用Ｎ−Trのゲートにオン電位として電源
電位S2を、オフ電位として接地電位が供給されデータ出
力を行う。
うな完全相補型の回路を用いた場合、少なくとも出力用
MOSトランジスタのゲートには、電源，電位及び基準電
位（接地電位）を供給する構成となっていた。この例で
は、Ｐチャネルトランジスタ（以下Ｐ−Trと称す）とＮ
チャネルトランジスタ（以下Ｎ−Trと称す）23とにより
インバータが構成されている。このような回路におい
て、第５図（ａ）に示すように出力用Ｐ−Trのゲートに
オン電圧として接地電位S1を、オフ電位として電源電位
が供給される。又、Ｐ−Tr25とＮ−Tr6とで構成したイ
ンバータで出力用Ｎ−Trのゲートにオン電位として電源
電位S2を、オフ電位として接地電位が供給されデータ出
力を行う。
この時、出力トランジスタのオン電流により、出力端
子DOに付加される負荷容量を充・放電する事により、デ
ータ出力を行う。この回路の特性としては、オン電流を
大きくして動作速度を早くする方が望ましい。
子DOに付加される負荷容量を充・放電する事により、デ
ータ出力を行う。この回路の特性としては、オン電流を
大きくして動作速度を早くする方が望ましい。
反面、オン電流が大きくなると、電源・接地配線の寄
生抵抗・インダクタンスによる雑音が大きくなってく
る。
生抵抗・インダクタンスによる雑音が大きくなってく
る。
この従来の出力回路では、第５図（ｃ）に示すよう
に、電源電圧が高くなると、さらに出力トランジスタの
電流駆動能力が増し、動作速度は早まるが、前述の電源
・接地電位の雑音も大きくなり、内部動作の誤動作をま
ねいてしまうおそれがある。つまり、動作速度を犠牲に
して雑音をおさえる必要があるという問題点があった。
に、電源電圧が高くなると、さらに出力トランジスタの
電流駆動能力が増し、動作速度は早まるが、前述の電源
・接地電位の雑音も大きくなり、内部動作の誤動作をま
ねいてしまうおそれがある。つまり、動作速度を犠牲に
して雑音をおさえる必要があるという問題点があった。
本発明の目的は、高電源電圧領域での出力回路の動作
電流による雑音をおさえしかも低電源電圧領域での駆動
能力を大きく設定できる出力回路を提供することにあ
る。
電流による雑音をおさえしかも低電源電圧領域での駆動
能力を大きく設定できる出力回路を提供することにあ
る。
本発明の出力回路は、ソース・ドレイン路が第１の電
源と第１の節点間に接続されゲートに入力信号が印加さ
れる第１の一導電型トランジスタと、ソース・ドレイン
路が前記第１の節点と第２の電源間に接続されゲートに
前記入力信号の反転信号が印加される第２の一導電型ト
ランジスタと、ソース・ドレイン路が前記第１の電源と
第２の節点間に接続されゲートに前記入力信号の反転信
号が印加される第１の逆導電型トランジスタと、ソース
・ドレイン路が前記第２の節点と前記第２の電源間に接
続されゲートに前記入力信号が印加される第２の逆導電
型トランジスタと、ソース・ドレイン路が前記第１の電
源と出力端間に接続されゲートが前記第１の節点に接続
された第３の一導電型トランジスタと、ソース・ドレイ
ン路が前記出力端と前記第２の電源管に接続されゲート
が前記第２の節点に接続された第３の逆導電型トランジ
スタとを有することを特徴とする。
源と第１の節点間に接続されゲートに入力信号が印加さ
れる第１の一導電型トランジスタと、ソース・ドレイン
路が前記第１の節点と第２の電源間に接続されゲートに
前記入力信号の反転信号が印加される第２の一導電型ト
ランジスタと、ソース・ドレイン路が前記第１の電源と
第２の節点間に接続されゲートに前記入力信号の反転信
号が印加される第１の逆導電型トランジスタと、ソース
・ドレイン路が前記第２の節点と前記第２の電源間に接
続されゲートに前記入力信号が印加される第２の逆導電
型トランジスタと、ソース・ドレイン路が前記第１の電
源と出力端間に接続されゲートが前記第１の節点に接続
された第３の一導電型トランジスタと、ソース・ドレイ
ン路が前記出力端と前記第２の電源管に接続されゲート
が前記第２の節点に接続された第３の逆導電型トランジ
スタとを有することを特徴とする。
次に本発明について図面を参照して説明する。第１図
は本発明の一実施例の出力回路の回路図である。出力用
トランジスタＰ−Tr1のゲートにＰ−Tr2,3を直列接続し
た回路の出力を接続し、出力用トランジスタＮ−Tr4の
ゲートにＮ−Tr5,6を直列接続した回路の出力を接続す
る。Ｐ−Tr2とＮ−Tr6のゲートには出力データの正転信
号を、Ｐ−Tr3とＮ−Tr5のゲートには出力データの反転
信号をそれぞれ入力する。
は本発明の一実施例の出力回路の回路図である。出力用
トランジスタＰ−Tr1のゲートにＰ−Tr2,3を直列接続し
た回路の出力を接続し、出力用トランジスタＮ−Tr4の
ゲートにＮ−Tr5,6を直列接続した回路の出力を接続す
る。Ｐ−Tr2とＮ−Tr6のゲートには出力データの正転信
号を、Ｐ−Tr3とＮ−Tr5のゲートには出力データの反転
信号をそれぞれ入力する。
このような回路構成により、出力用Ｐ−Trのゲート信
号S1はオン電位として、接地電位Ｐ−Tr3のしきい電圧
レベルが供給される事になる。又、出力用Ｎ−Trのゲー
ト信号S2はオン電位として、電源電圧Vcc−Ｎ−Tr5のし
きい電圧レベルが供給される事になる。
号S1はオン電位として、接地電位Ｐ−Tr3のしきい電圧
レベルが供給される事になる。又、出力用Ｎ−Trのゲー
ト信号S2はオン電位として、電源電圧Vcc−Ｎ−Tr5のし
きい電圧レベルが供給される事になる。
これにより電源電圧が高くなると、Ｐ−Tr3,N−Tr5は
基板電位が深くなるため、しきい電圧の絶対値が大きく
なり、各出力トランジスタのゲート入力信号S1,S2が第
２図（ａ）の様になる。従って、第２図（ｂ）に示すよ
うに、出力Trのみ電源電圧の上昇による駆動能力の上昇
が緩和される。
基板電位が深くなるため、しきい電圧の絶対値が大きく
なり、各出力トランジスタのゲート入力信号S1,S2が第
２図（ａ）の様になる。従って、第２図（ｂ）に示すよ
うに、出力Trのみ電源電圧の上昇による駆動能力の上昇
が緩和される。
本実施例によれば、通常、雑音が大きくなる高電圧電
源領域で雑音を抑制する効果がある。
源領域で雑音を抑制する効果がある。
また、高電源電圧領域は内部回路の動作速度が増して
おり、駆動能力の上昇緩和は集積回路の動作特性を悪化
させない範囲に設定可能であり、回路動作が低速になる
低電源電圧領域でのみ出力回路の駆動能力を上げる事が
可能になる。
おり、駆動能力の上昇緩和は集積回路の動作特性を悪化
させない範囲に設定可能であり、回路動作が低速になる
低電源電圧領域でのみ出力回路の駆動能力を上げる事が
可能になる。
第２図に本発明の第２の実施例を示す。本実施例は第
１の実施例の出力用Trのゲート入力部に抵抗R1,R2を追
加したものであり、この場合、高電源電圧領域における
Ｐ−Tr3,N−Tr5の変化初期における駆動能力の上昇を制
限してさらに雑音を抑えるものである。
１の実施例の出力用Trのゲート入力部に抵抗R1,R2を追
加したものであり、この場合、高電源電圧領域における
Ｐ−Tr3,N−Tr5の変化初期における駆動能力の上昇を制
限してさらに雑音を抑えるものである。
以上説明したように、本発明の回路構成とする事によ
り、高電源電圧領域での出力回路の動作電流による雑音
を抑え、低電源電圧領域での駆動能力を大きく設定でき
る事となり、より高速動作可能な集積回路を実現できる
効果がある。
り、高電源電圧領域での出力回路の動作電流による雑音
を抑え、低電源電圧領域での駆動能力を大きく設定でき
る事となり、より高速動作可能な集積回路を実現できる
効果がある。
第１図は本発明の一実施例の回路図、第２図（ａ）は信
号電圧の電源電圧依存を示す図、第２図（ｂ）は出力充
放電電流のピーク値変化率dI/dtの電源電圧依存を示す
図、第３図は本発明の第２の実施例の回路図、第４図は
従来の出力回路の回路図、第５図（ａ）は信号電圧を示
す図、第５図（ｂ）は電流値を示す図である。 １……出力用チャネルトランジスタ、2,3,23……Ｐチャ
ネルトランジスタ、４……出力用チャネルトランジス
タ、5,6,25……Ｎチャネルトランジスタ、7,8,9,10……
インバータ回路、S1,S2……出力用Trのゲート入力信
号、DI……出力データ内部信号、DO……出力端子、CO…
…出力負荷容量、IO……出力充放電電流、R1,R2……抵
抗素子。
号電圧の電源電圧依存を示す図、第２図（ｂ）は出力充
放電電流のピーク値変化率dI/dtの電源電圧依存を示す
図、第３図は本発明の第２の実施例の回路図、第４図は
従来の出力回路の回路図、第５図（ａ）は信号電圧を示
す図、第５図（ｂ）は電流値を示す図である。 １……出力用チャネルトランジスタ、2,3,23……Ｐチャ
ネルトランジスタ、４……出力用チャネルトランジス
タ、5,6,25……Ｎチャネルトランジスタ、7,8,9,10……
インバータ回路、S1,S2……出力用Trのゲート入力信
号、DI……出力データ内部信号、DO……出力端子、CO…
…出力負荷容量、IO……出力充放電電流、R1,R2……抵
抗素子。
Claims (1)
- 【請求項１】ソース・ドレイン路が第１の電源と第１の
節点間に接続されゲートに入力信号が印加される第１の
一導電型トランジスタと、ソース・ドレイン路が前記第
１の節点と第２の電源間に接続されゲートに前記入力信
号の反転信号が印加される第２の一導電型トランジスタ
と、ソース・ドレイン路が前記第１の電源と第２の節点
間に接続されゲートに前記入力信号の反転信号が印加さ
れる第１の逆導電型トランジスタと、ソース・ドレイン
路が前記第２の節点と前記第２の電源間に接続されゲー
トに前記入力信号が印加される第２の逆導電型トランジ
スタと、ソース・ドレイン路が前記第１の電源と出力端
間に接続されゲートが前記第１の節点に接続された第３
の一導電型トランジスタと、ソース・ドレイン路が前記
出力端と前記第２の電源管に接続されゲートが前記第２
の節点に接続された第３の逆導電型トランジスタとを有
することを特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243186A JP2586196B2 (ja) | 1990-09-13 | 1990-09-13 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2243186A JP2586196B2 (ja) | 1990-09-13 | 1990-09-13 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04122121A JPH04122121A (ja) | 1992-04-22 |
| JP2586196B2 true JP2586196B2 (ja) | 1997-02-26 |
Family
ID=17100106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2243186A Expired - Lifetime JP2586196B2 (ja) | 1990-09-13 | 1990-09-13 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586196B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2655053B2 (ja) * | 1993-11-01 | 1997-09-17 | 日本電気株式会社 | 半導体集積回路装置 |
-
1990
- 1990-09-13 JP JP2243186A patent/JP2586196B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04122121A (ja) | 1992-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633600A (en) | Output buffer circuit having a minimized output voltage propagation | |
| JPH0720060B2 (ja) | 出力回路装置 | |
| JPH0531965B2 (ja) | ||
| KR20020013722A (ko) | 지연회로 및 방법 | |
| US5073727A (en) | Cmos inverter with noise reduction feedback means | |
| US4346310A (en) | Voltage booster circuit | |
| US5239211A (en) | Output buffer circuit | |
| US5095230A (en) | Data output circuit of semiconductor device | |
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| JP2586196B2 (ja) | 出力回路 | |
| US20040004499A1 (en) | Semiconductor integrated circuit | |
| JP2611543B2 (ja) | Ｍｏｓトランジスタ出力回路 | |
| US5077492A (en) | Bicmos circuitry having a combination cmos gate and a bipolar transistor | |
| JP2871902B2 (ja) | 電流セル回路 | |
| JP2758735B2 (ja) | 論理回路 | |
| JP2500791B2 (ja) | 演算増幅回路 | |
| JPH09214324A (ja) | Ｃｍｏｓ論理回路 | |
| JP2908348B2 (ja) | 出力回路 | |
| JPH0653800A (ja) | 出力回路 | |
| JPH06132806A (ja) | Ｃｍｏｓ出力バッファ回路 | |
| JP2947042B2 (ja) | 低位相差差動バッファ | |
| JP2565297B2 (ja) | ３ステート・スルーレート出力回路 | |
| JP2541289B2 (ja) | 出力回路 | |
| JPH05276003A (ja) | 出力回路装置 | |
| JP3171518B2 (ja) | Ｂｉｍｏｓ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |