JP2572027B2 - ファクシミリ装置 - Google Patents
ファクシミリ装置Info
- Publication number
- JP2572027B2 JP2572027B2 JP60037366A JP3736685A JP2572027B2 JP 2572027 B2 JP2572027 B2 JP 2572027B2 JP 60037366 A JP60037366 A JP 60037366A JP 3736685 A JP3736685 A JP 3736685A JP 2572027 B2 JP2572027 B2 JP 2572027B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- data
- retransmission
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Transmission Control (AREA)
Description
【発明の詳細な説明】 [技術分野] 本発明は、受信側装置で画像データの受信エラーを生
じた場合に、送信済みの画像データを再送する誤り再送
機能を有するファクシミリ装置に関するものである。
じた場合に、送信済みの画像データを再送する誤り再送
機能を有するファクシミリ装置に関するものである。
[従来技術] この種の画像通信装置として、ファクシミリ装置を取
り挙げ、以下に示す項目に従って従来技術を具体的に説
明していく。
り挙げ、以下に示す項目に従って従来技術を具体的に説
明していく。
§1 HDLCフレーム構成の説明(第1図使用) §2 HDLCフレーム構成を用いた誤り再送の具体例(第
2図使用) §3 HDLCフレーム構成を用いて誤り再送を行うことに
より生じる問題点 §3.1 回線エラーに対する影響 §3.2 エラーが生じたビット位置による影響(第3図
使用) §3.3 通信回線が有する伝播遅延特性に基づく影響
(第4図使用) §3.4 符号化の困難さ §4 従来から知られている誤り再送方式の欠点 §4.1 フォールバックに関して §4.2 トレーニング信号の受信に失敗した場合の処理
に関して(第5図〜第7図使用) §4.3 EOLを検出できない場合の処理に関して §4.4 画信号の送出が終了した場合の処理に関して §4.5 再送開始ライン等の指示信号を送出した後の処
理に関して §4.6 誤り再送モードの選択に関して §1 HDLCフレーム構成の説明 電話回線などの通信回線を介してデータ伝送を行う場
合には、通信回線の瞬断,雑音,ひずみなどの影響によ
り、一定の確立でデータに誤りが生ずる。このデータの
誤りを検出するために、受信データに対して所定の演算
等を施し、一定のルールが維持されているか否かの判定
が行われている。そして、誤りが検出された場合には、
予め定められている伝送制御手順に従い、誤りデータを
含んでいる情報データ群を再び送出するという手法が採
られている。
2図使用) §3 HDLCフレーム構成を用いて誤り再送を行うことに
より生じる問題点 §3.1 回線エラーに対する影響 §3.2 エラーが生じたビット位置による影響(第3図
使用) §3.3 通信回線が有する伝播遅延特性に基づく影響
(第4図使用) §3.4 符号化の困難さ §4 従来から知られている誤り再送方式の欠点 §4.1 フォールバックに関して §4.2 トレーニング信号の受信に失敗した場合の処理
に関して(第5図〜第7図使用) §4.3 EOLを検出できない場合の処理に関して §4.4 画信号の送出が終了した場合の処理に関して §4.5 再送開始ライン等の指示信号を送出した後の処
理に関して §4.6 誤り再送モードの選択に関して §1 HDLCフレーム構成の説明 電話回線などの通信回線を介してデータ伝送を行う場
合には、通信回線の瞬断,雑音,ひずみなどの影響によ
り、一定の確立でデータに誤りが生ずる。このデータの
誤りを検出するために、受信データに対して所定の演算
等を施し、一定のルールが維持されているか否かの判定
が行われている。そして、誤りが検出された場合には、
予め定められている伝送制御手順に従い、誤りデータを
含んでいる情報データ群を再び送出するという手法が採
られている。
かかる自動再送要求方式(ARQ:automatic repeat req
uest)は電話回線などを用いて半二重伝送を行う場合に
用いられる手法であり、ハイレベルデータリンク制御手
順(HDLC:high level data link control procedure)
に従って行われる。このHDLCとは、データ伝送回線を経
由してデータ端末装置(DTE)相互の間で高能率のデー
タ伝送を可能とし、かついかなる符号体系にも依存せず
に任意のビット列を伝送できるビットトランスペアレン
トな同期式の伝送制御手順である。HDLC手順では、任意
のビット列の情報およびリンク制御情報を、転送単位で
あるフレームによって伝送する。フレームの開始および
終了はフラグシーケンス(01111110)で示す。
uest)は電話回線などを用いて半二重伝送を行う場合に
用いられる手法であり、ハイレベルデータリンク制御手
順(HDLC:high level data link control procedure)
に従って行われる。このHDLCとは、データ伝送回線を経
由してデータ端末装置(DTE)相互の間で高能率のデー
タ伝送を可能とし、かついかなる符号体系にも依存せず
に任意のビット列を伝送できるビットトランスペアレン
トな同期式の伝送制御手順である。HDLC手順では、任意
のビット列の情報およびリンク制御情報を、転送単位で
あるフレームによって伝送する。フレームの開始および
終了はフラグシーケンス(01111110)で示す。
第1図は、HDLC手順のフレームフォーマットを示す。
図示したフラグシーケンスはフレーム同期用の信号であ
り、1個以上のフラグシーケンスの送受信によりフレー
ムの同期がとらえる。また、フレームで転送する情報の
中にフラグシーケンスと同じビット列が出現すると、受
信側はそれをフレームの終了と見なす。これを防ぐた
め、フレームの情報中に5個の連続するビット“1"のパ
ターンが出現した場合、送信側はその直後にビット“0"
を一つ強制的に挿入して送信し、受信側では5個の連続
したビット“1"のパターンに続いて受信する一つのビッ
ト“0"を除去する方法(ゼロビット挿入方式)を用い
て、転送するデータの透過性を保証する。
図示したフラグシーケンスはフレーム同期用の信号であ
り、1個以上のフラグシーケンスの送受信によりフレー
ムの同期がとらえる。また、フレームで転送する情報の
中にフラグシーケンスと同じビット列が出現すると、受
信側はそれをフレームの終了と見なす。これを防ぐた
め、フレームの情報中に5個の連続するビット“1"のパ
ターンが出現した場合、送信側はその直後にビット“0"
を一つ強制的に挿入して送信し、受信側では5個の連続
したビット“1"のパターンに続いて受信する一つのビッ
ト“0"を除去する方法(ゼロビット挿入方式)を用い
て、転送するデータの透過性を保証する。
アドレスフィールドは、そのフレームを送受信する局
に割り当てたアドレスを2進符号(例えば、11111111)
で示す。そのフレームを受信する側の局のアドレスをも
つフレームはコマンドフレームであり、送信する側の局
のアドレスをもつフレームはレスポンスフレームであ
る。
に割り当てたアドレスを2進符号(例えば、11111111)
で示す。そのフレームを受信する側の局のアドレスをも
つフレームはコマンドフレームであり、送信する側の局
のアドレスをもつフレームはレスポンスフレームであ
る。
制御フィールドは、フレームがコマンドの場合には相
手局に対する動作の場合の指令を、また、フレームがレ
スポンスの場合にはコマンドフレームの指令に対する応
答などを示す。
手局に対する動作の場合の指令を、また、フレームがレ
スポンスの場合にはコマンドフレームの指令に対する応
答などを示す。
フレームチェックシーケンス(FCS:frame checking s
equence)は、フレームの伝送誤り検出用の16ビットの
シーケンスであり、生成多多項式X+X+X+1による
演算結果を示す。演算対象はフレームのアドレスフィー
ルドの始めから情報フィールドの終りまでである。
equence)は、フレームの伝送誤り検出用の16ビットの
シーケンスであり、生成多多項式X+X+X+1による
演算結果を示す。演算対象はフレームのアドレスフィー
ルドの始めから情報フィールドの終りまでである。
情報フィールドの長さは任意(例えば、512バイトす
なわち512×8ビット)である。
なわち512×8ビット)である。
§2 HDLCフレーム構成を用いた誤り再送の具体例 第2図は、第1図に示したHDLCフレームデータを用い
て誤り再送を行ったときの具体例を示す。すなわち、受
信側があるフレームを受信した時にエラーが生じていな
い場合にはACK信号を送出し、また、エラーが発生して
いる場合にはNACK信号を送出している。
て誤り再送を行ったときの具体例を示す。すなわち、受
信側があるフレームを受信した時にエラーが生じていな
い場合にはACK信号を送出し、また、エラーが発生して
いる場合にはNACK信号を送出している。
これに対し、送信側では、フレームNの送信中に検出
したACK信号に応答して、フレームNの送信後にフレー
ムN+1の送出を行う。
したACK信号に応答して、フレームNの送信後にフレー
ムN+1の送出を行う。
他方、あるフレームNの送出中にNACK信号を検出した
場合、あるいはACK信号を検出し得なかった場合には、
フレームNを送出した後にフレームN−1の再送を行
う。そして、同一フレームについて、所定回数以上のNA
CK信号を検出したとき、あるいは、ACK信号を全く検出
しないときには、フォールバック(fallback)を行う制
御が行われる。
場合、あるいはACK信号を検出し得なかった場合には、
フレームNを送出した後にフレームN−1の再送を行
う。そして、同一フレームについて、所定回数以上のNA
CK信号を検出したとき、あるいは、ACK信号を全く検出
しないときには、フォールバック(fallback)を行う制
御が行われる。
このように、送信側からフレーム化されたデータを送
出し受信側において受信を行う場合、第2図に示すよう
に受信側においてはフレームNに関してエラーが発生せ
ず、フレームN+1の受信時にエラーが発生した場合に
は、次のような制御が行われる。すなわち、受信側はフ
レームNを受信した後にACK信号を送出し、フレームN
+1を受信した後にNACK信号を送出する。
出し受信側において受信を行う場合、第2図に示すよう
に受信側においてはフレームNに関してエラーが発生せ
ず、フレームN+1の受信時にエラーが発生した場合に
は、次のような制御が行われる。すなわち、受信側はフ
レームNを受信した後にACK信号を送出し、フレームN
+1を受信した後にNACK信号を送出する。
これに対して、送信側ではフレームN+1を送出中に
ACK信号を受信することになるので、フレームN+1を
送出した後にフレームN+2の送出を行う。更に送信側
では、フレームN+2の送出中にNACK信号を受信するこ
とになるので、フレームN+2の送出後に再びフレーム
N+1の送出を行う。
ACK信号を受信することになるので、フレームN+1を
送出した後にフレームN+2の送出を行う。更に送信側
では、フレームN+2の送出中にNACK信号を受信するこ
とになるので、フレームN+2の送出後に再びフレーム
N+1の送出を行う。
受信側ではフレームN+1に対する上記NACK信号を送
出した後、フレームN+2にエラーが発生するか否かに
拘りなく、フレームN+2の受信後にACK信号を送出す
る。かくして、受信側はフレームN+1の受信待ち状態
となる。そして、フレームN+2に続いて送出される再
送フレームN+1にはエラーが発生していない場合、受
信側は再送フレームN+1を受信した後に、ACK信号を
送出する。
出した後、フレームN+2にエラーが発生するか否かに
拘りなく、フレームN+2の受信後にACK信号を送出す
る。かくして、受信側はフレームN+1の受信待ち状態
となる。そして、フレームN+2に続いて送出される再
送フレームN+1にはエラーが発生していない場合、受
信側は再送フレームN+1を受信した後に、ACK信号を
送出する。
他方、送信側では再送フレームN+1を送出中にACK
信号を受信することになるので、再送フレームN+1を
送出した後に再びフレームN+2の送信を行う。そし
て、フレームN+2を送出中に受信したACK信号に応答
して、フレームN+2の送出後にフレームN+3の送出
を行う。
信号を受信することになるので、再送フレームN+1を
送出した後に再びフレームN+2の送信を行う。そし
て、フレームN+2を送出中に受信したACK信号に応答
して、フレームN+2の送出後にフレームN+3の送出
を行う。
§3 HDLCフレームを用いて誤り再送を行うことにより
生じる問題点 従来から知られている再送訂正方式ARQを用いた画像
通信装置は、このようにHDLCフレーム構成を採用してい
るので、主として以下に述べる問題点があった。
生じる問題点 従来から知られている再送訂正方式ARQを用いた画像
通信装置は、このようにHDLCフレーム構成を採用してい
るので、主として以下に述べる問題点があった。
§3.1 回線エラーに対する影響について HDLCフレームを用いて伝送すべき信号をブロック化し
ているので、受信側においては、イ)そのブロックの中
にエラーが全く生じなかったか、あるいは、ロ)1ビッ
ト以上のエラーが生じたかということを判断することが
できる。このため、受信側では、1ビットもエラーのな
い良好な画像を再現することが可能である。
ているので、受信側においては、イ)そのブロックの中
にエラーが全く生じなかったか、あるいは、ロ)1ビッ
ト以上のエラーが生じたかということを判断することが
できる。このため、受信側では、1ビットもエラーのな
い良好な画像を再現することが可能である。
しかし、あるブロックに関して受信エラーが生じた場
合、どの程度のエラーであったかということを判断する
ことはできない。すなわち、受信側では、単にそのブロ
ックにエラーが全く生じなかったか。あるいは、そのブ
ロックにエラーが存在したのか(すなわち、第1ビット
目から第×ビット目(×はブロックサイズ、画情報によ
り異なる)のいずれかを特定することはできない)とい
う二者択一的な判断しかできなかった。
合、どの程度のエラーであったかということを判断する
ことはできない。すなわち、受信側では、単にそのブロ
ックにエラーが全く生じなかったか。あるいは、そのブ
ロックにエラーが存在したのか(すなわち、第1ビット
目から第×ビット目(×はブロックサイズ、画情報によ
り異なる)のいずれかを特定することはできない)とい
う二者択一的な判断しかできなかった。
従って、日本など回線状態が良い状況下においてHDLC
フレームにより信号をブロック化するのは有効であるが
(すなわち、回線状況の良い場合には、1ビットもエラ
ーのない画像の受信機側で再現することができるが)、
回線状態が悪い場合には、HDLCフレームに含まれる数ビ
ットは受信エラーとなる確率が高くなる。このため、再
送回数が多くなるという欠点がみられた。
フレームにより信号をブロック化するのは有効であるが
(すなわち、回線状況の良い場合には、1ビットもエラ
ーのない画像の受信機側で再現することができるが)、
回線状態が悪い場合には、HDLCフレームに含まれる数ビ
ットは受信エラーとなる確率が高くなる。このため、再
送回数が多くなるという欠点がみられた。
§3.2 エラーが生じたビット位置による影響について HDLCフレームを用いて伝送すべき信号をブロック化し
ているので、ブロックのどのビット位置でエラーが発生
した場合にも、ブロックの先頭から再送を行う必要があ
る。例えば第3図に示すように、(ア)で示す部分のデ
ータにエラーが発生した場合においても、ブロックの先
頭、すなわち(イ)のところのデータから再送を行う必
要がある。このために、伝送効率を向上させることがで
きないという欠点があった。
ているので、ブロックのどのビット位置でエラーが発生
した場合にも、ブロックの先頭から再送を行う必要があ
る。例えば第3図に示すように、(ア)で示す部分のデ
ータにエラーが発生した場合においても、ブロックの先
頭、すなわち(イ)のところのデータから再送を行う必
要がある。このために、伝送効率を向上させることがで
きないという欠点があった。
§3.3 通信回線が有する伝播遅延特性に基づく影響に
ついて 送信側では、あるフレームNの送出期間中に先に送出
したフレームN−1が受信側に正しく受信されたか否か
を判断する。しかし、この場合にも、回線が固有的に有
する遅延時間に起因して、ACK信号を受信し得ない事態
が生じることがある。その具体例を第4図を参照して説
明する。いま、1ブロックのデータを伝送するのに要す
る時間をTf,送信側から受信側へ信号を伝達する際に生
じる遅延時間をTdとすると、Tf>2Tdである必要があ
る。このように、ブロックサイズに応じて、許される回
線上の遅延時間が規定されてしまうという欠点がある。
そこで、回線上の遅延時間を長く許容できるようにする
ためには、ブロックサイズを大きくする方法が考えられ
る。しかし、ブロックサイズを大きくすると、上述した
『§3.2 エラーが生じたビット位置による影響につい
て』の項で述べた欠点が顕著に表われてきてしまうとい
う欠点が生じていた。
ついて 送信側では、あるフレームNの送出期間中に先に送出
したフレームN−1が受信側に正しく受信されたか否か
を判断する。しかし、この場合にも、回線が固有的に有
する遅延時間に起因して、ACK信号を受信し得ない事態
が生じることがある。その具体例を第4図を参照して説
明する。いま、1ブロックのデータを伝送するのに要す
る時間をTf,送信側から受信側へ信号を伝達する際に生
じる遅延時間をTdとすると、Tf>2Tdである必要があ
る。このように、ブロックサイズに応じて、許される回
線上の遅延時間が規定されてしまうという欠点がある。
そこで、回線上の遅延時間を長く許容できるようにする
ためには、ブロックサイズを大きくする方法が考えられ
る。しかし、ブロックサイズを大きくすると、上述した
『§3.2 エラーが生じたビット位置による影響につい
て』の項で述べた欠点が顕著に表われてきてしまうとい
う欠点が生じていた。
§3.4 符号化の困難さ新たな設計を行うために、符号
化作成に要する時間が余分に費やされてしまうという欠
点がみられた。
化作成に要する時間が余分に費やされてしまうという欠
点がみられた。
§4 従来から知られている誤り再送方式の欠点 §4.1 フォールバックに関して 従来の誤り再送方式においては、受信側装置において
受信エラーが発生した場合に再送要求を行うよう構成さ
れていた。また、ある原稿を伝送中に、誤り再送がある
一定回数(例えば3回)以上行われた場合には、フォー
ルバック(伝送スピードを下げること)が行われてい
た。
受信エラーが発生した場合に再送要求を行うよう構成さ
れていた。また、ある原稿を伝送中に、誤り再送がある
一定回数(例えば3回)以上行われた場合には、フォー
ルバック(伝送スピードを下げること)が行われてい
た。
従って、回線の状態(特性)に変化がなく所定の伝送
スピード(例えば4800bit/Sec)による受信が可能であ
る場合にも、インパルス性のノイズが回線に重畳された
ような場合(例えば、1枚の原稿を伝送中にインパルス
ノイズが3回発生した場合)にはフォールバックしてし
まうことになる。
スピード(例えば4800bit/Sec)による受信が可能であ
る場合にも、インパルス性のノイズが回線に重畳された
ような場合(例えば、1枚の原稿を伝送中にインパルス
ノイズが3回発生した場合)にはフォールバックしてし
まうことになる。
同様に、回線が定常状態にあるにも拘らず所定の伝送
スピードによる受信が不可能な場合、誤り再送が続けて
3回発生したときにはフォールバックが行われる。
スピードによる受信が不可能な場合、誤り再送が続けて
3回発生したときにはフォールバックが行われる。
上述した後者の場合には、フォールバックすることに
より、受信エラーを無くす可能性が有るので、有意義な
フォールバックである。しかし、前者の場合には、たと
えフォールバックを行ったとしても、インパルス性のノ
イズに起因して受信側には再びエラーが発生してしまう
ことになる。よって、前者の場合にフォールバックを行
うことは無駄である。
より、受信エラーを無くす可能性が有るので、有意義な
フォールバックである。しかし、前者の場合には、たと
えフォールバックを行ったとしても、インパルス性のノ
イズに起因して受信側には再びエラーが発生してしまう
ことになる。よって、前者の場合にフォールバックを行
うことは無駄である。
このように従来の誤り再送方式にあっては、無駄なフ
ォールバックが行われており、伝送時間を不要に長くし
ていたという欠点がみられた。
ォールバックが行われており、伝送時間を不要に長くし
ていたという欠点がみられた。
§4.2 トレーニング信号の受信に失敗した場合の処理
に関して 従来から知られている画像通信方式においては、トレ
ーニング信号の受信に失敗した場合、受信側では直ちに
エラーとなり、他方、送信側では1枚の原稿の伝送を終
了した後にエラーとなるよう構成されていた。このよう
に、画伝送は行われていないにも拘らず、1枚の原稿の
伝送が終了するまで回線を占有したままとなり、料金が
無駄になるという大きな欠点があった。
に関して 従来から知られている画像通信方式においては、トレ
ーニング信号の受信に失敗した場合、受信側では直ちに
エラーとなり、他方、送信側では1枚の原稿の伝送を終
了した後にエラーとなるよう構成されていた。このよう
に、画伝送は行われていないにも拘らず、1枚の原稿の
伝送が終了するまで回線を占有したままとなり、料金が
無駄になるという大きな欠点があった。
第5図は、従来の誤り再送方式において受信側装置が
トレーニング信号の受信に失敗したときの動作例を示す
ものである。
トレーニング信号の受信に失敗したときの動作例を示す
ものである。
ここで、NSFは非標準装置、 CSIは被呼局識別、 DISはディジタル識別信号、 NSSは非標準装置設定、 TSIは送信端末識別、 DCSはディジタル命令信号、 TCFはトレーニングチェック CFRは受信準備確認、 EOPは手順終了、 DCNは切断命令、 を表す(CCITT勧告 T.30参照)。
第6図(1)〜(3)に示す波形図は、受信側装置が
トレーニング信号の受信を行い、トレーニング信号の受
信に成功した場合の状態を示している。本図において、
(1)は回線上の信号を示している。本図(B)は、回
線上に信号が有るか否かを表す信号有無(SED:Signal E
nergy Detect)であり、信号有状態を検出している時は
ハイレベルを呈する。本図(C)は、所定の伝送スピー
ドで送出される有効データを検出したか否かを示すキャ
リアディテクト(CD)であり、所定の伝送スピードでの
有効データを検出している時は、ハイレベルを呈する。
トレーニング信号の受信を行い、トレーニング信号の受
信に成功した場合の状態を示している。本図において、
(1)は回線上の信号を示している。本図(B)は、回
線上に信号が有るか否かを表す信号有無(SED:Signal E
nergy Detect)であり、信号有状態を検出している時は
ハイレベルを呈する。本図(C)は、所定の伝送スピー
ドで送出される有効データを検出したか否かを示すキャ
リアディテクト(CD)であり、所定の伝送スピードでの
有効データを検出している時は、ハイレベルを呈する。
これら第6図(1)〜(3)に明らかなように、SED
がハイレベルであり且つCDがローレベルの期間(Tr)、
トレーニング信号の受信が行われていることになる(24
00bit/SのときTr=1158mS,4800bit/SのときTr=923m
S)。
がハイレベルであり且つCDがローレベルの期間(Tr)、
トレーニング信号の受信が行われていることになる(24
00bit/SのときTr=1158mS,4800bit/SのときTr=923m
S)。
第7図に示すフローチャートは、従来の装置における
トレーニング信号/画信号を受信するための制御手順を
示している。
トレーニング信号/画信号を受信するための制御手順を
示している。
ここで、ステップS1000は、トレーニング信号/画信
号の受信を表している。
号の受信を表している。
ステップS1002においては、トレーニング信号の受信
が失敗であると判定するためのタイマT2に10秒をセット
する。
が失敗であると判定するためのタイマT2に10秒をセット
する。
ステップS1004においては、T2がタイムアウトするか
否かを判断しながら、20ミリ秒間連続してSED=1であ
るか否かを検出する。こととき、タイマT2がタイムアウ
トすると、ステップS1012に進む。また、20ミリ秒間連
続してSED=1であると(すなわち、トレーニング信号
の頭の部分を受信すると)、ステップS1006に進む。
否かを判断しながら、20ミリ秒間連続してSED=1であ
るか否かを検出する。こととき、タイマT2がタイムアウ
トすると、ステップS1012に進む。また、20ミリ秒間連
続してSED=1であると(すなわち、トレーニング信号
の頭の部分を受信すると)、ステップS1006に進む。
ステップS1006のおいては、タイマT2がタイムアウト
するか否かを判断しながら、aミリ秒(2400b/sのとき
は700ミリ秒,4800b/Sのときは500ミリ秒)間連続してCD
=0であるか否かが判断される。このとき、タイマT2が
タイムアウトすると、ステップ1012に進む。また、aミ
リ秒間連続してCD=0であるとき(すなわち、トレーニ
ング信号を受信すると)、ステップS1008に進む。
するか否かを判断しながら、aミリ秒(2400b/sのとき
は700ミリ秒,4800b/Sのときは500ミリ秒)間連続してCD
=0であるか否かが判断される。このとき、タイマT2が
タイムアウトすると、ステップ1012に進む。また、aミ
リ秒間連続してCD=0であるとき(すなわち、トレーニ
ング信号を受信すると)、ステップS1008に進む。
ステップS1008においては、タイマT2がタイムアウト
するか否かを判断しながら、20ミリ秒間連続してCD=1
であるか否かが判断される。このとき、タイマT2がタイ
ムアウトすると、ステップS1012に進む。また、2ミリ
秒間連続してCD=1であるとき(すなわち、画信号の頭
の部分を受信すると)、ステップS1010に進む。
するか否かを判断しながら、20ミリ秒間連続してCD=1
であるか否かが判断される。このとき、タイマT2がタイ
ムアウトすると、ステップS1012に進む。また、2ミリ
秒間連続してCD=1であるとき(すなわち、画信号の頭
の部分を受信すると)、ステップS1010に進む。
ステップS1010は画信号の受信を表わしている。
ステップS1012は、受信エラーを表わしている。
この第7図に示したように、トレーニング信号の受信
に失敗したとき(すなわち、SEDおよびCDが正しく動作
しなかったとき)は、トレーニング信号/画信号の受信
モードに入ってから、約10秒後にエラー終了になってし
まうという欠点がみられた。
に失敗したとき(すなわち、SEDおよびCDが正しく動作
しなかったとき)は、トレーニング信号/画信号の受信
モードに入ってから、約10秒後にエラー終了になってし
まうという欠点がみられた。
§4.3 EOLを検出できない場合の処理に関して 従来のファクシミリ措置では、トレーニング信号の受
信に成功して画信号の受信モードに入った場合、5秒間
以上にわたってEOL(End of Line)信号を受信できない
ときには、直ちにエラーとしていた。このことは、誤り
再送モードを使用した場合も同様である。
信に成功して画信号の受信モードに入った場合、5秒間
以上にわたってEOL(End of Line)信号を受信できない
ときには、直ちにエラーとしていた。このことは、誤り
再送モードを使用した場合も同様である。
このように、トレーニング信号の受信には成功したに
も拘らず復調データが正しく復調されない場合には直ち
にエラーとされていたので、誤り再送を有効に生かして
いないという欠点がみられた。
も拘らず復調データが正しく復調されない場合には直ち
にエラーとされていたので、誤り再送を有効に生かして
いないという欠点がみられた。
§4.4 画信号の送出が終了した場合の処理に関して 従来のファクシミリ装置では、画信号の送出が終了し
た場合、直ちに手順信号を送出していたため、最後のブ
ロックを受信側装置がエラーすると、誤り再送を行うこ
とができないという欠点がみられた。
た場合、直ちに手順信号を送出していたため、最後のブ
ロックを受信側装置がエラーすると、誤り再送を行うこ
とができないという欠点がみられた。
§4.5 再送開始ライン等の指示信号を送出した後の処
理に関して 従来のファクシミリ装置では、受信側がエラーを検出
するとNACK信号を送出し、その後に再送開始ライン等の
指示信号を送出していた。次に、受信側装置は送信側装
置から送出される画信号(すなわち、指定した再送相開
始ラインからの画信号)の受信に向かっていた。
理に関して 従来のファクシミリ装置では、受信側がエラーを検出
するとNACK信号を送出し、その後に再送開始ライン等の
指示信号を送出していた。次に、受信側装置は送信側装
置から送出される画信号(すなわち、指定した再送相開
始ラインからの画信号)の受信に向かっていた。
しかし、受信側から送出される再送開始ライン等の指
示信号を送信側が正しく受信し得ないときには、エラー
になってしまうという欠点がみられた。
示信号を送信側が正しく受信し得ないときには、エラー
になってしまうという欠点がみられた。
§4.6 誤り再送モードの選択に関して 一般に、誤り再送モードは画情報を確実に伝送できる
という長所を有している半面、エラーが全く無い場合に
は、通常の伝送よりも余分に時間がかかってしまうとい
う不都合がある。従って、誤り再送モードによる伝送を
行うか否かをオペレータの選択に任せることが望まし
い。
という長所を有している半面、エラーが全く無い場合に
は、通常の伝送よりも余分に時間がかかってしまうとい
う不都合がある。従って、誤り再送モードによる伝送を
行うか否かをオペレータの選択に任せることが望まし
い。
しかし、従来のファクシミリ装置では、オペレータの
意志により、誤り再送モードを任意に選択することがで
きないという欠点がみられた。
意志により、誤り再送モードを任意に選択することがで
きないという欠点がみられた。
[目的] 本発明の目的は、上述の点に鑑み、誤り画像データの
再送を必要に応じて効率よくかつ適確に行い得るよう構
成したファクシミリ装置を提供することにある。
再送を必要に応じて効率よくかつ適確に行い得るよう構
成したファクシミリ装置を提供することにある。
かかる目的を達成するために本発明は、受信側装置で
画像データの受信エラーを生じた場合に、送信済みの画
像データを再送する誤り再送機能を有するファクシミリ
装置において、受信側装置から受信した手順信号に基づ
いて、受信側装置が誤り再送要求機能を有するか否かを
判別する判別手段と、オペレータの操作に従って誤り再
送機能のオンまたはオフを設定する設定手段と、前記判
別手段の判別結果と前記設定手段の設定とに基づいて、
(イ)受信側装置が誤り再送要求機能を有し、かつ、前
記設定手段で誤り再送機能をオンする設定がなされてい
るときには、誤り再送を許可して画像データの送信制御
を行い、(ロ)受信側装置が誤り再送要求機能を有さ
ず、または、前記設定手段で誤り再送をオフする設定が
なされているときには、誤り再送を禁止する制御を行う
制御手段とを備えたものである。
画像データの受信エラーを生じた場合に、送信済みの画
像データを再送する誤り再送機能を有するファクシミリ
装置において、受信側装置から受信した手順信号に基づ
いて、受信側装置が誤り再送要求機能を有するか否かを
判別する判別手段と、オペレータの操作に従って誤り再
送機能のオンまたはオフを設定する設定手段と、前記判
別手段の判別結果と前記設定手段の設定とに基づいて、
(イ)受信側装置が誤り再送要求機能を有し、かつ、前
記設定手段で誤り再送機能をオンする設定がなされてい
るときには、誤り再送を許可して画像データの送信制御
を行い、(ロ)受信側装置が誤り再送要求機能を有さ
ず、または、前記設定手段で誤り再送をオフする設定が
なされているときには、誤り再送を禁止する制御を行う
制御手段とを備えたものである。
本発明を適用した一実施例としてファクシミリ装置を
挙げ、これを説明していく。
挙げ、これを説明していく。
まず、本実施例の概要を述べる。
(i)画情報の伝送時(送信側)においては、符号化し
たラインナンバーをライン毎に付して画情報と共に伝送
する。そして、あるラインナンバーに対応する符号から
以後のデータを再送可能とする。
たラインナンバーをライン毎に付して画情報と共に伝送
する。そして、あるラインナンバーに対応する符号から
以後のデータを再送可能とする。
受信機側においては、画情報の受信中にラインナンバ
ーをチェックし、それにより受信エラーの有無を判定す
る。そして、正しくデータを受信したときには、ライン
ナンバーを除去して復号化を行う。他方、受信機側で受
信エラーの発生を認識したときには、受信側装置は制御
信号を送出し、送信側装置の画情報伝送を中断させる。
その後、受信側装置は再送要求開始ラインナンバーを送
信側装置に知らせる。このことにより、送信側装置は、
再送要求開始ラインナンバーからの伝送を再開する。
ーをチェックし、それにより受信エラーの有無を判定す
る。そして、正しくデータを受信したときには、ライン
ナンバーを除去して復号化を行う。他方、受信機側で受
信エラーの発生を認識したときには、受信側装置は制御
信号を送出し、送信側装置の画情報伝送を中断させる。
その後、受信側装置は再送要求開始ラインナンバーを送
信側装置に知らせる。このことにより、送信側装置は、
再送要求開始ラインナンバーからの伝送を再開する。
(ii)画情報の伝送時において、ライン毎に挿入するラ
インナンバーは次のとおりの特性を有する。
インナンバーは次のとおりの特性を有する。
イ)ラインナンバーは1ライン毎にインクリメントして
いく。
いく。
ロ)ラインナンバーは1ラインの符号の終わりを表わす
信号、例えば“EOL"(End of Line;CCITT 勧告T4に基
づいてモディファイドハフマン符号化、あるいはモディ
ファイドリード符号化などを行った場合などに用いる)
の後に挿入する。このことにより、受信側装置では、画
情報とラインナンバーとの識別を可能とする。
信号、例えば“EOL"(End of Line;CCITT 勧告T4に基
づいてモディファイドハフマン符号化、あるいはモディ
ファイドリード符号化などを行った場合などに用いる)
の後に挿入する。このことにより、受信側装置では、画
情報とラインナンバーとの識別を可能とする。
ハ)ラインナンバーの長さを一定としてある。従って、
小さな数を表すラインナンバーと大きい数を表すライン
ナンバーとはその符号長が同じになっている。これによ
り、受信側装置では、1ラインの符号の終わりを表す信
号のうち所定バイトは、ラインナンバーであると認識す
ることができる。このように、受信側での画情報とライ
ンナンバーの識別が容易になる。
小さな数を表すラインナンバーと大きい数を表すライン
ナンバーとはその符号長が同じになっている。これによ
り、受信側装置では、1ラインの符号の終わりを表す信
号のうち所定バイトは、ラインナンバーであると認識す
ることができる。このように、受信側での画情報とライ
ンナンバーの識別が容易になる。
ニ)ラインナンバーは特別な意味を持つ信号、例えば、
1ラインの終わりを表わす信号、と異なる符号構成を有
する信号としてある。従って、受信側においてエラーが
発生したときには、再び特別な意味を持つ(1ラインの
終わりを表す)信号をサーチし、当該信号の検出に応答
してライン同期を確立することが可能となる。
1ラインの終わりを表わす信号、と異なる符号構成を有
する信号としてある。従って、受信側においてエラーが
発生したときには、再び特別な意味を持つ(1ラインの
終わりを表す)信号をサーチし、当該信号の検出に応答
してライン同期を確立することが可能となる。
以下、次に示す項目に従って、本実施例によるファク
シミリ装置を詳細に説明する。
シミリ装置を詳細に説明する。
§1 誤り再送の手順の一例(第8図使用) §2 ラインナンバーの説明(第9図使用) §3 符号化データをFIFOメモリにストアする場合の具
体例(第10図使用) §4 FIFOメモリおよびFIFOメモリを制御するポインタ
の説明 §5 送信側装置から誤り再送モードを選択するための
構成(第11図および第12図使用) §6 送信側装置におけるFIFOメモリの管理(第13図〜
第15図使用) §7 再送開始アドレスを格納するメモリ容量の妥当性 §8 送信側装置から画情報を全て送出した後の制御 §9 受信側装置から再送要求を行う条件およびフォー
ルバック要求を行う条件(第16図使用) §10 NSFの構成(第17図使用) §11 NACK信号を受信した時における送信側装置の動作
(第18図使用) §12 送信側装置のブロック図の説明(第19図および第
20図使用) §13 送信側装置における制御回路の概略動作説明(第
21図使用) §14 送信側装置における制御回路の詳細な動作説明
(第22図および第23図使用) §15 受信側装置のブロック構成(第24図使用) §16 受信側装置における制御回路の動作説明(第25図
および第26図使用) §17 その他の実施例 §1 誤り再送の手順の一例(第8図使用) 誤り再送モードにて画像伝送を行うようモード選択が
なされている場合(すなわち送信側装置においてスター
トボタンが連続して2.5秒以上押下された場合、あるい
は、送信側装置において誤り再送モードがスイッチ等に
より選択されている場合)について、第8図を参照して
説明する。
体例(第10図使用) §4 FIFOメモリおよびFIFOメモリを制御するポインタ
の説明 §5 送信側装置から誤り再送モードを選択するための
構成(第11図および第12図使用) §6 送信側装置におけるFIFOメモリの管理(第13図〜
第15図使用) §7 再送開始アドレスを格納するメモリ容量の妥当性 §8 送信側装置から画情報を全て送出した後の制御 §9 受信側装置から再送要求を行う条件およびフォー
ルバック要求を行う条件(第16図使用) §10 NSFの構成(第17図使用) §11 NACK信号を受信した時における送信側装置の動作
(第18図使用) §12 送信側装置のブロック図の説明(第19図および第
20図使用) §13 送信側装置における制御回路の概略動作説明(第
21図使用) §14 送信側装置における制御回路の詳細な動作説明
(第22図および第23図使用) §15 受信側装置のブロック構成(第24図使用) §16 受信側装置における制御回路の動作説明(第25図
および第26図使用) §17 その他の実施例 §1 誤り再送の手順の一例(第8図使用) 誤り再送モードにて画像伝送を行うようモード選択が
なされている場合(すなわち送信側装置においてスター
トボタンが連続して2.5秒以上押下された場合、あるい
は、送信側装置において誤り再送モードがスイッチ等に
より選択されている場合)について、第8図を参照して
説明する。
第8図では、画情報を伝送している最中にインパルス
性のノイズが1回発生し、このことにより受信側装置に
おいて3ライン以上のエラーが発生した場合を考えてい
る。このようなエラーが生じると、受信側装置はNACK信
号(本実施例ではPIS信号;Procedure Interrupt Signal
手順中断信号)を送出する。送信側装置はこのPIS信
号を検出することにより、画像情報の送出を中断する。
性のノイズが1回発生し、このことにより受信側装置に
おいて3ライン以上のエラーが発生した場合を考えてい
る。このようなエラーが生じると、受信側装置はNACK信
号(本実施例ではPIS信号;Procedure Interrupt Signal
手順中断信号)を送出する。送信側装置はこのPIS信
号を検出することにより、画像情報の送出を中断する。
受信側装置は、PIS信号に続いて再送開始ライン/フ
ォールバック等の情報を送信側装置に伝達するために、
V21変調のNSF信号を用いる。本実施例では、NSF信号に
より、正しく受信した最後のライン番号を送信側装置に
知らせる。
ォールバック等の情報を送信側装置に伝達するために、
V21変調のNSF信号を用いる。本実施例では、NSF信号に
より、正しく受信した最後のライン番号を送信側装置に
知らせる。
かかる信号に基づき、送信側装置は、受信側から指定
されたラインの次のラインから画情報の再送を行う。こ
のとき、送信側装置においては、フォールバックの指示
があればフォールバックを行う。また、現時点以上にフ
ォールバックを行うことができない場合(すなわち、現
在2400b/Sで画像伝送を行っているとき、3回の誤り再
送を行った場合)はエラー終了となり、回線断(DCN)
とする。
されたラインの次のラインから画情報の再送を行う。こ
のとき、送信側装置においては、フォールバックの指示
があればフォールバックを行う。また、現時点以上にフ
ォールバックを行うことができない場合(すなわち、現
在2400b/Sで画像伝送を行っているとき、3回の誤り再
送を行った場合)はエラー終了となり、回線断(DCN)
とする。
なお、第8図に示したNSF/CSI/DIS等の略号は、先に
第5図に関して述べたとおりである。
第5図に関して述べたとおりである。
§2 ラインナンバーの説明(第9図使用) 第9図は、ラインナンバーの具体例を示すビット構成
図である。このラインナンバーは、EOL(ライン終端符
号)の後に挿入されるものである。
図である。このラインナンバーは、EOL(ライン終端符
号)の後に挿入されるものである。
なお、本実施例では、符号化方式としてモディファイ
ドハフマン符号を変更した方式を採用している。
ドハフマン符号を変更した方式を採用している。
ラインナンバーは、ライン終端符号EOLに続く2バイ
ト(16ビット)とする。そして、ラインナンバーはEOL
信号と区別し得るように、ラインナンバーにおけるハイ
バイトのLSB(Least Significant Bit)及びラインナン
バーのローバイトのLSBは、それぞれ1に固定する。受
信側装置でデコードされたときに1ラインのビット数が
1728ビット(A4サイズの受信時)でなかった場合には、
再びEOLのサーチを実行し、ライン同期をとる。このた
めに、ラインナンバーは、EOLと異なる信号にする必要
がある。
ト(16ビット)とする。そして、ラインナンバーはEOL
信号と区別し得るように、ラインナンバーにおけるハイ
バイトのLSB(Least Significant Bit)及びラインナン
バーのローバイトのLSBは、それぞれ1に固定する。受
信側装置でデコードされたときに1ラインのビット数が
1728ビット(A4サイズの受信時)でなかった場合には、
再びEOLのサーチを実行し、ライン同期をとる。このた
めに、ラインナンバーは、EOLと異なる信号にする必要
がある。
例えば、ラインナンバー0は01H(ラインナンバーの
ハイバイト)01H(ラインナンバーのローバイト)、ラ
インナンバー1は01H(ラインナンバーのハイバイト)0
3H(ラインナンバーのローバイト)、ラインナンバー2
は01H(ラインナンバーのハイバイト)05H(ラインナン
バーのローバイト)、ラインナンバー3は01H(ライン
ナンバーのハイバイト)07H(ラインナンバーのローバ
イト)、ラインナンバー10は01H(ラインナンバーのハ
イバイト)15H(ラインナンバーのローバイト)、ライ
ンナンバー100は01H(ラインナンバーのハイバイト)C9
H(ラインナンバーのローバイト)となる。これらライ
ンナンバーは、3ライン毎にインクリメントするよう規
定してある。
ハイバイト)01H(ラインナンバーのローバイト)、ラ
インナンバー1は01H(ラインナンバーのハイバイト)0
3H(ラインナンバーのローバイト)、ラインナンバー2
は01H(ラインナンバーのハイバイト)05H(ラインナン
バーのローバイト)、ラインナンバー3は01H(ライン
ナンバーのハイバイト)07H(ラインナンバーのローバ
イト)、ラインナンバー10は01H(ラインナンバーのハ
イバイト)15H(ラインナンバーのローバイト)、ライ
ンナンバー100は01H(ラインナンバーのハイバイト)C9
H(ラインナンバーのローバイト)となる。これらライ
ンナンバーは、3ライン毎にインクリメントするよう規
定してある。
§3 符号化データをFIFOメモリにストアする場合の具
体例(第10図使用) 第10図は、符号化したデータおよび各ラインナンバー
に対応した再送開始アドレスをメモリに格納した状態を
例示するものである。本図において、TFIFSは、符号化
したデータを格納するメモリの先頭アドレス(本実施例
においては、8400H)である。送信側装置における符号
化データを格納するメモリ領域として、例えば8400Hか
らAFFFHまでを考える。また、再送開始アドレスを格納
するメモリ領域として、例えばC000HからC3FFHまでを考
える。
体例(第10図使用) 第10図は、符号化したデータおよび各ラインナンバー
に対応した再送開始アドレスをメモリに格納した状態を
例示するものである。本図において、TFIFSは、符号化
したデータを格納するメモリの先頭アドレス(本実施例
においては、8400H)である。送信側装置における符号
化データを格納するメモリ領域として、例えば8400Hか
らAFFFHまでを考える。また、再送開始アドレスを格納
するメモリ領域として、例えばC000HからC3FFHまでを考
える。
いま、送信側装置の条件として、1ラインが全白の場
合の最小伝送時間は10mSec,1ラインに黒が有る場合の最
小伝送時間20mSec,伝送スピードは4800b/Sとしたとき
に、A4サイズの原稿(全白)を伝送する手順を第10図に
基づいて説明する。このとき、1ラインの最小バイト数
は6である。また、メモリに格納されたバイトデータを
送出するときにはLSBから送出するものとする。例え
ば、アドレス8401Hのデータを送出するときは、まず0
の情報を7ビット送出し、その後、1の情報を送出す
る。
合の最小伝送時間は10mSec,1ラインに黒が有る場合の最
小伝送時間20mSec,伝送スピードは4800b/Sとしたとき
に、A4サイズの原稿(全白)を伝送する手順を第10図に
基づいて説明する。このとき、1ラインの最小バイト数
は6である。また、メモリに格納されたバイトデータを
送出するときにはLSBから送出するものとする。例え
ば、アドレス8401Hのデータを送出するときは、まず0
の情報を7ビット送出し、その後、1の情報を送出す
る。
第10図において、アドレス8400H,8401Hに格納されて
いるデータによりEOLが形成される(15個の連続した0
情報の後に1情報が送出される)。アドレス8402Hには
ラインナンバーのハイバイトデータ、アドレス8403Hに
はラインナンバーのローバイトデータが格納される。ア
ドレス8402H,8403Hに格納されているデータあ、01H,01H
であり、ラインナンバー0を表わす。
いるデータによりEOLが形成される(15個の連続した0
情報の後に1情報が送出される)。アドレス8402Hには
ラインナンバーのハイバイトデータ、アドレス8403Hに
はラインナンバーのローバイトデータが格納される。ア
ドレス8402H,8403Hに格納されているデータあ、01H,01H
であり、ラインナンバー0を表わす。
アドレス8404Hから8406Hには、1728ビットが全白であ
ったとき、モディファイドハフマン符号化したデータが
格納されている。すなわち、1728ビット全白であったと
きのモディファイドハフマン符号化したデータは、01 0
011 011 0011 01 01 (左側のデータから順に回線に送
出される場合)である。ここで、010011011は、1728ビ
ット白ランレングスである場合のメークアップ符号であ
り、00110101は0ビット白ランレングスである場合のタ
ーミネイティング符号である。この1728ビット全白であ
ったときのモディファイドハフマン符号化したデータを
メモリに格納すると、B2H,59H,01Hとなる。
ったとき、モディファイドハフマン符号化したデータが
格納されている。すなわち、1728ビット全白であったと
きのモディファイドハフマン符号化したデータは、01 0
011 011 0011 01 01 (左側のデータから順に回線に送
出される場合)である。ここで、010011011は、1728ビ
ット白ランレングスである場合のメークアップ符号であ
り、00110101は0ビット白ランレングスである場合のタ
ーミネイティング符号である。この1728ビット全白であ
ったときのモディファイドハフマン符号化したデータを
メモリに格納すると、B2H,59H,01Hとなる。
回線にデータが送出される時は、B2HのLSBのデータか
らMSBのデータ、59HのLSBのデータからMSBのデータ、01
HのLSBのデータからMSBのデータの順に送出される。す
なわち、01001101(B2Hのデータ)10011010(59Hのデー
タ)1000 0000(01Hのデータ)の順に(左側のデータ
から順に回線に送出される場合)回線にデータが送出さ
れる。以後同様に、符号化されたデータが送信側装置の
メモリに格納される。
らMSBのデータ、59HのLSBのデータからMSBのデータ、01
HのLSBのデータからMSBのデータの順に送出される。す
なわち、01001101(B2Hのデータ)10011010(59Hのデー
タ)1000 0000(01Hのデータ)の順に(左側のデータ
から順に回線に送出される場合)回線にデータが送出さ
れる。以後同様に、符号化されたデータが送信側装置の
メモリに格納される。
一方、再送開始アドレスが、各ラインナンバーに対応
して、メモリに格納されている。再送開始アドレスが格
納されるメモリ領域は、アドレスC000HからアドレスC3F
FHである。再送開始アドレスが格納されているメモリ領
域の先頭アドレスをLIN0と呼ぶ。1つの再送開始アドレ
スを指定するためにはメモリ領域は2バイトぶんが必要
である。アドレスC000HからアドレスC3FFHのメモリ領域
は1024バイトであるので、再送開始アドレスとして512
個を格納することが可能である。また、上述したとおり
ラインナンバーは1ライン毎にインクリメントする構成
としてあるので、ラインナンバーが変化した(すなわ
ち、1だけインクリメントされた)とき、再送開始アド
レスを格納するメモリに対し、符号化されたデータが格
納されているメモリのラインナンバーの先頭アドレスを
格納する。その具体例は、第10図に示す通りである。
して、メモリに格納されている。再送開始アドレスが格
納されるメモリ領域は、アドレスC000HからアドレスC3F
FHである。再送開始アドレスが格納されているメモリ領
域の先頭アドレスをLIN0と呼ぶ。1つの再送開始アドレ
スを指定するためにはメモリ領域は2バイトぶんが必要
である。アドレスC000HからアドレスC3FFHのメモリ領域
は1024バイトであるので、再送開始アドレスとして512
個を格納することが可能である。また、上述したとおり
ラインナンバーは1ライン毎にインクリメントする構成
としてあるので、ラインナンバーが変化した(すなわ
ち、1だけインクリメントされた)とき、再送開始アド
レスを格納するメモリに対し、符号化されたデータが格
納されているメモリのラインナンバーの先頭アドレスを
格納する。その具体例は、第10図に示す通りである。
アドレスC000H,C001Hには、00H,84Hが格納されてい
る。アドレスC000Hに格納されているデータはラインナ
ンバー0の再送開始アドレスにおけるローデータ、アド
レスC001Hに格納されているデータはラインナンバー0
の再送開始アドレスにおけるハイデータであり、ライン
ナンバー0の格納されている先頭アドレス(符号化され
たデータが格納されているメモリに対して)は、8400H
である。
る。アドレスC000Hに格納されているデータはラインナ
ンバー0の再送開始アドレスにおけるローデータ、アド
レスC001Hに格納されているデータはラインナンバー0
の再送開始アドレスにおけるハイデータであり、ライン
ナンバー0の格納されている先頭アドレス(符号化され
たデータが格納されているメモリに対して)は、8400H
である。
また、アドレスC002H,C003Hには07H,84Hが格納されて
いる。アドレスC002Hに格納されているデータはライン
ナンバー1の再送開始アドレスにおけるローデータ、ア
ドレスC003Hに格納されているデータはラインナンバー
1の再送開始アドレスのけるハイデータであり、ライン
ナンバー1の格納されている先頭アドレス(符号化され
たデータが格納されているメモリに対しては)8407Hで
ある。以下同様に、ラインナンバー2,ラインナンバー3,
ラインナンバー4の格納されている先頭アドレス(符号
化されたデータが格納されているメモリに対して)は、
840EH,8415H,841CHである。
いる。アドレスC002Hに格納されているデータはライン
ナンバー1の再送開始アドレスにおけるローデータ、ア
ドレスC003Hに格納されているデータはラインナンバー
1の再送開始アドレスのけるハイデータであり、ライン
ナンバー1の格納されている先頭アドレス(符号化され
たデータが格納されているメモリに対しては)8407Hで
ある。以下同様に、ラインナンバー2,ラインナンバー3,
ラインナンバー4の格納されている先頭アドレス(符号
化されたデータが格納されているメモリに対して)は、
840EH,8415H,841CHである。
更に、上述したように、再送開始アドレスを格納する
メモリ領域は1024バイトであるので、再送開始ラインナ
ンバーとしては、512個格納することができる。513番目
のラインナンバーは、LIN0(アドレスC000H)に格納す
る。かくして、過去512ぶんのラインナンバーが格納さ
れることになる。
メモリ領域は1024バイトであるので、再送開始ラインナ
ンバーとしては、512個格納することができる。513番目
のラインナンバーは、LIN0(アドレスC000H)に格納す
る。かくして、過去512ぶんのラインナンバーが格納さ
れることになる。
§4 FIFOメモリおよびFIFOメモリを制御するポインタ
の説明 送信側装置においては、本実施例により符号化された
データがFIFO(First−In First−Out)メモリにストア
される。FIFOメモリの容量は上述の如く8400HからAFFFH
までである。ここで、送信側装置のFIFOメモリの先頭ア
ドレスはTFIFS(TRN FIFO START;本実施例においては84
00H)、送信側装置のFIFOメモリの先頭アドレスにおけ
るハイバイトはTFIFSH(TRN FIFO START HIGH;本実施例
においては84H)、送信側装置のFIFOメモリにおける最
終アドレスはTFIFE(TRN FIFO END;本実施例においては
AFFFH)、送信側装置のFIFOメモリの最終アドレスにお
けるハイバイトはTFIFEH(TRN FIFO END HIGH;本実施例
においてはAFH)と呼ぶ。
の説明 送信側装置においては、本実施例により符号化された
データがFIFO(First−In First−Out)メモリにストア
される。FIFOメモリの容量は上述の如く8400HからAFFFH
までである。ここで、送信側装置のFIFOメモリの先頭ア
ドレスはTFIFS(TRN FIFO START;本実施例においては84
00H)、送信側装置のFIFOメモリの先頭アドレスにおけ
るハイバイトはTFIFSH(TRN FIFO START HIGH;本実施例
においては84H)、送信側装置のFIFOメモリにおける最
終アドレスはTFIFE(TRN FIFO END;本実施例においては
AFFFH)、送信側装置のFIFOメモリの最終アドレスにお
けるハイバイトはTFIFEH(TRN FIFO END HIGH;本実施例
においてはAFH)と呼ぶ。
送信側装置において、読取手段により読み取ったデー
タは、符号化を施された後に送信側装置のFIFOメモリに
ストアされるが、FIFOのメモリをコントロールするため
にポインタを使用する。このために使用するポインタを
TMHPTR(TRN MH POINTER)と呼ぶ。また、送信機側のFI
FOメモリにストアされたデータは、変調器により変調し
た後、回線に順次送出するが、ここでもFIFOのメモリを
コントロールするポインタが必要である。このために使
用するポインタをTMDPTR(TRNMODEM POINTER)と呼ぶ。
タは、符号化を施された後に送信側装置のFIFOメモリに
ストアされるが、FIFOのメモリをコントロールするため
にポインタを使用する。このために使用するポインタを
TMHPTR(TRN MH POINTER)と呼ぶ。また、送信機側のFI
FOメモリにストアされたデータは、変調器により変調し
た後、回線に順次送出するが、ここでもFIFOのメモリを
コントロールするポインタが必要である。このために使
用するポインタをTMDPTR(TRNMODEM POINTER)と呼ぶ。
一方、受信側装置においては、送信側装置から送られ
てきたデータをメモリに格納する。このメモリは、送信
側装置と同様、FIFO(First−In First−Out)メモリで
ある。受信側装置のFIFOメモリの容量も送信側装置と同
じく、8400HからAFFFHまでとする。
てきたデータをメモリに格納する。このメモリは、送信
側装置と同様、FIFO(First−In First−Out)メモリで
ある。受信側装置のFIFOメモリの容量も送信側装置と同
じく、8400HからAFFFHまでとする。
ここで、受信側装置のFIFOメモリにおける先頭アドレ
スはRFIFS(REC FIFO START;本実施例においては8400
H)、受信側装置のFIFOメモリにおける先頭アドレスの
ハイバイトはRFIFSH(REC FIFO START HIGH;本実施例に
おいては84H)、受信側装置のFIFOメモリにおける最終
アドレスはRFIFE(REC FIFO END;本実施例においてはAF
FFH)、受信側装置のFIFOメモリにおける最終アドレス
のハイバイトはRFIFEH(REC FIFO END HIGH;本実施例に
おいてはAFH)と呼ぶ。
スはRFIFS(REC FIFO START;本実施例においては8400
H)、受信側装置のFIFOメモリにおける先頭アドレスの
ハイバイトはRFIFSH(REC FIFO START HIGH;本実施例に
おいては84H)、受信側装置のFIFOメモリにおける最終
アドレスはRFIFE(REC FIFO END;本実施例においてはAF
FFH)、受信側装置のFIFOメモリにおける最終アドレス
のハイバイトはRFIFEH(REC FIFO END HIGH;本実施例に
おいてはAFH)と呼ぶ。
受信側装置においては、送信側装置から送られてきた
データを復調器により復調し、その後にFIFOメモリにス
トアする。復調データをFIFOメモリにストアするときに
ポインタを使用するが、このポインタをRMDPTR(REC MO
DEM POINTER)と呼ぶ。また、FIFOメモリにストアされ
たデータは、順次読み出して復号し、記録を行う。FIFO
メモリにストアされたデータを順次読み出して復号化す
るときにもポインタを使用するが、このポインタをRMHP
TR(REC MH POINTER)と呼ぶ。
データを復調器により復調し、その後にFIFOメモリにス
トアする。復調データをFIFOメモリにストアするときに
ポインタを使用するが、このポインタをRMDPTR(REC MO
DEM POINTER)と呼ぶ。また、FIFOメモリにストアされ
たデータは、順次読み出して復号し、記録を行う。FIFO
メモリにストアされたデータを順次読み出して復号化す
るときにもポインタを使用するが、このポインタをRMHP
TR(REC MH POINTER)と呼ぶ。
§5 送信側装置から誤り再送モードを選択するための
構成(第11図及び第12図使用) 送信側装置からの誤り再送モードを選択するための手
法として、2つの方法を採る。第1は、スイッチ等を用
いて誤り再送モードを選択する方法である。すなわち、
ある特定スイッチがオン状態にあるときには誤り再送モ
ードが選択されているものとする。
構成(第11図及び第12図使用) 送信側装置からの誤り再送モードを選択するための手
法として、2つの方法を採る。第1は、スイッチ等を用
いて誤り再送モードを選択する方法である。すなわち、
ある特定スイッチがオン状態にあるときには誤り再送モ
ードが選択されているものとする。
誤り再送モードを選択する第2の方法は、送信側装置
のスタートボタンを連続して押下することである。すな
わち、スタートボタンを連続して2.5秒以上押下するこ
とに誤り再送モードを選択し、「ピー」音の発生により
オペレータは誤り再送モードが選択されたことを知る。
のスタートボタンを連続して押下することである。すな
わち、スタートボタンを連続して2.5秒以上押下するこ
とに誤り再送モードを選択し、「ピー」音の発生により
オペレータは誤り再送モードが選択されたことを知る。
また、送信側装置のスタートボタンを連続して5秒以
上押下したときにはG2モードが選択され、「ピー」「ピ
ー」音の発生によりオペレータはG2モードが選択された
ことを知る。
上押下したときにはG2モードが選択され、「ピー」「ピ
ー」音の発生によりオペレータはG2モードが選択された
ことを知る。
本実施例において、誤り再送モードでの画伝送は伝送
スピード4800b/Sにより行う。従って、送信側装置によ
り誤り再送モードが選択されたときに、受信側装置に誤
り再送モードの機能が備えられている場合には、誤り再
送モードでの伝送が行われる。しかし、受信側装置に誤
り再送モードの機能が備えられていない場合には、伝送
スピードを9600b/Sでなく4800b/Sに落として伝送を開始
する。
スピード4800b/Sにより行う。従って、送信側装置によ
り誤り再送モードが選択されたときに、受信側装置に誤
り再送モードの機能が備えられている場合には、誤り再
送モードでの伝送が行われる。しかし、受信側装置に誤
り再送モードの機能が備えられていない場合には、伝送
スピードを9600b/Sでなく4800b/Sに落として伝送を開始
する。
第11図は、本実施例によるファクシミリ装置の送信側
の構成を示すブロック図である。本図において、67は網
制御部(NCU)であり、電話網をデータ通信等に使用す
るためにその回線の端末に接続して電話交換網の接続制
御を行ったり、データ通信路への切換えを行ったり、ル
ープの保持を行う。また、67aは電話回線である。
の構成を示すブロック図である。本図において、67は網
制御部(NCU)であり、電話網をデータ通信等に使用す
るためにその回線の端末に接続して電話交換網の接続制
御を行ったり、データ通信路への切換えを行ったり、ル
ープの保持を行う。また、67aは電話回線である。
68は、送信系の信号と受信系の信号を分離するハイブ
リッド回路である。信号線71a上の送信信号は、信号線6
7bおよび網制御部67を介して、電話回線67aに送出され
る。また、相手側のファクシミリ装置から送られてきた
信号は、網制御部67を介して信号線68aに送出される。
リッド回路である。信号線71a上の送信信号は、信号線6
7bおよび網制御部67を介して、電話回線67aに送出され
る。また、相手側のファクシミリ装置から送られてきた
信号は、網制御部67を介して信号線68aに送出される。
69はバイナリ信号送出回路であり、信号線76b上にパ
ルスが発生したときに信号線76a上のデータを入力し、V
21変調したデータを信号線69aに出力する。
ルスが発生したときに信号線76a上のデータを入力し、V
21変調したデータを信号線69aに出力する。
70はトーナル信号送出回路であり、信号線76d上のデ
ータが信号レベル「1」のとき信号線76cの信号を入力
する。そして、入力したデータが「1」ならば462Hzの
トーナル信号を、「2」ならば1080Hzのトーナル信号
を、「3」ならば1650Hzのトーナル信号を、「4」なら
ば1850Hzのトーナル信号を、「5」ならば2100Hzのトー
ナル信号を信号線70aに出力する。
ータが信号レベル「1」のとき信号線76cの信号を入力
する。そして、入力したデータが「1」ならば462Hzの
トーナル信号を、「2」ならば1080Hzのトーナル信号
を、「3」ならば1650Hzのトーナル信号を、「4」なら
ば1850Hzのトーナル信号を、「5」ならば2100Hzのトー
ナル信号を信号線70aに出力する。
71は加算回路であり、信号線69aの信号と信号線70aの
信号とを入力し、加算した結果を信号線71aに出力す
る。
信号とを入力し、加算した結果を信号線71aに出力す
る。
72はトーナル信号検出回路であり、信号線68aの信号
を入力して462Hzの信号を検出したときには信号線72aに
「1」の信号を、1080Hzの信号を検出したときには信号
線72aに「2」の信号を、1650Hzの信号を検出したとき
には信号線72aに「3」の信号を、1850Hzの信号を検出
したときには信号線72aに「4」の信号を、2100Hzの信
号を検出したときには信号線72aに「5」の信号を、出
力する。
を入力して462Hzの信号を検出したときには信号線72aに
「1」の信号を、1080Hzの信号を検出したときには信号
線72aに「2」の信号を、1650Hzの信号を検出したとき
には信号線72aに「3」の信号を、1850Hzの信号を検出
したときには信号線72aに「4」の信号を、2100Hzの信
号を検出したときには信号線72aに「5」の信号を、出
力する。
73はバイナリ信号検出回路であり、バイナリ信号を検
出したときに信号線73aにパルスを発生し、復調したバ
イナリデータを信号線73bに出力する。
出したときに信号線73aにパルスを発生し、復調したバ
イナリデータを信号線73bに出力する。
74はスタートボタンであり、このスタートボタンが押
下されたときに信号線74aの信号レベル「1」の信号が
出力される。
下されたときに信号線74aの信号レベル「1」の信号が
出力される。
75は誤り再送モード選択スイッチであり、誤り再送モ
ードでの伝送が選択されているときには信号線75aに信
号レベル「1」の信号を出力する。
ードでの伝送が選択されているときには信号線75aに信
号レベル「1」の信号を出力する。
76は制御回路である。
77はモード変更通知音発生回路であり、信号線76eに
パルスが発生されたとき「ピー」音を発生する。
パルスが発生されたとき「ピー」音を発生する。
第12図は、第11図に示した制御回路76の制御手順を示
す流れ図である。
す流れ図である。
ステップS1014においては、スタートボタン74が押下
されたか否かが判断される。これは、信号線74aの信号
を入力することにより判断される。スタートボタン74が
押下されると、ステップS1016に進む。
されたか否かが判断される。これは、信号線74aの信号
を入力することにより判断される。スタートボタン74が
押下されると、ステップS1016に進む。
ステップS1016においては、スタートボタン74が連続
して2.5秒以上押下されたか否かが判断される。これ
は、信号線74aの信号を入力することにより判断され
る。スタートボタン74が連続して2.5秒以上押下される
と、ステップS1028に進む。また、スタートボタン74が
連続して2.5秒以上押下されない場合は、ステップS018
に進む。
して2.5秒以上押下されたか否かが判断される。これ
は、信号線74aの信号を入力することにより判断され
る。スタートボタン74が連続して2.5秒以上押下される
と、ステップS1028に進む。また、スタートボタン74が
連続して2.5秒以上押下されない場合は、ステップS018
に進む。
ステップS1018においては、誤り再送モードが選択さ
れているか否かが判断される。これは、信号線75aの信
号を入力することにより判断される。そして、誤り再送
モードが選択されているときには、ステップS1022に進
む。他方、誤り再送モードが選択されていないときに
は、ステップS1020に進む。
れているか否かが判断される。これは、信号線75aの信
号を入力することにより判断される。そして、誤り再送
モードが選択されているときには、ステップS1022に進
む。他方、誤り再送モードが選択されていないときに
は、ステップS1020に進む。
ステップS1020は9600b/Sによる画情報の伝送を示して
いる。
いる。
ステップS1022においては、相手方ファクシミリ装置
(受信側装置)が誤り再送機能を有しているか否かが判
断される。受信側装置が誤り再送機能を有しているか否
かを示す情報は、NSF信号のFIFにより送信側へ連絡され
る。すなわち、信号線73a,73bの信号を入力することに
より、受信側装置が誤り再送機能を有しているか否かが
判断される。そして受信側装置が誤り再送機能を有して
いる場合は、ステップS1026に進む。他方、受信側装置
が誤り再送機能を有していない場合は、ステップS1024
に進む。
(受信側装置)が誤り再送機能を有しているか否かが判
断される。受信側装置が誤り再送機能を有しているか否
かを示す情報は、NSF信号のFIFにより送信側へ連絡され
る。すなわち、信号線73a,73bの信号を入力することに
より、受信側装置が誤り再送機能を有しているか否かが
判断される。そして受信側装置が誤り再送機能を有して
いる場合は、ステップS1026に進む。他方、受信側装置
が誤り再送機能を有していない場合は、ステップS1024
に進む。
ステップS1024では、4800b/Sにおける画情報の伝送を
行う。
行う。
ステップS1026では、誤り再送モードによる画情報の
伝送を行う。
伝送を行う。
ステップS1028においては、「ピー」音を発生(信号
線76eにパルスを送出)し、誤り再送モードが選択され
ていることをオペレータに知らせる。
線76eにパルスを送出)し、誤り再送モードが選択され
ていることをオペレータに知らせる。
ステップS1030においては、引き続いて、スタートボ
タン74が連続して2.5秒以上押下されたか否かが判断さ
れる。これは、信号線74aの信号を入力することにより
判断される。引き続いてスタートボタンが連続して2.5
秒以上押下されると、ステップS1032に進む。他方、引
き続いてスタートボタンが連続して2.5秒以上押下され
ない場合は、ステップS1022に進む。
タン74が連続して2.5秒以上押下されたか否かが判断さ
れる。これは、信号線74aの信号を入力することにより
判断される。引き続いてスタートボタンが連続して2.5
秒以上押下されると、ステップS1032に進む。他方、引
き続いてスタートボタンが連続して2.5秒以上押下され
ない場合は、ステップS1022に進む。
ステップS1032においては、「ピー」「ピー」音を発
生(信号線76eにパルスを2回送出)し、G2モードが選
択されていることをオペレータに知らせる。
生(信号線76eにパルスを2回送出)し、G2モードが選
択されていることをオペレータに知らせる。
ステップS1034では、G2モードでの伝送を行う。
§6 送信側装置におけるFIFOメモリの管理(第13図〜
第15図使用) 送信側装置に含まれるFIFOメモリの管理について、以
下に説明する。
第15図使用) 送信側装置に含まれるFIFOメモリの管理について、以
下に説明する。
第13図(1),(2)はFIFOメモリと各種ポインタと
の関係を説明する図である。TMHPTRは、FIFOメモリ空間
において、どこの番地まで符号化したデータがストアさ
れているかを示す。一方、TMDPTRは、FIFOメモリ空間に
おいて、どこの番地のデータまでを変調して回線に送出
したかを示す。符号器は、TFIFS番地から符号化したデ
ータをストアし、TFIFEバッチまで符号化したデータを
ストアしたとき、次の符号化したデータをTFIFS番地に
ストアする。この時、REVRS(リバース)というフラグ
に1をセットし、モデム側に対し、符号化したデータが
FIFOの最終番地までストアされTMHPTRがFIFOの先頭に戻
ったことを知らせる。
の関係を説明する図である。TMHPTRは、FIFOメモリ空間
において、どこの番地まで符号化したデータがストアさ
れているかを示す。一方、TMDPTRは、FIFOメモリ空間に
おいて、どこの番地のデータまでを変調して回線に送出
したかを示す。符号器は、TFIFS番地から符号化したデ
ータをストアし、TFIFEバッチまで符号化したデータを
ストアしたとき、次の符号化したデータをTFIFS番地に
ストアする。この時、REVRS(リバース)というフラグ
に1をセットし、モデム側に対し、符号化したデータが
FIFOの最終番地までストアされTMHPTRがFIFOの先頭に戻
ったことを知らせる。
一方、モデム側の処理として、TFIFS番地からの符号
化されたデータを順次読み出して変調した後、回線に送
出していく。そして、TFIFE番地にストアされているデ
ータを読み出し、変調し、回線に送出した後は、TFIFS
番地にストアされているデータを読み出し、変調し、回
線に送出する。この時、REVRS(リバース)というフラ
グに0をセットして符号化を行っている側に対し、FIFO
の最終番地におけるデータの変調および回線への送出が
終了しTMDPTRがFIFOの先頭に戻ったことを知らせる。
化されたデータを順次読み出して変調した後、回線に送
出していく。そして、TFIFE番地にストアされているデ
ータを読み出し、変調し、回線に送出した後は、TFIFS
番地にストアされているデータを読み出し、変調し、回
線に送出する。この時、REVRS(リバース)というフラ
グに0をセットして符号化を行っている側に対し、FIFO
の最終番地におけるデータの変調および回線への送出が
終了しTMDPTRがFIFOの先頭に戻ったことを知らせる。
送信側装置におけるFIFO管理の主な作用は下記の通り
である。
である。
ラインナンバーが変わったとき、再送開始ラインナン
バーを格納するメモリに対し、そのラインナンバーに対
応する符号化データが格納されているアドレスをストア
する。
バーを格納するメモリに対し、そのラインナンバーに対
応する符号化データが格納されているアドレスをストア
する。
モデムのポインタ、すなわちTMDPTRがエンコーダのポ
インタTMHPTRを追い越さないようにする。
インタTMHPTRを追い越さないようにする。
エンコーダのポインタTMHPTRがFIFOメモリを一周して
モデムのポインタTMDPTRにあまり近づかないようにする
(受信側で受信エラーが発生した時に再送を行うが、こ
の再送を行うためのデータをFIFOメモリに残しておくた
め。) 上記に関しては、既に第10図を用いて説明してある
ので、ここでは説明を省略する。
モデムのポインタTMDPTRにあまり近づかないようにする
(受信側で受信エラーが発生した時に再送を行うが、こ
の再送を行うためのデータをFIFOメモリに残しておくた
め。) 上記に関しては、既に第10図を用いて説明してある
ので、ここでは説明を省略する。
次に、上記に関して説明を行う。モデムのポインタ
TMDPTRがエンコーダのポインタTMHPTRを追い越さないよ
うにするために、モデムのポインタTMDPTRがエンコーダ
のポインタTMHPTRに近づいたとき、フィルを送出する。
ここで、読取った出たを符号化するとき、EOLは2バイ
トで構成し、00H,80Hのデータとしている(第10図参
照)。かかる項目の制御の一例として、以下の実例が
考えられる。
TMDPTRがエンコーダのポインタTMHPTRを追い越さないよ
うにするために、モデムのポインタTMDPTRがエンコーダ
のポインタTMHPTRに近づいたとき、フィルを送出する。
ここで、読取った出たを符号化するとき、EOLは2バイ
トで構成し、00H,80Hのデータとしている(第10図参
照)。かかる項目の制御の一例として、以下の実例が
考えられる。
モデムのポインタTMDPTRがFIFOメモリのデータを送出
中、00H,80Hのデータを検出した場合、REVRS(リバー
ス)フラグのチェックを行う。REVRS(リバース)フラ
グが0のときは、(エンコーダのポインタTMHPTRにおけ
るハイアドレス)−(モデムのポインタTMDPTRにおける
ハイアドレス)<2 であるか否かを判断し、上記の条件が満足するときには
フィルの送出を行い、上記の条件が満たされないとき、
すなわち、 (エンコーダのポインタTMHPTRにおけるアドレス)−
(モデムのポインタTMDPTRにおけるハイアドレス)≧2
のときは、モデムのポインタTMDPTRを順次インクリメン
トしてFIFOメモリにストアされているデータの送出を行
う。
中、00H,80Hのデータを検出した場合、REVRS(リバー
ス)フラグのチェックを行う。REVRS(リバース)フラ
グが0のときは、(エンコーダのポインタTMHPTRにおけ
るハイアドレス)−(モデムのポインタTMDPTRにおける
ハイアドレス)<2 であるか否かを判断し、上記の条件が満足するときには
フィルの送出を行い、上記の条件が満たされないとき、
すなわち、 (エンコーダのポインタTMHPTRにおけるアドレス)−
(モデムのポインタTMDPTRにおけるハイアドレス)≧2
のときは、モデムのポインタTMDPTRを順次インクリメン
トしてFIFOメモリにストアされているデータの送出を行
う。
一方、REVRS(リバース)フラグが1のときには、ま
ず、モデムのポインタTMDPTRにおけるハイアドレスがTF
IFEH(FIFOの最終アドレスにおけるバイト)と等しいか
否かを判断される。モデムのポインタTMDPTRにおけるハ
イアドレスがTFIFEHと等しくないときには、モデムのポ
インタを順次インクリメントしてFIFOメモリにストアさ
れているデータの送出を行う。
ず、モデムのポインタTMDPTRにおけるハイアドレスがTF
IFEH(FIFOの最終アドレスにおけるバイト)と等しいか
否かを判断される。モデムのポインタTMDPTRにおけるハ
イアドレスがTFIFEHと等しくないときには、モデムのポ
インタを順次インクリメントしてFIFOメモリにストアさ
れているデータの送出を行う。
モデムのポインタTMDPTRがTFIFEHに等しいときは、 (エンコーダのポインタTMHPTRにおけるハイアドレス)
−TFIFSH<1 であるか否かを判断し、上記の条件を満たす場合はフィ
ルの送出を行い、上記の条件が満たされない場合、すな
わち、 (エンコーダのポインタTMHPTRにおけるハイアドレス)
−TFIFSH≧1 である場合は、モデムのポインタTMDPTRを順次インクリ
メンしてFIFOメモリにストアされているデータの送出を
行う。
−TFIFSH<1 であるか否かを判断し、上記の条件を満たす場合はフィ
ルの送出を行い、上記の条件が満たされない場合、すな
わち、 (エンコーダのポインタTMHPTRにおけるハイアドレス)
−TFIFSH≧1 である場合は、モデムのポインタTMDPTRを順次インクリ
メンしてFIFOメモリにストアされているデータの送出を
行う。
以上の場合において、フィルを送出するケースにおい
ても符号化がすべて終了(実際には、符号化を行う側で
符号化が終了した時にMHENDというフラグに1をセット
するので、モデム側はこのフラグをチェックすることに
より、符号化がすべて終了しているか否かを認識するこ
とができる)ているときには、モデムのポインタTMDPTR
を順次インクリメントしてFIFOメモリにストアされてい
るデータを送出を行う。
ても符号化がすべて終了(実際には、符号化を行う側で
符号化が終了した時にMHENDというフラグに1をセット
するので、モデム側はこのフラグをチェックすることに
より、符号化がすべて終了しているか否かを認識するこ
とができる)ているときには、モデムのポインタTMDPTR
を順次インクリメントしてFIFOメモリにストアされてい
るデータを送出を行う。
また、符号化された全てのデータの送出が終了した時
は、RTC(Return To Control)信号を送出する。このRT
CもEOLの後に最後に送出したラインナンバーを加えたも
のとしている。EOLの数は103個送出する。
は、RTC(Return To Control)信号を送出する。このRT
CもEOLの後に最後に送出したラインナンバーを加えたも
のとしている。EOLの数は103個送出する。
次に上記に関して説明する。第14図には、各々の伝
送スピードにおいて、3秒間に送出されるビット数およ
びバイト数を示してある。すなわち、往復で3秒間の遅
延までの再送をできるようにするためには、エンコーダ
のポインタTMHPTRがモデムのポインタTMDPTRに3600バイ
ト以上離れている必要がある。
送スピードにおいて、3秒間に送出されるビット数およ
びバイト数を示してある。すなわち、往復で3秒間の遅
延までの再送をできるようにするためには、エンコーダ
のポインタTMHPTRがモデムのポインタTMDPTRに3600バイ
ト以上離れている必要がある。
第15図にFIFOメモリと各種ポインタの関係を示す。本
実施例では、エンコーダのポインタTMHPTRにおけるハイ
アドレスをインクリメントするとき、モデムのポインタ
TMHPTRと比較して、エンコーダのポインタTMHPTRがモデ
ムのポインタTMDPTRに対し4096バイト以上離れるように
制御する。以下にその制御の具体例を示す。
実施例では、エンコーダのポインタTMHPTRにおけるハイ
アドレスをインクリメントするとき、モデムのポインタ
TMHPTRと比較して、エンコーダのポインタTMHPTRがモデ
ムのポインタTMDPTRに対し4096バイト以上離れるように
制御する。以下にその制御の具体例を示す。
エンコーダのポインタTMHPTRにおけるハイアドレスを
インクリメントするとき、REVRS(リバース)フラグの
チェックを行なう。REVRS(リバース)フラグが0のと
きには、 {TFIFEH−(エンコーダのポインタTMHPTRにおけるハイ
アドレス)}+{(モデムのポインタTMDPTRにおけるハ
イアドレス)−TEIFSH)}<16であるか否かを判断し、
上記の条件を満たすときはエンコードを中断し、ウェイ
ト状態となる。また、上記の条件が満たされないとき、
すなわち、 {TFIFEH−(エンコーダのポインタTMHPTRにおけるハイ
アドレス)}+{(モデムのポインタTMDPTRにおけるハ
イアドレス)−TEIFSH}≧16のときは、符号化を行い、
符号化したデータをFIFOメモリにストアする。
インクリメントするとき、REVRS(リバース)フラグの
チェックを行なう。REVRS(リバース)フラグが0のと
きには、 {TFIFEH−(エンコーダのポインタTMHPTRにおけるハイ
アドレス)}+{(モデムのポインタTMDPTRにおけるハ
イアドレス)−TEIFSH)}<16であるか否かを判断し、
上記の条件を満たすときはエンコードを中断し、ウェイ
ト状態となる。また、上記の条件が満たされないとき、
すなわち、 {TFIFEH−(エンコーダのポインタTMHPTRにおけるハイ
アドレス)}+{(モデムのポインタTMDPTRにおけるハ
イアドレス)−TEIFSH}≧16のときは、符号化を行い、
符号化したデータをFIFOメモリにストアする。
これに対し、REVRS(リバース)フラグが1のとき
は、(モデムのポインタTMDPTRにおけるハイアドレス)
−(エンコーダのポインタTMHPTRにおけるハイアドレ
ス)<16であるか否かを判断し、上記の条件を満たすと
きは、エンコードを中断し、ウェイト状態となる。上記
の条件が満たされないとき、すなわち、(モデムのポイ
ンタTMDPTRにおけるハイアドレス)−(エンコーダのポ
インタTMHPTRにおけるハイアドレス)≧16のときには、
符号化を行い、符号化したデータをFIFOメモリにストア
する。
は、(モデムのポインタTMDPTRにおけるハイアドレス)
−(エンコーダのポインタTMHPTRにおけるハイアドレ
ス)<16であるか否かを判断し、上記の条件を満たすと
きは、エンコードを中断し、ウェイト状態となる。上記
の条件が満たされないとき、すなわち、(モデムのポイ
ンタTMDPTRにおけるハイアドレス)−(エンコーダのポ
インタTMHPTRにおけるハイアドレス)≧16のときには、
符号化を行い、符号化したデータをFIFOメモリにストア
する。
§7 再送開始アドレスを格納するメモリ容量の妥当性 再送開始アドレスを格納するメモリ領域は本実施例で
は1024バイトを考えている。このため、512個の再送開
始アドレスを格納することができる。すなわち、過去51
2ラインナンバー分の再送が可能になっている。ここ
で、1ラインを符号化したとき、1番短いデータは、1
ラインが全白であったときである。上述したように、全
白ラインを符号化したときのバイト数は7バイトであ
る。1ラインナンバーは1ラインごとにインクリメント
されるので、1ラインナンバーの最小バイト数は7であ
る。そして、512ラインナンバー分の再送を考えると、
最小3584バイトが必要となる。このとき、伝送スピード
を4800b/Sとした場合、3584(バイト)÷600(バイト/
秒)≒6(秒)であり、先に述べたように回線上の遅延
を許容する時間として3秒を考えているので、再送開始
アドレスは512個の容量を有するメモリに格納すれば充
分である。
は1024バイトを考えている。このため、512個の再送開
始アドレスを格納することができる。すなわち、過去51
2ラインナンバー分の再送が可能になっている。ここ
で、1ラインを符号化したとき、1番短いデータは、1
ラインが全白であったときである。上述したように、全
白ラインを符号化したときのバイト数は7バイトであ
る。1ラインナンバーは1ラインごとにインクリメント
されるので、1ラインナンバーの最小バイト数は7であ
る。そして、512ラインナンバー分の再送を考えると、
最小3584バイトが必要となる。このとき、伝送スピード
を4800b/Sとした場合、3584(バイト)÷600(バイト/
秒)≒6(秒)であり、先に述べたように回線上の遅延
を許容する時間として3秒を考えているので、再送開始
アドレスは512個の容量を有するメモリに格納すれば充
分である。
§8 送信側装置から画情報を全て送出した後の制御 送信原稿のエンコードがすべて終了すると、制御復帰
信号(RTC;Return to Control)信号がFIFOメモリに書
き込まれる。このRTCは、EOL103個とする。そして、EOL
に引き続いて、最後に送出したラインナンバーを加え
る。ここでのEOLは、「0」が11個続いた後に「1」が
続く12ビットで構成される。
信号(RTC;Return to Control)信号がFIFOメモリに書
き込まれる。このRTCは、EOL103個とする。そして、EOL
に引き続いて、最後に送出したラインナンバーを加え
る。ここでのEOLは、「0」が11個続いた後に「1」が
続く12ビットで構成される。
上述したRTCの送出時間は、4800b/Sのとき0.6秒、ま
た2400b/Sのとき1.2秒となる。
た2400b/Sのとき1.2秒となる。
一般に、誤り再送を行うときには、回線品質の良くな
い場合が多い。このため、RTC信号を従来のEOL6個とし
ておくと、RTC検出不可となることが予想される。そこ
で、RTC信号はEOL 103個として、受信側装置においてRT
C信号を必ず検出できるようにした。
い場合が多い。このため、RTC信号を従来のEOL6個とし
ておくと、RTC検出不可となることが予想される。そこ
で、RTC信号はEOL 103個として、受信側装置においてRT
C信号を必ず検出できるようにした。
実際に、モデムからRTC信号の送出が終了したときに
も、直ちに手順信号の送出へは向かわない。本実施例で
は、国際回線などの遅延として1.2秒、送信側におけるN
ACK信号(PIS信号)の検出時間として1秒を考えてい
る。そして、RTC信号の送出が終了した後、1.5秒経過後
にSED=0ならば受信側からPIS信号が送出されていない
ものと判断し、手順信号の送出へ向かう。具体的には、
手順信号として、EOM/MPS/EOP/PRI−EOM/PRI−MPS/PRI
−EOPを用いる。
も、直ちに手順信号の送出へは向かわない。本実施例で
は、国際回線などの遅延として1.2秒、送信側におけるN
ACK信号(PIS信号)の検出時間として1秒を考えてい
る。そして、RTC信号の送出が終了した後、1.5秒経過後
にSED=0ならば受信側からPIS信号が送出されていない
ものと判断し、手順信号の送出へ向かう。具体的には、
手順信号として、EOM/MPS/EOP/PRI−EOM/PRI−MPS/PRI
−EOPを用いる。
また、RTC信号の送出が終了した後、1.5秒経過後にSE
D=1ならばPIS信号のサーチへ向かう。そして、2秒以
内にPIS信号を検出した場合には、誤り再送を行う。ま
た、2秒経過してもPIS信号を検出しない場合は、手順
信号の送出へ向かう。
D=1ならばPIS信号のサーチへ向かう。そして、2秒以
内にPIS信号を検出した場合には、誤り再送を行う。ま
た、2秒経過してもPIS信号を検出しない場合は、手順
信号の送出へ向かう。
§9 受信側装置から再送要求を行う条件およびフォー
ルバック要求を行う条件(第16図使用) 受信側装置から再送要求を行うケースとしては、以下
に述べる3通りがある。
ルバック要求を行う条件(第16図使用) 受信側装置から再送要求を行うケースとしては、以下
に述べる3通りがある。
3ライン以上連続して画像エラーが発生したとき、 トレーニング信号の受信に失敗したとき、 画像受信モードに入った後、ある一定時間(例えば24
00b/Sの場合は4.5秒,4800b/Sの場合は3.5秒)以上EOL信
号を検出できないとき。
00b/Sの場合は4.5秒,4800b/Sの場合は3.5秒)以上EOL信
号を検出できないとき。
また、“1枚の原稿を伝送中に、再送が3回行われ
る”と、フォールバックの要求を行う。但し、ある一定
バイト数(例えば127バイト)以上にわたってエラーの
ないデータを受信している場合は、上記再送回数をカウ
ントするカウンタをクリアする。
る”と、フォールバックの要求を行う。但し、ある一定
バイト数(例えば127バイト)以上にわたってエラーの
ないデータを受信している場合は、上記再送回数をカウ
ントするカウンタをクリアする。
第16図に示すフローチャートは、再送要求を行う場合
およびフォールバック要求を行う場合に着目した画像受
信の制御手順を表すものである。本図を参照して、上記
再送要求/フォールバック動作を詳細に説明する。
およびフォールバック要求を行う場合に着目した画像受
信の制御手順を表すものである。本図を参照して、上記
再送要求/フォールバック動作を詳細に説明する。
ステップS1036は、画像受信状態を表わしている。画
像受信を行う前に、NSF信号の送出回数をカウントする
カウンタ、および、1枚の原稿を受信中に何回再送を行
ったかを表わす再送カウンタをクリアしておく。
像受信を行う前に、NSF信号の送出回数をカウントする
カウンタ、および、1枚の原稿を受信中に何回再送を行
ったかを表わす再送カウンタをクリアしておく。
ステップS1038においては、トレーニング受信に成功
したか否かが判断される。トレーニング受信の成功と
は、SED=1の確認,CD=0(トレーニング時間の半分程
度の長さ)の確認,CD=1の確認が正しくできたことを
意味する。3.5秒以内にトレーニング受信に成功した場
合は、ステップS1040に進む。他方、3.5秒以内にトレー
ニング受信に成功しない場合は、ステップS1078に進
む。
したか否かが判断される。トレーニング受信の成功と
は、SED=1の確認,CD=0(トレーニング時間の半分程
度の長さ)の確認,CD=1の確認が正しくできたことを
意味する。3.5秒以内にトレーニング受信に成功した場
合は、ステップS1040に進む。他方、3.5秒以内にトレー
ニング受信に成功しない場合は、ステップS1078に進
む。
通常は、3.5秒以内にトレーニング受信が終了する。
このため、トレーニング受信を開始してから3.5秒以内
にトレーニングが終了しない場合は、トレーニング受信
に失敗したものと判断する。このように、本実施例にお
いては、トレーニング受信に失敗したものと即時に判断
することが可能になった。従って、その後、誤り再送あ
るいはNSF信号(DCN 信号の場合もある)の送出が可能
になる。
このため、トレーニング受信を開始してから3.5秒以内
にトレーニングが終了しない場合は、トレーニング受信
に失敗したものと判断する。このように、本実施例にお
いては、トレーニング受信に失敗したものと即時に判断
することが可能になった。従って、その後、誤り再送あ
るいはNSF信号(DCN 信号の場合もある)の送出が可能
になる。
誤り再送を行うか、あるいはNSF信号(NSF信号を3回
送出しているときはDCN信号の送出を行う)の送出を行
うかの選択については後述する。
送出しているときはDCN信号の送出を行う)の送出を行
うかの選択については後述する。
ステップS1040においては、トレーニング受信に成功
したので、NSF信号の送出回数をカウントするカウンタ
をクリアする。誤り再送を行うとき、受信側装置はPIS
信号に引き続いてNSF信号を送出する。このNSF信号に
は、再送開始ライン,フォールバックの有無等の情報が
含まれている。このNSF信号を送信側装置が正しく受信
すると、フォールバック等の制御をした再送開始ライン
からの再送を行う。
したので、NSF信号の送出回数をカウントするカウンタ
をクリアする。誤り再送を行うとき、受信側装置はPIS
信号に引き続いてNSF信号を送出する。このNSF信号に
は、再送開始ライン,フォールバックの有無等の情報が
含まれている。このNSF信号を送信側装置が正しく受信
すると、フォールバック等の制御をした再送開始ライン
からの再送を行う。
しかし、送信側装置がNSF信号を正しく受信できない
ときには再びNSF信号の受信へ向かう。一方、受信側装
置はNSF信号を送出した後、トレーニング信号の受信へ
向かう。しかし、送信側装置はトレーニング信号を送出
していないので、トレーニング受信は不成功となる。こ
のとき、受信側装置は、3.5秒以内にSED=1を検出でき
たか否かを判断する(ステップS1078)。この場合、ト
レーニング信号は送出されていないので、SEDは「0」
である。そして、受信側装置は再びNSF信号の送出へ向
かう。上記カウンタはこの回数を数えるためのものであ
る。
ときには再びNSF信号の受信へ向かう。一方、受信側装
置はNSF信号を送出した後、トレーニング信号の受信へ
向かう。しかし、送信側装置はトレーニング信号を送出
していないので、トレーニング受信は不成功となる。こ
のとき、受信側装置は、3.5秒以内にSED=1を検出でき
たか否かを判断する(ステップS1078)。この場合、ト
レーニング信号は送出されていないので、SEDは「0」
である。そして、受信側装置は再びNSF信号の送出へ向
かう。上記カウンタはこの回数を数えるためのものであ
る。
NSF信号を3回送出してもトレーニング信号が送信側
から送出されない場合には、DCN信号を送出して回線断
とする。
から送出されない場合には、DCN信号を送出して回線断
とする。
ステップS1042ないしステップS1046は、画像受信状態
を表わしている。
を表わしている。
ステップS1042においては、3ライン以上の連続エラ
ーが発生したか否かが判断される。この3ラインとは一
実施例にすぎず、その他の任意の値に設定することが可
能である。また、受信した画像の細かさに応じて、当該
ライン数を自動的に変更することも可能である。
ーが発生したか否かが判断される。この3ラインとは一
実施例にすぎず、その他の任意の値に設定することが可
能である。また、受信した画像の細かさに応じて、当該
ライン数を自動的に変更することも可能である。
3ライン以上の連続エラーが発生した場合は、ステッ
プS1052に進んで誤り再送を行う。他方、3ライン以上
の連続エラーが発生していない場合には、ステップS104
4に進む。
プS1052に進んで誤り再送を行う。他方、3ライン以上
の連続エラーが発生していない場合には、ステップS104
4に進む。
ステップS1044においては、a間(2400b/Sのときはa
=4.5秒,4800b/Sのときはa=3.5秒)にわたって、EOL
信号を検出しているか否かが判断される。そして、a秒
間にわたってEOL信号を検出していない場合には、ステ
ップS1056に進んで誤り再送を行う。また、a秒間のう
ちにEOL信号を検出している場合は、ステップS1046に進
む。このa秒間は、各伝送スピードでの1ラインの最も
長い伝送時間を基準に定めている。これにより、トレー
ニング受信には成功したが正しいデータが復調されない
といった場合においても、誤り再送を行うことが可能に
なる。
=4.5秒,4800b/Sのときはa=3.5秒)にわたって、EOL
信号を検出しているか否かが判断される。そして、a秒
間にわたってEOL信号を検出していない場合には、ステ
ップS1056に進んで誤り再送を行う。また、a秒間のう
ちにEOL信号を検出している場合は、ステップS1046に進
む。このa秒間は、各伝送スピードでの1ラインの最も
長い伝送時間を基準に定めている。これにより、トレー
ニング受信には成功したが正しいデータが復調されない
といった場合においても、誤り再送を行うことが可能に
なる。
ステップS1046においては、RTC(Return to Contol)
信号を検出したか否かが判断される。RTC信号を検出す
ると、ステップS1048に進む。他方、RTC信号を検出して
いない場合には、ステップS1042に進む。
信号を検出したか否かが判断される。RTC信号を検出す
ると、ステップS1048に進む。他方、RTC信号を検出して
いない場合には、ステップS1042に進む。
ステップS1048は、後手順を表わしている。
ステップS1050は、1枚の原稿を受信中にタイムオー
バーしたとき(T=60分)であり、エラーを表わしてい
る。
バーしたとき(T=60分)であり、エラーを表わしてい
る。
ステップS1052においては、ある一定バイト数以上の
正しいデータを受信したか否かが判断される。回線の特
性が定常状態にあるときには画像受信が良好であるが発
生頻度の少ないインパルス性ノイズによりエラーが発生
している場合には、既にある一定バイト数以上の正しい
データを受信していることになる。
正しいデータを受信したか否かが判断される。回線の特
性が定常状態にあるときには画像受信が良好であるが発
生頻度の少ないインパルス性ノイズによりエラーが発生
している場合には、既にある一定バイト数以上の正しい
データを受信していることになる。
このような回線状況の場合は、送信側でフォールバッ
クを行ったとしても、再びエラーが発生することにな
る。従って、このような場合は無駄なフォールバックを
しないほうが適切である。すなわち、ある一定バイト数
以上の正しいデータを先に受信している場合は、ステッ
プS1054に進んで再送カウンタをクリアする。また、あ
る一定バイト数以上の正しいデータを未だ受信していな
い場合は、ステップS1056に進み、再送カウンタはクリ
アしない。
クを行ったとしても、再びエラーが発生することにな
る。従って、このような場合は無駄なフォールバックを
しないほうが適切である。すなわち、ある一定バイト数
以上の正しいデータを先に受信している場合は、ステッ
プS1054に進んで再送カウンタをクリアする。また、あ
る一定バイト数以上の正しいデータを未だ受信していな
い場合は、ステップS1056に進み、再送カウンタはクリ
アしない。
ステップS1056においては、送信側の伝送を中断させ
るために、PIS信号の送出を行う。
るために、PIS信号の送出を行う。
ステップS1058においては、再送カウンタを1だけイ
ンクリメントする。
ンクリメントする。
ステップS1060においては、信号が到達しているか
(すなわち、SED=1であるか)否かが判断される。SED
=1のときにはステップS1062に進む。このケースは、
ステップS1056で送出したPIS信号を送信側装置が正しく
受信していないケースである。他方、SED=0のときに
はステップS1064に進む。
(すなわち、SED=1であるか)否かが判断される。SED
=1のときにはステップS1062に進む。このケースは、
ステップS1056で送出したPIS信号を送信側装置が正しく
受信していないケースである。他方、SED=0のときに
はステップS1064に進む。
ステップS1062においては、再びPIS信号の送出を行
う。
う。
ステップS1064においては、再送カウンタの計数値が
3以上になっているか(すなわち、フォールバックを行
うか)否かが判断される。再送のカウンタの計数値が3
以上の場合(すなわち、フォールバックを行う場合)
は、ステップS1066に進む。また、再送カウンタの計数
値が3未満である場合(すなわち、フォールバックを行
わない場合)は、ステップS1074に進む。
3以上になっているか(すなわち、フォールバックを行
うか)否かが判断される。再送のカウンタの計数値が3
以上の場合(すなわち、フォールバックを行う場合)
は、ステップS1066に進む。また、再送カウンタの計数
値が3未満である場合(すなわち、フォールバックを行
わない場合)は、ステップS1074に進む。
ステップS1066においては、現在の伝送スピードが240
0b/Sであるか否かが判断される。現在の伝送スピードが
2400b/Sのときにはこれ以上フォールバックすることが
できないので、DCN信号を送出した後(ステップS106
8)、エラー終了となる(ステップS1070)。他方、現在
の伝送スピードが2400b/Sでないときは、ステップS1072
に進み、フォールバックを指定する。
0b/Sであるか否かが判断される。現在の伝送スピードが
2400b/Sのときにはこれ以上フォールバックすることが
できないので、DCN信号を送出した後(ステップS106
8)、エラー終了となる(ステップS1070)。他方、現在
の伝送スピードが2400b/Sでないときは、ステップS1072
に進み、フォールバックを指定する。
ステップS1074においては、再送開始ライン/フォー
ルバックの有無の情報を含んだNSF信号の送出を行う。
ルバックの有無の情報を含んだNSF信号の送出を行う。
ステップS1076においては、NSF信号の送出回数をカウ
ントするカウンタを1だけインクリメントした後に画信
号の受信へ向かう。
ントするカウンタを1だけインクリメントした後に画信
号の受信へ向かう。
ステップS1078は、トレーニング受信に失敗したとき
に分岐してくるブロックである。CFR信号を送出した後
のトレーニング信号受信が失敗であった場合は、誤り再
送を行う。しかし、誤り再送を一度行いNSF信号を送出
した後のトレーニング信号受信が失敗であった場合は、
誤り再送を行う場合と、NSF/DCN信号を送出する場合と
に分けられる。
に分岐してくるブロックである。CFR信号を送出した後
のトレーニング信号受信が失敗であった場合は、誤り再
送を行う。しかし、誤り再送を一度行いNSF信号を送出
した後のトレーニング信号受信が失敗であった場合は、
誤り再送を行う場合と、NSF/DCN信号を送出する場合と
に分けられる。
すなわち、NSF信号を送信側装置が正しく受信してい
ない場合(送信側装置がトレーニング信号を送出してい
ない場合;ステップS1078においてYES,ステップS1080に
おいてYESのとき)は、NSF信号の再送を行う。他方、受
信側装置において受信が不成功であった場合(ステップ
S1078においてNOのとき)は、誤り再送を行う。ここ
で、ステップS1078においてSED=1とは、トレーニング
信号が到達したものと判断していることを示す。そし
て、ステップS1078においてSED=1を検出した場合(す
なわち、トレーニング信号が到達していた場合)は、ス
テップS1056に進む。他方、ステップS1078において、SE
D=1を検出できない場合(すなわち、トレーニング信
号が到達していない場合)は、ステップS1080に進む。
ない場合(送信側装置がトレーニング信号を送出してい
ない場合;ステップS1078においてYES,ステップS1080に
おいてYESのとき)は、NSF信号の再送を行う。他方、受
信側装置において受信が不成功であった場合(ステップ
S1078においてNOのとき)は、誤り再送を行う。ここ
で、ステップS1078においてSED=1とは、トレーニング
信号が到達したものと判断していることを示す。そし
て、ステップS1078においてSED=1を検出した場合(す
なわち、トレーニング信号が到達していた場合)は、ス
テップS1056に進む。他方、ステップS1078において、SE
D=1を検出できない場合(すなわち、トレーニング信
号が到達していない場合)は、ステップS1080に進む。
ステップS1080においては、再送のためのNSF信号を直
前に送出したか否かが判断される。再送のためのNSF信
号を直前に送出した場合は、ステップS1082に進む。ま
た、再送のためのNSF信号を直前に送出していない場合
は、ステップS1056に進む。
前に送出したか否かが判断される。再送のためのNSF信
号を直前に送出した場合は、ステップS1082に進む。ま
た、再送のためのNSF信号を直前に送出していない場合
は、ステップS1056に進む。
ステップS1082においては、既にNSF信号の再送を3回
行ったか否かが判断される。NSF信号の再移送を3回行
った場合は、DCN信号を送出した後(ステップS1084)、
エラー終了となる(ステップS1086)。また、NSF信号の
再送を3回行っていない場合は、ステップS1064に進ん
でNSF信号の再送を行う。
行ったか否かが判断される。NSF信号の再移送を3回行
った場合は、DCN信号を送出した後(ステップS1084)、
エラー終了となる(ステップS1086)。また、NSF信号の
再送を3回行っていない場合は、ステップS1064に進ん
でNSF信号の再送を行う。
§10 NSF信号の構成(第17図使用) 受信側装置には、受信した最新のラインナンバーを格
納するメモリエリアを設ける。そして、インシャライズ
時においては、0101Hのデータを格納しておく。
納するメモリエリアを設ける。そして、インシャライズ
時においては、0101Hのデータを格納しておく。
復号器は、EOLを検出する毎に次の2バイトのデー
タ、すなわちラインナンバーをチェックする。そして、
今回受信したラインナンバーが前回正しく受信したライ
ンナンバーと比べて3未満だけインクリメントされてい
る場合は、受信画像が“良好”であると判断する。換言
すれば、3ライン未満の画像エラーは受信が“良好”で
あるものと判断する。このラインナンバーは検出される
たびにメモリにストアされ、アップデートされる。
タ、すなわちラインナンバーをチェックする。そして、
今回受信したラインナンバーが前回正しく受信したライ
ンナンバーと比べて3未満だけインクリメントされてい
る場合は、受信画像が“良好”であると判断する。換言
すれば、3ライン未満の画像エラーは受信が“良好”で
あるものと判断する。このラインナンバーは検出される
たびにメモリにストアされ、アップデートされる。
一方、今回受信したラインナンバーが前回正しく受信
したラインナンバーより3つ以上インクリメントされて
いる場合は、NACK信号の送出を行う。本実施例において
は、PIS信号(462Hzの信号を3秒間連続させた信号)の
送出を行う。すなわち、3ライン以上の画像エラーが発
生した場合には受信画像が不良であると判断し、誤り再
送の要求を行う。そこで、PIS信号の送出後、300b/Sの
信号を用いて再送開始ラインナンバーおよびフォールバ
ックの有無を送信側装置に知らせる。
したラインナンバーより3つ以上インクリメントされて
いる場合は、NACK信号の送出を行う。本実施例において
は、PIS信号(462Hzの信号を3秒間連続させた信号)の
送出を行う。すなわち、3ライン以上の画像エラーが発
生した場合には受信画像が不良であると判断し、誤り再
送の要求を行う。そこで、PIS信号の送出後、300b/Sの
信号を用いて再送開始ラインナンバーおよびフォールバ
ックの有無を送信側装置に知らせる。
受信側装置から送信側装置に送出する300b/Sの信号の
一例を第17図に示す。本図において、プリアンブルは
「0111 1110」パターンの約1秒間の連送、FFHはアドレ
スデータ、13Hはコントロールデータ(LSBのデータから
MSBのデータの順に回線に送出される),20HはNSFのFCF
(ファクシミリ コントロール フィールド)である。
また、その後に送出するラインナンバーは、ラインナン
バーの下9けたに着目したデータであり、ラインナンバ
ー0からラインナンバー511までである。このときに送
出するラインナンバーについては、各バイトデータのLS
Bに1をセットすることはしない。例えば、ラインナン
バー0は、00H,00Hである。
一例を第17図に示す。本図において、プリアンブルは
「0111 1110」パターンの約1秒間の連送、FFHはアドレ
スデータ、13Hはコントロールデータ(LSBのデータから
MSBのデータの順に回線に送出される),20HはNSFのFCF
(ファクシミリ コントロール フィールド)である。
また、その後に送出するラインナンバーは、ラインナン
バーの下9けたに着目したデータであり、ラインナンバ
ー0からラインナンバー511までである。このときに送
出するラインナンバーについては、各バイトデータのLS
Bに1をセットすることはしない。例えば、ラインナン
バー0は、00H,00Hである。
次のバイトデータはフォールバックの有無を示す。具
体的には、00Hのときはフォールバックを指定せず、FFH
のときはフォールバックを指定している。
体的には、00Hのときはフォールバックを指定せず、FFH
のときはフォールバックを指定している。
FCSはフレームチェックシーケンス、FLAGは「0111 11
10」である。
10」である。
画像受信時における復号に際しては、EOLに続く2バ
イトのデータ(すなわちラインナンバー)は無視して行
う。
イトのデータ(すなわちラインナンバー)は無視して行
う。
§11 NACK信号を受信した時における送信側装置の動作
(第18図使用) 送信側装置は、読取り手段により原稿の情報を読み取
り、そのデータを符号器により符号化し、モデムにより
その符号化したデータを変調し、回線に送出している。
この時、NACK信号(本実施例においてはPIS信号)の監
視をしている。そして、NACK信号を検出しない場合は、
画情報の伝送を行い、NACK信号を検出した場合には画情
報の伝送を中断する。そして、300b/S信号の受信へ向か
う。この300b/Sには、前述の如く、再送を開始するライ
ンナンバー(下9けた)およびフォールバックの有無情
報が格納されている。
(第18図使用) 送信側装置は、読取り手段により原稿の情報を読み取
り、そのデータを符号器により符号化し、モデムにより
その符号化したデータを変調し、回線に送出している。
この時、NACK信号(本実施例においてはPIS信号)の監
視をしている。そして、NACK信号を検出しない場合は、
画情報の伝送を行い、NACK信号を検出した場合には画情
報の伝送を中断する。そして、300b/S信号の受信へ向か
う。この300b/Sには、前述の如く、再送を開始するライ
ンナンバー(下9けた)およびフォールバックの有無情
報が格納されている。
送信側装置が再送開始ラインナンバーを検出すると、
送信側装置におけるエンコーダのポインタTMHPTRにおけ
るアドレス,送信側装置におけるモデムポインタTMDPTR
のアドレス,REVRS(リバース)フラグ,再送開始アドレ
スをチェックし、その結果に基づいて各種の制御を行
う。この制御例としては、以下に述べる3つのケースが
考えられる。
送信側装置におけるエンコーダのポインタTMHPTRにおけ
るアドレス,送信側装置におけるモデムポインタTMDPTR
のアドレス,REVRS(リバース)フラグ,再送開始アドレ
スをチェックし、その結果に基づいて各種の制御を行
う。この制御例としては、以下に述べる3つのケースが
考えられる。
第1のケースは、REVRSフラグが0であって、送信側
装置におけるエンコーダのポインタTMHPTRが当該装置に
おけるモデムのポインタTMDPTRより大きいときに、送信
側装置のモデムのポインタTMDPTRが再送開始アドレスよ
り大きい場合である。第18図(1)〜(3)には、再送
開始アドレスを認識し、再送を行う3つのケースを図示
してある。ここで述べた第1のケースは、第18図(1)
に図示してある。この場合には、送信側装置におけるモ
デムのポインタTMDPTRに再送開始アドレスをセットし、
そのラインナンバーから再送を行う。
装置におけるエンコーダのポインタTMHPTRが当該装置に
おけるモデムのポインタTMDPTRより大きいときに、送信
側装置のモデムのポインタTMDPTRが再送開始アドレスよ
り大きい場合である。第18図(1)〜(3)には、再送
開始アドレスを認識し、再送を行う3つのケースを図示
してある。ここで述べた第1のケースは、第18図(1)
に図示してある。この場合には、送信側装置におけるモ
デムのポインタTMDPTRに再送開始アドレスをセットし、
そのラインナンバーから再送を行う。
第2のケースは、第18図(2)に図示してある。すな
わち、REVRS(リバース)フラグが1であって、送信側
装置におけるモデムのポインタTMDPTRが当該装置におけ
るエンコーダのポインタTMHPTRより大きい場合である。
この場合には、送信側装置におけるモデムのポインタTM
DPTRに再送開始アドレスをセットし、そのラインナンバ
ーから再送を行う。ここで、送信側装置におけるエンコ
ーダのポインタTMHPTRが再送開始アドレスより大きい場
合はエラーが生じたものと判断し、画情報の伝送は行う
ことなく、例えばDCN信号等(300b/Sによる)を送出
し、回線を開放する。
わち、REVRS(リバース)フラグが1であって、送信側
装置におけるモデムのポインタTMDPTRが当該装置におけ
るエンコーダのポインタTMHPTRより大きい場合である。
この場合には、送信側装置におけるモデムのポインタTM
DPTRに再送開始アドレスをセットし、そのラインナンバ
ーから再送を行う。ここで、送信側装置におけるエンコ
ーダのポインタTMHPTRが再送開始アドレスより大きい場
合はエラーが生じたものと判断し、画情報の伝送は行う
ことなく、例えばDCN信号等(300b/Sによる)を送出
し、回線を開放する。
第3のケースは、第18図(3)に図示してある。すな
わち、REVRS(リバース)フラグが0であって、送信側
装置におけるエンコーダのポインタTMHPTRが当該装置に
おけるモデムのポインタTMDPTRより大きいときに、再送
開始アドレスのポインタが送信側装置におけるモデムの
ポインタTMDPTRより大きい場合である。この場合には、
送信側装置におけるモデムのポインタTMDPTRに再送開始
アドレスをセットし、そのラインナンバーから再送を行
う。また、REVERSフラグに1をセットする。ここで、送
信側装置におけるエンコーダのポインタTMHPTRが再送開
始アドレスより大きい場合はエラーと判断し、画情報の
伝送は行うことなく、例えばDCN信号等(300b/S)を送
出し、回線を開放する。
わち、REVRS(リバース)フラグが0であって、送信側
装置におけるエンコーダのポインタTMHPTRが当該装置に
おけるモデムのポインタTMDPTRより大きいときに、再送
開始アドレスのポインタが送信側装置におけるモデムの
ポインタTMDPTRより大きい場合である。この場合には、
送信側装置におけるモデムのポインタTMDPTRに再送開始
アドレスをセットし、そのラインナンバーから再送を行
う。また、REVERSフラグに1をセットする。ここで、送
信側装置におけるエンコーダのポインタTMHPTRが再送開
始アドレスより大きい場合はエラーと判断し、画情報の
伝送は行うことなく、例えばDCN信号等(300b/S)を送
出し、回線を開放する。
フォールバックを行うよう指示を受けた場合は、フォ
ールバックして画像情報の伝送を行う。また、PIS信号
に引き続いてDCN信号を検出した場合は回線を開放し、
エラー終了とする。
ールバックして画像情報の伝送を行う。また、PIS信号
に引き続いてDCN信号を検出した場合は回線を開放し、
エラー終了とする。
§12 送信側装置のブロック図の説明(第19図および第
20図使用) 第19図は、本発明を適用したファクシミリ装置の送信
側構成を示すブロック図である。
20図使用) 第19図は、本発明を適用したファクシミリ装置の送信
側構成を示すブロック図である。
第19図において、2はループの保持を行う網制御装置
NCU(Network Control Unit)であり、電話網をデータ
通信等に使用するために、その回線の端末に接続して電
話交換網の接続制御を行ったり、あるいは、データ通信
路への切替えを行う。
NCU(Network Control Unit)であり、電話網をデータ
通信等に使用するために、その回線の端末に接続して電
話交換網の接続制御を行ったり、あるいは、データ通信
路への切替えを行う。
2aは電話回線である。
4は、送信系の信号と受信系の信号を分離するハイブ
リッド回路である。信号線28aの送信信号は信号線2bを
通り、網制御装置2を介して、電話回線2aに送出され
る。また、相手側ファクシミリ装置から送られてきた信
号は、網制御装置2を介した後、信号線4aに出力され
る。
リッド回路である。信号線28aの送信信号は信号線2bを
通り、網制御装置2を介して、電話回線2aに送出され
る。また、相手側ファクシミリ装置から送られてきた信
号は、網制御装置2を介した後、信号線4aに出力され
る。
6は、受信機から送出される再送要求信号(本実施例
においてはPIS信号を使用する)を検出する回路であ
る。すなわち、信号線4aの信号を導入し、再送要求信号
(本実施例においてはPIS信号)を検出している時には
信号線6aに信号レベル「1」の信号を出力する。一方、
信号線4aの信号を導入し、再送要求信号(本実施例にお
いてはPIS信号)を検出していない時には、信号線6aに
信号レベル「0」の信号を出力する。
においてはPIS信号を使用する)を検出する回路であ
る。すなわち、信号線4aの信号を導入し、再送要求信号
(本実施例においてはPIS信号)を検出している時には
信号線6aに信号レベル「1」の信号を出力する。一方、
信号線4aの信号を導入し、再送要求信号(本実施例にお
いてはPIS信号)を検出していない時には、信号線6aに
信号レベル「0」の信号を出力する。
8は、受信側装置から再送要求信号に引き続いて送出
される再送開始ラインナンバーおよびフォールバックの
有無情報が格納されている300b/Sの信号(本実施例にお
いてはNSF信号を使用する;第17図参照)および再送要
求信号に引き続いて送出される切断命令(DCN)信号(3
00b/Sの信号)を受信する回路である。このバイナリ信
号受信回路8は、NSF信号を検出した時、信号線8aにパ
ルスを発生するとともに、信号線8bに再送開始ラインナ
ンバーを出力する。そして、信号線8dにフォールバック
の有無情報(0→フォールバックせず、1→フォールバ
ックする)を出力する。また、このバイナリ信号受信回
路8は、DCN信号を検出した時、信号線8cにパルスを発
生する。
される再送開始ラインナンバーおよびフォールバックの
有無情報が格納されている300b/Sの信号(本実施例にお
いてはNSF信号を使用する;第17図参照)および再送要
求信号に引き続いて送出される切断命令(DCN)信号(3
00b/Sの信号)を受信する回路である。このバイナリ信
号受信回路8は、NSF信号を検出した時、信号線8aにパ
ルスを発生するとともに、信号線8bに再送開始ラインナ
ンバーを出力する。そして、信号線8dにフォールバック
の有無情報(0→フォールバックせず、1→フォールバ
ックする)を出力する。また、このバイナリ信号受信回
路8は、DCN信号を検出した時、信号線8cにパルスを発
生する。
10は読取装置であり、送信原稿より主走査線方向1ラ
イン分の画信号を読み取り、白あるいは黒の2値を表わ
す信号列を作成する。この読取装置10はCCD(電荷結合
素子)等の撮像素子と光学系により構成する。信号線12
aにパルスが発生すると、すなわち、1ラインの画信号
の読取要求があると、1ラインの画信号を読み取り、2
値化したデータを信号線10aに出力する。
イン分の画信号を読み取り、白あるいは黒の2値を表わ
す信号列を作成する。この読取装置10はCCD(電荷結合
素子)等の撮像素子と光学系により構成する。信号線12
aにパルスが発生すると、すなわち、1ラインの画信号
の読取要求があると、1ラインの画信号を読み取り、2
値化したデータを信号線10aに出力する。
12は、一方のバッファメモリ内にある画信号が符号化
されている間に、他方のバッファメモリに次のラインの
画信号が書き込まれるようにするためのダブルバッファ
回路である。2本のバッファはBUF0(バッファ0),BUF
1(バッファ1)と呼ぶ。BUF0のバッファに画像データ
が詰まっているときには、信号線12b(バッファ0フ
ル)に信号レベル「1」の信号を出力する。BUF0のバッ
ファに画像データが詰まっていないときには、信号線12
b(バッファ0フル)に信号レベル「0」の信号を出力
する。また、BUF1のバッファに画像データが詰まってい
るときには、信号線12c(バッファ1フル)に信号レベ
ル「1」の信号を出力する。BUF1のバッファに画像デー
タが詰まっていないときには、信号線12c(バッファ1
フル)に信号レベル「0」の信号を出力する。
されている間に、他方のバッファメモリに次のラインの
画信号が書き込まれるようにするためのダブルバッファ
回路である。2本のバッファはBUF0(バッファ0),BUF
1(バッファ1)と呼ぶ。BUF0のバッファに画像データ
が詰まっているときには、信号線12b(バッファ0フ
ル)に信号レベル「1」の信号を出力する。BUF0のバッ
ファに画像データが詰まっていないときには、信号線12
b(バッファ0フル)に信号レベル「0」の信号を出力
する。また、BUF1のバッファに画像データが詰まってい
るときには、信号線12c(バッファ1フル)に信号レベ
ル「1」の信号を出力する。BUF1のバッファに画像デー
タが詰まっていないときには、信号線12c(バッファ1
フル)に信号レベル「0」の信号を出力する。
後述する制御回路30は、バッファがフルになったこと
を確認した後、次に読み出すべきバッファを信号線30b
に出力する信号により指定し(信号線30bが信号レベル
「0」のときは、バッファ0のデータを読み出す;信号
線30bが信号レベル「1」のときは、バッファ1のデー
タを読み出す)、その後、信号線30aにパルス(リード
パルス)を発生する。
を確認した後、次に読み出すべきバッファを信号線30b
に出力する信号により指定し(信号線30bが信号レベル
「0」のときは、バッファ0のデータを読み出す;信号
線30bが信号レベル「1」のときは、バッファ1のデー
タを読み出す)、その後、信号線30aにパルス(リード
パルス)を発生する。
このダブルバッファ回路12は、指定されたバッファの
データを信号線12dに出力する。そして、指定されたバ
ッファのデータを信号線12dに出力し終ると、指定され
たバッファのバッファフルを落とす。すなわち、信号線
30bに出力されている信号レベルが「0」(バッファ0
指定)であって、信号線30aに(リード)パルスが発生
し、バッファのデータをすべて出力したときは、バッフ
ァフル0を落とす(すなわち、信号線12bに信号レベル
「0」の信号を出力する)。また、信号線30bに出力さ
れている信号レベルが「1」(バッファ1指定)であっ
て、信号線30aに(リード)パルスが発生し、バッファ
のデータをすべて出力したときは、バッファフル1を落
とす(すなわち、信号線12cに信号レベル「0」の信号
を出力する)。
データを信号線12dに出力する。そして、指定されたバ
ッファのデータを信号線12dに出力し終ると、指定され
たバッファのバッファフルを落とす。すなわち、信号線
30bに出力されている信号レベルが「0」(バッファ0
指定)であって、信号線30aに(リード)パルスが発生
し、バッファのデータをすべて出力したときは、バッフ
ァフル0を落とす(すなわち、信号線12bに信号レベル
「0」の信号を出力する)。また、信号線30bに出力さ
れている信号レベルが「1」(バッファ1指定)であっ
て、信号線30aに(リード)パルスが発生し、バッファ
のデータをすべて出力したときは、バッファフル1を落
とす(すなわち、信号線12cに信号レベル「0」の信号
を出力する)。
また、ダブルバッファ回路12は、バッファが空になっ
たとき、信号線12aにパルスを発生し、主走査方向にお
ける1ライン分のデータを読取装置10から入力する。こ
の場合に、そのデータを空いているバッファに格納する
が、同時にデータを格納したバッファフルに1をセット
する。読み取ったデータは、バッファ0,バッファ1,バッ
ファ0,バッファ1と交互に格納される。
たとき、信号線12aにパルスを発生し、主走査方向にお
ける1ライン分のデータを読取装置10から入力する。こ
の場合に、そのデータを空いているバッファに格納する
が、同時にデータを格納したバッファフルに1をセット
する。読み取ったデータは、バッファ0,バッファ1,バッ
ファ0,バッファ1と交互に格納される。
14は、ライン終端符号(EOL)の後に挿入するライン
ナンバーのカウントを行うカウンタである。信号線30c
にパルスが発生すると、ラインナンバーを0(0101H)
にセットする。そして、信号線30dにパルスが発生する
毎にラインナンバーの値をインクリメントする。すなわ
ち、ラインナンバーが0(0101H)の状態で信号30dにパ
ルスが発生したとき、ラインナンバーは1(0103H)と
なる。以下同様である。また、ライナンバーを示す2バ
イトのデータは、信号線14aに出力される。
ナンバーのカウントを行うカウンタである。信号線30c
にパルスが発生すると、ラインナンバーを0(0101H)
にセットする。そして、信号線30dにパルスが発生する
毎にラインナンバーの値をインクリメントする。すなわ
ち、ラインナンバーが0(0101H)の状態で信号30dにパ
ルスが発生したとき、ラインナンバーは1(0103H)と
なる。以下同様である。また、ライナンバーを示す2バ
イトのデータは、信号線14aに出力される。
16は、信号線30eに出力されている1ラインの2値化
されたデータを入力し、符号化(本実施例においてはモ
ディファイドハフマン符号化)したデータを信号線16c
に出力する回路である。1ラインの2値化されたデータ
を入力し、符号化をしたときのビット数が8となったと
き、すなわち、1バイトの符号化したデータがそろった
とき、信号線16aにパルスを発生する。一方、1ライン
の符号化がすべて終了したとき、信号線16bに(終了)
パルスを発生する。1ラインの符号化を終了したとき、
最後のデータが8ビットに満たない場合は、残りのデー
タは、0とし、データが8ビットそろったものとして処
理を行う。
されたデータを入力し、符号化(本実施例においてはモ
ディファイドハフマン符号化)したデータを信号線16c
に出力する回路である。1ラインの2値化されたデータ
を入力し、符号化をしたときのビット数が8となったと
き、すなわち、1バイトの符号化したデータがそろった
とき、信号線16aにパルスを発生する。一方、1ライン
の符号化がすべて終了したとき、信号線16bに(終了)
パルスを発生する。1ラインの符号化を終了したとき、
最後のデータが8ビットに満たない場合は、残りのデー
タは、0とし、データが8ビットそろったものとして処
理を行う。
18は、ラインデータを読取り符号化したデータをスト
アするのに使用するFIFOメモリである。一方、モデム側
は、このFIFOメモリにストアされているデータを読み出
し、変調して回線に送出する。信号線30fから、信号線3
0hの3本の信号線により、符号化したデータをFIFOメモ
リに書き込む。信号線30fに(ライト)パルスが発生し
た場合、信号線30gに出力されている番地に対し、信号
線30hに出力されているバイトデータをストアする。ま
た信号線30i,信号線30j,信号線18aの3本の信号線によ
り、FIFOメモリにストアされているデータを読み出す。
信号線30iに(リード)パルスが発生したとき、信号線3
0jに出力されている番地のデータを、信号線18aに出力
する。本実施例においては、FIFOメモリは8400HからAFF
FHのアドレスを有する。
アするのに使用するFIFOメモリである。一方、モデム側
は、このFIFOメモリにストアされているデータを読み出
し、変調して回線に送出する。信号線30fから、信号線3
0hの3本の信号線により、符号化したデータをFIFOメモ
リに書き込む。信号線30fに(ライト)パルスが発生し
た場合、信号線30gに出力されている番地に対し、信号
線30hに出力されているバイトデータをストアする。ま
た信号線30i,信号線30j,信号線18aの3本の信号線によ
り、FIFOメモリにストアされているデータを読み出す。
信号線30iに(リード)パルスが発生したとき、信号線3
0jに出力されている番地のデータを、信号線18aに出力
する。本実施例においては、FIFOメモリは8400HからAFF
FHのアドレスを有する。
20は再送開始アドレス格納メモリであり、これによ
り、受信側で受信エラーが発生したときに送信側装置は
エラーが発生したラインナンバーから再送を行う。送信
側装置において、あるラインナンバーからの再送を行う
場合、そのラインナンバーのデータがFIFOメモリの何番
地から格納されているかを認識する必要があるが、この
データをこのメモリに格納する。信号線30k,信号線30l,
信号線30mを用いて、“あるラインナンバーのデータがF
IFOメモリの何番地からストアされているか”という情
報を本メモリ20に書き込む。信号線30mに(ライト)パ
ルスが発生した時、信号線30kに出力されている番地に
信号線30lのバイトデータをストアする。また、信号線3
0k,信号線30n,信号線20aを用いて、“あるラインナンバ
ーからのデータがFIFOメモリの何番地からストアされて
いるか”という情報を本メモリ20から読み出す。
り、受信側で受信エラーが発生したときに送信側装置は
エラーが発生したラインナンバーから再送を行う。送信
側装置において、あるラインナンバーからの再送を行う
場合、そのラインナンバーのデータがFIFOメモリの何番
地から格納されているかを認識する必要があるが、この
データをこのメモリに格納する。信号線30k,信号線30l,
信号線30mを用いて、“あるラインナンバーのデータがF
IFOメモリの何番地からストアされているか”という情
報を本メモリ20に書き込む。信号線30mに(ライト)パ
ルスが発生した時、信号線30kに出力されている番地に
信号線30lのバイトデータをストアする。また、信号線3
0k,信号線30n,信号線20aを用いて、“あるラインナンバ
ーからのデータがFIFOメモリの何番地からストアされて
いるか”という情報を本メモリ20から読み出す。
そして、信号線30nに(リード)パルスが発生したと
き、信号線30kに出力されている番地のデータを信号線2
0aに出力する。再送開始アドレス格納メモリは、C000H
からC3FFHのアドレスを有する。再送開始アドレスの格
納メモリ構成は第20図に示すとおりである。
き、信号線30kに出力されている番地のデータを信号線2
0aに出力する。再送開始アドレス格納メモリは、C000H
からC3FFHのアドレスを有する。再送開始アドレスの格
納メモリ構成は第20図に示すとおりである。
第20図に示したように、アドレスC000H,C001Hにはラ
インナンバー0,512…のアドレスが格納され、アドレスC
002H,C003Hにはラインナンバー1,513…のアドレスが格
納され、アドレスC004H,C005Hにはラインナンバー2,514
…のアドレスが格納され、以下同様に、アドレスC3FCH,
C3FDHにはラインナンバー510,1022…のアドレスが格納
され、アドレスC3FEH,C3FFHにはラインナンバー511,102
3…のアドレスが格納される。
インナンバー0,512…のアドレスが格納され、アドレスC
002H,C003Hにはラインナンバー1,513…のアドレスが格
納され、アドレスC004H,C005Hにはラインナンバー2,514
…のアドレスが格納され、以下同様に、アドレスC3FCH,
C3FDHにはラインナンバー510,1022…のアドレスが格納
され、アドレスC3FEH,C3FFHにはラインナンバー511,102
3…のアドレスが格納される。
22は、パラレルデータをシリアルデータに変換するパ
ラレル−シリアル変換回路(以下、P/S変換回路と略
す)である。このP/S変換回路22は、パラレルデータが
空になると、信号線22aにバイトデータ要求パルスを発
生する。制御回路30は、信号線22aにパルスが発生する
と、信号線300にバイトデータを出力する。一方、P/S変
換回路22は、信号線300に出力されたバイトデータを入
力し、パラレル−シリアル変換をした後、そのシリアル
データを信号線22bに出力する。
ラレル−シリアル変換回路(以下、P/S変換回路と略
す)である。このP/S変換回路22は、パラレルデータが
空になると、信号線22aにバイトデータ要求パルスを発
生する。制御回路30は、信号線22aにパルスが発生する
と、信号線300にバイトデータを出力する。一方、P/S変
換回路22は、信号線300に出力されたバイトデータを入
力し、パラレル−シリアル変換をした後、そのシリアル
データを信号線22bに出力する。
24は、公知のCCITT勧告V27ter(差動位相変調)に基
づいた変調を行う変調器である。この変調器24は信号線
22bの信号を入力して変調を行い、変調データを信号線2
4aに出力する。
づいた変調を行う変調器である。この変調器24は信号線
22bの信号を入力して変調を行い、変調データを信号線2
4aに出力する。
26は、信号線30pにパルスが発生したとき、信号線26a
にDCN信号(300b/Sの信号)を送出する回路である。こ
のDCN信号送出回路26は、DCN信号の送出が終了すると、
信号線26bにパルスを発生する。
にDCN信号(300b/Sの信号)を送出する回路である。こ
のDCN信号送出回路26は、DCN信号の送出が終了すると、
信号線26bにパルスを発生する。
28は、信号線24aの信号と信号線26aの信号を入力し、
加算した結果を信号線28aに出力する加算回路である。
加算した結果を信号線28aに出力する加算回路である。
30は、制御回路であり、次に述べる項目§12および§
13において詳説する。
13において詳説する。
§13 送信側装置における制御回路の概略動作説明(第
21図使用) 第19図に示した制御回路30は以下に述べる制御を行
う。但し、符号化はメインルーチンに従って処理し、信
号の伝送はインタラプトルーチンにより処理を行う。
21図使用) 第19図に示した制御回路30は以下に述べる制御を行
う。但し、符号化はメインルーチンに従って処理し、信
号の伝送はインタラプトルーチンにより処理を行う。
この制御回路30による符号化、すなわちメインルーチ
ンにおける制御過程は第21図に示すとおりである。ま
ず、モデムのポインタTMDPTRおよびエンコーダのポイン
タTMHPTRを、符号化したデータを格納するFIFOメモリの
先頭アドレスにセットする(ステップS100)。そして、
1ラインの主走査ラインの画情報の読取りが終了した
か、すなわち、ラインバッファがフルになったかを判断
する(ステップS102)。
ンにおける制御過程は第21図に示すとおりである。ま
ず、モデムのポインタTMDPTRおよびエンコーダのポイン
タTMHPTRを、符号化したデータを格納するFIFOメモリの
先頭アドレスにセットする(ステップS100)。そして、
1ラインの主走査ラインの画情報の読取りが終了した
か、すなわち、ラインバッファがフルになったかを判断
する(ステップS102)。
1ラインにおける主走査ラインの画情報の読取りが終
了すると(すなわち、ラインバッファがフルになる
と)、ステップS104に進む。そして、1ラインのデータ
の読み込みを行う(ステップS104)。ここで、上述した
ように、バッファはバッフ0,バァフ1とダブルバッファ
構成になっており、これら2つのバッファから交互にデ
ータの読出しを行う。
了すると(すなわち、ラインバッファがフルになる
と)、ステップS104に進む。そして、1ラインのデータ
の読み込みを行う(ステップS104)。ここで、上述した
ように、バッファはバッフ0,バァフ1とダブルバッファ
構成になっており、これら2つのバッファから交互にデ
ータの読出しを行う。
各バッファからデータを読み出した後、符号化し、そ
の符号化したデータをFIFOメモリに書き込む(ステップ
S106)。符号化時の主な制御を下記に箇条書きにして示
す。
の符号化したデータをFIFOメモリに書き込む(ステップ
S106)。符号化時の主な制御を下記に箇条書きにして示
す。
1.符号化したデータをFIFOメモリに書き込む。
2.ライン終端符号(EOL信号)(FIFOメモリに書き込む
データとしては、00H,80Hである)およびラインナンバ
ーをFIFOメモリに書き込む。
データとしては、00H,80Hである)およびラインナンバ
ーをFIFOメモリに書き込む。
3.受信側装置において受信エラーが発生した場合、送信
側装置においては、エラーしたラインナンバーからデー
タを再送する。この再送が可能となるように、以下の制
御を行う。
側装置においては、エラーしたラインナンバーからデー
タを再送する。この再送が可能となるように、以下の制
御を行う。
すなわち、エンコーダのポインタTMHPTRにおけるバイ
トをインクリメントするとき、エンコーダのポインタTM
HPTRがモデムのポインタTMDPTRにFIFOメモリを一周し
て、余り近づきすぎない様に制御する。具体的には、エ
ンコーダのポインタTMHPTRがモデムのポインタTMDPTR
に、ある程度以上近づいたとき、符号化を中断してウェ
イト状態にする。そして、ウェイトしているときには、
PIS信号を検出したか否かをチェックし、PIS信号を検出
した場合には、NSF信号の受信を行う。そして、モデム
のポインタを再送開始アドレスにセットし、そのデータ
からの再送を行う。この再送を行うとき、再びトレーニ
ングを行う。これは、後述するステップS108からステッ
プS112の制御と同じである。
トをインクリメントするとき、エンコーダのポインタTM
HPTRがモデムのポインタTMDPTRにFIFOメモリを一周し
て、余り近づきすぎない様に制御する。具体的には、エ
ンコーダのポインタTMHPTRがモデムのポインタTMDPTR
に、ある程度以上近づいたとき、符号化を中断してウェ
イト状態にする。そして、ウェイトしているときには、
PIS信号を検出したか否かをチェックし、PIS信号を検出
した場合には、NSF信号の受信を行う。そして、モデム
のポインタを再送開始アドレスにセットし、そのデータ
からの再送を行う。この再送を行うとき、再びトレーニ
ングを行う。これは、後述するステップS108からステッ
プS112の制御と同じである。
4.あるラインナンバーから再送を行う場合、そのライン
ナンバーのデータがFIFOメモリの何番地から格納されて
いるかを認識する必要がある。この情報を再送開始アド
レス格納メモリに格納する。
ナンバーのデータがFIFOメモリの何番地から格納されて
いるかを認識する必要がある。この情報を再送開始アド
レス格納メモリに格納する。
そして、あるラインの符号化が終了したとき、再送要
求信号、すなわちPIS信号を検出したか否かを判断する
(ステップS108)。再送要求信号、すなわち、PIS信号
を検出すると、画情報の伝送を中断し、NSF信号の受信
を行う(ステップS1110)。ここで、フォールバックの
指示があった場合は、モデムの伝送スピードを落として
フォールバックする。また、DCN信号を受信した場合は
エラー終了とする。
求信号、すなわちPIS信号を検出したか否かを判断する
(ステップS108)。再送要求信号、すなわち、PIS信号
を検出すると、画情報の伝送を中断し、NSF信号の受信
を行う(ステップS1110)。ここで、フォールバックの
指示があった場合は、モデムの伝送スピードを落として
フォールバックする。また、DCN信号を受信した場合は
エラー終了とする。
次に、モデムのポインタTMDPTRを再送開始アドレス
(NSF信号の中にこの情報が入っている)にセットし、
そのデータからの再送を行う(ステップS112)。
(NSF信号の中にこの情報が入っている)にセットし、
そのデータからの再送を行う(ステップS112)。
その後、1枚の原稿の符号化が終了したかを判断する
(ステップS114)。1枚の原稿の符号化が未だ終了して
いないときには、ステップS102に戻る。また、1枚の原
稿の符号化が終了した場合には、ステップS116に進む。
(ステップS114)。1枚の原稿の符号化が未だ終了して
いないときには、ステップS102に戻る。また、1枚の原
稿の符号化が終了した場合には、ステップS116に進む。
1枚の原稿の符号化が終了したときは、ダブルバッフ
ァメモリに未だ符号化していないデータが残っているか
否かを判断する(ステップS160)。ダブルバッファメモ
リに未だ符号化していないデータが残っている場合に
は、ステップS102に戻る。また、ダブルバッファメモリ
に符号化していないデータが残っていない場合には、ス
テップS118に進み、制御復帰信号RTC(Return To Contr
ol)をFIFOメモリに書き込む。
ァメモリに未だ符号化していないデータが残っているか
否かを判断する(ステップS160)。ダブルバッファメモ
リに未だ符号化していないデータが残っている場合に
は、ステップS102に戻る。また、ダブルバッファメモリ
に符号化していないデータが残っていない場合には、ス
テップS118に進み、制御復帰信号RTC(Return To Contr
ol)をFIFOメモリに書き込む。
その後は、FIFOメモリにストアされたデータがモデム
により送出されるのを待機する。そして、FIFOメモリに
ストアされたデータの送出が終了した後、1.5秒間だけ
ウエイトする。そのときSED=0ならば後手順(ステッ
プS122)へ進む。他方、SED=1ならば、受信側装置か
らPIS信号が送出されていることになるので、PIS信号の
検出に向かい、誤り再送を行う(ステップS120)。
により送出されるのを待機する。そして、FIFOメモリに
ストアされたデータの送出が終了した後、1.5秒間だけ
ウエイトする。そのときSED=0ならば後手順(ステッ
プS122)へ進む。他方、SED=1ならば、受信側装置か
らPIS信号が送出されていることになるので、PIS信号の
検出に向かい、誤り再送を行う(ステップS120)。
一方、伝送処理(すなわち、インタラプト処理)は、 (イ)モデムのポインタTMDPTRに格納されているデータ
を変調し回線に送出すること、 (ロ)モデムのポインタTMDPTRを順次インクリメントす
ること、 (ハ)モデムのポインタTMDPTRがエンコーダのポインタ
TMHPTRを追いこさないように制御することが主な内容で
ある。
を変調し回線に送出すること、 (ロ)モデムのポインタTMDPTRを順次インクリメントす
ること、 (ハ)モデムのポインタTMDPTRがエンコーダのポインタ
TMHPTRを追いこさないように制御することが主な内容で
ある。
§14 送信側装置における制御回路の詳細な動作説明
(第22図および第23図使用) 第22図(1)〜(12)に示すフローチャートを参照し
て制御回路30が行う制御手順(メイン処理すなわち符号
化処理手順)を説明する。
(第22図および第23図使用) 第22図(1)〜(12)に示すフローチャートを参照し
て制御回路30が行う制御手順(メイン処理すなわち符号
化処理手順)を説明する。
まず、ステップS128からステップS144において各種の
イニシャライズ処理を行う。
イニシャライズ処理を行う。
ステップS128においては、符号化したFIFOメモリに格
納したデータを全て送出したか否かを表すフラグTRNEND
に0をセットする。
納したデータを全て送出したか否かを表すフラグTRNEND
に0をセットする。
ステップS130においては、再送開始アドレスを格納す
るメモリを制御するポインタAGAPTRにCOOOHをセットす
る。
るメモリを制御するポインタAGAPTRにCOOOHをセットす
る。
ステップS132においては、エンコーダのポインタTMHP
TRに8400Hをセットする。
TRに8400Hをセットする。
ステップS134においては、モデムのポインタTMDPTRに
8400Hをセットする。
8400Hをセットする。
ラインナンバーは、ある一定ライン数(本実施例にお
いては1ライン)毎にインクリメントするが、この制御
をLINCNTというカウンタにより制御する。ステップS136
においては、このカウンタLINCNTに1をセットする。
いては1ライン)毎にインクリメントするが、この制御
をLINCNTというカウンタにより制御する。ステップS136
においては、このカウンタLINCNTに1をセットする。
ステップS138においては、前述したREVRSフラグに0
をセットする。
をセットする。
ステップS140においては、符号化が終了したか否かを
表わすフラグMHEMDに0をセットする。
表わすフラグMHEMDに0をセットする。
ステップS142においては、現在どちらのバッファから
データを読み出しているかを表わすフラグBAFに0をセ
ットする。フラグBAFが0のときは、バッファ0からデ
ータを読み出している。また、フラグBAFが1のとき
は、バッファ1からデータを読み出している。
データを読み出しているかを表わすフラグBAFに0をセ
ットする。フラグBAFが0のときは、バッファ0からデ
ータを読み出している。また、フラグBAFが1のとき
は、バッファ1からデータを読み出している。
ステップS144においては、ラインナンバーをイニシャ
ライズする。
ライズする。
ステップS146からステップS154においては、バッファ
がフルか、すなわち、1ラインの読み取りが終了したか
否かを判断し、バッファがフルになった場合、ステップ
S156に進む。ここで、バッファのデータは、バッファ0,
バッファ1と交互に読み取る。
がフルか、すなわち、1ラインの読み取りが終了したか
否かを判断し、バッファがフルになった場合、ステップ
S156に進む。ここで、バッファのデータは、バッファ0,
バッファ1と交互に読み取る。
ステップS156からステップS160においては、1ライン
のデータをダブルバッファから読み出し、符号器へ出力
する。
のデータをダブルバッファから読み出し、符号器へ出力
する。
第22図(2)に示すステップS162ないしステップS182
においては、特定のラインナンバーのデータから再送を
行うよう、特定ラインナンバーのデータがFIFOメモリの
何番地から格納されているかを、再送開始アドレス格納
メモリにストアする。ここでは、ラインナンバーが変わ
ったときに、再送開始アドレスを再送開始アドレス格納
メモリにストアする。
においては、特定のラインナンバーのデータから再送を
行うよう、特定ラインナンバーのデータがFIFOメモリの
何番地から格納されているかを、再送開始アドレス格納
メモリにストアする。ここでは、ラインナンバーが変わ
ったときに、再送開始アドレスを再送開始アドレス格納
メモリにストアする。
ステップS162においては、1ライン毎にラインナンバ
ーをインクリメントする制御を行う。ステップS164から
ステップS168においては、再送開始アドレスにおけるロ
ーバイトのデータを再送開始アドレス格納メモリにスト
アする。
ーをインクリメントする制御を行う。ステップS164から
ステップS168においては、再送開始アドレスにおけるロ
ーバイトのデータを再送開始アドレス格納メモリにスト
アする。
ステップS170においては、再送開始アドレスポインタ
AGAPTRのインクリメントを行う。ステップS172ないしス
テップS176においては、再送開始アドレスにおけるハイ
バイトのデータを再送開始アドレス格納メモリにストア
する。ステップS178においては、再送開始アドレスポイ
ンタAGAPTRのインクリメントを行う。ステップS180にお
いては、再送ポインタAGAPTRが再送開始アドレス格納メ
モリの終端まで進んだか否かの判断を行う。そして、再
送ポインタAGAPTRが再送開始アドレス格納メモリの終端
まで進むと、再送ポインタAGAPTRにはCOOOHをセットす
る(ステップS182)。
AGAPTRのインクリメントを行う。ステップS172ないしス
テップS176においては、再送開始アドレスにおけるハイ
バイトのデータを再送開始アドレス格納メモリにストア
する。ステップS178においては、再送開始アドレスポイ
ンタAGAPTRのインクリメントを行う。ステップS180にお
いては、再送ポインタAGAPTRが再送開始アドレス格納メ
モリの終端まで進んだか否かの判断を行う。そして、再
送ポインタAGAPTRが再送開始アドレス格納メモリの終端
まで進むと、再送ポインタAGAPTRにはCOOOHをセットす
る(ステップS182)。
第22図(3)に示すステップS184ないしステップS188
においては、FIFOメモリにOOHをストアする。
においては、FIFOメモリにOOHをストアする。
ステップS190においては、エンコーダのポインタTMHP
TRをインクリメントする。このTMHPTRのインクリメント
については後述する。
TRをインクリメントする。このTMHPTRのインクリメント
については後述する。
ステップS192からステップS196においては、FIFOメモ
リに、800Hをストアする。
リに、800Hをストアする。
ステップS198においては、エンコーダのポインタTMHP
TRをインクリメントする。
TRをインクリメントする。
ステップS200ないしステップS216においては、ライン
ナンバーを入力し、ラインナンバーをFIFOメモリにスト
アする。すなわち、ステップS200においては、ラインナ
ンバーを入力する。ステップS202ないしステップS206に
おいては、ラインナンバーのハイバイトデータをFIFOメ
モリにストアする。ステップS208においては、エンコー
ダのポインタTMHPTRをインクリメントする。
ナンバーを入力し、ラインナンバーをFIFOメモリにスト
アする。すなわち、ステップS200においては、ラインナ
ンバーを入力する。ステップS202ないしステップS206に
おいては、ラインナンバーのハイバイトデータをFIFOメ
モリにストアする。ステップS208においては、エンコー
ダのポインタTMHPTRをインクリメントする。
第22図(4)に示すステップS210ないしステップS214
においては、ラインナンバーのローバイトデータをFIFO
メモリにストアする。ステップS216においては、エンコ
ーダのポインタTMHPTRをインクリメントする。
においては、ラインナンバーのローバイトデータをFIFO
メモリにストアする。ステップS216においては、エンコ
ーダのポインタTMHPTRをインクリメントする。
ステップS218ないしステップS230においては、符号化
データをFIFOメモリにストアする。
データをFIFOメモリにストアする。
まず、ステップS218においては、1バイトのデータが
符号化されたか否かを判断する。1バイトのデータが符
号化されると、そのデータを入力(ステップS220)し、
1バイトの符号化データをFIFOメモリにストアする(ス
テップS222ないしステップS226)。
符号化されたか否かを判断する。1バイトのデータが符
号化されると、そのデータを入力(ステップS220)し、
1バイトの符号化データをFIFOメモリにストアする(ス
テップS222ないしステップS226)。
ステップS228においては、エンコーダのポインタTMHP
TRをインクリメントする。ステップS230においては、1
ラインの符号化が終了したかを判断し、1ラインの符号
化が終了していないときには、ステップS218に進む。ま
た、1ラインの符号化が終了すると、ステップS232に進
む。
TRをインクリメントする。ステップS230においては、1
ラインの符号化が終了したかを判断し、1ラインの符号
化が終了していないときには、ステップS218に進む。ま
た、1ラインの符号化が終了すると、ステップS232に進
む。
第22図(5)に示すステップS232ないしステップS238
においては、ラインナンバーをインクリメントするか否
かをチェックし、インクリメントする必要がある場合
は、ラインナンバーのインクリメントを行う。ここで
は、1ライン毎にラインナンバーのインクリメントを行
う。
においては、ラインナンバーをインクリメントするか否
かをチェックし、インクリメントする必要がある場合
は、ラインナンバーのインクリメントを行う。ここで
は、1ライン毎にラインナンバーのインクリメントを行
う。
ステップS240ないしステップS248においては、再送要
求信号、すなわちPIS信号を受信したか否かを判断す
る。PIS信号を受信した場合には、NSF信号の受信を行
い、再送開始ラインナンバーを入力する。そして、モデ
ムのポインタTMDPTRに再送開始アドレスをセットし、そ
のアドレスのデータから送信を行う。ここで、フォール
バックの指示があった場合は、伝送スピードを落とす。
また、DCN信号を受信した場合は回線断とする。更に、
ある一定時間(例えば30秒)を経過してもNSF信号を検
出することができない場合も、回線断とする。
求信号、すなわちPIS信号を受信したか否かを判断す
る。PIS信号を受信した場合には、NSF信号の受信を行
い、再送開始ラインナンバーを入力する。そして、モデ
ムのポインタTMDPTRに再送開始アドレスをセットし、そ
のアドレスのデータから送信を行う。ここで、フォール
バックの指示があった場合は、伝送スピードを落とす。
また、DCN信号を受信した場合は回線断とする。更に、
ある一定時間(例えば30秒)を経過してもNSF信号を検
出することができない場合も、回線断とする。
ステップS250においては、1枚の原稿の符号化が終了
したか否かを判断する。1枚の原稿の符号化が終了した
場合には、ステップS252に進む。1枚の原稿の符合化が
未だ終了していない場合には、ステップS146に進む。
したか否かを判断する。1枚の原稿の符号化が終了した
場合には、ステップS252に進む。1枚の原稿の符合化が
未だ終了していない場合には、ステップS146に進む。
ステップS252およびステップS254においては、どちら
かバッファがフルであるか否かを判断する。バッファ
0、あるいはバッファ1のどちらかのバッファがフルの
場合は、ステップS146に進む。バッファ0、バッファ1
のいずれもバッファがフルでない場合には、ステップS2
56に進む。
かバッファがフルであるか否かを判断する。バッファ
0、あるいはバッファ1のどちらかのバッファがフルの
場合は、ステップS146に進む。バッファ0、バッファ1
のいずれもバッファがフルでない場合には、ステップS2
56に進む。
第22図(6)および同図(7)に示すステップS256な
いしステップS300においては、FIFOメモリに制御復帰信
号RTC(Return To Control)信号をストアする。
いしステップS300においては、FIFOメモリに制御復帰信
号RTC(Return To Control)信号をストアする。
まず、ステップS256ないしステップS260においては、
00HのデータをFIFOメモリにストアする。
00HのデータをFIFOメモリにストアする。
ステップS262においては、エンコーダのポインタTMHP
TRをインクリメントする。
TRをインクリメントする。
ステップS264ないしステップS268においては、80Hの
データをFIFOメモリにストアする。
データをFIFOメモリにストアする。
ステップS270においては、エンコーダのポインタTMHP
TRをインクリメントする。
TRをインクリメントする。
ステップS274ないしステップS304(第22図(7)参
照)およびステップS1088ないしステップS1128(第22図
(8),(9)参照)においては、EOLにラインナンバ
ーを追加した信号を103個だけFIFOメモリにストアして
いる。本実施例におけるEOLは、0が11個続き且つ1が
1個である信号とする。
照)およびステップS1088ないしステップS1128(第22図
(8),(9)参照)においては、EOLにラインナンバ
ーを追加した信号を103個だけFIFOメモリにストアして
いる。本実施例におけるEOLは、0が11個続き且つ1が
1個である信号とする。
ステップS1130においては、符号化が終了したので、
フラグMHENDに1をセットする。
フラグMHENDに1をセットする。
第22図(10)に示すステップS1132ないしステップS11
70においては、メモリ上にストアされているデータがモ
デムによりすべて送出されるのをウエイトしている。
70においては、メモリ上にストアされているデータがモ
デムによりすべて送出されるのをウエイトしている。
PIS信号を検出したときにはNSF信号の受信を行い、再
送開始ラインナンバーを入力する。そして、モデムのポ
インタTMDPTRに再送開始アドレスをセットし、そのアド
レスのデータからの送信を行う。ここで、フォールバッ
クの指示があった場合は、伝送スピードを落とす。ま
た、DCN信号を受信した場合は、エラー終了とする。更
に、30秒経過してもNSF信号を検出できない場合も、エ
ラー終了とする。
送開始ラインナンバーを入力する。そして、モデムのポ
インタTMDPTRに再送開始アドレスをセットし、そのアド
レスのデータからの送信を行う。ここで、フォールバッ
クの指示があった場合は、伝送スピードを落とす。ま
た、DCN信号を受信した場合は、エラー終了とする。更
に、30秒経過してもNSF信号を検出できない場合も、エ
ラー終了とする。
RTCをモデムより送出した後すなわちTRNENDが1にな
ってから1.5秒経過後にSED=0であれば、画像伝送が終
了したものと判断し、手順信号の送出へ向かう。これと
は逆に、1.5秒経過後にSED=1であれば、PIS信号のサ
ーチへ向かう。そして、2秒以内にPIS信号を検出した
ときには、誤り再送を行う。また、2秒経過してもPIS
信号を検出しないときには、画像伝送が終了したものと
判断して手順信号の送出へ向かう。
ってから1.5秒経過後にSED=0であれば、画像伝送が終
了したものと判断し、手順信号の送出へ向かう。これと
は逆に、1.5秒経過後にSED=1であれば、PIS信号のサ
ーチへ向かう。そして、2秒以内にPIS信号を検出した
ときには、誤り再送を行う。また、2秒経過してもPIS
信号を検出しないときには、画像伝送が終了したものと
判断して手順信号の送出へ向かう。
第22図(11)に示すステップS306ないしステップS326
は、送信中に再送要求信号(すなわちPIS信号)を検出
し、モデムのポインタTMHPTRを再送開始アドレスにセッ
トするときのサブルーチンである(ステップS248,ステ
ップS348,ステップS1166参照)。
は、送信中に再送要求信号(すなわちPIS信号)を検出
し、モデムのポインタTMHPTRを再送開始アドレスにセッ
トするときのサブルーチンである(ステップS248,ステ
ップS348,ステップS1166参照)。
再送開始アドレスのセットは、上述したように 1)REVRSフラグが0の場合 1−1)TMHPTR>TMDPTRであって、且つ再送アドレス<
TMDPTRのとき 1−2)TMHPTR>TMDPTR、且つ再送アドレス>TMHPTR、
且つ再送アドレス>TMHPTRのとき(この場合はREVRSに
1をセットする) 2)REVRSフラグが1の場合 TMDPTR>TMHPTRであって、且つ再送アドレス>TMHPTR
のときには、再送アドレスをモデムのポインタTMDPTRに
セットし(ステップS318)、リターンする(ステップS3
20)。それ以外はエラーとする。
TMDPTRのとき 1−2)TMHPTR>TMDPTR、且つ再送アドレス>TMHPTR、
且つ再送アドレス>TMHPTRのとき(この場合はREVRSに
1をセットする) 2)REVRSフラグが1の場合 TMDPTR>TMHPTRであって、且つ再送アドレス>TMHPTR
のときには、再送アドレスをモデムのポインタTMDPTRに
セットし(ステップS318)、リターンする(ステップS3
20)。それ以外はエラーとする。
第22図(12)に示すステップS328ないしステップS354
までは、エンコーダのポインタTMHPTRのインクリメント
を行う。
までは、エンコーダのポインタTMHPTRのインクリメント
を行う。
ここで、ステップS330においては、エンコーダのポイ
ンタTMHPTRをインクリメントする。そして、TMHPTRのハ
イバイトがインクリメントされないときには直ちにリタ
ーンするが、TMHPTRのハイバイトがインクリメントされ
たときはステップS334に進む。
ンタTMHPTRをインクリメントする。そして、TMHPTRのハ
イバイトがインクリメントされないときには直ちにリタ
ーンするが、TMHPTRのハイバイトがインクリメントされ
たときはステップS334に進む。
ステップS334ないしステップS338においては、エンコ
ーダのポインタTMHPTRが一周して、モデムのポインタTM
DPTRにあまり近づきすぎないように制御する。すなわ
ち、エンコーダのポインタTMHPTRが、モデムのポインタ
TMDPTRに4096以上離れているときには、リターンする。
このとき、エンコーダのポインタTMHPTRがFIFOメモリの
終端に達しているか否かをチェックし、FIFOメモリの終
端に達している場合には、エンコーダのポインタTMHPTR
に8400Hをセットする。
ーダのポインタTMHPTRが一周して、モデムのポインタTM
DPTRにあまり近づきすぎないように制御する。すなわ
ち、エンコーダのポインタTMHPTRが、モデムのポインタ
TMDPTRに4096以上離れているときには、リターンする。
このとき、エンコーダのポインタTMHPTRがFIFOメモリの
終端に達しているか否かをチェックし、FIFOメモリの終
端に達している場合には、エンコーダのポインタTMHPTR
に8400Hをセットする。
エンコーダのポインタTMHPTRがモデムのポインタTMDP
TRに4096以上離れていない場合は、符号化を中断してウ
ェイト状態に入る。このウェイトしている時、再送要求
信号(すなわち、PIS信号)を検出したか否かを判断す
る(ステップS340)。そして、PIS信号を検出した場合
には、伝送を中断し(ステップS342)、NSF信号の受信
を行う(ステップS344)。そして、再送開始ラインナン
バーを入力し(ステップS346)、モデムのポインタTMHP
TRに再送アドレスをセットする。
TRに4096以上離れていない場合は、符号化を中断してウ
ェイト状態に入る。このウェイトしている時、再送要求
信号(すなわち、PIS信号)を検出したか否かを判断す
る(ステップS340)。そして、PIS信号を検出した場合
には、伝送を中断し(ステップS342)、NSF信号の受信
を行う(ステップS344)。そして、再送開始ラインナン
バーを入力し(ステップS346)、モデムのポインタTMHP
TRに再送アドレスをセットする。
ここで、フォールバックの指示があった場合は、伝送
スピードを落とす。また、DCN信号を受信した場合は、
回線断とする。更に、ある一定時間(例えば30秒)経過
してもNSF信号を検出することができないときも、回線
断とする。
スピードを落とす。また、DCN信号を受信した場合は、
回線断とする。更に、ある一定時間(例えば30秒)経過
してもNSF信号を検出することができないときも、回線
断とする。
第23図に示すフローチャートは、符号化されたデータ
の伝送処理(すなわち、インタラプト処理)に関する詳
細な制御過程を示す。本実施例では、信号線22aにパル
ス(すなわち、バイトデータ要求パルス)が発生する
と、このインタラプト処理が、実行される。
の伝送処理(すなわち、インタラプト処理)に関する詳
細な制御過程を示す。本実施例では、信号線22aにパル
ス(すなわち、バイトデータ要求パルス)が発生する
と、このインタラプト処理が、実行される。
ここでの主な制御は、FIFOメモリに格納されたデータ
を順次読み出し(ステップS370ないしステップS376)、
P/S変換回路22に出力する(ステップS380ないしステッ
プS386,ステップS390ないしステップS396)ことであ
る。このときに、モデムのポインタTMDPTRがエンコーダ
のポインタを追い越さない様に制御する。すなわち、符
号化されたデータを送出中に00H,80Hのデータを検出す
ると、前述の如く、エンコーダのポインタTMHPTRがモデ
ムのポインタより、ある一定量先にいっていない場合は
フィルを送出して符号化が進むのを待期する(ステップ
S380ないしステップS392,ステップS404ないしステップS
410)。ここで、MHENDが1のとき(すなわち、1枚の原
稿の符号化がすべて終了したとき)はこの限りではな
い。モデムのポインタがFIFOメモリの終端まできたとき
は、モデムのポインタTMDPTRをFIFOメモリの先頭アドレ
ス8400Hにセットする(ステップS398,S400)。
を順次読み出し(ステップS370ないしステップS376)、
P/S変換回路22に出力する(ステップS380ないしステッ
プS386,ステップS390ないしステップS396)ことであ
る。このときに、モデムのポインタTMDPTRがエンコーダ
のポインタを追い越さない様に制御する。すなわち、符
号化されたデータを送出中に00H,80Hのデータを検出す
ると、前述の如く、エンコーダのポインタTMHPTRがモデ
ムのポインタより、ある一定量先にいっていない場合は
フィルを送出して符号化が進むのを待期する(ステップ
S380ないしステップS392,ステップS404ないしステップS
410)。ここで、MHENDが1のとき(すなわち、1枚の原
稿の符号化がすべて終了したとき)はこの限りではな
い。モデムのポインタがFIFOメモリの終端まできたとき
は、モデムのポインタTMDPTRをFIFOメモリの先頭アドレ
ス8400Hにセットする(ステップS398,S400)。
また、符号化がすべて終了(MHEND=1)し、モデム
が符号化したデータを全て送出(TMHPTR=TMDPTR)した
とき(ステップS364)は、TRNENDに1をセットし(ステ
ップS366)、符号化されたデータの伝送がすべて終了し
たことをメイン処理ルーチン(符号化処理ルーチン)に
知らせる。
が符号化したデータを全て送出(TMHPTR=TMDPTR)した
とき(ステップS364)は、TRNENDに1をセットし(ステ
ップS366)、符号化されたデータの伝送がすべて終了し
たことをメイン処理ルーチン(符号化処理ルーチン)に
知らせる。
§15 受信側装置のブロック構成(第24図使用) 第24図は、本発明を適用したファクシミリ装置の受信
側の構成を示すブロック図である。
側の構成を示すブロック図である。
誤り再送を行うための条件およびフォールバックを行
うための条件については、既に詳述してあるので、ここ
では述べない。実際の画信号の受信に入った後の処理に
ついてのみ以下に述べていく。
うための条件については、既に詳述してあるので、ここ
では述べない。実際の画信号の受信に入った後の処理に
ついてのみ以下に述べていく。
第24図において、40は第19図に示した2と同じ網制御
装置(NCU)である。また、40aは電話回線を示す。
装置(NCU)である。また、40aは電話回線を示す。
42は、第19図に示す4と同様のハイブリッド回路であ
る。信号線54aに送信された信号は、信号線40bを通り、
網制御装置40を介して、電話回線40aに送出される。ま
た、相手側ファクシミリ装置から送られてきた信号は、
網制御装置40を介した後、信号線42aに出力される。
る。信号線54aに送信された信号は、信号線40bを通り、
網制御装置40を介して、電話回線40aに送出される。ま
た、相手側ファクシミリ装置から送られてきた信号は、
網制御装置40を介した後、信号線42aに出力される。
44は、信号線42aの信号を入力し、信号が有るか否か
を検出する回路である。−43dBm以上の信号を受信して
いるときは、信号線44aに信号レベル「1」の信号を出
力し、−43dBm未満の信号を受信しているときは、信号
線44aに信号レベル「0」の信号を出力する。
を検出する回路である。−43dBm以上の信号を受信して
いるときは、信号線44aに信号レベル「1」の信号を出
力し、−43dBm未満の信号を受信しているときは、信号
線44aに信号レベル「0」の信号を出力する。
46は、公知のCCITT勧告V27ter(差動位相変調)に基
づいた復調を行う復調器である。復調器46は、信号線42
aの信号を入力し、復調を行い、復調データを信号線46a
に出力する。
づいた復調を行う復調器である。復調器46は、信号線42
aの信号を入力し、復調を行い、復調データを信号線46a
に出力する。
48は、シリアルデータをパラレルデータに変換するシ
リアル−パラレル変換回路である(以下、S/P変換回路
と略す)。このS/P変換回路48は、8ビットのパラレル
データが揃うと信号線48aにパルスを発生し、受信デー
タを信号線48bに出力する。制御回路66は、この信号線4
8aにパルスが発生したことを検出することにより、1バ
イトのデータを受信したことを認識する。
リアル−パラレル変換回路である(以下、S/P変換回路
と略す)。このS/P変換回路48は、8ビットのパラレル
データが揃うと信号線48aにパルスを発生し、受信デー
タを信号線48bに出力する。制御回路66は、この信号線4
8aにパルスが発生したことを検出することにより、1バ
イトのデータを受信したことを認識する。
50は、信号線66bにパルスが発生した時、信号線50aに
NSF信号(第17図参照)を送出する回路である。NSF信号
には、ラインナンバーが含まれている。このラインナン
バーには、信号線66aに出力されている値をセットす
る。NSF信号にはフォールバックの情報が含まれてい
る。このフォールバックの情報は、信号線66hに出力さ
れる。そして、信号線66hが「0」レベルのときにはフ
ォールバックの指示が行われず、信号線66hが「1」レ
ベルのときにフォールバックが指示される。NSF信号送
出回路50は、NSF信号の送出が終了すると、信号線50bに
パルスを発生する。
NSF信号(第17図参照)を送出する回路である。NSF信号
には、ラインナンバーが含まれている。このラインナン
バーには、信号線66aに出力されている値をセットす
る。NSF信号にはフォールバックの情報が含まれてい
る。このフォールバックの情報は、信号線66hに出力さ
れる。そして、信号線66hが「0」レベルのときにはフ
ォールバックの指示が行われず、信号線66hが「1」レ
ベルのときにフォールバックが指示される。NSF信号送
出回路50は、NSF信号の送出が終了すると、信号線50bに
パルスを発生する。
52は、再送要求信号(すなわち、本実施例においては
PIS信号)を送出する回路である。換言すれば、信号線6
6cにパルスが発生したとき、信号線52aにPIS信号(462H
zの信号を3秒間)を送出する回路である。PIS信号の送
出が終了すると、信号線52bにパルスを発生する。
PIS信号)を送出する回路である。換言すれば、信号線6
6cにパルスが発生したとき、信号線52aにPIS信号(462H
zの信号を3秒間)を送出する回路である。PIS信号の送
出が終了すると、信号線52bにパルスを発生する。
54は、信号線50aの信号と信号線52aの信号を入力し、
加算した結果を信号線54aに出力する加算回路である。
加算した結果を信号線54aに出力する加算回路である。
56は、相手側ファクシミリ装置から送られてきたデー
タを復調し、復調データをストアするために使用するFI
FOメモリである。このFIFOメモリは送信側のFIFOメモリ
(第19図の18参照)と同じである。
タを復調し、復調データをストアするために使用するFI
FOメモリである。このFIFOメモリは送信側のFIFOメモリ
(第19図の18参照)と同じである。
一方、復号器はこのFIFOメモリにストアされたデータ
を読み出し、復号し、ダブルバッファ回路62を経て、記
録を行う。信号線66cないし信号線68eを用いて、復調し
たデータをFIFOメモリに書き込む。信号線66cに(ライ
ト)パルスが発生したとき、信号線66dに出力されてい
る番地に信号線66eに出力されているバイトデータをス
トアする。
を読み出し、復号し、ダブルバッファ回路62を経て、記
録を行う。信号線66cないし信号線68eを用いて、復調し
たデータをFIFOメモリに書き込む。信号線66cに(ライ
ト)パルスが発生したとき、信号線66dに出力されてい
る番地に信号線66eに出力されているバイトデータをス
トアする。
また、信号線66f,信号線68g,信号線56aの3本の信号
線により、FIFOメモリにストアされているデータを読み
出す。信号線66fに(リード)パルスが発生すると、信
号線66gに出力されている番地のデータを信号線56aに出
力する。本実施例においては、FIFOメモリのアドレス
は、8500HないしAFFFHである。
線により、FIFOメモリにストアされているデータを読み
出す。信号線66fに(リード)パルスが発生すると、信
号線66gに出力されている番地のデータを信号線56aに出
力する。本実施例においては、FIFOメモリのアドレス
は、8500HないしAFFFHである。
58は、正しく受信した最新ラインナンバーを格納して
おくラインナンバー格納メモリである。このラインナン
バー格納メモリ58にラインナンバーを書き込む場合は、
ラインナンバーを信号線66hに出力し、信号線66iに(ラ
イト)パルスを発生する。一方、正しく受信した最新の
ラインナンバーを読み出す場合は、信号線66jに(リー
ド)パルスを発生すると、正しく受信した最新のライン
ナンバーが信号線66hに出力される。
おくラインナンバー格納メモリである。このラインナン
バー格納メモリ58にラインナンバーを書き込む場合は、
ラインナンバーを信号線66hに出力し、信号線66iに(ラ
イト)パルスを発生する。一方、正しく受信した最新の
ラインナンバーを読み出す場合は、信号線66jに(リー
ド)パルスを発生すると、正しく受信した最新のライン
ナンバーが信号線66hに出力される。
60は、復調されたデータをFIFOメモリから読み出し、
復号したデータを信号線60cに出力する復号器である。
復調された1バイトのデータを復号する準備が完了する
と、信号線60aにバイトデータ要求パルスを発生する。
そのパルスが発生されたとき、時制御回路66はFIFOメモ
リから1バイトの復調されたデータを読み出し、信号線
66kに出力する。復号器60は、1ラインの復号が終了す
ると、信号線60bにパルスを発生する。そして、1ライ
ンの復号データを信号線60cに出力する。
復号したデータを信号線60cに出力する復号器である。
復調された1バイトのデータを復号する準備が完了する
と、信号線60aにバイトデータ要求パルスを発生する。
そのパルスが発生されたとき、時制御回路66はFIFOメモ
リから1バイトの復調されたデータを読み出し、信号線
66kに出力する。復号器60は、1ラインの復号が終了す
ると、信号線60bにパルスを発生する。そして、1ライ
ンの復号データを信号線60cに出力する。
62は、一方のバッファ内にある画信号を記録している
間に、他方のバッファメモリに次のラインの画信号が書
き込まれるようにするためのダブルバッファ回路であ
る。このバッファは、送信機のダブルバッファ(第12図
の12参照)と同じである。2本のバッファはBUF0(バッ
ファ0),BUF1(バッファ1)と呼ぶ。このバッファBUF
Oは画像データが詰まっているときには、信号線62a(バ
ッファ0フル)に信号レベル「1」の信号を出力する。
BUF0のバッファに画像データが詰まっていないときに
は、信号線62a(バッファ0フル)に信号レベル「0」
の信号を出力する。
間に、他方のバッファメモリに次のラインの画信号が書
き込まれるようにするためのダブルバッファ回路であ
る。このバッファは、送信機のダブルバッファ(第12図
の12参照)と同じである。2本のバッファはBUF0(バッ
ファ0),BUF1(バッファ1)と呼ぶ。このバッファBUF
Oは画像データが詰まっているときには、信号線62a(バ
ッファ0フル)に信号レベル「1」の信号を出力する。
BUF0のバッファに画像データが詰まっていないときに
は、信号線62a(バッファ0フル)に信号レベル「0」
の信号を出力する。
また、BUF1のバッファに画像データが詰まっていると
きには、信号線62b(バッファ1フル)に信号レベル
「1」の信号を出力する。BUF1のバッファに画像データ
が詰まっていないときには、信号線62b(バッファ1フ
ル)に信号レベル「0」の信号を出力する。
きには、信号線62b(バッファ1フル)に信号レベル
「1」の信号を出力する。BUF1のバッファに画像データ
が詰まっていないときには、信号線62b(バッファ1フ
ル)に信号レベル「0」の信号を出力する。
後述する制御回路66は、バッファが空であるのを認識
してどのバッファにデータを書き込むべきかを指定し
(すなわち、信号線66mが信号レベル「0」のときは、
バッファ0にデータを書き込む;信号線66mが信号レベ
ル「1」のときは、バッファ1にデータを書き込む)、
その後、記録データを信号線66nに出力し、信号線66lに
(ライト)パルスを発生する。
してどのバッファにデータを書き込むべきかを指定し
(すなわち、信号線66mが信号レベル「0」のときは、
バッファ0にデータを書き込む;信号線66mが信号レベ
ル「1」のときは、バッファ1にデータを書き込む)、
その後、記録データを信号線66nに出力し、信号線66lに
(ライト)パルスを発生する。
ダブルバッファ回路62は、指定されたバッファのバッ
ファフルに1をセットする。
ファフルに1をセットする。
一方、記録装置64は、あるバッファに格納されている
ラインデータの記録が終了すると、信号線64aに記録要
求パルスを発生する。
ラインデータの記録が終了すると、信号線64aに記録要
求パルスを発生する。
また、ダブルバッファ回路62は、記録要求パルスを検
出したとき、バッファにデータがつまっていた場合は、
記録データを信号線62cに出力する。バッファのデータ
をすべて記録装置64に出力すると、そのバッファに対応
するバッファフルを落とす。ここで、使用するバッファ
は、バッファ0,バッファ1,バッファ0,バッファ1と交互
である。
出したとき、バッファにデータがつまっていた場合は、
記録データを信号線62cに出力する。バッファのデータ
をすべて記録装置64に出力すると、そのバッファに対応
するバッファフルを落とす。ここで、使用するバッファ
は、バッファ0,バッファ1,バッファ0,バッファ1と交互
である。
64は記録装置であり、記録の準備が完了すると、信号
線64aに記録要求パルスを発生する。そして、信号線62c
に出力されている記録データを入力し、記録を行う。
線64aに記録要求パルスを発生する。そして、信号線62c
に出力されている記録データを入力し、記録を行う。
66は制御回路であり、次に述べる項目§16においてそ
の動作を詳述する。
の動作を詳述する。
§16 受信側装置における制御回路の動作説明(第25図
および第25図使用) 第24図に示す制御回路66は以下に示す制御を行う。
および第25図使用) 第24図に示す制御回路66は以下に示す制御を行う。
伝送データの受信は、記述のインタラプトルーチンに
より処理し、復号化はメインルーチンにより処理する。
より処理し、復号化はメインルーチンにより処理する。
データの受信を行うために、信号線48aにパルスが発
生する毎に1バイトのデータを入力し、FIFOメモリにス
トアする。このときモデムのポインタRMDPTRを順次イン
クリメントする。一方、モデムのポインタRMDPTRがFIFO
メモリの終端まで達すると、モデムのポインタをFIFOメ
モリの先端にセットする。このとき、REVRSフラグに1
をセットする。
生する毎に1バイトのデータを入力し、FIFOメモリにス
トアする。このときモデムのポインタRMDPTRを順次イン
クリメントする。一方、モデムのポインタRMDPTRがFIFO
メモリの終端まで達すると、モデムのポインタをFIFOメ
モリの先端にセットする。このとき、REVRSフラグに1
をセットする。
第25図は、復調されたデータの受信(すなわち、イン
タラプト処理)に関する詳細な制御手順を示すフローチ
ャートである。
タラプト処理)に関する詳細な制御手順を示すフローチ
ャートである。
信号線48aにパルスが発生すると、インタラプト処理
がスタートする(ステップS600)。ステップS602ないし
ステップS606においては、復調データを入力し、FIFOメ
モリにストアする。
がスタートする(ステップS600)。ステップS602ないし
ステップS606においては、復調データを入力し、FIFOメ
モリにストアする。
ステップS608においては、モデムのポインタRMDPTRを
インクリメントする。
インクリメントする。
ステップS610においては、モデムのポインタがFIFOメ
モリの終端まできたか否かを判断し、FIFOの終端までき
ているときには、モデムのポインタRMDPTRに8400Hをセ
ットし、そしてREVRSフラグを1にセットする。
モリの終端まできたか否かを判断し、FIFOの終端までき
ているときには、モデムのポインタRMDPTRに8400Hをセ
ットし、そしてREVRSフラグを1にセットする。
メイン処理(復号処理)過程の主な処理内容は、まず
ライン終端符合EOLのサーチをすることである。EOLに後
続する2バイトはラインナンバーを示している。ライン
ナンバーが前回と比べて3未満だけインクリメントされ
ている場合は、画像受信が良好であると判断する。この
とき、ラインナンバーは新しいラインナンバーを受信す
る毎にアップデートされていく。従って、ラインナンバ
ーが前回より3つ以上大きい場合は、画像受信は良好で
ないと判断する。そして、PIS信号,再送開始ラインナ
ンバーが格納されているNSF信号を送信側装置に送出す
る。この時、上述したように、フォールバック等の制御
を行う。そして、受信側装置では、そのラインナンバー
からの受信を行う。
ライン終端符合EOLのサーチをすることである。EOLに後
続する2バイトはラインナンバーを示している。ライン
ナンバーが前回と比べて3未満だけインクリメントされ
ている場合は、画像受信が良好であると判断する。この
とき、ラインナンバーは新しいラインナンバーを受信す
る毎にアップデートされていく。従って、ラインナンバ
ーが前回より3つ以上大きい場合は、画像受信は良好で
ないと判断する。そして、PIS信号,再送開始ラインナ
ンバーが格納されているNSF信号を送信側装置に送出す
る。この時、上述したように、フォールバック等の制御
を行う。そして、受信側装置では、そのラインナンバー
からの受信を行う。
画像データを正しく受信しているときは、1ラインの
画像データが揃う毎にダブルバッファに出力し、記録を
行う。ダブルバッファへの出力は、バッファ0,バッファ
1と交互に行う。
画像データが揃う毎にダブルバッファに出力し、記録を
行う。ダブルバッファへの出力は、バッファ0,バッファ
1と交互に行う。
エンコーダのポインタがFIFOの終端に至すると、エン
コーダのポインタをFIFOの先頭にセットする。このと
き、REVRSフラグを0にセットする。
コーダのポインタをFIFOの先頭にセットする。このと
き、REVRSフラグを0にセットする。
第26図(1)〜(4)は復号処理過程(メイン処理)
を詳細に示すフローチャートである。
を詳細に示すフローチャートである。
第26図(1)に示すステップS620ないしステップS630
は、各種のイニシャライズを表している。
は、各種のイニシャライズを表している。
ステップS620においては、モデムのポインタRMDPTRに
8400Hをセットする。
8400Hをセットする。
ステップS622においては、エンコーダのポインタRMHP
TRに8400Hをセットする。
TRに8400Hをセットする。
ステップS624においては、フラグBAF(いま、どちら
のバッファに対して記録データをストアしようとしてい
るかというフラグ)に1をセットする。
のバッファに対して記録データをストアしようとしてい
るかというフラグ)に1をセットする。
ステップS626においては、モデムのポインタがFIFOの
終端から先頭に戻ったことを表すフラグREVRSに0をセ
ットする。
終端から先頭に戻ったことを表すフラグREVRSに0をセ
ットする。
ステップS628ないしステップS630においては、ライン
ナンバーをイニシャライズ(0101Hにセット)する。
ナンバーをイニシャライズ(0101Hにセット)する。
ステップS632ないしステップS640においてはEOLを見
つけたか否かを判断する。EOLを見つけた場合は、ステ
ップS642に進む。
つけたか否かを判断する。EOLを見つけた場合は、ステ
ップS642に進む。
ステップS634ないしステップS638においては、FIFOメ
モリから1バイトの復調データを入力する。
モリから1バイトの復調データを入力する。
ステップS640においては、エンコードのポインタをイ
ンクリメントする。これに関しては後述する(ステップ
S720ないしステップS734参照)。
ンクリメントする。これに関しては後述する(ステップ
S720ないしステップS734参照)。
ステップS642ないしステップS654においては、制御復
帰信号RTC信号を検出したか否かを判断する。ステップS
642においては、RTC信号の可能性があるか、すなわち、
EOLに続く2バイトデータのデータを無視した後のデー
タがEOLであるか否かを判断する。RTC信号の可能性があ
る場合には、ステップS644ないしステップS652によりRT
C信号を検出したかを判断する。RTC信号を検出すると、
画像受信を終了する(ステップS564)。ここで、RTC信
号の検出としては、例えば、「EOL」に続いて「0」が1
1個続いた後に「1」を2回検出したときとする。この
場合も、EOLを検出する毎にその後に続く2バイトのデ
ータを無視する。
帰信号RTC信号を検出したか否かを判断する。ステップS
642においては、RTC信号の可能性があるか、すなわち、
EOLに続く2バイトデータのデータを無視した後のデー
タがEOLであるか否かを判断する。RTC信号の可能性があ
る場合には、ステップS644ないしステップS652によりRT
C信号を検出したかを判断する。RTC信号を検出すると、
画像受信を終了する(ステップS564)。ここで、RTC信
号の検出としては、例えば、「EOL」に続いて「0」が1
1個続いた後に「1」を2回検出したときとする。この
場合も、EOLを検出する毎にその後に続く2バイトのデ
ータを無視する。
ステップS644ないしステップS648においては、FIFOメ
モリから1バイトの復調データを入力する。
モリから1バイトの復調データを入力する。
ステップS650においては、エンコーダのポインタRMHP
TRをインクリメントする。ここで、RTC信号の検出の可
能性がない場合、すなわち、EOLに続く2バイトのデー
タを無視した後のデータがEOLでないものを検出したと
きには、ステップS656に進む。
TRをインクリメントする。ここで、RTC信号の検出の可
能性がない場合、すなわち、EOLに続く2バイトのデー
タを無視した後のデータがEOLでないものを検出したと
きには、ステップS656に進む。
ステップS656では、EOL信号に続く2バイトのデー
タ、すなわち、今回受信したラインナンバーを入力す
る。ステップS658,ステップS660においては、最新の正
しく受信したラインナンバーを入力する。
タ、すなわち、今回受信したラインナンバーを入力す
る。ステップS658,ステップS660においては、最新の正
しく受信したラインナンバーを入力する。
ステップS662においては、今回受信したラインナンバ
ーが正しく受信した最新のラインナンバーより3以上大
きいか、すなわち、画像受信エラーが発生したか否かを
判断する。今回受信したラインナンバーが正しく受信し
た最新のラインナンバーより3以上大きい場合、すなわ
ち、画像受信エラーが発生した場合は、ステップS698に
進む。
ーが正しく受信した最新のラインナンバーより3以上大
きいか、すなわち、画像受信エラーが発生したか否かを
判断する。今回受信したラインナンバーが正しく受信し
た最新のラインナンバーより3以上大きい場合、すなわ
ち、画像受信エラーが発生した場合は、ステップS698に
進む。
今回受信したラインナンバーが正しく受信した最新の
ラインナンバーより3未満だけ大きい場合、すなわち画
像受信が良好な場合は、ステップS664に進む。
ラインナンバーより3未満だけ大きい場合、すなわち画
像受信が良好な場合は、ステップS664に進む。
ステップS664およびステップS666においては、今回受
信したラインナンバーをラインナンバー格納メモリ58に
ストアする。
信したラインナンバーをラインナンバー格納メモリ58に
ストアする。
第26図(2)に示すステップS668ないしステップS680
においては、復調データを入力し、デコードを行い、1
ラインの記録データを作成する。
においては、復調データを入力し、デコードを行い、1
ラインの記録データを作成する。
ステップS668ないしステップS672においては、FIFOメ
モリから1バイトの復調データを入力する。ステップS6
74においては、エンコーダのポインタRMHPTRをインクリ
メントする。
モリから1バイトの復調データを入力する。ステップS6
74においては、エンコーダのポインタRMHPTRをインクリ
メントする。
復号器がバイトデータを要求すると(ステップS67
6)、1バイトのデータが復号器に送出される(ステッ
プS678)。そして、ステップS680においては、1ライン
のデコードが終了したか否かを判断する。1ラインのデ
コードが未だ終了していないときには、ステップS668に
進む。これに対し、1ラインのデコードが終了している
ときには、ステップS682に進む。
6)、1バイトのデータが復号器に送出される(ステッ
プS678)。そして、ステップS680においては、1ライン
のデコードが終了したか否かを判断する。1ラインのデ
コードが未だ終了していないときには、ステップS668に
進む。これに対し、1ラインのデコードが終了している
ときには、ステップS682に進む。
ステップS682においては、1ラインの復号化データを
入力し、該当するバッファをセレクトしそのバッファに
出力する(ステップS684ないしステップS696)。バッフ
ァに1ラインのデータを書き込む時には、バッファ0,バ
ッファ1を交互に選択する。そして、ステップS632に進
み、次のラインのデコードを行う。
入力し、該当するバッファをセレクトしそのバッファに
出力する(ステップS684ないしステップS696)。バッフ
ァに1ラインのデータを書き込む時には、バッファ0,バ
ッファ1を交互に選択する。そして、ステップS632に進
み、次のラインのデコードを行う。
画像受信が良好でない場合には、第26図(3)に示す
ステップS698に進む。まず、PIS信号を送信し(ステッ
プS698ないしステップS700)、送信側装置の伝送を中断
させる。その後、最新の正しく受信したラインナンバー
に1を加えたラインナンバーをNSF信号にセットし、NSF
信号の送信を行う(ステップS702ないしステップS70
6)。このとき、前述したように、フォールバック等の
制御も併せて行う。そして、モデムのポインタRMDPTRに
8400H,エンコーダのポインタRMHPTRに8400H,BAFに1,REV
RSに0をセットし、各種イニシャライズを行い、再び画
像受信を行う。
ステップS698に進む。まず、PIS信号を送信し(ステッ
プS698ないしステップS700)、送信側装置の伝送を中断
させる。その後、最新の正しく受信したラインナンバー
に1を加えたラインナンバーをNSF信号にセットし、NSF
信号の送信を行う(ステップS702ないしステップS70
6)。このとき、前述したように、フォールバック等の
制御も併せて行う。そして、モデムのポインタRMDPTRに
8400H,エンコーダのポインタRMHPTRに8400H,BAFに1,REV
RSに0をセットし、各種イニシャライズを行い、再び画
像受信を行う。
第26図(4)に示すステップS720ないしステップS734
は、エンコーダのポインタRMHPTRのインクリメントする
サブルーチンである。エンコーダのポインタRMHPTRをイ
ンクリメントする時、モデムのポインタRMDPTRを追い越
さないように制御する。必要がある(ステップS722ない
しステップS724)。
は、エンコーダのポインタRMHPTRのインクリメントする
サブルーチンである。エンコーダのポインタRMHPTRをイ
ンクリメントする時、モデムのポインタRMDPTRを追い越
さないように制御する。必要がある(ステップS722ない
しステップS724)。
ステップS726においては、エンコーダのポインタRMHP
TRをインクリメントする。エンコーダのポインタがFIFO
メモリの終端に達した場合は、エンコーダのポインタに
FIFOメモリの先頭アドレスをセットし、REVRSフラグに
0をセットする(ステップS728ないしステップS732)。
TRをインクリメントする。エンコーダのポインタがFIFO
メモリの終端に達した場合は、エンコーダのポインタに
FIFOメモリの先頭アドレスをセットし、REVRSフラグに
0をセットする(ステップS728ないしステップS732)。
また、制御を行っている最中にも各種のタイマーが作
動しており、例えば、タイムオーバーになった場合に
は、回線断となる。
動しており、例えば、タイムオーバーになった場合に
は、回線断となる。
§17 その他の実施例 自動発信機能を備えたファクシミリ装置を構成する場
合、画像伝送が失敗したときには、他の回線を選択して
自動発信を行うよう制御することも可能である。
合、画像伝送が失敗したときには、他の回線を選択して
自動発信を行うよう制御することも可能である。
また、これまで述べてきた実施例では、原稿画像を複
数のライン情報に分割して伝送を行っているが、ブロッ
クごとの複数のエリアに分割して得たエリア情報を一単
位として伝送することも可能である。
数のライン情報に分割して伝送を行っているが、ブロッ
クごとの複数のエリアに分割して得たエリア情報を一単
位として伝送することも可能である。
[効果] 以上説明した通り本発明によれば、受信側装置から受
信した手順信号に基づいて、受信側装置が誤り再送要求
機能を有するか否かを判別する判別手段の判別結果と、
オペレータの操作に従って誤り再送機能のオンまたはオ
フを設定する設定手段の設定とに基づいて、(イ)受信
側装置が誤り再送要求機能を有し、かつ、前記設定手段
で誤り再送機能をオンする設定がなされているときに
は、誤り再送を許可して画像データの送信制御を行い、
(ロ)受信側装置が誤り再送要求機能を有さず、また
は、前記設定手段で誤り再送をオフする設定がなされて
いるときには、誤り再送を禁止する構成としてあるの
で、予め回線状態が良好であることが判っている場合に
は誤り再送機能をオフ設定しておくことにより通信時間
を短くすることができ、他方、回線状態の良否が不明な
公衆回線等を使用する際には誤り再送機能をオン設定し
ておくことにより受信側装置の機能に合わせて誤り再送
を実行することができるので、誤り画像データの再送を
必要に応じて効率よくかつ適確に行うことが可能とな
る。
信した手順信号に基づいて、受信側装置が誤り再送要求
機能を有するか否かを判別する判別手段の判別結果と、
オペレータの操作に従って誤り再送機能のオンまたはオ
フを設定する設定手段の設定とに基づいて、(イ)受信
側装置が誤り再送要求機能を有し、かつ、前記設定手段
で誤り再送機能をオンする設定がなされているときに
は、誤り再送を許可して画像データの送信制御を行い、
(ロ)受信側装置が誤り再送要求機能を有さず、また
は、前記設定手段で誤り再送をオフする設定がなされて
いるときには、誤り再送を禁止する構成としてあるの
で、予め回線状態が良好であることが判っている場合に
は誤り再送機能をオフ設定しておくことにより通信時間
を短くすることができ、他方、回線状態の良否が不明な
公衆回線等を使用する際には誤り再送機能をオン設定し
ておくことにより受信側装置の機能に合わせて誤り再送
を実行することができるので、誤り画像データの再送を
必要に応じて効率よくかつ適確に行うことが可能とな
る。
また、オペレータの設定で誤り再送を禁止するので、
回線状態がかなり悪いことが分かっている相手先との通
信において、回線状態が悪いにもかかわらず誤り再送が
自動的に選択されてしまい、何度誤り再送を行ってもエ
ラーが収束しないという無駄な通信を行わずに済む。
回線状態がかなり悪いことが分かっている相手先との通
信において、回線状態が悪いにもかかわらず誤り再送が
自動的に選択されてしまい、何度誤り再送を行ってもエ
ラーが収束しないという無駄な通信を行わずに済む。
第1図はHDLCのフレームフォーマットを示す図、 第2図は第1図に示したHDLCフレームデータを用いて誤
り再送を行なった具体例を示す図、 第3図は2つのHDLCフレームを示す図、 第4図は回線に遅延があった場合のHDLCフレームの伝送
例を示す図、 第5図は従来の誤り再送方式において受信側装置がトレ
ーニング信号の受信に失敗したときの状態を示す模式
図、 第6図(1)〜(3)はトレーニング信号および画信号
の受信について説明する波形図、 第7図は従来から知られているトレーニング受信/画信
号受信の制御手順を示すフローチャート、 第8図は本発明の一実施例による制御手順を説明する模
式図、 第9図(1)〜(7)はラインナンバーの具体例を示す
ビット構成図、 第10図は符号化したデータおよび各ラインナンバーに対
応した再送開始アドレスをメモリに格納した例を示す
図、 第11図は本実施例によるファクシミリ装置の送信側構成
を示すブロック図、 第12図は第11図に示した制御回路76が実行すべき制御手
順を示すフローチャート、 第13図(1)および(2)はFIFOメモリと各種ポインタ
との関係を説明する図、 第14図は各伝送スピードにおいて3秒間に送出されるビ
ット数およびバイト数を示す図、 第15図(1)および(2)はFIFOメモリと各種ポインタ
との関係を示す図、 第16図はフォールバックを伴った誤り再送を行う場合に
着目した画像受信の制御例を示すフローチャート、 第17図は受信側から送信側に対して再送開始アドレスお
よびフォールバックの有無情報を連絡するための300b/S
の信号の一例を示す図、 第18図(1)〜(3)は再送開始アドレスのセット方法
を説明する図、 第19図は本発明を適用したファクシミリ装置における送
信側の一実施例を示すブロック図、 第20図は再送開始アドレス格納メモリを示す構成図、 第21図は第19図に示した制御回路30の概略符号化処理
(すなわち、メイン処理の概略)を示すフローチャー
ト、 第22図(1)〜(12)は第19図に示した制御回路30の詳
細符号化処理(すなわち、メイン処理の詳細)を示すフ
ローチャート、 第23図は第19図に示した制御回路30が制御する符号化デ
ータの伝送手順(すなわち、インタラプト処理)を示す
フローチャート、 第24図は本発明を適用したファクシミリ装置における受
信側の一実施例を示すブロック図、 第25図は第24図に示した制御回路66が制御する復調デー
タに受信処理(すなわち、インタラプト処理)を示すフ
ローチャート、 第26図(1)〜(4)は第24図に示した制御回路66が制
御する復号処理(すなわち、メイン処理)を示すフロー
チャートである。 2…NCU、4…ハイブリッド回路、6…再送要求信号検
出回路、8…バイナリー信号受信回路、10…読取装置、
12…ダブルバッファ回路、14…ラインナンバーのカウン
タ回路、16…符号化回路、18…FIFOメモリ、20…再送開
始アドレス格納メモリ、22…P/S変換回路、24…変調
器、26…DCN信号送出回路、28…加算回路、30…制御回
路、40…NCU、42…ハイブリッド回路、44…信号有無検
出回路、46…復調器、48…S/P変換回路、50…NSF信号送
出回路、52…再送要求信号送出回路、54…加算回路、56
…FIFOメモリ、58…ラインナンバー格納メモリ、60…復
号器、62…ダブルバッファ回路、64…記録装置、66…制
御回路、67…NCU、68…ハイブリッド回路、69…バイナ
リ信号送出回路、70…トーナル信号送出回路、71…加算
回路、72…トーナル信号検出回路、73…バイナリ信号検
出回路、74…スタートボタン、75…誤り再送モード選択
スイッチ、76…制御回路、77…モード変換通知音発生回
路。
り再送を行なった具体例を示す図、 第3図は2つのHDLCフレームを示す図、 第4図は回線に遅延があった場合のHDLCフレームの伝送
例を示す図、 第5図は従来の誤り再送方式において受信側装置がトレ
ーニング信号の受信に失敗したときの状態を示す模式
図、 第6図(1)〜(3)はトレーニング信号および画信号
の受信について説明する波形図、 第7図は従来から知られているトレーニング受信/画信
号受信の制御手順を示すフローチャート、 第8図は本発明の一実施例による制御手順を説明する模
式図、 第9図(1)〜(7)はラインナンバーの具体例を示す
ビット構成図、 第10図は符号化したデータおよび各ラインナンバーに対
応した再送開始アドレスをメモリに格納した例を示す
図、 第11図は本実施例によるファクシミリ装置の送信側構成
を示すブロック図、 第12図は第11図に示した制御回路76が実行すべき制御手
順を示すフローチャート、 第13図(1)および(2)はFIFOメモリと各種ポインタ
との関係を説明する図、 第14図は各伝送スピードにおいて3秒間に送出されるビ
ット数およびバイト数を示す図、 第15図(1)および(2)はFIFOメモリと各種ポインタ
との関係を示す図、 第16図はフォールバックを伴った誤り再送を行う場合に
着目した画像受信の制御例を示すフローチャート、 第17図は受信側から送信側に対して再送開始アドレスお
よびフォールバックの有無情報を連絡するための300b/S
の信号の一例を示す図、 第18図(1)〜(3)は再送開始アドレスのセット方法
を説明する図、 第19図は本発明を適用したファクシミリ装置における送
信側の一実施例を示すブロック図、 第20図は再送開始アドレス格納メモリを示す構成図、 第21図は第19図に示した制御回路30の概略符号化処理
(すなわち、メイン処理の概略)を示すフローチャー
ト、 第22図(1)〜(12)は第19図に示した制御回路30の詳
細符号化処理(すなわち、メイン処理の詳細)を示すフ
ローチャート、 第23図は第19図に示した制御回路30が制御する符号化デ
ータの伝送手順(すなわち、インタラプト処理)を示す
フローチャート、 第24図は本発明を適用したファクシミリ装置における受
信側の一実施例を示すブロック図、 第25図は第24図に示した制御回路66が制御する復調デー
タに受信処理(すなわち、インタラプト処理)を示すフ
ローチャート、 第26図(1)〜(4)は第24図に示した制御回路66が制
御する復号処理(すなわち、メイン処理)を示すフロー
チャートである。 2…NCU、4…ハイブリッド回路、6…再送要求信号検
出回路、8…バイナリー信号受信回路、10…読取装置、
12…ダブルバッファ回路、14…ラインナンバーのカウン
タ回路、16…符号化回路、18…FIFOメモリ、20…再送開
始アドレス格納メモリ、22…P/S変換回路、24…変調
器、26…DCN信号送出回路、28…加算回路、30…制御回
路、40…NCU、42…ハイブリッド回路、44…信号有無検
出回路、46…復調器、48…S/P変換回路、50…NSF信号送
出回路、52…再送要求信号送出回路、54…加算回路、56
…FIFOメモリ、58…ラインナンバー格納メモリ、60…復
号器、62…ダブルバッファ回路、64…記録装置、66…制
御回路、67…NCU、68…ハイブリッド回路、69…バイナ
リ信号送出回路、70…トーナル信号送出回路、71…加算
回路、72…トーナル信号検出回路、73…バイナリ信号検
出回路、74…スタートボタン、75…誤り再送モード選択
スイッチ、76…制御回路、77…モード変換通知音発生回
路。
Claims (2)
- 【請求項1】受信側装置で画像データの受信エラーを生
じた場合に、送信済みの画像データを再送する誤り再送
機能を有するファクシミリ装置において、 受信側装置から受信した手順信号に基づいて、受信側装
置が誤り再送要求機能を有するか否かを判別する判別手
段と、 オペレータの操作に従って誤り再送機能のオンまたはオ
フを設定する設定手段と、 前記判別手段の判別結果と前記設定手段の設定とに基づ
いて、(イ)受信側装置が誤り再送要求機能を有し、か
つ、前記設定手段で誤り再送機能をオンする設定がなさ
れているときには、誤り再送を許可して画像データの送
信制御を行い、(ロ)受信側装置が誤り再送要求機能を
有さず、または、前記設定手段で誤り再送をオフする設
定がなされているときには、誤り再送を禁止する制御を
行う制御手段と を備えたことを特徴とするファクシミリ装置。 - 【請求項2】前記設定手段は、恒常的に有効なオンもし
くはオフを設定する第1手段と、1通信だけに有効なオ
ンもしくはオフを設定する第2設定手段とを備えること
を特徴とする特許請求の範囲第1項記載のファクシミリ
装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60037366A JP2572027B2 (ja) | 1985-02-28 | 1985-02-28 | ファクシミリ装置 |
CN198686101893A CN86101893A (zh) | 1985-02-28 | 1986-02-27 | 数据通信设备 |
DE3650619T DE3650619T2 (de) | 1985-02-28 | 1986-02-28 | Datenübertragungsvorrichtung |
EP86301466A EP0193410A3 (en) | 1985-02-28 | 1986-02-28 | Data communication apparatus |
EP92203414A EP0532130B1 (en) | 1985-02-28 | 1986-02-28 | Data communication apparatus |
US07/110,542 US4829524A (en) | 1985-02-28 | 1987-10-20 | Data communication apparatus |
CN91101085A CN1046177C (zh) | 1985-02-28 | 1991-02-22 | 数据发送设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60037366A JP2572027B2 (ja) | 1985-02-28 | 1985-02-28 | ファクシミリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61198867A JPS61198867A (ja) | 1986-09-03 |
JP2572027B2 true JP2572027B2 (ja) | 1997-01-16 |
Family
ID=12495527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60037366A Expired - Lifetime JP2572027B2 (ja) | 1985-02-28 | 1985-02-28 | ファクシミリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2572027B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57199365A (en) * | 1981-06-01 | 1982-12-07 | Toshiba Corp | Facsimile receiving device |
JPS581375A (ja) * | 1981-06-26 | 1983-01-06 | Hitachi Ltd | 通信モ−ド選定方法 |
-
1985
- 1985-02-28 JP JP60037366A patent/JP2572027B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57199365A (en) * | 1981-06-01 | 1982-12-07 | Toshiba Corp | Facsimile receiving device |
JPS581375A (ja) * | 1981-06-26 | 1983-01-06 | Hitachi Ltd | 通信モ−ド選定方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS61198867A (ja) | 1986-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4829524A (en) | Data communication apparatus | |
JP2871704B2 (ja) | 画像通信方法 | |
JP2801259B2 (ja) | ファクシミリ装置 | |
JP2572028B2 (ja) | ファクシミリ通信システム | |
JP2572027B2 (ja) | ファクシミリ装置 | |
JP2503203B2 (ja) | ファクシミリ装置 | |
JPH0646769B2 (ja) | 画像通信装置 | |
JPH0787523B2 (ja) | 画像通信装置 | |
JP2510821B2 (ja) | ファクシミリ通信方法 | |
JP2510822B2 (ja) | ファクシミリ装置 | |
JP2754012B2 (ja) | ファクシミリ通信方法 | |
JP2749821B2 (ja) | ファクシミリ装置 | |
JP3619062B2 (ja) | ファクシミリ通信方法およびファクシミリ装置 | |
JP2840250B2 (ja) | フアクシミリ装置 | |
JP3491916B2 (ja) | ファクシミリ装置 | |
JPH0618427B2 (ja) | 画像通信装置 | |
JPH0681236B2 (ja) | ファクシミリ通信方法 | |
JP2598048B2 (ja) | 通信装置 | |
JP3368077B2 (ja) | ファクシミリ装置 | |
JPS61198870A (ja) | ファクシミリ装置 | |
JPS61150568A (ja) | 画像通信装置 | |
JPS61198863A (ja) | ファクシミリ装置 | |
JPS61150569A (ja) | 画像通信装置 | |
JPH09200487A (ja) | ファクシミリ装置 | |
JPH05300353A (ja) | ファクシミリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |