JP2569516B2

JP2569516B2 - 光シヤツタアレイの駆動装置

Info

Publication number: JP2569516B2
Application number: JP61310477A
Authority: JP
Inventors: 兼松原; 格齊藤; 康一新垣; 博久北野
Original assignee: ミノルタ株式会社
Priority date: 1986-12-24
Filing date: 1986-12-24
Publication date: 1997-01-08
Anticipated expiration: 2012-01-08
Also published as: JPS63161427A

Description

【発明の詳細な説明】産業上の利用分野この発明は、光シャッタアレイの駆動装置、特に、光
プリンタへの応用が期待される電気光学光シャッタアレ
イの駆動装置に関する。

従来の技術レーザプリンタは、電気信号を音響光学変調器でレー
ザビームのON/OFF信号に変換したのち、レーザビームを
回転多面鏡で走査して情報を感光体ドラムに記録し、紙
に転写するものである。光シャッタアレイを用いれば、
音響光学変調器と回転多面鏡が不要になるため、小型で
高信頼性のプリンタができる。近時、液晶で構成する光
シャッタアレイ用いた光プリンタが実用化されつつある
が、電気光学効果を有する物質たとえばPLZTで構成され
る光シャッタアレイの光プリンタは、上記プリンタより
も高速化が期待できる。

従来、このPLZT光シャッタアレイは、例えば特開昭52
-8842号公報記載のように、光シャッタアレイを構成す
る個々の光シャッタに個別に設けた駆動回路を逐次に作
動させることにより駆動されていた。しかしながら、光
プリンタへの応用を考える場合、光シャッタ数はA4サイ
ズで2000〜2500個，アレイの長さは30cm以上となり、そ
のために駆動装置は大変に複雑な構成にならざるを得
ず、また、たとえICを用いるにしても必要となる駆動用
ICは、10〜20個の多数個にのぼる。

発明が解決しようとする問題点この発明は上記の問題、すなわち光シャッタアレイの
駆動装置の構成が複雑化するという問題点を解決しよう
とするものである。

問題を解決するための手段上記の問題点を解決するために、本発明は、複数のブ
ロックに共通して設けられ、各ブロックに含まれる複数
の光シャッタ素子の一端とそれぞれ接続された複数の個
別電極と、これら複数の個別電極に選択的に電圧を印加
する電圧印加手段と、各ブロック毎に独立して設けら
れ、各ブロックに含まれる複数の光シャッタ素子の他端
と共通に接続された複数の共通電極と、これら複数の共
通電極とそれぞれ接続された複数のスイッチング素子
と、これら複数のスイッチング素子を順次能動化する制
御手段とを備え、各ブロックの共通電極が、他のブロッ
クのスイッチング素子が能動化されているときに当該共
通電極を所定電位に保つための線路と接続されており、
前記線路内には、他のブロックのスイッチング素子が能
動化されているときに当該線路に流れる電流を遮断する
電流制御素子が設けられている光シャッタアレイの駆動
装置である。

作用本発明の光シャッタアレイの駆動装置によると、スイ
ッチング素子によって能動化されたブロック内の光シャ
ッタ素子のうち個別電極を介して電圧印加手段によって
電圧が印加された素子に電界が形成される。このとき、
能動化されていない他のブロック内の共通電極は、この
共通電極に接続された線路によって所定電位に保たれる
とともに、この線路に設けられた電流制御素子によって
電流の流れが遮断される。

実施例以下、この発明を添付図面に示す実施例によって具体
的に説明する。

第１図に一実施例の駆動装置を示す。（１）はPLZTか
らなる光シャッタアレイで、Ｍ×Ｎ個の光シャッタ（1
1）が１次元状に配列され、光シャッタは等価的にコン
デンサで示されている。Ｍ×Ｎ個の光シャッタ（11）
は、予め配列順にＮ個を１ブロックとしてＭ個のブロッ
ク（G₁），（G₂），…，（G_M）に分割されている。

（２）は、Ｎ個の駆動素子を内蔵する駆動用ICで、各
駆動素子の出力端子と接続されたＮ本のラインでなる駆
動バス（2B）を備える。Ｍ個のブロック（G₁），
（G₂），…，（G_M）の各光シャッタ（11）のＮ個の制御
電極は、この駆動バス（2B）のＮ本のラインと一定の関
係で個別に接続されている。駆動用IC（２）には、光シ
ャッタ（11）駆動用の50〜100Vの高電圧（Vh）が供給さ
れている。

直列のデータ信号（DATA）が入力されるＮビットのシ
フトレジスタ（３）は、ストローブ信号（STROBE）の入
力中のみデータ信号を受け入れ、受け入れられたデータ
信号は、クロック（CLK）により１ビットずつシフトさ
れる。ラッチ回路（４）は、シフトレジスタ（３）のＮ
本の出力ラインと並列に接続され、シフトレジスタ
（３）がデータ信号（DATA）をＮ個受入れた時点でこの
データ信号Ｎ個をラッチする。駆動用IC（２）は、この
ラッチ回路（４）にラッチされたＮ個のデータ信号に従
って駆動バス（2B）のＮ本のラインを『Ｈ』（ハイレベ
ル）または『Ｌ』（ロウレベル）にする。

回路（５）は、ブロック（G₁），（G₂），…，（G_M）
をこの順に能動化させるためのブロック制御回路であ
る。ブロック（G₁），（G₂），…，（G_M）の各ブロック
を構成する光シャッタ（11）の接地側電極は電気的に共
通化されて共通電極（11c），（12c），…，（1Mc）を
なし、この共通電極のそれぞれには、２個のダイオード
とトランジスタのみからなる回路ユニットが接続されて
いる。このユニットの接続は、ブロック（G₁）のものを
代表させると、共通電極（11c）にダイオード（D₁c）の
アノードを接続し、ダイオード（D₁c）のカソードにNPN
型トランジスタ（Q₁）のコレクタを接続し、エミッタを
接地する。もう一つのダイオード（D₁）は、アノード側
を接地し、カソードを共通電極（11c）に接続した構成
である。尚、ダイオード（D₁c），（D₁）のいずれもが
ショットキーダイオードとされるのが好ましい。

スイッチング素子としてのトランジスタ（Q₁），
（Q₂），…，（Q_M）のコレクタのそれぞれは、抵抗
（R₁），（R₂），…，（R_M）を介して高電圧（Vh）に接
続され、ベースのそれぞれはベース抵抗（r₁），
（r₂），…，（r_M）を介してＭ出力のカウンタ回路
（６）に接続されている。クロック（CLK）が入力され
るカウンタ回路（６）は、1,2…Ｍの出力のうちいずれ
か１つを一定時間ONし、クロック（CLK）を一定個数計
算する毎に1,2…Ｍの出力をこの順に切替える。出力１
にはトランジスタ（Q₁）、出力２にはトランジスタ
（Q₂）、…出力Ｍにはトランジスタ（Q_M）が接続されて
いる。トランジスタ（Q₁），（Q₂），…，（Q_M）はこの
順にONされ、ブロック（G₁），（G₂），…，（G_M）が逐
次に能動化される。第２図（Ｉ），（II），（III）及
び第３図のタイムチャートにより、さらに具体的な動作
を説明する。

ブロック（G₁）に与えるデータ信号がラッチ回路
（４）にラッチされると、駆動用IC（２）は、データ信
号に応じてその駆動バス（2B）のラインを『Ｈ』，
『Ｌ』にする。同時に、トランジスタ制御回路（６）
は、出力１のみを立ち上げる。ベース電圧（Vb₁）を印
加されたトランジスタ（Q₁）がONする。トランジスタ
（Q₂）〜（Q_M）はOFFのままである。トランジスタ
（Q₂）〜（Q_M）のコレクタ電圧（Vc₂）〜（Vc_M）は高電
圧（Vh）に保持される一方、トランジスタ（Q₁）のコレ
クタ電圧（Vc₁）は、ほぼグランド電位（GND）となる。

第２図（Ｉ）に示すように、駆動バス（2B）の『Ｈ』
のラインに接続された光シャッタ（11）は、矢印のよう
に、駆動素子，シャッタ，ダイオード（D₁c），トラン
ジスタ（Q₁），接地の電路の形成によって充電され、シ
ャッタがONする。『Ｌ』のラインの光シャッタは電路が
形成されず、OFFのままである。このとき、他のブロッ
ク（G₂）〜（G_M）については、トランジスタ（Q₂）〜
（Q_M）のコレクタ電圧（Vc₂）〜（Vc_M）が高電圧（Vh）
であるため、充電路は形成されず、また、『Ｌ』のライ
ンに対してもダイオード（D₂c）〜（D_2M）に阻止されて
電路は形成されず、光シャッタ（11）はすべてOFF状態
となる。

次に、ブロック（G₁）からブロック（G₂）の駆動に移
行するために、ブロック（G₁）をクリアする。トランジ
スタ（Q₁）をOFFし、同時に駆動用IC（２）の全駆動素
子の出力を『Ｌ』にする。第２図（II）の矢印で示すよ
うに、充電状態にあった光シャッタ（11）に対し、接
地，ダイオード，シャッタ，駆動素子に至る放電路が形
成され、ON状態にあったシャッタはOFFする。

ブロック（G₂）の駆動に移る。ブロック（G₂）用のデ
ータ信号がラッチ回路（４）に確立されると、駆動バス
（2B）はこのデータ信号に対応して『Ｈ』，『Ｌ』とな
る。トランジスタ制御回路（６）は、出力２を立ち上
げ、トランジスタ（Q₂）をONする。第２図（III）に示
すように、ダイオード（D₂c），トランジスタ（Q₂），
接地を経由する充電路が形成され、『Ｈ』のラインに接
続されている光シャッタのみ充電によりONする。ブロッ
ク（G₂）のクリアは、ブロック（G₁）と同様に、トラン
ジスタ（Q₂）をOFFし駆動用IC（２）を消勢することに
より、ダイオード（D₂）を経由する放電路の形成により
行なわれる。以下、同様にブロック（G₃），（G₄），
…，（G_M）の順に制御が進行し、ブロック（G_M）のクリ
アによって１サイクルを完了する。この１サイクルによ
って、例えば光プリンタなどでは、画像の１ラインを形
成することになる。

実施例の構成，動作は上記のとおりであるが、ここで
一つ特徴的なことは、コンデンサとしての光シャッタの
充電路及び放電路のいずれにも抵抗成分を設けていない
ということである。抵抗成分がないことによって、応答
速度が向上し、また逆に言えば応答速度が大きいのでブ
ロック駆動が可能になるとも言える。さらにまた、抵抗
成分がないことにより、熱に対する問題を大幅に軽減
し、光シャッタアレイの安定的な動作を確保することが
できる。すなわち、PLZTは強誘電体材料であるため、誘
電率や電気光学効果は大きな温度依存性を有するが、例
えば、温室で透過光量が最大になるように駆動電圧を設
定しても、動作温度が変化すると透過光量も変化してし
まう。安定な動作特性とするには、動作温度を一定に保
つかあるいは動作温度に応じて駆動電圧を変えるかのい
ずれかをしなければならないが、この実施例においては
光シャッタアレイまわりの抵抗による発熱をほとんど考
慮しなくてもよいから、特別な対応策をたてる必要がな
い。

なお、上記実施例では、光シャッタをブロックに分割
するのに、光シャッタの配列順としたが、これに替え配
列順のＮ個ごとの光シャッタＭ個をもって１ブロックを
構成するようにしてもよい（光シャッタを端から順に1,
2,3,…,M×Ｎと番号付けてこの番号をＭで除した余りで
グループ化する）。このようにすると、クロストークを
最小に抑制できて好ましい。

発明の効果以上の説明で明らかなように、本発明によれば、スイ
ッチング素子によって能動化されたブロック内の光シャ
ッタ素子のうち個別電極を介して電圧印加手段によって
電圧が印加された素子に電界が形成される。このとき、
能動化されていない他のブロックの共通電極は、この共
通電極に接続された線路によって所定電位に保たれると
ともに、この線路に設けられた電流制御素子によって電
流の流れが遮断されるので、当該ブロック内の光シャッ
タ素子には個別電極からの印加電圧に関わらず電界が形
成されることはない。従って、容量負荷型の光シャッタ
アレイをブロック毎に駆動するに当たり、構成が簡単で
コントラストの高い駆動が可能となる光シャッタの駆動
装置を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図（Ｉ），
（II），（III）は動作説明図、第３図はタイミングチ
ャートである。１……光シャッタアレイ、11……光シャッタ、２……駆
動用IC、５……ブロックの能動化制御回路、６……トラ
ンジスタ制御回路、D₁，D₂，…，D_M……放電用のダイオ
ード、D₁c，D₂c，…，D_Mc……充電用のダイオード、
Q₁，Q₂…，Q_M……スイッチング素子としてのトランジス
タ。

Claims

(57)【特許請求の範囲】

【請求項１】容量負荷型光シャッタ素子を複数有する光
シャッタアレイを、各ブロックが複数の光シャッタ素子
を含むように複数のブロックに分割し、各ブロック毎に
駆動を行う光シャッタアレイの駆動装置において、前記複数のブロックに共通して設けられ、各ブロックに
含まれる複数の光シャッタ素子の一端とそれぞれ接続さ
れた複数の個別電極と、これら複数の個別電極に選択的に電圧を印加する電圧印
加手段と、各ブロック毎に独立して設けられ、各ブロックに含まれ
る複数の光シャッタ素子の他端と共通に接続された複数
の共通電極と、これら複数の共通電極とそれぞれ接続された複数のスイ
ッチング素子と、これら複数のスイッチング素子を順次能動化する制御手
段とを備え、各ブロックの共通電極が、他のブロックのスイッチング
素子が能動化されているときに当該共通電極を所定電位
に保つための線路と接続されており、前記線路内には、他のブロックのスイッチング素子が能
動化されているときに当該線路に流れる電流を遮断する
電流制御素子が設けられていることを特徴とする光シャ
ッタアレイの駆動装置。
【請求項２】前記電流制御素子は、ダイオードであるこ
とを特徴とする特許請求の範囲第１項に記載の光シャッ
タアレイの駆動装置。