JP2559731B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2559731B2 JP2559731B2 JP62075033A JP7503387A JP2559731B2 JP 2559731 B2 JP2559731 B2 JP 2559731B2 JP 62075033 A JP62075033 A JP 62075033A JP 7503387 A JP7503387 A JP 7503387A JP 2559731 B2 JP2559731 B2 JP 2559731B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etched
- actual pattern
- region
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は、被エッチング材と同材質である第一の層
と、被エッチング材である第二の層とが、半導体装置が
形成される実パターン領域に順次設けられてなり、所定
反応ガスのグロー放電によるドライエッチングによって
該第二の層を除去する半導体装置の製造方法において、
該第一の層上に、該実パターン領域を被覆し、且つ当該
ウェハ上の周辺における周辺不使用部分および後の工程
で当該ウェハを切断して半導体チップを切り出すための
スクライブラインを含む比較領域が選択的に露出した耐
酸化膜を形成する第一の工程と、第一の工程のあと、酸
化を行い、該耐酸化膜で被覆されない半導体チップの領
域および前記比較領域に該第二の層と材質を異にする酸
化膜を形成し、これをストッパ層とする第二の工程と、
第二の工程のあと、前記耐酸化膜を除去する第三の工程
と、第三の工程のあと、該実パターン領域上と該比較領
域上とに第二の層を形成する第四の工程と、第四の工程
のあと、前記実パターン領域の所望箇所を被覆し、且つ
少なくとも前記比較領域表面は被覆しないマスクパター
ンを形成する第五の工程と、第五の工程のあと、ドライ
エッチングを施し、前記比較領域のストッパ層が露出し
た時点を検出し、これを前記実パターン領域における終
点とする第六の工程とが含まれてなることを特徴とする
ものである。DETAILED DESCRIPTION OF THE INVENTION [Outline] The present invention provides a first layer, which is the same material as the material to be etched, and a second layer, which is the material to be etched, in an actual pattern region in which a semiconductor device is formed. In a method for manufacturing a semiconductor device, which is sequentially provided, and in which the second layer is removed by dry etching by glow discharge of a predetermined reaction gas,
A comparison area covering the actual pattern area on the first layer, and including a peripheral unused portion on the periphery of the wafer and a scribe line for cutting the wafer to cut a semiconductor chip in a later step. A first step of forming an exposed oxidation resistant film, and after the first step, oxidation is performed to form a region of the semiconductor chip not covered with the oxidation resistant film and the second layer in the comparison region. And a second step of forming an oxide film of a different material and using this as a stopper layer,
A third step of removing the oxidation resistant film after the second step, and a fourth step of forming a second layer on the actual pattern area and the comparison area after the third step. And, after the fourth step, a fifth step of forming a mask pattern that covers a desired portion of the actual pattern area and does not cover at least the surface of the comparison area, and dry etching after the fifth step. And a sixth step of detecting a time point when the stopper layer in the comparison area is exposed and setting this as an end point in the actual pattern area.
本発明は半導体装置の製造方法、特にそのドライエッ
チングにおける終点検出方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for detecting an end point in dry etching thereof.
従来の技術を第6図を参照して説明する。 A conventional technique will be described with reference to FIG.
第6図は通常のドライエッチング装置であり、陰極と
もなっている容器1中に陽極板2が設けられており、そ
の上に被エッチング材が設けられたウェハ3が載置さ
れ、供給槽5より反応ガスとなる例えば塩素系ガスを供
給し容器1の内部において高周波電源4により、グロー
放電を発生させて被エッチング材のエッチングを行なう
ものである。FIG. 6 shows an ordinary dry etching apparatus, in which a container 1 which also serves as a cathode is provided with an anode plate 2 on which a wafer 3 provided with a material to be etched is placed. For example, a chlorine-based gas serving as a reaction gas is supplied, and a glow discharge is generated by the high frequency power source 4 inside the container 1 to etch the material to be etched.
上記した従来のドライエッチング装置は高周波電源4
によって反応ガスにグロー放電を起こし、それによって
発生した反応ガスのラジカルやイオンなどによって被エ
ッチング材をエッチングするものである。The above-mentioned conventional dry etching apparatus uses the high frequency power source 4
A glow discharge is generated in the reaction gas by means of which the material to be etched is etched by the radicals and ions of the reaction gas generated thereby.
通常、この様なドライエッチング装置では、その終点
検出方法として、例えば作業者の目視による終点の判別
や、エッチングに要する時間を予め測定しておき、それ
を基にしてエッチング終了時間を決定する方法が用いら
れていた。しかし、前者ではエッチング量の正確な判定
が困難であり、また紫外線下での目視観測による作業環
境の悪化が問題となっており、更に後者では高周波電源
の整合ずれや反応ガスの流量変動などによって放電状態
を一定に保てず、エッチング毎にその条件が変動するた
めに的確な終点の判断が困難であるという問題点を有し
ていた。Usually, in such a dry etching apparatus, as a method for detecting the end point, for example, a method of determining the end point by the operator's visual observation, measuring the time required for etching in advance, and determining the etching end time based on it Was used. However, it is difficult for the former to accurately determine the etching amount, and the deterioration of the work environment due to visual observation under ultraviolet light poses a problem, and for the latter, due to misalignment of the high frequency power supply and fluctuations in the flow rate of the reaction gas, etc. There is a problem that it is difficult to accurately determine the end point because the discharge state cannot be kept constant and the condition changes for each etching.
また、第7図(A)に示す様に例えば酸化シリコン12
上にポリシリコン9が設けられており、このポリシリコ
ン9のみをエッチング除去する場合は、 先ず同図(B)の如く、エッチングマスク11によって
被覆されているマスキング部13を、後に切断されてチッ
プとなる実パターン領域のみに形成し、その他の領域
(ウェハ3の周辺部)には被エッチング材となっている
ポリシリコン9を露出させ、次いでドライエッチングを
施し、表面の前記ポリシリコン9が除去されてその下部
の酸化シリコン12が露出し、反応ガスのスペクトル強度
が変化した時点をエッチング終点として検出する方法が
ある。In addition, as shown in FIG.
When the polysilicon 9 is provided on the upper surface and only the polysilicon 9 is to be removed by etching, first, as shown in FIG. 6B, the masking portion 13 covered with the etching mask 11 is cut off later to form a chip. Is formed only in the actual pattern area, and the polysilicon 9 as the material to be etched is exposed in the other area (the peripheral portion of the wafer 3), and then dry etching is performed to remove the polysilicon 9 on the surface. There is a method of detecting the time when the silicon oxide 12 underneath is exposed and the spectral intensity of the reaction gas changes as the etching end point.
この方法によると、放電状態やガス流量などに影響さ
れず、実パターン領域における正確なエッチング終点の
判別を行なうことが可能であるが、これは被エッチング
材とその下部の材質とが異なっている場合にのみ適用可
能なものであって、被エッチング材の下部が被エッチン
グ材と同材質である場合には反応ガスのスペクトル強度
などが変化しないため、適用できないという問題点を有
していた。According to this method, it is possible to accurately determine the etching end point in the actual pattern area without being affected by the discharge state or the gas flow rate, but this is because the material to be etched is different from the material below it. It is applicable only when the material to be etched is made of the same material as that of the material to be etched, and the spectral intensity of the reaction gas does not change.
本発明は、被エッチング材と同材質である第一の層
と、被エッチング材である第二の層とが、半導体装置が
形成される実パターン領域に順次設けられてなり、所定
反応ガスのグロー放電によるドライエッチングによって
該第二の層を除去する半導体装置の製造方法において、
該第一の層上に、該実パターン領域を被覆し、且つ当該
ウェハ上の周辺における周辺不使用部分および後の工程
で当該ウェハを切断して半導体チップを切り出すための
スクライブラインを含む比較領域が選択的に露出した耐
酸化膜を形成する第一の工程と、第一の工程のあと、酸
化を行い、該耐酸化膜で被覆されない半導体チップの領
域および前記比較領域に該第二の層と材質を異にする酸
化膜を形成し、これをストッパ層とする第二の工程と、
第二の工程のあと、前記耐酸化膜を除去する第三の工程
と、第三の工程のあと、該実パターン領域上と該比較領
域上とに第二の層を形成する第四の工程と、第四の工程
のあと、前記実パターン領域の所望箇所を被覆し、且つ
少なくとも前記比較領域表面は被覆しないマスクパター
ンを形成する第五の工程と、第五の工程のあと、ドライ
エッチングを施し、前記比較領域のストッパ層が露出し
た時点を検出し、これを前記実パターン領域における終
点とする第六の工程とが含まれてなる半導体装置の製造
方法を提供するものである。The present invention comprises a first layer, which is the same material as the material to be etched, and a second layer, which is the material to be etched, which are sequentially provided in an actual pattern region in which a semiconductor device is formed. In a method of manufacturing a semiconductor device, wherein the second layer is removed by dry etching by glow discharge,
A comparison area covering the actual pattern area on the first layer and including a peripheral unused portion on the periphery of the wafer and a scribe line for cutting the wafer to cut a semiconductor chip in a later step. A first step of selectively forming an exposed oxidation resistant film, and after the first step, oxidation is performed to form a region of the semiconductor chip not covered with the oxidation resistant film and the second layer in the comparison region. And a second step of forming an oxide film of a different material and using this as a stopper layer,
A third step of removing the oxidation resistant film after the second step, and a fourth step of forming a second layer on the actual pattern area and the comparison area after the third step. After the fourth step, a fifth step of forming a mask pattern that covers a desired portion of the actual pattern area and does not cover at least the surface of the comparison area, and dry etching after the fifth step. And a sixth step of detecting a time point when the stopper layer in the comparison area is exposed and setting it as an end point in the actual pattern area.
本発明のエッチング終点検出方法によれば、前記第一
の層上における比較領域に被エッチング材と材質の異な
る所定面積のストッパ層が設けられており、後に全面に
形成された被エッチング材からなる第二の層がエッチン
グ除去されてこの比較領域が露出した時点での例えば反
応容器中での特定波長の光強度の変化をエッチング終点
として検出することによって被エッチング材のエッチン
グ量を正確に制御することが可能である。According to the etching end point detection method of the present invention, a stopper layer having a predetermined area different in material from the material to be etched is provided in the comparison region on the first layer, and is made of the material to be etched later formed on the entire surface. The etching amount of the material to be etched is accurately controlled by detecting, for example, a change in the light intensity of a specific wavelength in the reaction container as the etching end point when the second layer is removed by etching and the comparative region is exposed. It is possible.
以下、本発明によるドライエッチング方法の一実施例
を第1〜3図を参照して詳細に説明する。本実施例は単
結晶のシリコン10上に形成された多結晶シリコン(ポリ
シリコン)9のパターンニングに本発明を適用したもの
である。Hereinafter, one embodiment of the dry etching method according to the present invention will be described in detail with reference to FIGS. In this embodiment, the present invention is applied to the patterning of polycrystalline silicon (polysilicon) 9 formed on single crystal silicon 10.
第1図は本発明に係るドライエッチング装置であり、
陰極ともなっている容器1中に陽極板2が設けられてお
り、その上に被エッチング材が設けられているウェハ3
を載置し、供給槽5より反応ガスとなる例えば塩素ガス
を供給しつつ高周波電源4によりグロー放電を発生させ
て被エッチング材のエッチングを行なうものである。ま
た容器1には検出器7が設けられており、その信号によ
り制御部8はバルブ6及び高周波電源4にON−OFF信号
を出力するものである。FIG. 1 shows a dry etching apparatus according to the present invention,
A wafer 3 in which an anode plate 2 is provided in a container 1 which also serves as a cathode, and a material to be etched is provided thereon.
Is placed, and a high-frequency power source 4 generates a glow discharge while supplying chlorine gas as a reaction gas from the supply tank 5 to etch the material to be etched. Further, the container 1 is provided with a detector 7, and the control unit 8 outputs an ON-OFF signal to the valve 6 and the high frequency power source 4 by the signal thereof.
次に上記のドライエッチング装置を用いた本実施例の
ドライエッチング方法を説明する。Next, the dry etching method of this embodiment using the above dry etching apparatus will be described.
1. 先ず、第2図(A)に示す様に単結晶シリコン10
(図示せず)上の将来、切断されてチップとなる実パタ
ーン領域に例えば窒化シリコン(Si3N4)からなる耐酸
化膜14を形成した後、通常の酸化プロセスにより、ウェ
ハ周辺の不使用部分15、スクライブライン16及び、モニ
タチップ部17などにストッパ層となる酸化シリコン12を
形成する。この酸化シリコン12が形成された領域を以っ
て比較領域とする。1. First, as shown in FIG. 2 (A), single crystal silicon 10
After forming an oxidation resistant film 14 made of, for example, silicon nitride (Si 3 N 4 ) in an actual pattern area that will be cut into chips in the future (not shown), a normal oxidation process is performed to remove unused areas around the wafer. A silicon oxide 12 serving as a stopper layer is formed on the portion 15, the scribe line 16, the monitor chip portion 17, and the like. The region where the silicon oxide 12 is formed will be referred to as a comparison region.
次に前記実パターン領域の耐酸化膜14を除去し、その
下部の単結晶シリコン10を露出させた後、第2図(B)
に示す様に例えば気相成長法によってポリシリコン9を
全面に形成する。Next, after removing the oxidation resistant film 14 in the actual pattern region and exposing the single crystal silicon 10 thereunder, FIG. 2 (B)
As shown in, the polysilicon 9 is formed on the entire surface by, for example, a vapor phase growth method.
次に第2図(C)に示す様に実パターン領域の所望箇
所にのみ、エッチングマスク11を形成し、これをマスキ
ング部13とする。Next, as shown in FIG. 2C, an etching mask 11 is formed only at a desired portion of the actual pattern area, and this is used as a masking portion 13.
第2図中、aで示す領域の断面図を第2図(D)に示
す。図示の様に比較領域におけるポリシリコン9は酸化
シリコン12上に設けられており、これらは、表面に露出
している。また、実パターン領域におけるポリシリコン
9は単結晶シリコン10上に直接設けられており、ポリシ
リコン9を除去しない所望の部分はエッチングマスク11
によって被覆されている。また、ポリシリコン9を除去
する部分には、エッチング窓11aが開口されている。A sectional view of a region indicated by a in FIG. 2 is shown in FIG. As shown in the figure, the polysilicon 9 in the comparison region is provided on the silicon oxide 12, and these are exposed on the surface. Further, the polysilicon 9 in the actual pattern region is directly provided on the single crystal silicon 10, and the desired portion where the polysilicon 9 is not removed is the etching mask 11
Is covered by. Further, an etching window 11a is opened in a portion where the polysilicon 9 is removed.
2. 上記構成のウェハ3を前記第1図に示したドライエ
ッチング装置中の陽極板2上に載置し、次に容器1内に
反応ガスを導入した後、高周波電源4を印加してグロー
放電を発生させ遂次エッチングを行なう。また、エッチ
ングと同時に例えばフォトダイオードからなる検出器7
によって、例えば反応ガスが塩素ガスであった場合、そ
れに起因する510nmの発光スペクトル強度を常に監視し
ておく。2. The wafer 3 having the above-described structure is placed on the anode plate 2 in the dry etching apparatus shown in FIG. 1, and then a reaction gas is introduced into the container 1, and then a high frequency power source 4 is applied to glow. Electric discharge is generated and successive etching is performed. At the same time as the etching, the detector 7 including a photodiode, for example.
Thus, for example, when the reaction gas is chlorine gas, the emission spectrum intensity at 510 nm resulting from it is always monitored.
次にエッチングが進み、比較領域上のポリシリコン9
がほぼ完全に除去されると第3図に示す様なスペクトル
強度の急激な増加が認められる様になる。これは表面に
露出しているポリシリコン9の大半を占めている比較領
域上のポリシリコン9が除去されてその下部の酸化シリ
コン12が露出し、エッチングに寄与しない反応ガスが増
加するためである。Next, etching progresses, and polysilicon 9 on the comparison region is etched.
Is almost completely removed, a sharp increase in spectrum intensity as shown in FIG. 3 is observed. This is because the polysilicon 9 on the comparative region, which occupies most of the polysilicon 9 exposed on the surface, is removed to expose the silicon oxide 12 underneath, and the reaction gas that does not contribute to etching increases. .
本実施例ではこの様に容器1内における反応ガスの発
光スペクトル強度が上昇した適当な時点(例えば第3図
中、aで示される時点)で制御部8によってバルブ6及
び高周波電源4をオフし、エッチングを停止するもので
ある。In this embodiment, the valve 6 and the high frequency power source 4 are turned off by the control unit 8 at an appropriate time (for example, a time point indicated by a in FIG. 3) when the emission spectrum intensity of the reaction gas in the container 1 thus rises. , The etching is stopped.
以上述べた様に本実施例によると、ウェハ上に比較領
域を形成したことによって、被エッチング材下部が被エ
ッチング材と同材質である場合においても、的確なエッ
チング終点の検出を行なうことが可能である。As described above, according to this embodiment, by forming the comparison area on the wafer, it is possible to accurately detect the etching end point even when the lower part of the material to be etched is the same material as the material to be etched. Is.
また、本実施例では反応ガスの光強度の変化を監視し
てエッチング終点を検出したが、その他に、エッチング
された被エッチング材(上記実施例ではシリコン)の光
強度を監視してエッチング終点を検出することも可能で
ある。この場合は容器1内におけるエッチングされた被
エッチング材の光強度が低下する適当な時点をエッチン
グ終点として検出すれば良い。Further, in the present embodiment, the etching end point was detected by monitoring the change of the light intensity of the reaction gas. However, in addition, the light intensity of the material to be etched (silicon in the above embodiment) was monitored to detect the etching end point. It is also possible to detect. In this case, an appropriate time point at which the light intensity of the material to be etched in the container 1 decreases may be detected as the etching end point.
更にエッチング終点検出方法の別の実施例として、第
4図の如く比較領域に外部から例えば光ファイバ18によ
ってレーザ光を照射してその反射光強度の変化を監視す
ることによってエッチング終点を検出しても良い。この
場合、ポリシリコンのエッチング中はその膜厚が遂次減
少しているために、レーザ光が干渉しており、検出され
た反射光は第5図の様に波状になっているが、酸化シリ
コン12が露出して膜厚の減少が停止するとレーザ光の干
渉が無くなり、その適当な時点(例えば第5図中、aで
示す時点)でエッチングを終了すれば良い。Further, as another embodiment of the etching end point detecting method, the etching end point is detected by irradiating the comparison area with laser light from the outside, for example, by the optical fiber 18 and monitoring the change in the reflected light intensity as shown in FIG. Is also good. In this case, since the thickness of the polysilicon is gradually decreased during etching of the polysilicon, the laser light interferes, and the detected reflected light is wavy as shown in FIG. When the silicon 12 is exposed and the reduction of the film thickness is stopped, the interference of the laser light disappears, and the etching may be finished at an appropriate time (for example, the time indicated by a in FIG. 5).
以上実施例では比較領域をウェハ3上の不使用部分を
全域に形成したものについて説明したが、本発明はエッ
チング終点の判別が可能な面積であれば、ウェハ3上実
パターン領域が形成されない部分全域に比較領域を形成
せずとも良く、また、被エッチング材と同材質である第
一の層と、被エッチング材からなる第二の層とが順次、
ウェハ上に設けられており、この第二の層のみをドライ
エッチングにより除去する半導体装置の製造方法であれ
ば、他のいかなる被エッチング材であっても同様の効果
を得ることが可能であることは自明である。In the above embodiments, the comparison area is formed by forming the unused portion on the entire area of the wafer 3. However, the present invention is a portion where the actual pattern area is not formed on the wafer 3 as long as the etching end point can be determined. It is not necessary to form a comparison region in the entire region, and a first layer made of the same material as the material to be etched and a second layer made of the material to be etched are sequentially formed,
The same effect can be obtained with any other material to be etched as long as it is provided on the wafer and is a method for manufacturing a semiconductor device in which only the second layer is removed by dry etching. Is self-evident.
以上、詳細に説明した様に、本発明によるとウェハ上
の実パターン領域以外の部分に所定面積の比較領域を設
けることにより、被エッチング材下部が被エッチング材
と同材質であった場合においても正確にそのエッチング
終点を検出することができる。As described above in detail, according to the present invention, by providing a comparison area having a predetermined area in a portion other than the actual pattern area on the wafer, even if the lower portion of the material to be etched is the same material as the material to be etched. The etching end point can be accurately detected.
【図面の簡単な説明】 第1図は、本発明に係るドライエッチング装置を説明す
る図、第2図は、本発明の実施例によるウェハの構成、
第3図は、実施例による反応ガスの発光強度変化を示す
図、第4図は、別の実施例による終点検出方法を示す
図、第5図は、別の実施例に係る反射光強度を示す図、
第6図は、通常のドライエッチング装置を示す図、第7
図は、従来の終点検出方法を説明する図である。 図において、1は容器、2は陽極板、3はウェハ、4は
高周波電源、5は供給槽、6はバルブ、7は検出器、8
は制御部、9はポリシリコン、10は単結晶シリコン、11
はエッチングマスク、11aはエッチング窓、12は酸化シ
リコン、13はマスキング部、14は耐酸化膜、15は周辺不
使用部分、16はスクライブライン、17はモニタチップ
部、18は光ファイバである。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram for explaining a dry etching apparatus according to the present invention, and FIG. 2 is a wafer configuration according to an embodiment of the present invention.
FIG. 3 is a diagram showing a change in emission intensity of a reaction gas according to an example, FIG. 4 is a diagram showing an end point detecting method according to another example, and FIG. 5 is a reflected light intensity according to another example. Figure showing,
FIG. 6 is a diagram showing an ordinary dry etching apparatus, and FIG.
The figure is a diagram for explaining a conventional end point detection method. In the figure, 1 is a container, 2 is an anode plate, 3 is a wafer, 4 is a high frequency power source, 5 is a supply tank, 6 is a valve, 7 is a detector, and 8
Is a control unit, 9 is polysilicon, 10 is single crystal silicon, 11
Is an etching mask, 11a is an etching window, 12 is silicon oxide, 13 is a masking portion, 14 is an oxidation resistant film, 15 is a peripheral unused portion, 16 is a scribe line, 17 is a monitor chip portion, and 18 is an optical fiber.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−39535(JP,A) 特開 昭55−85674(JP,A) 特開 昭58−168231(JP,A) 特開 昭61−97927(JP,A) 特開 昭61−34944(JP,A) ─────────────────────────────────────────────────── --Continued from the front page (56) Reference JP-A-57-39535 (JP, A) JP-A-55-85674 (JP, A) JP-A-58-168231 (JP, A) JP-A 61- 97927 (JP, A) JP 61-34944 (JP, A)
Claims (1)
と、被エッチング材である第二の層とが、半導体装置が
形成される実パターン領域に順次設けられてなり、所定
反応ガスのグロー放電によるドライエッチングによって
該第二の層を除去する半導体装置の製造方法において、 該第一の層上に、該実パターン領域を被覆し、且つ当該
ウェハ上の周辺における周辺不使用部分および後の工程
で当該ウェハを切断して半導体チップを切り出すための
スクライブラインを含む比較領域が選択的に露出した耐
酸化膜を形成する第一の工程と、 第一の工程のあと、酸化を行い、該耐酸化膜で被覆され
ない半導体チップの領域および前記比較領域に該第二の
層と材質を異にする酸化膜を形成し、これをストッパ層
とする第二の工程と、 第二の工程のあと、前記耐酸化膜を除去する第三の工程
と、 第三の工程のあと、該実パターン領域上と該比較領域上
とに第二の層を形成する第四の工程と、 第四の工程のあと、前記実パターン領域の所望箇所を被
覆し、且つ少なくとも前記比較領域表面は被覆しないマ
スクパターンを形成する第五の工程と、 第五の工程のあと、ドライエッチングを施し、前記比較
領域のストッパ層が露出した時点を検出し、これを前記
実パターン領域における終点とする第六の工程とが含ま
れてなることを特徴とする半導体装置の製造方法。1. A first layer, which is the same material as the material to be etched, and a second layer, which is the material to be etched, are sequentially provided in an actual pattern region in which a semiconductor device is formed. In the method of manufacturing a semiconductor device, wherein the second layer is removed by dry etching using glow discharge, the first layer is covered with the actual pattern region, and a peripheral unused portion at the periphery of the wafer and A first step of forming an oxidation resistant film in which a comparative region including a scribe line for cutting a semiconductor chip to cut out a semiconductor chip is selectively exposed in a later step, and an oxidation is performed after the first step. A second step in which an oxide film made of a material different from that of the second layer is formed in a region of the semiconductor chip not covered with the oxidation resistant film and the comparison region, and the oxide film is used as a stopper layer; after A third step of removing the oxidation resistant film, and a fourth step of forming a second layer on the actual pattern area and the comparison area after the third step, and Then, a fifth step of forming a mask pattern that covers desired portions of the actual pattern area and does not cover at least the surface of the comparison area, and after the fifth step, dry etching is performed to stop the comparison area. And a sixth step in which the time point when the layer is exposed is detected and this is used as the end point in the actual pattern area.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62075033A JP2559731B2 (en) | 1987-03-27 | 1987-03-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62075033A JP2559731B2 (en) | 1987-03-27 | 1987-03-27 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63240023A JPS63240023A (en) | 1988-10-05 |
JP2559731B2 true JP2559731B2 (en) | 1996-12-04 |
Family
ID=13564471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62075033A Expired - Fee Related JP2559731B2 (en) | 1987-03-27 | 1987-03-27 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2559731B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5739535A (en) * | 1980-08-20 | 1982-03-04 | Matsushita Electric Ind Co Ltd | Etching control method |
-
1987
- 1987-03-27 JP JP62075033A patent/JP2559731B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS63240023A (en) | 1988-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4975141A (en) | Laser ablation for plasma etching endpoint detection | |
US6939811B2 (en) | Apparatus and method for controlling etch depth | |
KR100432773B1 (en) | Ablation patterning method of multilayer structure | |
US5242532A (en) | Dual mode plasma etching system and method of plasma endpoint detection | |
US6221205B1 (en) | Apparatus for improving the performance of a temperature-sensitive etch | |
KR100659163B1 (en) | Method and apparatus for improving accuracy of plasma etching process | |
US4496425A (en) | Technique for determining the end point of an etching process | |
US7377992B2 (en) | Method and apparatus for detecting end point | |
JP4500510B2 (en) | Etching amount detection method, etching method, and etching apparatus | |
JPS61256637A (en) | Monitoring of plasma etching process | |
KR20030031152A (en) | Integrated shallow trench isolation approach | |
JPH0316782B2 (en) | ||
JP2001085388A (en) | Detection of end point | |
US20040077163A1 (en) | Method for STI etching using endpoint detection | |
US7141510B2 (en) | Plasma processing method | |
US6340603B1 (en) | Plasma emission detection during lateral processing of photoresist mask | |
JP2559731B2 (en) | Method for manufacturing semiconductor device | |
US5030316A (en) | Trench etching process | |
US5591300A (en) | Single crystal silicon dry-etch endpoint based on dopant-dependent and thermally-assisted etch rates | |
JP3252789B2 (en) | Etching method | |
US6136719A (en) | Method and arrangement for fabricating a semiconductor device | |
KR100478503B1 (en) | Method for forming the end of point detection in semiconductor device | |
JP2004247470A (en) | Manufacturing method of semiconductor device and semiconductor device | |
JPH08124905A (en) | Plasma dry etching method | |
JPH0549756B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |