JP2540866B2 - 回転位相制御装置 - Google Patents
回転位相制御装置Info
- Publication number
- JP2540866B2 JP2540866B2 JP62163351A JP16335187A JP2540866B2 JP 2540866 B2 JP2540866 B2 JP 2540866B2 JP 62163351 A JP62163351 A JP 62163351A JP 16335187 A JP16335187 A JP 16335187A JP 2540866 B2 JP2540866 B2 JP 2540866B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- pulse
- reference signal
- servo
- rotation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回転系の回転位相制御装置に関し、特にVT
Rのようなヘリカルスキャン形録再機に用いて好適なも
のである。
Rのようなヘリカルスキャン形録再機に用いて好適なも
のである。
位相基準信号ごとに回転位相を代表する信号との位相
差を計測し、位相差が所定値以内のときのみ有効として
誤差出力を行って、基準と回転との周期が非整数倍であ
っても、位相基準信号の周期ごとにロックインが生じる
ようにすることにより、サーボ応答性能を改善した位相
制御装置である。
差を計測し、位相差が所定値以内のときのみ有効として
誤差出力を行って、基準と回転との周期が非整数倍であ
っても、位相基準信号の周期ごとにロックインが生じる
ようにすることにより、サーボ応答性能を改善した位相
制御装置である。
VTRにおいては、NTSC信号を記録する場合、回転ヘッ
ドドラムは30Hzのフレームパルス（垂直同期信号の1/2
分周信号）でもって位相サーボがかかる。
ドドラムは30Hzのフレームパルス（垂直同期信号の1/2
分周信号）でもって位相サーボがかかる。
一方、記録フォーマットを変えずに、ヘッドドラム径
を2/3倍に縮小してテープ巻付角を270゜にした４ヘッド
小径ドラムシステムと称されているVTRでは、ドラムが4
5回転であるので、30Hzの基準信号との最大公約数であ
る15Hzでサーボロックがかかるようになっている。
を2/3倍に縮小してテープ巻付角を270゜にした４ヘッド
小径ドラムシステムと称されているVTRでは、ドラムが4
5回転であるので、30Hzの基準信号との最大公約数であ
る15Hzでサーボロックがかかるようになっている。
４ヘッド小径ドラムシステムでは、位相サーボ径の引
込み速度が通常の半分であり、立上りや外乱に対する応
答が遅い問題があった。
込み速度が通常の半分であり、立上りや外乱に対する応
答が遅い問題があった。
本発明はこの問題にかんがみ、位相基準信号の周波数
に対して回転周波数が非整数倍であっても、実質的に基
準信号の周期で位相誤差を計測して回転系を同期させる
ことを目的とする。
に対して回転周波数が非整数倍であっても、実質的に基
準信号の周期で位相誤差を計測して回転系を同期させる
ことを目的とする。
位相基準信号（V/2、30Hz）の周期T1と回転周期T2と
が整数倍関係でない回転部の回転位相を上記位相基準信
号の位相に従って制御する装置である。
が整数倍関係でない回転部の回転位相を上記位相基準信
号の位相に従って制御する装置である。
上記位相基準信号（V/2）と回転位相を代表する信号
（PGパルス、45Hz）との位相差φを周期T1ごとに計測す
る計測手段（時間計測回路12）を備える。更に、 T1＝nT2（0.5＜ｎ＜２） として、｜φ｜＜T0のとき位相差φを有効にして位相サ
ーボループに出力すると共に、｜φ｜＞T0のとき位相差
φを無効にする判定手段（CPU14）を具備する。
（PGパルス、45Hz）との位相差φを周期T1ごとに計測す
る計測手段（時間計測回路12）を備える。更に、 T1＝nT2（0.5＜ｎ＜２） として、｜φ｜＜T0のとき位相差φを有効にして位相サ
ーボループに出力すると共に、｜φ｜＞T0のとき位相差
φを無効にする判定手段（CPU14）を具備する。
｜φ｜＜T0を満足する至近の基準位相にのみ回転位相
がロック（位相同期）する。基準信号の周期と回転周期
との最小公倍数の周期で位相誤差を計測しなくてよい。
確率的には位相基準信号のパルス列が示すどの位相にも
ロックするから、立上り時のサーボの応答遅れが改善さ
れる。
がロック（位相同期）する。基準信号の周期と回転周期
との最小公倍数の周期で位相誤差を計測しなくてよい。
確率的には位相基準信号のパルス列が示すどの位相にも
ロックするから、立上り時のサーボの応答遅れが改善さ
れる。
第１図は本発明を適用した４ヘッド小径ドラムVTRの
ドラムサーボ系の概略ブロック図である。このVTRは第
３図に示すように90゜ごとのヘッド1a、2a、1b、2bを回
転ヘッドドラム３上に持ち、180゜対向対の1aと1bが正
のアジマス角（＋）、2aと2bが負のアジマス角（−）に
なっている。磁気テープ４は約270゜巻きにされてい
て、ドラム３は45回／秒で回転する。3/4回転（270゜）
ごとにヘッドを1a（＋）、2a（−）、1b（＋）、2b
（−）と順次切換えて、第４図に示すようにトラックT1
a、T2a、T1b…………にアジマス記録を行っている。
ドラムサーボ系の概略ブロック図である。このVTRは第
３図に示すように90゜ごとのヘッド1a、2a、1b、2bを回
転ヘッドドラム３上に持ち、180゜対向対の1aと1bが正
のアジマス角（＋）、2aと2bが負のアジマス角（−）に
なっている。磁気テープ４は約270゜巻きにされてい
て、ドラム３は45回／秒で回転する。3/4回転（270゜）
ごとにヘッドを1a（＋）、2a（−）、1b（＋）、2b
（−）と順次切換えて、第４図に示すようにトラックT1
a、T2a、T1b…………にアジマス記録を行っている。
第１図において、回転ドラム３に直結されたドラムモ
ータ５の回転位相は、第２図Ａの記録垂直同期信号（Ｖ
−SYNC、60Hz）を1/2分周器10で1/2に分周した基準信号
（第２図ＢのV/2、30Hz）に同期するように制御され
る。なお基準信号として60HzのＶ−SYNCを用いないの
は、VTRやビデオメモリ（VRAM）やビデオゲーム機の出
力の垂直周期がフィールド交互に異なっている場合があ
るからである。
ータ５の回転位相は、第２図Ａの記録垂直同期信号（Ｖ
−SYNC、60Hz）を1/2分周器10で1/2に分周した基準信号
（第２図ＢのV/2、30Hz）に同期するように制御され
る。なお基準信号として60HzのＶ−SYNCを用いないの
は、VTRやビデオメモリ（VRAM）やビデオゲーム機の出
力の垂直周期がフィールド交互に異なっている場合があ
るからである。
回転ドラム３の周縁には回転位相検出用のマグネット
ピースMPGが取付けられ、固定側のPGヘッド６から回転
位相を代表するPGパルス（45Hz、第２図Ｅ）が得られ
る。また６個の回転速度検出用のマグネットピースMPG
がドラム周縁に等間隔で取付けられ、固定側のFGヘッド
７からFGパルス（６パルス/1回転）が得られる。
ピースMPGが取付けられ、固定側のPGヘッド６から回転
位相を代表するPGパルス（45Hz、第２図Ｅ）が得られ
る。また６個の回転速度検出用のマグネットピースMPG
がドラム周縁に等間隔で取付けられ、固定側のFGヘッド
７からFGパルス（６パルス/1回転）が得られる。
1/2分周器10の出力及びPGヘッド６、FGヘッド７の出
力（V/2、PGパルス、FGパルス）は、サーボ回路11にお
ける時間計測回路12及び割込みコントローラ13に供給さ
れる。割込みコントローラ13は各出力パルスの入力ごと
に割込み要求信号IRQ及び対応の割込みベクターIVCをCP
U14に送る。CPU14は、割込みが発生するごとに各V/2パ
ルス、PGパルス、FGパルスの絶対時間の計測データをRA
M15に取込み、ROM16内のプログラムに基いて位相偏差、
速度偏差の計算を行い、D/A変換器17を介して誤差信号
（モータ制御信号）を出力する。誤差信号は駆動アンプ
18で増巾されてドラムモータ５に印加される。
力（V/2、PGパルス、FGパルス）は、サーボ回路11にお
ける時間計測回路12及び割込みコントローラ13に供給さ
れる。割込みコントローラ13は各出力パルスの入力ごと
に割込み要求信号IRQ及び対応の割込みベクターIVCをCP
U14に送る。CPU14は、割込みが発生するごとに各V/2パ
ルス、PGパルス、FGパルスの絶対時間の計測データをRA
M15に取込み、ROM16内のプログラムに基いて位相偏差、
速度偏差の計算を行い、D/A変換器17を介して誤差信号
（モータ制御信号）を出力する。誤差信号は駆動アンプ
18で増巾されてドラムモータ５に印加される。
第２図Ｅ、Ｆ、Ｇに示すように、30Hzのサーボ基準信
号V/2（第２図Ｂ）と45HzのPGパルスとの位相関係は３
種類生じる。Ｅ（第Ｉ状態）では、第２図ＢのV/2パル
スのとが夫々、PGパルスのとに合致している。
即ち、第２図Ｄに示すＶ−SYNCを1/4分周した15Hzのパ
ルスV/4の、サーボ位相が合わされている。Ｇ（第I
II状態）では、V/2パルスのとPGパルスのとが合致
している。即ち、第２図Ｄに示すV/4パルスのにサー
ボ位相が合わされている。
号V/2（第２図Ｂ）と45HzのPGパルスとの位相関係は３
種類生じる。Ｅ（第Ｉ状態）では、第２図ＢのV/2パル
スのとが夫々、PGパルスのとに合致している。
即ち、第２図Ｄに示すＶ−SYNCを1/4分周した15Hzのパ
ルスV/4の、サーボ位相が合わされている。Ｇ（第I
II状態）では、V/2パルスのとPGパルスのとが合致
している。即ち、第２図Ｄに示すV/4パルスのにサー
ボ位相が合わされている。
第２図Ｆに示す第II状態は、第Ｉ、第III状態の中間
であり、PGパルスのとが基準信号V/2のとに位
相同期するか又はPGパルスのとV/2のとが位相同期
するかに分かれる。と（又はと）の位相差と、
２との位相差は絶対値がT0で等しく、極性が逆であ
る。
であり、PGパルスのとが基準信号V/2のとに位
相同期するか又はPGパルスのとV/2のとが位相同期
するかに分かれる。と（又はと）の位相差と、
２との位相差は絶対値がT0で等しく、極性が逆であ
る。
第１のサーボ回路11は、第２図ＥとＧの第Ｉ及び第II
I状態の何れもが生じるように動作する。従って立上り
時には、サーボ系は実質的にV/20（30Hz）ごとの位相基
準点に引込まれる。ロックした後は、第２図Ｃ又はＤの
V/4パルスの周期、つまりV/2（30Hz）とPGパルス（45H
z）との最大公約数の15Hzでしか両者の位相が合わない
ので、15Hzごとのサンプリングに基いてサーボループの
フィードバック制御が行われる。
I状態の何れもが生じるように動作する。従って立上り
時には、サーボ系は実質的にV/20（30Hz）ごとの位相基
準点に引込まれる。ロックした後は、第２図Ｃ又はＤの
V/4パルスの周期、つまりV/2（30Hz）とPGパルス（45H
z）との最大公約数の15Hzでしか両者の位相が合わない
ので、15Hzごとのサンプリングに基いてサーボループの
フィードバック制御が行われる。
第２図Ｆの中間状態（II）においては、と（又は
と）の位相差がT0より小さいとき、ととの位相
差がT0より大きくなるから、このときにはをに（又
はをに）合致させるように位相制御する。逆に第２
図Ｆのととの位相差がT0より小さいとき、とと
の位相差がT0より大きくなるから、このときにはを
に合致させるように位相制御する。
と）の位相差がT0より小さいとき、ととの位相
差がT0より大きくなるから、このときにはをに（又
はをに）合致させるように位相制御する。逆に第２
図Ｆのととの位相差がT0より小さいとき、とと
の位相差がT0より大きくなるから、このときにはを
に合致させるように位相制御する。
何れの場合も、位相差がT0より小さくなるのは、15Hz
ごとにしか生じないが、確率的には、と又はと
の何れの関係でも生じるから、立上り時は、30Hzの基準
信号V/2のパルス列、、………の全部に対してロ
ック点を求めるようなサーボ動作になる。
ごとにしか生じないが、確率的には、と又はと
の何れの関係でも生じるから、立上り時は、30Hzの基準
信号V/2のパルス列、、………の全部に対してロ
ック点を求めるようなサーボ動作になる。
上述の中間状態の位相差T0は、一般には、基準信号の
周期をT1、制御対象である回転部の回転周期をT2とする
と、 T1＝nT2（0.5＜ｎ＜２） である。実施例ではT1＝1/30sec、T2＝1/45secで、T0≒
5.6msecである。なおこの例ではT1＞T2であるが、T2＞T
1の関係でもよく、ｎが２以上又は0.5以下のときには周
波数が高い方のパルスを分周して0.5＜ｎ＜２の関係を
満足させればよい。
周期をT1、制御対象である回転部の回転周期をT2とする
と、 T1＝nT2（0.5＜ｎ＜２） である。実施例ではT1＝1/30sec、T2＝1/45secで、T0≒
5.6msecである。なおこの例ではT1＞T2であるが、T2＞T
1の関係でもよく、ｎが２以上又は0.5以下のときには周
波数が高い方のパルスを分周して0.5＜ｎ＜２の関係を
満足させればよい。
第５図は第１図のCPU14が実行する位相サーボアルゴ
リズム（割込みルーチン）を示す。ステップS1、S3で
は、基準信号V/2及びPGパルスの到来を待っている。V/2
が来たらステップS2でそのときの絶対時間TVを取込み、
PGパルスが来たらそのときの絶対時間TPGをステップS4
で取込む。次にステップS5で、位相差φを式TPG−TVで
計算する。
リズム（割込みルーチン）を示す。ステップS1、S3で
は、基準信号V/2及びPGパルスの到来を待っている。V/2
が来たらステップS2でそのときの絶対時間TVを取込み、
PGパルスが来たらそのときの絶対時間TPGをステップS4
で取込む。次にステップS5で、位相差φを式TPG−TVで
計算する。
計算された位相差φは、第５図Ｂ、Ｆの〜間のφ
１を測ったとき正しいが、次に〜間のφ２を測った
ときには、〜間のφ２′に換算しなければならな
い。このためステップS6でφが1/60（sec）よりも大き
いことを判定したとき（φ２の場合）、ステップS7でφ
−1/30（sec）、即ち、φ２′の換算を行う。このステ
ップS5、S6の処理により、位相差φの計測（データのダ
イナミックレンジ）が第２図Ｂの各パルス、、…
……を中心にした±1/60（sec）の範囲Da、Db、Dc……
…に制限される。
１を測ったとき正しいが、次に〜間のφ２を測った
ときには、〜間のφ２′に換算しなければならな
い。このためステップS6でφが1/60（sec）よりも大き
いことを判定したとき（φ２の場合）、ステップS7でφ
−1/30（sec）、即ち、φ２′の換算を行う。このステ
ップS5、S6の処理により、位相差φの計測（データのダ
イナミックレンジ）が第２図Ｂの各パルス、、…
……を中心にした±1/60（sec）の範囲Da、Db、Dc……
…に制限される。
次にステップS8にて｜φ｜がT0より小さい場合を判定
し、この条件を満足したとき、ステップS9でφを位相エ
ラーとして第１図のD/A変換器17に出力する。また｜φ
｜がT0より大きいときには、そのφをエラーとは認めず
に無視する。従って第２図Ｈのような位相のPGパルスが
発生しているとき、基準信V/Dに対して〜及び〜
の位相差φ１、φ４は有効エラーデータとしてサーボ
ループに出力され、〜、〜の位相差φ２、φ３
は無効にされる。このため又はを又はの位相に
引込むようなサーボ動作が行われる。
し、この条件を満足したとき、ステップS9でφを位相エ
ラーとして第１図のD/A変換器17に出力する。また｜φ
｜がT0より大きいときには、そのφをエラーとは認めず
に無視する。従って第２図Ｈのような位相のPGパルスが
発生しているとき、基準信V/Dに対して〜及び〜
の位相差φ１、φ４は有効エラーデータとしてサーボ
ループに出力され、〜、〜の位相差φ２、φ３
は無効にされる。このため又はを又はの位相に
引込むようなサーボ動作が行われる。
また第２図ＩのようなPGパルスが発生しているときに
は、位相差φ２のみが有効とされ、φ１、φ３、φ４は
無効とされる。
は、位相差φ２のみが有効とされ、φ１、φ３、φ４は
無効とされる。
このように、立上り時のサーボ引込みは、基準信号V/
2（30Hz）のパルス、、………のどの位相に対し
ても対等に生じるので、ロックイン速度は従来の15Hzご
とサンプリングの場合の２倍となる。位相誤差の計測は
CPU内では30Hzごとであり、サーボループ全体では15Hz
ごとのサンプリング間隔になっている。
2（30Hz）のパルス、、………のどの位相に対し
ても対等に生じるので、ロックイン速度は従来の15Hzご
とサンプリングの場合の２倍となる。位相誤差の計測は
CPU内では30Hzごとであり、サーボループ全体では15Hz
ごとのサンプリング間隔になっている。
本発明は上述の如く、位相基準信号ごとに回転位相を
代表する信号との位相差を計測し、位相差が所定値以内
のときのみサーボ誤差として有効にしたので、サーボ系
のロックインは実質的に位相基準信号の周期で生じ、基
準周期と回転周期との最小公倍数の周期で位相誤差を計
測する従来技術に比して、簡単な構成で位相サーボの応
答性能を格段に高めることができる。
代表する信号との位相差を計測し、位相差が所定値以内
のときのみサーボ誤差として有効にしたので、サーボ系
のロックインは実質的に位相基準信号の周期で生じ、基
準周期と回転周期との最小公倍数の周期で位相誤差を計
測する従来技術に比して、簡単な構成で位相サーボの応
答性能を格段に高めることができる。
第１図は本発明を適用した４ヘッドVTRのドラムサーボ
回路図、第２図は位相サーボのタイムチャート、第３図
は４ヘッドドラムの概略図、第４図はテープ上の記録パ
ターン図、第５図は位相サーボのアルゴリズムを示すフ
ローチャートである。 なお図面に用いた符号において、 1a,1b,2a,2b……回転ヘッド ３……回転ヘッドドラム ４……磁気テープ ５……ドラムモータ ６……PGヘッド ７……FGヘッド 11……サーボ回路 12……時間計測回路 14……CPU 15……RAM 16……ROM 17……D/A変換器 である。
回路図、第２図は位相サーボのタイムチャート、第３図
は４ヘッドドラムの概略図、第４図はテープ上の記録パ
ターン図、第５図は位相サーボのアルゴリズムを示すフ
ローチャートである。 なお図面に用いた符号において、 1a,1b,2a,2b……回転ヘッド ３……回転ヘッドドラム ４……磁気テープ ５……ドラムモータ ６……PGヘッド ７……FGヘッド 11……サーボ回路 12……時間計測回路 14……CPU 15……RAM 16……ROM 17……D/A変換器 である。
Claims (1)
- 【請求項１】位相基準信号の周期T1と回転周期T2とが整
数倍関係でない回転部の回転位相を上記位相基準信号の
位相に従って制御する装置であって、 上記位相基準信号と回転位相を代表する信号との位相差
φを周期T1ごとに計測する計測手段と、 T1＝nT2（0.5＜ｎ＜２） として、｜φ｜＜T0のとき位相差φを有効にして位相サ
ーボループに出力すると共に、｜φ｜＞T0のとき位相差
φを無効にする判定手段とを具備する回転位相制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62163351A JP2540866B2 (ja) | 1987-06-30 | 1987-06-30 | 回転位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62163351A JP2540866B2 (ja) | 1987-06-30 | 1987-06-30 | 回転位相制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS648887A JPS648887A (en) | 1989-01-12 |
| JP2540866B2 true JP2540866B2 (ja) | 1996-10-09 |
Family
ID=15772234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62163351A Expired - Lifetime JP2540866B2 (ja) | 1987-06-30 | 1987-06-30 | 回転位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540866B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4128008B2 (ja) * | 2000-05-19 | 2008-07-30 | ティボル・バログ | ３ｄ画像を表示するための方法及び装置 |
-
1987
- 1987-06-30 JP JP62163351A patent/JP2540866B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS648887A (en) | 1989-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0313796B2 (ja) | ||
| JPS58186274A (ja) | 記録再生装置用マイクロプロセツサ制御システムおよびその方法 | |
| JP2540866B2 (ja) | 回転位相制御装置 | |
| US4306254A (en) | Magnetic recording device for synchronizing headwheel movement | |
| JP3270908B2 (ja) | モータ制御装置及び方法 | |
| JPH02282961A (ja) | テンションサーボ装置 | |
| EP0326255B1 (en) | Motor control apparatus | |
| JP2751155B2 (ja) | 回転位相制御装置 | |
| JP2940171B2 (ja) | テープ記録再生装置のサーボ制御装置 | |
| JP3050876B2 (ja) | モータの回転位相制御装置 | |
| JPH011492A (ja) | 回転位相制御装置 | |
| JPS59198555A (ja) | ドラムモ−タ制御装置 | |
| US5777814A (en) | Apparatus for preventing picture fluctuation and correcting pulse in video cassette recorder | |
| JPH0511473B2 (ja) | ||
| JP3067898B2 (ja) | サーボ回路 | |
| JPH04322189A (ja) | Ｖｔｒのドラムサーボ回路 | |
| JP2932493B2 (ja) | テンションサーボ回路 | |
| JP2532635B2 (ja) | トラッキングシフト装置 | |
| JP2788516B2 (ja) | モータサーボ装置 | |
| JPH0514344Y2 (ja) | ||
| JPH0614311Y2 (ja) | ドラムサ−ボ装置 | |
| JP2698280B2 (ja) | サーボリファレンス設定装置 | |
| JP2906434B2 (ja) | 回転制御装置 | |
| JPH0512767A (ja) | 磁気記録再生装置のシリンダ制御装置 | |
| JPS61180591A (ja) | モ−タの回転位相制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |