JP2024038720A - light detection device - Google Patents
light detection device Download PDFInfo
- Publication number
- JP2024038720A JP2024038720A JP2022142956A JP2022142956A JP2024038720A JP 2024038720 A JP2024038720 A JP 2024038720A JP 2022142956 A JP2022142956 A JP 2022142956A JP 2022142956 A JP2022142956 A JP 2022142956A JP 2024038720 A JP2024038720 A JP 2024038720A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- layer
- substrate
- photodetection device
- sealing layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 141
- 238000007789 sealing Methods 0.000 claims abstract description 63
- 238000003384 imaging method Methods 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 46
- 239000011800 void material Substances 0.000 claims description 12
- 238000013473 artificial intelligence Methods 0.000 claims description 8
- 230000035699 permeability Effects 0.000 claims description 5
- 238000004891 communication Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 206
- 238000010586 diagram Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- -1 SiCN Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- LKJPSUCKSLORMF-UHFFFAOYSA-N Monolinuron Chemical compound CON(C)C(=O)NC1=CC=C(Cl)C=C1 LKJPSUCKSLORMF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本開示は、光検出装置に関する。 The present disclosure relates to a photodetection device.
基板上の段差に起因して、基板を覆うように設けられた層にシーム部が発生することが知られている。例えば特許文献1は、積層された2つの層それぞれのシーム部を不連続にすることで、シーム部の外部への連通を抑制する技術を開示する。
It is known that a seam occurs in a layer provided to cover a substrate due to a step on the substrate. For example,
光検出素子を含む基板に対して設けられたチップを覆うように層が設けられた構成を備える光検出装置がある。チップが与える段差に起因してシーム部が発生し得る。シーム部の外部への連通を抑制する手法を検討する余地が依然として残る。 2. Description of the Related Art There is a photodetection device having a structure in which a layer is provided so as to cover a chip provided on a substrate including a photodetection element. Seams may occur due to the step provided by the chip. There is still room to consider ways to suppress communication of the seam portion to the outside.
本開示の一側面は、シーム部の外部への連通を抑制する。 One aspect of the present disclosure suppresses communication of the seam portion to the outside.
本開示の一側面に係る光検出装置は、光検出素子を含む基板と、基板に対して設けられたチップと、チップを覆うように設けられた埋め込み層と、埋め込み層内に発生し、埋め込み層の表面まで延在しているシーム部と、埋め込み層及びシーム部を覆うように設けられた封止層と、を備える。 A photodetection device according to one aspect of the present disclosure includes a substrate including a photodetection element, a chip provided to the substrate, an embedded layer provided to cover the chip, and a photodetector generated within the embedded layer. It includes a seam portion extending to the surface of the layer, and a sealing layer provided to cover the buried layer and the seam portion.
以下に、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の要素には同一の符号を付することにより重複する説明を省略する。 Embodiments of the present disclosure will be described in detail below based on the drawings. In addition, in each of the following embodiments, the same elements are given the same reference numerals to omit redundant explanation.
以下に示す項目順序に従って本開示を説明する。
1.第1実施形態
2.第2実施形態
3.第3実施形態
4.第4実施形態
5.第5実施形態
6.第6実施形態
7.第7実施形態
8.第8実施形態
9.製造方法の例
10.撮像装置への応用例
11.効果の例
12.移動体への応用例
The present disclosure will be described according to the order of items shown below.
1.
1.第1実施形態
図1は、第1実施形態に係る光検出装置の概略構成の例を示す図である。光検出装置100の断面が模式的に示される。光検出装置100は、基板1と、チップ2と、埋め込み層3と、シーム部4と、封止層5と、補助層6と、支持基板7とを含む。なお、矛盾の無い範囲において、「層」は、「膜」、「部材」等に適宜読み替えられてよい。また、「設ける」は、「形成する」等に適宜読み替えられてよい。
1. First Embodiment FIG. 1 is a diagram showing an example of a schematic configuration of a photodetection device according to a first embodiment. A cross section of a
図において、XYZ座標系も図示される。Z軸方向は、基板や層の厚さ方向に相当する。X軸方向及びY軸方向(XY平面方向)は、基板や層の面方向に相当する。基板1及び支持基板7は、互いに対向している。この例では、基板1及び支持基板7のうち、基板1がZ軸負方向側に位置し、支持基板7がZ軸正方向側に位置している。チップ2、埋め込み層3、シーム部4、封止層5及び補助層6は、基板1と支持基板7との間に位置している。
In the figure, an XYZ coordinate system is also illustrated. The Z-axis direction corresponds to the thickness direction of the substrate or layer. The X-axis direction and the Y-axis direction (XY plane direction) correspond to the plane direction of the substrate or layer. The
光検出装置100は、配線層を含む。配線層に設けられた配線を、いずれも配線Lと称し図示する。配線Lの材料の例は、銅(Cu)等である。なお、異なる配線層の配線Lどうしを接続するいくつかのビアも、配線Lと同じハッチングで図示される。
基板1は、例えばシリコン(Si)半導体基板等の半導体基板であり、光検出素子1pを含む。光検出素子の例は、PD(Photo Diode)等の光電変換素子であり、例えばXY平面方向にアレイ状に配置された複数の光電変換素子が、光検出素子1pに相当し得る。図示しないが、各光電変換素子を駆動したり、各光電変換素子の受光光量に応じた電気信号を取り出したりするためのトランジスタ等の回路素子も、基板1に含まれる。そのような回路素子を含む回路を、画素回路とも称する。
The
基板1の面のうち、Z軸正方向側の面を、表面1aと称し図示する。Z軸負方向側の面を、裏面1bと称し図示する。例示される光検出装置100は、基板1の裏面1bに入射した光を検出する裏面照射型の光検出装置である。
Among the surfaces of the
基板1は、表面1a側に配線層を有する。基板1の配線層の配線Lは、画素回路の一部を構成し得る。例示される基板1の配線層は多層配線層であり、いくつかの配線Lが表面1aに露出している。
The
チップ2は、基板1に対して設けられる。基板1に対して設けられるとは、基板1に直接設けられることだけでなく、別の要素(例えば後述の図21の追加基板12)を介して設けられることを含む意味に解されてよい。図1に示される例では、チップ2は、基板1に直接設けられ、より具体的には、基板1の表面1a上に設けられる。チップ2の実装面を、実装面2bと称し図示する。チップ2は、実装面2b側に配線層を有する。例示されるチップ2の配線層は多層配線層であり、いくつかの配線Lが実装面2bに露出している。
チップ2は、チップ2の実装面2bが基板1の表面1aと接触するように、基板1上に設けられる。より具体的に、チップ2は、チップ2の配線Lと基板1の配線Lとが接触して電気的に接続されるように、基板1に実装される。このような接続は、配線Lの材料がCuの場合には、Cu-Cu接合等とも称される。チップ2の実装面2b及び基板1の表面1aは、チップ2及び基板1の接合面(チップ接合面)を規定する。
The
チップ2は、光検出装置100に用いることのできるあらゆるチップ(IC等)であってよい。チップ2の一例は、ロジックチップであり、例えば画素回路のトランジスタを駆動したり、画素回路から取り出された電気信号を処理したりする。チップ2の別の例は、メモリチップであり、例えばロジックチップによる処理で用いられるデータや、処理によって得られたデータを記憶する。チップ2のさらに別の例は、AI(Artificial Intelligence)チップであり、学習済みモデル(例えば学習済みのDNN(Deep Neural Network))を用いた演算処理を高速に行うように専用に設計されている。
The
図1から理解されるように、基板1上に設けられたチップ2が、段差を与える。この例では、チップ2は、基板1の表面1aを基準としてZ軸正方向に向かって突出する凸形状を有する段差部である。なお、光検出装置100に含まれるチップ2の数は、図1に示される例に限られない。光検出装置100は、1つ以上の任意の数のチップ2を含んでよい。
As understood from FIG. 1, the
埋め込み層3は、チップ2を覆うように、より具体的にこの例では基板1及びチップ2を覆うように設けられる。埋め込み層3は、チップ2を保護する保護層として機能し得る。例えば、水分、薬品、不所望のガス等のチップ2への侵入が抑制される。埋め込み層3の材料の例は、SiN、SiO2等である。埋め込み層3の面のうち、Z軸正方向側の面を、表面3aと称し図示する。Z軸負方向側の面を、裏面3bと称し図示する。
The buried
シーム部4は、チップ2が与える段差に起因して、埋め込み層3内に発生する。シーム部4は、例えば段差の立ち上がり部分又はその周辺部分を起点とし、埋め込み層3の表面3aまで延在している。
シーム部4の少なくとも一部は、空隙であってよい。シーム部4が有する空隙を、空隙4aと称し図示する。図1に示される例では、シーム部4の全部が空隙4aである。埋め込み層3の表面3aのうち、シーム部4の位置する部分は開口している。
At least a portion of the
封止層5は、埋め込み層3及びシーム部4を覆うように設けられる。シーム部4によって埋め込み層3の表面3aにできた開口も、封止層5よって塞がれる。封止層5により、シーム部4の外部への連通が抑制される。封止層5の材料は、埋め込み層3の材料と同じであってもよいし、異なっていてもよい。封止層5の材料のいくつかの例は後述する。
The
補助層6は、封止層5を覆うように設けられる。補助層6は、例えば支持基板7との接合に適した材料を含んで構成される。補助層6の材料の例は、主にSiOx(SiNx、SiON、SiCN、SiOC)である。補助層6の面のうち、Z軸正方向側の面を、表面6aと称し図示する。
支持基板7は、封止層5を挟んで基板1とは反対側に位置し、封止層5を直接的又は間接的に支持する。支持基板7は、例えばシリコン(Si)半導体基板等であってよい。図1に示される例では、支持基板7は、封止層5及び補助層6を挟んで基板1とは反対側に位置し、補助層6を介して封止層5を(すなわち封止層5を間接的に)支持するように、補助層6に貼り合わされる。支持基板7の面のうち、Z軸正方向側の面を、表面7aと称し図示する。Z軸負方向側の面を、裏面7bと称し図示する。支持基板7の裏面7b及び補助層6の表面6aは、支持基板7及び補助層6の接合面(支持基板接合面)を規定する。なお、光検出装置100は、補助層6を含まなくてもよく、その場合、支持基板7は、封止層5を直接的に支持するように封止層5に貼り合わされる。
The
以上で説明した光検出装置100によれば、埋め込み層3及びシーム部4を覆う封止層5を設けることで、シーム部4の外部への連通を抑制することができる。具体的に、図1に示される例では、シーム部4が、支持基板7との接合面である補助層6の表面6aまで到達するのを防ぐことができる。仮にシーム部4が補助層6の表面6aに到達すると、支持基板7との接合面に開口ができてしまい、ボイド発生等によって接合品質が低下する可能性がある。このような接合品質の低下が、光検出装置100によって抑制される。
According to the
上記の技術をベースとするいくつかの他の実施形態について説明する。矛盾の無い範囲において、各実施形態の技術特徴は適宜組み合わされてよい。 Several other embodiments based on the above techniques will be described. The technical features of each embodiment may be combined as appropriate to the extent that there is no contradiction.
2.第2実施形態
図2は、第2実施形態に係る光検出装置の概略構成の例を示す図である。封止層5は、シーム部4内まで延在する延在部5aを含む。延在部5aは、シーム部4の少なくとも一部を埋めるように延在し、図2に示される例では、シーム部4の全部を埋めるように延在している。シーム部4は、空隙4a(図1)を有さない。封止層5の材料(延在部5aの材料)は、低浸透性材料を含む。低浸透性材料の例は、SiN系材料等である。SiN系材料の例は、SiNx、SiCN、SiON等である。このような封止層5の延在部5aがシーム部4を埋めることで、例えばチップ2への水分等の侵入の抑制効果を高めることができる。信頼性向上等にもつながる。
2. Second Embodiment FIG. 2 is a diagram showing an example of a schematic configuration of a photodetection device according to a second embodiment. The
3.第3実施形態
一実施形態において、封止層5の材料は、低ヤング率材料を含む。低ヤング率材料の例は、Low-k材料、有機材料等である。Low-k材料の例は、多孔性のSiO2等である。有機材料の例は、シリコーン、シロキサン、ポリイミド等である。このような封止層5の延在部5aがシーム部4を埋めることで、例えばチップ間応力を緩和することができる。
3. Third Embodiment In one embodiment, the material of the
4.第4実施形態
図3は、第4実施形態に係る光検出装置の概略構成の例を示す図である。封止層5の延在部5aは、シーム部4の一部だけを埋めるように延在している。シーム部4の残部は空隙4aである。空隙4aを残すことでチップ間応力を緩和することもできる。
4. Fourth Embodiment FIG. 3 is a diagram showing an example of a schematic configuration of a photodetection device according to a fourth embodiment. The extending
なお、以降では、とくに説明がある場合を除き、封止層5の延在部5aがシーム部4の全部を埋めるように延在している場合で説明する。
Note that, hereinafter, unless otherwise specified, a case will be described in which the extending
5.第5実施形態
図4は、第5実施形態に係る光検出装置の概略構成の例を示す図である。光検出装置100は、側壁部8をさらに含む。側壁部8は、チップ2の側面(側壁)を覆うように設けられる。埋め込み層3は、基板1、チップ2及び側壁部8を覆うように設けられる。側壁部8の材料の例は、無機材料等である。無機材料の例は、主にSiNx(SiOx、SiON、SiCN、SiOC)である。側壁部8を設けることで、チップ2の保護性能をさらに高めることができる。
5. Fifth Embodiment FIG. 4 is a diagram showing an example of a schematic configuration of a photodetection device according to a fifth embodiment.
6.第6実施形態
図5及び図6は、第6実施形態に係る光検出装置の概略構成の例を示す図である。2つの異なるチップ2に起因して発生したシーム部4どうしが、互いにつながっている。2つのチップ2のうち、第1のチップを、チップ2-1と称し図示する。第2のチップを、チップ2-2と称し図示する。
6. Sixth Embodiment FIGS. 5 and 6 are diagrams showing an example of a schematic configuration of a photodetecting device according to a sixth embodiment.
シーム部4は、シーム部4-1及びシーム部4-2を含む。シーム部4-1は、チップ2-1に起因して発生した第1のシーム部である。シーム部4-2は、チップ2-2に起因して発生した第2のシーム部である。図5に示される例では、シーム部4-1及びシーム部4-2は、埋め込み層3の表面3aに向かう途中で互いにつながり、埋め込み層3の表面3aまで延在している。図6に示される例では、シーム部4-1が与える段差及びシーム部4-2がはじめから互いにつながっており、一緒に埋め込み層3の表面3aまで延在している。例えばこのように互いにつながっているシーム部4-1及びシーム部4-2がある場合でも、それらの外部への連通を抑制することができる。
The
7.第7実施形態
図7は、第7実施形態に係る光検出装置の概略構成の例を示す図である。光検出装置100は、追加層9をさらに含む。追加層9は、基板1及びチップ2と、埋め込み層3との間に設けられる。換言すると、追加層9は、基板1及びチップ2を覆うように設けられ、埋め込み層3は、追加層9を覆うように設けられる。追加層9の材料は、埋め込み層3の材料と同じであってもよいし、異なっていてもよい。追加層9の材料の例は、主にSiNx(SiOx、SiON、SiCN、SiOC)である。追加層9は、単層構造を有していてもよいし、積層構造を有していてもよい。追加層9を設けることで、信頼性をさらに向上させることができる。
7. Seventh Embodiment FIG. 7 is a diagram showing an example of a schematic configuration of a photodetection device according to a seventh embodiment.
8.第8実施形態
図8は、第8実施形態に係る光検出装置の概略構成の例を示す図である。補助層6は、積層構造を有する。この例では、補助層6は、3層構造であり、Z軸正方向に、層61、層62及び層63をこの順に含む。層61、層62及び層63それぞれの材料は、互いに異なる材料であってもよいし、同じ材料であってもよい。層数や材料の設計により、反り調整、接合マージン拡大等が可能になる。
8. Eighth Embodiment FIG. 8 is a diagram showing an example of a schematic configuration of a photodetection device according to an eighth embodiment. The
9.製造方法の例
図9~図19は、光検出装置の製造方法の例を示す図である。図9~図14には、前述の第1実施形態~第4実施形態、及び、第6実施形態~第8実施形態に係る光検出装置100(図1~図3、及び、図5~図8)の製造方法の例が示される。
9. Example of Manufacturing Method FIGS. 9 to 19 are diagrams illustrating an example of a method of manufacturing a photodetector. FIGS. 9 to 14 show the photodetecting devices 100 (FIGS. 1 to 3, and FIGS. 5 to 3) according to the first to fourth embodiments and the sixth to eighth embodiments described above. An example of the manufacturing method of 8) is shown below.
図9に示されるように、光検出素子1pを含む基板1を準備し、チップ2を基板1上に設ける。図10に示されるように、基板1及びチップ2を覆うように、埋め込み層3を設ける。チップ2が与える段差に起因して、埋め込み層3内にシーム部4が発生する。この時点では、シーム部4の全体が空隙4aである。
As shown in FIG. 9, a
前述の第6実施形態(図5、図6)のように、隣り合うチップ2それぞれに対応するシーム部4どうしが繋がる場合もある。前述の第7実施形態(図7)の場合は、基板1及びチップ2を覆うように追加層9(図7)を設けた後で、追加層9を覆うように埋め込み層3を設ける。
As in the aforementioned sixth embodiment (FIGS. 5 and 6), the
埋め込み層3の上部(Z軸正方向側の部分)を研磨し、洗浄することで、図11に示されるように、平坦化された表面3aが得られる。表面3aにおいてシーム部4が到達している部分は開口している。この状態で、図12に示されるように、埋め込み層3を覆うように封止層5を設ける。表面3aの開口は、封止層5によって塞がれる。
By polishing and cleaning the upper part of the buried layer 3 (the portion on the positive side of the Z-axis), a flattened
前述の第1実施形態(図1)の場合は、シーム部4の全部が空隙4aのままである。前述の第2実施形態及び第3実施形態(図2)の場合は、シーム部4の全部が封止層5の材料によって埋められ、その部分が封止層5の延在部5aになる。前述の第4実施形態(図3)の場合は、シーム部4の一部だけが封止層5の材料によって埋められ、その部分が封止層5の延在部5aになる。前述の第6実施形態~第8実施形態(図5~図8)の場合は、いずれの態様であってもよい。
In the case of the first embodiment (FIG. 1) described above, the
図13に示されるように、封止層5を覆うように補助層6を設ける。その後、補助層6を研磨し、洗浄を行う。シーム部4が封止層5で覆われているので、洗浄を行っても、シーム部4は広がらない。前述の第8実施形態(図8)の場合は、補助層6が積層構造を有するように、複数の層(例えば層61、層62及び層63)が設けられる。図14に示されるように、支持基板7を補助層6に貼り合わせる。
As shown in FIG. 13, an
例えば以上のようにして、前述の実施形態1~実施形態4、及び、実施形態6~実施形態8に係る光検出装置100を製造することができる。
For example, as described above, the
図15~図19には、前述の第5実施形態(図4)の製造方法の例が示される。基板1を準備し、チップ2を基板1上に設けるところまでは、先に説明した図9と同様である。図15に示されるように、基板1及びチップ2を覆うように、側壁部8(図4)の材料を設ける。
15 to 19 show an example of the manufacturing method of the fifth embodiment (FIG. 4) described above. The steps up to preparing the
図16に示されるように、チップ2の側面上に上述の材料が残るように、エッチング(例えばドライエッチング)を行う。チップ2の側面上に残った材料が、側壁部8になる。図17に示されるように、基板1、チップ2及び側壁部8を覆うように、埋め込み層3を設ける。チップ2が与える段差に起因して、埋め込み層3内にシーム部4が発生する。図18に示されるように、封止層5を覆うように補助層6を設ける。図19に示されるように、支持基板7を補助層6に貼り合わせる。
As shown in FIG. 16, etching (for example, dry etching) is performed so that the above-mentioned material remains on the side surface of the
例えば以上のようにして、上述の実施形態5に係る光検出装置100を製造することができる。
For example, the
10.撮像装置への応用例
これまで説明した光検出装置100の応用の一例は、撮像装置である。図20~図23を参照して説明する。
10. Application Example to Imaging Device An example of application of the
図20は、応用例に係る光検出装置の概略構成の例を示す図である。これまでの図とはZ軸の向きが逆になっていることに留意されたい。例示される光検出装置100は、複数の画素101を含むように構成された撮像装置である。画素101として、緑色光を受光する画素G、赤色光を受光する画素R、及び、青色光を受光する画素Bが例示される。基板1は、各画素101に対応する光電変換素子を含むように構成された基板(イメージセンサ基板)である。光検出装置100は、フィルタ層10及びレンズ層11を含む。
FIG. 20 is a diagram illustrating an example of a schematic configuration of a photodetecting device according to an application example. Please note that the direction of the Z axis is reversed from the previous figures. The illustrated
フィルタ層10は、基板1を挟んでチップ2及び埋め込み層3とは反対側に設けられる。この例では、フィルタ層10は、基板1の裏面1b上に設けられる。フィルタ層10は、複数の画素101に対応する複数のフィルタを含む。画素Gに設けられるフィルタを、フィルタ10Gと称し図示する。画素Rに設けられるフィルタを、フィルタ10Rと称し図示する。画素Bに設けられるフィルタを、フィルタ10Bと称し図示する。フィルタ10Gは、緑色の光を通過させる。フィルタ10Rは、赤色の光を通過させる。フィルタ10Bは、青色の光を通過させる。樹脂等の種々の公知の材料が用いられてよい。
The
レンズ層11は、フィルタ層10を挟んで基板1とは反対側に設けられる。レンズ層11は、複数の画素101に対応する複数のレンズ11aを含む。レンズ11aは、フィルタ層10を介して基板1の光電変換素子に入射する光を集光する集光レンズである。樹脂等の種々の公知の材料が用いられてよい。
例えば上記の構成を備える光検出装置100を、撮像装置として用いることができる。他の構成も可能であり、いくつかの例について、図21~図23を参照して説明する。
For example, the
図21は、応用例に係る光検出装置の概略構成の例を示す図である。光検出装置100は、追加基板12をさらに含む。追加基板12は、基板1と埋め込み層3との間に設けられる。追加基板12は、基板1と支持基板7との間に位置する中間基板ともいえる。追加基板12の面のうち、Z軸正方向側の面を、表面12aと称し図示する。Z軸負方向側の面を、裏面12bと称し図示する。追加基板12の表面12aが埋め込み層3の裏面3bに接触し、追加基板12の裏面12bが基板1の表面1aに接触している。
FIG. 21 is a diagram illustrating an example of a schematic configuration of a photodetecting device according to an application example.
追加基板12は、表面12a側及び裏面12b側それぞれに配線層を有する。例示される追加基板12の配線層は多層配線層であり、いくつかの配線Lが表面12a又は裏面12bに露出している。
The
チップ2は、チップ2の実装面2bが追加基板12の表面12aと接触するように、追加基板12上に設けられる。より具体的に、チップ2は、チップ2の配線Lと追加基板12の配線Lとが接触して電気的に接続されるように、追加基板12に実装される。チップ2の実装面2b及び追加基板12の表面12aは、チップ2及び追加基板12の接合面(チップ接合面)を規定する。
The
追加基板12は、追加基板12の配線Lと基板1の配線Lとが電気的に接触して接続されるように、基板1に貼り合わされる。基板1の表面1a及び追加基板12の裏面12bは、基板1及び追加基板12の接合面(F2F接合面)を規定する。
The
追加基板12は、貫通ビア12vを含む。貫通ビア12vは、追加基板12の表面12a側の配線層と、追加基板12の裏面12b側の配線層とを接続するように、それらの間の部分(基体)を貫通する。追加基板12の配線層も利用することで、より多くの配線や回路素子を形成することができる。例えば光検出装置100をさらに高機能化することができる。なお、2つ以上の追加基板12が設けられてもよい。
図22及び図23は、応用例に係る光検出装置の概略構成の例を示す図である。図22に示されるように、間隔をあけて隣り合うように配置されたチップ2どうしの間にも、配線Lや構造体が設けられる。構造体として、貫通ビアVが例示される。
22 and 23 are diagrams illustrating an example of a schematic configuration of a photodetecting device according to an application example. As shown in FIG. 22, wiring L and structures are also provided between
具体的に、図22に示されるように、埋め込み層3及び補助層6も、配線Lを含む。いくつかの配線Lは、隣り合うチップ2どうしの間に設けられる。埋め込み層3及び補助層6にも配線Lを設けることで、光検出装置100のさらなる高機能化が可能になる。配線Lはシーム部4に設けられていてもよく、その分レイアウト自由度が向上する。
Specifically, as shown in FIG. 22, the buried
貫通ビアVは、埋め込み層3、封止層5、補助層6及び支持基板7を貫通する。貫通ビアVを介して、支持基板7の表面7aから追加基板12の表面12a側の配線層への電気的なアクセスが可能になる。貫通ビアVは、コンタクトビアともいえる。埋め込み層3において、少なくとも一部の貫通ビアVは、隣り合うチップ2どうしの間に位置している。また、貫通ビアVは、シーム部4を貫通していてよい。具体的に、図23には、平面レイアウトが模式的に示される。平面視したときに(Z軸方向にみたときに)、チップ2の周辺に配置された複数の貫通ビアVのうちのいくつかの貫通ビアVが、シーム部4と重なっている。さまざまな位置に貫通ビアVを設けることができ、その分レイアウト自由度が向上する。
The through via V passes through the buried
11.効果の例
以上で説明した技術は、例えば次のように特定される。開示される技術の1つは、光検出装置100である。図1等を参照して説明したように、光検出装置100は、光検出素子1pを含む基板1と、基板1に対して設けられたチップ2と、チップ2を覆うように設けられた埋め込み層3と、埋め込み層3内に発生し、埋め込み層3の表面3aまで延在しているシーム部4と、埋め込み層3及びシーム部4を覆うように設けられた封止層5と、を備える。
11. Examples of effects The techniques described above are specified as follows, for example. One of the techniques disclosed is a
上記の光検出装置100によれば、埋め込み層3及びシーム部4を覆う封止層5を設けることで、シーム部4の外部への連通を抑制することができる。
According to the
図1等を参照して説明したように、光検出装置100は、封止層5を挟んで基板1とは反対側に位置し、封止層5を直接的又は間接的に支持する支持基板7を備えてよい。封止層5で覆われたシーム部4が支持基板7との接合面までは到達しないので、ボイド発生等による接合品質の低下を抑制することができる。
As described with reference to FIG. 1 and the like, the
図1及び図3等を参照して説明したように、シーム部4の少なくとも一部は、空隙4aであってよい。これにより、例えばチップ間応力を緩和することができる。
As described with reference to Figures 1 and 3, at least a portion of the
図2及び図3等を参照して説明したように、封止層5は、シーム部4の少なくとも一部を埋めるようにシーム部4内まで延在する延在部5aを含んでよい。封止層5の材料は、低浸透性材料を含んでよい。これにより、例えばチップ2への水分等の侵入の抑制効果を高めることができる。封止層5の材料は、低ヤング率材料を含んでよい。これにより、例えばチップ間応力を緩和することができる。
As described with reference to FIGS. 2, 3, etc., the
図4等を参照して説明したように、光検出装置100は、チップ2の側面を覆うように設けられた側壁部8を備えてよい。これにより、チップ2の保護性能をさらに高めることができる。
As described with reference to FIG. 4 and the like, the
図5及び図6等を参照して説明したように、チップ2は、互いに離間して設けられたチップ2-1(第1のチップ)及びチップ2-2(第2のチップ)を含み、シーム部4は、チップ2-1に起因して発生したシーム部4-1(第1のシーム部)及びチップ2-2に起因して発生したシーム部4-2(第2のシーム部)を含み、シーム部4-1及びシーム部4-2は、互いにつながっていてよい。例えばこのように互いにつながっているシーム部4-1及びシーム部4-2がある場合でも、それらの外部への連通を抑制することができる。
As described with reference to FIGS. 5 and 6, the
図7等を参照して説明したように、光検出装置100は、チップ2と埋め込み層3との間に設けられた追加層9を備えてよい。これにより、信頼性をさらに向上させることができる。
As described with reference to FIG. 7 and the like, the
図1及び図8等を参照して説明したように、光検出装置100は、封止層5を覆うように設けられた補助層6を備えてよい。これにより、例えば支持基板7との接合を行い易くすることができる。補助層6は、積層構造を有してよい。層数や材料の設計により、反り調整、接合マージン拡大等が可能になる。
As described with reference to FIGS. 1, 8, etc., the
図1等を参照して説明したように、チップ2は、ロジックチップ、メモリチップ及びAI(Artificial Intelligence)チップの少なくとも1つを含んでよい。例えばこのようなさまざまなチップ2が設けられ高機能化された光検出装置を提供することができる。
As described with reference to FIG. 1 and the like, the
図20等を参照して説明したように、光検出装置100は、複数の画素101を含むように構成された撮像装置であってよい。光検出装置100は、基板1を挟んでチップ2及び埋め込み層3とは反対側に設けられたフィルタ層10と、フィルタ層10を挟んで基板とは反対側に設けられたレンズ層11と、を備えてよい。光検出装置100を撮像装置に応用することができる。
As described with reference to FIG. 20 and the like, the
図21等を参照して説明したように、光検出装置100は、基板1と埋め込み層3との間に設けられた追加基板12を備えてよい。これにより、例えば光検出装置100を高機能化することができる。
As described with reference to FIG. 21 and the like, the
図22等を参照して説明したように、チップ2は、間隔をあけて隣り合うように配置された2つのチップ2を含み、埋め込み層3は、2つのチップ2どうしの間に設けられた配線Lを含んでよい。光検出装置100のさらなる高機能化が可能になる。光検出装置100は、埋め込み層3、封止層5及び支持基板7を貫通する貫通ビアVを備えてよい。例えば支持基板7の表面7aから追加基板12の表面12a側の配線層へのアクセスが可能になる。
As described with reference to FIG. 22 and the like, the
なお、本開示に記載された効果は、あくまで例示であって、開示された内容に限定されない。他の効果があってもよい。 Note that the effects described in the present disclosure are merely examples, and are not limited to the disclosed contents. There may also be other effects.
12.移動体への応用例
これまで説明した技術は、さまざまな製品へ応用することができる。例えば、これまで説明した光検出装置100は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
12. Examples of applications to mobile objects The technology described so far can be applied to a variety of products. For example, the
図24は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 FIG. 24 is a block diagram illustrating a schematic configuration example of a vehicle control system, which is an example of a mobile body control system to which the technology according to the present disclosure can be applied.
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図24に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(Interface)12053が図示されている。
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
The drive
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
The body
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
External
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
The
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
The in-vehicle
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
The
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
In addition, the
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
Further, the
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図24の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
The audio
図25は、撮像部12031の設置位置の例を示す図である。
FIG. 25 is a diagram showing an example of the installation position of the
図25では、撮像部12031として、撮像部12101、12102、12103、12104、12105を有する。
In FIG. 25, the
撮像部12101、12102、12103、12104、12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102、12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部12105は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
The
なお、図25には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
Note that FIG. 25 shows an example of the imaging range of the
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
At least one of the
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
For example, the
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
For example, the
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
At least one of the
以上、先に説明した光検出装置100は、以上説明した構成のうち、例えば撮像部12031に適用され得る。例えば、光検出装置100を含む製品の信頼性をより向上させることができる。
The
以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。 Although the embodiments of the present disclosure have been described above, the technical scope of the present disclosure is not limited to the above-described embodiments as they are, and various changes can be made without departing from the gist of the present disclosure. Furthermore, components of different embodiments and modifications may be combined as appropriate.
なお、本技術は以下のような構成も取ることができる。
(1)
光検出素子を含む基板と、
前記基板に対して設けられたチップと、
前記チップを覆うように設けられた埋め込み層と、
前記埋め込み層内に発生し、前記埋め込み層の表面まで延在しているシーム部と、
前記埋め込み層及びシーム部を覆うように設けられた封止層と、
を備える、
光検出装置。
(2)
前記封止層を挟んで前記基板とは反対側に位置し、前記封止層を直接的又は間接的に支持する支持基板を備える、
(1)に記載の光検出装置。
(3)
前記シーム部の少なくとも一部は、空隙である、
(1)又は(2)に記載の光検出装置。
(4)
前記封止層は、前記シーム部の少なくとも一部を埋めるように前記シーム部内まで延在する延在部を含む、
(1)~(3)のいずれかに記載の光検出装置。
(5)
前記封止層の材料は、低浸透性材料を含む、
(1)~(4)のいずれかに記載の光検出装置。
(6)
前記封止層の材料は、低ヤング率材料を含む、
(1)~(5)のいずれかに記載の光検出装置。
(7)
前記チップの側面を覆うように設けられた側壁部を備える、
(1)~(6)のいずれかに記載の光検出装置。
(8)
前記チップは、互いに離間して設けられた第1のチップ及び第2のチップを含み、
前記シーム部は、前記第1のチップに起因して発生した第1のシーム部及び前記第2のチップに起因して発生した第2のシーム部を含み、
前記第1のシーム部及び前記第2のシーム部は、互いにつながっている、
(1)~(7)のいずれかに記載の光検出装置。
(9)
前記チップと前記埋め込み層との間に設けられた追加層を備える、
(1)~(8)のいずれかに記載の光検出装置。
(10)
前記封止層を覆うように設けられた補助層を備える、
(1)~(9)のいずれかに記載の光検出装置。
(11)
前記補助層は、積層構造を有する、
(10)に記載の光検出装置。
(12)
前記チップは、ロジックチップ、メモリチップ及びAI(Artificial Intelligence)チップの少なくとも1つを含む、
(1)~(11)のいずれかに記載の光検出装置。
(13)
複数の画素を含むように構成された撮像装置である、
(1)~(12)のいずれかに記載の光検出装置。
(14)
前記基板を挟んで前記チップ及び前記埋め込み層とは反対側に設けられたフィルタ層と、
前記フィルタ層を挟んで前記基板とは反対側に設けられたレンズ層と、
を備える、
(13)に記載の光検出装置。
(15)
前記基板と前記埋め込み層との間に設けられた追加基板を備える、
(1)~(14)のいずれかに記載の光検出装置。
(16)
前記チップは、間隔をあけて隣り合うように配置された2つのチップを含み、
前記埋め込み層は、前記2つのチップどうしの間に設けられた配線を含む、
(1)~(15)のいずれかに記載の光検出装置。
(17)
前記封止層を挟んで前記基板とは反対側に設けられ、前記封止層を直接的又は間接的に支持する支持基板と、
前記埋め込み層、前記封止層及び前記支持基板を貫通する貫通ビアと、
を備える、
(1)~(16)のいずれかに記載の光検出装置。
Note that the present technology can also have the following configuration.
(1)
a substrate including a photodetector;
a chip provided on the substrate;
a buried layer provided to cover the chip;
a seam generated within the buried layer and extending to the surface of the buried layer;
a sealing layer provided to cover the embedded layer and the seam portion;
Equipped with
Photodetection device.
(2)
a support substrate located on the opposite side of the substrate across the sealing layer and directly or indirectly supporting the sealing layer;
The photodetector according to (1).
(3)
at least a portion of the seam portion is a void;
The photodetector according to (1) or (2).
(4)
The sealing layer includes an extension portion that extends into the seam portion so as to fill at least a portion of the seam portion.
The photodetector according to any one of (1) to (3).
(5)
The material of the sealing layer includes a low permeability material.
The photodetector according to any one of (1) to (4).
(6)
The material of the sealing layer includes a low Young's modulus material.
The photodetector according to any one of (1) to (5).
(7)
comprising a side wall portion provided to cover a side surface of the chip;
The photodetector according to any one of (1) to (6).
(8)
The chip includes a first chip and a second chip that are spaced apart from each other,
The seam part includes a first seam part caused by the first chip and a second seam part caused by the second chip,
the first seam part and the second seam part are connected to each other,
The photodetector according to any one of (1) to (7).
(9)
an additional layer provided between the chip and the buried layer;
The photodetector according to any one of (1) to (8).
(10)
comprising an auxiliary layer provided to cover the sealing layer;
The photodetector according to any one of (1) to (9).
(11)
The auxiliary layer has a laminated structure,
The photodetector according to (10).
(12)
The chip includes at least one of a logic chip, a memory chip, and an AI (Artificial Intelligence) chip.
The photodetector according to any one of (1) to (11).
(13)
An imaging device configured to include a plurality of pixels,
The photodetector according to any one of (1) to (12).
(14)
a filter layer provided on the opposite side of the chip and the buried layer with the substrate in between;
a lens layer provided on the opposite side of the substrate with the filter layer in between;
Equipped with
The photodetector according to (13).
(15)
an additional substrate provided between the substrate and the buried layer;
The photodetector according to any one of (1) to (14).
(16)
The chip includes two chips arranged adjacent to each other with an interval,
The buried layer includes wiring provided between the two chips,
The photodetector according to any one of (1) to (15).
(17)
a supporting substrate that is provided on the opposite side of the substrate with the sealing layer in between and supports the sealing layer directly or indirectly;
a through via that penetrates the buried layer, the sealing layer, and the support substrate;
Equipped with
The photodetector according to any one of (1) to (16).
100 光検出装置
1 基板
1a 表面
1b 裏面
1p 光検出素子
2 チップ
2b 実装面
3 埋め込み層
3a 表面
3b 裏面
4 シーム部
4a 空隙
5 封止層
5a 延在部
6 補助層
61 層
62 層
63 層
6a 表面
7 支持基板
7a 表面
7b 裏面
8 側壁部
9 追加層
L 配線
10 フィルタ層
11 レンズ層
11a レンズ
12 追加基板
12a 表面
12b 裏面
12v 貫通ビア
V 貫通ビア
100
Claims (17)
前記基板に対して設けられたチップと、
前記チップを覆うように設けられた埋め込み層と、
前記埋め込み層内に発生し、前記埋め込み層の表面まで延在しているシーム部と、
前記埋め込み層及びシーム部を覆うように設けられた封止層と、
を備える、
光検出装置。 a substrate including a photodetector;
a chip provided on the substrate;
a buried layer provided to cover the chip;
a seam generated within the buried layer and extending to the surface of the buried layer;
a sealing layer provided to cover the embedded layer and the seam portion;
Equipped with
Photodetection device.
請求項1に記載の光検出装置。 a support substrate located on the opposite side of the substrate across the sealing layer and directly or indirectly supporting the sealing layer;
The photodetection device according to claim 1.
請求項1に記載の光検出装置。 at least a portion of the seam portion is a void;
The photodetection device according to claim 1.
請求項1に記載の光検出装置。 The sealing layer includes an extension portion that extends into the seam portion so as to fill at least a portion of the seam portion.
The photodetection device according to claim 1.
請求項1に記載の光検出装置。 The material of the sealing layer includes a low permeability material.
The photodetection device according to claim 1.
請求項1に記載の光検出装置。 The material of the sealing layer includes a low Young's modulus material.
The photodetection device according to claim 1.
請求項1に記載の光検出装置。 comprising a side wall portion provided to cover a side surface of the chip;
The photodetection device according to claim 1.
前記シーム部は、前記第1のチップに起因して発生した第1のシーム部及び前記第2のチップに起因して発生した第2のシーム部を含み、
前記第1のシーム部及び前記第2のシーム部は、互いにつながっている、
請求項1に記載の光検出装置。 The chip includes a first chip and a second chip that are spaced apart from each other,
The seam part includes a first seam part caused by the first chip and a second seam part caused by the second chip,
the first seam part and the second seam part are connected to each other,
The photodetection device according to claim 1.
請求項1に記載の光検出装置。 an additional layer provided between the chip and the buried layer;
The photodetection device according to claim 1.
請求項1に記載の光検出装置。 comprising an auxiliary layer provided to cover the sealing layer;
The photodetection device according to claim 1.
請求項10に記載の光検出装置。 The auxiliary layer has a laminated structure,
The photodetection device according to claim 10.
請求項1に記載の光検出装置。 The chip includes at least one of a logic chip, a memory chip, and an AI (Artificial Intelligence) chip.
The photodetection device according to claim 1.
請求項1に記載の光検出装置。 An imaging device configured to include a plurality of pixels,
The photodetection device according to claim 1.
前記フィルタ層を挟んで前記基板とは反対側に設けられたレンズ層と、
を備える、
請求項13に記載の光検出装置。 a filter layer provided on the opposite side of the chip and the buried layer with the substrate in between;
a lens layer provided on the opposite side of the substrate with the filter layer in between;
Equipped with
The photodetection device according to claim 13.
請求項1に記載の光検出装置。 an additional substrate provided between the substrate and the buried layer;
The photodetection device according to claim 1.
前記埋め込み層は、前記2つのチップどうしの間に設けられた配線を含む、
請求項1に記載の光検出装置。 The chip includes two chips arranged adjacent to each other with an interval,
The buried layer includes wiring provided between the two chips,
The photodetection device according to claim 1.
前記埋め込み層、前記封止層及び前記支持基板を貫通する貫通ビアと、
を備える、
請求項1に記載の光検出装置。 a supporting substrate that is provided on the opposite side of the substrate with the sealing layer in between and supports the sealing layer directly or indirectly;
a through via that penetrates the buried layer, the sealing layer, and the support substrate;
Equipped with
The photodetection device according to claim 1.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022142956A JP2024038720A (en) | 2022-09-08 | 2022-09-08 | light detection device |
PCT/JP2023/032601 WO2024053695A1 (en) | 2022-09-08 | 2023-09-07 | Light detection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022142956A JP2024038720A (en) | 2022-09-08 | 2022-09-08 | light detection device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024038720A true JP2024038720A (en) | 2024-03-21 |
Family
ID=90191272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022142956A Pending JP2024038720A (en) | 2022-09-08 | 2022-09-08 | light detection device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2024038720A (en) |
WO (1) | WO2024053695A1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221179A (en) * | 1994-02-05 | 1995-08-18 | Nec Corp | Manufacturing method of semiconductor device |
JPH088341A (en) * | 1994-06-21 | 1996-01-12 | Nippon Steel Corp | Fabrication of semiconductor device |
CN109070522B (en) * | 2016-04-20 | 2021-06-15 | 索尼公司 | Laminated structure and method for manufacturing same |
JP7558065B2 (en) * | 2018-10-15 | 2024-09-30 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device and electronic device |
-
2022
- 2022-09-08 JP JP2022142956A patent/JP2024038720A/en active Pending
-
2023
- 2023-09-07 WO PCT/JP2023/032601 patent/WO2024053695A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024053695A1 (en) | 2024-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111886855B (en) | Image pickup apparatus and electronic apparatus | |
US20230107566A1 (en) | Imaging unit, method for manufacturing the same, and electronic apparatus | |
WO2022044553A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
WO2022196188A1 (en) | Imaging device, method for manufacturing imaging device, and electronic device | |
WO2019176454A1 (en) | Semiconductor device, imaging apparatus, and electronic apparatus | |
JP2024038720A (en) | light detection device | |
JP7462620B2 (en) | Semiconductor package, semiconductor package manufacturing method, and electronic device | |
US20240063244A1 (en) | Semiconductor package, electronic device, and method of manufacturing semiconductor package | |
WO2021014731A1 (en) | Semiconductor package | |
JP7499242B2 (en) | Semiconductor package and electronic device | |
WO2024224807A1 (en) | Semiconductor package and method for producing semiconductor package | |
WO2024024278A1 (en) | Package and method for manufacturing package | |
WO2024111248A1 (en) | Semiconductor package, optical device, and method for producing semiconductor package | |
WO2024057709A1 (en) | Semiconductor package and electronic device | |
WO2024185282A1 (en) | Semiconductor package, semiconductor device, and method for producing semiconductor package | |
JP2024016742A (en) | electronic device | |
WO2024095610A1 (en) | Electronic device | |
WO2023248606A1 (en) | Package, semiconductor device, and method for producing package | |
WO2024122177A1 (en) | Semiconductor package and method for producing semiconductor package | |
WO2024202527A1 (en) | Semiconductor package, semiconductor device, and method for manufacturing semiconductor package | |
WO2024057949A1 (en) | Semiconductor device | |
WO2022239325A1 (en) | Solid-state imaging device, method for manufacturing same, and electronic apparatus | |
WO2024038757A1 (en) | Semiconductor device and electronic equipment | |
WO2021215314A1 (en) | Ranging device | |
WO2021044703A1 (en) | Semiconductor package, electronic device, and method for manufacturing semiconductor package |