JP2024031102A - 表示装置 - Google Patents

Abstract

【課題】表示装置の色度ばらつきを低減させる。【解決手段】表示装置は、第１基板と、第１基板上に設けられるゲート配線と、前記ゲート配線上に設けられる第１絶縁層と、前記第１絶縁層上に設けられ前記ゲート配線と交差するソース配線と、前記ソース配線上に設けられる第２絶縁層と、前記第２絶縁層上に設けられる画素電極と、を含み、前記第１基板と前記第１絶縁層の間に第１バッファ層を含み、前記第１バッファ層と前記第１基板との界面において、前記第１バッファ層は前記第１基板よりも屈折率が高く、前記第１バッファ層と前記第１絶縁層との界面において、前記第１バッファ層は第１絶縁層よりも屈折率が低い。【選択図】図１

Description

本発明の一実施形態は、表示装置及び表示装置の製造方法に関する。

近年、一方の面から、反対側の他方の面の背景を視認可能な透明ディスプレイの開発が進んでいる。透明ディスプレイでは、表裏両面から映像を見ることができるため、透明ディスプレイを間に挟んで対向する二つの方向から映像又は文字を視認することができる。

特許文献１には、アレイ基板及び対向基板とその間の液晶層と、アレイ基板又は対向基板の側面から光が入るよう配置された光源とを備える表示装置が記載されている。

特開２０２０－９１４００号公報

表示装置の画素における外光を透過する開口領域において、積層された透明電極や絶縁層の積層構造の影響により、表示部分の色度ばらつきが大きくなる又は明るさが低下するといった問題がある。

本発明の一実施形態では、表示装置の色度ばらつきを低減させ、明るさの低下を抑制することを目的の一つとする。

本発明の一実施形態に係る表示装置は、第１基板と、第１基板上に設けられるゲート配線と、前記ゲート配線上に設けられる第１絶縁層と、前記第１絶縁層上に設けられ前記ゲート配線と交差するソース配線と、前記ソース配線上に設けられる第２絶縁層と、前記第２絶縁層上に設けられる画素電極と、を含み、前記第１基板と前記第１絶縁層の間に第１バッファ層を含み、前記第１バッファ層と前記第１基板との界面において、前記第１バッファ層は前記第１基板よりも屈折率が高く、前記第１バッファ層と前記第１絶縁層との界面において、前記第１バッファ層は第１絶縁層よりも屈折率が低い。

本発明の一実施形態に係る表示装置の概要を説明する斜視図である。 図１に示す表示装置のＡ１－Ａ２間に対応する構造を示す断面模式図である。 本発明の一実施形態に係る表示装置の構成を説明する平面図である。 本発明の一実施形態に係る表示装置における画素を表すブロック図である。 本発明の一実施形態に係る表示装置における画素のタイミングチャートである。 本発明の一実施形態に係る表示装置における画素の平面レイアウトである。 本発明の一実施形態に係る表示装置における画素の断面図である。 本発明の一実施形態におけるバッファ層の模式図である。 本発明の一実施形態におけるバッファ層の模式図である。 本実施例における光学シミュレーションによって得られたｘｙ色度図である。 本実施例における光学シミュレーションによって得られたｘｙ色度図である。 本実施例における光学シミュレーションによって得られたｘｙ色度図である。 本実施例における光学シミュレーションによって得られたｙ値を表す図である。 本実施例における光学シミュレーションによって得られたｙ値を表す図である。 本実施例における光学シミュレーションによって得られたｙ値を表す図である。

以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面に関して、説明をより明確にするため、実際の態様に比べて各部の幅、厚さ、形状等を模式的に表す場合があるが、それら模式的な図は一例であって、本発明の解釈を限定するものではない。さらに、本明細書と各図において、既出の図に関して説明したものと同一又は類似の要素には、同一の符号を付して、重複する説明を省略することがある。なお、本明細書等において、序数は、部品や部位等を区別するために便宜上付与するためのものであり、優先順位や順番を示すものではない。

本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。

なお、本明細書等において、「上」、「下」などの表現は、着目する構造体と他の構造体との相対的な位置関係を表現している。本明細書等では、側面視において、後述するアレイ基板から対向基板に向かう方向を「上」と定義し、その逆の方向を「下」と定義する。本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

また、本明細書等において、ボトムゲート駆動とは、半導体層の下方に配置されたゲート電極層によって、オンオフが制御されるものである。また、本明細書等において、トップゲート駆動とは、半導体層の上方に配置されたゲート電極層によって、オンオフが制御されるものである。また、本明細書において、デュアルゲート駆動とは、半導体層の上下に配置されたゲート電極層に、同じ制御信号を入力することによって、オンオフが制御されるものである。

本発明の一実施形態に係る表示装置１０について、図１～図１４を参照して説明する。

＜表示装置の概要＞
図１は、本発明の一実施形態に係る表示装置１０の斜視図を示す。また、図３は、本発明の一実施形態に係る表示装置１０のアレイ基板１５０の構成を説明する平面図である。
表示装置１０は、アレイ基板１５０、対向基板１５２、及びアレイ基板１５０と対向基板１５２との間の液晶層（図示されず）と、ゲート駆動回路２８と、ソース駆動回路３８と、を含む表示パネル１０２と、光源１０４と、表示パネル１０２を挟む第１透明基板１５１Ａ及び第２透明基板１５１Ｂと、を含む。図１を参照する以下の説明において、表示パネル１０２における平面の一方向をＤ１方向とし、Ｄ１方向と直交する方向をＤ２方向とし、Ｄ１－Ｄ２平面に直交する方向をＤ３方向とする。

アレイ基板１５０及び対向基板１５２は透光性を有する。アレイ基板１５０及び対向基板１５２は、好ましくは可視光に対して透明である。対向基板１５２は、アレイ基板１５０に対向するようにＤ３方向に配置される。アレイ基板１５０と対向基板１５２とは間隙を有して対向配置された状態で、シール材１５４によって貼り合わされてもよい。

表示パネル１０２は、表示領域１２と、表示領域１２の外側の周辺領域１４とを有する。表示領域１２には、複数の画素ＰＩＸが行方向及び列方向に配置されている。ここで、行方向とはＤ１方向に平行な方向を指し、列方向とはＤ２方向に平行な方向を指すものとする。表示領域１２には、行方向にｍ個の画素が配列され、列方向にはｎ個の画素が配列される。そして、ｍとｎとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて適宜設定される。表示領域１２には、Ｄ１方向にゲート配線（走査信号線ともいう）が配設され、Ｄ２方向にソース配線（データ信号線ともいう）が配設される。

アレイ基板１５０の周辺領域１４には、ゲート駆動回路２８及びソース駆動回路３８が設けられる。図１は、ゲート駆動回路２８及びソース駆動回路３８が、集積回路（ＩＣ）で提供され、アレイ基板１５０にＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式で実装される態様を示す。ゲート駆動回路２８及びソース駆動回路３８は、図示される態様に限定されず、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式で実装されてもよいし、アレイ基板１５０の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）によって形成されてもよい。

周辺領域１４には、第１配線パターン１１８、第２配線パターン１２０、及び第３配線パターン１２２が配設される。第１配線パターン１１８は、ゲート駆動回路２８と表示領域１２に配設されるゲート配線ＧＬとを接続する配線により形成されるパターンである。第２配線パターン１２０は、コモン配線により形成されるパターンである。第２配線パターン１２０は、対向基板１５２に設けられるコモン電極２１８（図７参照）にコモン電圧を印加する配線として用いられる。第３配線パターン１２２は、ソース駆動回路３８と表示領域１２に配設されるデータ信号線とを接続する配線により形成されるパターンである。

光源１０４は、Ｄ１方向に沿った構造を有する。光源１０４は、例えば、Ｄ１方向に沿って配列された発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）により構成される。光源１０４の詳細な構造に限定はなく、Ｄ１方向に配列される発光ダイオードに加え、反射板、拡散板、レンズなどの光学部材が含まれてもよい。光源１０４及び光源１０４を制御する発光制御回路１１０は表示パネル１０２と独立した別部材として設けられていてもよく、また、光源１０４は、ゲート駆動回路２８及びソース駆動回路３８と同期する発光制御回路１１０により発光のタイミングが制御されるものであってもよい。光源１０４を制御する発光制御回路１１０は、表示パネル１０２とは別に光源１０４と同じく別部材として設けられていてもよく、個別部品としてアレイ基板１５０に実装されてもよいし、ゲート駆動回路２８又はソース駆動回路３８に組み込まれていてもよい。

第１透明基板１５１Ａ及び第２透明基板１５１Ｂは、表示領域１２及び周辺領域１４を挟むように設けられる。第１透明基板１５１Ａ及び第２透明基板１５１Ｂは、表示パネル１０２の保護部材としての機能を有する。また、図２を参照して説明されるように、第１透明基板１５１Ａ及び第２透明基板１５１Ｂは光源１０４から出射された光を表示パネル１０２に導入する導光板としての機能を有する。

図２は、図１に示すＡ１－Ａ２間に対応する表示装置１０の断面構造を示す。図２に示すように、表示パネル１０２のアレイ基板１５０側に第１透明基板１５１Ａが設けられ、対向基板１５２側に第２透明基板１５１Ｂが設けられる。第１透明基板１５１Ａ及び第２透明基板１５１Ｂは、ガラス基板又はプラスチック基板が用いられる。第１透明基板１５１Ａ及び第２透明基板１５１Ｂは、アレイ基板１５０及び対向基板１５２と同等の屈折率を有していることが好ましい。アレイ基板１５０と第１透明基板１５１Ａ、及び対向基板１５２と第２透明基板１５１Ｂとは、図示されない透明接着剤で接着されてもよい。

表示パネル１０２は、アレイ基板１５０と、対向基板１５２とが対向するように配置され、その間に液晶層２１０が設けられる。アレイ基板１５０は対向基板１５２より大きく、周辺領域１４の一部が対向基板１５２から露出するような大きさを有する。アレイ基板１５０には、駆動回路（図２では、ソース駆動回路３８）が実装される。また、アレイ基板１５０の周縁部には、フレキシブル配線基板１２４が取り付けられる。

光源１０４は、第１透明基板１５１Ａ又は第２透明基板１５１Ｂの一つの側面に隣接するように配置される。図２は、光源１０４が第２透明基板１５１Ｂの一つの側面に沿って配置された構成を示す。また図２は、光源１０４がアレイ基板１５０に取り付けられた構成を示すが、光源１０４を配置する構成に限定はなく、取り付け位置を固定できるものであれば取り付け構造に限定はない。光源１０４は、例えば、表示パネル１０２を囲む筐体によって支持されてもよい。

図２に示すように、光源１０４は、第２透明基板１５１Ｂの第１側面１５Ｃに沿って配置される。図２に示すように、光源１０４は、第２透明基板１５１Ｂの第１側面１５Ｃへ光Ｌを照射する。光源１０４は、第１側面１５Ｃに向けて光Ｌを出射することからサイド光源と呼ばれることもある。光源１０４に対向する第２透明基板１５１Ｂの第１側面１５Ｃは光入射面となる。

図２に模式的に示すように、第２透明基板１５１Ｂの第１側面１５Ｃから入射した光Ｌは、第２透明基板１５１Ｂの第２平面１５Ｂ、第１透明基板１５１Ａの第１平面１５Ａで反射しながら、第１側面１５Ｃから遠ざかる方向（Ｄ２方向）へ伝搬する。アレイ基板１５０の第１平面１５Ａ及び対向基板１５２の第２平面１５Ｂから外部へ光Ｌが向かうと、屈折率の大きな媒質から屈折率の小さな媒質へ進むことになる。このとき、第１平面１５Ａ及び第２平面１５Ｂへ入射する光Ｌの入射角が臨界角よりも大きければ、全反射することになり、第１平面１５Ａ及び第２平面１５Ｂで反射しながらＤ２方向へ導光する。

液晶層２１０は、高分子分散型液晶で形成される。高分子分散型液晶で形成される液晶層２１０は、画素ＰＩＸごとに散乱状態と非散乱状態が制御される。図２に示すように、第１平面１５Ａ及び第２平面１５Ｂで反射しながら伝搬する光Ｌは、液晶層２１０が散乱状態となっている画素があると、少なくとも一部の光が散乱され、散乱光の入射角が臨界角よりも小さな角度となって、散乱光ＬＡ、ＬＢがそれぞれ第１平面１５Ａ及び第２平面１５Ｂから外部に出射され、出射された散乱光ＬＡ、ＬＢは、観察者に観察される。表示パネル１０２において、散乱光ＬＡ、ＬＢが出射される以外の領域は、アレイ基板１５０及び対向基板１５２、並びに第１透明基板１５１Ａ及び第２透明基板１５１Ｂが透光性を有し（可視光に対して透明であり）、液晶層２１０が非散乱状態であるため実質的に透明であり、アレイ基板１５０から対向基板１５２の背景が視認でき、対向基板１５２からアレイ基板１５０の背景が視認できるようになり、観察者は表示パネル１０２を通して背面側を視認することができる。

図３に戻り説明する。前述のとおり、アレイ基板１５０は、表示領域１２及び周辺領域１４を含む。

表示領域１２は、マトリクス状に配列された複数の画素ＰＩＸを有する。複数の画素ＰＩＸの各々は、複数のトランジスタ及び液晶素子を有する。

周辺領域１４は、表示領域１２を囲むように設けられる。なお、周辺領域１４とは、アレイ基板１５０において、表示領域１２からアレイ基板１５０の端部までの領域をいう。言い換えると、周辺領域１４は、アレイ基板１５０上で表示領域１２が設けられる以外の領域（すなわち、表示領域１２の外側の領域）をいうものとする。

周辺領域１４には、ゲート駆動回路２８及びソース駆動回路３８の他に、ゲート配線領域３２、ソース配線領域４２、コモン配線１６、１８、端子部２６、３６、フレキシブルプリント回路２４、３４及び各種検査回路が設けられている。端子部２６、３６は、アレイ基板１５０の一辺に沿って配置されている。

端子部２６には、フレキシブルプリント回路２４が接続されている。フレキシブルプリント回路２４は、ゲート駆動回路２８、コモン配線１６、１８、ＥＳＤ用保護回路５９、ＱＤパッド５６に各種信号を供給する。ゲート駆動回路２８は、複数のゲート配線ＧＬと接続されており、複数のゲート配線ＧＬの各々は、表示領域１２における複数の画素ＰＩＸの各々と電気的に接続されている。図３では、複数のゲート配線ＧＬが設けられた領域をゲート配線領域３２として表しており、複数のゲート配線ＧＬの詳細な配置については図示を省略している。２つのゲート駆動回路２８と接続されるゲート配線ＧＬの本数は、表示領域１２における画素ＰＩＸの行の数に相当する。なお、図３において、ゲート配線領域３２は、表示領域１２と離間して設けられている構成を示すが、実際にはゲート配線ＧＬと画素ＰＩＸとは電気的に接続されている。

端子部３６には、フレキシブルプリント回路３４が接続されている。フレキシブルプリント回路３４は、ソース駆動回路３８に映像信号を供給する。ソース駆動回路３８は、複数のソース配線ＳＬと接続されており、複数のソース配線ＳＬの各々は、表示領域１２における複数の画素ＰＩＸの各々と電気的に接続されている。図３では、複数のソース配線ＳＬが設けられた領域を、ソース配線領域４２として表しており、複数のソース配線ＳＬの詳細な配置については図示を省略している。８つのソース駆動回路３８と接続されるソース配線ＳＬの本数は、表示領域１２における画素ＰＩＸの列の数の少なくとも３倍に相当する。本実施形態では、ソース配線ＳＬの本数は、表示領域１２における画素ＰＩＸの列の数の４倍の場合について説明する。なお、図３において、ソース配線領域４２は、表示領域１２と離間して設けられている構成を示すが、実際にはソース配線ＳＬと画素ＰＩＸとは電気的に接続されている。

ゲート配線領域３２と表示領域１２との間には、コモン配線１８、ＥＳＤ用保護回路４６、ゲート検査回路４８、及び検査ライン５４が設けられている。ソース配線領域４２と表示領域１２との間には、コモン配線１８、ＥＳＤ用保護回路４６、ソース検査回路５２及び検査ライン５４が設けられている。検査ライン５４は、ＥＳＤ用保護回路５８と、ＱＤパッド５６と接続されている。また、コモン配線１８は、ＥＳＤ用保護回路５９と接続されている。

コモン配線１６は、アレイ基板１５０における周辺領域１４を囲むように設けられており、２つのフレキシブルプリント回路２４から信号が供給される。また、コモン配線１６は、メッシュ状のコモン配線２２と電気的に接続されている。

表示装置１０は、図１及び図２に示す透明ディスプレイのような高速駆動パネルに限定されない。表示装置１０は、透明ディスプレイでない表示装置に用いられる大型高精細パネルに適用することができる。

＜画素回路＞
図４は、本発明の一実施形態に係る表示装置１０が有する画素ＰＩＸの画素回路を説明する図である。本実施形態では、４本のゲート配線に同時にオン電圧を供給し、列方向に並ぶ４つの画素を４本のソース配線によって同時に充電することが可能な表示装置１０について説明する。これにより、ライン順次の水平期間よりも、１水平期間を長くすることができる。言い換えると、表示領域１２に配置された全画素ラインのスキャンに必要な時間を１／４に短縮することができる。したがって、透明ディスプレイのような高速駆動パネルや、大型高精細パネルにおいて、画素の充電期間を十分に確保することができる。以下に、本実施形態における画素の構成について詳細に説明する。

図４において、４つの画素ＰＩＸ１～ＰＩＸ４が列方向（Ｄ２方向）に配列されている。４つの画素ＰＩＸ１～ＰＩＸ４の各々は、４本のゲート配線ＧＬ１～ＧＬ４の各々と電気的に接続されている。また、４つの画素ＰＩＸ１～ＰＩＸ４の各々は、４本のソース配線ＳＬ１～ＳＬ４の各々と電気的に接続されている。４つの画素ＰＩＸ１～ＰＩＸ４の各々は、容量配線ＣＷと接続されている。以降の説明において、画素ＰＩＸ１～ＰＩＸ４を各々区別しない場合には、画素ＰＩＸと記載する。ゲート配線ＧＬ１～ＧＬ４の各々、及びソース配線ＳＬ１～ＳＬ４の各々についても区別しない場合には、ゲート配線ＧＬ及びソース配線ＳＬと記載する。

画素ＰＩＸは、トランジスタＴｒ、液晶素子ＬＥ、及び保持容量Ｃを有する。トランジスタＴｒのゲートは、ゲート配線ＧＬと接続され、トランジスタＴｒのソースは、ソース配線ＳＬと接続され、トランジスタＴｒのドレインは液晶素子ＬＥの一方の電極及び保持容量Ｃの一方の電極と接続される。液晶素子ＬＥの他方の電極は、コモン配線（図３中、１６、１８、２２）と接続される。保持容量Ｃの他方の電極は、容量配線ＣＷと接続される。

トランジスタＴｒは、オン状態とオフ状態とを切り替えることにより、ソース配線から供給された映像信号の画素への書き込み時間を制御する機能を有する。トランジスタＴｒをオン状態とすることにより、ソース配線から供給された映像信号に対応する電位を、トランジスタＴｒと電気的に接続された保持容量Ｃに書き込むことができる。また、トランジスタＴｒをオフ状態とすることにより、保持容量Ｃに保持された電位を保持することができる。

図５は、本発明の一実施形態に係る表示装置１０のタイミングチャートである。通常、ゲート配線ＧＬは、１行ずつオン電圧が供給されることで、Ｄ２方向に並ぶ画素列を同一のソース配線で順次充電する。これに対し、本実施形態では、４本のゲート配線ＧＬに同時にオン電圧が供給されることで、４つの画素の各々のトランジスタＴｒが同時にオン状態となる。この状態で、異なるソース配線ＳＬ１～ＳＬ４に対して同時に映像信号が供給される。これにより、Ｄ２方向に並ぶ４つの画素を同時に駆動することが可能となる。

図４に示すように、１列の画素を挟むように、ソース配線ＳＬ１及びソース配線ＳＬ３と、ソース配線ＳＬ２及びソース配線ＳＬ４とが設けられている。言い換えると、１列の画素と１列の画素との間には、４本のソース配線ＳＬ１～ＳＬ４が配置されることになる。

ソース配線ＳＬ１とソース配線ＳＬ３とは、交差する領域を有する。また、ソース配線ＳＬ２とソース配線ＳＬ４とは、交差する領域を有する。言い換えると、ソース配線ＳＬ１とソース配線ＳＬ３とを入れ替えて配置し、ソース配線ＳＬ２とソース配線ＳＬ４とを入れ替えて配置している。これにより、ソース配線ＳＬ１～ＳＬ４の抵抗や、容量の均一化を図ることができる。また、表示パネルの製造時等における静電気による不良を抑制することができる。

＜画素の平面レイアウト＞
図６は、本発明の一実施形態に係る表示装置１０における画素ＰＩＸの平面レイアウトを表す。図６において、ＰＩＸ－Ｂ１、ＰＩＸ－Ｂ２を平面視した構成を示す。

図６に示すように、第１方向Ｄ１に沿って、ゲート配線ＧＬｎ－１～ＧＬｎ＋１が配置されている。また、第２方向Ｄ２に沿って、ソース配線Ｓ１～Ｓ４が配置されている。ここで、画素ＰＩＸ－Ｂ１の開口領域は、隣接するゲート配線ＧＬｎ－１と、ゲート配線ＧＬｎと、ソース配線Ｓ１と、ソース配線Ｓ４とによって囲まれた領域である。画素ＰＩＸ－Ｂ１は、領域２５０に配置されたトランジスタＴｒによって制御される。

図６では画素ＰＩＸ周囲に４本のソース配線Ｓ１からＳ４を配置しているが、ソース配線の数は限定されるものではなく、例えば１つの画素ＰＩＸの周囲に１本のソース配線のみを設置してもよい。

図６において、各画素ＰＩＸは周囲をゲート配線ＧＬ又はソース配線ＳＬを有する配線領域と、配線領域に隣接し、前記配線の無い開口領域に分けることができる。開口領域は基板背面からの外光を透過できるようになっており、背面から外光が当たると表示領域１２が透明であるように見える。

＜画素の断面構造＞
本発明の一実施形態に係る表示装置１０における画素ＰＩＸの積層構造について説明する。図７は、本発明の一実施形態に係る表示装置１０における画素ＰＩＸの断面の模式図である。

前述の通り、画素ＰＩＸは外光を透過する開口領域（図７右側）とそれ以外の配線領域（図７左側）を有する。トランジスタＴｒや、ゲート配線ＧＬ及びソース配線ＳＬ等の配線の多くは配線領域に配置される。

図７に示すように、アレイ基板１５０の上に、トランジスタＴｒが設けられている。トランジスタＴｒは、アレイ基板１５０の上に設けられた導電層２０２と、導電層２０２と対向して設けられた酸化物半導体層２０４と、導電層２０２と酸化物半導体層２０４との間に設けられた第１絶縁層２０３と、酸化物半導体層２０４の上に設けられた導電層２０６－３及び導電層２０６－４と、を有する。ここで、導電層２０２は、ゲート配線ＧＬ（ゲート電極層）として機能し、導電層２０６－４はソース配線ＳＬ（ソース電極層）として機能する。本実施形態では、トランジスタＴｒとして、ボトムゲート型のトランジスタを用いる例について説明する。

透明ディスプレイを構成するトランジスタＴｒに用いる半導体層として、透光性を有する酸化物半導体を用いる。酸化物半導体は成膜過程において、酸素欠陥が生じやすいという性質がある。そのため、酸素欠陥を修復するために、酸化絶縁層と、酸化物半導体層とを接して設けることが好ましい。酸化物半導体層と酸化絶縁層とが接することにより、透明ディスプレイの製造工程における熱処理により、酸化シリコン膜から酸素が放出されることで、酸素によって酸素欠陥を修復することができる。酸化物半導体層と接する酸化絶縁層として、例えば、酸化シリコンを用いることが好ましい。

ボトムゲート構造のトランジスタでは、酸化シリコン層をゲート絶縁層として用いる場合、酸化シリコン層がアレイ基板と接する場合がある。しかしながら、アレイ基板に含まれる不純物元素が、酸化シリコン層を通じて酸化物半導体層に到達してしまうおそれがある。ゲート絶縁層として、ゲート電極層側から窒化絶縁層と酸化絶縁層とを積層する場合、窒化絶縁層とアレイ基板とが接することにより、アレイ基板に含まれる不純物元素をブロックすることができる。

アレイ基板上１５０に第１絶縁層２０３が配置され、例えば第１絶縁層２０３内の第１窒化絶縁層２０３ａがアレイ基板１５０と接する場合、基板１５０と第１窒化絶縁層２０３ａとの界面における屈折率差に起因して、基板裏面から入射する外光の干渉や反射損失などが生じることがある。その結果、ディスプレイの表示部における光の色度ばらつきや明るさの低下が生じやすくなる。そのため、基板１５０と第１絶縁層２０３との間に、第１バッファ層２０１－１を設けて屈折率差を緩和することができる。第１バッファ層２０１－１は、第１バッファ層２０１－１と基板１５０との界面において、基板１５０よりも高い屈折率を有する。また、第１バッファ層２０１－１と第１絶縁層２０３との界面において、第１絶縁層２０３よりも低い屈折率を有する。このように各層間における急激な屈折率の変化を緩和することにより、開口領域において透過する光の色度ばらつきや明るさの低下を生じにくくすることができる。

第１バッファ層２０１－１は単層でもよく、又は屈折率の異なる複数のサブバッファ層により構成されてもよい。図８Ａは第１バッファ層２０１－１が複数のサブバッファ層２０１－１ａ及び２０１－１ｂにより構成される場合の模式図である。第１絶縁層２０３の屈折率がＡ、基板１５０の屈折率がＢであり、サブバッファ層２０１－１ａの屈折率がａ、サブバッファ層２０１－１ｂの屈折率がｂである場合、Ｂ＜ｂ＜ａ＜Ａの関係となるようにサブバッファ層の屈折率が調整される。このように基板１５０と第１絶縁層２０３との屈折率差を複数のサブバッファ層により段階的に緩和されるので、図８のａ矢印Ｄの方向から光線が入射しても、基板１５０と第１絶縁層２０３との界面における反射損失や干渉が起こりにくくなり、透過光の色度のばらつきや明るさの低下を抑制できる。

第１バッファ層２０１－１内において段階的に屈折率を変動させる方法は、前記複数のサブバッファ層を用いるものに限られない。例えば第１バッファ層２０１－１を単層として、層内の成分を連続的に変化させることにより屈折率を連続的に変化させるものであってもよい。

第１バッファ層の厚さは、バッファ層での干渉による影響を避けるため、例えば５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下である。

また、第１絶縁層（ゲート絶縁層）として窒化シリコンなどの窒化絶縁層と酸化シリコンなどの酸化絶縁層とを積層させて設けることができる。
図７においては、第１窒化絶縁層２０３ａ及び第１酸化絶縁層２０３ｂにより第１絶縁層２０３が構成され、導電層２０２と導電層２０６－４との間に用いられる。この場合、第１窒化絶縁層２０３ａと第１酸化絶縁層２０３ｂとの屈折率の差が大きいため、両層の界面において反射損失や干渉が起こることがあり、基板裏面から透過した光線の色度ばらつきが生じやすくなり、明るさも低下しやすくなる。

このように基板上に設けられる絶縁層が高屈折率の窒化絶縁層と低屈折率である酸化絶縁層の積層物である場合、両層の屈折率差を緩和するためのバッファ層をさらに設けることができる。図７の実施態様においては、第１窒化絶縁層２０３ａと第１酸化絶縁層２０３ｂの間に、第２バッファ層２０１－２を設けて屈折率差を緩和する。ここで第２バッファ層２０１－２の屈折率は、第１窒化絶縁層２０３ａよりも低く第１酸化絶縁層２０３ｂよりも高くなるように調整することができる。

第１窒化絶縁層２０３ａの膜厚は１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上４００ｎｍ以下であり、第１酸化絶縁層の膜厚は２０ｎｍ以上４００ｎｍ以下、好ましくは１００ｎｍ以上３００ｎｍ以下である。また、第１絶縁層２０３の全体の膜厚は、例えば、１２０ｎｍ以上９００ｎｍ以下であり、好ましくは３００ｎｍ以上６００ｎｍ以下である。
また、第２バッファ層の厚さは、バッファ層での干渉による影響を避けるため、例えば５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下である。

図８Ｂに示すように、第２バッファ層２０１－２も屈折率の異なる複数のサブバッファ層により屈折率が段階的に変化するように構成されてもよい（例えば図８Ｂ中、２０１－２ａ及び２０１－２ｂ）。また、第２バッファ層２０１－２を単層として、屈折率が連続的に変化するように調整されてもよい。

トランジスタＴｒの上には第２絶縁層２０５が設けられている。第２絶縁層２０５は、パッシベーション層として機能する。第２絶縁層２０５は、第２酸化絶縁層２０５ａ及び第２窒化絶縁層２０５ｂにより構成される。第２酸化絶縁層２０５ａと、第１酸化絶縁層２０３ｂとにより、酸化物半導体層２０４を挟むことにより、プロセス中に、第１酸化絶縁層２０３ｂ及び第２酸化絶縁層２０５ａから酸素が放出された場合、酸化物半導体層２０４の酸素欠陥を修復できる。

この場合、第２窒化絶縁層２０５ｂと第２酸化絶縁層２０５ａとの屈折率の差が大きい場合は、両層の界面において反射損失や干渉が起こることがあり、基板裏面から透過した光線の色度ばらつきが生じやすくなり、明るさも低下しやすくなる。したがって、前述の第１絶縁層２０３と同様に、第２絶縁層２０５を構成する第２窒化絶縁層２０５ｂ及び第２酸化絶縁層２０５ａの屈折率差を緩和するバッファ層をさらに設けることができる。図７の実施態様においては、第２窒化絶縁層２０５ｂと第２酸化絶縁層２０５ａとの間に、第３バッファ層２０１－３を設けて屈折率差を緩和する。ここで第３バッファ層２０１－３の屈折率は、第２窒化絶縁層２０５ｂよりも低く第２酸化絶縁層２０５ａよりも高くなるように調整することができる。

第２絶縁層２０５（パッシベーション層）として用いられる第２窒化絶縁層２０５ｂの厚さは５０ｎｍ以上４００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下であり、第２酸化絶縁層２０５ａの膜厚は１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上４００ｎｍ以下である。また、配線領域において、第２絶縁層２０５全体の膜厚は、例えば、１５０ｎｍ以上９００ｎｍ以下、好ましくは３００ｎｍ以上６００ｎｍ以下である。また、第３バッファ層の厚さは、バッファ層での干渉による影響を避けるため、例えば５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下である。

第２バッファ層２０１－２と同様に、第３バッファ層２０１－３も屈折率の異なる複数のサブバッファ層により屈折率が段階的に変化するように構成されてもよい。また、第３バッファ層２０１－３を単層として、屈折率が連続的に変化するように調整されてもよい。

第２絶縁層２０５の上において、酸化物半導体層２０４と対向する位置に導電層２０８が設けられている。導電層２０８は、バックゲート電極として機能する。本実施形態では、トランジスタＴｒをボトムゲート駆動のトランジスタであるとして説明するが、これに限定されず、トップゲート駆動のトランジスタであってもよいし、デュアルゲート駆動のトランジスタであってもよい。

導電層２０８及び第２絶縁層２０５の上に、平坦化膜２０７が設けられてもよい。平坦化膜２０７は、トランジスタＴｒを構成する各種配線の凹凸を緩和するために設けられている。表示装置１０を、透明ディスプレイに適用する場合、画素ＰＩＸの開口領域において、平坦化膜２０７は除去されることが好ましい。これにより、開口領域において平坦化膜２０７により光が吸収されてしまうことを抑制することができる。

平坦化膜２０７及び第２絶縁層２０５の上に、透明導電層２１２が設けられている。透明導電層２１２の上に、導電層２１４が設けられている。透明導電層２１２及び導電層２１４は、容量配線（図４のＣＷ）として機能する。透明導電層２１２及び導電層２１４の上に第３絶縁層２０９（容量絶縁層）が設けられている。第３絶縁層２０９の上に画素電極２１６が設けられている。画素電極２１６は、第２絶縁層２０５、第３絶縁層２０９に設けられた開口を介して導電層２０６－３と接続されており、開口領域と重なっている。第３絶縁層２０９（容量絶縁層）の膜厚は１００ｎｍ～３００ｎｍ、好ましくは１５０ｎｍ～２５０ｎｍである。

第３絶縁層２０９上に画素電極２１６が設けられる場合、第３絶縁層２０９と画素電極２１６との屈折率差に起因する光の干渉や反射損失が生じることがある。特に開口領域では基板の裏面から表面に向かって透過する光の色度ばらつきや明るさの低下が生じやすくなる。そのため、第３絶縁層２０９と画素電極２１６との間に、第４バッファ層２０１－４を設けて前記屈折率差を緩和することができる。第４バッファ層２０１－４は、第４バッファ層２０１－４と画素電極２１６との界面において、画素電極よりも低い屈折率を有する。また、第４バッファ層２０１－４と第３絶縁層２０９との界面において、第３絶縁層２０９よりも低い屈折率を有する。このように各層間における急激な屈折率の変化を緩和することにより、開口領域において透過する光の色度ばらつきや明るさの低下を抑制することができる。

第４バッファ層の厚さは、バッファ層での干渉による影響を避けるため、例えば５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下である。

第１バッファ層２０１－１、と同様に、第４バッファ層２０１－４も屈折率の異なる複数のサブバッファ層により屈折率が段階的に変化するように構成されてもよい。また、第４バッファ層２０１－４を単層として、屈折率が連続的に変化するように調整されてもよい。

アレイ基板１５０と対向するように対向基板１５２が設けられている。対向基板１５２には、遮光層２１９及びコモン電極２１８が設けられている。遮光層２１９は、ブラックマトリクスとして機能する。図７に示す構造では、遮光層２１９は、導電層２０６－４と重なる領域に設けられる。遮光層２１９は、ゲート配線ＧＬ、及びソース配線ＳＬ１～ソース配線ＳＬ４を覆うように、格子状に配置される。コモン電極２１８は、表示領域１２の全面に広がる大きさを有する。遮光層２１９は、金属膜で形成されていてもよく、透明導電膜で形成されるコモン電極２１８に接して設けられることで、補助電極としての機能を有する。アレイ基板１５０と対向基板１５２との間には液晶層２１０が設けられており、封止材によって封止されてもよい。画素電極２１６と、液晶層２１０と、コモン電極２１８とにより、液晶素子ＬＥが構成される。

＜表示装置の各部材の材質＞
アレイ基板１５０、対向基板１５２として、ガラス基板、石英基板、およびサファイア基板など、透光性を有し、可撓性を有しない剛性基板を用いることができる。一方、アレイ基板１５０、対向基板１５２が可撓性を有する必要がある場合は、アレイ基板１５０、対向基板１５２としてポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板など、樹脂を含み、可撓性を有するフレキシブル基板を用いることができる。アレイ基板１５０、対向基板１５２の耐熱性を向上させるために、上記の樹脂に不純物を導入してもよい。また、表示装置１０を透明ディスプレイや大型高精細ディスプレイに適用する場合には、アレイ基板１５０及び対向基板１５２として、ガラス基板を用いることが好ましい。また、第１透明基板１５１Ａ及び第２透明基板１５１Ｂについては、アレイ基板１５０及び対向基板１５２を保護するために設ける。そのため、例えば、透光性を有するガラス基板、プラスチック基板等を用いることが好ましい。

窒化絶縁層２０３ａ、２０５ｂ、絶縁層２０９は、窒素、酸素、ケイ素、アルミニウムを含み、好ましくは窒素及びケイ素を含む。具体的には窒化シリコン（ＳｉＮ_x）、窒化酸化シリコン（ＳｉＮ_xＯ_y）、窒化アルミニウム（ＡｌＮ_x）、窒化酸化アルミニウム（ＡｌＮ_xＯ_y）、を用いる。本実施形態では、窒化絶縁層２０１、２０３ａ、２０５ｂ、絶縁層２０９として、窒化シリコンを用いる。窒化シリコン層は、例えば、スパッタリング法により形成される。

第１酸化絶縁層２０３ｂ、第２酸化絶縁層２０５ａは、酸素、ケイ素、アルミニウムを含み、好ましくは酸素及びケイ素を含む。具体的には酸化シリコン（ＳｉＯ_x）、酸化窒化シリコン（ＳｉＯ_xＮ_y）、酸化アルミニウム（ＡｌＯ_x）、酸化窒化アルミニウム（ＡｌＯ_xＮ_y）、を用いる。本実施形態では、第１酸化絶縁層２０３ｂ、第２酸化絶縁層２０５ａとして、酸化シリコンを用いる。酸化シリコン層は、例えば、スパッタリング法により形成される。

上記のＳｉＯ_xＮ_y及びＡｌＯ_xＮ_yは、酸素（Ｏ）よりも少ない比率（ｘ＞ｙ）の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。また、ＳｉＮ_xＯ_y及びＡｌＮ_xＯ_yは、窒素よりも少ない比率（ｘ＞ｙ）の酸素を含有するシリコン化合物及びアルミニウム化合物である。

第１バッファ層２０１－１、第２バッファ層２０１－２、第３バッファ層２０１－３及び第４バッファ層２０１－４は、窒素、酸素、ケイ素、アルミニウムを含み、好ましくは窒素及びケイ素を含む。具体的には窒化酸化シリコン（ＳｉＮ_x１Ｏ_y１）、窒化酸化アルミニウム（ＡｌＮ_x１Ｏ_y１）を用いることができる。
ここで、各バッファ層におけるＮとＯの比率については、各バッファ層の屈折率が、バッファ層を挟む各層の屈折率の間の値となるよう、適宜調整することができる。したがって、これらのバッファ層は、窒化酸化絶縁層と呼ぶこともできる。

平坦化膜２０７として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、又はシロキサン樹脂などの有機絶縁材料を用いることができる。

導電層２０２、２０６－３、２０６－４、２０８及び２１４として、一般的な金属材料を用いることができる。例えば、これらの部材として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、及びこれらの合金又は化合物が用いられる。上記の部材として、上記の材料が単層で用いられてもよく、積層で用いられてもよい。

酸化物半導体層２０４として、半導体の特性を有する酸化物半導体を用いることができる。酸化物半導体層２０４は透光性を有する。例えば、酸化物半導体層２０４として、インジウム（Ｉｎ）を含む２以上の金属を含む酸化物半導体が用いられる。酸化物半導体層２０４として、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を含む酸化物半導体を酸化物半導体層２０４として用いてもよい。特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体を用いてもよい。ただし、本実施形態で使用される酸化物半導体層２０４は上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。

例えば、移動度を向上させるためにＩｎの比率を上記より大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を上記より大きくしてもよい。酸化物半導体層２０４はアモルファスであってもよく、多結晶であってもよい。酸化物半導体層２０４はアモルファスと結晶の混相であってもよい。

また、酸化物半導体層２０４として、酸化物半導体層２０４の全体に対するインジウムの比率は５０％以上であってもよい。酸化物半導体層２０４として、インジウムに加えて、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、ジルコニア（Ｚｒ）、ランタノイドが用いられる。酸化物半導体層２０４として、上記以外の元素が用いられてもよい。酸化物半導体層２０４の全体に対するインジウムの比率が５０％以上である場合、酸化物半導体層２０４は多結晶構造となる。

透明導電層２１２、画素電極２１６、及びコモン電極２１８として、酸化インジウム及び酸化スズの混合物（ＩＴＯ）及び酸化インジウム及び酸化亜鉛の混合物（ＩＺＯ）を用いることができる。当該透明導電層として、上記以外の材料が用いられてもよい。ブラックマトリクスＢＭに用いる遮光層２１９は黒色の樹脂又は金属材料で形成することができる。ブラックマトリクスＢＭはコモン電極２１８と接して形成される。透明導電膜で形成されるコモン電極２１８に対し、ブラックマトリクスＢＭを金属材料で形成することで、抵抗損失を低減するための補助電極としての機能を持たせることができる。ブラックマトリクスＢＭを形成する金属材料としては、アルミニウムに対して相対的に反射率が低い、クロム、モリブデン、チタンなどを用いることが好ましい。

表示装置１０を透明ディスプレイに適用する場合、液晶層２１０として、高分子分散型液晶を用いることが好ましい。高分子分散型液晶は、バルク及び微粒子を含む。微粒子は、バルク内で画素電極２１６とコモン電極２１８との電位差に応じて配向が変化する。画素ＰＩＸ毎に、画素電極２１６の電位が個別に制御されることで、画素ＰＩＸ毎に少なくとも透光及び分散のいずれかの度合いが制御される。液晶層（微粒子）の散乱度は、各画素電極２１６の電圧とコモン電極２１８の電圧に応じて制御される。例えば、液晶層は各画素Ｐｉｘの電圧とコモン電極２１８との間の電圧が大きくなるほど散乱度が大きくなるような高分子分散型液晶を用いてもよいし、各画素電極２１６の電圧とコモン電極２１８との間の電圧が小さくなるほど散乱度が大きくなるような高分子分散型液晶を用いてもよい。

液晶層２１０において、バルク及び微粒子の常光屈折率は互いに等しい。画素電極２１６とコモン電極２１８との間に電圧が印加されていない状態では、あらゆる方向においてバルク及び微粒子との間の屈折率差がゼロに近くなる。液晶層２１０は、光源１０４から射出された光を散乱しない非散乱状態となる。光源１０４から射出された光は、アレイ基板１５０の第１主面及び対向基板１５２の第１主面で反射しながら、光源１０４から遠ざかる方向に伝播する。液晶層２１０が光源１０４から射出された光Ｌを散乱しない非散乱状態であると、アレイ基板１５０から対向基板１５２の背景が視認され、対向基板１５２からもアレイ基板１５０の背景が視認される。

電圧が印加された画素電極２１６とコモン電極２１８との間では、微粒子の光軸は、画素電極２１６とコモン電極２１８との間に発生する電界によって傾くことになる。バルクの光軸は、電界によって変化しないため、バルクの光軸と微粒子の光軸の向きは互いに異なる。電圧が印加された画素電極２１６がある画素ＰＩＸにおいて、光源１０４から射出された光が散乱される。上述したように散乱された光源１０４から射出された光の一部がアレイ基板１５０の第１主面又は対向基板１５２の第１主面から外部に放射された光は、観察者に観察される。

電圧が印加されていない画素電極２１６がある画素ＰＩＸでは、アレイ基板１５０の第１主面から対向基板１５２の第１主面側の背景が視認され、対向基板１５２の第１主面からアレイ基板１５０の第１主面側の背景が視認される。そして、本実施形態の表示装置１０は、映像信号が入力されると、画像が表示される画素ＰＩＸの画素電極２１６に電圧が印加され、映像信号に基づく画像が背景とともに視認される。このように、高分子分散型液晶が散乱状態にあるとき、表示領域１２において画像が表示される。

本実施例では、絶縁層及び絶縁層に含まれる各絶縁層の構成を変え、色度ばらつきについて行った光学シミュレーションについて説明する。

（色度ばらつき測定）
画素ＰＩＸの開口部分が、下記表１の実施例１及び２並びに比較例Ａに示される構成を有するディスプレイにつき、光学シミュレーションモデルを行った。ここで、実施例１は第１～４バッファ層が全て屈折率１．７５で厚み２０ｎｍの窒化酸化シリコン（ＳｉＮ_xＯ_y）の１層により構成され、実施例２は第１～４バッファ層が全て屈折率１．８７で厚み１０ｎｍ及び屈折率１．６３で厚み１０ｎｍの２層からなる構造とした。比較例はバッファ層を用いない例とした。

（表中、ＧＩはゲート絶縁層（第１絶縁層）、ＰＡＳはパッシベーション層（第２絶縁層）、ＬＴは容量絶縁層（第３絶縁層）、を表す）

複数の画素ＰＩＸの開口領域おける色度のばらつきを確認するため、転送行列法を用いて、色度を算出する光学シミュレーションを行った図９～図１１は、光学シミュレーションによって得られたｘｙ色度図である。図９～図１１では、ＣＩＥ１９３１色空間のｘｙ色度図において、ｘが０．３２～０．３５であり、ｙが０．３２～０．３６である領域を拡大した図である。なお、プロットの数は、５００である。

図９～図１１に示すように、バッファ層を設けた実施例１及び２は、バッファ層を設けない比較例Ａに比べ、ｘ値のばらつきが３割程度減少したことにより、ｘｙ色度ばらつきが３割程度改善されることが分かった。

（視感度を加味した明るさ測定）
複数の画素ＰＩＸの開口領域おける視感度を加味した明るさを比較するために、実施例１及び２並びに比較例Ａに示される構成を有するディスプレイにつき、全てのＹ値の測定結果を図１２～１４に示す。実施例１及び２と比較例ＡではＹ値自体のばらつきには大差はないものの、実施例１及び２の方が、Ｙ値の平均値が１～２％程度高いことが分かった。

以上より、表示装置を構成する各層の屈折率差を緩和するために、バッファ層を設けることで、開口領域における色度ばらつき及び明るさがいずれも改善された。

以上、好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。

１０：表示装置、１２：表示領域、１４：周辺領域、１６：コモン配線、１８：コモン配線、２２：コモン配線、２４：フレキシブルプリント回路、２６：端子部、２８：ゲート駆動回路、３２：ゲート配線領域、３４：フレキシブルプリント回路、３６：端子部、３８：ソース駆動回路、４２：ソース配線領域、４６：ＥＳＤ用保護回路、４８：ゲート検査回路、５２：ソース検査回路、５４：検査ライン、５６：ＱＤパッド、５８：ＥＳＤ用保護回路、５９：ＥＳＤ用保護回路、１０２：表示パネル、１０４：光源、１５０：アレイ基板、１５２：対向基板、２０１－１：第１バッファ層。２０２－２：第２バッファ層、２０２－３：第３バッファ層、２０２－４：第４バッファ層、２０２：導電層、２０３：第１絶縁層、２０４：酸化物半導体層、２０５：第２絶縁層、２０６：導電層、２０７：平坦化膜、２０８：導電層、２０９：第３絶縁層、２１０：液晶層、２１２：透明導電層、２１４：導電層、２１５：開口、２１６：画素電極、２１８：コモン電極、２１９：遮光層、ＧＬ：ゲート配線、ＳＬ：ソース配線、ＣＷ：容量配線、Ｃ：保持容量、ＬＥ：液晶素子、ＰＩＸ：画素

Claims (12)

1. 第１基板と、
   第１基板上に設けられるゲート配線と、
   前記ゲート配線上に設けられる第１絶縁層と、
   前記第１絶縁層上に設けられ前記ゲート配線と交差するソース配線と、
   前記ソース配線上に設けられる第２絶縁層と、
   前記第２絶縁層上に設けられる画素電極と、
   を含み、
   前記第１基板と前記第１絶縁層の間に第１バッファ層を含み、
   前記第１バッファ層と前記第１基板との界面において、前記第１バッファ層は前記第１基板よりも屈折率が高く、
   前記第１バッファ層と前記第１絶縁層との界面において、前記第１バッファ層は第１絶縁層よりも屈折率が低い、
   表示装置。
2. 前記第１バッファ層は窒素、酸素及びケイ素を含み、
   第１絶縁層は窒素、酸素及びケイ素を含む、請求項１の表示装置。
3. 前記第１絶縁層は第１窒化絶縁層及び第１酸化絶縁層を含み、
   前記第１窒化絶縁層と前記第１酸化絶縁層の間に第２バッファ層を含み、
   前記第２バッファ層と前記第１窒化絶縁層との界面において、第２バッファ層は第１窒化絶縁層よりも屈折率が低く、
   前記第２バッファ層と前記第１酸化絶縁層との界面において、第２バッファ層は第１酸化絶縁層よりも屈折率が高い、請求項１の表示装置。
4. 前記第１窒化絶縁層は窒素及びケイ素を含み、
   前記第１酸化絶縁層は酸素及びケイ素を含み
   前記第２バッファ層は窒素、酸素及びケイ素を含む、請求項３の表示装置。
5. 前記第２絶縁層は第２窒化絶縁層及び第２酸化絶縁層を含み、
   前記第２窒化絶縁層と前記第２酸化絶縁層の間に第３バッファ層を含み、
   前記第３バッファ層と前記第２窒化絶縁層との界面において、第３バッファ層は第２窒化絶縁層よりも屈折率が低く、
   前記第３バッファ層と前記第２酸化絶縁層との界面において、前記第３バッファ層は前記第２酸化絶縁層よりも屈折率が高い、請求項１の表示装置。
6. 前記第２窒化絶縁層は窒素及びケイ素を含み、
   前記第２酸化絶縁層は酸素及びケイ素を含み、
   前記第３バッファ層は窒素、酸素及びケイ素を含む、請求項５の表示装置。
7. 前記第２絶縁層と前記画素電極との間に第３絶縁層が設けられ、前記画素電極と前記第３絶縁層との間に第４バッファ層を含み、
   第４バッファ層と前記画素電極との界面において、第４バッファ層は前記画素電極より屈折率が高く、
   第４バッファ層と前記第２絶縁層との界面において、第４バッファ層は第２絶縁層よりも屈折率が低い、請求項１の表示装置。
8. 前記第３絶縁層は、窒素及びケイ素を含み、
   前記第４バッファ層は窒素、酸素及びケイ素を含む、請求項７の表示装置。
9. 前記第１、第２、第３及び第４バッファ層のうちいずれか１層以上は、バッファ層内の屈折率が連続的又は段階的に変化する、請求項１～８のいずれかの表示装置。
10. 前記第１、第２、第３及び第４バッファ層のうちいずれか１層以上は、屈折率の異なる複数の層により構成される、請求項９の表示装置。
11. 前記第１基板と、
    前記第１基板に対向して設けられ前記画素電極に対向するコモン電極を有する第２基板と
    前記第１基板と前記第２基板との間に設けられた液晶層と、
    前記第１基板の側面又は前記第２基板との側面に向かって光が入るように配置される光源と、
    をさらに有する、請求項９の表示装置。
12. 前記液晶層は、高分子分散型液晶であり、
    前記高分子分散型液晶が散乱状態にあるとき、前記光源から出射される光を散乱し、
    前記高分子分散型液晶が非散乱状態にあるとき、前記開口領域を通して前記第１基板から前記第２基板の背景が視認され、前記第２基板から前記第１基板の背景が視認される、請求項１１の表示装置。
    

Images