Nothing Special   »   [go: up one dir, main page]

JP2024027128A - 半導体発光装置と成長基板の間の角部での分離層の除去方法 - Google Patents

半導体発光装置と成長基板の間の角部での分離層の除去方法 Download PDF

Info

Publication number
JP2024027128A
JP2024027128A JP2023205242A JP2023205242A JP2024027128A JP 2024027128 A JP2024027128 A JP 2024027128A JP 2023205242 A JP2023205242 A JP 2023205242A JP 2023205242 A JP2023205242 A JP 2023205242A JP 2024027128 A JP2024027128 A JP 2024027128A
Authority
JP
Japan
Prior art keywords
layer
light emitting
sidewall
led
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023205242A
Other languages
English (en)
Inventor
朱振甫
Chen-Fu Chu
▲ザン▼士凱
Shih-Kai Chan
施逸豊
Yi-Feng Shih
トゥリ ドォアン チュング
Trung Tri Doan
チュング ドォアン デビッド
David Trung Doan
敬典 小川
Takanori Ogawa
和紀 近藤
Kazunori Kondo
利之 小材
Toshiyuki Ozai
展明 松本
Nobuaki Matsumoto
太一 北川
Taichi Kitagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEMILEDS CORP
Shin Etsu Chemical Co Ltd
Original Assignee
SEMILEDS CORP
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEMILEDS CORP, Shin Etsu Chemical Co Ltd filed Critical SEMILEDS CORP
Publication of JP2024027128A publication Critical patent/JP2024027128A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】分離残留物を排除してより信頼性が高い発光ダイオード構造を提供する。【解決手段】成長基板１０２上に、側壁Ｐ－Ｎ接合１３８を有する複数の発光ダイオード（ＬＥＤ）を形成することと、ＬＥＤ構造１００上に、エピタキシャル構造１１２と成長基板との交差点に角部１１１を有する分離層１０１を形成することとを含む半導体発光装置（ＬＥＤｓ）の製造方法である。本方法は、分離層上にエッチング可能な被覆チャネル層を形成することと、被覆チャネル層上にパターニング保護層を形成することと、第１エッチングプロセスを用いて被覆チャネル層内にエッチングチャネルを形成することと、第２エッチングプロセスを用いて分離層をエッチングすることにより分離層の角部を除去することとを含む。第２エッチングプロセスの後、分離層は側壁Ｐ－Ｎ接合を覆う。【選択図】図１

Description

関連出願との相互参照
本出願は、２０２１年３月３１日に出願された米国特許仮出願第６３／１６８，３４１号の優先権を主張するものであり、その内容が参照により本明細書に組み込まれる。
本開示は、半導体発光装置（ＬＥＤｓ）の製造、特に成長基板上に角部分離層が形成・除去される半導体発光装置（ＬＥＤｓ）の製造方法に関するものである。
半導体発光装置（ＬＥＤｓ）の製造において、エピタキシャル構造は、サファイア基板で構成されるウェハなどの成長基板を使用して形成することができる。典型的な（ＬＥＤ）エピタキシャル構造は、ウェハ上に形成されたアンドープＧａＮ層、ｎ型ＧａＮ層、単一または複数の量子井戸層、及びｐ型ＧａＮ層を含むことができる。発光装置（ＬＥＤ）チップは、（ＬＥＤ）エピタキシャル構造の層を選択的に除去し、サファイア基板を露出させることにより、ウェハ上に形成することができる。例えば、サファイア基板は、各発光装置（ＬＥＤ）を分離するように、選択されたパターンでウェハのストリート領域内に露出することができる。多角形の輪郭を有する半導体発光装置（ＬＥＤ）チップの場合、各（ＬＥＤ）チップは、十字パターンを有するストリート領域によって隣接する（ＬＥＤ）チップから空間的に分離することができる。
本開示は、分離層がエピタキシャル構造上に形成され、かつ成長基板に近接するエピタキシャル構造の角部で選択的に除去される、半導体発光装置（ＬＥＤｓ）の製造方法に関する。本開示はまた、本方法で製造された新規の半導体発光装置（ＬＥＤｓ）を提供することができる。
成長基板上に複数の発光ダイオード（ＬＥＤ）構造を形成する工程を含む、半導体発光装置（ＬＥＤｓ）の製造方法である。前記発光ダイオード（ＬＥＤ）構造は、側壁Ｐ－Ｎ接合を有する側壁を備えるエピタキシャル構造を含む。例示的な実施形態では、発光ダイオード（ＬＥＤ）構造は、チップ形態のデュアルパッド発光ダイオード（ＬＥＤ）構造及び垂直発光ダイオード（ＶＬＥＤ）構造を含む。さらに、エピタキシャル構造は、アンドープ層（例えば、ｕ－ＧａＮ）、ｎ型層（例えば、ｎ－ＧａＮ）、活性層（例えば、ＳＱＷまたはＭＱＷ）、及びｐ型層（例えば、ｐ－ＧａＮ）を含むことができる。いくつかの実施形態では、前記エピタキシャル構造は、側壁Ｐ－Ｎ接合をはめ込むためのサラウンドメサ構造を含むことができる。
本方法はまた、側壁Ｐ－Ｎ接合上を含み発光ダイオード（ＬＥＤ）構造上に分離層を形成する工程を含む。前記分離層は、エピタキシャル構造と成長基板との交差点に角部を含む。例示的な実施形態では、前記成長基板は、複数の発光ダイオード（ＬＥＤ）構造を含み、個々の発光ダイオード（ＬＥＤ）構造を分離するストリートを有するウェハを含む。前記分離層は、発光ダイオード（ＬＥＤ）構造上に、適合的な堆積プロセスを用いて均一な厚さに形成することができ、ストリートを覆うまたはストリートを露出させたままにすることができる。
前記分離層の形成に続いて、前記分離層上にエッチング可能な被覆チャネル層を形成することができる。前記被覆チャネル層は、金属または酸化物などのエッチング可能な材料を含むことができる。
前記被覆チャネル層の形成に続いて、前記被覆チャネル層上にパターニング保護層を形成することができる。前記パターニング保護層は、フォトレジストなどのパターニング可能な材料を含むことができ、前記分離層の角部と整列した開口部を有する。
前記パターニング保護層の形成に続いて、エッチング液が前記パターニング保護層の開口部を通過して前記被覆チャネル層の一部をエッチング除去する第１エッチングプロセスを用いて、前記被覆チャネル層内にエッチングチャネルを形成することができる。前記エッチングチャネルは角部上に位置し、第２化学エッチング工程によって除去されるために、前記角部を取り囲むように成形及びサイズ決定されることができる。一例として、前記被覆チャネル層は金属を含むことができ、前記第１エッチングプロセスは湿式化学エッチングプロセスを含む。
前記エッチングチャネルの形成に続いて、第２エッチングプロセスを用いて前記分離層をエッチングすることにより、前記分離層の角部を除去することができる。一例として、前記分離層は、酸化物（例えば、ＳｉＯ２）を含むことができ、前記第２エッチングプロセスはＢＯＥエッチングを含む。この工程では、角部での分離層のみが除去され、側壁Ｐ－Ｎ接合での分離層はそのまま残される。例示的な実施形態では、前記エッチングチャネルは、分離層がｐ型層の側壁、活性層の側壁、及びｎ型層の側壁の一部のみを分離するように形成される。
前記分離層のエッチングに続いて、前記被覆チャネル層及び前記パターニング保護層を除去することができる。材料によって、これらの層は当技術分野で知られている技術で除去することができる。
本方法はまた、前記成長基板を、その上に弾性高分子材料を有するキャリアに接合する工程を含むことができる。例示的な実施形態では、前記接合工程は、発光ダイオード（ＬＥＤ）構造をキャリアにフリップチップ接合することによって実行することができる。本方法はまた、レーザリフトオフ（ＬＬＯ）プロセスを用いて前記成長基板を前記発光ダイオード（ＬＥＤ）構造から分離する、レーザリフトオフ（ＬＬＯ）工程を含むことができる。
本方法の代替実施形態では、前記分離層上に被覆チャネル層が形成されていない。それにかえて、前記分離層上にパターニング保護層が直接形成される。その後、第１エッチングプロセスで前記成長基板のストリートにおける分離層を除去し、第２エッチングプロセスで前記分離層の角部を除去し、前記エピタキシャル構造の側壁上に側壁アンダーカット構造を形成する。
側壁Ｐ－Ｎ接合、ｐ型層の側壁、活性層の側壁、及びｎ型層の側壁の一部を覆い、アンドープ層を露出させたままにする分離層を含む、本方法または代替実施形態の方法で製造された半導体発光装置（ＬＥＤ）である。
本方法のレーザリフトオフ（ＬＬＯ）工程の前に角部を有する分離層を形成した後のデュアルパッド付き半導体発光装置（ＬＥＤ）構造を示す拡大概略断面図である。 成長基板上に分離層がそのストリート領域内に伸びていない複数のデュアルパッド付き半導体発光装置（ＬＥＤ）構造を示す拡大概略断面図である。 成長基板上に分離層がそのストリート領域内に伸びている複数のデュアルパッド付き半導体発光装置（ＬＥＤ）構造を示す拡大概略断面図である。 本方法のレーザリフトオフ（ＬＬＯ）工程の前に角部を有する分離層を形成した後の垂直発光ダイオード（ＶＬＥＤ）構造を示す拡大概略断面図である。 本方法のレーザリフトオフ（ＬＬＯ）工程の前に角部を有する分離層を形成した後のサラウンドメサ構造を有する垂直発光ダイオード（ＶＬＥＤ）構造を示す拡大概略断面図である。 成長基板上に分離層がそのストリート領域内に伸びていない複数の垂直発光ダイオード（ＶＬＥＤ）構造を示す拡大概略断面図である。 本方法の成長基板上の複数の垂直発光ダイオード（ＶＬＥＤ）構造上に分離層を形成する工程を示す拡大概略断面図である。 本方法の成長基板上のサラウンドメサ構造を有する複数の垂直発光ダイオード（ＶＬＥＤ）構造上に分離層を形成する工程を示す拡大概略断面図である。 本方法の分離層上に被覆チャネル層を形成する工程を示す拡大概略断面図である。 本方法の被覆チャネル層上にパターニング保護層を形成する工程を示す拡大概略断面図である。 本方法の第１化学エッチングプロセスを用いてエッチングチャネルを形成する工程を示す拡大概略断面図である。 本方法の第２化学エッチングプロセスを用いて分離層をエッチングする工程を示す拡大概略断面図である。 本方法の被覆チャネル層及びパターニング保護層を除去する工程を示す拡大概略断面図である。 本方法の成長基板をその上に弾性高分子材料を有するキャリアに接合する工程を示す拡大概略断面図である。 本方法の成長基板をデュアルパッド付き半導体発光装置（ＬＥＤ）構造から分離するレーザリフトオフ（ＬＬＯ）工程を示す拡大概略断面図である。 本方法で製造された半導体発光装置（ＬＥＤ）を示す拡大概略断面図である。 パターニング保護層を分離層上に直接堆積することができ、第１エッチングプロセスを用いて分離層をエッチングすることによりストリート領域内の材料を除去し、第２エッチングプロセスを用いて側壁アンダーカット構造を形成することができる、代替実施形態の半導体発光装置（ＬＥＤｓ）の製造方法を示す拡大概略断面図である。 パターニング保護層を分離層上に直接堆積することができ、第１エッチングプロセスを用いて分離層をエッチングすることによりストリート領域内の材料を除去し、第２エッチングプロセスを用いて側壁アンダーカット構造を形成することができる、代替実施形態の半導体発光装置（ＬＥＤｓ）の製造方法を示す拡大概略断面図である。 パターニング保護層を分離層上に直接堆積することができ、第１エッチングプロセスを用いて分離層をエッチングすることによりストリート領域内の材料を除去し、第２エッチングプロセスを用いて側壁アンダーカット構造を形成することができる、代替実施形態の半導体発光装置（ＬＥＤｓ）の製造方法を示す拡大概略断面図である。 パターニング保護層を分離層上に直接堆積することができ、第１エッチングプロセスを用いて分離層をエッチングすることによりストリート領域内の材料を除去し、第２エッチングプロセスを用いて側壁アンダーカット構造を形成することができる、代替実施形態の半導体発光装置（ＬＥＤｓ）の製造方法を示す拡大概略断面図である。 半導体発光装置（ＬＥＤｓ）の製造方法の工程を示す拡大概略断面図である。 半導体発光装置（ＬＥＤｓ）の製造方法の工程を示す拡大概略断面図である。 半導体発光装置（ＬＥＤｓ）の製造方法の工程を示す拡大概略断面図である。 半導体発光装置（ＬＥＤｓ）の製造方法の工程を示す拡大概略断面図である。 半導体発光装置（ＬＥＤｓ）の製造方法の工程を示す拡大概略断面図である。 半導体発光装置（ＬＥＤｓ）の製造方法の工程を示す拡大概略断面図である。 代替実施形態の半導体発光装置（ＬＥＤｓ）の製造方法の工程を示す拡大概略断面図である。 代替実施形態の半導体発光装置（ＬＥＤｓ）の製造方法の工程を示す拡大概略断面図である。 代替実施形態の半導体発光装置（ＬＥＤｓ）の製造方法の工程を示す拡大概略断面図である。 代替実施形態の半導体発光装置（ＬＥＤｓ）の製造方法の工程を示す拡大概略断面図である。 本方法または代替実施形態の半導体発光装置（ＬＥＤｓ）の製造方法のレーザリフトオフ（ＬＬＯ）工程を示す拡大概略断面図である。 本方法または代替実施形態の半導体発光装置（ＬＥＤｓ）の製造方法のレーザリフトオフ（ＬＬＯ）工程を示す拡大概略断面図である。 本方法または代替実施形態の半導体発光装置（ＬＥＤｓ）の製造方法のレーザリフトオフ（ＬＬＯ）工程を示す拡大概略断面図である。 その上に本方法または代替実施形態の方法で製造された複数の半導体発光装置（ＬＥＤ）構造を有するキャリアの平面図である。 図３１の断面線３１Ａ－３１Ａに沿って取られた、単一の半導体発光装置（ＬＥＤ）構造を示す断面図である。 先行技術のレーザリフトオフ（ＬＬＯ）プロセスの態様を示す拡大概略断面図である。 先行技術のレーザリフトオフ（ＬＬＯ）プロセスの態様を示す拡大概略断面図である。 先行技術のレーザリフトオフ（ＬＬＯ）プロセスの態様を示す拡大概略断面図である。 先行技術のレーザリフトオフ（ＬＬＯ）プロセスの態様を示す拡大概略断面図である。 その上に先行技術のレーザリフトオフ（ＬＬＯ）プロセスを用いて製造された複数の半導体発光装置（ＬＥＤ）構造を有するキャリアの平面図である。 図３６の断面線３６Ａ－３６Ａに沿って取られた、キャリア上の単一の半導体発光装置（ＬＥＤ）構造を示す断面図である。
ある要素が他の要素上にあると表現される場合、他の要素上に直接存在するか、または介在要素も存在することができることを理解されたい。ただし、「直接」という用語とは、介在要素がないことを意味する。さらに、「第１」、「第２」、及び「第３」という用語は、様々な要素を説明するために使用されるが、これらの要素は用語によって限定されるべきではない。また、特に定義がない限り、すべての用語は、当業者によって一般的に理解されるのと同じ意味を有することを意図している。
図１を参照し、半導体発光装置（ＬＥＤｓ）の製造方法の初期工程が示される。本方法は、成長基板１０２上に複数の発光ダイオード（ＬＥＤ）構造１００を形成する工程と、前記発光ダイオード（ＬＥＤ）構造１００上に成長基板１０２に近接する角部１１１を有する分離層１０１を形成する工程とを含む。角部１１１は直角であることが理想的であるが、堆積プロセスによって、角部１１１の角度は９０度超えてもよく、９０度未満であってもよい。
例示的な実施形態では、前記成長基板１０２はサファイアを含むことができ、前記発光ダイオード（ＬＥＤ）構造１００は、デュアルパッド付き（ＬＥＤ）チップを含むことができる。各発光ダイオード（ＬＥＤ）構造１００は、ｕ－ＧａＮなどのアンドープ層１２０、ｎ－ＧａＮなどのｎ型層１２２、ＳＱＷまたはＭＱＷなどの活性層１２４、ｐ－ＧａＮなどのｐ型層１２６、金属などのｎ型導電層１２８、金属などのｐ型導電層１３０、金属などのｐパッド１３２、及び金属などのｎパッド１３４を含む。
各発光ダイオード（ＬＥＤ）構造１００は、半導体製造プロセスを用いて形成された直接バンドギャップ化合物半導体発光ダイオード（ＬＥＤ）構造として構成されることができる。例えば、エピタキシャル構造１１２は、アンドープ層１２０（例えば、ｕ－ＧａＮ層）、ｎ型層１２２（例えば、ＳｉドープＧａＮ層）、活性層１２４（例えば、複数の量子井戸）、及びｐ型層１２６（例えば、ＭｇドープＧａＮ層）の成長を含む半導体プロセスを用いて、成長基板１０２上に成長させることができる。ただし、これらの材料は単なる例示であり、エピタキシャル構造１１２は、成長基板１０２に成長した他の直接バンドギャップ化合物半導体発光ダイオード材料で形成することができる。例えば、半導体光の発光波長は、直接バンドギャップ半導体化合物のエネルギーバンドギャップによって決定されることができる。半導体発光材料の様々な直接エネルギーバンドギャップは、ＩｎｘＧａ１－ｘＮ、ＧａＮ、ＡｌｘＧａ１－ｘＮ、ＩｎｘＧａ１－ｘＡｓ、ＩｎＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＩｎＰ、（ＡｌｘＧａ１－ｘ）ｙＩｎ１－ｙＰ、ＧａＰなどのIII－Ｖ化合物半導体から選択することができる。
分離層１０１は、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３またはＴｉＯ２などの誘電体材料で形成され、ＣＶＤ、ＰＥＣＶＤ、スピンオンまたはノズルによる堆積などの適切な堆積プロセスを用いて均一な厚さに形成された連続層を含むことができる。分離層１０１の代表的な厚さは２０００Å～５００μｍであり得る。図１に示すように、分離層１０１は、ｐ型層１２６の上部、及びｐ型層１２６の側壁に堆積されることができる。さらに、分離層１０１は、活性層１２４の側壁、ｎ型層１２２の側壁、アンドープ層１２０の側壁、及びストリート領域１３６における露出した成長基板１０２の一部に堆積されることができる。また、分離層１０１の角部１１１は、発光ダイオード（ＬＥＤ）構造１００の側壁１４０のアンドープ層１２０と成長基板１０２の表面との間に位置することに留意されたい。さらに、分離層１０１は、角部１１１に直角にかつコンフォーマルに堆積され、ストリート領域１３６の一部またはストリート領域１３６全体に堆積されることができる。
図１にも示すように、側壁Ｐ－Ｎ接合１３８が発光ダイオード（ＬＥＤ）構造１００の側壁１４０から離れる間隔を提供するように、サラウンドメサ構造２０１を形成することができる。この間隔は分離層１０１の長さを延長するように機能する。サラウンドメサ構造２０１によって、分離層１０１は、発光ダイオード（ＬＥＤ）構造１００の側壁１４０での垂直接続部から、サラウンドメサ構造２０１での水平接続部まで延び、次に、側壁Ｐ－Ｎ接合１３８での垂直接続部に曲がる。分離層１０１の異なる方向は、異なる速度／レートの化学エッチングによって提供することができる。
図２に示すように、成長基板１０２は、ストリート領域１３６によって分離された複数の発光ダイオード（ＬＥＤ）構造１００を含むことができる。図２及び２Ａに、成長基板１０２上の分離層１０１の二つの異なる構成が示される。図２において、分離層１０１は、ストリート領域１３６内に続いていない。図２Ａにおいて、分離層１０１は、ストリート領域１３６内に続いている。
図１、図２及び図２Ａに示される発光ダイオード（ＬＥＤ）構造１００は、従来のフリップチップ発光ダイオード（ＦＣＬＥＤｓ）の構成を有する。各発光ダイオード（ＬＥＤ）構造１００において、ｐ型導電層１３０は、ｐ型オーミック接触層などの複数の導電層でｐ型層１２６に結合することができ、その後、必要に応じてｐ－金属層を追加する。例えば、ｐ型オーミック接触層は、ＩＴＯ、Ｎｉ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄまたはこれらの金属の合金を含むことができる。ｐ型導電層１３０は、Ｃｒ、Ｎｉ、Ａ１、Ａｕ、Ｃｕ、Ｔｉ、Ｗ、ＴｉＮまたはこれらの金属の合金を含むことができる。ｎ型導電層１２８は、Ｃｒ、Ａｌ、Ｔｉ、Ｎｉ、Ａｕまたはこれらの金属の合金を含むことができる。ｐパッド１３２は、ｐ型層１２６に電気的に伝導することができ、ｎパッド１３４は、ｎ型層１２２に電気的に伝導することができる。
図３を参照し、垂直発光ダイオード（ＶＬＥＤ）構造１００Ａは、垂直発光ダイオード（ＶＬＥＤ）チップの構成を有する。垂直発光ダイオード（ＶＬＥＤ）構造１００Ａは、実質的に示されるように配置されたアンドープ層１２０Ａ、ｎ型層１２２Ａ、活性層１２４Ａ、及びｐ型層１２６Ａを含む。従来と同様に、本発明の方法によれば、角部１１１Ａを有する分離層１０１Ａは、実質的に上記に説明したように、ｐ型層１２６Ａ及び成長基板１０２Ａの一部上に形成される。図３の垂直発光ダイオード（ＶＬＥＤ）構造１００Ａにおいて、分離層１０１は、垂直発光ダイオード（ＶＬＥＤ）構造１００Ａの側壁１４０Ａ及びＰ－Ｎ接合１３８Ａの側壁にも形成することができる。
図３Ａを参照し、垂直発光ダイオード（ＶＬＥＤ）構造１００Ｂは、実質的に垂直発光ダイオード（ＶＬＥＤ）構造１００Ａ（図３）について上記に説明したように構築された、成長基板１０２Ｂ上の垂直発光ダイオード（ＶＬＥＤ）チップの構成を有する。しかし、垂直発光ダイオード（ＶＬＥＤ）構造１００Ｂは、実質的にサラウンドメサ構造２０１（図１）について上記に説明したように構築されたサラウンドメサ構造２０１Ｂも含む。サラウンドメサ構造２０１（図１）及び２０１Ｂ（図３Ａ）により、側壁Ｐ－Ｎ接合１３８Ｂは、垂直発光ダイオード（ＶＬＥＤ）構造１００Ｂの側壁１４０Ｂから離間される。前記と同様に、角部１１１Ｂを有する分離層１０１Ｂは、ＶＬＥＤチップの側壁１４０Ｂ、サラウンドメサ構造２０１Ｂ及び側壁Ｐ－Ｎ接合１３８Ｂ上に形成されている。図３及び図３Ａにおいて、ｐ型導電層１３０Ａ（図３）、１３０Ｂ（図３Ａ）は、ＩＴＯ、Ｎｉ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄまたはこれらの金属の合金を含むことができる。図４において、成長基板１０２Ａ上に複数の垂直発光ダイオード（ＶＬＥＤ）構造１００Ａが形成されており、分離層１０１Ａはストリート領域１３６Ａ内に続いていない。
図５－１０を参照し、半導体発光装置（ＬＥＤｓ）の製造方法のさらなる工程が示される。図５において、分離層１０１Ｃは、実質的に上記に説明したように、成長基板１０２Ｃ上の複数の垂直発光ダイオード（ＶＬＥＤ）構造１００Ｃに形成されており、垂直発光ダイオード（ＶＬＥＤ）構造１００Ｃと成長基板１０２Ｃとの交差点に角部１１１Ｃを含む。図５Ａは、分離層１０１Ｄが、成長基板１０２Ｄ上のサラウンドメサ構造２０１Ｄを有する複数の垂直発光ダイオード（ＶＬＥＤ）構造１００上に形成されている別の実施形態である。分離層１０１Ｃ（図５）または分離層１０１Ｄ（図５Ａ）は、ＣＶＤ、ＰＥＣＶＤ、スピンオンまたはノズルによる堆積などの適切な堆積プロセスを用いて均一な厚さに垂直発光ダイオード（ＶＬＥＤ）構造１００Ｃ上に整合的に形成することができる。図５に示すように、分離層１０１Ｃは、Ｐ－Ｎ側壁接合１３８Ｃを含む側壁１４０Ｃを覆い、成長基板１０２Ｃ上で垂直発光ダイオード（ＶＬＥＤ）構造１００Ｄ同士の分離を維持する。
図６を参照し、分離層１０１Ｃの形成に続いて、分離層１０１Ｃ上にエッチング可能な被覆チャネル層１４２Ｃを形成することができる。被覆チャネル層１４２Ｃは、Ｔｉなどの金属、またはＳｉＯ２などの酸化物を含むエッチング可能な材料を含むことができる。
図７を参照し、被覆チャネル層１４２Ｃの形成に続いて、被覆チャネル層１４２Ｃ上にパターニング保護層１４４Ｃを形成することができる。パターニング保護層１４４Ｃは、フォトレジストなどのパターニング可能な材料を含むことができる。
図８を参照し、パターニング保護層１４４Ｃの形成に続いて、第１化学エッチングプロセスを用いて、被覆チャネル層１４２Ｃ内にエッチングチャネル１４６Ｃを形成することができる。エッチングチャネル１４６Ｃは角部１１１Ｃに位置し、第２化学エッチング工程によって除去されるために、角部１１１Ｃを取り囲むように成長基板１０２Ｃ上に高さｚなどの寸法で成形及びサイズ決定されることができる。パターニング保護層１４４Ｃは、エッチングチャネル１４６Ｃの位置、形状及びサイズを決定する、フォトリソグラフィーで形成された開口部を含む。例示的な実施形態では、第１化学エッチングプロセスは、金属（例えば、Ｔｉ）からなる被覆チャネル層１４２Ｃの一部を除去するための選択的ウェットエッチングを提供するように、金属用のエッチャー化学溶液を使用して実行することができる。
図９を参照し、エッチングチャネル１４６Ｃの形成に続いて、第２化学エッチングプロセスを用いて分離層１０１Ｃをエッチングすることにより、分離層１０１Ｃの角部１１１Ｃを除去することができる。例示的な実施形態では、分離層１０１ＣはＳｉＯ２を含むことができ、第２化学エッチングプロセスはＢＯＥエッチングで実行することができる。この工程では、角部１１１Ｃでの分離層１０１Ｃのみが除去され、側壁Ｐ－Ｎ接合１３８Ｃを覆う分離層１０１Ｃが残されることに留意されたい。
別の実施形態では、分離層１０１ＣはＳｉ３Ｎ４を含むことができ、被覆チャネル層１４２ＣはＳｉＯ２を含むことができる。ＢＯＥ化学エッチングの場合、Ｓｉ３Ｎ４のエッチング速度はＳｉＯ２のエッチング速度よりも遅い（例えば、ＢＯＥでＳｉＯ２５００ｎｍをエッチングするのに数秒しかかからないが、ＢＯＥでＳｉ３Ｎ４５００ｎｍをエッチングするには数分かかる）。したがって、初回のエッチングプロセスの場合、ＳｉＯ２被覆チャネル層１４２Ｃは、Ｓｉ３Ｎ４分離層１０１Ｃよりも速く除去することができるため、エッチングチャネル１４６Ｃを形成する。同じＢＯＥ溶液でより長時間エッチングすることにより、角部１１１ＣでのＳｉ３Ｎ４分離層１０１Ｃを除去することができる。本方法では、角部１１１Ｃでの分離層１０１Ｃのみを除去し、側壁Ｐ－Ｎ接合１３８Ｃでの分離層１０１Ｃが保護されてエッチングされないままにするように機能することに留意されたい。
実施形態では、例えば、サラウンドメサ構造２０１Ｂ（図３Ａ）を有する垂直発光ダイオード（ＶＬＥＤ）構造１００Ｂ（図３Ａ）、及びサラウンドメサ構造２０１Ｄ（図５Ａ）を有する垂直発光ダイオード（ＶＬＥＤ）構造１００Ｄ（図５Ａ）では、サラウンドメサ構造２０１Ｂ（図３Ａ）または２０１Ｄ（図５Ａ）は、エッチング速度／レートを遅くする構造として機能する。これらの実施形態では、被覆チャネル層１４２Ｃ（図７）及び分離層１０１Ｂ（図３Ａ）または１０１Ｄ（図５Ａ）は、垂直方向から水平方向へのエッチング方向のターンを有する。サラウンドメサ構造２０１Ｂ（図３Ａ）または２０１Ｄ（図５Ａ）は、エッチング対象層のエッチング速度が、異なる方向で異なるエッチング速度／レートを有する概念を利用するものである。いくつかの用途において、サラウンドメサ構造２０１Ｂ（図３Ａ）または２０１Ｄ（図５Ａ）は、エッチング条件の幾何学的制御として、必要に応じて複数のメサ構造（階段に類似する）として製造することができる。
図１０を参照し、分離層１０１Ｃのエッチングに続いて、被覆チャネル層１４２Ｃ及びパターニング保護層１４４Ｃを除去することができる。材料によって、これらの層は当技術分野で知られている技術で除去することができる。
図１１を参照し、本方法はまた、成長基板１０２を、その上に弾性高分子材料１５０を有するキャリア１４８に接合する工程を含むことができる。接合工程は、さらに説明するレーザリフトオフ（ＬＬＯ）プロセスの一部である。接合工程は、発光ダイオード（ＬＥＤ）構造１００をキャリア１４８にフリップチップ接合することによって実行することができる。
図１２を参照し、本方法はまた、レーザリフトオフプロセスを用いて成長基板１０２を発光ダイオード（ＬＥＤ）構造１００から分離するレーザリフトオフ（ＬＬＯ）工程を含むことができる。Ｃｈｕらの米国公開番号ＵＳ２０２１／００６６５４１は、レーザリフトオフプロセス（ＬＬＯ）、及び上記の接合工程を開示し、参照により本明細書に組み込まれる。一実施形態では、分離層１０１の角部１１１はすでに除去されている。角部領域１５２上の元の分離層１０１を損傷して、成長基板１０２上に部分的な分離層のピール（図示せず）を残すことにはなれない。さらに、本発明の（ＬＬＯ）工程では、側壁Ｐ－Ｎ接合１３８上の分離層１０１を損傷することなく、発光ダイオード（ＬＥＤ）構造１００をキャリア１４８に伝送する（図１）。これにより、さまざまな用途向けの堅牢な発光ダイオード（ＬＥＤ）構造１００が形成される。さらに、キャリア１４８のストリート領域１３６はきれいに維持する（分離残留物がない）。
図１３を参照し、本方法で製造された半導体発光装置（ＬＥＤ）１５４が示される。半導体発光装置（ＬＥＤ）１５４は、側壁Ｐ－Ｎ接合１３８を覆う分離層１０１を含む。さらに、分離層１０１は、ｐ型層１２６の側壁（図１）、活性層１２４の側壁（図１）、及びｎ型層１２２の側壁の一部（図１）を覆い、アンドープ層１２０（図１）を露出させたままにする。場合によって、分離層１０１は、ｐ型層１２６の側壁、活性層１２４の側壁、ｎ型層１２２の側壁及びアンドープ層１２０の一部を覆い、アンドープ層１２０の他の部分を露出させたままにする。
図１４－１７を参照し、成長基板１０２Ｅのストリート領域内の分離層１０１Ｅを除去し、側壁アンダーカット構造３１１Ｅを形成するための代替実施形態の方法が示される。図１４において、パターニング保護層１５６Ｅは、発光ダイオード（ＬＥＤ）構造１００Ｅ及び成長基板１０２Ｅのストリート領域１３６Ｅ上の分離層１０１Ｅの一部を覆うように、堆積・パターン化されている。図１５に、ストリート領域１３６Ｅ上の分離層１０１Ｅの一部がすでに、ドライエッチングプロセスまたは化学エッチングプロセスによって除去されていることが示される。異方性構造を必要とする用途の場合、ドライエッチングプロセスを用いてストリート領域１３６Ｅ上の分離層１０１Ｅを除去することができる。図１６及び１７には、ストリート領域１３６Ｅ上の分離層１０１Ｅの一部を除去するように、ウェットエッチングによって形成された側壁アンダーカット構造３１１Ｅが示される。ＢＯＥなどの湿式化学溶液を適用して、発光ダイオード（ＬＥＤ）構造１００Ｅの露出した側壁上の分離層１０１Ｅの一部にウェットエッチングを開始することができる。エッチング時間を制御し、分離層１０１Ｅの活性層１２４（図１）へのオーバーエッチングを防止することにより、側壁アンダーカット構造３１１を形成することができる。図１６には、側壁アンダーカット構造３１１が示される。さらに、角部１１１Ｅでの分離層１０１Ｅがエッチングされるが、分離層１０１Ｅは依然として、ｎ型層１２２Ｅの一部、活性層１２４Ｅ及びｐ型層１２６Ｅを覆っている。この特徴により、信頼性を高め、発光ダイオード（ＬＥＤ）構造１００Ｅにおける電流漏れを防ぐ。図１７において、パターニング保護層１５６Ｅはすでに除去されている。
実施例（本方法）
図１８－２３を参照し、本方法のさらなる態様が一例に示される。図１８において、被覆チャネル層１４２はすでに、発光ダイオード（ＬＥＤ）構造１００（図１）上にコンフォーマルに堆積されている。分離層１０１はＳｉＯ２（５０００Å）を含み、被覆チャネル層１４２はＴｉ（２０００Å）を含む。図１９に、発光ダイオード（ＬＥＤ）構造１００を覆うようにパターン化されたフォトレジストで形成されたパターニング保護層１４４が示される。図２０に、被覆チャネル層１４２の一部を除去し、エッチングチャネル１４６を形成するための第１エッチングプロセス（例えば、希釈ＢＯＥ）が示される。角部１１１でのＳｉＯ２分離層１０１は、初回のエッチング（例えば、希釈ＢＯＥ）によって部分的に除去されることに留意されたい。図２１に、同じ希釈ＢＯＥ溶液における第２エッチングプロセスが示され、Ｔｉ被覆チャネル層１４２はさらにエッチングされ、角部１１１での分離層１０１はすでに除去されている。図２２に、パターニング保護層１４４がすでに除去されていることが示される。図２３に、Ｔｉ被覆チャネル層１４２がすでに、Ｔｉエッチャーで除去／エッチングされている（すなわち、ＳｉＯ２がエッチングされない）ことが示される。発光ダイオード（ＬＥＤ）構造の角部１１１には、分離層１０１がないことに留意されたい。
実施例（代替実施形態の方法）
図２４－２７を参照し、代替実施形態の方法のさらなる態様が一例に示される。図２４において、パターニング保護層１４４は、発光ダイオード（ＬＥＤ）構造１００及び成長基板１０２のストリート領域１３６上の分離層１０１の一部を覆う。分離層１０１は、露出したストリート領域１３６ＥＸで露出している。図２５において、露出したストリート領域１３６ＥＸでの露出した分離層１０１を、ドライエッチングプロセスによってエッチングすることができる。図２６に、ＢＯＥなどの湿式化学溶液を適用して、露出した側壁分離層１０１ａからウェットエッチングを開始することができることが示される。湿式化学溶液は、パターニング保護層１４４の下の分離層１０１をエッチングするように構成される。分離層１０１の活性層１２４へのオーバーエッチングを防ぐように、エッチング時間を制御する。図２６にはまた、角部１１１での分離層１０１が除去された、アンダーカット側壁エッチング構造３１１が示される。しかし、分離層１０１は依然として、ｎ型層１２２の一部、活性層１２４、及びｐ型層１２６を覆っている。図２７において、パターニング保護層１４４はすでに除去されている。
実施例（レーザリフトオフ（ＬＬＯ）プロセスの一実施形態）
図２８－３０を参照し、レーザリフトオフ（ＬＬＯ）プロセスのさらなる態様が示される。図２８に示すように、分離層１０１の角部１１１はすでに、本方法または代替実施形態の方法で発光ダイオード（ＬＥＤ）構造１００から除去されている。図２９に、ＬＬＯプロセスを実行するために使用されるレーザビーム１５８が示される。図３０に、分離残留物がない（すなわち、ストリート領域１３６内の成長基板１０２上にＳｉＯ２残留物がなく、ストリート領域１３６内の弾性高分子材料１５０上にＳｉＯ２剥離残留物がない）ことが示される。図３１及び図３１Ａにはまた、キャリア１４８にＳｉＯ２残留物がないことが示される。
実施例（先行技術のレーザリフトオフ（ＬＬＯ）プロセス）
図３２－３６を参照し、先行技術の発光ダイオード（ＬＥＤ）構造１００ＰＡを製造するための先行技術のレーザリフトオフ（ＬＬＯ）プロセスの態様が示される。図３２に、サファイア成長基板１０２ＰＡ上の従来のフリップチップ発光ダイオード（ＬＥＤ）構造１００ＰＡが示される。従来のチップ製造プロセスの後、分離層１０１ＰＡの一部は、ストリート領域１３６ＰＡ及び角部１１１ＰＡ上に残る。図３３に、弾性高分子材料１５０を有するキャリア１４８にフリップ・接合された成長基板１０２ＰＡ上の従来のフリップチップ発光ダイオード（ＬＥＤ）構造１００ＰＡのウェハ形態が示される。分離層１０１ＰＡの角部１１１ＰＡは、成長基板１０２ＰＡのストリート領域１３６ＰＡ上に残る。図３４に、上記に説明したように、（ＬＬＯ）プロセスを実行するために使用されるレーザビーム１５８、キャリア１４８及び弾性高分子材料１５０が示される。図３５に、ストリート領域１３６ＰＡ内の成長基板１０２ＰＡ上に分離残留物１０１ＰＡ（例えば、ＳｉＯ２残留物）が存在し、ストリート領域１３６ＰＡ内の弾性高分子材料１５０上に剥離された分離残留物１０１ＰＡ（例えば、ＳｉＯ２残留物）が存在しうることが示される。図３６及び図３６Ａにはまた、キャリア１４８の弾性高分子材料１５０上の分離残留物１０１ＰＡ（例えば、ＳｉＯ２残留物）が示される。本発明の方法は、分離残留物１０１ＰＡを排除して、より信頼性が高く堅牢な発光ダイオード（ＬＥＤ）構造１００（図２）を提供する。
上記でいくつかの例示的な態様及び実施形態について説明されたが、当業者は、それらの特定の修正、置換、追加、及びサブコンビネーションを認識すべきである。したがって、以下の添付の特許請求の範囲及び以下に導入される請求項は、それらの真の精神及び範囲内にあるようなすべての修正、置換、追加及びサブコンビネーションを含むと解釈されることが意図される。

Claims (17)

  1. 成長基板に、側壁Ｐ－Ｎ接合を有する側壁と、前記側壁Ｐ－Ｎ接合をはめ込むためのサラウンドメサ構造とを備えるエピタキシャル構造を有する複数の発光ダイオード（ＬＥＤ）構造を形成することと、
    前記エピタキシャル構造の前記側壁Ｐ－Ｎ接合上を含み前記発光ダイオード（ＬＥＤ）構造上に、前記エピタキシャル構造と前記成長基板との交差点に角部を含む分離層を形成することと、
    前記側壁Ｐ－Ｎ接合を覆う分離層を残したまま、エッチングプロセスを用いて前記分離層の前記角部を除去し、そのうち、前記分離層は、第一方向から第二方向へのエッチング方向のターンを有することと、
    を含むことを特徴とする、半導体発光装置（ＬＥＤｓ）の製造方法。
  2. 前記エピタキシャル構造が、アンドープ層、ｎ型層、活性層及びｐ型層を含み、前記分離層の前記角部を除去した後、前記分離層が前記ｐ型層の側壁、前記活性層の側壁、及び前記ｎ型層の側壁の一部を覆うことを特徴とする、請求項１に記載の方法。
  3. レーザリフトオフプロセスを用いて前記成長基板を前記発光ダイオード（ＬＥＤ）構造から分離することをさらに含むことを特徴とする、請求項１に記載の方法。
  4. 前記第一方向は垂直方向で、前記第二方向は水平方向であり、
    前記エピタキシャル構造が、前記エッチングプロセスにおけるエッチング速度／レートを遅くするように構成されたサラウンドメサ構造を含むことを特徴とする、請求項１に記載の方法。
  5. 前記成長基板が、前記発光ダイオード（ＬＥＤ）構造を分離する複数のストリートを含み、前記分離層を形成した後、前記分離層が前記ストリートを覆うことを特徴とする、請求項１に記載の方法。
  6. 前記成長基板が、前記発光ダイオード（ＬＥＤ）構造を分離する複数のストリートを含み、前記分離層を形成した後、前記分離層が前記ストリートを部分的にのみ覆うことを特徴とする、請求項１に記載の方法。
  7. 前記発光ダイオード（ＬＥＤ）構造が、デュアルパッド（ＬＥＤ）構造または垂直発光ダイオード（ＶＬＥＤ）構造を含むことを特徴とする、請求項１に記載の方法。
  8. 前記エッチングプロセスが、第１エッチングプロセス及び第２エッチングプロセスを含むことを特徴とする、請求項１に記載の方法。
  9. 成長基板に、側壁Ｐ－Ｎ接合を有する側壁と、前記側壁Ｐ－Ｎ接合をはめ込むためのサラウンドメサ構造とを備えるエピタキシャル構造を含み、前記成長基板上のストリート領域によって分離された複数の発光ダイオード（ＬＥＤ）構造を形成することと、
    前記エピタキシャル構造の前記側壁Ｐ－Ｎ接合上を含み前記発光ダイオード（ＬＥＤ）構造上に、前記ストリート領域を覆い、前記エピタキシャル構造と前記成長基板との交差点に角部を含む分離層を形成し、そのうち、前記分離層は、第一方向から第二方向へのエッチング方向のターンを有することと、
    前記分離層上に、前記分離層の前記角部及び前記成長基板の前記ストリート領域と整列した複数の開口部を有するパターニング保護層を形成することと、
    第１エッチングプロセスを用いて前記ストリート領域内の分離層の一部を除去することと、
    前記分離層が前記側壁Ｐ－Ｎ接合を覆うまま、第２エッチングプロセスを用いて前記分離層の前記角部を除去し、前記エピタキシャル構造の側壁上に前記分離層の側壁アンダーカット構造を形成することと、
    を含むことを特徴とする、半導体発光装置（ＬＥＤｓ）の製造方法。
  10. 前記第１エッチングプロセスがドライエッチングプロセスを含み、前記第２エッチングプロセスがウェットエッチングプロセスを含むことを特徴とする、請求項９に記載の方法。
  11. 前記エピタキシャル構造がアンドープ層、ｎ型層、活性層及びｐ型層を含み、前記分離層の前記角部を除去した後、前記分離層が前記ｐ型層の側壁、前記活性層の側壁、及び前記ｎ型層の側壁の一部を覆うことを特徴とする、請求項９に記載の方法。
  12. レーザリフトオフプロセスを用いて、前記成長基板を前記発光ダイオード（ＬＥＤ）構造から分離することをさらに含むことを特徴とする、請求項９に記載の方法。
  13. 前記エピタキシャル構造が、前記第２エッチングプロセスにおけるエッチング速度／レートを遅くするように構成されたサラウンドメサ構造を含むことを特徴とする、請求項９に記載の方法。
  14. 前記発光ダイオード（ＬＥＤ）構造が、デュアルパッド（ＬＥＤ）構造または垂直発光ダイオード（ＶＬＥＤ）構造を含むことを特徴とする、請求項９に記載の方法。
  15. 側壁を有し、アンドープ層、ｎ型層、活性層、ｐ型層及び側壁Ｐ－Ｎ接合を含むエピタキシャル構造を含む発光ダイオード（ＬＥＤ）構造と、
    前記側壁Ｐ－Ｎ接合、前記ｐ型層の側壁、前記活性層の側壁、及び前記ｎ型層の側壁の一部を覆う分離層と、を含み、そのうち、前記分離層は、第一方向から第二方向へのエッチング方向のターンを有し、
    前記エピタキシャル構造は、前記側壁Ｐ－Ｎ接合をはめ込むためのサラウンドメサ構造を含み、前記ｎ型層の側壁は前記分離層内に位置することを特徴とする、半導体発光装置（ＬＥＤ）。
  16. 前記発光ダイオード（ＬＥＤ）構造が、デュアルパッド（ＬＥＤ）構造を含むことを特徴とする、請求項１５に記載の半導体発光装置（ＬＥＤ）。
  17. 前記発光ダイオード（ＬＥＤ）構造が、垂直発光ダイオード（ＶＬＥＤ）構造を含むことを特徴とする、請求項１５に記載の半導体発光装置（ＬＥＤ）。
JP2023205242A 2021-03-31 2023-12-05 半導体発光装置と成長基板の間の角部での分離層の除去方法 Pending JP2024027128A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163168341P 2021-03-31 2021-03-31
US63/168,341 2021-03-31
US17/673,234 US20220320366A1 (en) 2021-03-31 2022-02-16 Method To Remove An Isolation Layer On The Corner Between The Semiconductor Light Emitting Device To The Growth Substrate
US17/673,234 2022-02-16
JP2022057762A JP7437711B2 (ja) 2021-03-31 2022-03-31 半導体発光装置と成長基板の間の角部での分離層の除去方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022057762A Division JP7437711B2 (ja) 2021-03-31 2022-03-31 半導体発光装置と成長基板の間の角部での分離層の除去方法

Publications (1)

Publication Number Publication Date
JP2024027128A true JP2024027128A (ja) 2024-02-29

Family

ID=80952385

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022057762A Active JP7437711B2 (ja) 2021-03-31 2022-03-31 半導体発光装置と成長基板の間の角部での分離層の除去方法
JP2023205242A Pending JP2024027128A (ja) 2021-03-31 2023-12-05 半導体発光装置と成長基板の間の角部での分離層の除去方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2022057762A Active JP7437711B2 (ja) 2021-03-31 2022-03-31 半導体発光装置と成長基板の間の角部での分離層の除去方法

Country Status (6)

Country Link
US (1) US20220320366A1 (ja)
EP (1) EP4068397A1 (ja)
JP (2) JP7437711B2 (ja)
KR (1) KR20220136159A (ja)
CN (1) CN115148862A (ja)
TW (1) TWI837625B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116936710B (zh) * 2023-09-19 2023-12-19 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324586A (ja) 2006-05-02 2007-12-13 Mitsubishi Chemicals Corp 半導体発光素子の製造方法
US20090200568A1 (en) * 2006-05-02 2009-08-13 Hideyoshi Horie Semiconductor light-emitting device
US8232566B2 (en) * 2009-05-04 2012-07-31 Lg Innotek Co., Ltd. Light emitting device, package, and system
TWI423482B (zh) * 2009-05-19 2014-01-11 Lien Shine Lu Fabrication method of cladding gallium nitride light emitting diodes
JP5301418B2 (ja) 2009-12-02 2013-09-25 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
KR20120059910A (ko) * 2010-12-01 2012-06-11 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
US20210066547A1 (en) 2019-08-28 2021-03-04 Tslc Corporation Semiconductor Components And Semiconductor Structures And Methods Of Fabrication

Also Published As

Publication number Publication date
JP2022159182A (ja) 2022-10-17
TW202304004A (zh) 2023-01-16
US20220320366A1 (en) 2022-10-06
KR20220136159A (ko) 2022-10-07
TWI837625B (zh) 2024-04-01
CN115148862A (zh) 2022-10-04
JP7437711B2 (ja) 2024-02-26
EP4068397A1 (en) 2022-10-05

Similar Documents

Publication Publication Date Title
EP1734592B1 (en) Method for manufacturing light emitting diodes
KR101154596B1 (ko) 반도체 발광소자 및 그 제조방법
US20070077673A1 (en) Method for manufacturing vertically structured light emitting diode
USRE43412E1 (en) LED with self aligned bond pad
US20140166979A1 (en) Light-Emitting Diode with Textured Substrate
US9202998B2 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
EP2232594B1 (en) Semiconductor light emitting device and method of fabricating the same
JP2024027128A (ja) 半導体発光装置と成長基板の間の角部での分離層の除去方法
US9419176B2 (en) Three-dimensional light-emitting device and fabrication method thereof
KR100872678B1 (ko) 반도체 발광소자의 제조 방법
US20210359186A1 (en) Subpixel light emitting diodes for direct view display and methods of making the same
KR20150074516A (ko) 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
JP2023536363A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
US9306120B2 (en) High efficiency light emitting diode
US20180019378A1 (en) Method For Fabricating High-Efficiency Light Emitting Diode Having Light Emitting Window Electrode Structure
JP5281536B2 (ja) 半導体発光装置の製造方法
TWI728270B (zh) 半導體元件以及其相關之製造方法
US20210343902A1 (en) Optoelectronic semiconductor component having a sapphire support and method for the production thereof
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
JP2010532563A (ja) 半導体デバイスの分離
WO2022011635A1 (zh) 半导体结构及其制作方法
US20220293570A1 (en) Semiconductor light-emitting device and manufacturing method therefor
KR100676061B1 (ko) 발광 다이오드의 제조 방법
KR101047756B1 (ko) 질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법
KR101181018B1 (ko) 주기적 편향구조가 내재된 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241003

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241015