JP2023515026A - クロック信号生成回路、駆動方法および電子装置 - Google Patents
クロック信号生成回路、駆動方法および電子装置 Download PDFInfo
- Publication number
- JP2023515026A JP2023515026A JP2022549567A JP2022549567A JP2023515026A JP 2023515026 A JP2023515026 A JP 2023515026A JP 2022549567 A JP2022549567 A JP 2022549567A JP 2022549567 A JP2022549567 A JP 2022549567A JP 2023515026 A JP2023515026 A JP 2023515026A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- signal
- output
- enable control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000008569 process Effects 0.000 claims abstract description 32
- 230000001360 synchronised effect Effects 0.000 claims abstract description 31
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 25
- 230000004044 response Effects 0.000 claims abstract description 12
- 230000001960 triggered effect Effects 0.000 claims description 14
- 230000000630 rising effect Effects 0.000 claims description 12
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 3
- 238000010187 selection method Methods 0.000 description 3
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 1
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 1
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
クロック位相調整要求に応じてカウント値から位相設定値を生成するためのカウンタと、
初期位相実現過程中、位相初期値をロードし、位相調整過程中、カウンタから前記位相設定値を受信し、前記位相初期値または前記位相設定値をイネーブル制御信号に復号し、前記イネーブル制御信号を同期化処理して出力し、前記同期化処理により、前記イネーブル制御信号を調整する必要のあるクロックドメインに同期させる、復号・同期化モジュールと、
同期化処理されたイネーブル制御信号を受信し、前記イネーブル制御信号に応じてマルチチャンネル入力クロック信号から、前記位相初期値または前記位相設定値の位相に対応する入力クロック信号を出力として選択し、前記マルチチャンネル入力クロック信号の位相が連続し、1クロック周期をカバーできるクロックセレクタと、を含む。
前記第1フリップフロップのトリガ端に前記入力クロック信号中の第1入力クロック信号が入力され、前記第1フリップフロップの入力端は前記3-8復号回路の出力端に接続され、前記第1フリップフロップ出力信号のうちローレベルからハイレベルまでの第1~第4の信号が、前記8つの出力フリップフロップ中の第1~第4出力フリップフロップの入力端に出力され、前記第1フリップフロップは、前記第1入力クロック信号の立上りエッジでトリガされて前記3-8復号回路の出力信号をサンプリングするために使用され、
前記第2フリップフロップのトリガ端に前記第1入力クロック信号が入力され、前記第1フリップフロップの入力端は前記第1フリップフロップの出力信号中のローレベルからハイレベルまでの第4~第8信号を受信し、前記第2フリップフロップの出力端は前記8つの出力フリップフロップ中の第5~第8出力フリップフロップの入力端に接続され、前記第2フリップフロップは、前記第1フリップフロップ出力信号のローレベルからハイレベルまでの第4~第8出力信号をサンプリングするために使用され、前記第1入力クロック信号の立下がりエッジでサンプリングされた後出力し、
前記8つの出力フリップフロップ中のトリガ端にそれぞれ前記入力クロック信号中の1つが入力され、前記8つの出力フリップフロップはそれぞれ対応の入力クロック信号のクロック立下がりエッジでサンプリングされた後出力する。
前記駆動方法は、前記復号・同期化モジュールによって各チャンネルクロック位相初期設定値PHASEINIT0/1/・・・/x<m:0>を通じて位相初期値をロードし保存し、前記位相初期値を対応のイネーブル制御信号に復号し、次に各イネーブル制御信号を同期化処理し、同期化処理された各イネーブル制御信号CLKEN0/1/・・・/x<n:0>をそれぞれ対応のクロックセレクタユニットに送信し、前記クロックセレクタユニットは前記位相初期値に応じて入力クロック信号CLKIN<n:0>から対応位相の入力クロック信号を出力として選択するステップを含む。
前記カウンタ出力の動的位相調整後の新しい位相選択信号PHASENEW<m:0>を受信し、選択チャンネルイネーブル信号(EN0/1/2・・・/x<n:0>)に復号し、その中でn+1チャンネルのイネーブル信号のうち1チャンネルのみがハイレベルであり、残りのnチャンネルはローレベルであり、次に前記イネーブル信号(EN0/1/2・・・/x<n:0>)を同期化処理し、同期化処理後、イネーブル制御信号CLKEN0/1...x<n:0>を出力し、前記同期化処理は前記入力クロックCLKIN<n:0>の立下がりエッジでトリガされ、前記イネーブル制御信号CLKEN0/1...x<n:0>をそれぞれ対応のクロック選択ユニットに同期入力制御として送信する。
Claims (11)
- クロック位相調整要求に応じてカウント値から位相設定値を生成するためのカウンタと、
初期位相実現過程中、位相初期値をロードし、位相調整過程中、カウンタから前記位相設定値を受信し、前記位相初期値または前記位相設定値をイネーブル制御信号に復号し、前記イネーブル制御信号を同期化処理して出力し、前記同期化処理により、前記イネーブル制御信号を調整する必要のあるクロックドメインに同期させる、復号・同期化モジュールと、
同期化処理されたイネーブル制御信号を受信し、前記イネーブル制御信号に応じてマルチチャンネル入力クロック信号から、前記位相初期値または前記位相設定値の位相に対応する入力クロック信号を出力として選択し、前記マルチチャンネル入力クロック信号の位相が連続し、1クロック周期をカバーできるクロックセレクタと、を含むことを特徴とするクロック信号生成回路。 - 前記クロックセレクタは、1つまたは複数のクロックセレクタユニットを含み、前記復号・同期化モジュールは1つまたは複数のイネーブル制御信号を出力し、前記イネーブル制御信号は前記クロックセレクタユニットに1対1で対応し、前記クロックセレクタユニットは、前記復号・同期化モジュールから対応の同期処理されたイネーブル制御信号を受信し、対応の同期処理された前記イネーブル制御信号に応じて前記マルチチャンネル入力クロック信号から、前記位相初期値または前記位相設定値の位相に対応する入力クロック信号を出力として選択するために使用される、ことを特徴とする請求項1に記載のクロック信号生成回路。
- 前記復号・同期化モジュールは、
前記初期位相設定値または前記位相設定値を複数のイネーブル制御信号に復号し、前記複数のイネーブル制御信号のうち1つのみがハイレベルであり、残りはローレベルであるデコーダと、
前記イネーブル制御信号を同期化処理して出力し、同期化処理されたイネーブル制御信号は入力クロックの立下がりエッジでトリガされる、同期回路と、を含む、ことを特徴とする請求項2に記載のクロック信号生成回路。 - 前記デコーダは3-8復号回路であり、前記同期回路は第1フリップフロップ、第2フリップフロップおよび8つの出力フリップフロップを含み、
前記第1フリップフロップのトリガ端に前記入力クロック信号中の第1入力クロック信号が入力され、前記第1フリップフロップの入力端は前記3-8復号回路の出力端に接続され、前記第1フリップフロップ出力信号のうちローレベルからハイレベルまでの第1~第4の信号が、前記8つの出力フリップフロップ中の第1~第4出力フリップフロップの入力端に出力され、前記第1フリップフロップは、前記第1入力クロック信号の立上りエッジでトリガされて前記3-8復号回路の出力信号をサンプリングするために使用され、
前記第2フリップフロップのトリガ端に前記第1入力クロック信号が入力され、前記第1フリップフロップの入力端は前記第1フリップフロップの出力信号中のローレベルからハイレベルまでの第4~第8信号を受信し、前記第2フリップフロップの出力端は前記8つの出力フリップフロップ中の第5~第8出力フリップフロップの入力端に接続され、前記第2フリップフロップは、前記第1フリップフロップ出力信号のローレベルからハイレベルまでの第4~第8出力信号をサンプリングするために使用され、前記第1入力クロック信号の立下がりエッジでサンプリングされた後出力し、
前記8つの出力フリップフロップ中のトリガ端にそれぞれ前記入力クロック信号中の1つが入力され、前記8つの出力フリップフロップはそれぞれ対応の入力クロック信号のクロック立下がりエッジでサンプリングされた後出力する、ことを特徴とする請求項3に記載のクロック信号生成回路。 - 前記クロックセレクタユニットは、
入力端から切り替えられたクロック信号に対応するイネーブル制御信号を受信する第1ANDゲートと、
入力端から目標切り替えクロック信号対応のイネーブル制御信号を受信する第2ANDゲートと、
2つの入力端に前記第1ANDゲートの出力端と前記第2ANDゲートの出力端がそれぞれ接続され、かつ出力端が前記クロックセレクタの出力端であるORゲートとを含み、
そのうちに、前記クロック選択ユニットは出力チャンネルに1対1で対応し、前記切り替えられたクロック信号とは位相調整前に出力チャンネルに対応する出力クロックの位相と同様である入力クロックを指し、前記目標切り替えクロック信号とは、位相調整後に出力チャンネルに対応する出力クロックの位相と同様である入力クロックを指す、ことを特徴とする請求項1に記載のクロック信号生成回路。 - 請求項1~5のいずれか1項に記載のクロック信号生成回路の駆動方法であって、
前記カウンタは、動的位相調整トリガ信号STEP_N、動的位相調整方向DIRECTION、動的位相調整チャンネル選択信号SEL<m:0>、動的位相調整選択チャンネル位相選択信号のロード信号LOADおよび動的位相調整選択チャンネルの現在位相選択信号PHASENOW<m:0>を受信し、前記復号・同期化モジュールは前記カウンタの出力端から動的位相調整後の新しい位相選択信号PHASENEW<m:0>を受信し、前記復号・同期化モジュールは、入力クロック信号CLKIN<n:0>、動的位相調整トリガ信号STEP_N、動的位相調整チャンネル選択信号SEL<m:0>および各チャンネルクロック位相初期設定値PHASEINIT0/1/・・・/x<m:0>をさらに受信し、前記クロックセレクタは前記復号・同期化モジュールの出力端から各チャンネルクロックセレクタのイネーブル制御信号CLKEN0/1/・・・/x<n:0>を受信し、前記クロックセレクタは前記入力クロック信号CLKIN<n:0>をさらに受信し、
前記駆動方法は、前記復号・同期化モジュールによって各チャンネルクロック位相初期設定値PHASEINIT0/1/・・・/x<m:0>を通じて位相初期値をロードし保存し、前記位相初期値を対応のイネーブル制御信号に復号し、次に各イネーブル制御信号を同期化処理し、同期化処理された各イネーブル制御信号CLKEN0/1/・・・/x<n:0>をそれぞれ対応のクロックセレクタユニットに送信し、前記クロックセレクタユニットは前記位相初期値に応じて入力クロック信号CLKIN<n:0>から対応位相の入力クロック信号を出力として選択するステップを含む、を特徴とする駆動方法。 - 前記駆動方法は、動的位相調整ステップをさらに含み、前記動的位相調整ステップでは、
前記カウンタ出力の動的位相調整後の新しい位相選択信号PHASENEW<m:0>を受信し、選択チャンネルイネーブル信号(EN0/1/2・・・/x<n:0>)に復号し、その中でn+1チャンネルのイネーブル信号のうち1チャンネルのみがハイレベルであり、残りのnチャンネルはローレベルであり、次に前記イネーブル信号(EN0/1/2・・・/x<n:0>)を同期化処理し、同期化処理後、イネーブル制御信号CLKEN0/1...x<n:0>を出力し、前記同期化処理は前記入力クロックCLKIN<n:0>の立下がりエッジでトリガされ、前記イネーブル制御信号CLKEN0/1...x<n:0>をそれぞれ対応のクロック選択ユニットに同期入力制御として送信する、ことを特徴とする請求項6に記載の駆動方法。 - 位相調整時に出力チャンネルを変更しない場合、前記動的位相調整ステップは、
カウンタが動的位相調整方向DIRECTIONから動的位相調整の方向を取得し、この時動的位相調整チャンネル選択信号SEL<m:0>は変更せず、動的位相調整選択チャンネル位相選択信号をトリガするロード信号LOADがローレベルのままであり、次に現在チャンネル位相選択値PHASENOW<m:0>を前記カウンタにロードした後、STEP_N信号がトリガされ、動的位相調整方向に応じて、前記カウンタはSTEP_N立上りエッジでカウントアップまたはカウントダウンし、カウンタから新しい位相選択値PHASENEW<m:0>を出力して前記復号・同期化モジュールに送信し、前記復号・同期化モジュール内で復号されて入力クロックのクロックドメインに同期され、新しいイネーブル制御信号を出力し、前記イネーブル制御信号を対応のクロックセレクタユニットに送信し、前記クロックセレクタユニットは前記イネーブル制御信号に応じて新しい位相クロックに切り替えるステップをさらに含む、ことを特徴とする請求項6に記載の駆動方法。 - 位相調整時に出力チャンネルを変更しない場合、前記位相調整ステップは、
前記カウンタが動的位相調整方向DIRECTIONに応じて動的位相調整方向を選択する場合、動的位相調整チャンネル選択信号SEL<m:0>から位相調整のチャンネルを選択し、前記カウンタの動的位相調整選択チャンネルの現在位相選択信号PHASENOW<m:0>を前記カウンタに送信した後、LOAD信号をトリガして一定時間でハイレベルに保持し、現在チャンネル位相選択値PHASENOW<m:0>をカウンタにロードした後、STEP_N信号をトリガし、調整方向に応じて、前記カウンタはSTEP_N立上りエッジでカウントアップまたはカウントダウンし、前記カウンタは新しい位相選択値PHASENEW<m:0>を復号・同期化モジュールに出力し、このモジュール内で復号されて入力クロックCLKINのクロックドメインに同期され、新しいイネーブル制御信号を出力し、イネーブル制御信号を対応の前記クロックセレクタユニットに送信し、前記クロックセレクタユニットは新しい位相クロックに切り替えるステップをさらに含む、ことを特徴とする請求項6に記載の駆動方法。 - 請求項1~5のいずれか1項に記載のクロック信号生成回路を含む、ことを特徴とする電子装置。
- プロセッサによって実行されると請求項6~9のいずれか1項に記載の駆動方法を実施するコンピューター指令が記憶される、ことを特徴とするコンピューター可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010190170.6 | 2020-03-18 | ||
CN202010190170.6A CN111399588B (zh) | 2020-03-18 | 2020-03-18 | 时钟信号产生电路、驱动方法及电子设备 |
PCT/CN2020/103276 WO2021184623A1 (zh) | 2020-03-18 | 2020-07-21 | 时钟信号产生电路、驱动方法及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023515026A true JP2023515026A (ja) | 2023-04-12 |
JP7617122B2 JP7617122B2 (ja) | 2025-01-17 |
Family
ID=71434348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022549567A Active JP7617122B2 (ja) | 2020-03-18 | 2020-07-21 | クロック信号生成回路、駆動方法および電子装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7617122B2 (ja) |
CN (1) | CN111399588B (ja) |
WO (1) | WO2021184623A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111399588B (zh) * | 2020-03-18 | 2021-09-21 | 深圳市紫光同创电子有限公司 | 时钟信号产生电路、驱动方法及电子设备 |
CN114578895B (zh) * | 2020-12-02 | 2024-06-18 | 京东方科技集团股份有限公司 | 一种集成电路及其时钟信号配送方法 |
CN112580278B (zh) * | 2020-12-07 | 2023-06-09 | 海光信息技术股份有限公司 | 逻辑电路的优化方法、优化装置以及存储介质 |
CN112671379B (zh) * | 2021-03-17 | 2021-07-13 | 北京紫光青藤微系统有限公司 | 一种时钟相位选择电路 |
TWI823224B (zh) * | 2021-12-30 | 2023-11-21 | 新唐科技股份有限公司 | 控制電路及控制方法 |
CN115441860B (zh) * | 2022-11-07 | 2023-02-17 | 西安水木芯邦半导体设计有限公司 | 多通道输出控制器及pcb板缺陷检测系统 |
CN117519425B (zh) * | 2024-01-03 | 2024-05-10 | 芯耀辉科技有限公司 | 一种时钟信号生成方法、计算机设备及介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738398A (ja) * | 1993-07-15 | 1995-02-07 | Nec Corp | クロック切替回路 |
JP2002190724A (ja) * | 2000-12-21 | 2002-07-05 | Nec Corp | クロックアンドデータリカバリ回路とそのクロック制御方法 |
JP2013258544A (ja) * | 2012-06-12 | 2013-12-26 | Asahi Kasei Electronics Co Ltd | クロック変調回路 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5498990A (en) * | 1991-11-05 | 1996-03-12 | Monolithic System Technology, Inc. | Reduced CMOS-swing clamping circuit for bus lines |
CN100498649C (zh) * | 2007-03-28 | 2009-06-10 | 威盛电子股份有限公司 | 复位系统及复位方法 |
GB0709097D0 (en) * | 2007-05-11 | 2007-06-20 | Univ Leicester | Tick source |
KR101400695B1 (ko) * | 2007-08-14 | 2014-06-27 | 삼성전자주식회사 | 안정된 클럭 신호를 생성할 수 있는 클럭 신호 발생기,상기 클럭 신호 발생기를 구비하는 반도체 메모리 장치 및그 방법 |
CN101299159B (zh) * | 2008-07-01 | 2010-06-09 | 深圳市远望谷信息技术股份有限公司 | 时钟切换电路 |
CN101419483B (zh) * | 2008-11-27 | 2010-07-07 | 华亚微电子(上海)有限公司 | 基于锁相环的时钟发生器及时钟发生方法 |
JP5359521B2 (ja) * | 2009-04-24 | 2013-12-04 | ソニー株式会社 | バイナリ値変換回路およびその方法、ad変換装置、固体撮像素子、並びにカメラシステム |
CN101938348B (zh) * | 2010-07-30 | 2013-05-22 | 重庆金美通信有限责任公司 | 以标准时钟/数据为参考的时钟再生方法 |
JP6254394B2 (ja) * | 2013-09-09 | 2017-12-27 | 株式会社メガチップス | 同期システムおよび分周回路 |
CN108241405B (zh) * | 2016-12-26 | 2020-11-06 | 深圳比亚迪微电子有限公司 | 片上时钟电路和片上时钟信号的生成方法 |
CN109672444B (zh) * | 2018-12-19 | 2022-12-23 | 南京国博电子股份有限公司 | 一种多通道时钟交织的超高速数模转换器 |
CN109753481B (zh) * | 2019-01-15 | 2020-11-24 | 上海安路信息科技有限公司 | 动态相位切换系统及动态相位切换方法 |
CN110011659B (zh) * | 2019-04-15 | 2021-01-15 | 上海安路信息科技有限公司 | 分频器及其芯片 |
CN110376872B (zh) * | 2019-05-29 | 2020-10-23 | 西安电子科技大学 | 一种基于异步复位的应用于tadc的时间数字转换器 |
CN110502066B (zh) * | 2019-08-15 | 2021-03-02 | Oppo广东移动通信有限公司 | 时钟切换装置、方法及电子设备 |
CN111399588B (zh) * | 2020-03-18 | 2021-09-21 | 深圳市紫光同创电子有限公司 | 时钟信号产生电路、驱动方法及电子设备 |
-
2020
- 2020-03-18 CN CN202010190170.6A patent/CN111399588B/zh active Active
- 2020-07-21 JP JP2022549567A patent/JP7617122B2/ja active Active
- 2020-07-21 WO PCT/CN2020/103276 patent/WO2021184623A1/zh active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738398A (ja) * | 1993-07-15 | 1995-02-07 | Nec Corp | クロック切替回路 |
JP2002190724A (ja) * | 2000-12-21 | 2002-07-05 | Nec Corp | クロックアンドデータリカバリ回路とそのクロック制御方法 |
JP2013258544A (ja) * | 2012-06-12 | 2013-12-26 | Asahi Kasei Electronics Co Ltd | クロック変調回路 |
Also Published As
Publication number | Publication date |
---|---|
CN111399588A (zh) | 2020-07-10 |
JP7617122B2 (ja) | 2025-01-17 |
CN111399588B (zh) | 2021-09-21 |
WO2021184623A1 (zh) | 2021-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2023515026A (ja) | クロック信号生成回路、駆動方法および電子装置 | |
US7777534B2 (en) | Fraction-N frequency divider and method thereof | |
KR100533915B1 (ko) | 클럭 신호의 연속성을 보장하는 클럭 신호 선택 장치 및방법 | |
CN108134605B (zh) | 相位插值器以及包括相位插值器的装置 | |
WO2016041278A1 (zh) | 时钟动态切换方法、装置及计算机可读介质 | |
US7702945B2 (en) | Semiconductor device and communication control method | |
US6646480B2 (en) | Glitchless clock output circuit and the method for the same | |
JPH06209246A (ja) | マルチプレクサ | |
WO2021129050A1 (zh) | 无毛刺时钟切换电路 | |
CN107222210B (zh) | 一种可由spi配置数字域时钟相位的dds系统 | |
US9438272B1 (en) | Digital phase locked loop circuitry and methods | |
CN118041345A (zh) | 分频系数动态可配的任意整数分频器 | |
CN113504809B (zh) | 一种多路时钟的动态切换方法、装置及系统 | |
US8204166B2 (en) | Clock circuit with clock transfer capability and method | |
JP3132657B2 (ja) | クロック切替回路 | |
CN110867199A (zh) | 同步镜延迟电路和同步镜延迟操作方法 | |
CN114337661B (zh) | 基于pll电路的小数分频和动态移相系统 | |
JP2000013196A (ja) | クロック選択回路 | |
JP3101315B2 (ja) | 時間自動調整回路 | |
JPH1168726A (ja) | クロック切替え回路 | |
JP2022156708A (ja) | クロック同期回路、半導体装置、及びクロック同期方法 | |
JPH0738398A (ja) | クロック切替回路 | |
CN117411465A (zh) | 一种时钟切换电路、芯片及电子设备 | |
JP2001119294A (ja) | ディジタルpll | |
JPH05175833A (ja) | 位相可変分周回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230818 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231120 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240614 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20240614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20240614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7617122 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |