JP2023078915A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2023078915A JP2023078915A JP2021192252A JP2021192252A JP2023078915A JP 2023078915 A JP2023078915 A JP 2023078915A JP 2021192252 A JP2021192252 A JP 2021192252A JP 2021192252 A JP2021192252 A JP 2021192252A JP 2023078915 A JP2023078915 A JP 2023078915A
- Authority
- JP
- Japan
- Prior art keywords
- wiring member
- conductive spacer
- pad
- semiconductor device
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 105
- 229910000679 solder Inorganic materials 0.000 claims abstract description 101
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000005855 radiation Effects 0.000 abstract 1
- 238000007789 sealing Methods 0.000 description 34
- 230000017525 heat dissipation Effects 0.000 description 23
- 239000000758 substrate Substances 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 238000005192 partition Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000009499 grossing Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052987 metal hydride Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- -1 nickel metal hydride Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Abstract
Description
この明細書における開示は、半導体装置およびその製造方法に関する。 The disclosure in this specification relates to a semiconductor device and a manufacturing method thereof.
特許文献1は、両面放熱構造の半導体装置を開示している。半導体素子は、一面にエミッタ電極およびパッドを有し、裏面にコレクタ電極を有している。エミッタ電極には第1ヒートシンクが電気的に接続され、コレクタ電極には第2ヒートシンクが電気的に接続されている。これらヒートシンクは、間に半導体素子を挟むように配置されている。パッドには、ボンディングワイヤを介して信号端子が接続されている。ボンディングワイヤと第1ヒートシンクとの接触を避けるために、半導体素子と第1ヒートシンクとの間に、導電スペーサ(ターミナル)が介在している。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
導電スペーサを備える場合、はんだは、エミッタ電極と導電スペーサとの間、導電スペーサと第1ヒートシンクとの間にそれぞれ配置される。はんだは、導電スペーサおよび第1ヒートシンクに較べて熱伝導率が低い。二層のはんだを備える、半導体素子から第1ヒートシンクへの伝熱経路では、はんだを制御して放熱性を高めることが重要である。 With conductive spacers, solder is disposed between the emitter electrode and the conductive spacer and between the conductive spacer and the first heat sink, respectively. Solder has a low thermal conductivity compared to the conductive spacer and the first heat sink. In the heat transfer path from the semiconductor element to the first heat sink provided with two layers of solder, it is important to control the solder to improve heat dissipation.
導電スペーサを備える半導体装置は、接続体の形成、ワイヤ接続、リフローを経て形成される。まず第2ヒートシンク、半導体素子、および導電スペーサの接続体を形成する。次いで、信号端子と半導体素子のパッドとを、ボンディングワイヤにより接続する。そして、リフローを行って、導電スペーサと第1ヒートシンクとを接続する。 Semiconductor devices with conductive spacers are formed through the formation of connectors, wire connections, and reflow. First, a connecting body of the second heat sink, the semiconductor element, and the conductive spacer is formed. Next, the signal terminals and the pads of the semiconductor element are connected by bonding wires. Then, reflow is performed to connect the conductive spacer and the first heat sink.
リフローにより、導電スペーサとエミッタ電極との間のはんだ(素子上はんだ)も溶融する。このため、素子上はんだの量が多いと、溶融した素子上はんだがその上方に位置する他の要素の重みなどによって押されて導電スペーサとエミッタ電極との対向面間から溢れ、溢れたはんだがパッドやボンディングワイヤに接触する虞がある。上述の観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。 The reflow also melts the solder between the conductive spacer and the emitter electrode (on-device solder). Therefore, if there is a large amount of solder on the element, the melted solder on the element is pushed by the weight of other elements located above it and overflows from between the opposed surfaces of the conductive spacer and the emitter electrode, causing the overflowed solder to flow. There is a risk of contact with pads and bonding wires. In view of the above or in other aspects not mentioned, semiconductor devices are desired to be further improved.
本開示はこのような課題に鑑みてなされたものであり、はんだがパッドやボンディングワイヤに接触するのを抑制しつつ放熱性を向上できる半導体装置およびその製造方法を提供することを目的とする。 The present disclosure has been made in view of such problems, and an object of the present disclosure is to provide a semiconductor device capable of improving heat dissipation while suppressing contact of solder with pads and bonding wires, and a method of manufacturing the same.
ここに開示された半導体装置は、
一面(41a)に第1主電極(42)および信号用のパッド(44)を有し、一面とは板厚方向において反対の裏面(41b)に第2主電極(43)を有する半導体素子(40)と、
第1主電極に電気的に接続された第1配線部材(50)と、
板厚方向において第1配線部材との間に半導体素子を挟むように配置され、第2主電極に電気的に接続された第2配線部材(60)と、
ボンディングワイヤ(90)を介して、パッドに電気的に接続された信号端子(83)と、
半導体素子と第1配線部材との間に介在する導電スペーサ(70)と、
第2配線部材と第2主電極との間、第1主電極と導電スペーサとの間、導電スペーサと第1配線部材との間にそれぞれ配置されたはんだ(91、92、93)と、
を備え、
導電スペーサは、半導体素子との対向面(70b)の一部に設けられ、対向面に連なる側面のうち、第1主電極とパッドとの並び方向においてパッドと対向する部分を除く部分に開口する凹部(71)を有する。
The semiconductor device disclosed herein is
A semiconductor element having a first main electrode (42) and a signal pad (44) on one surface (41a) and a second main electrode (43) on the back surface (41b) opposite to the one surface in the plate thickness direction ( 40) and
a first wiring member (50) electrically connected to the first main electrode;
a second wiring member (60) disposed so as to sandwich the semiconductor element between itself and the first wiring member in the plate thickness direction and electrically connected to the second main electrode;
a signal terminal (83) electrically connected to the pad via a bonding wire (90);
a conductive spacer (70) interposed between the semiconductor element and the first wiring member;
Solders (91, 92, 93) disposed between the second wiring member and the second main electrode, between the first main electrode and the conductive spacer, and between the conductive spacer and the first wiring member, respectively;
with
The conductive spacer is provided on a portion of the surface (70b) facing the semiconductor element, and is opened in a portion of the side surface contiguous to the facing surface, excluding the portion facing the pad in the direction in which the first main electrode and the pad are arranged. It has a recess (71).
開示の半導体装置によれば、第1主電極と導電スペーサとの間に配置されるはんだの量が多い場合に、溶融したはんだを凹部に収容することができる。凹部は、導電スペーサの側面のうち、パッドと対向する部分を除く部分に開口している。これにより、はんだがパッドやボンディングワイヤに接触するのを抑制することができる。また、側面の全周に開口する構成に較べて放熱性を向上することができる。以上より、はんだがパッドやボンディングワイヤに接触するのを抑制しつつ、放熱性を向上することができる。 According to the disclosed semiconductor device, when a large amount of solder is placed between the first main electrode and the conductive spacer, the melted solder can be accommodated in the recess. The recess is open in a portion of the side surface of the conductive spacer excluding the portion facing the pad. This can prevent the solder from contacting the pads and bonding wires. Moreover, heat dissipation can be improved as compared with the configuration in which the side surface is opened all around. As described above, heat dissipation can be improved while suppressing contact of solder with pads and bonding wires.
ここに開示された半導体装置の製造方法は、
一面(41a)に第1主電極(42)および信号用のパッド(44)を有し、一面とは板厚方向において反対の裏面(41b)に第2主電極(43)を有する半導体素子(40)、第1配線部材(50)、第2配線部材(60)、信号端子(83)、および導電スペーサ(70)を準備することと、
第2配線部材と第2主電極との間、第1主電極と導電スペーサとの間、および導電スペーサにおける第1主電極とは反対側の面のそれぞれに溶融状態のはんだ(91、92、93)を配置し、第2配線部材、半導体素子、および導電スペーサが板厚方向に積層された接続体(100)を形成することと、
接続体をなす半導体素子のパッドと信号端子とを、ボンディングワイヤ(90)により接続することと、
ボンディングワイヤの接続後、第1配線部材と接続体とを積層配置してリフローを行うことで、導電スペーサと第1配線部材とを接続することと、
を備え、
半導体素子との対向面(70b)の一部に設けられ、対向面に連なる側面のうち、第1主電極とパッドとの並び方向においてパッドと対向する部分を除く部分に開口する凹部(71)を備えた導電スペーサを準備する。
The manufacturing method of the semiconductor device disclosed herein comprises:
A semiconductor element having a first main electrode (42) and a signal pad (44) on one surface (41a) and a second main electrode (43) on the back surface (41b) opposite to the one surface in the plate thickness direction ( 40), providing a first wiring member (50), a second wiring member (60), a signal terminal (83), and a conductive spacer (70);
Molten solder (91, 92, 93) to form a connection body (100) in which the second wiring member, the semiconductor element, and the conductive spacer are laminated in the plate thickness direction;
connecting a pad of a semiconductor element forming a connecting body and a signal terminal with a bonding wire (90);
connecting the conductive spacer and the first wiring member by stacking the first wiring member and the connector after connecting the bonding wires and performing reflow;
with
A concave portion (71) provided in a part of the surface (70b) facing the semiconductor element and opening in a portion of the side surface contiguous to the facing surface, excluding the portion facing the pad in the direction in which the first main electrode and the pad are arranged. Prepare a conductive spacer with
開示の半導体装置の製造方法によれば、第1主電極と導電スペーサとの間に配置される溶融状態のはんだの量が多い場合に、溶融はんだを凹部に収容することができる。凹部は、導電スペーサの側面のうち、パッドと対向する部分を除く部分に開口している。よって、はんだがパッドやボンディングワイヤに接触するのを抑制することができる。また、側面の全周に開口する構成に較べて放熱性を向上することができる。以上より、はんだがパッドやボンディングワイヤに接触するのを抑制しつつ、放熱性を向上することができる。 According to the disclosed method for manufacturing a semiconductor device, when a large amount of molten solder is disposed between the first main electrode and the conductive spacer, the molten solder can be accommodated in the recess. The recess is open in a portion of the side surface of the conductive spacer excluding the portion facing the pad. Therefore, it is possible to prevent the solder from contacting the pads and bonding wires. Moreover, heat dissipation can be improved as compared with the configuration in which the side surface is opened all around. As described above, heat dissipation can be improved while suppressing contact of solder with pads and bonding wires.
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。 The multiple aspects disclosed in this specification employ different technical means to achieve their respective objectives. Reference numerals in parentheses described in the claims and this section are intended to exemplify the correspondence with portions of the embodiments described later, and are not intended to limit the technical scope. Objects, features, and advantages disclosed in this specification will become clearer with reference to the following detailed description and accompanying drawings.
以下、図面に基づいて複数の実施形態を説明する。なお、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合せることができる。 A plurality of embodiments will be described below based on the drawings. Note that redundant description may be omitted by assigning the same reference numerals to corresponding components in each embodiment. When only a part of the configuration is described in each embodiment, the configurations of other embodiments previously described can be applied to other portions of the configuration. In addition, not only the combinations of the configurations specified in the description of each embodiment, but also the configurations of a plurality of embodiments can be partially combined even if they are not specified unless there is a particular problem with the combination. .
本実施形態の半導体装置は、たとえば、回転電機を駆動源とする移動体の電力変換装置に適用される。移動体は、たとえば、電気自動車(EV)、ハイブリッド自動車(HV)、プラグインハイブリッド自動車(PHV)などの電動車両、電動垂直離着陸機やドローンなどの飛行体、船舶、建設機械、農業機械である。以下では、車両に適用される例について説明する。 The semiconductor device of the present embodiment is applied, for example, to a power conversion device for a moving object that uses a rotating electrical machine as a drive source. Examples of mobile objects include electric vehicles such as electric vehicles (EV), hybrid vehicles (HV), and plug-in hybrid vehicles (PHV), flying vehicles such as electric vertical takeoff and landing aircraft and drones, ships, construction machinery, and agricultural machinery. . An example applied to a vehicle will be described below.
(第1実施形態)
先ず、図1に基づき、車両の駆動システムの概略構成について説明する。
(First embodiment)
First, based on FIG. 1, a schematic configuration of a vehicle drive system will be described.
<車両の駆動システム>
図1に示すように、車両の駆動システム1は、直流電源2と、モータジェネレータ3と、電力変換装置4を備えている。
<Vehicle drive system>
As shown in FIG. 1 , a
直流電源2は、充放電可能な二次電池で構成された直流電圧源である。二次電池は、たとえばリチウムイオン電池、ニッケル水素電池である。モータジェネレータ3は、三相交流方式の回転電機である。モータジェネレータ3は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ3は、回生時に発電機として機能する。電力変換装置4は、直流電源2とモータジェネレータ3との間で電力変換を行う。
The
<電力変換装置>
次に、図1に基づき、電力変換装置4の回路構成について説明する。電力変換装置4は、平滑コンデンサ5と、インバータ6を備えている。
<Power converter>
Next, based on FIG. 1, the circuit configuration of the
平滑コンデンサ5は、主として、直流電源2から供給される直流電圧を平滑化する。平滑コンデンサ5は、高電位側の電力ラインであるPライン7と低電位側の電力ラインであるNライン8とに接続されている。Pライン7は直流電源2の正極に接続され、Nライン8は直流電源2の負極に接続されている。平滑コンデンサ5の正極は、直流電源2とインバータ6との間において、Pライン7に接続されている。同じく負極は、直流電源2とインバータ6との間において、Nライン8に接続されている。平滑コンデンサ5は、直流電源2に並列に接続されている。
インバータ6は、DC-AC変換回路である。インバータ6は、図示しない制御回路によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ3へ出力する。これにより、モータジェネレータ3は、所定のトルクを発生するように駆動する。インバータ6は、車両の回生制動時、車輪からの回転力を受けてモータジェネレータ3が発電した三相交流電圧を、制御回路によるスイッチング制御にしたがって直流電圧に変換し、Pライン7へ出力する。このように、インバータ6は、直流電源2とモータジェネレータ3との間で双方向の電力変換を行う。
The
インバータ6は、三相分の上下アーム回路9を備えて構成されている。上下アーム回路9は、レグと称されることがある。上下アーム回路9は、上アーム9Hと、下アーム9Lをそれぞれ有している。上アーム9Hと下アーム9Lは、上アーム9HをPライン7側として、Pライン7とNライン8との間で直列接続されている。上アーム9Hと下アーム9Lとの接続点は、出力ライン10を介して、モータジェネレータ3における対応する相の巻線3aに接続されている。インバータ6は、6つのアームを有している。Pライン7、Nライン8、および出力ライン10それぞれの少なくとも一部は、たとえばバスバーなどの導電部材により構成されている。
The
各アームを構成する素子は、スイッチング素子である絶縁ゲートバイポーラトランジスタ11(以下、IGBT11と示す)と、還流用のダイオード12を備えている。IGBTは、Insulated Gate Bipolar Transistorの略称である。本実施形態では、nチャネル型のIGBT11を採用している。ダイオード12は、対応するIGBT11に対して逆並列に接続されている。上アーム9Hにおいて、IGBT11のコレクタが、Pライン7に接続されている。下アーム9Lにおいて、IGBT11のエミッタが、Nライン8に接続されている。そして、上アーム9HにおけるIGBT11のエミッタと、下アーム9LにおけるIGBT11のコレクタが相互に接続されている。ダイオード12のアノードは対応するIGBT11のエミッタに接続され、カソードはコレクタに接続されている。
Elements forming each arm include an insulated gate bipolar transistor 11 (hereinafter referred to as IGBT 11) as a switching element and a freewheeling
電力変換装置4は、電力変換回路として、コンバータをさらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するDC-DC変換回路である。コンバータは、直流電源2と平滑コンデンサ5との間に設けられる。コンバータは、たとえばリアクトルと、上記した上下アーム回路9を備えて構成される。この構成によれば、昇降圧が可能である。電力変換装置4は、直流電源2からの電源ノイズを除去するフィルタコンデンサを備えてもよい。フィルタコンデンサは、直流電源2とコンバータとの間に設けられる。
The
電力変換装置4は、インバータ6などを構成するスイッチング素子の駆動回路を備えてもよい。駆動回路は、制御回路の駆動指令に基づいて、対応するアームのIGBT11のゲートに駆動電圧を供給する。駆動回路は、駆動電圧の印加により、対応するIGBT11を駆動、すなわちオン駆動、オフ駆動させる。駆動回路は、ドライバと称されることがある。
The
電力変換装置4は、スイッチング素子の制御回路を備えてもよい。制御回路は、IGBT11を動作させるための駆動指令を生成し、駆動回路に出力する。制御回路は、図示しない上位ECUから入力されるトルク要求、各種センサにて検出された信号に基づいて、駆動指令を生成する。各種センサとして、たとえば電流センサ、回転角センサ、電圧センサがある。電流センサは、各相の巻線3aに流れる相電流を検出する。回転角センサは、モータジェネレータ3の回転子の回転角を検出する。電圧センサは、平滑コンデンサ5の両端電圧を検出する。制御回路は、駆動指令として、たとえばPWM信号を出力する。制御回路は、たとえばプロセッサとメモリを備えて構成されている。ECUは、Electronic Control Unitの略称である。PWMは、Pulse Width Modulationの略称である。
The
<半導体装置>
次に、図2~図5に基づき、半導体装置の概略構成について説明する。図2は、半導体装置を示す平面図である。図2は、半導体装置の上面視平面図である。図3は、図2のIII-III線に沿う断面図である。図4は、図2のIV-IV線に沿う断面図である。図5は、半導体装置において、半導体素子、導電スペーサ、および信号端子の配置を示す平面図である。
<Semiconductor device>
Next, a schematic configuration of the semiconductor device will be described with reference to FIGS. 2 to 5. FIG. FIG. 2 is a plan view showing the semiconductor device. FIG. 2 is a top plan view of the semiconductor device. 3 is a cross-sectional view taken along line III-III in FIG. 2. FIG. 4 is a cross-sectional view taken along line IV-IV of FIG. 2. FIG. FIG. 5 is a plan view showing the arrangement of semiconductor elements, conductive spacers, and signal terminals in a semiconductor device.
以下において、半導体素子(半導体基板)の板厚方向をZ方向とする。Z方向に直交する一方向をX方向とする。Z方向およびX方向の両方向に直交する方向をY方向とする。特に断わりのない限り、Z方向から平面視した形状、換言すればX方向およびY方向により規定されるXY面に沿う形状を平面形状とする。また、Z方向からの平面視を、単に平面視と示すことがある。 Hereinafter, the plate thickness direction of the semiconductor element (semiconductor substrate) is defined as the Z direction. One direction perpendicular to the Z direction is defined as the X direction. A direction perpendicular to both the Z direction and the X direction is defined as the Y direction. Unless otherwise specified, a planar shape is defined as a planar shape viewed from the Z direction, in other words, a planar shape along the XY plane defined by the X and Y directions. Also, a planar view from the Z direction may simply be referred to as a planar view.
図2~図4に示すように、半導体装置20は、封止体30と、半導体素子40と、配線部材50、60と、導電スペーサ70と、外部接続端子80を備えている。半導体装置20は、さらにボンディングワイヤ90と、はんだ91~93を備えている。半導体装置20は、上記したアームのひとつを構成する。すなわち、2つの半導体装置20により、一相分の上下アーム回路9が構成される。
As shown in FIGS. 2 to 4, the
封止体30は、半導体装置20を構成する他の要素の一部を封止している。他の要素の残りの部分は、封止体30の外に露出している。封止体30は、たとえば樹脂を材料とする。樹脂の一例は、エポキシ系樹脂である。封止体30は、樹脂を材料として、たとえばトランスファモールド法により成形されている。このような封止体30は、封止樹脂体、モールド樹脂、樹脂成形体などと称されることがある。封止体30は、たとえばゲルを用いて形成されてもよい。ゲルは、たとえば一対の配線部材50、60の対向領域に充填(配置)される。
The
図2~図4に示すように、封止体30は平面略矩形状をなしている。封止体30は、外郭をなす表面として、一面30aと、Z方向において一面30aとは反対の面である裏面30bを有している。一面30aおよび裏面30bは、たとえば略平坦な面である。また、一面30aおよび裏面30bに連なる側面30c、30d、30e、30fを有している。側面30cは、外部接続端子80のうち、主端子81、82が突出する面である。側面30dは、Y方向において側面30cとは反対の面である。側面30dは、信号端子83が突出する面である。側面30e、30fは、外部接続端子80が突出していない面である。側面30eは、X方向において側面30fとは反対の面である。
As shown in FIGS. 2 to 4, the sealing
半導体素子40は、シリコン(Si)、シリコンよりもバンドギャップが広いワイドバンドギャップ半導体などを材料とする半導体基板41に、スイッチング素子が形成されてなる。ワイドバンドギャップ半導体としては、たとえばシリコンカーバイド(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)、ダイヤモンドがある。半導体素子40は、パワー素子、半導体チップなどと称されることがある。
The
本実施形態の半導体素子40は、半導体基板41に、上記したnチャネル型のIGBT11およびダイオード12が形成されてなる。IGBT11およびダイオード12は、半導体素子40(半導体基板41)の板厚方向、つまりZ方向に主電流が流れるように縦型構造をなしている。このように、半導体基板41にRC(Reverse Conducting)-IGBTが形成されている。半導体素子40は、通電により発熱する発熱素子である。半導体基板41には、図示しないゲート電極が形成されている。ゲート電極は、たとえばトレンチ構造をなしている。
The
半導体素子40は、上記した半導体基板41に加えて、主電極であるエミッタ電極42およびコレクタ電極43と、信号用の電極であるパッド44を有している。半導体基板41は、主電極が設けられる板面として、一面41aおよび裏面41bを有している。一面41aは、半導体基板41において封止体30の一面30a側の面である。裏面41bは、一面41aとは板厚方向において反対の面である。主電極のひとつであるエミッタ電極42は、半導体基板41の一面41a上に配置されている。主電極の他のひとつであるコレクタ電極43は、半導体基板41の裏面41b上に配置されている。エミッタ電極42が第1主電極に相当し、コレクタ電極43が第2主電極に相当する。
In addition to the
IGBT11がオンすることで、主電極間、つまりエミッタ電極42とコレクタ電極43との間に、電流(主電流)が流れる。エミッタ電極42は、ダイオード12のアノード電極を兼ねている。コレクタ電極43は、ダイオード12のカソード電極を兼ねている。コレクタ電極43は、半導体基板41の裏面41bのほぼ全体に形成されている。エミッタ電極42は、半導体基板41の一面41aの一部分に形成されている。
When the
パッド44は、半導体基板41の一面41aにおいて、エミッタ電極42の形成領域とは異なる領域に形成されている。パッド44は、Y方向において、エミッタ電極42の形成領域とは反対側の端部に形成されている。パッド44は、Y方向においてエミッタ電極42と並んで設けられている。パッド44の個数は特に限定されない。パッド44は、ゲート電極用のパッドを少なくとも含む。本実施形態の半導体素子40は、5つのパッド44を有している。具体的には、ゲート電極用、エミッタ電位の検出用、半導体素子40が備える図示しない感温ダイオードのカソード電位検出用、同じくアノード電位検出用、電流センス用を有している。5つのパッド44は、X方向に沿って並んでいる。
The
配線部材50は、エミッタ電極42に電気的に接続され、配線機能を提供する。同様に、配線部材60は、コレクタ電極43に電気的に接続され、配線機能を提供する。配線部材50、60は、Z方向において、半導体素子40を挟むように配置されている。配線部材50、60は、Z方向において互いに少なくとも一部が対向するように配置されている。配線部材50、60は、平面視において半導体素子40を内包している。配線部材50が第1配線部材に相当し、配線部材60が第2配線部材に相当する。
The
配線部材50、60は、半導体素子40の生じた熱を放熱する放熱機能を提供する。配線部材50、60は、放熱板、ヒートシンクなどと称されることがある。本実施形態の配線部材50、60は、Cu、Cu合金などの導電性が良好な金属を材料とする金属板である。金属板は、たとえばリードフレームの一部として提供される。金属板に代えて、絶縁基材の両面に金属体が配置された基板を採用してもよい。配線部材50、60は、表面に、NiやAuなどのめっき膜を備えてもよい。
The
配線部材50は、半導体素子40側の面である対向面50aと、対向面50aとは反対の面である裏面50bを有している。同様に、配線部材60も、対向面60aと裏面60bを有している。配線部材50、60は、たとえば平面略矩形状をなしている。配線部材50、60それぞれの裏面50b、60bは、封止体30から露出している。裏面50b、60bは、放熱面、露出面などと称されることがある。配線部材50の裏面50bは、封止体30の一面30aと略面一である。配線部材60の裏面60bは、封止体30の裏面30bと略面一である。
The
導電スペーサ70は、半導体素子40と配線部材50の間に介在している。導電スペーサ70は、半導体素子40と配線部材50との間に所定の間隔を確保するスペーサ機能を提供する。たとえば導電スペーサ70は、半導体素子40のパッド44に、対応する信号端子83を電気的に接続するための高さを確保する。導電スペーサ70は、半導体素子40のエミッタ電極42と配線部材50との電気伝導、熱伝導経路の途中に位置し、配線機能および放熱機能を提供する。
A
導電スペーサ70は、Cuなどの導電性、熱伝導性が良好な金属材料を含んでいる。導電スペーサ70は、表面にめっき膜を備えてもよい。導電スペーサ70は、ターミナル、ターミナルブロック、金属ブロック体などと称されることがある。本実施形態の導電スペーサ70は、平面略矩形状をなす柱状体である。
The
外部接続端子80は、半導体装置20を外部機器と電気的に接続するための端子である。外部接続端子80は、銅などの導電性が良好な金属材料を用いて形成されている。外部接続端子80は、たとえば板材である。外部接続端子80は、リードと称されることがある。外部接続端子80は、主端子81、82と、信号端子83を備えている。主端子81、82は、半導体素子40の主電極に電気的に接続された外部接続端子80である。
The external connection terminal 80 is a terminal for electrically connecting the
主端子81は、エミッタ電極42に電気的に接続されている。主端子81は、エミッタ端子と称されることがある。主端子81は、配線部材50を介して、エミッタ電極42に接続されている。主端子81は、配線部材50におけるY方向の一端に連なっている。主端子81の厚みは、配線部材50よりも薄い。主端子81は、たとえば対向面50aと略面一となるように、配線部材50に連なっている。主端子81は、配線部材50に対して連続して一体的に設けられることで連なってもよいし、別部材として設けられ、接合により連なってもよい。
The main terminal 81 is electrically connected to the
本実施形態の主端子81は、リードフレームの一部として、配線部材50と一体的に設けられている。主端子81は、配線部材50からY方向に延び、封止体30の側面30cから外部に突出している。主端子81は、封止体30により覆われる部分の途中に屈曲部を有し、側面30cにおいてZ方向の中央付近から突出している。
The main terminal 81 of this embodiment is provided integrally with the
主端子82は、コレクタ電極43に電気的に接続されている。主端子82は、コレクタ端子と称されることがある。主端子82は、配線部材60を介して、コレクタ電極43に接続されている。主端子82は、配線部材60におけるY方向の一端に連なっている。主端子82の厚みは、配線部材60よりも薄い。主端子82は、たとえば、対向面60aと略面一となるように配線部材60に連なっている。主端子82は、配線部材60に対して連続して一体的に設けられることで連なってもよいし、別部材として設けられ、接合により連なってもよい。
The
本実施形態の主端子82は、主端子81とは別のリードフレームの一部として、配線部材60と一体的に設けられている。主端子82は、配線部材60からY方向に延び、主端子81と同じ側面30cから外部に突出している。主端子82も、封止体30により覆われる部分の途中に屈曲部を有し、側面30cにおいてZ方向の中央付近から突出している。2本の主端子81、82は、側面が互いに対向するようにX方向に並んで配置されている。
The
信号端子83は、半導体素子40の対応するパッド44に電気的に接続されている。信号端子83は、ボンディングワイヤ90を介してパッド44に電気的に接続されている。信号端子83は、Y方向に延び、封止体30の側面30dから外部に突出している。本実施形態の半導体装置20は、パッド44に対応して5本の信号端子83を備えている。5本の信号端子83は、X方向に並んで配置されている。信号端子83は、たとえば配線部材60および主端子82と共通のリードフレームに構成されている。複数の信号端子83は、図示しないタイバーをカットすることで、互いに電気的に分離されている。
はんだ91は、半導体素子40のエミッタ電極42と導電スペーサ70との間に介在し、エミッタ電極42と導電スペーサ70とを接合している。はんだ91は、素子上はんだと称されることがある。はんだ92は、導電スペーサ70と配線部材50との間に介在し、導電スペーサ70と配線部材50とを接合している。はんだ92は、スペーサ上はんだと称されることがある。はんだ93は、半導体素子40のコレクタ電極43と配線部材60との間に介在し、コレクタ電極43と配線部材60とを接合している。はんだ93は、素子下はんだと称されることがある。はんだ91~93は、互いに共通の材料を用いてもよいし、互いに異なる材料を用いてもよい。はんだ91~93は、たとえばSnの他にSbやBiなどを含む多元系の鉛フリーはんだである。
上記したように、半導体装置20では、封止体30によってひとつのアームを構成する半導体素子40が封止されている。封止体30は、半導体素子40、配線部材50の一部、配線部材60の一部、導電スペーサ70、および外部接続端子80それぞれの一部を、一体的に封止している。
As described above, in the
Z方向において、配線部材50、60の間に半導体素子40が配置されている。半導体素子40は、対向配置された配線部材50、60によって挟まれている。これにより、半導体素子40の熱を、Z方向において両側に放熱することができる。半導体装置20は、両面放熱構造をなしている。配線部材50の裏面50bは、封止体30の一面30aと略面一となっている。配線部材60の裏面60bは、封止体30の裏面30bと略面一となっている。裏面50b、60bが露出面であるため、放熱性を高めることができる。
The
<導電スペーサ>
次に、図3~図6に基づき、導電スペーサ70の構造について説明する。図6は、導電スペーサ70を示す斜視図である。
<Conductive spacer>
Next, the structure of the
上記したように、本実施形態の導電スペーサ70は、平面略矩形状をなしている。導電スペーサ70は、外郭をなす表面として、対向面70a、70bと、側面70c、70d、70e、70fを有している。対向面70aは、Z方向において対向面70bとは反対の面である。Z方向において、対向面70aは配線部材50に対向し、対向面70bは半導体素子40(エミッタ電極42)に対向している。
As described above, the
側面70c、70d、70e、70fは、対向面70a、70bに連なる面である。側面70cは、Y方向において側面70dとは反対の面である。Y方向において、側面70cは封止体30の側面30c側に位置し、側面70dは側面30d側に位置している。側面70eは、X方向において側面70fとは反対の面である。X方向において、側面70eは封止体30の側面30e側に位置し、側面70fは側面30f側に位置している。側面70dが第1側面に相当し、側面70cが第2側面に相当する。側面70e、70dのひとつが第3側面に相当し、他のひとつが第4側面に相当する。
The side surfaces 70c, 70d, 70e, and 70f are surfaces connected to the opposing
導電スペーサ70は、凹部71を有している。凹部71は、対向面70bの一部に設けられている。凹部71は、対向面70bの他の部分に対して凹んでいる。凹部71は、Y方向においてパッド44との対向部分を含む側面70dを除いた側面70c、70e、70fの少なくともひとつに開口している。本実施形態の凹部71は、側面70c、70e、70fに開口している。凹部71は、側面70c、70e、70fにわたって連続的に開口している。パッド44が複数の場合、パッド44との対向部分とは、複数のパッド44の形成領域との対向部分である。複数のパッド44の形成領域とは、平面視において複数のパッド44を取り囲むように複数のパッド44の外形輪郭をつないだ部分である。本実施形態では、X方向において複数のパッド44の形成領域が側面70dよりも長く、側面70dの全長においてパッド44と対向している。
凹部71は、対向面70bと側面70cとの角部に設けられた面取り部である。面取り部は、たとえば面取り角度が略45度のC面取りである。凹部71は、X方向に沿って延設されており、一端が側面70eに開口し、他端が側面70fに開口している。凹部71のY方向の長さ、つまり幅は、延設方向であるX方向の長さに較べて短い。側面70cにおける開口面積は、側面70eにおける開口面積および側面70fにおける開口面積のそれぞれよりも大きい。凹部71は、側面70dから離れた位置で、側面70e、70fに開口している。凹部71のZ方向の長さ、つまり深さは、側面70cの長さの半分程度である。このような凹部71は、たとえばプレス加工や切削加工により形成することができる。
The
導電スペーサ70は、側面にはんだの低濡れ領域を有してもよい。たとえば凹凸酸化膜を設けてもよい。凹凸酸化膜は、導電スペーサ70が備えるめっき膜に対してレーザ光を照射することで形成される。凹凸酸化膜は、めっき膜凹凸酸化膜を設けていない部分、つまりめっき膜の部分は高濡れ領域を提供し、凹凸酸化膜を設けた部分は高濡れ領域よりもはんだに対する濡れ性の低い低濡れ領域を提供する。図示を省略するが、本実施形態では、側面のほぼ全域に凹凸酸化膜(低濡れ領域)が設けられている。
The
側面に低濡れ領域を設けることで、導電スペーサ70の側面を介したはんだの濡れ拡がりを抑制することができる。なお、低濡れ領域は、凹凸酸化膜に限定されない。樹脂膜を設けることで、樹脂膜を設けたい部分よりも濡れ性を低くしてもよい。もちろん、側面に低濡れ領域を設けない構成としてもよい。
By providing the low wettability region on the side surface, the wetting and spreading of the solder through the side surface of the
<製造方法>
次に、図7および図8に基づき、半導体装置20の製造方法について説明する。図7は、接続体の形成工程を示す断面図である。図8は、リフロー工程を示す断面図である。
<Manufacturing method>
Next, a method for manufacturing the
先ず、半導体装置20を構成する各要素を準備する。具体的には、半導体素子40、配線部材50、60、導電スペーサ70、および外部接続端子80を準備する。このとき、上記した凹部71を有する導電スペーサ70を準備する。
First, each element constituting the
次いで、溶融はんだを塗布して接続体を形成する。配線部材60と半導体素子40のコレクタ電極43との間に溶融はんだ(はんだ93)を配置し、エミッタ電極42と導電スペーサ70との間に溶融はんだ(はんだ91)を配置する。さらに、導電スペーサ70の対向面70a上に溶融はんだ(はんだ92)を配置する。溶融はんだが固化(凝固)することで、図7に示すように半導体素子40、配線部材60、および導電スペーサ70が積層され、一体的に接続された接続体100が得られる。
Molten solder is then applied to form connections. A molten solder (solder 93) is placed between the wiring
溶融はんだは、たとえば転写法を用いて塗布することができる。たとえば溶融はんだ(93)は、配線部材60の対向面60aに塗布される。溶融はんだ(はんだ91)は導電スペーサ70の対向面70bに塗布され、溶融はんだ(はんだ92)は導電スペーサ70の対向面70a上に塗布される。このように本実施形態では、ソルダダイボンド法を用いて半導体装置20を形成する。
Molten solder can be applied, for example, using a transfer method. For example, molten solder (93) is applied to the facing
なお、両面放熱構造の半導体装置20は、たとえば図示しない冷却器によってZ方向の両面側から挟まれる。よって、Z方向において表面の高い平行度と表面間の高い寸法精度が求められる。このため、はんだ92については、半導体装置20の高さばらつきを吸収可能な量を配置する。すなわち、多めのはんだ92を配置する。
The
次いで、図示を省略するが、半導体素子40のパッド44と信号端子83とをボンディングワイヤ90により接続する。
Next, although illustration is omitted, the
次いで、リフローにより、配線部材50と導電スペーサ70とを接続する。たとえば対向面50aが上になるように、配線部材50を台座110上に配置する。そして、はんだ92が配線部材50の対向面50aと対向するように、接続体100を配線部材50上に積層配置し、リフローを実施する。リフローでは、配線部材60側からZ方向に荷重を加えることで、半導体装置20の高さが所定高さとなるようにする。詳しくは、荷重を加えることで、所定長さのスペーサ111を、配線部材60の対向面60aと台座110の載置面との両方に接触させる。このようにして、半導体装置20の高さが所定高さとなるようにする。
Next, the
はんだのリフローに用いる熱源の位置は特に限定されるものではない。図示しない熱源は、たとえば台座110における載置面とは反対の面側に配置される。この配置において、熱源の熱は、台座110、配線部材50を介してはんだ92に伝わる。
The position of the heat source used for solder reflow is not particularly limited. A heat source (not shown) is arranged, for example, on the side of the
熱源からの熱によりはんだ92が溶融し、配線部材50と導電スペーサ70が接続(接合)される。すなわち、エミッタ電極42と配線部材50とが電気的に接続される。熱原からの熱は、導電スペーサ70を介してはんだ91にも伝わる。これにより、はんだ91も溶融する。同様に、はんだ93も溶融してもよい。
The
次いで、封止体30を形成する。図示を省略するが、本実施形態では、トランスファモールド法により封止体30を成形する。配線部材50、60が完全に被覆されるように封止体30を成形し、成形後に切削を行う。封止体30を配線部材50、60の一部ごと切削する。これにより、裏面50b、60bを露出させる。裏面50bは一面30aと略面一となり、裏面60bは裏面30bと略面一となる。
Next, a sealing
なお、裏面50b、60bを成形金型のキャビティ壁面に押し当て、密着させた状態で、封止体30を成形してもよい。この場合、封止体30を成形した時点で、裏面50b、60bが封止体30から露出する。このため、成形後の切削が不要となる。
Note that the sealing
次いで、タイバーや外周フレームなどリードフレームの不要部分を除去することで、半導体装置20を得ることができる。
Then, the
<第1実施形態のまとめ>
半導体素子と導電スペーサとの間に配置されるはんだ(素子上はんだ)の量が多いと、リフロー工程において溶融した素子上はんだが、素子上はんだの上方に位置する要素(たとえば第2配線部材)の重みなどにより、エミッタ電極と導電スペーサとの対向領域から溢れる虞がある。溢れた素子上はんだは、パッドやボンディングワイヤに接触(付着)し、たとえばパッド間の短絡、対応関係にないパッドと信号端子の接続、熱応力の増加、封止体30の密着性低下などを引き起こす。
<Summary of the first embodiment>
If a large amount of solder (on-element solder) is disposed between the semiconductor element and the conductive spacer, the on-element solder melted in the reflow process may be deposited on the element (for example, the second wiring member) located above the on-element solder. There is a risk of overflow from the opposing region between the emitter electrode and the conductive spacer due to the weight of the . The overflowing solder on the element contacts (adheres to) pads and bonding wires, and causes short circuits between pads, connections between pads and signal terminals that do not correspond to each other, increased thermal stress, reduced adhesion of the sealing
第2配線部材、半導体素子、および導電スペーサを備える接続体の形成工程において、溶融はんだの塗布(ソルダダイボンド)を用いると、金属箔を配置してリフローする構成に較べてはんだの量のばらつきが大きくなる。このため、リフロー工程において溶融した素子上はんだの溢れが生じやすい。 In the process of forming a connecting body comprising a second wiring member, a semiconductor element, and a conductive spacer, when molten solder is applied (solder die bonding), variations in the amount of solder occur compared to a configuration in which metal foil is arranged and reflowed. growing. Therefore, melted solder on the element tends to overflow in the reflow process.
本実施形態では、導電スペーサ70の対向面70bの一部に、凹部71を設けている。塗布量のばらつきによりはんだ91(素子上はんだ)が多い場合に、図9に示すようにリフロー工程で溶融したはんだ91を凹部71に収容することができる。これにより、はんだ91がパッド44やボンディングワイヤ90に接触するのを抑制することができる。図9は、リフロー工程を示す断面図であり、図3に一点鎖線で示す領域IXに対応している。
In this embodiment, recesses 71 are provided in part of the facing
凹部71は、導電スペーサ70の側面のうち、エミッタ電極42とパッド44との並び方向(Y方向)において、パッド44と対向する部分を除く部分に開口している。具体的には、側面70c、70e、70fの少なくともひとつに開口している。溶融したはんだ91は、開口面積が広い側に流動しやすい。はんだ91が多い場合に、リフロー工程で溶融したはんだ91は、図9に示すように凹部71が開口する側面側に流動しやすい。これにより、はんだ91がパッド44やボンディングワイヤ90に接触するのを抑制することができる。
The
側面の全周に開口するように凹部を設けると、凹部によるはんだの収容量は増加するものの、開口面積が広い側に溶融はんだが流動しやすいため、パッドの方向にはんだが溢れる虞がある。また、凹部の底面は対向面よりもエミッタ電極から離れており、はんだの熱伝導率も導電スペーサや配線部材よりも低いため、全周に凹部を設けると熱抵抗が増大し、放熱性が低下する。本実施形態では、凹部71が側面70dに開口していないため、はんだ91がパッド44やボンディングワイヤ90に接触するのを抑制することができる。また、側面全周に開口する構成に較べて放熱性を向上することができる。以上より、本実施形態の半導体装置20およびその製造方法によれば、はんだ91がパッド44やボンディングワイヤ90に接触するのを抑制しつつ、放熱性を向上することができる。
If the recess is provided so as to open all around the side surface, although the amount of solder that can be accommodated by the recess increases, the melted solder tends to flow to the side with the larger opening area, so there is a risk that the solder will overflow in the direction of the pad. In addition, since the bottom surface of the recess is farther from the emitter electrode than the opposing surface, and the thermal conductivity of solder is lower than that of the conductive spacer and the wiring member, providing the recess around the entire periphery increases thermal resistance and reduces heat dissipation. do. In this embodiment, since the
本実施形態では、凹部71が、側面70c(第2側面)に開口している。凹部71は、パッド44とは反対側に開口しているため、はんだ91がパッド44やボンディングワイヤ90に接触するのをより効果的に抑制することができる。図示を省略するが、側面70cのみに開口するように凹部71を設けてもよい。
In this embodiment, the
本実施形態では、凹部71が、側面70c、70e、70fに開口している。これにより、凹部71によるはんだ91の収容量を増やすことができる。また、側面70cの開口面積は、側面70e、70fそれぞれの開口面積よりも大きい。凹部71は、3面に開口しつつ、主として側面70cに開口している。よって、はんだ91がパッド44やボンディングワイヤ90に接触するのを抑制することができる。図示を省略するが、側面70c、70e、70fに個別に開口するように凹部71を設けてもよい。
In this embodiment, the
本実施形態では、凹部71が側面70c、70e、70fの3面にわたって連続的に開口している。凹部71は、対向面70bと側面70cとの角部に設けられ、一端が側面70eに開口し、他端が側面70fに開口している。これによれば、簡素な構造で、はんだ91がパッド44やボンディングワイヤ90に接触するのを抑制しつつ、放熱性を向上することができる。
In this embodiment, the
本実施形態では、凹部71が、Y方向において側面70dから離れた位置で、側面70e、70fに開口している。具体的には、Y方向における側面70e、70fの中央位置よりも側面70c側のみにおいて開口している。これにより、凹部71によるはんだ91の収容量を増やしつつ、はんだ91がパッド44やボンディングワイヤ90に接触するのを効果的に抑制することができる。
In this embodiment, the
本実施形態によれば、対向面70bと側面との角部に凹部71を設けるため、はんだ91の応力集中を低減することができる。また、平面視において導電スペーサ70付近のはんだ91の厚みが厚くなる。よって、接続信頼性を向上することができる。
According to this embodiment, since the
図10に示すように、R形状の凹部71を採用してもよい。この凹部71は、R形状の面取り部といえる。図10は、図6に対応している。凹部71は、導電スペーサ70の対向面70bと側面70cの角部に形成されている。
As shown in FIG. 10, an R-shaped
図11に示すように、一律の深さを有する凹部71を採用してもよい。図11は、図6に対応している。凹部71の底面は、対向面70bに略平行である。これによれば、はんだ91の収容量をさらに増やすことができる。
As shown in FIG. 11, recesses 71 having a uniform depth may be employed. FIG. 11 corresponds to FIG. The bottom surface of the
(第2実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、凹部71がX方向に延設されていた。これに代えて、凹部71がY方向に延設された部分を含んでもよい。
(Second embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be used. In the preceding embodiment, the
図12は、本実施形態の半導体装置20において、導電スペーサ70を示す斜視図である。図12は、図6に対応している。導電スペーサ70は、X方向延設部711と、Y方向延設部712を有している。X方向延設部711は、先行実施形態(図6参照)同様、対向面70bと側面70cの角部に設けられている。Y方向延設部712は、対向面70bと側面70fの角部であって、Y方向の中央位置よりも側面70cよりの部分に設けられている。X方向延設部711およびY方向延設部712は、ともに面取り部である。
FIG. 12 is a perspective view showing the
このように、凹部71は、主として、側面70c、70fに開口している。X方向延設部711の一端は、側面70eに開口している。
Thus, the
<第2実施形態のまとめ>
本実施形態によっても、先行実施形態に示した構成と同等の効果を奏することができる。溶融したはんだ91は、凹部71が開口する側面70f側に流動しやすい。これにより、はんだ91がパッド44やボンディングワイヤ90に接触するのを抑制することができる。また、対向面70bと側面70fの角部に凹部71を設けるため、放熱性を向上することができる。
<Summary of Second Embodiment>
This embodiment can also achieve the same effect as the configuration shown in the preceding embodiment. The melted
図示を省略するが、対向面70bと側面70eとの角部に、Y方向延設部712を設けてもよい。つまり、凹部71は、主として側面70c、70e、70fに開口してもよい。凹部71は、主として側面70c、70eに開口してもよい。
Although not shown, a Y-direction extending portion 712 may be provided at the corner between the facing
図示を省略するが、凹部71は、主として側面70e、70fの少なくともひとつに開口してもよい。凹部71は、側面70e、70fの少なくともひとつのみに開口してもよい。つまり、側面70c、70dに開口しない構成としてもよい。
Although illustration is omitted, the
本実施形態でも、R形状の面取りや深さ一定の凹部71を採用してもよい。
Also in this embodiment, an R-shaped chamfer or a
(第3実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、導電スペーサ70がひとつの凹部71を備えていた。これに代えて、複数の凹部71を備えた構成としてもよい。
(Third embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be used. In the previous embodiment,
図13は、本実施形態の半導体装置20において、導電スペーサ70を示す斜視図である。図13は、図6に対応している。導電スペーサ70は、図11に示した構成に対して区画壁72を設けてなる。区画壁72は、梁、リブなどと称されることがある。区画壁72は対向面70bに面一で連なっている。区画壁72は、凹部71の底面からZ方向に突出し、対向面70bからY方向に延びている。導電スペーサ70は、X方向において所定ピッチで設けられた複数の区画壁72を有している。区画壁72により、凹部71が複数に区画されている。区画された凹部71のそれぞれは、Y方向に延びている。複数の凹部71は、互いにX方向に並んでいる。このような構造の凹部71は、たとえば切削やエッチングにより形成することができる。
FIG. 13 is a perspective view showing the
<第3実施形態のまとめ>
本実施形態によっても、先行実施形態に示した構成と同等の効果を奏することができる。また、はんだ91の収容量を増やしつつ、区画壁72を残すことで図11に示した構成に較べて放熱性を向上することができる。また、複数の区画壁72を所定間隔で設けることで、放熱の偏りを抑制することができる。
<Summary of Third Embodiment>
This embodiment can also achieve the same effect as the configuration shown in the preceding embodiment. Further, by leaving the
区画壁72の延設方向は、Y方向に限定されない。導電スペーサ70に、たとえばX方向に延びる複数の区画壁72を設けてもよい。
The extending direction of the
(第4実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、凹部71が側面70dに開口しない例を示した。これに代えて、側面70dにおけるパッド44と対向しない部分に開口するように凹部71を設けてもよい。
(Fourth embodiment)
This embodiment is a modification based on the preceding embodiment, and the description of the preceding embodiment can be used. In the preceding embodiment, an example was shown in which the
図14は、本実施形態に係る半導体装置20において、半導体素子40と導電スペーサ70の配置を示している。図14は、図5に対応している。図14に示すように、本実施形態のパッド44も、X方向に沿って並んでいる。複数のパッド44は、X方向において半導体素子40の一端側に偏って設けられている。
FIG. 14 shows the arrangement of the
図15は、導電スペーサ70を示す斜視図である。図15は、図6に対応している。図15に示すように、凹部71は、主として側面70c、70fに開口している。凹部71は、X方向延設部711と、Y方向延設部712を有している。X方向延設部711は、先行実施形態同様、対向面70bと側面70cの角部に設けられ、側面70eから側面70fまで延びている。Y方向延設部712は、対向面70bと側面70fの角部に設けられ、側面70cから側面70dまで延びている。つまり、凹部71の端部のひとつは側面70dに開口し、端部の他のひとつは側面70eに開口している。凹部71は、面取り部である。
FIG. 15 is a perspective view showing the
<第4実施形態のまとめ>
本実施形態では、凹部71が側面70dのうち、パッド44との対向部分を除く部分に開口している。これによれば、先行実施形態同様、はんだ91がパッド44やボンディングワイヤ90に接触するのを抑制しつつ、放熱性を向上することができる。
<Summary of the fourth embodiment>
In the present embodiment, the
なお、パッド44の配置は、図14に示した例に限定されない。側面70d、70eそれぞれの一部と対向するように、複数のパッド44が半導体素子40の四隅のひとつにまとめて配置された構成としてもよい。複数のパッド44は、たとえば平面略L字状をなすように並んで配置されてもよい。このような配置に対して、図15に示した導電スペーサ70を用いることで、はんだ91がパッド44やボンディングワイヤ90に接触するのを抑制しつつ、放熱性を向上することができる。
Note that the arrangement of the
図16は、パッド44の配置の変形例を示している。図16は、図5に対応している。図17は、図16に示すパッド配置に好適な導電スペーサ70を示している。図17は、図6に対応している。図16に示す例においても、複数のパッド44はX方向に並んで配置されている。複数のパッド44は、X方向において半導体素子40の中央付近に集まっている。これにより、パッド44の形成領域は、X方向において導電スペーサ70の側面70dよりも短い。導電スペーサ70の側面70dは、X方向における中央領域がパッド44と対向し、中央領域を挟む端部領域はパッド44と対向していない。
FIG. 16 shows a modification of the arrangement of the
図17に示すように、凹部71は、主として側面70c、70e、70fに開口している。凹部71は、X方向延設部711と、2つのY方向延設部712を有している。X方向延設部711は、対向面70bと側面70cの角部に設けられ、側面70eから側面70fまで延びている。Y方向延設部712のひとつは、対向面70bと側面70fの角部に設けられ、側面70cから側面70dまで延びている。Y方向延設部712の他のひとつは、対向面70bと側面70eの角部に設けられ、側面70cから側面70dまで延びている。
As shown in FIG. 17, the
つまり、凹部71の端部のひとつは側面70dに開口し、端部の他のひとつも側面70dに開口している。凹部71は、面取り部である。このように、凹部71は、側面70dにおいてパッド44との対向部分を除く部分に開口している。よって、はんだ91がパッド44やボンディングワイヤ90に接触するのを抑制しつつ、放熱性を向上することができる。
That is, one of the ends of the
本実施形態でも、R形状の面取りや深さ一定の凹部71を採用してもよい。
Also in this embodiment, an R-shaped chamfer or a
(他の実施形態)
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された部品および/または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および/または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および/または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものと解されるべきである。
(Other embodiments)
The disclosure in this specification, drawings, etc. is not limited to the illustrated embodiments. The disclosure encompasses the illustrated embodiments and variations thereon by those skilled in the art. For example, the disclosure is not limited to the combinations of parts and/or elements shown in the embodiments. The disclosure can be implemented in various combinations. The disclosure can have additional parts that can be added to the embodiments. The disclosure encompasses omitting parts and/or elements of the embodiments. The disclosure encompasses permutations or combinations of parts and/or elements between one embodiment and another. The disclosed technical scope is not limited to the description of the embodiments. The disclosed technical scope is indicated by the statements in the claims, and should be understood to include all changes within the meaning and range of equivalents to the statements in the claims.
明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。 The disclosure in the specification, drawings, etc. is not limited by the description in the claims. The disclosure in the specification, drawings, etc. encompasses the technical ideas described in the claims, and extends to more diverse and broader technical ideas than the technical ideas described in the claims. Therefore, various technical ideas can be extracted from the disclosure of the specification, drawings, etc., without being bound by the scope of claims.
ある要素または層が「上にある」、「連結されている」、「接続されている」または「結合されている」と言及されている場合、それは、他の要素、または他の層に対して、直接的に上に、連結され、接続され、または結合されていることがあり、さらに、介在要素または介在層が存在していることがある。対照的に、ある要素が別の要素または層に「直接的に上に」、「直接的に連結されている」、「直接的に接続されている」または「直接的に結合されている」と言及されている場合、介在要素または介在層は存在しない。要素間の関係を説明するために使用される他の言葉は、同様のやり方で(例えば、「間に」対「直接的に間に」、「隣接する」対「直接的に隣接する」など)解釈されるべきである。この明細書で使用される場合、用語「および/または」は、関連する列挙されたひとつまたは複数の項目に関する任意の組み合わせ、およびすべての組み合わせを含む。 When an element or layer is referred to as being "overlying," "coupled with," "connected to," or "coupled with," it refers to other elements or layers. may be coupled, connected or bonded directly on, and there may be intervening elements or layers. In contrast, an element is "directly on", "directly coupled to", "directly connected to" or "directly coupled to" another element or layer. When referred to, there are no intervening elements or layers present. Other terms used to describe relationships between elements are used in a similar fashion (e.g., "between" vs. "directly between," "adjacent" vs. "directly adjacent," etc.). ) should be interpreted. As used herein, the term "and/or" includes any and all combinations of one or more of the associated listed items.
空間的に相対的な用語「内」、「外」、「裏」、「下」、「低」、「上」、「高」などは、図示されているような、ひとつの要素または特徴の他の要素または特徴に対する関係を説明する記載を容易にするためにここでは利用されている。空間的に相対的な用語は、図面に描かれている向きに加えて、使用または操作中の装置の異なる向きを包含することを意図することができる。例えば、図中の装置をひっくり返すと、他の要素または特徴の「下」または「真下」として説明されている要素は、他の要素または特徴の「上」に向けられる。したがって、用語「下」は、上と下の両方の向きを包含することができる。この装置は、他の方向に向いていてもよく(90度または他の向きに回転されてもよい)、この明細書で使用される空間的に相対的な記述子はそれに応じて解釈される。 The spatially relative terms "inside", "outside", "behind", "below", "low", "above", "high", etc., refer to an element or feature as illustrated. It is used here to facilitate the description describing its relationship to other elements or features. Spatially-relative terms can be intended to encompass different orientations of the device in use or operation in addition to the orientation depicted in the drawings. For example, when the device in the figures is turned over, elements described as "below" or "beneath" other elements or features are oriented "above" the other elements or features. Thus, the term "bottom" can encompass both an orientation of up and down. The device may be oriented in other directions (rotated 90 degrees or other orientations) and the spatially relative descriptors used herein interpreted accordingly. .
車両の駆動システム1は、上記した構成に限定されない。たとえば、モータジェネレータ3をひとつ備える例を示したが、これに限定されない。複数のモータジェネレータを備えてもよい。電力変換装置4が、電力変換部としてインバータ6を備える例を示したが、これに限定されない。たとえば、複数のインバータを備える構成としてもよい。すくなくともひとつのインバータと、コンバータを備える構成としてもよい。コンバータのみを備えてもよい。
The
スイッチング素子は、IGBT11に限定されない。たとえばMOSFETを採用してもよい。MOSFETは、Metal Oxide Semiconductor Field Effect Transistorの略称である。nチャネル型のMOSFETの場合、ソース電極が第1主電極に相当し、ドレイン電極が第2主電極に相当する。MOSFETの場合、還流用のダイオードとして寄生ダイオード(ボディダイオード)を用いてもよいし、外付けのダイオードを用いてもよい。 A switching element is not limited to IGBT11. For example, a MOSFET may be employed. MOSFET is an abbreviation for Metal Oxide Semiconductor Field Effect Transistor. In the case of an n-channel MOSFET, the source electrode corresponds to the first main electrode and the drain electrode corresponds to the second main electrode. In the case of MOSFET, a parasitic diode (body diode) may be used as a freewheeling diode, or an external diode may be used.
配線部材50、60の裏面50b、60bが、封止体30から露出する例を示したが、これに限定されない。裏面50b、60bの少なくとも一方が、封止体30によって覆われた構成としてもよい。裏面50b、60bの少なくとも一方が、封止体30とは別の図示しない絶縁部材によって覆われた構成としてもよい。半導体装置20が封止体30を備える例を示したが、これに限定されない。封止体30を備えない構成としてもよい。
Although an example in which the
半導体装置20が、ひとつのアームを構成する半導体素子40をひとつのみ備える例を示したが、これに限定されない。半導体装置20が、ひとつのアームを構成する複数の半導体素子40を備えてもよい。つまり、複数の半導体素子40が互いに並列接続されてひとつのアームを構成してもよい。この場合、導電スペーサ70は、半導体素子40に対して個別に設けられる。また、半導体装置20が、一相分の上下アーム回路9を構成する複数の半導体素子40を備えてもよい。複数相の上下アーム回路9を構成する複数の半導体素子40を備えてもよい。
Although an example in which the
パッド44の配置や導電スペーサ70の形状は、上記した例に限定されない。凹部71は、導電スペーサ70の側面のうち、エミッタ電極42(第1主電極)とパッド44との並び方向においてパッド44と対向する部分を除く部分に開口すればよい。
The arrangement of the
1…駆動システム、2…直流電源、3…モータジェネレータ、4…電力変換装置、5…平滑コンデンサ、6…インバータ、7…Pライン、8…Nライン、9…上下アーム回路、9H…上アーム、9L…下アーム、10…出力ライン、11…IGBT、12…ダイオード、20…半導体装置、30…封止樹脂体、30a…一面、30b…裏面、30c、30d、30e、30f…側面、40…半導体素子、41…半導体基板、41a…一面、41b…裏面、42…エミッタ電極、43…コレクタ電極、44…パッド、50…配線部材、50a…対向面、50b…裏面、60…配線部材、60a…対向面、60b…裏面、70…導電スペーサ、70a、70b…対向面、70c、70d、70e、70f…側面、71…凹部、711…X方向延設部、712…Y方向延設部、72…区画壁、80…外部接続端子、81、82…主端子、83…信号端子、90…ボンディングワイヤ、91、92、93…はんだ、100…接続体、110…台座、111…スペーサ
DESCRIPTION OF
Claims (9)
前記第1主電極に電気的に接続された第1配線部材(50)と、
前記板厚方向において前記第1配線部材との間に前記半導体素子を挟むように配置され、前記第2主電極に電気的に接続された第2配線部材(60)と、
ボンディングワイヤ(100)を介して、前記パッドに電気的に接続された信号端子(83)と、
前記半導体素子と前記第1配線部材との間に介在する導電スペーサ(70)と、
前記第2配線部材と前記第2主電極との間、前記第1主電極と前記導電スペーサとの間、前記導電スペーサと前記第1配線部材との間にそれぞれ配置されたはんだ(91、92、93)と、
を備え、
前記導電スペーサは、前記半導体素子との対向面(70b)の一部に設けられ、前記対向面に連なる側面のうち、前記第1主電極と前記パッドとの並び方向において前記パッドと対向する部分を除く部分に開口する凹部(71)を有する、半導体装置。 A semiconductor element having a first main electrode (42) and a signal pad (44) on one surface (41a) and a second main electrode (43) on a back surface (41b) opposite to the one surface in a plate thickness direction. (40) and
a first wiring member (50) electrically connected to the first main electrode;
a second wiring member (60) disposed so as to sandwich the semiconductor element between itself and the first wiring member in the plate thickness direction and electrically connected to the second main electrode;
a signal terminal (83) electrically connected to the pad via a bonding wire (100);
a conductive spacer (70) interposed between the semiconductor element and the first wiring member;
Solders (91, 92) respectively arranged between the second wiring member and the second main electrode, between the first main electrode and the conductive spacer, and between the conductive spacer and the first wiring member , 93) and
with
The conductive spacer is provided on a part of the surface (70b) facing the semiconductor element, and the portion of the side surface contiguous to the facing surface that faces the pad in the direction in which the first main electrode and the pad are arranged. A semiconductor device having a recessed portion (71) that opens to a portion other than the portion.
前記凹部は、前記第2側面、前記第3側面、および前記第4側面の少なくともひとつに開口している、請求項1に記載の半導体装置。 The conductive spacer has a rectangular shape in a plan view from the plate thickness direction, and the side surface includes a first side surface (70d) including a portion facing the pad in the arrangement direction and the first side surface. having an opposite second side surface (70c), a third side surface (70e) continuous with the first side surface and the second side surface, and a fourth side surface (70f) opposite to the third side surface;
2. The semiconductor device according to claim 1, wherein said recess opens to at least one of said second side surface, said third side surface, and said fourth side surface.
前記第2側面における開口面積が、前記第3側面における開口面積および前記第4側面における開口面積のそれぞれよりも大きい、請求項3に記載の半導体装置。 the recess is open to the second side surface, the third side surface, and the fourth side surface;
4. The semiconductor device according to claim 3, wherein an opening area on said second side surface is larger than each of an opening area on said third side surface and an opening area on said fourth side surface.
前記第2配線部材と前記第2主電極との間、前記第1主電極と前記導電スペーサとの間、および前記導電スペーサにおける前記第1主電極とは反対側の面のそれぞれに溶融状態のはんだ(91、92、93)を配置し、前記第2配線部材、前記半導体素子、および前記導電スペーサが前記板厚方向に積層された接続体(100)を形成することと、
前記接続体をなす前記半導体素子の前記パッドと前記信号端子とを、ボンディングワイヤ(90)により接続することと、
前記ボンディングワイヤの接続後、前記第1配線部材と前記接続体とを積層配置してリフローを行うことで、前記導電スペーサと前記第1配線部材とを接続することと、
を備え、
前記半導体素子との対向面(70b)の一部に設けられ、前記対向面に連なる側面のうち、前記第1主電極と前記パッドとの並び方向において前記パッドと対向する部分を除く部分に開口する凹部(71)を備えた前記導電スペーサを準備する、半導体装置の製造方法。 A semiconductor element having a first main electrode (42) and a signal pad (44) on one surface (41a) and a second main electrode (43) on a back surface (41b) opposite to the one surface in a plate thickness direction. providing (40), a first wiring member (50), a second wiring member (60), a signal terminal (83), and a conductive spacer (70);
Between the second wiring member and the second main electrode, between the first main electrode and the conductive spacer, and on the surface of the conductive spacer on the side opposite to the first main electrode, molten metal is formed between each of the conductive spacers. disposing solders (91, 92, 93) to form a connecting body (100) in which the second wiring member, the semiconductor element, and the conductive spacer are laminated in the plate thickness direction;
connecting the pad of the semiconductor element forming the connection body and the signal terminal with a bonding wire (90);
connecting the conductive spacer and the first wiring member by stacking and arranging the first wiring member and the connecting body after connecting the bonding wire and performing reflow;
with
provided on a part of the surface (70b) facing the semiconductor element, and opening in a portion of the side surface contiguous to the facing surface, excluding the portion facing the pad in the direction in which the first main electrode and the pad are arranged; A method of manufacturing a semiconductor device, comprising providing said conductive spacer with a recess (71) for forming a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021192252A JP2023078915A (en) | 2021-11-26 | 2021-11-26 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021192252A JP2023078915A (en) | 2021-11-26 | 2021-11-26 | Semiconductor device and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023078915A true JP2023078915A (en) | 2023-06-07 |
Family
ID=86646099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021192252A Pending JP2023078915A (en) | 2021-11-26 | 2021-11-26 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023078915A (en) |
-
2021
- 2021-11-26 JP JP2021192252A patent/JP2023078915A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020184053A1 (en) | Semiconductor device | |
CN112582356A (en) | Semiconductor device with a plurality of transistors | |
WO2022024567A1 (en) | Semiconductor device | |
US20240258264A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2022152703A (en) | Semiconductor device | |
US20230040316A1 (en) | Semiconductor device and power converter | |
US20230016437A1 (en) | Semiconductor device | |
JP2023078915A (en) | Semiconductor device and manufacturing method thereof | |
JP7059970B2 (en) | Semiconductor device | |
JP7363682B2 (en) | semiconductor equipment | |
JP2023183160A (en) | Semiconductor device and manufacturing method thereof | |
US20240213123A1 (en) | Semiconductor device | |
WO2024062845A1 (en) | Semiconductor device | |
WO2024004683A1 (en) | Semiconductor device | |
US20240079383A1 (en) | Semiconductor device | |
WO2024048371A1 (en) | Semiconductor device | |
WO2023002795A1 (en) | Semiconductor device | |
WO2023166952A1 (en) | Semiconductor device | |
JP2023168060A (en) | Semiconductor device and manufacturing method thereof | |
WO2023058381A1 (en) | Power conversion device | |
WO2023100980A1 (en) | Semiconductor module, power conversion device, and method for producing power conversion device | |
JP2024006354A (en) | Semiconductor device | |
JP2024000845A (en) | Semiconductor device | |
JP2023170769A (en) | Semiconductor device | |
JP2024016733A (en) | Semiconductor device |