Nothing Special   »   [go: up one dir, main page]

JP2022540746A - エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ - Google Patents

エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ Download PDF

Info

Publication number
JP2022540746A
JP2022540746A JP2021568542A JP2021568542A JP2022540746A JP 2022540746 A JP2022540746 A JP 2022540746A JP 2021568542 A JP2021568542 A JP 2021568542A JP 2021568542 A JP2021568542 A JP 2021568542A JP 2022540746 A JP2022540746 A JP 2022540746A
Authority
JP
Japan
Prior art keywords
layer
active layer
gate
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021568542A
Other languages
English (en)
Inventor
ジャマール ラムダニ
Original Assignee
パワー・インテグレーションズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パワー・インテグレーションズ・インコーポレーテッド filed Critical パワー・インテグレーションズ・インコーポレーテッド
Publication of JP2022540746A publication Critical patent/JP2022540746A/ja
Priority to JP2024011376A priority Critical patent/JP2024042046A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L29/7786—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H01L29/2003—
    • H01L29/452—
    • H01L29/513—
    • H01L29/66462—
    • H01L29/4236—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ（ＨＥＭＴ）が本明細書において提示される。従来の障壁層に代えて分極スタックを使用することにより、低シート抵抗二次元電子気体を有効にするために、より薄い障壁層層（例えばより薄いＡｌＧａＮ層）が製造中に形成され得る。有益には、より薄い（すなわち１０ナノメートル未満の）障壁層が反応性イオンエッチング（ＲＩＥ）に誘起された表面損傷を軽減する。これは、ひいては、リセスゲートの形成を可能にする。更に、二重誘電体ゲートスタックが、漏れ電流を更に減らすために、および閾値未満の傾きを改善するために堆積させられ得る。【選択図】図１Ｄ

Description

[0001] 本発明は、高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）の製造に関し、より具体的には、窒化ガリウム（ＧａＮ）ベースのエンハンスメント型金属－絶縁体－半導体電界効果トランジスタに関する。
[0002] 窒化ガリウム（ＧａＮ）および他の広バンドギャップＩＩＩ族窒化物ベースの直接遷移半導体材料は高破壊電界を示し、高電流密度に役立つ。この点について、ＧａＮベースの半導体デバイスは電力および高周波用途においてシリコンベースの半導体デバイスの代わりとして活発に研究されている。例えば、ＧａＮ ＨＥＭＴは、同一の面積のシリコンパワー電界効果トランジスタに比べて低いオン抵抗率および高い絶縁破壊電圧を提供し得る。
[0003] パワー電界効果トランジスタ（ＦＥＴ：ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）は、エンハンスメント型またはデプレッション型であり得る。エンハンスメント型デバイスは、ゲートバイアスが印加されていないときに（すなわち、ゲート対ソースバイアスがゼロであるときに）電流を遮断する（すなわちオフである）トランジスタ（例えば電界効果トランジスタ）を表し得る。対照的に、デプレッション型デバイスは、ゲート対ソースバイアスがゼロであるときに電流を許容する（すなわちオンである）トランジスタを表し得る。
[0004] 更に、電力デバイス（例えば電力ＦＥＴ）のオン抵抗率は、抵抗にデバイス面積を乗じたものを表し得る。この手法により、オン抵抗率は、所望のオン抵抗値を実現するためにどの程度の半導体面積が必要とされ得るかに関連した性能指数を提供する。
[0005] エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ（ＨＥＭＴ）に対する非限定的かつ非網羅的な実施形態が以下の図を参照しながら説明されており、異なる図の中の同様の参照符号は、別段の指定がない限り同様の部分を示す。
[0006] 図１Ａは、本明細書における教示によるエンハンスメント型金属－絶縁体－半導体ＨＥＭＴの製造中における第１のデバイス断面を示す。 [0007] 図１Ｂは、本明細書における教示によるエンハンスメント型金属－絶縁体－半導体ＨＥＭＴの製造中における第２のデバイス断面を示す。 [0008] 図１Ｃは、本明細書における教示によるエンハンスメント型金属－絶縁体－半導体ＨＥＭＴの製造中における第３のデバイス断面を示す。 [0009] 図１Ｄは、図１Ｃのエンハンスメント型金属－絶縁体－半導体ＨＥＭＴの製造中における第４のデバイス断面を示す。 [0010] 図１Ｅは、図１Ｃのエンハンスメント型金属－絶縁体－半導体ＨＥＭＴを示す第５のデバイス断面を示す。 [0011] 図２Ａは、第１の実施形態によるエンハンスメント型金属－絶縁体－半導体ＨＥＭＴを製造するための工程フローを示す。 [0012] 図２Ｂは、第２の実施形態によるエンハンスメント型金属－絶縁体－半導体ＨＥＭＴを製造するための工程フローを示す。 [0013] 図２Ｃは、一実施形態による分極スタックを形成するための工程フローを示す。 [0014] 図２Ｄは、一実施形態によるリセスゲート（溝形ゲート、ｒｅｃｅｓｓｅｄ ｇａｔｅ）を形成するための工程フローを示す。 [0015] 図２Ｅは、一実施形態による二重誘電体を堆積させるための工程フローを示す。 [0016] 図３は、本明細書における教示により製造されたＨＥＭＴに対するゲート対ソース電圧に対するドレイン・ソース電流の伝達特性を示す。
[0017] 図面中の複数の図にわたり、対応する参照符号が対応するコンポーネントを示す。当業者は、図中の要素が簡潔かつ明確であるように描かれること、および、一定の縮尺で描かれるとは限らないことを理解する。例えば、図中の要素および層のうちの幾つかの寸法は、本明細書における教示の様々な実施形態をより理解しやすくするために他の要素より誇張される場合がある。更に、市販に適した実施形態において有用なまたは必要な、一般的だが良く理解される要素、層、および／または工程ステップは、多くの場合、エンハンスメント型金属－絶縁体－半導体ＨＥＭＴのこれらの様々な実施形態の図が見づらくならないように図示されていない。
[0018] 以下の説明では、エンハンスメント型金属－絶縁体－半導体ＨＥＭＴの十分な理解を提供するために多くの具体的な詳細事項が記載される。しかし、本明細書における教示を実施するために特定の詳細事項が使用されるとは限らないことが当業者に明らかである。他の例において、本開示を不明瞭にしないために、よく知られた材料または方法は詳細には説明されていない。
[0019] 本明細書中での、「一実施形態」、「実施形態」、「一例」、または「例」についての言及は、実施形態または例と関連して説明される特定の特徴、構造物、方法、処理、および／または特徴がエンハンスメント型金属－絶縁体－半導体ＨＥＭＴの少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書中の様々な場所における「一実施形態において」、「実施形態において」、「一例」、または「例」といった表現の使用は、すべてが同じ実施形態または例に関連するとは限らない。更に、特定の特徴、構造物、方法、工程、および／または特徴は、１つまたは複数の実施形態または例において任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされてもよい。加えて、本明細書とともに提供される図が当業者への説明を目的としていること、および図面が一定の縮尺で描かれるとは限らないことが理解される。
[0020] 本出願に関する文脈において、トランジスタが「オフ状態」または「オフ」であるとき、トランジスタは電流を遮断する、および／または実質的に電流を流さない。逆に、トランジスタが「オン状態」または「オン」であるとき、トランジスタは実質的に電流を流すことができる。例示として、トランジスタは、第１の端子であるドレインと第２の端子であるソースとの間において高電圧がサポートされるＮチャネル金属－酸化物－半導体（ＮＭＯＳ：Ｎ－ｃｈａｎｎｅｌ ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ（ＦＥＴ）を包含し得る。
[0021] 更に、本明細書全体において幾つかの専門用語が使用される。これらの用語は、本明細書で特に規定されない限り、または、それらの使用される文脈がそうではないと明示的に示唆しない限り、それらが属する技術分野におけるそれらの通常の意味をもつ。例えば、当業者は、シート抵抗（すなわち、シートロー（ｓｈｅｅｔ－ｒｈｏ））を認識し、抵抗率と区別し得る。更に、元素名および元素記号が本明細書を通して相互に置き換えて使用され得る（例えば、Ｓｉ対シリコン）が、両方が同じ意味をもつことに留意されなければならない。
[0022] 上述のように、エンハンスメント型デバイスは、制御電圧（例えばゲート対ソース電圧）が低い（例えば０ボルトである）とき電流を遮断するトランジスタを表し得る。多くの回路およびスイッチング用途において、回路機能を実現するためにエンハンスメント型トランジスタ（すなわちエンハンスメント型デバイス）を使用することが望ましい場合がある。例えば、電力用途では、多くの場合、スイッチ（すなわち電力スイッチ）としてパワートランジスタを使用することが望ましい。理想的には、パワートランジスタが、１つの状態（例えばゼロ制御電圧の状態）において電流を遮断し、および、第２の状態（例えば非ゼロの制御電圧の状態）において低いオン抵抗および低電力損失を伴って電流を提供する場合、パワートランジスタはスイッチとして動作し得る。
[0023] 更に、上述のように、ＧａＮベースのＨＥＭＴ（すなわち、ＧａＮ ＨＥＭＴ）は、同一の面積のシリコンパワー電界効果トランジスタに比べて高い絶縁破壊電圧を伴う、より低いオン抵抗率を提供し得る。したがって、ＧａＮ ＨＥＭＴは、シリコンパワーＦＥＴに対する望ましい代用物であり得る。
[0024] ＧａＮ ＨＥＭＴの一態様は、ＧａＮ層と障壁層との間の二次元電子気体の形成である。障壁層は、ＧａＮ層のバンドギャップより広いバンドギャップをもつ例えばアルミニウムガリウム窒化物（ＡｌＧａＮ）といった材料であり得、二次元電子気体の形成に対する１つの理由は固体物理学により説明され得、すなわち、障壁層（例えばＡｌＧａＮ層）とＧａＮ層との間に拡散接触電位差（すなわち接触電位差）が存在する。形成に対する別の理由は、結晶非対称性に起因した分極誘起電荷に関連し得る。
[0025] 現在の最新のＧａＮ ＨＥＭＴは、低損失低オン抵抗電力デバイスを実現するために１０ナノメートルより大きい厚さの障壁層（例えばＡｌＧａＮの障壁層）を必要とし得ることを研究が示している。１０ナノメートルより大きい厚さをもつ障壁層を使用することは、電力デバイス用途のために十分に低いシート抵抗をもつ二次元電子気体の形成を可能にし得る。
[0026] 現在の最新のエンハンスメント型ＧａＮ ＨＥＭＴはｐ－ＧａＮ ＨＥＭＴおよびリセスゲート金属－絶縁体－半導体ＨＥＭＴ（ＭＩＳＨＥＭＴ：ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＨＥＭＴ）を包含する。ｐ－ＧａＮ ＨＥＭＴは、閾値電圧をシフトさせるためにゲート領域にｐ－ＧａＮ層（すなわちｐ型層）を提供することにより製造され得る。リセスゲートＭＩＳＨＥＭＴはリセスゲート領域における二次元電子気体の形成を防ぐために、アルミニウムガリウム窒化物（ＡｌＧａＮ）の障壁層を除去する（すなわち、窪ませる）。
[0027] 残念ながら、ｐ－ＧａＮ ＨＥＭＴおよびリセスゲートＭＩＳＨＥＭＴは、デプレッション型ＧａＮ ＨＥＭＴのシート抵抗に比べて比較的高いシート抵抗に悩まされる。更に、リセスゲートＭＩＳＨＥＭＴの製造は、ゲート領域においてＧａＮ表面を露出させるために、少なくとも１０ナノメートルの必要な障壁層を通した（例えば、少なくとも１０ナノメートルのＡｌＧａＮ層を通した）反応性イオンエッチング（ＲＩＥ：ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）を必要とし得る。ＲＩＥ中における長期の露出は、表面損傷をもたらし、および信頼できないデバイス挙動をもたらし得る。例えば、表面損傷は、大きい漏れ電流をもたらし、悪い閾値未満の傾き特性（ｐｏｏｒ ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｌｏｐｅ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）をもたらし得る。
[0028] したがって、ｐ－ＧａＮ ＨＥＭＴおよびリセスゲートＭＩＳＨＥＭＴの欠点を解消するための、改善されたエンハンスメント型ＨＥＭＴおよびエンハンスメント型ＨＥＭＴ工程が必要とされる。
[0029] エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ（ＨＥＭＴ）が本明細書において提示されている。従来の障壁層に代えて分極スタックを使用することにより、より薄い障壁層（例えばより薄いＡｌＧａＮ層）が、低シート抵抗二次元電子気体を有効にするために製造中に形成され得る。有益には、より薄い（すなわち、１０ナノメートル未満の）障壁層は、反応性イオンエッチング（ＲＩＥ）に誘起された表面損傷を軽減する。これは、ひいては、リセスゲートの形成を可能にする。更に、二重誘電体ゲートスタックが、漏れ電流を更に減らすために、および、閾値未満の傾きを改善するために堆積させられ得る。
[0030] 図１Ａは、本明細書における教示によるエンハンスメント型金属－絶縁体－半導体ＨＥＭＴの製造中における第１のデバイス断面１００ａを示す。第１のデバイス断面１００ａは、基材１０２、バッファ層１０４、窒化ガリウム（ＧａＮ）活性層１０６、および分極スタック１１５を示す。分極スタック１１５は、アルミニウムガリウム窒化物（ＡｌＧａＮ）障壁層１０８および窒化ケイ素層１１０を含む。
[0031] 基材１０２のために利用可能な材料は、ＧａＮ、サファイア、炭化ケイ素（ＳｉＣ）、およびシリコン（Ｓｉ）を包含し得るがこれらに限定されない。基材１０２のための材料の選択は、材料コスト、材料の入手可能性、ＧａＮとの格子不整合、および／または熱伝導率に部分的に依存し得る。バッファ層１０４は、材料不整合（例えば格子不整合）に関連した問題のうちの幾つか（例えば転位および亀裂）を軽減するために基材１０２上に成長させられ得る。例えば、基材１０２は、＜１１１＞Ｓｉ（すなわち、結晶方位＜１１１＞をもつシリコンウエハ）を含み得、バッファ層１０４は、後続のＧａＮ活性層１０６と基材１０２との間をバッファリングするための、および後続のＧａＮ活性層１０６と基材１０２との間の材料品質を改善するためのＧａＮ、ＡｌＧａＮ、および／または窒化アルミニウム（ＡｌＮ）を含む層であり得る。更に、バッファ層１０４とＧａＮ活性層１０６とのうちの１つまたは複数は、エピタキシャル工程、例えば有機金属化学気相成長法（ＭＯＣＶＤ：ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）を使用して基材１０２から始まって成長させられ得る。
[0032] 分極スタック１１５は、厚さｄ１のＡｌＧａＮ障壁層１０８と厚さｄ２の窒化ケイ素層１１０とを備えるエピタキシャルフィルムであり得る。ＡｌＧａＮ障壁層１０８が従来の値未満の（例えば１０ナノメートル未満の）厚さｄ１をもつように、エピタキシャルフィルムが調節され得る。ＡｌＧａＮ障壁層１０８は、例えば、４ナノメートルから６ナノメートルの間の層厚ｄ１をもつ制御されたエピタキシャル成長速度（例えば１時間当たり２００ナノメートルの速度）を使用して成長させられ得る。組み合わせ（すなわち分極スタック１１５）がＡｌＧａＮ障壁層１０８とＧａＮ活性層１０６との間の界面において低シート抵抗二次元電子気体１０９の形成をもたらすように、窒化ケイ素層１１０がＡｌＧａＮ障壁層１０８上に形成され（例えば成長させられ）得る。例えば、窒化ケイ素層１１０は、ＡｌＧａＮ障壁層１０８とＧａＮ活性層１０６との間の圧電分極を有効にすることに適した厚さｄ２（例えば４０ナノメートル）をもつように、ＡｌＧａＮ障壁層１０８の成長の後にインサイチュ（ｉｎ－ｓｉｔｕ）で成長させられ得る。圧電分極は、低シート抵抗二次元電子気体１０９を有益に有効にし得る。更に、図１Ｃに関連して以下で説明されるように、ＡｌＧａＮ障壁層１０８は、反応性イオンエッチング（ＲＩＥ）に誘起された表面損傷を有益に軽減し得る厚さｄ１をもつ（例えば図１Ｃの表面界面１２２を参照されたい）。
[0033] 図１Ｂは、本明細書における教示によるエンハンスメント型金属－絶縁体－半導体ＨＥＭＴの製造中における第２のデバイス断面１００ｂを示す。第２のデバイス断面１００ｂは、ソースオーミック接点１０９Ｓ、ドレインオーミック接点１０９Ｄ、およびパッシベーション層１１２の形成後の更なる層を示す。ソースオーミック接点１０９Ｓおよびドレインオーミック接点１０９Ｄは、例えば、チタン、アルミニウム、窒化チタン、アルミニウム銅（Ｔｉ／Ａｌ／ＴｉＮ／ＡｌＣｕ）多層体といった多層合金を使用して形成され得る。後に、厚さｄ３のパッシベーション層１１２（例えば、１００および５０ナノメートル）が、プラズマエンハンスト化学蒸着（ＰＥＣＶＤ：ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）を使用して形成され得る。１つの実施形態において、パッシベーション層１１２は、下方にある分極スタック１１５を有益に強化し得る窒化ケイ素を含み得る。例えば、パッシベーション層１１２がＰＥＣＶＤ窒化ケイ素層である場合、パッシベーション層１１２は、窒化ケイ素層１１０に起因してその上方における圧電分極を強化し（例えば増加させ）得る。それに応答して、二次元電子気体１０９のシート抵抗は、有益に低下し（すなわち改善し）得る。
[0034] 図１Ｃは、本明細書における教示によるエンハンスメント型金属－絶縁体－半導体ＨＥＭＴの製造中における第３のデバイス断面１００ｃを示す。第３のデバイス断面１００ｃは、リセスゲート領域１２３、ソース金属層１１１Ｓ、およびドレイン金属層１１１Ｄの形成の後の更なる層を示す。ソース金属層１１１Ｓおよびドレイン金属層１１１Ｄは、ソースオーミック接点１０９Ｓおよびドレインオーミック接点１０９Ｄとの低抵抗電気接続体をそれぞれ形成するために、アルミニウムおよび／またはチタンを包含するがこれらに限定されない合金を含み得る。
[0035] 更に、第３のデバイス断面１００ｃは、窒化アルミニウム（ＡｌＮ）層１１３および酸化アルミニウム層（Ａｌ２Ｏ３）層１１４を示す。リセスゲート領域１２３を形成することにおいて、ＡｌＮ層１１３は、ＧａＮ窒化物層１０６とＡｌＮ層１１３との間の表面界面１２２におけるダングリングボンドを減らすことにより、デバイス特性を有益に改善し得る（例えば、界面トラップを小さくし得る）。図１Ｄに関連して以下で更に詳しく説明されるように、後続の酸化アルミニウム層１１４は、エンハンスメント型動作に適したゲート誘電体を有益に提供し得る。
[0036] 図１Ｄは、図１Ｃのエンハンスメント型金属－絶縁体－半導体ＨＥＭＴの製造中における第４のデバイス断面１００ｄを示す。第４のデバイス断面１００ｄは、第３のデバイス断面１００ｃのリセスゲート領域１２３を示し、二重誘電体１２１を更に示す。ソース金属層１１１Ｓ、ドレイン金属層１１１Ｄ、ソースオーミック接点１０９Ｓ、ドレインオーミック接点１０９Ｄ、バッファ層１０４、および基材１０２を含む近接した層およびデバイス領域は、リセスゲート領域１２３および二重誘電体１２１の説明を円滑化するために第４のデバイス断面１００ｄから省略されている。
[0037] リセスゲート領域１２３は、二重誘電体１２１、表面界面１２２、およびゲート接点１１６を含む。幾つかの実施形態において、ゲート接点１１６は、ソース金属層１１１Ｓおよびドレイン金属層１１１Ｄと同時に堆積させられ得、更に、ゲート接点１１６は、アルミニウムおよび／またはチタンを包含する金属合金であり得る。
[0038] 動作中、ゲート接点１１６は、ドレイン金属層１１１Ｄとソース金属層１１１Ｓとの間のドレイン・ソース電流を制御し得るゲート電圧（例えばゲート対ソース電圧）を受信し得る。ゼロゲート電圧状態および／または平衡状態のもとで、リセスゲート領域１２３は、表面界面１２２の近傍において二次元電子気体１０９の空乏化（ｄｅｐｌｅｔｉｏｎ）（すなわち除去）をもたらし得る。この手法により、リセスゲート領域１２３は、ゲート電圧（例えばゲート対ソース電圧）がゼロであるとき、電流（すなわちドレイン・ソース電流）の流れを遮断するように構成され得る。この概念の更なる例として、図１Ｄは、表面界面１２２の近傍における二次元電子気体１０９の空乏化（例えば欠如）を示す。
[0039] 更に、図１Ｄに示されているように、二重誘電体１２１は、ＡｌＮ層１１３と酸化アルミニウム層１１４とを備え得る。ＡｌＮ層１１３は、表面界面１２２における界面トラップおよび表面準位を低減することにより低欠陥表面界面１２２を生成することに適した厚さｄ４（例えば４から８ナノメートル）をもち得る。酸化アルミニウム層１１４は、少なくとも３ボルトのゲート電圧に信頼性高く耐えることに適した誘電体強度（例えば１０メガボルト毎センチメートルから１２メガボルト毎センチメートル）を伴って厚さｄ５（例えば５ナノメートルから１５ナノメートル）をもち得る。したがって、二重誘電体１２１は、ゲート接点１１６（例えば金属）とＧａＮ活性層１０６（例えば半導体）との間の「絶縁体」として機能し得、二重誘電体１２１は、金属－絶縁体－半導体ＨＥＭＴがエンハンスメント型として動作するような合計の厚さ（例えば、合計の厚さｄ４＋ｄ５）をもち得る。
[0040] 図１Ｅは、図１Ｃのエンハンスメント型金属－絶縁体－半導体ＨＥＭＴを示す第５のデバイス断面１００ｅを示す。第５のデバイス断面１００ｅがソース金属層１１１Ｓ、ゲート接点１１６、およびドレイン金属層１１１Ｄによりソース、ゲート、およびドレインの形成を示すことを除いて、第５のデバイス断面１００ｅは第４のデバイス断面１００ｄと同様である。更に、第５のデバイス断面１００ｅは、チャネル長ＬＣＨ、ソース・ゲート接点距離ＬＳ、およびドレイン・ゲート接点距離ＬＤを示す。半導体デバイス物理学によると、エンハンスメント型金属－絶縁体－半導体ＨＥＭＴの「オン」状態および「オフ」状態は、チャネル長ＬＣＨ（例えば２マイクロメートル）、ソース・ゲート接点距離ＬＳ、およびドレイン・ゲート接点距離ＬＤを包含するパラメータに依存し得る。当業者が理解し得るように、チャネル長ＬＣＨ、ソース・ゲート接点距離ＬＳ、およびドレイン・ゲート接点距離ＬＤの値は、リソグラフィー（すなわち臨界寸法（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ））により、および更には、所望の電気的特性（例えばドレイン対ソース絶縁破壊電圧）により少なくとも部分的に決定され得る。
[0041] したがって、断面１００ｅにより、および更には断面１００ａ～ｄにより示されたデバイス構造は限定するものとみなされてはならない。例えば、断面１００ｅは、電力デバイスの製造のために繰り返され得る単位セルの一部を示し得る。当業者が理解し得るように、断面１００ｅは、電力デバイスのオン抵抗率を部分的に決定し得るピッチおよび関連する「セル」エリアをもち得る。更に、断面１００ｅ、および断面１００ａ～ｄは、より多くの層またはより少ない層を含み得る。例えば、更なるパッシベーションおよび／または金属化層（例えばフィールドプレート）が存在し得る。
[0042] 断面１００ａ～ｅに従って形成された金属－絶縁体－半導体ＨＥＭＴの特性は、デバイス特性の測定を含み得る。デバイス特性は、例えばゲート電圧の関数としてのドレイン・ソース電流といった伝達関連性を包含してもよいがこれらに限定されない。時間および温度の関数としてのデバイスロバスト性および安定性（例えば繰り返し可能性）を分類するために、信頼性パラメータが測定されてもよい。例えば、デバイスロバスト性の尺度は、時間依存絶縁破壊（ＴＤＤＢ：ｔｉｍｅ－ｄｅｐｅｎｄｅｎｔ ｄｉｅｌｅｃｔｒｉｃ ｂｒｅａｋｄｏｗｎ）を包含し得る。
[0043] 上述のように、リセスゲート領域１２３およびゲート接点１１６（すなわちゲート）は、ゲート電圧を受信するように構成された制御端子として機能し得る。デバイス動作中、表面界面１２２の近傍におけるチャネルを調節するために、ゲート電圧がゲート接点１１６に印加され得、この手法により、ゲート電圧は、ドレイン（すなわちドレイン金属層１１１Ｄ）とソース（すなわちソース金属層１１１Ｓ）との間のドレイン・ソース電流を制御し得る。図２Ａから図２Ｅの説明において以下で説明されるように、（例えば、第１の断面１００ａ～第５の断面１００ｅにより示される）エンハンスメント型金属－絶縁体－半導体ＨＥＭＴを製造するための工程ステップは、デプレッション型（すなわちノーマリー「オン」）金属－絶縁体－半導体ＨＥＭＴのデバイス特性にふさわしいデバイス特性（例えばオン抵抗率）のために役立ち得る。
[0044] 図２Ａは、第１の実施形態によるエンハンスメント型金属－絶縁体－半導体ＨＥＭＴを製造するための工程フロー２００を示す。ステップ２０２は、ＧａＮを成長させることによりＧａＮ活性層１０６を形成することに対応し得る。例えば、ＧａＮ活性層１０６が、有機金属化学気相成長法（ＭＯＣＶＤ）とも呼ばれる化学蒸着（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）エピタキシーを使用して成長させられ得る。代替的に、ＧａＮ活性層１０６は、分子線エピタキシー（ＭＢＥ：ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）を使用して成長させられてもよい。幾つかの実施形態において、ＧａＮ活性層１０６は、１マイクロメートルから５マイクロメートルの間の厚さをもつように形成され得る。
[0045] ステップ２０４は、ＧａＮ活性層１０６に厚さｄ１のＡｌＧａＮ障壁層１０８を形成することに対応し得る。ＡｌＧａＮ障壁層１０８は活性層とも呼ばれ得、本明細書における教示によると、ＡｌＧａＮ障壁層１０６は、従来の厚さ未満（例えば１０ナノメートル未満）の厚さｄ１をもつように成長させられ得る。例えば、ステップ２０４において、層厚ｄ１が４ナノメートルから６ナノメートルの間である（例えば５ナノメートルである）ように、ＡｌＧａＮ障壁層１０８がＭＯＣＶＤおよび／またはＭＢＥを使用して成長させられ得る。化合物半導体製造原理によると、４ナノメートルから６ナノメートルの間の層厚は、低シート抵抗二次元電子気体の形成を妨げ得、および／または、適さない値（例えば、１０００オーム／スクエアより大きい値）にシート抵抗を高める。本明細書における教示によると、次のステップ２０６が、厚さｄ２（例えば４０ナノメートル）をもつ窒化ケイ素層１１０を形成することにより、高シート抵抗の上述の問題を軽減し得る。
[0046] ステップ２０６において、窒化ケイ素層１１０が更にＭＯＣＶＤを使用して堆積させられ得る。例えば、窒化ケイ素層１１０は、ステップ２０４の後にインサイチュで堆積させられ得る。代替的に、窒化ケイ素層１１０は、イクサイチュ（ｅｘ－ｓｉｔｕ）で堆積させられ得る。ステップ２０４とステップ２０６との組み合わせは、圧電分極のおかげによる低シート抵抗二次元電子気体１０９の形成に役立ち得る分極スタック１１５の形成をもたらし得る。例えば、実験データが、ステップ２０４およびステップ２０６により形成された分極スタック１１５が、約６００オーム／スクエアのシートロー（すなわちシート抵抗）をもつ二次元電子気体１０９の形成をもたらし得ることを示している。
[0047] １つの実施形態において、目標値のシート抵抗が測定されるまで、ステップ２０６が実施され得る。例えば、ステップ２０６における窒化ケイ素層１１０の成長中、二次元電子気体１０９に起因したシート抵抗がインサイチュで測定され得、したがって、目標シート抵抗値（例えば６００オーム／スクエア）に到達したとき、ステップ２０６が終了とされ得る。
[0048] 代替的に、厚さｄ１および厚さｄ２を変えた実験計画法に基づく実験データが、ステップ２０４およびステップ２０６に対する工程レシピを特定するために使用され得る。例えば、層厚に対する二次元電子気体１０９のシート抵抗の実験データが、目標厚さ値（すなわち、厚さｄ１および厚さｄ２の目標値）に関するガイダンスを提供するために使用されてもよい。実験は工程レシピを示し得、この工程レシピにより、ステップ２０４中に、５ナノメートルに対して許容値をプラスまたはマイナスしたものに等しい厚さｄ１をもつＡｌＧａＮ障壁層１０８が成長させられ、更に、ステップ２０４中に、レシピは、１２００オーム／スクエアから１５００オーム／スクエアの間のステップ２０４の目標シート抵抗（すなわち二次元電子気体シート抵抗）を示し得る。次に、ステップ２０６の目標シート抵抗が６００オーム／スクエアに許容値をプラスまたはマイナスしたものまで小さくなるように、窒化ケイ素層１１０が厚さｄ２（例えば４０ナノメートルに対して許容値をプラスまたはマイナスしたもの）までインサイチュで堆積させられるように、ステップ２０６中に工程レシピが調整され得る。
[0049] 次のステップ２０８において、ソースオーミック接点１０９Ｓおよびドレインオーミック接点１０９Ｄが形成され得る。例えば、上述のように、ソースオーミック接点１０９Ｓおよびドレインオーミック接点１０９Ｄが、例えば、チタン、アルミニウム、窒化チタン、アルミニウム銅（Ｔｉ／Ａｌ／ＴｉＮ／ＡｌＣｕ）多層体といった多層合金を使用して形成され得る。
[0050] ステップ２１０において、厚さｄ３のパッシベーション層１１２が形成される。パッシベーション層１１２は、プラズマエンハンスト化学蒸着（ＰＥＣＶＤ）工程レシピを使用して堆積させられた窒化ケイ素パッシベーション層であり得る。窒化ケイ素を含むパッシベーション層１１２を使用することは、二次元電子気体１０９のシート抵抗を有益に改善し得る。例えば、実験データによると、パッシベーション層１１２が窒化ケイ素を含み、１５０ナノメートルの厚さをもつ場合、シート抵抗は、その初期値（例えば６００オーム／スクエア）から、（例えば４００オーム／スクエアから５００オーム／スクエアの間の）改善された値まで有益に低下し得る。当業者が理解し得るように、５００オーム／スクエア未満の値は、デプレッション型金属－絶縁体－半導体ＨＥＭＴにおいて測定されるシート抵抗にふさわしいものであり得る。
[0051] 後続のステップ２１２およびステップ２１４は、ゲートビア（すなわちリセスゲート領域１２３）のエッチングに関連したエッチングステップに対応し得る。パッシベーション層１１２が窒化ケイ素を含む場合、ステップ２１２は、界面１２２の上方における窒化ケイ素（すなわちパッシベーション層１１２および窒化ケイ素層１１０）をエッチングするためにＲＩＥ工程を使用することを表し得る。例えば、ステップ２１２に対するレシピは、マスキングするステップ（例えば、リセスゲート領域を規定するためのリソグラフィーステップ）と、次に、フッ素ベースのプラズマ化学作用を使用して窒化ケイ素を選択的にエッチングすることとを含み得る。ステップ２１４に対するレシピは、界面１２２の上方における残りのＡｌＧａＮ障壁層１０８を選択的にエッチングすることを含み得る。界面１２２の上方におけるＡｌＧａＮ障壁層１０８は、塩素ベースのプラズマ化学作用を使用してＲＩＥを使用することによりエッチングされ得る。したがって、ステップ２１２からステップ２１４までの遷移は、フッ素ベースのプラズマを使用することから、例えば三塩化ホウ素（ＢＣＬ３）といった塩素ベースのプラズマを使用することへの切り替えを含み得る。
[0052] ステップ２１４に対するレシピは、ＡｌＧａＮ障壁層の完全な除去を確実なものとするためにＡｌＧａＮ障壁層１０８をオーバーエッチングすることを更に含み得る。したがって、ステップ２１４は、塩素ベースのプラズマを使用して厚さｄ１（すなわちＡｌＧａＮ障壁層１０８の厚さｄ１）より大きくオーバーエッチングすることを含み得る。例えば、厚さｄ１が４ナノメートルから６ナノメートルである場合、ステップ２１４は、少なくとも１０ナノメートルぶんエッチングすることを必要とし得る。本明細書における教示によると、ステップ２１４は、より小さい反応性イオンエッチング（ＲＩＥ）パワーおよびより小さいエッチング速度（例えば１０ナノメートル毎分以下の速度）を使用して、ＡｌＧａＮ障壁層１０８を通してエッチングするように調整され得る。有益には、より小さいＲＩＥパワーを使用することは、表面界面１２２におけるエッチング／イオンに誘起された損傷を軽減し得る。
[0053] 次のステップ２１６およびステップ２０８は、二重誘電体ゲートスタック（すなわち二重誘電体１２１）を形成することに対応し得る。ステップ２１６は、厚さｄ４の窒化アルミニウム層１１３を形成するための窒化アルミニウム（ＡｌＮ）の堆積に対応し得る。例えば、窒化アルミニウムは、ＧａＮ活性層１０６との界面１２２を生成するために、原子層堆積（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程を使用して堆積させられ得る。したがって、窒化アルミニウム層１１３は、４ナノメートルから８ナノメートルの間の厚さｄ４をもつように堆積させられ得る。窒化アルミニウム層１１３は、連続的な非ダングリングボンドを確実なものとすることにより界面１２２における界面準位を有益に低減し得る。ステップ２１８は、厚さｄ５（例えば５ナノメートルから１５ナノメートル）の酸化アルミニウム層１１４を形成するための後続の酸化アルミニウムの堆積に対応し得る。酸化アルミニウム層１１４は、ステップ２１８において窒素前駆体から酸素前駆体に切り替えることによりインサイチュでＡＬＤ工程を使用して堆積させられてもよい。厚さｄ５は、閾値電圧（例えばゲート対ソース閾値電圧）を確実なものとするように、および、最大ゲート電圧（例えば５ボルトの最大値）を確実なものとするように選択され得る。
[0054] 次に、ステップ２２０は、ゲート接点１１６を形成することに対応し得る。上述のように、ゲート接点１１６は、アルミニウムおよび／またはチタンを包含するがこれらに限定されない金属合金であってもよい。当業者が理解し得るように、リソグラフィーに関連したものを含む更なる工程ステップ、および更なるパッシベーションおよび／または金属化体をパターン形成することに関連した後続のステップが存在してもよい。例えば、高電圧動作のためのフィールドプレートをパターン形成するための、および／または堆積させるための後続の工程ステップが存在してもよい。
[0055] 図２Ｂは、第２の実施形態によるエンハンスメント型金属－絶縁体－半導体ＨＥＭＴを製造するための工程フロー２２０を示す。ステップ２２２は、第１の活性層（例えばＧａＮ活性層１０６）を形成することを表し得る。第１の活性層は、ＭＯＣＶＤを使用して形成された（例えば成長させられた）エピタキシャル層であり得る。本明細書における教示によると、次のステップ２２４は、低パワーエッチング（例えば反応性イオンエッチング）に適した、および低抵抗二次元電子気体（例えば二次元電子気体１０９）を生成するために調整された分極スタック（例えば分極スタック１１５）を形成することを表し得る。ステップ２２７は、オーミック接点（例えばソースオーミック接点１０９Ｓおよびドレインオーミック接点１０９Ｄ）を形成することを表し得る。ステップ２２８は、厚さｄ３（例えば１５０ナノメートル）のパッシベーション層（例えばパッシベーション層１１２）を形成することを表し得る。パッシベーション層１１２は窒化ケイ素を含み得、ＰＥＣＶＤにより形成され得る。ステップ２３０は、リセスゲート（例えばリセスゲート領域１２３）を形成することを表し得る。
[0056] 図２Ｃは、ステップ２２４の実施形態による分極スタック１１５を形成するための工程フローを示す。ステップ２２５は、第１の活性層上に厚さｄ１の第２の活性層（例えばＡｌＧａＮ障壁層１０８）を形成することを表し得る。本明細書における教示によると、第２の活性層は、従来の値より薄い（例えば１０ナノメートルより薄い）ものであり得、第２の活性層は、更に、ＭＯＣＶＤを使用して形成された（例えば成長させられた）エピタキシャル層であり得る。例えば、１つの実施形態において第２の活性層は、４ナノメートルから６ナノメートルの厚さｄ１をもつＡｌＧａＮ障壁層１０８であり得、このことが、１０００オーム／スクエアより大きい、高い測定されたシート抵抗をもたらし得る。
[0057] ステップ２２６は、第２の活性層上に厚さｄ２の第１の誘電体層（例えば窒化ケイ素層１１０）を形成することを表し得る。更に、本明細書における教示によると、第１の誘電体層は、第２の活性層と組み合わされて、低シート抵抗二次元電子気体１０９を生成することに適した分極スタック１１５を形成し得る。ステップ２２６において、第１の誘電体層はステップ２２５の後にインサイチュで成長させられてもよく、代替的に、第１の誘電体層はイクサイチュで成長させられてもよい。例えば、１つの実施形態において第１の誘電体層は、４０ナノメートルに実質的に等しい厚さｄ２の窒化ケイ素層１１０であり得る。第２の活性層を伴う第１の誘電体層は圧電分極を生み出し得、以て、６５０オーム／スクエア未満の値または６５０オーム／スクエアに実質的に等しい値までシート抵抗（すなわち二次元電子気体１０９のシート抵抗）を下げる。
[0058] 図２Ｄは、ステップ２３０の実施形態によるリセスゲート（例えばリセスゲート領域１２３）を形成するための工程フローを示す。ステップ２３２は、ゲートビア開口をエッチングすることを表し得る。マスキングするステップおよびフォトリソグラフィーに加えて、ステップ２３２は、反応性イオンエッチング（ＲＩＥ）工程を使用することを含み得る。例えば、パッシベーション層１１２および第１の誘電体層（例えば窒化ケイ素層１１０）が窒化ケイ素を含む場合、ステップ２３２は、まず、窒化ケイ素を通してエッチングするためにフッ素ベースのプラズマ化学作用を使用することを表し得る。更に、第２の活性層がＡｌＧａＮ（例えばＡｌＧａＮ障壁層１０８）を含む場合、ステップ２３２は、ＡｌＧａＮをエッチングする、および／またはオーバーエッチングするために、フッ素ベースのプラズマ化学作用から塩素ベースの化学作用に切り替えることを更に表し得る。本明細書における教示によると、より薄い第２の活性層（例えば厚さｄ１のＡｌＧａＮ障壁層１０８）に対するエッチング工程（例えばＲＩＥ工程）は、より小さいパワー（例えば、より小さいエッチング速度）を有益に可能にし得る。これは、ひいては、第１の活性層（例えばＧａＮ活性層１０６）の、エッチングに誘起された表面損傷を減らし得る。ステップ２３４は、二重誘電体を堆積させることを表し、本明細書における教示によると、二重誘電体は、界面（例えば表面界面１２２）における連続的な非ダングリングボンドを確実なものとするために堆積させられ得る。ステップ２３７は、ゲート接点（例えばゲート接点１１６）を堆積させることを表し得る。
[0059] 図２Ｅは、ステップ２３４の実施形態による二重誘電体を堆積させるための工程フローを示す。ステップ２３５は、原子層堆積（ＡＬＤ）を使用して厚さｄ３の窒化アルミニウム層１１３を堆積させることに対応し得る。ステップ２３６は、次にＡＬＤを使用して厚さｄ４の窒化アルミニウム層１１４を堆積させることを表し得る。
[0060] 図３は、本明細書における教示により製造されたＨＥＭＴに対する、ゲート対ソース電圧ＶＧＳに対するドレイン・ソース電流ＩＤＳの伝達特性３０１～３０５を示す。伝達特性３０１～３０５は、ウエハ平面に対するウエハ中心、ウエハイースト（ｗａｆｅｒ ｅａｓｔ）、ウエハノース（ｗａｆｅｒ ｎｏｒｔｈ）、ウエハサウス（ｗａｆｅｒ ｓｏｕｔｈ）、およびウエハウェスト（ｗａｆｅｒ ｗｅｓｔ）に対応したウエハ位置において、サンプルＨＥＭＴにおいて測定されている。更に、測定結果は、１ボルトという印加されたドレイン・ソース電圧ＶＤＳに対応しており、ドレイン・ソース電流ＩＤＳは、負の３ボルトから正の３ボルトまでのゲート対ソース電圧ＶＧＳに対して、対数目盛りにプロットされている。
[0061] 伝達特性３０１～３０５の各々に示されているように、サンプルＨＥＭＴセルは、低い漏れを伴ってエンハンスメント型として動作する。例えば、ゲート対ソース電圧ＶＧＳがゼロである場合、ドレイン・ソース電流ＩＤＳは、ナノアンペア（すなわち、１Ｅ－０９アンペア）程度またはナノアンペア未満の大きさをもつ。更に、ドレイン・ソース電流ＩＤＳが１マイクロアンペア（すなわち、１Ｅ－０６アンペア）に等しいときに測定されたゲート対ソース電圧ＶＧＳとして規定された１マイクロアンペア閾値電圧は、１ボルトより大きい。
[0062] 本明細書において提示されているように、本教示の一態様は、エンハンスメント型半導体デバイス（すなわち、エンハンスメント型金属－絶縁体－半導体ＨＥＭＴ）である。エンハンスメント型半導体デバイスは、第１の活性層（例えばＧａＮ活性層１０６）、ゲートスタック（例えば二重誘電体１２１）、および分極スタック（例えば分極スタック１１５）を備える。ゲートスタックは、第１の活性層上に位置する窒化アルミニウム（ＡｌＮ）層（例えば窒化アルミニウム層１１３）を備える。分極スタックは、第２の活性層（例えばＡｌＧａＮ障壁層１０８）と第１の誘電体層（例えば窒化ケイ素層１１０）とを備える。第２の活性層は１０ナノメートル未満の厚さ（例えば厚さｄ１）をもち、第１の活性層上に位置している。第１の誘電体層は、圧電分極を有効にするために第２の活性層上に位置している。二次元電子気体（例えば二次元電子気体１０９）は、圧電分極により第１の活性層と分極スタックとの間に形成される。
[0063] 別の一態様において、半導体デバイスを製造する方法は、基材（例えば基材１０２）上に第１の活性層（例えば、ステップ２２２に従ったＧａＮ活性層１０６）を形成することと、分極スタック（例えば、ステップ２２４に従った分極スタック１１５）を形成することと、第１の活性層に対するオーミック接点（例えば、ステップ２２７に従ったソースオーミック接点１０９Ｓおよびドレインオーミック接点１０９Ｄ）を形成することと、パッシベーション層（例えばステップ２２８に従ったパッシベーション層１１２）を堆積させることと、リセスゲート（例えば、ステップ２３０に従ったリセスゲート領域１２３）を形成することとを含む。分極スタックは、第１の活性層上に第２の活性層（例えば、ステップ２２５に従ったＡｌＧａＮ障壁層１０８）を形成することにより、および、第２の活性層上に第１の誘電体層（例えば、ステップ２２６に従った窒化ケイ素層１１０）を形成することにより形成される。第２の活性層は、１０ナノメートル未満（例えば、４ナノメートルから６ナノメートル）の厚さをもち、第１の誘電体層は、圧電分極を有効にするために形成される。二次元電子気体は、第１の活性層と第２の活性層との間に形成される。オーミック接点は、ソースオーミック接点（例えばソースオーミック接点１０９Ｓ）とドレインオーミック接点（例えばドレインオーミック接点１０９Ｄ）とを備える。リセスゲートはゲートビア開口をエッチングすること（例えばステップ２３２）と、二重誘電体を堆積させること（例えばステップ２３４）と、ゲート接点を堆積させること（例えばステップ２３７）とにより形成される。ゲートビア開口は、第１の活性層を露出させるためにエッチング（例えばオーバーエッチング）され得、二重誘電体は、窒化アルミニウム（ＡｌＮ）（例えば窒化アルミニウム層１１３）を含み得る。
[0064] 本開示の示される例の上述の説明は、要約で説明される事項を含め、網羅的であることを意図したものではなく、開示される形態そのものへの限定であることを意図したものでもない。エンハンスメント型金属－絶縁体－半導体ＨＥＭＴの特定の実施形態および製造ステップが本明細書において例示を目的として説明されているが、本開示のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、特定の例示的な工程レシピおよびデバイス断面が説明のために提示されており、より多くのステップまたはより少ないステップを含む他の工程レシピが、本明細書の教示に従って他の実施形態および例において他の値も使用され得ることが理解される。

Claims (24)

  1. エンハンスメント型半導体デバイスであって、前記エンハンスメント型半導体デバイスが、
    第１の活性層と、
    ゲートスタックと、
    分極スタックと、
    を備え、
    前記ゲートスタックが、４ナノメートルから８ナノメートルの間の厚さをもった、および、原子層堆積工程を使用して前記第１の活性層上に堆積させられた窒化アルミニウム層を備え、
    前記分極スタックが、
    １０ナノメートル未満の厚さをもった、および、前記第１の活性層上に位置する第２の活性層と、
    圧電分極を有効にするために前記第２の活性層上に位置する第１の誘電体層と、
    を備え、
    二次元電子気体が、前記圧電分極により前記第１の活性層と前記分極スタックとの間に形成される、
    エンハンスメント型半導体デバイス。
  2. 厚さが、４ナノメートルから６ナノメートルの間である、
    請求項１に記載のエンハンスメント型半導体デバイス。
  3. 前記第１の活性層が、窒化ガリウム（ＧａＮ）を含む、
    請求項１に記載のエンハンスメント型半導体デバイス。
  4. 前記第２の活性層が、アルミニウムガリウム窒化物（ＡｌＧａＮ）を含む、
    請求項１に記載のエンハンスメント型半導体デバイス。
  5. 前記第１の誘電体層が、窒化ケイ素を含む、
    請求項１に記載のエンハンスメント型半導体デバイス。
  6. 前記第１の誘電体層上に位置するパッシベーション層を備える、
    請求項１に記載のエンハンスメント型半導体デバイス。
  7. 前記パッシベーション層が、窒化ケイ素を含む、
    請求項６に記載のエンハンスメント型半導体デバイス。
  8. ソースオーミック接点を介して前記二次元電子気体に電気的に接続されたソース金属層を備えるソースと、
    ドレインオーミック接点を介して前記二次元電子気体に電気的に接続されたドレイン金属層を備えるドレインと、
    を備える、請求項１に記載のエンハンスメント型半導体デバイス。
  9. 前記ゲートスタックが、前記窒化アルミニウム層上に位置する酸化アルミニウム層を備える、
    請求項８に記載のエンハンスメント型半導体デバイス。
  10. 前記ソースと前記ドレインとの間において前記酸化アルミニウム層の上方に形成されたゲート電極を備えるゲートを備える、
    請求項９に記載のエンハンスメント型半導体デバイス。
  11. 前記ゲートが、前記ソースと前記ドレインとの間にあるリセス型である、
    請求項１０に記載のエンハンスメント型半導体デバイス。
  12. 半導体デバイスを製造する方法であって、前記方法が、
    基材上に第１の活性層を形成することと、
    分極スタックを形成することと、
    を含み、
    前記分極スタックを形成することが、
    前記第１の活性層上に第２の活性層を成長させることであって、前記第２の活性層が、１０ナノメートル未満の厚さをもつ、前記第２の活性層を成長させることと、
    圧電分極を有効にするために前記第２の活性層上に第１の誘電体層を形成することであって、前記圧電分極により、二次元電子気体が前記第１の活性層と前記第２の活性層との間に形成される、前記第１の誘電体層を形成することと、
    を含み、
    前記方法が、
    オーミック接点を形成することであって、前記オーミック接点が、ソースオーミック接点とドレインオーミック接点とを含む、前記オーミック接点を形成することと、
    パッシベーション層を堆積させることと、
    リセスゲートを形成することと、
    を含み、
    前記リセスゲートを形成することが、
    前記第１の活性層を露出させるためにゲートビア開口をエッチングすることと、
    原子層堆積工程を使用して二重誘電体を堆積させることであって、前記二重誘電体が、４ナノメートルから８ナノメートルの窒化アルミニウム層を備える、前記二重誘電体を堆積させることと、
    ゲート接点を堆積させることと、
    を含む、
    方法。
  13. 前記パッシベーション層を堆積させることが、窒化ケイ素パッシベーション層を堆積させることを含む、
    請求項１２に記載の前記方法。
  14. 前記基材上に前記第１の活性層を形成することが、
    窒化ガリウムバッファ層を形成することと、
    前記窒化ガリウムバッファ層上に前記第１の活性層を形成することであって、前記第１の活性層が、窒化ガリウム（ＧａＮ）を含む、前記第１の活性層を形成することと、
    を含む、
    請求項１３に記載の前記方法。
  15. 前記第１の活性層上に前記第２の活性層を成長させることが、
    前記第２の活性層を成長させることであって、前記第２の活性層が、アルミニウムガリウム窒化物（ＡｌＧａＮ）を含む、前記第２の活性層を成長させること、
    を含む、
    請求項１４に記載の前記方法。
  16. 前記第２の活性層が、４ナノメートルから６ナノメートルの間の厚さをもつ、
    請求項１５に記載の前記方法。
  17. 前記第２の活性層上に前記第１の誘電体層を形成することが、
    前記第２の活性層とインサイチュで前記第１の誘電体層を成長させることであって、前記第１の誘電体層が、窒化ケイ素を含む、前記第１の誘電体層を成長させること、
    を含む、
    請求項１５に記載の前記方法。
  18. 前記分極スタックを成長させることが、
    前記圧電分極を有効にするために前記第２の活性層とインサイチュで前記第１の誘電体層を成長させることであって、前記圧電分極による前記二次元電子気体に起因したシート抵抗が、６００オーム／スクエア以下である、前記第１の誘電体層を成長させること、
    を含む、
    請求項１７に記載の前記方法。
  19. 前記第２の活性層上に前記第１の誘電体層を形成することが、
    前記第２の活性層とイクサイチュで前記第１の誘電体層を成長させることであって、前記第１の誘電体層が、窒化ケイ素を含む、前記第１の誘電体層を成長させること、
    を含む、
    請求項１７に記載の前記方法。
  20. 前記ゲートビア開口をエッチングすることが、
    フッ素ベースのプラズマを使用して窒化ケイ素を選択的にエッチングすることと、
    後から、塩素ベースのプラズマを使用してＡｌＧａＮをエッチングすることと、
    を含む、
    請求項１７に記載の前記方法。
  21. 前記塩素ベースのプラズマを使用してＡｌＧａＮをエッチングすることが、
    １０ナノメートル毎分以下の速度でエッチングすること、
    を含む、
    請求項２０に記載の前記方法。
  22. 前記塩素ベースのプラズマを使用してＡｌＧａＮをエッチングすることが、
    前記第１の活性層を露出させるために前記第２の活性層をオーバーエッチングすること、
    を含む、
    請求項２０に記載の前記方法。
  23. 前記二重誘電体を堆積させることが、
    ＧａＮ表面と前記窒化アルミニウム層との界面における界面準位を低減するために前記第１の活性層上に前記窒化アルミニウム層を堆積させること、
    を含む、
    請求項２２に記載の前記方法。
  24. 前記二重誘電体を堆積させることが、
    後から、前記窒化アルミニウム層上に酸化アルミニウム層をインサイチュで堆積させること、
    を含む、
    請求項２３に記載の前記方法。
JP2021568542A 2019-05-23 2019-05-23 エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ Pending JP2022540746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024011376A JP2024042046A (ja) 2019-05-23 2024-01-29 エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2019/033741 WO2020236180A1 (en) 2019-05-23 2019-05-23 An enhancement mode metal insulator semiconductor high electron mobility transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024011376A Division JP2024042046A (ja) 2019-05-23 2024-01-29 エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ

Publications (1)

Publication Number Publication Date
JP2022540746A true JP2022540746A (ja) 2022-09-20

Family

ID=66821493

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021568542A Pending JP2022540746A (ja) 2019-05-23 2019-05-23 エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ
JP2024011376A Pending JP2024042046A (ja) 2019-05-23 2024-01-29 エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024011376A Pending JP2024042046A (ja) 2019-05-23 2024-01-29 エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ

Country Status (5)

Country Link
US (1) US20220254912A1 (ja)
EP (1) EP3973576A1 (ja)
JP (2) JP2022540746A (ja)
TW (1) TWI826687B (ja)
WO (1) WO2020236180A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447837A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 一种高耐压的高电子迁移率晶体管
CN113257910B (zh) * 2021-05-11 2023-01-03 华南师范大学 梳型栅结构hemt射频器件及其制备方法
CN113809173A (zh) * 2021-09-16 2021-12-17 深圳市电科智能科技有限公司 毫米波开关芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1865561A1 (en) * 2006-06-07 2007-12-12 Interuniversitair Microelektronica Centrum (IMEC) An enhancement mode field effect device and the method of production thereof
WO2012172753A1 (ja) * 2011-06-13 2012-12-20 パナソニック株式会社 半導体装置及びその製造方法
US8941118B1 (en) * 2011-07-29 2015-01-27 Hrl Laboratories, Llc Normally-off III-nitride transistors with high threshold-voltage and low on-resistance
US20150349117A1 (en) * 2012-04-25 2015-12-03 Hrl Laboratories Llc. Iii-nitride insulating-gate transistors with passivation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
CN102723358B (zh) * 2012-05-30 2015-01-07 苏州能讯高能半导体有限公司 绝缘栅场效应晶体管及其制造方法
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN103500763B (zh) * 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
US9812532B1 (en) * 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
EP3378097A4 (en) * 2015-11-19 2019-09-11 HRL Laboratories, LLC NITRIDE-III FIELD EFFECT TRANSISTOR WITH DOUBLE TRIGGER
US10170611B1 (en) * 2016-06-24 2019-01-01 Hrl Laboratories, Llc T-gate field effect transistor with non-linear channel layer and/or gate foot face

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1865561A1 (en) * 2006-06-07 2007-12-12 Interuniversitair Microelektronica Centrum (IMEC) An enhancement mode field effect device and the method of production thereof
WO2012172753A1 (ja) * 2011-06-13 2012-12-20 パナソニック株式会社 半導体装置及びその製造方法
US8941118B1 (en) * 2011-07-29 2015-01-27 Hrl Laboratories, Llc Normally-off III-nitride transistors with high threshold-voltage and low on-resistance
US20150349117A1 (en) * 2012-04-25 2015-12-03 Hrl Laboratories Llc. Iii-nitride insulating-gate transistors with passivation

Also Published As

Publication number Publication date
US20220254912A1 (en) 2022-08-11
TW202416533A (zh) 2024-04-16
TW202105740A (zh) 2021-02-01
WO2020236180A1 (en) 2020-11-26
TWI826687B (zh) 2023-12-21
EP3973576A1 (en) 2022-03-30
JP2024042046A (ja) 2024-03-27

Similar Documents

Publication Publication Date Title
US11522066B2 (en) Sidewall passivation for HEMT devices
US8350294B2 (en) Compensated gate MISFET and method for fabricating the same
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US8648390B2 (en) Transistor with enhanced channel charge inducing material layer and threshold voltage control
US7019336B2 (en) Semiconductor device and method for manufacturing the same
KR20100015747A (ko) 공핍형 ＧａＮ 기반 ＦＥＴ를 이용하는 캐스코드 회로
JP2024042046A (ja) エンハンスメント型金属－絶縁体－半導体高電子移動度トランジスタ
US12062715B2 (en) HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
CN110246894B (zh) 电子器件和形成电子器件的方法
JP2016174140A (ja) 高電子移動度トランジスタ装置及びその製造方法
JP5183975B2 (ja) エンハンスモード電界効果デバイスおよびその製造方法
WO2023019436A1 (en) Semiconductor device and method for manufacturing the same
US20200381533A1 (en) Integrated enhancement/depletion mode hemt and method for manufacturing the same
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
TWI856900B (zh) 增強型高電子移動率電晶體半導體裝置及其製作方法
WO2024040516A1 (en) Nitride-based electronic device with wafer-level dynamic on-resistance monitoring capability
WO2024016216A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2023220872A1 (en) Nitride-based semiconductor ic chip and method for manufacturing thereof
KR20150040632A (ko) 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220520

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20220621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231017