JP2022185414A - 半導体記憶装置 - Google Patents

Abstract

【課題】信頼性の向上を図ることができる半導体記憶装置を提供することである。【解決手段】実施形態の半導体記憶装置は、筐体と、基板と、発熱部品と、半導体メモリ部品とを備える。前記筐体は、前記基板の厚さ方向である第１方向で前記基板に対して第１側に位置する第１壁部および第２壁部と、前記第１方向で前記基板に対して前記第１側とは反対側である第２側に位置する第３壁部および第４壁部とを有する。前記第１壁部は、第１部材によって形成されている。前記第２壁部は、前記第１部材とは異なる部材によって形成されている。前記第３壁部は、第２部材によって形成されている。前記第４壁部は、前記第２部材とは異なる部材によって形成されている。【選択図】図５

Description

本発明の実施形態は、半導体記憶装置に関する。

筐体と、筐体に収容された基板と、基板に実装された発熱部品と、基板に実装された半導体メモリ部品とを有した半導体記憶装置が知られている。

米国特許出願公開第２０２０／００６００３２号明細書

本発明の一実施形態は、信頼性の向上を図ることができる半導体記憶装置を提供する。

実施形態の半導体記憶装置は、筐体と、基板と、発熱部品と、半導体メモリ部品とを備える。前記基板は、前記筐体に収容され、第１領域と、前記第１領域とは異なる第２領域とを含む。前記発熱部品は、前記第１領域と前記第２領域とのうち一方に実装されている。前記半導体メモリ部品は、前記第１領域と前記第２領域とのうち他方に実装されている。前記筐体は、前記基板の厚さ方向である第１方向で前記基板に対して第１側に位置して前記第１領域に面する第１壁部と、前記第１方向で前記基板に対して前記第１側に位置して前記第２領域に面する第２壁部と、前記第１方向で前記基板に対して前記第１側とは反対側である第２側に位置して前記第１領域に面する第３壁部と、前記第１方向で前記基板に対して前記第２側に位置して前記第２領域に面する第４壁部とを有する。前記第１壁部は、第１部材によって形成されている。前記第２壁部は、前記第１部材とは異なる部材によって形成されている。前記第３壁部は、第２部材によって形成されている。前記第４壁部は、前記第２部材とは異なる部材によって形成されている。

第１実施形態の半導体記憶装置を示す斜視図。 第１実施形態の基板ユニットを示す斜視図。 第１実施形態の基板ユニットを示す下面図。 第１実施形態の基板ユニットを示す上面図。 第１実施形態の筐体を示す斜視図。 第１実施形態の第１部材を示す斜視図。 第１実施形態の第２部材を示す斜視図。 第１実施形態の第１部材に対する第２部材の取付方法を説明するための図。 図１中に示された半導体記憶装置のＦ９－Ｆ９線に沿う断面図。 図９中に示された半導体記憶装置のＦ１０－Ｆ１０線に沿う断面図。 第１実施形態の筐体の下壁の一部を示す下面図。 第２実施形態の筐体を分解して示す斜視図。 第３実施形態の筐体を分解して示す斜視図。 第４実施形態の筐体を分解して示す斜視図。

以下、実施形態の半導体記憶装置を、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。本出願で「平行」、「直交」、または「同じ」とは、それぞれ「略平行」、「略直交」、または「略同じ」である場合も含み得る。本出願で「接続」とは、機械的な接続に限定されず、電気的な接続も含み得る。また、「接続」とは、複数の構成要素が直接に接続された場合に限定されず、別の要素を間に介在させて接続される場合も含み得る。

ここで先に、＋Ｘ方向、－Ｘ方向、＋Ｙ方向、－Ｙ方向、＋Ｚ方向、および－Ｚ方向について定義する。＋Ｘ方向、－Ｘ方向、＋Ｙ方向、および－Ｙ方向は、後述する基板２１の第１面２１ａ（図９参照）と平行な方向である。＋Ｘ方向は、後述する筐体１０の第１上壁部５１から第２上壁部５２に向かう方向である（図１参照）。－Ｘ方向は、＋Ｘ方向とは反対の方向である。＋Ｘ方向と－Ｘ方向とを区別しない場合は、単に「Ｘ方向」と称する。＋Ｙ方向および－Ｙ方向は、Ｘ方向とは交差する（例えば直交する）方向である。＋Ｙ方向は、後述する筐体１０の第１側壁３３から第２側壁３４に向かう方向である（図１参照）。－Ｙ方向は、＋Ｙ方向とは反対の方向である。＋Ｙ方向と－Ｙ方向とを区別しない場合は、単に「Ｙ方向」と称する。

＋Ｚ方向および－Ｚ方向は、Ｘ方向およびＹ方向とは交差する（例えば直交する）方向であり、後述する基板２１の厚さ方向である。＋Ｚ方向は、後述する筐体１０の第１下壁部４１から第１上壁部５１に向かう方向である（図９参照）。－Ｚ方向は、＋Ｚ方向とは反対の方向である。＋Ｚ方向と－Ｚ方向とを区別しない場合は、単に「Ｚ方向」と称する。本出願では、説明の便宜上、＋Ｚ方向側を「上」、－Ｚ方向側を「下」と称することがある。ただし、これらは重力方向を限定するものではない。＋Ｚ方向は、「第１方向」の一例である。＋Ｘ方向は、「第２方向」の一例である。＋Ｙ方向は、「第３方向」の一例である。

（第１実施形態）
＜１．半導体記憶装置の全体構成＞
図１から図１１を参照し、第１実施形態の半導体記憶装置１について説明する。半導体記憶装置１は、例えばＳＳＤ（Solid State Drive）のような記憶装置である。半導体記憶装置１は、例えば、サーバやパーソナルコンピュータなどの情報処理装置に取り付けられ、情報処理装置の記憶領域として利用される。本出願では、半導体記憶装置１が取り付けられる情報処理装置を「ホスト装置」と称する。

図１は、半導体記憶装置１を示す斜視図である。半導体記憶装置１は、例えば、筐体１０、基板ユニット２０、および複数の固定部材８０を有する。ここでは説明の便宜上、先に基板ユニット２０について説明し、その後に筐体１０および固定部材８０について説明する。

＜２．基板ユニット＞
まず、基板ユニット２０について説明する。図１に示すように、基板ユニット２０は、筐体１０に収容されている。

図２は、基板ユニット２０を示す斜視図である。基板ユニット２０は、例えば、基板２１、外部接続コネクタ２２、コントローラ２３、電力変換部品２４、電源回路部品２５、複数のＤＲＡＭ（Dynamic Random Access Memory）２６、複数の半導体メモリ部品２７、および複数のコンデンサ２８を有する。

基板２１は、Ｘ方向およびＹ方向に沿う板状である。基板２１は、例えば細長い矩形状である。基板２１は、プリント配線板であり、絶縁基材と、当該絶縁基材に設けられた配線パターンとを有する。基板２１の４つ角部には、固定部材８０が通される複数の挿通穴２１ｈａが設けられている。また、基板２１には、例えば、位置決めピン４１ｃ（図６参照）が挿入される１つ以上の挿通穴２１ｈｂと、回転止めピン４２ｃ（図７参照）が挿入される１つ以上の挿通穴２１ｈｃが設けられている。

基板２１は、第１端部２１ｅ１と、第１端部２１ｅ１とはＸ方向で反対側に位置した第２端部２１ｅ２とを有する。第１端部２１ｅ１は、－Ｘ方向側の端部である。第１端部２１ｅ１は、筐体１０の開口Ｏを通じて筐体１０の外部に突出している（図１参照）。基板２１は、第１面２１ａと、第１面２１ａとはＺ方向で反対側に位置した第２面２１ｂとを有する。第１面２１ａは、－Ｚ方向に向いた面である。第２面２１ｂは、＋Ｚ方向に向いた面である。

図３は、基板ユニット２０を示す下面図である。図４は、基板ユニット２０を示す上面図である。本実施形態では、基板２１は、第１領域Ｒ１および第２領域Ｒ２を有する。本出願で「基板の領域」とは、基板２１の特定の表面における領域に限定されず、基板２１の複数の表面（例えば第１面２１ａおよび第２面２１ｂ）それぞれの一部を含み得る。

図３および図４に示すように、第１および第２の領域Ｒ１，Ｒ２は、＋Ｘ方向において、第１領域Ｒ１、第２領域Ｒ２の順に並んでいる。すなわち、第１領域Ｒ１は、Ｘ方向で、第２領域Ｒ２と比べて、基板２１の第１端部２１ｅ１の近くに位置する。第２領域Ｒ２は、Ｘ方向で、第１領域Ｒ１と比べて、基板２１の第２端部２１ｅ２の近くに位置する。

外部接続コネクタ２２は、基板２１の第１端部２１ｅ１に設けられ、筐体１０の外部に開口Ｏを通じて露出されている。外部接続コネクタ２２は、Ｙ方向に並ぶ複数の金属端子２２ａを有する。外部接続コネクタ２２は、ホスト装置のコネクタと接続可能である。

コントローラ２３は、基板２１の第１領域Ｒ１に実装されている。コントローラ２３は、例えば、基板２１の第１面２１ａに実装されている。コントローラ２３は、半導体記憶装置１の全体を統括的に制御する。コントローラ２３は、例えば、ホスト装置に対するホストインターフェース回路、複数のＤＲＡＭ２６を制御する制御回路、および複数の半導体メモリ部品２７を制御する制御回路などが１つの半導体チップに集積されたＳｏＣ（System on a Chip）を含む半導体パッケージである。コントローラ２３は、動作時に発熱する部品であり、「発熱部品」の一例である。例えば、コントローラ２３は、半導体メモリ部品２７と比べて高温になる。なお本出願で「ある部品がある領域に実装される」とは、当該部品の半分以上が当該領域に実装されることを意味し、当該部品の一部が当該領域からはみ出している場合を含み得る。

電力変換部品２４は、基板２１の第１領域Ｒ１に実装されている。電力変換部品２４は、例えば、基板２１の第１面２１ａに実装されている。電力変換部品２４は、例えば、ＤＣ－ＤＣコンバータである。電力変換部品２４は、ホスト装置から供給される電力を基板ユニット２０に含まれる各部品（コントローラ２３、ＤＲＡＭ２６、半導体メモリ部品２７など）に必要な電力に変換し、変換した電力を各部品に供給する。電力変換部品２４は、動作時に発熱する部品であり、「発熱部品」の一例である。例えば、電力変換部品２４は、半導体メモリ部品２７と比べて高温になる。

電源回路部品２５は、基板２１の第１領域Ｒ１に実装されている。電源回路部品２５は、例えば、基板２１の第２面２１ｂに実装されている。電源回路部品２５は、例えば、ＰＭＩＣ（Power Management IC）であり、パワーマネージメント機能を持つ。電源回路部品２５は、基板ユニット２０に含まれる各部品（コントローラ２３、ＤＲＡＭ２６、半導体メモリ部品２７など）に対する電力制御を行う。電源回路部品２５は、動作時に発熱する部品であり、「発熱部品」の一例である。例えば、電源回路部品２５は、半導体メモリ部品２７と比べて高温になる。

複数のＤＲＡＭ２６は、基板２１の第１領域Ｒ１に実装されている。複数のＤＲＡＭ２６は、第１ＤＲＡＭ２６Ａと、第２ＤＲＡＭ２６Ｂとを含む。第１ＤＲＡＭ２６Ａは、基板２１の第１面２１ａに実装されている。第２ＤＲＡＭ２６Ｂは、基板２１の第２面２１ｂに実装されている。各ＤＲＡＭ２６は、揮発性の半導体メモリチップを含む半導体パッケージである。各ＤＲＡＭ２６は、ホスト装置から受信した書き込み対象データ、および１つ以上の半導体メモリ部品２７から読み出された読み出し対象データなどが一時的に格納されるデータバッファとして用いられ得る。ただし、半導体記憶装置１は、ＤＲＡＭ２６を有しなくてもよい。

複数の半導体メモリ部品２７は、基板２１の第２領域Ｒ２に実装されている。複数の半導体メモリ部品２７は、複数の第１半導体メモリ部品２７Ａと、複数の第２半導体メモリ部品２７Ｂとを含む。複数の第１半導体メモリ部品２７Ａは、基板２１の第１面２１ａに実装され、Ｘ方向およびＹ方向に並べられている。複数の第２半導体メモリ部品２７Ｂは、基板２１の第２面２１ｂに実装され、Ｘ方向およびＹ方向に並べられている。各半導体メモリ部品２７は、不揮発性の半導体メモリチップを含む半導体パッケージである。各半導体メモリ部品２７は、例えば、ＮＡＮＤ型フラッシュメモリである。

ただし、半導体メモリ部品２７は、ＮＡＮＤ型フラッシュメモリに限定されず、ＮＯＲ型メモリや、ＭＲＡＭ（Magnetoresistive Random Access Memory）、抵抗変化型メモリ、またはその他のタイプの記憶装置でもよい。すなわち、「半導体メモリ部品」は、電荷の蓄積状態によってデータを記憶するメモリ素子を含むものに限定されず、磁気状態または抵抗状態などによりデータを記憶するメモリ素子を含むものでもよい。

複数のコンデンサ２８は、複数の第１コンデンサ２８Ａと、複数の第２コンデンサ２８Ｂとを含む。複数の第１コンデンサ２８Ａは、基板２１の第１面２１ａに実装されている。複数の第１コンデンサ２８Ａは、例えば、コントローラ２３と複数の第１半導体メモリ部品２７Ａとの間に配置されている。複数の第２コンデンサ２８Ｂは、基板２１の第２面２１ｂに実装されている。複数の第２コンデンサ２８Ｂは、例えば、第２ＤＲＡＭ２６Ｂと複数の第２半導体メモリ部品２７Ｂとの間に配置されている。各コンデンサ２８は、予期せぬ電力遮断時のデータ保護を目的とする電源バックアップ機能を持つ。例えば、複数のコンデンサ２８は、ホスト装置からの電力供給が予期せず遮断された場合、コントローラ２３、複数のＤＲＡＭ２６、および複数の半導体メモリ部品２７などに対して電力を一定時間にわたり供給する。各コンデンサ２８は、例えばアルミ電解コンデンサである。ただし、コンデンサ２８は、上記例に限定されない。コンデンサ２８は、「電子部品」の一例である。

＜３．筐体＞
＜３．１ 筐体の全体構成＞
次に、筐体１０について説明する。
図５は、筐体１０を示す斜視図である。筐体１０は、例えば、下壁３１、上壁３２、第１側壁３３、および第２側壁３４を有する。

下壁３１は、筐体１０の－Ｚ方向側の端部に位置し、筐体１０の外部に露出する。すなわち、下壁３１は、基板ユニット２０に対して－Ｚ方向側に位置する。下壁３１は、Ｘ方向およびＹ方向に沿う板状である。下壁３１は、第１下壁部４１と、第２下壁部４２とを含む。第１下壁部４１は、基板２１の第１領域Ｒ１に－Ｚ方向側から面する（図９参照）。第２下壁部４２は、第１下壁部４１に対して＋Ｘ方向側に位置する。第２下壁部４２は、Ｚ方向で第１下壁部４１と同じ位置（同じ高さ）に配置されている。第２下壁部４２は、基板２１の第２領域Ｒ２に－Ｚ方向側から面する（図９参照）。第１下壁部４１および第２下壁部４２の各々は、Ｘ方向およびＹ方向に沿う板状である。第１下壁部４１および第２下壁部４２は、同じ厚さを有する。－Ｚ方向側は、「第１側」の一例である。第１下壁部４１は、「第１壁部」の一例である。第２下壁部４２は、「第２壁部」の一例である。

上壁３２は、筐体１０の＋Ｚ方向側の端部に位置し、筐体１０の外部に露出する。すなわち、上壁３２は、基板ユニット２０に対して＋Ｚ方向側に位置する。上壁３２は、Ｘ方向およびＹ方向に沿う板状である。上壁３２は、第１上壁部５１と、第２上壁部５２とを含む。第１上壁部５１は、基板２１の第１領域Ｒ１に＋Ｚ方向側から面する（図９参照）。第２上壁部５２は、第１上壁部５１に対して＋Ｘ方向側に位置する。第２上壁部５２は、Ｚ方向で第１上壁部５１と同じ位置（同じ高さ）に配置されている。第２上壁部５２は、基板２１の第２領域Ｒ２に＋Ｚ方向側から面する（図９参照）。第１上壁部５１および第２上壁部５２の各々は、Ｘ方向およびＹ方向に沿う板状である。第１上壁部５１および第２上壁部５２は、同じ厚さを有する。＋Ｚ方向側は、「第２側」の一例である。第１上壁部５１は、「第３壁部」の一例である。第２上壁部５２は、「第４壁部」の一例である。

第１側壁３３は、筐体１０の－Ｙ方向側の端部に位置し、筐体１０の外部に露出する。すなわち、第１側壁３３は、基板ユニット２０に対して－Ｙ方向側に位置する。第１側壁３３は、Ｘ方向およびＺ方向に沿う板状である。第１側壁３３は、Ｚ方向において下壁３１と上壁３２とに亘る。すなわち、第１側壁３３は、下壁３１と上壁３２との間の空間を－Ｙ方向側から覆う。本実施形態では、第１側壁３３は、Ｘ方向において、第１上壁部５１の全長および第２上壁部５２の全長に亘る。第１側壁３３は、「第５壁部」の一例である。

第２側壁３４は、筐体１０の＋Ｙ方向側の端部に位置し、筐体１０の外部に露出する。すなわち、第２側壁３４は、基板ユニット２０に対して＋Ｙ方向側に位置する。第２側壁３４は、Ｘ方向およびＺ方向に沿う板状である。第２側壁３４は、Ｚ方向において下壁３１と上壁３２とに亘る。すなわち、第２側壁３４は、下壁３１と上壁３２との間の空間を＋Ｙ方向側から覆う。本実施形態では、第２側壁３４は、Ｘ方向において、第１上壁部５１の全長および第２上壁部５２の全長に亘る。第２側壁３４は、「第６壁部」の一例である。

筐体１０は、上述した下壁３１、上壁３２、第１側壁３３、および第２側壁３４を含み、扁平な矩形の筒状である。本実施形態では、筐体１０は、第１部材Ｍ１と、第２部材Ｍ２とを含む。以下、この内容について詳しく説明する。

＜３．２ 第１部材＞
図６は、第１部材Ｍ１を示す斜視図である。第１部材Ｍ１は、例えば、第１下壁部４１、第２上壁部５２、第１側壁３３、および第２側壁３４を含む。例えば、第１部材Ｍ１は、押し出し加工などによって、金属材料により一体成型されている。

第１下壁部４１は、板状の壁本体４１ａと、一対の支持部４１ｂと、第１窪みＵ１と、第２窪みＵ２の第１部分Ｕ２ａと、１つ以上の位置決めピン４１ｃとを有する。一対の支持部４１ｂ、第１窪みＵ１、第２窪みＵ２の第１部分Ｕ２ａ、および１つ以上の位置決めピン４１ｃは、壁本体４１ａの＋Ｚ方向側の表面に設けられている。

一対の支持部４１ｂは、第１下壁部４１の－Ｘ方向側の端部に設けられている。一対の支持部４１ｂは、Ｙ方向において、第１下壁部４１の両端部に分かれて位置する。一対の支持部４１ｂは、壁本体４１ａの表面から＋Ｚ方向に突出している。一対の支持部４１ｂの上には、基板２１の第１端部２１ｅ１が載置される。一対の支持部４１ｂの各々には、固定部材８０が係合する係合穴４１ｈが設けられている。

第１窪みＵ１および第２窪みＵ２の第１部分Ｕ２ａは、壁本体４１ａの表面から－Ｚ方向に窪んでいる。第１窪みＵ１は、コントローラ２３に対応する位置に設けられ、コントローラ２３を避ける窪みである（図９参照）。第２窪みＵ２は、複数の第１コンデンサ２８Ａに対応する位置に設けられ、複数の第１コンデンサ２８Ａを避ける窪みである（図９参照）。本実施形態では、第１下壁部４１には、第２窪みＵ２の一部（第１部分Ｕ２ａ）が設けられている。

位置決めピン４１ｃは、壁本体４１ａの表面から＋Ｚ方向に突出している。位置決めピン４１ｃは、基板２１の挿通穴２１ｈｂに挿入され、基板ユニット２０の位置決めを行うために用いられる。

第２上壁部５２は、第１下壁部４１に対して、＋Ｘ方向側、且つ、＋Ｚ方向側に位置する。第２上壁部５２は、板状の壁本体５２ａと、一対の支持部５２ｂとを有する。一対の支持部５２ｂは、壁本体５２ａの－Ｚ方向側の表面に設けられている。一対の支持部５２ｂは、第２上壁部５２の＋Ｘ方向側の端部に設けられている。一対の支持部５２ｂは、Ｙ方向において、第２上壁部５２の両端部に分かれて位置する。一対の支持部５２ｂは、壁本体５２ａから－Ｚ方向に突出している。一対の支持部５２ｂは、基板２１の第２端部２１ｅ２に当接する。一対の支持部５２ｂの各々には、固定部材８０が通される挿通穴５２ｈが設けられている。

第１側壁３３は、第１部材Ｍ１の－Ｙ方向側の端部に位置する。第１側壁３３は、第１下壁部４１の－Ｙ方向側の端部と、第２上壁部５２の－Ｙ方向側の端部とを接続している。一方で、第２側壁３４は、第１部材Ｍ１の＋Ｙ方向側の端部に位置する。第２側壁３４は、第１下壁部４１の＋Ｙ方向側の端部と、第２上壁部５２の＋Ｙ方向側の端部とを接続している。本実施形態では、Ｙ方向における第１側壁３３および第２側壁３４の各々の厚さＴ２は、Ｚ方向における第１下壁部４１の厚さＴ１（例えば壁本体４１ａの厚さ）よりも薄い。

以上のような構成を有することで、第１部材Ｍ１のなかで第１下壁部４１が設けられた領域は、＋Ｚ方向に開放された椀状に形成されている。また、第１部材Ｍ１のなかで第２上壁部５２が設けられた領域は、－Ｚ方向が開放された椀状に形成されている。

＜３．３ 第２部材＞
図７は、第２部材Ｍ２を示す斜視図である。第２部材Ｍ２は、例えば、第２下壁部４２、第１上壁部５１、第１接続部６１、および第２接続部６２を含む。例えば、第２部材Ｍ２は、押し出し加工などによって、金属材料により一体成型されている。

第２下壁部４２は、板状の壁本体４２ａと、一対の支持部４２ｂと、第２窪みＵ２の第２部分Ｕ２ｂと、１つ以上の回転止めピン４２ｃとを有する。一対の支持部４２ｂ、第２窪みＵ２の第２部分Ｕ２ｂ、および１つ以上の回転止めピン４２ｃは、壁本体４２ａの＋Ｚ方向側の表面に設けられている。

一対の支持部４２ｂは、第２下壁部４２の＋Ｘ方向側の端部に設けられている。一対の支持部４２ｂは、Ｙ方向において、第２下壁部４２の両端部に分かれて位置する。一対の支持部４２ｂは、壁本体４２ａの表面から＋Ｚ方向に突出している。一対の支持部４２ｂの上には、基板２１の第２端部２１ｅ２が載置される。一対の支持部４２ｂの各々には、固定部材８０が係合する係合穴４２ｈが設けられている。

第２窪みＵ２の第２部分Ｕ２ｂは、壁本体４２ａの表面から－Ｚ方向に窪んでいる。第２窪みＵ２の第２部分Ｕ２ｂは、上述した第１下壁部４１の第２窪みＵ２の第１部分Ｕ２ａとＸ方向で隣り合う。言い換えると、第２窪みＵ２は、第１下壁部４１と第２下壁部４２とに亘って設けられている。

回転止めピン４２ｃは、壁本体４２ａの表面から＋Ｚ方向に突出している。回転止めピン４２ｃは、基板２１の挿通穴２１ｈｃに挿入され、例えば組立時に基板ユニット２０が回転することを抑制するために用いられる。

第２下壁部４２の＋Ｘ方向側の端部は、第２上壁部５２の＋Ｘ方向側の端部と比べて、＋Ｘ方向に突出している。第２下壁部４２の＋Ｘ方向側の端部は、半導体記憶装置１をホスト装置に取り付けるときに作業者によって把持されるつまみ部として機能する。第２下壁部４２の＋Ｘ方向側の端部には、半導体記憶装置１をホスト装置に対して固定または位置決めするために用いられる１つ以上の穴Ｈが設けられている。

第１上壁部５１は、第２下壁部４２に対して、－Ｘ方向側、且つ、＋Ｚ方向側に位置する。第１上壁部５１は、板状の壁本体５１ａと、一対の支持部５１ｂとを有する。一対の支持部５１ｂは、壁本体５１ａの－Ｚ方向側の表面に設けられている。一対の支持部５１ｂは、第１上壁部５１の－Ｘ方向側の端部に設けられている。一対の支持部５１ｂは、Ｙ方向において、第１上壁部５１の両端部に分かれて位置する。一対の支持部５１ｂは、壁本体５１ａから－Ｚ方向に突出している。一対の支持部５１ｂは、基板２１の第１端部２１ｅ１に当接する。一対の支持部５１ｂの各々には、固定部材８０が通される挿通穴５１ｈが設けられている。

第１接続部６１および第２接続部６２は、Ｙ方向で、第１部材Ｍ１の第１側壁３３と第２側壁３４との間に配置される。第１接続部６１は、例えば、第２部材Ｍ２の－Ｙ方向側の端部に位置する。第１接続部６１は、第１上壁部５１の－Ｙ方向側の端部と、第２下壁部４２の－Ｙ方向側の端部とを接続している。一方で、第２接続部６２は、例えば、第２部材Ｍ２の＋Ｙ方向側の端部に位置する。第２接続部６２は、第１上壁部５１の＋Ｙ方向側の端部と、第２下壁部４２の＋Ｙ方向側の端部とを接続している。Ｙ方向において、第１接続部６１と第２接続部６２との間には、上述した基板ユニット２０が配置される。

本実施形態では、第１接続部６１および第２接続部６２の各々は、第１上壁部５１の＋Ｘ方向側の端部から第２下壁部４２の－Ｘ方向側の端部に向かうように、Ｘ方向に対して斜めに延びている。Ｘ方向における第１接続部６１および第２接続部６２の各々の長さＬ２は、Ｘ方向における第１側壁３３および第２側壁３４の各々の長さＬ１（図６参照）よりも短い。別の観点で見ると、Ｘ方向における第１接続部６１および第２接続部６２の各々の幅Ｗ（例えば最大幅）は、Ｘ方向における第１側壁３３および第２側壁３４の各々の長さＬ１よりも短い。本実施形態では、Ｙ方向における第１接続部６１および第２接続部６２の各々の厚さＴ３は、Ｚ方向における第２下壁部４２の厚さＴ４（図７参照、例えば壁本体４２ａの厚さ）よりも薄い。

図８は、第１部材Ｍ１に対する第２部材Ｍ２の取付方法を説明するための図である。本実施形態では、第２部材Ｍ２は、第１部材Ｍ１に対して斜めに傾けられた姿勢で、第１側壁３３と第２側壁３４との間に挿入される。そして、図８中に矢印Ａで示すように、第１上壁部５１が第１下壁部４１と平行になるように、および、第２下壁部４２が第２上壁部５２と平行になるように、第１部材Ｍ１に対して第２部材Ｍ２を回動させる。これにより、第１部材Ｍ１と第２部材Ｍ２とが組み合わされ、筐体１０が形成される。

＜３．４ 筐体と基板ユニットとの関係＞
図９は、図１中に示された半導体記憶装置１のＦ９－Ｆ９線に沿う断面図である。図９に示すように、第１下壁部４１は、コントローラ２３および電力変換部品２４に－Ｚ方向側から面する。第１下壁部４１は、熱伝導性部材７１Ａ（例えば熱伝導性シート）を間に介在させて、コントローラ２３に接続されている。第１下壁部４１は、熱伝導性部材７１Ｂ（例えば熱伝導性シート）を間に介在させて、電力変換部品２４に接続されている。一方で、第２下壁部４２は、複数の第１半導体メモリ部品２７Ａに－Ｚ方向側から面する。第２下壁部４２は、熱伝導性部材７１Ｃ（例えば熱伝導性シート）を間に介在させて、複数の第１半導体メモリ部品２７Ａに接続されている。なお、熱伝導性部材７１Ａ，７１Ｂ，７１Ｃのうち１つ以上は省略されてもよい。

第１上壁部５１は、電源回路部品２５に＋Ｚ方向側から面する。第１上壁部５１は、熱伝導性部材７１Ｄ（例えば熱伝導性シート）を間に介在させて、電源回路部品２５に接続されている。一方で、第２上壁部５２は、複数の第２半導体メモリ部品２７Ｂに＋Ｚ方向側から面する。第２上壁部５２は、熱伝導性部材７１Ｅ（例えば熱伝導性シート）を間に介在させて、複数の第２半導体メモリ部品２７Ｂに接続されている。なお、熱伝導性部材７１Ｄ，７１Ｅのうち１つ以上は省略されてもよい。

本実施形態では、下壁３１は、Ｘ方向において、第１下壁部４１と第２下壁部４２との間に第１隙間Ｓ１を有する。第１隙間Ｓ１の長手方向は、Ｙ方向に沿う（図５参照）。第１隙間Ｓ１は、例えば、Ｙ方向において第２部材Ｍ２の全幅に亘り設けられている。第１隙間Ｓ１は、第１下壁部４１から第２下壁部４２に向かう熱の伝導を抑制する。第１隙間Ｓ１は、第１下壁部４１よりも熱伝導率が低い部分である。第１隙間Ｓ１は、「第１部分」の一例である。

同様に、上壁３２は、Ｘ方向において、第１上壁部５１と第２上壁部５２との間に第２隙間Ｓ２を有する。第２隙間Ｓ２の長手方向は、Ｙ方向に沿う（図５参照）。第２隙間Ｓ２は、例えば、Ｙ方向において第２部材Ｍ２の全幅に亘り設けられている。第２隙間Ｓ２は、第１上壁部５１から第２上壁部５２に向かう熱の伝導を抑制する。第２隙間Ｓ２は、第１上壁部５１よりも熱伝導率が低い部分である。第２隙間Ｓ２は、「第２部分」の一例である。

本実施形態では、第１隙間Ｓ１および第２隙間Ｓ２は、筐体１０の外部に露出している。筐体１０の外部を流れる空気は、第１隙間Ｓ１および第２隙間Ｓ２を通じて筐体１０内に流入可能である。本実施形態では、第１隙間Ｓ１および第２隙間Ｓ２が設けられていることで、筐体１０の組立時における第１部材Ｍ１と第２部材Ｍ２との干渉を避けることができる。すなわち、第１隙間Ｓ１および第２隙間Ｓ２が設けられていることで、第１部材Ｍ１に対して第２部材Ｍ２が斜めに傾けられた姿勢で組み合わされ、その後、第１部材Ｍ１に対して第２部材Ｍ２を回動させることができる。

図９に示すように、筐体１０は、Ｘ方向において、第１端部１０ｅ１と、第１端部１０ｅ１とは反対の第２端部１０ｅ２とを有する。第１端部１０ｅ１は、－Ｘ方向側の端部である。第２端部１０ｅ２は、＋Ｘ方向側の端部である。上述した第１隙間Ｓ１（すなわち第１下壁部４１と第２下壁部４２との境界部）は、Ｘ方向において、筐体１０の第１端部１０ｅ１および第２端部１０ｅ２に対してよりも筐体１０の中央部に対して近くに位置する。同様に、上述した第２隙間Ｓ２（すなわち第１上壁部５１と第２上壁部５２との境界部）は、Ｘ方向において、筐体１０の第１端部１０ｅ１および第２端部１０ｅ２に対してよりも筐体１０の中央部に対して近くに位置する。

図１０は、図９中に示された半導体記憶装置１のＦ１０－Ｆ１０線に沿う断面図である。本実施形態では、第２下壁部４２は、Ｙ方向で、第１側壁３３と第２側壁３４との間に配置されている。そして、Ｙ方向で第２下壁部４２と第１側壁３３との間には、第３隙間Ｓ３が設けられている。Ｙ方向で第２下壁部４２と第２側壁３４との間には、第４隙間Ｓ４が設けられている。

図１１は、筐体１０の下壁３１の一部を示す下面図である。第３隙間Ｓ３および第４隙間Ｓ４は、第１隙間Ｓ１に連通している。第３隙間Ｓ３および第４隙間Ｓ４の各々の長手方向は、Ｘ方向に沿う。第３隙間Ｓ３および第４隙間Ｓ４は、筐体１０の外部に露出している。筐体１０の外部を流れる空気は、第３隙間Ｓ３および第４隙間Ｓ４を通じて筐体１０内に流入可能である。

図１１に示すように、本実施形態では、第１接続部６１の一部は、第２下壁部４２の－Ｙ方向側の端部に対して－Ｙ方向側に突出して設けられている。これにより、基板ユニット２０を収容する収容空間が広く確保されつつ、第１接続部６１の強度が確保される。第３隙間Ｓ３は、第２下壁部４２から突出した第１接続部６１が第１側壁３３に干渉することを避けるために、第１側壁３３に設けられた窪みＵ３によって形成されている。同様に、第２接続部６２の一部は、第２下壁部４２の＋Ｙ方向側の端部に対して＋Ｙ方向側に突出して設けられている。これにより、基板ユニット２０を収容する収容空間が広く確保されつつ、第２接続部６２の強度が確保される。第４隙間Ｓ４は、第２下壁部４２から突出した第２接続部６２が第２側壁３４に干渉することを避けるために、第２側壁３４に設けられた窪みＵ４によって形成されている。

同様に、第１上壁部５１は、Ｙ方向で、第１側壁３３と第２側壁３４との間に配置されている（図５参照）。そして、Ｙ方向で第１上壁部５１と第１側壁３３との間には、第５隙間Ｓ５が設けられている。Ｙ方向で第１上壁部５１と第２側壁３４との間には、第６隙間Ｓ６が設けられている。第５隙間Ｓ５および第６隙間Ｓ６は、例えば、第３隙間Ｓ３および第４隙間Ｓ４と類似の形状を持つ。すなわち、第５隙間Ｓ５および第６隙間Ｓ６は、第２隙間Ｓ２に連通している。第５隙間Ｓ５および第６隙間Ｓ６の各々の長手方向は、Ｘ方向に沿う。第５隙間Ｓ５および第６隙間Ｓ６は、筐体１０の外部に露出している。筐体１０の外部を流れる空気は、第５隙間Ｓ５および第６隙間Ｓ６を通じて筐体１０内に流入可能である。

本実施形態では、第１接続部６１の一部は、第１上壁部５１の－Ｙ方向側の端部に対して－Ｙ方向側に突出して設けられている。これにより、基板ユニット２０を収容する収容空間が広く確保されつつ、第１接続部６１の強度が確保される。第５隙間Ｓ５は、第１上壁部５１から突出した第１接続部６１が第１側壁３３に干渉することを避けるために、第１側壁３３に設けられた窪みＵ５により形成されている。第２接続部６２の一部は、第１上壁部５１の＋Ｙ方向側の端部に対して＋Ｙ方向側に突出して設けられている。これにより、基板ユニット２０を収容する収容空間が広く確保されつつ、第２接続部６２の強度が確保される。第６隙間Ｓ６は、第１上壁部５１から突出した第２接続部６２が第２側壁３４に干渉することを避けるために、第２側壁３４設けられた窪みＵ６により形成されている。窪みＵ５および窪みＵ６の形状は、例えば図１１に示す窪みＵ３および窪みＵ４と同様である。

＜４．固定部材＞
図１に戻り、複数の固定部材８０について説明する。複数の固定部材８０は、上述した第１部材Ｍ１と第２部材Ｍ２とを固定する。本実施形態では、複数の固定部材８０は、第１部材Ｍ１および第２部材Ｍ２に対して基板２１を共締め固定する。複数の固定部材８０は、例えば、複数の第１固定部材８０Ａと、複数の第２固定部材８０Ｂとを含む。

各第１固定部材８０Ａは、第１上壁部５１の支持部５１ｂの挿通穴５１ｈおよび基板２１の挿通穴２１ｈａに通され、第１下壁部４１の支持部４１ｂの係合穴４１ｈに係合する。これにより、第１上壁部５１と第１下壁部４１とが固定されるとともに、基板２１が第１上壁部５１の支持部５１ｂと第１下壁部４１の支持部４１ｂとの間に挟まれて固定される。

各第２固定部材８０Ｂは、第２上壁部５２の支持部５２ｂの挿通穴５２ｈおよび基板２１の挿通穴２１ｈａに通され、第２下壁部４２の支持部４２ｂの係合穴４２ｈに係合する。これにより、第２上壁部５２と第２下壁部４２とが固定されるとともに、基板２１が第２上壁部５２の支持部５２ｂと第２下壁部４２の支持部４２ｂとの間に挟まれて固定される。

ここで、基板ユニット２０の取り付け方法の一例を説明する。基板ユニット２０は、例えば、第２部材Ｍ２が第１部材Ｍ１に対して斜めに傾けられた姿勢で挿入された状態（図８中に示す状態）で、第１部材Ｍ１と第２部材Ｍ２との間に挿入される。基板ユニット２０は、例えば、基板２１の挿通穴２１ｈｂに位置決めピン４１ｃ（図６参照）が挿入され、基板２１の挿通穴２１ｈｃに回転止めピン４２ｃ（図７参照）が挿入されることで、基板ユニット２０の位置決めが行われるとともに、基板ユニット２０の回転が抑制される。

この状態で、第１部材Ｍ１に対して第２部材Ｍ２が図８中の矢印Ａの方向に回動されることで、基板ユニット２０は、第１部材Ｍ１と第２部材Ｍ２との間に挟まれる。本実施形態では、基板２１の第１端部２１ｅ１が第１下壁部４１の支持部４１ｂと第１上壁部５１の支持部５１ｂとの間に挟まれる。さらに、基板２１の第２端部２１ｅ２が第２下壁部４２の支持部４２ｂと第２上壁部５２の支持部５２ｂとの間に挟まれる。この状態で複数の固定部材８０が筐体１０に取り付けられることで、基板ユニット２０が筐体１０に固定される。なお、基板ユニット２０の取り付け方法は、上記例に限定されない。例えば、基板ユニット２０が第２部材Ｍ２に取り付けられた後に、第２部材Ｍ２が第１部材Ｍ１に取り付けられてもよい。

＜５．作用＞
上述したように、コントローラ２３および電力変換部品２４は、例えば熱伝導性部材７１Ａ，７１Ｂを介して、第１下壁部４１に接続されている。このため、コントローラ２３および電力変換部品２４から発する熱の一部は、熱伝導性部材７１Ａ，７１Ｂを介して第１下壁部４１に伝導する。このため、第１下壁部４１の温度が上昇する。しかしながら、第１下壁部４１と第２下壁部４２とが一体に形成されていないため、コントローラ２３および電力変換部品２４から第１下壁部４１に伝導した熱は、第１下壁部４１から第２下壁部４２には伝導しにくい。このため、第１下壁部４１と第２下壁部４２とが一体である場合と比べ、第２下壁部４２の温度が上昇しにくい。その結果、コントローラ２３および電力変換部品２４と比べて耐熱性が低い半導体メモリ部品２７（例えば第１半導体メモリ部品２７Ａ）が高温になることを抑制することができる。

ここで、コントローラ２３および電力変換部品２４から第１下壁部４１に伝導した熱の一部は、第１側壁３３および第２側壁３４を介して、第２上壁部５２に伝導する。しかしながら、第１下壁部４１から第１側壁３３および第２側壁３４を介して第２上壁部５２に伝導する熱の量は、第１下壁部４１と第２下壁部４２とが一体に形成されている場合に下壁３１から第１側壁３３および第２側壁３４を介して上壁３２に伝導する熱の量と比べて少ない。このため、半導体メモリ部品２７（例えば第２半導体メモリ部品２７Ｂ）が高温になることが抑制される。

同様に、電源回路部品２５は、例えば熱伝導性部材７１Ｄを介して、第１上壁部５１に接続されている。このため、電源回路部品２５から発する熱の一部は、熱伝導性部材７１Ｄを介して第１上壁部５１に伝導する。このため、第１上壁部５１の温度が上昇する。ただし、第１上壁部５１と第２上壁部５２とが一体に形成されていないため、電源回路部品２５から第１上壁部５１に伝導した熱は、第１上壁部５１から第２上壁部５２には伝導しにくい。このため、第１上壁部５１と第２上壁部５２とが一体である場合と比べ、第２上壁部５２の温度が上昇しにくい。その結果、電源回路部品２５と比べて耐熱性が低い半導体メモリ部品２７（例えば第２半導体メモリ部品２７Ｂ）が高温になることを抑制することができる。

ここで、電源回路部品２５から第１上壁部５１に伝導した熱の一部は、第１接続部６１および第２接続部６２を介して、第２下壁部４２に伝導する。しかしながら、第１上壁部５１から第１接続部６１および第２接続部６２を介して第２下壁部４２に伝導する熱の量は、第１上壁部５１と第２上壁部５２とが一体に形成されている場合に上壁３２から第１側壁３３および第２側壁３４を介して下壁３１に伝導する熱の量と比べて少ない。このため、半導体メモリ部品２７（例えば第１半導体メモリ部品２７Ａ）が高温になることが抑制される。

＜６．利点＞
本実施形態では、筐体１０は、基板２１に対して－Ｚ方向側に位置して基板２１の第１領域Ｒ１に面した第１下壁部４１と、基板２１に対して－Ｚ方向側に位置して基板２１の第２領域Ｒ２に面した第２下壁部４２、基板２１に対して＋Ｚ方向側に位置して基板２１の第１領域Ｒ１に面した第１上壁部５１と、基板２１に対して＋Ｚ方向側に位置して基板２１の第２領域Ｒ２に面した第２上壁部５２とを有する。第１下壁部４１および第２上壁部５２は、第１部材Ｍ１によって形成されている。第２下壁部４２および第１上壁部５１は、第２部材Ｍ２によって形成されている。このような構成によれば、第１下壁部４１と第２下壁部４２とが一体である場合と比べて、第１下壁部４１から第２下壁部４２への熱の伝導が抑制され、第１上壁部５１と第２上壁部５２とが一体である場合と比べて、第１上壁部５１から第２上壁部５２への熱の伝導が抑制される。これにより、半導体メモリ部品２７の温度上昇を抑制することができる。その結果、半導体記憶装置１の信頼性の向上を図ることができる。また上記構成によれば、第１下壁部４１、第２下壁部４２、第１上壁部５１、および第２上壁部５２が別々の部材で形成される場合と比べて、部品点数を減らし、筐体１０の剛性を高めることができる。この観点でも、半導体記憶装置１の信頼性の向上を図ることができる。

本実施形態では、筐体１０は、第１下壁部４１と第２下壁部４２との間に、第１下壁部４１よりも熱伝導率が低い第１部分を有する。このような構成によれば、第１下壁部４１から第２下壁部４２への熱の伝導をさらに抑制することができる。

本実施形態では、上記第１部分は、第１下壁部４１と第２下壁部４２との間に設けられた第１隙間Ｓ１である。このような構成によれば、第１下壁部４１から第２下壁部４２への熱の伝導をさらに抑制することができる。また、筐体１０の周囲に冷却空気が供給される環境に半導体記憶装置１が設置される場合、冷却空気の一部が第１隙間Ｓ１から筐体１０内に流入することも期待することができる。これにより、半導体メモリ部品２７の温度上昇をさらに抑制することができる。

本実施形態では、筐体１０は、第１上壁部５１と第２上壁部５２との間に、第１上壁部５１よりも熱伝導率が低い第２部分を有する。このような構成によれば、第１上壁部５１から第２上壁部５２への熱の伝導をさらに抑制することができる。

本実施形態では、第１部材Ｍ１は、筐体１０のＹ方向の両端部に分かれて設けられ、それぞれ第１下壁部４１と第２上壁部５２とを接続した第１側壁３３および第２側壁３４を有する。第２部材Ｍ２は、Ｙ方向で第１側壁３３と第２側壁３４との間に配置され、それぞれ第２下壁部４２と第１上壁部５１とを接続した第１接続部６１および第２接続部６２を有する。このような構成によれば、比較的簡単な構成により第１下壁部４１と第２上壁部５２とを接続し、第２下壁部４２と第１上壁部５１とを接続することができる。その結果、筐体１０の内部空間を広く確保しやすくなる。

本実施形態では、第１側壁３３および第２側壁３４は、筐体１０の外部に露出している。このような構成によれば、筐体１０の周囲に冷却空気が供給される環境に半導体記憶装置１が設置される場合、第１下壁部４１と第２上壁部５２とを接続する第１側壁３３および第２側壁３４が冷却空気によって冷却される。このため、第１下壁部４１から第２上壁部５２への熱の伝導をさらに抑制することができる。

本実施形態では、Ｙ方向における第１側壁３３の厚さＴ２は、Ｚ方向における第１下壁部４１の厚さＴ１よりも薄い。このような構成によれば、第１側壁３３が厚い場合と比べて第１側壁３３を熱が伝導しにくい。このため、第１下壁部４１から第２上壁部５２への熱の伝導をさらに抑制することができる。

本実施形態では、Ｘ方向における第１接続部６１の長さＬ２は、Ｘ方向における第１側壁３３の長さＬ１よりも短い。すなわち、筐体１０の周囲に供給される冷却空気による冷却が期待しにくい第１接続部６１については比較的小さく形成されている。このような構成によれば、第１接続部６１が比較的小さいため、第１接続部６１を熱が伝導しにくい。このため、第１上壁部５１から第２下壁部４２への熱の伝導をさらに抑制することができる。

本実施形態では、Ｙ方向における第１接続部６１の厚さＴ３は、Ｚ方向における第２下壁部４２の厚さＴ４よりも薄い。このような構成によれば、第１接続部６１が厚い場合と比べて第１接続部６１を熱が伝導しにくい。このため、第１上壁部５１から第２下壁部４２への熱の伝導をさらに抑制することができる。

本実施形態では、筐体１０は、Ｙ方向で第２部材Ｍ２と第１側壁３３との間に設けられ、筐体１０の外部に露出した第３隙間Ｓ３を有する。このような構成によれば、筐体１０の周囲に冷却空気が供給される環境に半導体記憶装置１が設置される場合、冷却空気の一部が第３隙間Ｓ３から筐体１０内に流入することが期待することができる。これにより、半導体メモリ部品２７の温度上昇をさらに抑制することができる。

本実施形態では、第３隙間Ｓ３の長手方向は、Ｘ方向である。このような構成によれば、Ｘ方向に沿って筐体１０の周囲に冷却空気が供給される環境に半導体記憶装置１が設置される場合、より多くの冷却空気が第３隙間Ｓ３から筐体１０内に流入することが期待することができる。

本実施形態では、第１下壁部４１と第２下壁部４２との境界部は、Ｘ方向において、筐体１０の第１端部１０ｅ１および第２端部１０ｅ２に対してよりも筐体１０の中央部の近くに位置する。第１上壁部５１と第２上壁部５２との境界部は、Ｘ方向において、筐体１０の第１端部１０ｅ１および第２端部１０ｅ２に対してよりも筐体１０の中央部の近くに位置する。このような構成によれば、上記境界部が筐体１０の第１端部１０ｅ１または第２端部１０ｅ２の近くに位置する場合に比べて、例えば図８に示すような回動作業を伴う組立作業において、組立作業の安定性を向上させることができる。

本実施形態では、筐体１０の内面は、コンデンサ２８を避ける第２窪みＵ２を有する。第２窪みＵ２は、第１下壁部４１と第２下壁部４２とに亘って設けられている。このような構成によれば、第１下壁部４１と第２下壁部４２との互いに隣り合う部分の一部が薄く形成されることになり、第１下壁部４１から第２下壁部４２への熱の伝導をさらに抑制することができる。

本実施形態では、基板２１は、第１下壁部４１と第１上壁部５１との間に挟まれて固定されるとともに、第２下壁部４２と第２上壁部５２との間に挟まれて固定される。このような構成によれば、第１下壁部４１と第２下壁部４２とが一体でなく、第１上壁部５１と第２上壁部５２とが一体でない構成において基板２１を安定して固定することができる。

（第２実施形態）
次に、第２実施形態について説明する。第２実施形態において以下に説明する以外の構成は、第１実施形態の構成と同じである。

図１２は、第２実施形態の筐体１０Ａを分解して示す斜視図である。本実施形態では、筐体１０Ａは、第１部材Ｍ１と、第３部材Ｍ３Ａと、第４部材Ｍ４Ａとを含む。

第１部材Ｍ１は、第１実施形態と同様に、第１下壁部４１、第２上壁部５２、第１側壁３３、および第２側壁３４を含む。第３部材Ｍ３Ａは、第２下壁部４２を含む。第４部材Ｍ４は、第１上壁部５１を含む。すなわち本実施形態では、第２下壁部４２と、第１上壁部５１とは、互いに異なる複数の部材によって形成されている。第３部材Ｍ３Ａ（すなわち第２下壁部４２）と、第４部材Ｍ４Ａ（すなわち第１上壁部５１）は、別々に第１部材Ｍ１に対して取り付けられる。本実施形態では、第１下壁部４１は、「第１壁部」の一例である。第２下壁部４２は、「第２壁部」の一例である。第１上壁部５１は、「第３壁部」の一例である。第２上壁部５２は、「第４壁部」の一例である。

このような構成によっても、第１下壁部４１から第２下壁部４２への熱の伝導、および第１上壁部５１から第２上壁部５２への熱の伝導を抑制することができる。その結果、半導体記憶装置１の信頼性の向上を図ることができる。

（第３実施形態）
次に、第３実施形態について説明する。第３実施形態において以下に説明する以外の構成は、第１実施形態の構成と同じである。

図１３は、第３実施形態の筐体１０Ｂを分解して示す斜視図である。本実施形態では、筐体１０Ｂは、第５部材Ｍ５Ｂと、第６部材Ｍ６Ｂと、第２部材Ｍ２とを含む。

第２部材Ｍ２は、第１実施形態と同様に、第１上壁部５１、第２下壁部４２、第１接続部６１、および第２接続部６２を含む。第５部材Ｍ５Ｂは、第１下壁部４１と、第１側壁３３の一部である第１部分３３ａと、第２側壁３４の一部である第１部分３４ａとを含む。第６部材Ｍ６Ｂは、第２上壁部５２と、第１側壁３３の残りである第２部分３３ｂと、第２側壁３４の残りである第２部分３４ｂとを含む。すなわち本実施形態では、第１下壁部４１と、第２上壁部５２とは、互いに異なる複数の部材によって形成されている。第５部材Ｍ５Ｂ（すなわち第１下壁部４１）と、第６部材Ｍ６Ｂ（すなわち第２上壁部５２）とは、別々に第２部材Ｍ２に対して取り付けられる。本実施形態では、第１上壁部５１は、「第１壁部」の一例である。第２上壁部５２は、「第２壁部」の一例である。第１下壁部４１は、「第３壁部」の一例である。第２下壁部４２は、「第４壁部」の一例である。

このような構成によっても、第１下壁部４１から第２下壁部４２への熱の伝導、および第１上壁部５１から第２上壁部５２への熱の伝導を抑制することができる。その結果、半導体記憶装置１の信頼性の向上を図ることができる。

（第４実施形態）
次に、第４実施形態について説明する。第４実施形態において以下に説明する以外の構成は、第１実施形態の構成と同じである。

図１４は、第４実施形態の筐体１０Ｃを分解して示す斜視図である。本実施形態では、筐体１０Ｃは、第７部材Ｍ７Ｃと、第８部材Ｍ８Ｃと、第９部材Ｍ９Ｃ、第１０部材Ｍ１０Ｃとを含む。

第７部材Ｍ７Ｃは、第１下壁部４１と、第１側壁３３の一部である第１部分３３ａと、第２側壁３４の一部である第１部分３４ａとを含む。第８部材Ｍ８Ｃは、第２下壁部４２を含む。第９部材Ｍ９Ｃは、第１上壁部５１を含む。第１０部材Ｍ１０Ｃは、第２上壁部５２と、第１側壁３３の残りである第２部分３３ｂと、第２側壁３４の残りである第２部分３４ｂとを含む。すなわち本実施形態では、第１下壁部４１、第２下壁部４２、第１上壁部５１、および第２上壁部５２は、互いに異なる複数の部材によって形成されている。本実施形態では、第１下壁部４１は、「第１壁部」の一例である。第２下壁部４２は、「第２壁部」の一例である。第１上壁部５１は、「第３壁部」の一例である。第２上壁部５２は、「第４壁部」の一例である。

このような構成によっても、第１下壁部４１から第２下壁部４２への熱の伝導、および第１上壁部５１から第２上壁部５２への熱の伝導を抑制することができる。その結果、半導体記憶装置１の信頼性の向上を図ることができる。

以上、いくつかの実施形態について説明したが、実施形態は上述した例に限定されない。例えば、電子部品（例えばコンデンサ２８）を避けるための第２窪みＵ２が第１下壁部４１および第２下壁部４２に亘って形成されたことに代えて／加えて、同様の窪みが第１上壁部５１および第２上壁部５２に亘って形成されてもよい。上述した実施形態では、基板２１の第１領域Ｒ１に発熱部品（コントローラ２３など）が実装され、基板２１の第２領域Ｒ２に半導体メモリ部品２７が実装されている。これに代えて、基板２１の第１領域Ｒ１に半導体メモリ部品２７が実装され、基板２１の第２領域Ｒ２に発熱部品（コントローラ２３など）が実装されてもよい。

以上説明した少なくともひとつの実施形態によれば、半導体記憶装置の筐体は、基板の厚さ方向である第１方向で前記基板に対して第１側に位置して前記基板の第１領域に面する第１壁部と、前記第１方向で前記基板に対して前記第１側に位置して前記基板の第２領域に面する第２壁部と、前記第１方向で前記基板に対して前記第１側とは反対側である第２側に位置して前記第１領域に面する第３壁部と、前記第１方向で前記基板に対して前記第２側に位置して前記第２領域に面する第４壁部とを有する。前記第１壁部は、第１部材によって形成されている。前記第２壁部は、前記第１部材とは異なる部材によって形成されている。前記第３壁部は、第２部材によって形成されている。前記第４壁部は、前記第２部材とは異なる部材によって形成されている。このような構成によれば、半導体記憶装置の信頼性の向上を図ることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…半導体記憶装置、１０，１０Ａ，１０Ｂ，１０Ｃ…筐体、２３…コントローラ（発熱部品）、２４…電力変換部品（発熱部品）、２５…電源回路部品（発熱部品）、２７…半導体メモリ部品、２８…コンデンサ（電子部品）、３１…下壁、３２…上壁、３３…第１側壁、３４…第２側壁、４１…第１下壁部、４２…第２下壁部、５１…第１上壁部、５２…第２上壁部、６１…第１接続部、６２…第２接続部、Ｍ１…第１部材、Ｍ２…第２部材、Ｍ３Ａ…第３部材、Ｍ４Ａ…第４部材、Ｍ５Ｂ…第５部材、Ｍ６Ｂ…第６部材、Ｍ７Ｃ…第７部材、Ｍ８Ｃ…第８部材、Ｍ９Ｃ…第９部材、Ｍ１０Ｃ…第１０部材、Ｒ１…第１領域、Ｒ２…第２領域、Ｓ１…第１隙間、Ｓ２…第２隙間、Ｓ３…第３隙間、Ｓ４…第４隙間、Ｓ５…第５隙間、Ｓ６…第６隙間。

Claims (16)

1. 筐体と、
   前記筐体に収容され、第１領域と、前記第１領域とは異なる第２領域とを含む基板と、
   前記第１領域と前記第２領域とのうち一方に実装された発熱部品と、
   前記第１領域と前記第２領域とのうち他方に実装された半導体メモリ部品と、
   を備え、
   前記筐体は、前記基板の厚さ方向である第１方向で前記基板に対して第１側に位置して前記第１領域に面する第１壁部と、前記第１方向で前記基板に対して前記第１側に位置して前記第２領域に面する第２壁部と、前記第１方向で前記基板に対して前記第１側とは反対側である第２側に位置して前記第１領域に面する第３壁部と、前記第１方向で前記基板に対して前記第２側に位置して前記第２領域に面する第４壁部とを有し、
   前記第１壁部は、第１部材によって形成され、
   前記第２壁部は、前記第１部材とは異なる部材によって形成され、
   前記第３壁部は、第２部材によって形成され、
   前記第４壁部は、前記第２部材とは異なる部材によって形成されている、
   半導体記憶装置。
2. 前記筐体は、前記第１壁部から前記第２壁部に向かう第２方向において、前記第１壁部と前記第２壁部との間に、前記第１壁部よりも熱伝導率が低い第１部分を有する、
   請求項１に記載の半導体記憶装置。
3. 前記第１部分は、前記第１壁部と前記第２壁部との間に設けられた隙間である、
   請求項２に記載の半導体記憶装置。
4. 前記隙間の長手方向は、前記第１方向および前記第２方向と交差する第３方向に沿う、
   請求項３に記載の半導体記憶装置。
5. 前記筐体は、前記第２方向において、前記第３壁部と前記第４壁部との間に、前記第３壁部よりも熱伝導率が低い第２部分を有する、
   請求項２から請求項４のうちいずれか１項に記載の半導体記憶装置。
6. 前記第４壁部は、前記第１部材によって形成されている、
   請求項１に記載の半導体記憶装置。
7. 前記第２壁部は、前記第２部材によって形成されている、
   請求項６に記載の半導体記憶装置。
8. 前記第１部材は、前記第１方向と交差し、且つ、前記第１壁部から前記第２壁部に向かう第２方向と交差する第３方向において前記筐体の両端部に分かれて設けられ、それぞれ前記第１壁部と前記第４壁部を接続する第５壁部および第６壁部を有し、
   前記第２部材は、前記第３方向で前記第５壁部と前記第６壁部との間に配置され、それぞれ前記第２壁部と前記第３壁部とを接続した第１接続部および第２接続部を有する、
   請求項７に記載の半導体記憶装置。
9. 前記第５壁部および前記第６壁部は、前記筐体の外部に露出している、
   請求項８に記載の半導体記憶装置。
10. 前記第３方向における前記第５壁部の厚さは、前記第１方向における前記第１壁部の厚さよりも薄い、
    請求項８または請求項９に記載の半導体記憶装置。
11. 前記第２方向における前記第１接続部の長さは、前記第２方向における前記第５壁部の長さよりも短い、
    請求項８から請求項１０のうちいずれか１項に記載の半導体記憶装置。
12. 前記第３方向における前記第１接続部の厚さは、前記第１方向における前記第２壁部の厚さよりも薄い、
    請求項８から請求項１１のうちいずれか１項に記載の半導体記憶装置。
13. 前記筐体は、前記第３方向で前記第２部材と前記第５壁部との間に設けられ、前記筐体の外部に露出した隙間を有する、
    請求項８から請求項１２のうちいずれか１項に記載の半導体記憶装置。
14. 前記筐体は、前記第１壁部から前記第２壁部に向かう第２方向において、第１端部と、前記第１端部とは反対側に位置した第２端部とを有し、
    前記第１壁部と前記第２壁部との境界部は、前記第２方向において、前記第１端部および前記第２端部に対してよりも前記筐体の中央部に対して近くに位置し、
    前記第３壁部と前記第４壁部との境界部は、前記第２方向において、前記第１端部および前記第２端部に対してよりも前記筐体の中央部に対して近くに位置する、
    請求項１に記載の半導体記憶装置。
15. 前記基板に実装された電子部品をさらに備え、
    前記筐体の内面は、前記電子部品を避ける窪みを有し、
    前記窪みは、前記第１壁部と前記第２壁部とに亘って、または前記第３壁部と前記第４壁部とに亘って設けられている、
    請求項１に記載の半導体記憶装置。
16. 前記第１壁部は、前記第１方向において前記第１壁部から前記第３壁部へ向かう方向に突出した第１支持部を含み、
    前記第２壁部は、前記第１方向において前記第２壁部から前記第４壁部へ向かう方向に突出した第２支持部を含み、
    前記第３壁部は、前記第１方向において前記第３壁部から前記第１壁部へ向かう方向に突出した第３支持部を含み、
    前記第４壁部は、前記第１方向において前記第４壁部から前記第２壁部へ向かう方向に突出した第４支持部を含み、
    前記基板は、前記第１支持部と前記第３支持部との間に挟まれて固定されるとともに、前記第２支持部と前記第４支持部との間に挟まれて固定される、
    請求項１に記載の半導体記憶装置。

Images