JP2022184314A - 撮像素子、及び、撮像装置 - Google Patents

Abstract

【課題】チップ面積の増大を抑制可能な撮像素子を提供する。【解決手段】撮像素子は、光電変換により電荷を生成する第１光電変換部と、光電変換により電荷を生成する第２光電変換部と、前記第１光電変換部で生成された電荷に基づく第１信号が出力される第１信号線と、前記第２光電変換部で生成された電荷に基づく第２信号が出力される第２信号線と、前記第１信号線に出力された信号と基準信号とを比較する第１比較部と、前記第２信号線に出力された信号と基準信号とを比較する第２比較部と、前記第１信号を前記第１信号線へ出力させ、前記第２信号を前記第２信号線へ出力させる第１制御と、前記第１信号を前記第１信号線及び前記第２信号線へ出力させる第２制御とを行う制御部と、を備える。【選択図】図４

Description

本発明は、撮像素子、及び、撮像装置に関する。

イメージセンサ回路と相関二重サンプリング回路を有する撮像装置が知られている（特許文献１）。従来から回路面積の削減が求められている。

国際公開第２００８／１２９８８５号

第１の態様によると、撮像素子は、光電変換により電荷を生成する第１光電変換部と、光電変換により電荷を生成する第２光電変換部と、前記第１光電変換部で生成された電荷に基づく第１信号が出力される第１信号線と、前記第２光電変換部で生成された電荷に基づく第２信号が出力される第２信号線と、前記第１信号線に出力された信号と基準信号とを比較する第１比較部と、前記第２信号線に出力された信号と基準信号とを比較する第２比較部と、前記第１信号を前記第１信号線へ出力させ、前記第２信号を前記第２信号線へ出力させる第１制御と、前記第１信号を前記第１信号線及び前記第２信号線へ出力させる第２制御とを行う制御部と、を備える。
第２の態様によると、撮像装置は、第１の態様による撮像素子と、前記撮像素子から出力される信号に基づいて画像データを生成する生成部と、を備える。

実施の形態に係る撮像装置の構成例を示す図である。 実施の形態に係る撮像素子の構成例を示すブロック図である。 実施の形態に係る撮像素子の画素の構成例を示す図である。 実施の形態に係る撮像素子の一部の構成例を示す図である。 実施の形態に係る撮像素子による読み出し制御の一例を説明するための図である。 実施の形態に係る撮像素子による読み出し制御の別の例を説明するための図である。 実施の形態に係る撮像素子による読み出し制御の一例を説明するためのタイミングチャートである。 変形例１に係る撮像素子の一部の構成例を説明するための図である。 変形例２に係る撮像素子の一部の構成例を説明するための図である。

（実施の形態）
図１は、実施の形態に係る撮像装置の一例であるカメラ１の構成例を示す図である。カメラ１は、撮影光学系（結像光学系）２、撮像素子３、制御部４、メモリ５、表示部６、及び操作部７を備える。撮影光学系２は、フォーカスレンズ（焦点調節レンズ）を含む複数のレンズと絞り（開口絞り）を有し、撮像素子３に被写体像を結像する。なお、撮影光学系２は、カメラ１から着脱可能にしてもよい。

撮像素子３は、ＣＭＯＳイメージセンサ、ＣＣＤイメージセンサ等の撮像素子である。撮像素子３は、撮影光学系２を通過した光束を受光し、撮影光学系２により形成される被写体像を撮像する。撮像素子３には、光電変換部を有する複数の画素が二次元状（行方向及び列方向）に設けられる。光電変換部は、フォトダイオード（ＰＤ）によって構成され、入射した光を電荷に変換する。撮像素子３は、受光した光を光電変換して信号を生成し、生成した信号を制御部４に出力する。

メモリ５は、不揮発性の記憶媒体等により構成される。メモリ５には、画像データ、カメラ１の各部の制御に用いるプログラム及びデータ等が記憶される。制御部４は、メモリ５へのデータの書き込み、及びメモリ５からのデータの読み出しを行う。

表示部６は、液晶ディスプレイ、有機ＥＬディスプレイ等である。表示部６は、被写体のスルー画像（ライブビュー画像）、メモリ５に記憶された画像データに基づく画像、ＡＦ枠などの焦点検出領域（ＡＦエリア）を示す画像、シャッター速度、絞り値等の撮影に関する情報、及びメニュー画面等を表示する。表示部６は、タッチパネルを含んでもよく、入出力部としても機能し得る。表示部（入出力部）６は、ユーザによる操作に基づく信号を生成し、制御部４に出力してもよい。

操作部７は、レリーズボタン、電源ボタン（スイッチ）、操作ボタン、各種モードを切り替えるためのスイッチ等の部材を含み、カメラ１に対する操作を受け付ける。操作部７は、ユーザによる操作を検出し、操作に基づく信号を制御部４へ出力する。なお、操作部７は、表示部６のタッチパネルを含み得る。

制御部４は、プロセッサ及びメモリを有し、カメラ１の各部の制御を行う。制御部４は、ＣＰＵ、ＧＰＵ、ＦＰＧＡ、ＡＳＩＣ等のデバイス、及びＲＯＭ、ＲＡＭ等のメモリを有する。制御部４は、メモリに格納されたプログラムを読み込んで実行する。制御部４は、プログラムに基づいて情報処理を行う処理部（情報処理部）ともいえる。

制御部４は、撮像素子３を制御する信号を撮像素子３に供給し、撮像素子３の動作を制御する。制御部４は、静止画撮影を行う場合、動画撮影を行う場合、表示部６に被写体のスルー画像を表示する場合等に、撮像素子３に被写体像を撮像させて、画素の信号を出力させる。制御部４は、撮像素子３から出力される各画素の信号に各種の画像処理を行って、各画素の信号を含む画像データを生成する。制御部４は、画像データを生成する生成部４でもあり、撮像素子３から出力される信号に基づいて静止画像データ、動画像データを生成する。制御部４は、色補間処理、階調変換処理などの画像処理を行う。

図２は、実施の形態に係る撮像素子の構成例を示すブロック図である。撮像素子３は、複数の画素１０が形成された第１基板１１１と、複数のアナログ／デジタル変換部（ＡＤ変換部）６０が形成された第２基板１１２とを積層して構成される。第１基板１１１及び第２基板１１２は、それぞれ半導体基板を用いて構成される。第１基板１１１に設けられた回路、及び第２基板１１２に設けられた回路は、電極、バンプ等の接続部により電気的に接続される。

第１基板１１１は、複数の画素１０がそれぞれ配置される複数の領域２０を有する。図２に示す例では、６つの領域２０を図示している。これら６つの領域２０は、それぞれ、第１基板１１１の画素１０が配置される領域を、所定数の画素を含む領域に分けたときの１つの領域を示している。なお、各領域２０は、部分的に重なっていてもよいし、重なっていなくてもよい。各領域２０の画素の数は、２画素×２画素の４画素であってもよいし、４画素×４画素の１６画素であってもよく、任意の数としてよい。以下では、領域２０を画素ブロック２０と称する。

画素１０は、後述する光電変換信号及びダーク信号を、第２基板１１２へ出力する。信号線３０は、画素１０とＡＤ変換部６０とを結ぶ信号線であり、画素１０から信号が出力される。信号線３０は、電極、バンプ等の接続部を用いた信号線である。複数の信号線３０の各々に対して、電流源３５とＡＤ変換部６０とが設けられる。

第２基板１１２は、電流源３５と、ＡＤ変換部６０と、読み出し制御部８０と、信号処理部１００とを有する。撮像素子３では、画素ブロック２０毎に、信号線３０と電流源３５とＡＤ変換部６０とが設けられる。電流源３５は、信号線３０を介して、画素ブロック２０の各画素１０に接続される。電流源３５は、画素１０から信号を読み出すための電流を生成し、生成した電流を信号線３０と画素ブロック２０の各画素１０とに供給する。

読み出し制御部８０は、タイミングジェネレータ、論理回路（ＡＮＤ回路、ＯＲ回路等）、ラッチ回路、バッファ等の複数の回路により構成される。読み出し制御部８０は、カメラ１の制御部４によって制御され、後述する信号ＴＸ、信号ＲＳＴ、信号ＳＥＬなどの信号を各画素に供給して、各画素の動作を制御する。読み出し制御部８０は、画素の各トランジスタのゲートに信号を供給して、トランジスタをオン状態（接続状態、導通状態、短絡状態）又はオフ状態（切断状態、非導通状態、開放状態、遮断状態）とする。なお、読み出し制御部８０は、第１基板１１１と第２基板１１２に分けて配置してもよいし、第１基板１１１と第２基板１１２とは異なる基板に配置してもよい。

ＡＤ変換部６０は、後述する比較部と記憶部を含んで構成される。ＡＤ変換部６０は、画素ブロック２０の各画素１０から信号線３０を介して入力されるアナログ信号である画素の信号（光電変換信号、ダーク信号）を、所定のビット数のデジタル信号に変換する。デジタル信号に変換された画素の信号は、信号処理部１００に出力される。

信号処理部１００は、論理回路、メモリ回路、高速インタフェースに対応した出力回路等の複数の回路により構成される。信号処理部１００は、入力された画素の信号に対して、ダーク信号と光電変換信号との差分処理を行う相関二重サンプリング、信号量を補正する処理等の信号処理を行う。信号処理部１００は、処理後の信号をカメラ１の制御部４に出力する。

また、撮像素子３には、信号線３０と、その信号線３０とは別の信号線３０とを電気的に接続又は切断するスイッチＳＷ１（図２ではスイッチＳＷ１ａ～スイッチＳＷ１ｅ）が設けられる。スイッチＳＷ１は、トランジスタにより構成される。スイッチＳＷ１は、接続部１であり、隣り合う２つの信号線３０間を接続する。読み出し制御部８０は、スイッチＳＷ１ａ～ＳＷ１ｅの各スイッチに信号を供給して、各スイッチをオンオフ制御する。スイッチＳＷ１（接続部１）は、接続および切断を切り替える切替部であるともいえる。

本実施の形態に係る撮像素子３は、画素ブロック２０の画素の信号をその画素ブロック２０に対して設けられたＡＤ変換部６０に読み出してＡＤ変換する処理（第１の読み出し制御）を行い得る。また、撮像素子３は、スイッチＳＷ１を制御して、画素の信号を複数のＡＤ変換部６０に読み出してＡＤ変換する処理（第２の読み出し制御）も行い得る。カメラ１の制御部４は、撮像素子３を制御して、画素信号の処理方法を選択（設定）する。

第２の読み出し制御では、画素の信号は、複数のＡＤ変換部６０に入力され、複数のＡＤ変換部６０においてデジタル信号に変換される。複数のＡＤ変換部６０の各々でデジタル信号に変換された画素の信号は、信号処理部１００に出力される。信号処理部１００は、複数のデジタル信号に変換された画素の信号を平均化する処理を行う。撮像素子３は、１つの画素信号を複数のＡＤ変換部６０によりＡＤ変換した後に平均化する処理を行う相関多重サンプリング（CMS；Correlated Multi Sampling）を実現することができる。撮像素子３は、全画素１０のうちの特定の画素を間引いて一部の画素から信号を読み出す場合、複数の画素の信号を加算（混合）して読み出す場合等に第２の読み出し制御を行う。信号処理部１００は、入力された画素の信号に対してＣＭＳ処理等の信号処理を行い、信号処理後の各画素の信号を制御部４に出力する。

図３は、実施の形態に係る撮像素子の画素の構成例を示す図である。画素１０は、光電変換部１１と、転送部１２と、フローティングディフュージョン（ＦＤ）１３と、リセット部１４と、増幅部１５と、選択部１６とを有する。光電変換部１１は、フォトダイオードＰＤであり、入射した光を電荷に変換し、光電変換された電荷を蓄積する。

転送部１２は、信号ＴＸにより制御されるトランジスタＭ１から構成され、光電変換部１１とＦＤ１３とを電気的に接続又は切断する。転送部１２は、光電変換部１１で光電変換された電荷をＦＤ１３に転送する。トランジスタＭ１は、転送トランジスタである。ＦＤ１３は、ＦＤ１３に転送された電荷を蓄積（保持）する。ＦＤ１３は、蓄積部１３であり、光電変換部１１で生成された電荷を蓄積する。

増幅部１５は、ゲート（端子）がＦＤ１３に接続されるトランジスタＭ３から構成される。増幅部１５は、ＦＤ１３に蓄積された電荷による信号を増幅して出力する。トランジスタＭ３のドレイン（端子）は、電源線（電源電圧ＶＤＤ）に接続される。トランジスタＭ３のソース（端子）は、選択部１６を介して信号線３０に接続される。トランジスタＭ３は、増幅トランジスタである。増幅部１５と選択部１６とは、光電変換部１１により生成された電荷に基づく信号を生成し出力する出力部ともいえる。

リセット部１４は、信号ＲＳＴにより制御されるトランジスタＭ２から構成され、ＦＤ１３により蓄積された電荷をリセットする。リセット部（排出部）１４は、ＦＤ１３に蓄積された電荷を排出し、ＦＤ１３の電圧をリセット電圧（電圧ＶＤＤに応じた電圧）にリセットする。トランジスタＭ２は、リセットトランジスタである。

選択部１６は、信号ＳＥＬにより制御されるトランジスタＭ４から構成され、増幅部１５と信号線３０とを電気的に接続又は切断する。選択部１６のトランジスタＭ４は、オン状態の場合に、増幅部１６からの信号を信号線３０に出力する。トランジスタＭ４は、選択トランジスタである。

画素１０は、ＦＤ１３の電圧をリセットしたときの信号（ダーク信号）と、転送部１２により光電変換部１１からＦＤ１３に転送された電荷に応じた信号（光電変換信号）とを、信号線３０に順次出力する。光電変換信号は、光電変換部１１によって光電変換された電荷に基づいて生成されるアナログ信号である。ダーク信号は、光電変換信号に対する基準レベルを示すアナログ信号となり、光電変換信号の補正に用いられる。ダーク信号は、光電変換信号に含まれるノイズの除去に用いる信号ともいえる。

読み出し制御部８０（図２参照）は、各画素１０に入力される信号ＴＸ、信号ＲＳＴ、信号ＳＥＬ等を制御することにより、ダーク信号の読み出しと、光電変換信号の読み出しとを行う。画素１０から順次出力されるダーク信号及び光電変換信号は、信号線３０を介してＡＤ変換部６０に入力され、デジタル信号に変換される。

図４は、実施の形態に係る撮像素子の一部の構成例を示す図である。撮像素子３は、画素ブロック２０と、供給部４０と、ＡＤ変換部６０と、信号処理部１００とを有する。なお、図４では、撮像素子３に設けられた複数の画素ブロック２０のうちの画素ブロック２０ａ内の１つの画素１０（画素１０ａと称する）と、画素ブロック２０ｂ内の１つの画素１０（画素１０ｂと称する）を図示している。

供給部４０には、不図示の信号生成部（信号生成回路）から信号線３８を介して、時間経過とともに信号レベルが変化する信号であるランプ信号Ｖｒａｍｐが入力される。供給部４０は、読み出し制御部８０（図２参照）により制御され、信号Ｖｒａｍｐに基づいて信号Ｖｉｎを生成し、ＡＤ変換部６０に供給する。信号Ｖｉｎは、時間経過とともに信号レベルが変化する信号であり、ＡＤ変換部６０の比較部５０により画素の信号との比較に用いられる基準信号となる。なお、供給部４０をＡＤ変換部６０に含めてもよい。

図４に示す例では、供給部４０は、第１容量４１と、複数の第２容量４２（第２容量４２ａ～４２ｄ）と、複数のスイッチＳＷ２ａ及びＳＷ２ｂ（スイッチＳＷ２ａ１～ＳＷ２ａ４、スイッチＳＷ２ｂ１～ＳＷ２ｂ４）とを有する。第１容量４１、及び第２容量４２ａ～４２ｄは、それぞれ、例えばＣの容量値を有する。供給部４０ａは、基準信号Ｖｉｎ１を生成してＡＤ変換部６０ａに出力する。供給部４０ｂは、基準信号Ｖｉｎ２を生成してＡＤ変換部６０ｂに出力する。

第１容量４１は、信号線３８とＡＤ変換部６０との間に接続される。第１容量４１の一方の端子（電極）には、信号線３８を介して、時間経過とともに信号レベルが変化するランプ信号Ｖｒａｍｐが入力される。第１容量４１の他方の端子は、信号線４８を介して、複数の第２容量４２とＡＤ変換部６０とに電気的に接続される。

第２容量４２は、第１容量４１に電気的に接続される容量である。第２容量４２の一方の端子は、第１容量４１とＡＤ変換部６０とに電気的に接続される。第２容量４２の他方の端子は、スイッチＳＷ２ａを介して信号線３９に接続され、スイッチＳＷ２ｂを介して接地線（グランド線）に接続される。信号線３９には、不図示の信号生成部から、所定の電圧（例えば電源電圧または接地電圧）となる信号Ｖｏｆｆｓｅｔが供給される。

スイッチＳＷ２ａは、接続部２ａであり、第２容量４２と信号Ｖｏｆｆｓｅｔが入力される信号線３９とを電気的に接続又は切断する。スイッチＳＷ２ｂは、接続部２ｂであり、第２容量４２と接地電圧が与えられる接地線とを電気的に接続又は切断する。スイッチＳＷ２ａ及びスイッチＳＷ２ｂは、トランジスタにより構成される。スイッチＳＷ２ａ、ＳＷ２ｂ（接続部２ａ、２ｂ）は、接続および切断を切り替える切替部であるともいえる。読み出し制御部８０は、スイッチＳＷ２ａ１～ＳＷ２ａ４及びスイッチＳＷ２ｂ１～ＳＷ２ｂ４の各スイッチに信号を供給して、各スイッチをオンオフ制御する。

信号線４８に出力される基準信号Ｖｉｎの大きさは、第１容量４１に接続される第２容量４２の接続状態によって変化する。読み出し制御部８０は、供給部４０の各スイッチを制御することにより、第２容量４２ａ～４２ｄの接続先を設定（変更）し、基準信号Ｖｉｎの電圧を調整可能である。供給部４０は、読み出し制御部８０により制御され、ＡＤ変換部６０に供給する基準信号Ｖｉｎの信号レベルを変化させる。供給部４０は、基準信号Ｖｉｎの信号レベルを調整する調整部ともいえる。

ＡＤ変換部６０は、比較部５０及び記憶部５５を有し、信号線３０を介して入力される画素の信号をデジタル信号に変換する。比較部５０は、コンパレータ回路を含んで構成される。比較部５０の第１端子５１には、画素１０から信号線３０を介して、画素信号（光電変換信号、ダーク信号）が入力される。比較部５０の第２端子５２には、供給部４０から信号線４８を介して、時間経過とともに信号レベルが変化する基準信号Ｖｉｎが入力される。比較部５０は、画素１０から入力される信号と信号Ｖｉｎとを比較し、比較結果である出力信号を出力端子５３から出力する。

記憶部５５は、記憶されるデジタル信号のビット数に対応して、複数のラッチ回路により構成される。記憶部５５には、比較部５０から比較結果を示す出力信号が入力され、不図示のカウント部（カウンタ回路）からカウント結果に基づくデジタル信号が入力される。記憶部５５は、比較部５０の出力信号とカウント部の出力信号とに基づいて、比較部５０による比較開始から比較結果が反転するまでの経過時間に応じたカウント値を示すデジタル信号を、変換後の画素の信号として記憶する。図４に示す例では、記憶部５５は、比較部５０から出力される信号に基づき、画素１０から出力された信号のレベルと基準信号Ｖｉｎのレベルとの大小関係が変化する（反転する）までの時間に応じたカウント値のデジタル信号を記憶する。

画素１０のダーク信号が比較部５０に入力されると、比較部５０は、ダーク信号と基準信号Ｖｉｎとを比較して、比較結果を記憶部５５に出力する。記憶部５５は、比較部５０による比較開始時から比較結果の反転時までの経過時間に応じたカウント値を示すデジタル信号を、ダーク信号に基づくデジタル信号として記憶する。また、画素１０の光電変換信号が比較部５０に入力されると、比較部５０は、光電変換信号と基準信号Ｖｉｎとを比較して、比較結果を記憶部５５に出力する。記憶部５５は、比較部５０による比較開始時から比較結果の反転時までの経過時間に応じたカウント値を示すデジタル信号を、光電変換信号に基づくデジタル信号として記憶する。このように、ＡＤ変換部６０は、アナログ信号であるダーク信号を所定のビット数のデジタル信号に変換し、アナログ信号である光電変換信号を所定のビット数のデジタル信号に変換し得る。

ＡＤ変換部６０によりデジタル信号に変換された画素の信号は、信号処理部１００に順次出力される。信号処理部１００には、デジタル信号に変換された画素の信号（ダーク信号に基づくデジタル信号、光電変換信号に基づくデジタル信号）が入力される。信号処理部１００は、光電変換信号とダーク信号との減算によって光電変換信号を補正する相関二重サンプリングを行う。信号処理部１００は、相関二重サンプリング等の信号処理を行った後、処理後の画素の信号を制御部４に出力する。

本実施の形態では、撮像素子３は、画素の信号を１つのＡＤ変換部６０に読み出してＡＤ変換する第１の読み出し制御と、画素の信号を複数のＡＤ変換部６０に読み出してＡＤ変換する第２の読み出し制御とを行い得る。以下では、図５及び図６を参照して、第１の読み出し制御及び第２の読み出し制御について説明する。

図５及び図６は、実施の形態に係る撮像素子による読み出し制御の一例を説明するための図である。図５及び図６では、画素ブロック２０ａ内の画素１０ａと、画素ブロック２０ｂ内の画素１０ｂと、画素ブロック２０ｃ内の画素１０（画素１０ｃと称する）と、画素ブロック２０ｄ内の画素１０（画素１０ｄと称する）とを図示している。

読み出し制御部８０は、制御部４により第１の読み出し制御が指示された場合、図５に示すように、スイッチＳＷ１ａ～ＳＷ１ｃをオフ状態とする。また、読み出し制御部８０は、図４に示した供給部４０ａ～４０ｄの各々のスイッチＳＷ２ａ１～ＳＷ２ａ４をオフ状態とし、スイッチＳＷ２ｂ１～ＳＷ２ｂ４をオン状態とする。これにより、図５に模式的に示すように、供給部４０ａ～４０ｄの各々において、第２容量４２ａ～４２ｄが共に第１容量４１と接地線との間に接続された状態となる。この場合、供給部４０ａ～４０ｄは、ランプ信号Ｖｒａｍｐに基づき、同等の信号レベルの基準信号Ｖｉｎ１～Ｖｉｎ４を生成し、ＡＤ変換部６０ａ～６０ｄに供給可能となる。

読み出し制御部８０は、画素１０ａ～画素１０ｄの選択部１６をそれぞれオン状態とする。画素１０ａ～１０ｄの各々の信号は、それぞれ信号線３０ａ～３０ｄを介してＡＤ変換部６０ａ～６０ｄに出力される。ＡＤ変換部６０ａ～６０ｄは、入力される画素の信号のＡＤ変換を行う。ＡＤ変換部６０ａは、画素１０ａの信号と基準信号Ｖｉｎ１とを比較し、画素１０ａの信号をデジタル信号に変換する。

ＡＤ変換部６０ｂは、画素１０ｂの信号と基準信号Ｖｉｎ２とを比較し、画素１０ｂの信号をデジタル信号に変換する。ＡＤ変換部６０ｃは、画素１０ｃの信号と基準信号Ｖｉｎ３とを比較し、画素１０ｃの信号をデジタル信号に変換する。ＡＤ変換部６０ｄは、画素１０ｄの信号と基準信号Ｖｉｎ４とを比較し、画素１０ｄの信号をデジタル信号に変換する。ＡＤ変換部６０ａ～６０ｄの各々の記憶部５５には、それぞれ、画素１０ａ～画素１０ｄのデジタル信号に変換された信号が記憶される。

このように、第１の読み出し制御では、撮像素子３は、画素ブロック２０の画素の信号をその画素ブロック２０に対して設けられたＡＤ変換部６０に読み出してＡＤ変換する。各ＡＤ変換部６０によりデジタル信号に変換された画素の信号は、信号処理部１００によって相関二重サンプリング等の信号処理が施された後に、制御部４に出力される。

読み出し制御部８０は、制御部４により第２の読み出し制御が指示されて相関多重サンプリングを行う場合、図６に示すように、スイッチＳＷ１ａ～ＳＷ１ｃをオン状態とする。スイッチＳＷ１ａ～ＳＷ１ｃがオン状態となることで、信号線３０ａと信号線３０ｂと信号線３０ｃと信号線３０ｄとが電気的に接続される。これにより、或る画素の信号を、複数のＡＤ変換部６０に出力することが可能となる。

読み出し制御部８０は、基準信号Ｖｉｎ１～Ｖｉｎ４が相対的にずれて（シフトして）変化するように、供給部４０ａ～４０ｄの各スイッチを制御する。読み出し制御部８０は、図４に示したスイッチＳＷ２ａ１～ＳＷ２ａ４及びスイッチＳＷ２ｂ１～ＳＷ２ｂ４を制御することで、第１容量４１と接地線との間に接続される第２容量４２の数と、第１容量４１と信号線３９との間に接続される第２容量４２の数とを調整する。図６に示す例では、供給部４０ａにおいて、第２容量４２ａが、第１容量４１と信号線３９との間に接続された状態となる。また、供給部４０ａの第２容量４２ｂ～４２ｄは、それぞれ、第１容量４１と接地線との間に接続された状態となる。

供給部４０ｂにおいては、第２容量４２ａ及び第２容量４２ｂが、それぞれ、第１容量４１と信号線３９との間に接続された状態となる。供給部４０ｂの第２容量４２ｃ及び第２容量４２ｄは、それぞれ、第１容量４１と接地線との間に接続された状態となる。供給部４０ｃでは、第２容量４２ａ～４２ｃが第１容量４１と信号線３９との間に接続され、第２容量４２ｄが第１容量４１と接地線との間に接続された状態となる。また、供給部４０ｄでは、第２容量４２ａ～４２ｄが、共に第１容量４１と信号線３９との間に接続された状態となる。供給部４０ａ～４０ｄは、ランプ信号Ｖｒａｍｐ及び信号Ｖｏｆｆｓｅｔに基づき、互いに異なる信号レベルから時間経過とともに信号レベルが変化する基準信号Ｖｉｎ１～Ｖｉｎ４を生成する。供給部４０ａ～４０ｄは、時間的にずれた基準信号Ｖｉｎ１～Ｖｉｎ４をＡＤ変換部６０ａ～６０ｄに供給可能となる。

読み出し制御部８０は、画素ブロック２０ａ～画素ブロック２０ｄのうち、例えば画素ブロック２０ａの画素１０ａの選択部１６をオン状態とする。画素１０ａの信号は、画素１０ａに接続された信号線３０ａを介して、ＡＤ変換部６０ａに出力される。また、画素１０ａの信号は、スイッチＳＷ１ａ～ＳＷ１ｃ及び信号線３０ｂ～３０ｄにより、ＡＤ変換部６０ｂ～６０ｄにもそれぞれ出力される。

ＡＤ変換部６０ａ～６０ｄは、入力される画素１０ａの信号を、互いに異なる基準信号Ｖｉｎ１～Ｖｉｎ４と比較してデジタル信号に変換する。ＡＤ変換部６０毎に異なるタイミングで、画素１０ａの信号をデジタル信号に変換することが可能となる。ＡＤ変換部６０ａ～ＡＤ変換部６０ｄの各々の記憶部５５には、それぞれ、デジタル信号に変換された画素１０ａの信号が記憶される。ＡＤ変換部６０ａの記憶部５５には、画素１０ａの信号と基準信号Ｖｉｎ１との比較を行ってデジタル信号に変換された画素１０ａの信号が記憶される。

ＡＤ変換部６０ｂの記憶部５５には、画素１０ａの信号と基準信号Ｖｉｎ２との比較を行ってデジタル信号に変換された画素１０ａの信号が記憶される。ＡＤ変換部６０ｃの記憶部５５には、画素１０ａの信号と基準信号Ｖｉｎ３との比較を行ってデジタル信号に変換された画素１０ａの信号が記憶される。また、ＡＤ変換部６０ｄの記憶部５５には、画素１０ａの信号と基準信号Ｖｉｎ４との比較を行ってデジタル信号に変換された画素１０ａの信号が記憶される。ＡＤ変換部６０ａ～６０ｄの各々においてデジタル信号に変換された画素１０ａの信号は、信号処理部１００に出力される。信号処理部１００は、入力された複数の画素１０ａの信号を平均化する処理を行う相関多重サンプリングを行う。

このように、第２の読み出し制御では、撮像素子３は、画素ブロック２０の画素の信号を複数のＡＤ変換部６０に読み出してＡＤ変換する。複数のＡＤ変換部６０によりデジタル信号に変換された画素の信号は、信号処理部１００によって平均化処理等の信号処理が施された後に、制御部４に出力される。画素の信号が複数のＡＤ変換部６０において異なるタイミングでデジタル信号に変換された後に算術平均されるため、画素の信号に混入するノイズを低減することが可能となる。

撮像素子の画素から出力される信号は、画素において生じるノイズ、他の回路で生じるノイズ等の影響を受けることが考えられる。例えば、画素の増幅トランジスタで生じるノイズに起因して、アナログ信号である画素からの信号の信号レベルが時間的に変動する場合がある。この画素信号の電圧変動のため、ＡＤ変換部においてＡＤ変換が行われるタイミングによって、ＡＤ変換後の画素信号に含まれるノイズ量が変わることが考えられる。

本実施の形態に係る撮像素子３は、上述したように、画素の信号を複数のＡＤ変換部６０に読み出し、複数のＡＤ変換部６０において異なるタイミングでＡＤ変換する第２の読み出し制御を行い得る。撮像素子３は、同じ画素の信号を複数のＡＤ変換部６０においてデジタル信号に変換し、複数のデジタル信号に変換された画素の信号を平均化する相関多重サンプリングを行う。このため、画素信号に混入する電圧変動に起因するノイズ成分を低減することができる。画素の信号の品質が低下することを抑制することが可能となる。

本実施の形態では、スイッチＳＷ１を制御することにより、画素ブロック２０の画素の信号を、その画素ブロック２０に対して設けられたＡＤ変換部６０と、他の画素ブロック２０に対して設けられたＡＤ変換部６０とに出力させることが可能となる。このため、撮像素子３の一部の画素から信号を読み出す場合、複数の画素の信号を加算して読み出す場合等に、撮像素子３の各ＡＤ変換部６０を有効に活用して相関多重サンプリングを行うことができる。相関多重サンプリング用に画素ブロック毎に多数のＡＤ変換部を設ける必要はなく、撮像素子の面積の増大、製造コストの増大を防ぐことができる。

図７は、実施の形態に係る撮像素子による第２の読み出し制御の一例を説明するためのタイミングチャートである。以下では、図５及び図６に示す画素１０ａの信号を読み出す場合を例にして、撮像素子３の動作例について説明する。図７において、ハイレベル（例えば電源電圧）の制御信号（信号ＳＥＬ、信号ＲＳＴ、信号ＴＸ）が入力される画素１０ａのトランジスタはオン状態となり、ローレベル（例えば接地電圧）の制御信号が入力される画素１０ａのトランジスタはオフ状態となる。なお、図７に示す時刻ｔ１以前において、スイッチＳＷ１ａ～ＳＷ１ｃはオン状態とされ、信号線３０ａ～３０ｄが互いに電気的に接続される。

図７に示す時刻ｔ１において、信号ＲＳＴがハイレベルになる。信号ＲＳＴがハイレベルになることで、画素１０ａにおいて、リセット部１４のトランジスタＭ２がオン状態になる。リセット部１４がオン状態となることで、ＦＤ１３の電荷がリセットされ、ＦＤ１３の電圧がリセットされる。

また、時刻ｔ１では、信号ＳＥＬがハイレベルになる。信号ＳＥＬがハイレベルになることで、画素１０ａの選択部１６のトランジスタＭ４がオン状態になる。これにより、画素１０ａのリセット電圧に基づく信号、即ち画素１０ａのＦＤ１３の電荷をリセットした後の信号が、増幅部１５及び選択部１６により出力される。リセット電圧に基づく信号は、ダーク信号（リセット信号）として、スイッチＳＷ１ａ～ＳＷ１ｃ及び信号線３０ａ～３０ｄによって、ＡＤ変換部６０ａ～６０ｄへそれぞれ出力される。

時刻ｔ２では、読み出し制御部８０は、供給部４０ａ～４０ｄのスイッチＳＷ２ａ１～ＳＷ２ａ４及びスイッチＳＷ２ｂ１～ＳＷ２ｂ４（図４参照）に制御信号を出力して、図６に示すように第２容量４２ａ～４２ｄの接続先を設定する。これにより、図７に示すように、基準信号Ｖｉｎ１～Ｖｉｎ４の電位（レベル）が変化する。この場合、基準信号Ｖｉｎの電位の変化量は、第１容量４１及び信号線３９間に接続される第２容量４２の数によって変わることになる。こうして、供給部４０ａ～４０ｄは、互いに異なる初期電位となる基準信号Ｖｉｎ１～Ｖｉｎ４を出力する。

時刻ｔ３から時刻ｔ４までの期間において、信号Ｖｒａｍｐの電位の変化に伴って、基準信号Ｖｉｎ１～Ｖｉｎ４の電位が時間の経過と共に減少する。基準信号Ｖｉｎ１～Ｖｉｎ４は、互いに異なる信号レベルから時間経過とともに信号レベルが変化する。ＡＤ変換部６０ａ～６０ｄの比較部５０は、ダーク信号の電位と基準信号Ｖｉｎ１～Ｖｉｎ４の電位との比較を行う。比較部５０は、ダーク信号及び基準信号Ｖｉｎの各々の電位の大小関係が変化するときに、出力信号の信号レベルを反転させる。記憶部５５は、比較部５０の出力信号の信号レベルが反転したときのカウント値を示すデジタル信号を記憶する。このように、画素１０ａのダーク信号は、ＡＤ変換部６０ａ～６０ｄに入力されデジタル信号に変換される。

時刻ｔ５において、信号ＴＸがハイレベルになる。信号ＴＸがハイレベルになることで、画素１０ａにおいて、転送部１２のトランジスタＭ１がオン状態になる。転送部１２がオン状態となることで、光電変換部１１で光電変換された電荷がＦＤ１３に転送される。また、時刻ｔ５では、信号ＳＥＬがハイレベルである。このため、画素１０ａの光電変換部１１で生成された電荷に基づく信号（光電変換信号）が、増幅部１５及び選択部１６により出力される。画素１０ａの光電変換信号は、スイッチＳＷ１ａ～ＳＷ１ｃ及び信号線３０ａ～３０ｄにより、ＡＤ変換部６０ａ～６０ｄへそれぞれ出力される。

時刻ｔ６から時刻ｔ７までの期間において、信号Ｖｒａｍｐの電位の変化に応じて、基準信号Ｖｉｎ１～Ｖｉｎ４の電位が時間の経過と共に減少する。基準信号Ｖｉｎ１～Ｖｉｎ４は、互いに異なる初期電位から時間経過とともに電位が変化する。ＡＤ変換部６０ａ～６０ｄの比較部５０は、光電変換信号の電位と基準信号Ｖｉｎ１～Ｖｉｎ４の電位との比較を行う。比較部５０は、光電変換信号及び基準信号Ｖｉｎの各々の電位の大小関係が変化するときに、出力信号の信号レベルを反転させる。記憶部５５は、比較部５０の出力信号の信号レベルが反転したときのカウント値を示すデジタル信号を記憶する。

このように、基準信号Ｖｉｎ１～Ｖｉｎ４の初期電位が異なるため、各比較部５０の出力信号の信号レベルが反転するタイミングが異なり、異なるタイミングでデジタル信号への変換が行われる。ＡＤ変換時の時間相関がＡＤ変換部６０毎に異なるともいえる。各ＡＤ変換部６０でデジタル信号に変換されたダーク信号と光電変換信号は、信号処理部１００に出力されて減算処理、平均化処理等の信号処理が施される。このため、画素の信号に含まれるノイズを低減して、画素の信号の品質低下を抑制することができる。

上述した実施の形態によれば、次の作用効果が得られる。
（１）撮像素子３は、光電変換により電荷を生成する第１光電変換部と、光電変換により電荷を生成する第２光電変換部と、第１光電変換部で生成された電荷に基づく第１信号が出力される第１信号線（信号線３０）と、第２光電変換部で生成された電荷に基づく第２信号が出力される第２信号線と、第１信号線に出力された信号と基準信号とを比較する第１比較部（比較部５０）と、第２信号線に出力された信号と基準信号とを比較する第２比較部と、第１信号を第１信号線へ出力させ、第２信号を第２信号線へ出力させる第１制御と、第１信号を第１信号線及び第２信号線へ出力させる第２制御とを行う制御部（読み出し制御部８０）と、を備える。本実施の形態では、読み出し制御部８０は、スイッチＳＷ１を制御することにより、画素の信号を複数のＡＤ変換部６０に出力してＡＤ変換した後に平均化する処理を行うことが可能となる。このため、相関多重サンプリングのために画素ブロック毎に多数のＡＤ変換部を設ける場合と比較して、撮像素子３のチップ面積の増大を抑制することができる。

次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。

（変形例１）
ＡＤ変換部６０に基準信号Ｖｉｎとして出力する信号を、複数の信号から選択可能としてもよい。図８（ａ）に示すように、複数のスイッチＳＷ３（スイッチＳＷ３ａ～スイッチＳＷ３ｄ）を有する選択部７０を設けるようにしてもよい。スイッチＳＷ３ａ～スイッチＳＷ３ｄは、トランジスタにより構成される。選択部７０は、読み出し制御部８０により制御され、基準信号Ｖｉｎとして出力する信号を、ランプ信号Ｖｒａｍｐ１～Ｖｒａｍｐ４から選択する。なお、図８（ａ）において第１容量４１は配置しなくてもよい。信号Ｖｒａｍｐ１～Ｖｒａｍｐ４を、図８（ｂ）に示す例のように、相対的にずれて変化する信号としてもよい。基準信号Ｖｉｎ１～Ｖｉｎ４は、位相が異なる信号ともいえる。読み出し制御部８０は、選択部７０の各スイッチをオンオフ制御することにより、ＡＤ変換部６０に供給する基準信号Ｖｉｎを変更可能となる。

（変形例２）
図９は、変形例２に係る撮像素子の一部の構成例を説明するための図である。撮像素子３には、画素１０のＦＤ１３と、他の画素１０のＦＤ１３とを電気的に接続又は切断するスイッチＳＷ４（図９ではスイッチＳＷ４ａ～スイッチＳＷ４ｃ）が設けられる。スイッチＳＷ４は、トランジスタにより構成される。スイッチＳＷ４は、接続部４であり、複数の画素１０の各々のＦＤ１３を互いに接続する。

読み出し制御部８０は、スイッチＳＷ４ａ～スイッチＳＷ４ｃの各スイッチに信号を供給して、各スイッチをオンオフ制御する。図９に示すようにスイッチＳＷ４ａ～スイッチＳＷ４ｃがオン状態となることで、或る画素１０で蓄積された電荷を他の画素１０にも転送することができる。例えば、画素１０ａの光電変換部１１で生成された電荷を、画素１０ａのＦＤ１３と、画素１０ｂ～画素１０ｄの各ＦＤ１３とに転送することができる。このため、画素１０ａの光電変換部１１で生成された電荷に基づく信号を、画素１０ａ～画素１０ｃの各々の増幅部１５及び選択部１６により、信号線３０ａ～３０ｄに出力させることができる。本変形例に係る撮像素子３は、第２の読み出し制御の場合に、スイッチＳＷ４を制御することにより、画素の信号を複数のＡＤ変換部６０に出力してＡＤ変換を行うことが可能となる。

（変形例３）
上述した実施の形態では、図６を参照して信号読み出しの一例について説明した。読み出し制御部８０は、画素ブロック２０ａ～画素ブロック２０ｄのうち、例えば画素ブロック２０ａの画素１０ａの信号を信号線３０に出力させ、画素１０ｂ～画素１０ｄの信号を信号線３０に出力させない制御を行うようにしてもよい。図６の回路図では、読み出し制御部８０は、画素ブロック２０ａの画素１０の選択部１６をオン状態とし、画素ブロック２０ｂ～画素ブロック２０ｄの画素１０の選択部１６をオフ状態にして、信号読み出しを行い得る。

（変形例４）
上述した実施の形態では、画素ブロック２０毎に信号線３０及びＡＤ変換部６０等を設ける例について説明した。しかし、画素１０毎に信号線３０及びＡＤ変換部６０等を設けるようにしてもよい。

（変形例５）
上述した実施の形態では、撮像素子３が第１基板１１１と第２基板１１２とを積層して構成される例について説明した。しかし、第１基板１１１と第２基板１１２とは積層されていなくてもよい。なお、撮像素子３は、３つ以上の基板によって構成してもよいし、１つの基板によって構成してもよい。

（変形例６）
上述した実施の形態および変形例では、光電変換部としてフォトダイオードを用いる例について説明した。しかし、光電変換部として光電変換膜（有機光電膜）を用いるようにしてもよい。

（変形例７）
上述の実施の形態及び変形例で説明した撮像素子及び撮像装置は、カメラ、スマートフォン、タブレット、ＰＣに内蔵のカメラ、車載カメラ、無人航空機（ドローン、ラジコン機等）に搭載されるカメラ等に適用されてもよい。

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

１…撮像装置、３…撮像素子、１０…画素、１１…光電変換部、２０…画素ブロック、４０…供給部、５０…比較部、５５…記憶部、６０…ＡＤ変換部、８０…読み出し制御部、１００…信号処理部

Claims (13)

1. 光電変換により電荷を生成する第１光電変換部と、
   光電変換により電荷を生成する第２光電変換部と、
   前記第１光電変換部で生成された電荷に基づく第１信号が出力される第１信号線と、
   前記第２光電変換部で生成された電荷に基づく第２信号が出力される第２信号線と、
   前記第１信号線に出力された信号と基準信号とを比較する第１比較部と、
   前記第２信号線に出力された信号と基準信号とを比較する第２比較部と、
   前記第１信号を前記第１信号線へ出力させ、前記第２信号を前記第２信号線へ出力させる第１制御と、前記第１信号を前記第１信号線及び前記第２信号線へ出力させる第２制御とを行う制御部と、
   を備える撮像素子。
2. 請求項１に記載の撮像素子において、
   前記第１信号線と前記第２信号線とを接続又は切断する第１接続部を有する撮像素子。
3. 請求項２に記載の撮像素子において、
   前記制御部は、前記第２制御において、前記第１接続部により前記第１信号線と前記第２信号線とを接続させ、前記第１信号を前記第１信号線及び前記第２信号線へ出力させる撮像素子。
4. 請求項３に記載の撮像素子において、
   前記制御部は、前記第１制御において、前記第１接続部により前記第１信号線と前記第２信号線とを切断させ、前記第１信号を前記第１信号線へ出力させ、前記第２信号を前記第２信号線へ出力させる撮像素子。
5. 請求項１に記載の撮像素子において、
   電荷を蓄積する第１蓄積部と、
   電荷を蓄積する第２蓄積部と、
   前記第１光電変換部で生成された電荷を前記第１蓄積部に転送する第１転送部と、
   前記第２光電変換部で生成された電荷を前記第２蓄積部に転送する第２転送部と、
   前記第１蓄積部に蓄積された電荷に基づく信号を出力する第１出力部と、
   前記第２蓄積部に蓄積された電荷に基づく信号を出力する第２出力部と、
   前記第１蓄積部と前記第２蓄積部とを接続又は切断する第２接続部と、を有する撮像素子。
6. 請求項５に記載の撮像素子において、
   前記制御部は、前記第２接続部を制御して前記第１光電変換部で生成された電荷を前記第１蓄積部及び前記第２蓄積部へ転送させ、前記第１出力部により前記第１信号を前記第１信号線へ出力させ、前記第２出力部により前記第１信号を前記第２信号線へ出力させる撮像素子。
7. 請求項１から請求項６までのいずれか一項に記載の撮像素子において、
   前記制御部は、前記第１信号を前記第１信号線へ出力させ、前記第２信号を前記第２信号線へ出力させない第３制御を行う撮像素子。
8. 請求項１から請求項７までのいずれか一項に記載の撮像素子において、
   前記第１比較部は、第１基準信号と前記第１信号とを比較し、
   前記第２比較部は、第１基準信号とは異なる第２基準信号と前記第１信号とを比較する撮像素子。
9. 請求項８に記載の撮像素子において、
   前記第２基準信号は、前記第１基準信号の信号レベルとは異なる信号レベルから時間経過とともに信号レベルが変化する信号である撮像素子。
10. 請求項８または請求項９に記載の撮像素子において、
    前記第１比較部から出力される信号に基づいてデジタル信号を記憶する第１記憶部と、
    前記第２比較部から出力される信号に基づいてデジタル信号を記憶する第２記憶部と、を有する撮像素子。
11. 請求項１０に記載の撮像素子において、
    前記第１記憶部は、前記第１信号と前記第１基準信号との比較により出力される信号に基づいて第１デジタル信号を記憶し、
    前記第２記憶部は、前記第１信号と前記第２基準信号との比較により出力される信号に基づいて第２デジタル信号を記憶する撮像素子。
12. 請求項１１に記載の撮像素子において、
    前記第１デジタル信号と前記第２デジタル信号とを平均する処理部を有する撮像素子。
13. 請求項１から請求項１２までのいずれか一項に記載の撮像素子と、
    前記撮像素子から出力される信号に基づいて画像データを生成する生成部と、
    を備える撮像装置。

Images