Nothing Special   »   [go: up one dir, main page]

JP2022179872A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022179872A
JP2022179872A JP2021086663A JP2021086663A JP2022179872A JP 2022179872 A JP2022179872 A JP 2022179872A JP 2021086663 A JP2021086663 A JP 2021086663A JP 2021086663 A JP2021086663 A JP 2021086663A JP 2022179872 A JP2022179872 A JP 2022179872A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit pattern
metal block
view
resistance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021086663A
Other languages
English (en)
Inventor
祐平 西田
Yuhei Nishida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021086663A priority Critical patent/JP2022179872A/ja
Priority to US17/746,069 priority patent/US11996347B2/en
Priority to CN202210540168.6A priority patent/CN115394730A/zh
Publication of JP2022179872A publication Critical patent/JP2022179872A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2916—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2918—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Figure 2022179872000001
【課題】抵抗素子が配置された絶縁回路基板の放熱性の低下を抑制する。
【解決手段】金属ブロック７ａと金属ブロック７ａ上に設けられた樹脂層７ｂと樹脂層７ｂ上に設けられた抵抗膜７ｃとを含む抵抗素子７と、絶縁板３と絶縁板３上に設けられ、おもて面に抵抗素子７の金属ブロック７ａの裏面が接合される接合領域を備え、平面視で抵抗素子７のおもて面の面積よりも広い回路パターン４ａとを含む絶縁回路基板２と、を有する。この際、金属ブロック７ａの厚さは回路パターン４ａの厚さよりも厚い。これにより、金属ブロック７ａは、抵抗素子７の抵抗膜７ｃからの熱を回路パターン４ａに適切に伝導することができる。
【選択図】図２

Description

本発明は、半導体装置に関する。
半導体装置は、半導体チップを含み、電力変換装置として利用されている。半導体チップは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含む。このような半導体装置は、ケース内に、少なくとも、半導体チップと外部接続端子と当該半導体チップ及び当該外部接続端子が配置される絶縁回路基板とを含んでいる。ケース内では、各部品が封止部材により封止されている。絶縁回路基板は、絶縁板と当該絶縁板のおもて面に設けられた回路パターンと当該絶縁板の裏面に設けられた金属板とを含んでいる。回路パターンのおもて面には半導体チップ及び外部接続端子がはんだにより接合される。また、半導体装置の裏面には絶縁回路基板の金属板の裏面が露出している（例えば、特許文献１参照）。
このような半導体装置において、電極間の電位を測定するために、抵抗素子が回路パターン上に配置されて、抵抗素子を含む回路が構成されている。抵抗素子は、例えば、シャント抵抗である。シャント抵抗は、樹脂層と樹脂層上に形成された抵抗膜及び電極とを含んでいる。また、シャント抵抗は、放熱のために、樹脂層が金属ブロック上に形成されている。
特開２０２１－０１９０６４号公報
しかし、シャント抵抗が単に金属ブロックを含んでいても、発熱するシャント抵抗を十分に冷却することができない。シャント抵抗からの熱がその周囲に及ぶと、半導体装置全体の放熱性が低下してしまい、ひいては、半導体装置の信頼性が低下してしまう。
本発明は、このような点に鑑みてなされたものであり、抵抗素子が配置された絶縁回路基板の放熱性の低下を抑制することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、金属ブロックと前記金属ブロック上に設けられた樹脂層と前記樹脂層上に設けられた抵抗膜とを含む抵抗素子と、絶縁板と前記絶縁板上に設けられ、おもて面に前記抵抗素子の前記金属ブロックの裏面が接合される接合領域を備え、平面視で前記抵抗素子のおもて面の面積よりも広い回路パターンとを含む絶縁回路基板と、を有し、前記金属ブロックの厚さは前記回路パターンの厚さよりも厚い、半導体装置が提供される。
開示の技術によれば、抵抗素子が配置された絶縁回路基板の放熱性の低下を抑制することができ、信頼性の低下が抑制された半導体装置を提供することができる。
第１の実施の形態の半導体装置の平面図である。 第１の実施の形態の半導体装置の断面図である。 第２の実施の形態の半導体装置の要部平面図である。 第２の実施の形態の半導体装置の要部断面図である。 第２の実施の形態の変形例２－１の半導体装置の要部平面図である。 第２の実施の形態の変形例２－１の半導体装置の要部断面図である。 第２の実施の形態の変形例２－２の半導体装置の要部平面図である。 第２の実施の形態の変形例２－３の半導体装置の要部平面図である。 第２の実施の形態の変形例２－３の半導体装置の要部断面図である。 第２の実施の形態の変形例２－４の半導体装置の要部平面図である。 第２の実施の形態の変形例２－４の半導体装置の要部断面図である。 第２の実施の形態の変形例２－５の半導体装置の要部平面図である。 第２の実施の形態の変形例２－５の半導体装置の要部断面図である。 第３の実施の形態の半導体装置の要部平面図である。 第３の実施の形態の半導体装置の要部断面図である。 第４の実施の形態の半導体装置の要部平面図である。 第４の実施の形態の半導体装置の要部断面図である。 第５の実施の形態の半導体装置の要部断面図である。 第６の実施の形態の半導体装置の要部平面図である。 第６の実施の形態の半導体装置の要部断面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図の半導体装置１において、上側（＋Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「上」とは、図の半導体装置１において、上側（＋Ｚ方向）の方向を表す。「裏面」及び「下面」とは、図の半導体装置１において、下側（－Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「下」とは、図の半導体装置１において、下側（－Ｚ方向）の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。
［第１の実施の形態］
第１の実施の形態の半導体装置について図１及び図２を用いて説明する。図１は、第１の実施の形態の半導体装置の平面図であり、図２は、第１の実施の形態の半導体装置の断面図である。なお、図２は、図１の一点鎖線Ｘ－Ｘにおける断面図である。
半導体装置１は、絶縁回路基板２と、絶縁回路基板２に搭載された半導体チップ６及び抵抗素子７と、絶縁回路基板２に搭載された主電流端子８ｄ，８ｅ及び電流センス端子８ｆ，８ｇとを備える。半導体装置１は、これらがケース２０に収納されて、ケース２０内が封止部材２１により封止されている。
絶縁回路基板２は、平面視で矩形状である。絶縁回路基板２は、絶縁板３と、絶縁板３のおもて面に設けられた複数の回路パターン４ａ～４ｇと、絶縁板３の裏面に設けられた金属板５とを含んでいる。絶縁板３及び金属板５は、平面視で矩形状である。また、絶縁板３及び金属板５は、角部がＲ形状や、Ｃ形状に面取りされていてもよい。金属板５のサイズは、平面視で、絶縁板３のサイズより小さく、絶縁板３の内側に形成されている。絶縁板３は、絶縁性を備え、熱伝導性のよいセラミックスにより構成されている。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素を主成分とする材料により構成されている。また、絶縁板３の厚さは、０．５ｍｍ以上、２．０ｍｍ以下である。
複数の回路パターン４ａ～４ｇは、導電性に優れた金属により構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金であってよい。本実施の形態では、複数の回路パターン４ａ～４ｇは、銅または銅合金を主成分として構成されている。また、複数の回路パターン４ａ～４ｇの厚さＴ２は、０．２ｍｍ以上、１．５ｍｍ以下であってよく、本実施の形態では、０．３ｍｍである。複数の回路パターン４ａ～４ｇの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。絶縁板３に対して複数の回路パターン４ａ～４ｈは、絶縁板３のおもて面に金属層を形成し、この金属層に対して、例えば、エッチング、切削加工、レーザ加工の処理を行って得られる。または、あらかじめ金属層から切り出した複数の回路パターン４ａ～４ｇを絶縁板３のおもて面に圧着させてもよい。また、複数の回路パターン４ａ～４ｇのそれぞれの角部にＲ面加工が施されている。なお、図１及び図２に示す複数の回路パターン４ａ～４ｇは一例である。必要に応じて、回路パターン４ａ～４ｇの個数、形状、大きさ等を適宜選択してもよい。なお、以下では回路パターン４ａ～４ｇを区別しない場合には、回路パターン４と表記する場合がある。
金属板５は、熱伝導性に優れた金属により構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、金属板５の角部にＲ面加工が施されていてもよい。金属板５の厚さは、０．２ｍｍ以上、０．４ｍｍ以下である。金属板５の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
このような絶縁回路基板２として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。また、半導体装置１の絶縁回路基板２の金属板５の裏面に熱伝導性部材が設けられている。当該裏面に、熱伝導性部材を介して、放熱ユニット（図示を省略）が取り付けられる。これにより、半導体装置１の放熱性をさらに向上させることができる。この熱伝導性部材は、サーマルインターフェースマテリアル（TIM：Thermal Interface Material）である。ＴＩＭは、熱伝導性のグリス、エラストマーシート、ＲＴＶ（Room Temperature Vulcanization）ゴム、ゲル、フェイズチェンジ材等の様々な材料の総称を含む。
半導体チップ６は、シリコンまたは炭化珪素により構成されたスイッチング素子またはダイオード素子である。半導体チップ６は平板状であって、平面視で矩形状を成している。半導体チップ６がスイッチング素子である場合は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴである。半導体チップ６がＩＧＢＴである場合には、裏面に平面視で矩形状の主電極としてコレクタ電極を、おもて面に、一端部の中央部に平面視で矩形状のゲート電極と、ゲート電極を除いた領域に主電極としてエミッタ電極をそれぞれ備えている。半導体チップ６がパワーＭＯＳＦＥＴである場合には、裏面に平面視で矩形状の主電極としてドレイン電極を、おもて面に、一端部の中央部に平面視で矩形状のゲート電極と、ゲート電極を除いた領域に主電極としてソース電極をそれぞれ備えている。
また、半導体チップ６がダイオード素子である場合は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）である。このような半導体チップ６は、裏面に平面視で矩形状の主電極としてカソード電極を、おもて面に平面視で矩形状の主電極としてアノード電極をそれぞれ備えている。
抵抗素子７は、シャント抵抗である。抵抗素子７は、平面視で、矩形状を成しており、一辺が９．０ｍｍ以上、１２ｍｍ以下である。また、抵抗素子７の高さ（側面視で、裏面からおもて面までの長さ）は、０．５ｍｍ以上、０．７ｍｍ以下である。抵抗素子７は、回路パターン４ａのおもて面の接合領域４ａ１に接合されている。接合領域４ａ１の外周は、抵抗素子７（後述する金属ブロック７ａ）の裏面の外周に対応してよい。つまり、接合領域４ａ１は、平面視で、矩形状を成しており、抵抗素子７と同じ面積であってよい。回路パターン４ａのおもて面は、平面視で、接合領域４ａ１よりも広いことを要する。平面視で、接合領域４ａ１の外形は、接合領域４ａ１よりも一回り大きい矩形状を成していてよい。抵抗素子７は、金属ブロック７ａと、樹脂層７ｂと、抵抗膜７ｃと、主電流電極７ｄ１，７ｄ２と、測定電極７ｄ３，７ｄ４とを備えている。
金属ブロック７ａは、立方体状（ブロック状）を成しており、おもて面と裏面とが同様な外形であって、おもて面と裏面とが同様の外形及び面積である。金属ブロック７ａは、平面視で、矩形状を成しており、一辺が９．０ｍｍ以上、１２ｍｍ以下である。また、金属ブロック７ａの厚さＴ１は、０．３ｍｍ以上、１．０ｍｍ以下でよく、本実施の形態では、０．５ｍｍである。すなわち、金属ブロック７ａの厚さＴ１は、回路パターン４ａの厚さＴ２に対して、１．２倍以上、５．０倍以下であることが好ましく、１．５倍以上、３.０倍以下であることがより好ましい。
また、金属ブロック７ａ（抵抗素子７）の裏面は既述の通り回路パターン４ａの接合領域４ａ１に接合される。この際、回路パターン４ａの外周部は、接合領域４ａ１の外周部よりも外側に金属ブロック７ａの厚さ（０．５ｍｍ）以上広がっていてよい。さらに、回路パターン４ａの外周部は、接合領域４ａ１の外周部よりも外側に金属ブロック７ａの厚さの２倍（１．０ｍｍ）以上広がっていることが好ましい。
金属ブロック７ａは、導電性に優れた金属により構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金である。ここでは、金属ブロック７ａは、銅または銅合金を主成分として構成されている。金属ブロック７ａの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
樹脂層７ｂは、金属ブロック７ａのおもて面全面に形成されている。樹脂層７ｂは、絶縁性、耐熱性を備える樹脂により構成されている。このような樹脂は、例えば、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ポリイミド樹脂である。樹脂層７ｂの厚さは、０．１ｍｍ以上、０．１５ｍｍ以下である。
抵抗膜７ｃは、平面視で、樹脂層７ｂのおもて面の中央部に形成されている。抵抗膜７ｃの一辺は、樹脂層７ｂの一端側に位置している。抵抗膜７ｃの一辺に対向する他辺に凹部が形成されている。すなわち、抵抗膜７ｃの他辺の両端にそれぞれ凸部が設けられている。また、抵抗膜７ｃは、金属薄膜により構成されている。金属薄膜は、例えば、銀、銅、ニッケル、金、または、少なくともこれらの一種を含む合金を主成分として構成されている。このような金属薄膜で構成される抵抗膜７ｃは、樹脂層７ｂに対して、例えば、蒸着、スパッタリング、または、プラズマＣＶＤ（Chemical Vaper Deposition）により生成される。抵抗膜７ｃの厚さは、０．０５ｍｍ以上、０．０７ｍｍ以下である。
主電流電極７ｄ１，７ｄ２及び測定電極７ｄ３，７ｄ４は、導電性に優れた金属により構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金を主成分として構成されている。ここでは、主電流電極７ｄ１，７ｄ２及び測定電極７ｄ３，７ｄ４は、銅または銅合金を主成分として構成されている。主電流電極７ｄ１，７ｄ２及び測定電極７ｄ３，７ｄ４の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
また、主電流電極７ｄ１，７ｄ２は、それぞれ短冊形のパターンを成している。主電流電極７ｄ１，７ｄ２は、樹脂層７ｂのおもて面に抵抗膜７ｃの側部にそれぞれ形成されている。この際、主電流電極７ｄ１，７ｄ２は、抵抗膜７ｃの側部に接触している。すなわち、主電流電極７ｄ１，７ｄ２は、樹脂層７ｂの外周部に位置する。
測定電極７ｄ３，７ｄ４は、それぞれ、矩形状のパターンを成している。測定電極７ｄ３，７ｄ４は、主電流電極７ｄ１，７ｄ２に対してそれぞれ平行であって、樹脂層７ｂのおもて面の抵抗膜７ｃに対して、主電流電極７ｄ１，７ｄ２の反対側に形成されている。この際、測定電極７ｄ３，７ｄ４は、抵抗膜７ｃの２つの凸部に接触している。すなわち、測定電極７ｄ３，７ｄ４もまた、樹脂層７ｂの外周部に位置する。
また、半導体チップ６及び抵抗素子７は、それらの裏面が回路パターン４ｂ，４ａに接合部材７ｅ（図２）によりそれぞれ接合されている。接合部材７ｅは、金属焼結体またははんだが用いられる。金属焼結体に用いられる金属微粒子粉体は、例えば、銀、銅、または、少なくともこれらのいずれかを含む合金を主成分とする。また、はんだは、例えば、鉛フリーはんだが用いられる。鉛フリーはんだは、例えば、錫－銀－銅からなる合金、錫－亜鉛－ビスマスからなる合金、錫－銅からなる合金、錫－銀－インジウム－ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする。さらに、はんだには、添加物が含まれてもよい。添加物は、例えば、ニッケル、ゲルマニウム、コバルトまたはシリコンである。はんだは、添加物が含まれることで、濡れ性、光沢、結合強度が向上し、信頼性の向上を図ることができる。本実施の形態では、接合部材７ｅは、はんだである場合を挙げている。なお、抵抗素子７及び回路パターン４ａを接合する接合部材７ｅの厚さは、０．０５ｍｍ以上、０．２０ｍｍ以下であり、本実施の形態では、０．１０ｍｍである。
主電流端子８ｄ，８ｅ及び電流センス端子８ｆ，８ｇは、導電性に優れた金属により構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金を主成分として構成されている。ここでは、主電流端子８ｄ，８ｅ及び電流センス端子８ｆ，８ｇは、銅または銅合金を主成分として構成されている。主電流端子８ｄ，８ｅ及び電流センス端子８ｆ，８ｇの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。また、主電流端子８ｄ，８ｅ及び電流センス端子８ｆ，８ｇは、棒状を成していてよい。主電流端子８ｄ，８ｅ及び電流センス端子８ｆ，８ｇは、回路パターン４ｄ，４ｅ，４ｆ，４ｇに既述の接合部材により接合されている。また、主電流端子８ｄ，８ｅ及び電流センス端子８ｆ，８ｇと回路パターン４ｄ，４ｅ，４ｆ，４ｇとの接合は、超音波、または、レーザを用いて直接接合してもよい。
ボンディングワイヤ９ａ，９ｂは、抵抗素子７の主電流電極７ｄ１，７ｄ２及び回路パターン４ｄ，４ｃ間を電気的かつ機械的に接続する。ボンディングワイヤ９ｅ，９ｆは、抵抗素子７の測定電極７ｄ３，７ｄ４及び回路パターン４ｆ，４ｇ間をそれぞれ電気的かつ機械的に接続している。また、ボンディングワイヤ９ｃは、回路パターン４ｅ，４ｂの間、ボンディングワイヤ９ｄは、半導体チップ６のおもて面の主電極と回路パターン４ｃとの間をそれぞれ電気的かつ機械的に接続している。ボンディングワイヤ９ｇは、半導体チップ６の制御電極と回路パターン４ｈとの間を電気的かつ機械的に接続している。このようなボンディングワイヤ９ａ～９ｇは、導電性に優れた材質により構成されている。当該材質として、例えば、金、銀、銅、アルミニウム、または、少なくともこれらの一種を含む合金を主成分として構成されている。また、ボンディングワイヤ９ｅ～９ｇの径は、例えば、１１０μｍ以上、２００μｍ以下である。または、ボンディングワイヤ９ａ～９ｄの径は、例えば、３５０μｍ以上、５００μｍ以下である。
ケース２０は、絶縁回路基板２のおもて面の複数の回路パターン４と、半導体チップ６と、抵抗素子７と、主電流端子８ｄ，８ｅ及び電流センス端子８ｆ，８ｇの一端部と、ボンディングワイヤ９ａ～９ｇとを収納する。主電流端子８ｄ，８ｅ及び電流センス端子８ｆ，８ｇの他端部がケース２０のおもて面から上方（＋Ｚ方向）に延伸してもよい。ケース２０は、樹脂により構成されている。このような樹脂は、熱可塑性樹脂を主成分として構成されている。熱可塑性樹脂は、例えば、ポリフェニレンサルファイド樹脂、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリアミド樹脂、または、アクリロニトリルブタジエンスチレン樹脂である。
封止部材２１は、ケース２０の内側を封止していてよい。つまり、封止部材２１は、絶縁回路基板２のおもて面の回路パターン４と、半導体チップ６と、抵抗素子７と、主電流端子８ｄ，８ｅ及び電流センス端子８ｆ，８ｇの一端部と、ボンディングワイヤ９ａ～９ｇとを封止する。封止部材２１は、例えば、熱硬化性樹脂と熱硬化性樹脂に含有される充填剤とを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂またはマレイミド樹脂である。このような封止部材の一例として、充填剤が含有されたエポキシ樹脂がある。充填剤は、無機物が用いられる。無機物例として、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムがある。封止部材２１は、既述の材料に加えて、シリコーンゲルでもよい。
半導体装置１では、Ｐ端子である主電流端子８ｅに回路パターン４ｅとボンディングワイヤ９ｃと回路パターン４ｂとを経由して、半導体チップ６の裏面の主電極が電気的に接続される。また、半導体チップ６のおもて面の主電極がボンディングワイヤ９ｄと回路パターン４ｃとボンディングワイヤ９ｂと抵抗素子７とボンディングワイヤ９ａと回路パターン４ｄとを経由して、Ｎ端子である主電流端子８ｄに電気的に接続されている。半導体チップ６の制御電極は、ボンディングワイヤ９ｇと回路パターン４ｈとを経由して制御端子８ｈに電気的に接続されている。したがって、半導体装置１において、制御端子８ｈに所定のタイミングで制御信号を入力すると、制御信号に応じて、半導体チップ６のおもて面の主電極から電流が出力される。半導体チップ６から出力された電流が抵抗素子７の主電流電極７ｄ２に入力され、抵抗膜７ｃを通電して主電流電極７ｄ１から出力される。この際、抵抗膜７ｃを通電する電流は、測定電極７ｄ４，７ｄ３からボンディングワイヤ９ｆ，９ｅ及び回路パターン４ｇ，４ｆを経由して電流センス端子８ｇ，８ｆから出力される。この電流に基づいて、電位を測定することができる。
半導体チップ６から出力された電流が抵抗素子７の抵抗膜７ｃを通電すると抵抗膜７ｃが発熱する。この際、抵抗素子７に含まれる金属ブロック７ａの厚さは回路パターン４よりも十分厚く構成されている。このため、抵抗素子７は抵抗膜７ｃの発熱を金属ブロック７ａから回路パターン４ａに適切に伝導し、回路パターン４ａから絶縁板３及び金属板５を経由して外部に放熱することができる。
上記半導体装置１は、金属ブロック７ａと金属ブロック７ａ上に設けられた樹脂層７ｂと樹脂層７ｂ上に設けられた抵抗膜７ｃとを含む抵抗素子７と、絶縁板３と絶縁板３上に設けられ、おもて面に抵抗素子７の金属ブロック７ａの裏面が接合される接合領域４ａ１を備え、平面視で抵抗素子７のおもて面の面積よりも広い回路パターン４ａとを含む絶縁回路基板２と、を有する。この際、金属ブロック７ａの厚さは回路パターン４ａの厚さよりも厚い。これにより、金属ブロック７ａは、抵抗素子７の抵抗膜７ｃからの熱を回路パターン４ａに適切に伝導することができる。このため、抵抗素子７の放熱性が向上して、絶縁回路基板２の放熱性の低下を抑制することができる。この結果、半導体装置１の信頼性の低下も抑制することができる。
［第２の実施の形態］
第２の実施の形態の半導体装置について、図３及び図４を用いて説明する。図３は、第２の実施の形態の半導体装置の要部平面図であり、図４は、第２の実施の形態の半導体装置の要部断面図である。なお、図３は、半導体装置１ａの抵抗素子７の周辺の平面図を拡大して示している。図４は、図３の一点鎖線Ｘ－Ｘの位置での抵抗素子７の周辺の断面図を拡大して示している。なお、第２の実施の形態では、第１の実施の形態の半導体装置１に対する変更点を主に説明する。また、第１の実施の形態の半導体装置１と同じ構成には同じ符号を付して、それらの説明は省略し、または、簡単に行う。
第２の実施の形態の半導体装置１ａは、第１の実施の形態の半導体装置１の抵抗素子７が配置されている回路パターン４ａの接合領域４ａ１の四隅に対応する領域の少なくともいずれか１つにディンプル状の凹部が形成されている。接合領域４ａ１の四隅に対応する領域とは、接合領域４ａ１のそれぞれの角部の外側の近傍の領域である。図３及び図４では好ましい場合として、接合領域４ａ１の四隅の全てに対応する領域に凹部１０ａ１～１０ａ４がそれぞれ形成されている場合を示している。なお、凹部１０ａ１～１０ａ４は、平面視で、円形状、楕円形状、矩形状であってよい。また、凹部１０ａ１～１０ａ４の径は、回路パターン４ａの強度が低下しない長さであって、回路パターン４ａの外周部と接合領域４ａ１（抵抗素子７）の外周部との隙間の５０％以上、８５％以下であってよい。凹部１０ａ１～１０ａ４の深さは、回路パターン４ａを貫通することがなく、回路パターン４ａの厚さＴ２の５０％以上、７０％以下であってよい。また、凹部１０ａ１～１０ａ４は、回路パターン４ａに対して、例えば、エッチング、切削加工、レーザ加工により形成される。
第１の実施の形態の半導体装置１では、既述の通り、金属ブロック７ａの厚さを回路パターン４ａの厚さよりも厚くすることで、抵抗素子７の放熱性を向上させることができる。抵抗素子７の放熱性が向上すると、回路パターン４ａに対して伝導される熱も増加する。このような半導体装置１に対して温度サイクルを行うと、温度の上昇、降下に応じて、回路パターン４ａの温度も変化する。特に、回路パターン４ａには金属ブロック７ａから熱が伝導されるため、回路パターン４ａにおける温度の差も大きくなり、回路パターン４ａの膨張、収縮も大きくなる。回路パターン４ａが膨張、収縮することで、回路パターン４ａと絶縁板３との熱膨張係数の差により、絶縁板３は回路パターン４ａの膨張、収縮に追随できない場合がある。このため、回路パターン４ａの角部の下位の絶縁板３に大きな応力が生じて、クラックが生じる場合がある。この際、回路パターン４ａの裏面側の各角部から絶縁板３の内側に向けてクラックが生じやすい。特に、回路パターン４ａの外周部と接合領域４ａ１の外周部との隙間が小さい場合に絶縁板３に対する損傷が顕著に生じる。なお、回路パターン４ａの外周部と接合領域４ａ１の外周部との隙間が広くなるほど、回路パターン４ａの裏面側の角部から絶縁板３に対する応力を緩和することができる。
そこで、第２の実施の形態の半導体装置１ａでは、平面視で、接合領域４ａ１の四隅に対応する領域に凹部１０ａ１～１０ａ４が形成されている。回路パターン４ａの外周部と接合領域４ａ１の外周部とに隙間を取っている。例えば、その隙間であって、接合領域４ａ１の四隅の外側に凹部１０ａ１～１０ａ４が形成されている。さらに、図３のように、平面視で、接合領域４ａ１の四隅の外側であって、回路パターン４ａの四隅の内側に、凹部１０ａ１～１０ａ４が形成されていてよい。
すなわち、接合領域４ａ１の四隅に対応する領域は、第１の実施の形態の回路パターン４ａの四隅よりも体積が減少している。このため、半導体装置１ａに対する温度サイクルにより回路パターン４ａの膨張、収縮が生じても、回路パターン４ａは、四隅の体積が減少することで絶縁板３から引っ張られにくくなる。また、特に応力が集中しやすい回路パターン４ａの四隅に凹部１０ａ１～１０ａ４があることで、回路パターン４ａの角部の下位の絶縁板３に対する応力を緩和することができ、クラックの発生が抑制される。
上記半導体装置１ａでは、抵抗素子７からの熱を放出することができ、絶縁回路基板２の放熱性の低下を抑制することができる。さらに、回路パターン４ａの角部の下の絶縁板３に生じる応力を緩和して、クラックの発生も抑制される。この結果、絶縁回路基板２の損傷の発生を防止でき、放熱性の低下も抑制されて、半導体装置１ａの信頼性の低下も抑制することができる。
以下では、回路パターン４ａに形成する凹部の様々な形態を変形例として説明する。
（変形例２－１）
変形例２－１の半導体装置１ａについて、図５及び図６を用いて説明する。図５は、第２の実施の形態の変形例２－１の半導体装置の要部平面図であり、図６は、第２の実施の形態の変形例２－１の半導体装置の要部断面図である。なお、図５は、半導体装置１ａの抵抗素子７の周辺の平面図を拡大して示している。図６は、図５の一点鎖線Ｘ－Ｘの位置での抵抗素子７の周辺の断面図を拡大して示している。なお、変形例２－１では、第２の実施の形態の半導体装置１ａに対する変更点を主に説明する。また、第１の実施の形態の半導体装置１と同じ構成には同じ符号を付して、それらの説明は省略し、または、簡単に行う。
変形例２－１の半導体装置１ａでは、凹部１０ａ１～１０ａ４が、平面視で接合領域４ａ１の四隅に一部が重なるように形成されている場合である。例えば、平面視で、凹部が接合領域４ａ１の四隅の少なくとも一つの角部に一部が重なるように回路パターン４ａに形成されていればよい。図５及び図６では好ましい場合として、抵抗素子７の四隅の下に凹部１０ａ１～１０ａ４がそれぞれ形成されている場合を示している。このため、抵抗素子７の外周部による応力が緩和される。また、この場合、はんだである接合部材７ｅが凹部１０ａ１～１０ａ４内にも充填されている。
変形例２－１の半導体装置１ａでは、抵抗素子７からの熱を放出することができ、絶縁回路基板２の放熱性の低下を抑制することができる。さらに、回路パターン４ａの角部の下の絶縁板３に生じる応力を緩和して、クラックの発生も抑制される。この結果、絶縁回路基板２の損傷の発生を防止できる。また、接合部材７ｅが凹部１０ａ１～１０ａ４内にも充填されて、接合部材７ｅの濡れ広がりが防止される。これにより、抵抗素子７の回路パターン４ａに対する接合強度も向上する。この結果、半導体装置１ａの信頼性の低下も抑制することができる。
（変形例２－２）
変形例２－２の半導体装置１ａについて、図７を用いて説明する。図７は、第２の実施の形態の変形例２－２の半導体装置の要部平面図である。なお、図７は、半導体装置１ａの抵抗素子７の周辺の平面図を拡大して示している。また、変形例２－２の図７における一点鎖線Ｘ－Ｘにおける断面図は、図４を参照することができる。なお、変形例２－２でも、第２の実施の形態の半導体装置１ａに対する変更点を主に説明する。また、第２の実施の形態の半導体装置１ａと同じ構成には同じ符号を付して、それらの説明は省略し、または、簡単に行う。
変形例２－２の半導体装置１ａでは、図３の回路パターン４ａにおいて、回路パターン４ａの各辺に沿って、凹部１０ａ１～１０ａ４の間に複数の凹部１０ａが形成されている。図３及び図４で説明したように温度変化に伴って、回路パターン４ａの角部の下の絶縁板３により大きな応力が発生する。また、この際、抵抗素子７の外周部の下の絶縁板３にも応力が生じることがある。
そこで、変形例２－２の半導体装置１ａでは、回路パターン４ａの四隅の凹部１０ａ１～１０ａ４に加えて抵抗素子７の各辺に沿って凹部１０ａが形成されている。このため、図３及び図４の半導体装置１ａよりもより確実に絶縁板３に生じる応力を緩和でき、クラックの発生がより確実に抑制される。
なお、変形例２－２においても、変形例２－１のように、凹部１０ａ１～１０ａ４及び凹部１０ａを平面視で、抵抗素子７（接合領域４ａ１）の外周部に一部が重なるように回路パターン４ａに形成してもよい。これにより、変形例２－１の場合よりも、抵抗素子７の外周部の下の絶縁板３に生じる応力を緩和することができる。
（変形例２－３）
変形例２－３の半導体装置１ａについて、図８及び図９を用いて説明する。図８は、第２の実施の形態の変形例２－３の半導体装置の要部平面図であり、図９は、第２の実施の形態の変形例２－３の半導体装置の要部断面図である。なお、図８は、半導体装置１ａの抵抗素子７の周辺の平面図を拡大して示している。また、図８では、抵抗素子７（接合領域４ａ１）の位置を破線で示している。図９は、図８の一点鎖線Ｘ－Ｘの位置での抵抗素子７の周辺の断面図を拡大して示している。なお、変形例２－３では、第２の実施の形態の半導体装置１ａに対する変更点を主に説明する。また、第２の実施の形態の半導体装置１ａと同じ構成には同じ符号を付して、それらの説明は省略し、または、簡単に行う。
変形例２－３の半導体装置１ａでは、図７の回路パターン４ａに対して、さらに、抵抗素子７が搭載される回路パターン４ａの接合領域４ａ１に複数の凹部１０ａが形成されている。すなわち、変形例２－３では、回路パターン４ａの外周部の内側の全面に複数の凹部１０ａが形成されている。したがって、抵抗素子７（接合領域４ａ１）の下の領域に含まれる凹部１０ａは接合部材７ｅが充填されることになる。なお、変形例２－３でも、変形例２－１のように、平面視で、抵抗素子７（接合領域４ａ１）の外周部の一部に重なるように、回路パターン４ａに凹部１０ａが形成されてもよい。また、このようにして形成された複数の凹部１０ａの体積の総和は、金属ブロック７ａの体積の０．８倍以上、１．２倍以下であってよく、好ましくは、０．９倍以上、１．１倍以下であってよい。
既述の通り、第１の実施の形態の場合では、回路パターン４ａに金属ブロック７ａ（抵抗素子７）を搭載することで、回路パターン４ａの角部の下の絶縁板３にクラックが生じる場合がある。変形例２－３では、回路パターン４ａに凹部１０ａの体積の総和が金属ブロック７ａの体積とほぼ同一とすることで、実質的に金属ブロック７ａの搭載前と略同様の状態となる。このため、温度サイクルにおいて回路パターン４ａの膨張、収縮を抑制でき、回路パターン４ａの角部並びに外周部の下の絶縁板３に発生する応力を緩和でき、クラックの発生を抑制する。また、回路パターン４ａ全体の膨張、収縮を低減できることから、はんだである接合部材７ｅは、降伏応力が低い錫系を用いてもよい。
変形例２－３の半導体装置１ａでは、抵抗素子７からの熱を放出することができ、絶縁回路基板２の放熱性の低下を抑制することができる。さらに、回路パターン４ａの角部並びに外周部の下の絶縁板３に生じる応力を緩和して、クラックの発生も抑制される。この結果、絶縁回路基板２の損傷の発生を防止できる。また、接合部材７ｅが凹部１０ａ内にも充填されて、接合部材７ｅの濡れ広がりが防止される。これにより、抵抗素子７の回路パターン４ａに対する接合強度も向上する。この結果、半導体装置１ａの信頼性の低下も抑制することができる。
（変形例２－４）
変形例２－４の半導体装置１ａについて、図１０及び図１１を用いて説明する。図１０は、第２の実施の形態の変形例２－４の半導体装置の要部平面図であり、図１１は、第２の実施の形態の変形例２－４の半導体装置の要部断面図である。なお、図１０は、半導体装置１ａの抵抗素子７の周辺の平面図を拡大して示している。図１１は、図１０の一点鎖線Ｘ－Ｘの位置での抵抗素子７の周辺の断面図を拡大して示している。なお、変形例２－４では、第１の実施の形態の半導体装置１に対する変更点を主に説明する。また、第１の実施の形態の半導体装置１と同じ構成には同じ符号を付して、それらの説明は省略し、または、簡単に行う。
変形例２－４の半導体装置１ａは、第１の実施の形態の半導体装置１の抵抗素子７の金属ブロック７ａの裏面に溝状の凹部が形成されている。図１０及び図１１では好ましい場合として、凹部１１が、金属ブロック７ａの裏面に金属ブロック７ａの４辺に沿って外縁側に環状に形成されている場合を示している。さらに、凹部１１は、主電流電極７ｄ１，７ｄ２及び測定電極７ｄ３，７ｄ４の直下であって、金属ブロック７ａの外縁から内側に形成されている。なお、平面視で環状の凹部１１の角部はＲ形状を成していてもよい。凹部１１の幅は、金属ブロック７ａの辺の長さに対して１０％以上、３０％以下であってよい。凹部１１の深さは、金属ブロック７ａを貫通することがなく、金属ブロック７ａの厚さＴ１の２０％以上、４０％以下であってよい。
変形例２－４の半導体装置１ａでは、金属ブロック７ａの裏面に凹部１１を形成することで、金属ブロック７ａの体積を減少させることができる。これにより、変形例２－３の場合と同様に、金属ブロック７ａの搭載前と略同様の状態にできる限り近づけることができる。このため、温度サイクルにおいて回路パターン４ａの膨張、収縮の抑制を図り、回路パターン４ａの角部及び外周部の下の絶縁板３の応力を緩和して、クラックの発生を抑制する。また、はんだである接合部材７ｅは凹部１１内を充填する。このため、金属ブロック７ａと回路パターン４ａとの接合強度が向上する。
変形例２－４の半導体装置１ａでは、抵抗素子７からの熱を放出することができ、絶縁回路基板２の放熱性の低下を抑制することができる。さらに、回路パターン４ａの角部及び外周部の下の絶縁板３に生じる応力を緩和して、クラックの発生も抑制される。この結果、絶縁回路基板２の損傷の発生を防止できる。また、接合部材７ｅが凹部１１内にも充填されて、接合部材７ｅの濡れ広がりが防止される。これにより、抵抗素子７の回路パターン４ａに対する接合強度も向上する。この結果、半導体装置１ａの信頼性の低下も抑制することができる。
（変形例２－５）
変形例２－５の半導体装置１ａについて、図１２及び図１３を用いて説明する。図１２は、第２の実施の形態の変形例２－５の半導体装置の要部平面図であり、図１３は、第２の実施の形態の変形例２－５の半導体装置の要部断面図である。なお、図１２は、半導体装置１ａの抵抗素子７の周辺の平面図を拡大して示しており、抵抗素子７中の破線の外側が凹部１１に対応している。図１３は、図１２の一点鎖線Ｘ－Ｘの位置での抵抗素子７の周辺の断面図を拡大して示している。なお、変形例２－５では、第１の実施の形態の半導体装置１に対する変更点を主に説明する。また、第１の実施の形態の半導体装置１と同じ構成には同じ符号を付して、それらの説明は省略し、または、簡単に行う。
変形例２－５の半導体装置１ａでは、金属ブロック７ａの裏面の外周に沿って、さらに、金属ブロック７ａの裏面の四隅に対して、当該外周及び四隅を凹ませて凹部１１が形成されている。このため、接合部材７ｅは金属ブロック７ａの回路パターン４ａ側の凹部１１を満たしつつ、金属ブロック７ａと回路パターン４ａとを接合している。
変形例２－５の半導体装置１ａでは、金属ブロック７ａの裏面の外周に沿って、さらに、裏面の四隅が凹んで凹部１１が形成される。したがって、金属ブロック７ａの裏面側の角部と回路パターン４ａとの距離が遠ざけられる。このため、金属ブロック７ａの角部に対応する絶縁板３に対する応力が緩和されて、クラックの発生を抑制することができる。また、はんだである接合部材７ｅが凹部１１内を充填する。このため、金属ブロック７ａと回路パターン４ａとの接合強度が向上する。
変形例２－５の半導体装置１ａでは、抵抗素子７からの熱を放出することができ、絶縁回路基板２の放熱性の低下を抑制することができる。さらに、金属ブロック７ａの裏面の外周部及び角部を凹ませて凹部１１を形成することで、金属ブロック７ａの裏面の角部と回路パターン４ａとの距離が遠ざけられる。このため、回路パターン４ａの角部及び外周部の下の絶縁板３に生じる応力を緩和して、クラックの発生も抑制される。この結果、絶縁回路基板２の損傷の発生を防止できる。また、接合部材７ｅが凹部１１内にも充填されて、接合部材７ｅの濡れ広がりが防止される。これにより、抵抗素子７の回路パターン４ａに対する接合強度も向上する。この結果、半導体装置１ａの信頼性の低下も抑制することができる。
［第３の実施の形態］
第３の実施の形態の半導体装置について、図１４及び図１５を用いて説明する。図１４は、第３の実施の形態の半導体装置の要部平面図であり、図１５は、第３の実施の形態の半導体装置の要部断面図である。なお、図１４は、半導体装置１ｂの抵抗素子７の周辺の平面図を拡大して示している。図１５は、図１４の一点鎖線Ｘ－Ｘの位置での抵抗素子７の周辺の断面図を拡大して示している。なお、第３の実施の形態では、第１の実施の形態の半導体装置１に対する変更点を主に説明する。また、第１の実施の形態の半導体装置１と同じ構成には同じ符号を付して、それらの説明は省略し、または、簡単に行う。
第３の実施の形態の半導体装置１ｂは、第１の実施の形態の半導体装置１の抵抗素子７が配置されている回路パターン４ａにおいて、裏面がおもて面よりも広く、側部が傾斜するように構成されている。すなわち、第３の実施の形態の回路パターン４ａは、おもて面は抵抗素子７の接合領域４ａ１が維持されて、側面視で台形状を成している。
既述の通り、第１の実施の形態の場合では、回路パターン４ａの膨張、収縮に応じて、回路パターン４ａの裏面の角部の下の絶縁板３に応力が発生し、絶縁板３の内部に向けてクラックが発生しやすい。これに対して、第３の実施の形態の回路パターン４ａは平面視で、おもて面よりも裏面が外側に位置するようにしている。このため、回路パターン４ａの裏面側の各角部から絶縁板３に対する応力が緩和され、クラックの発生が抑制される。したがって、回路パターン４のパターンレイアウトによるものの、回路パターン４ａの裏面をおもて面よりも広くするほど、絶縁板３に対する応力を分散でき、絶縁板３の特定領域に発生する応力を緩和することができる。
なお、第３の実施の形態の半導体装置１ｂに対して、第２の実施の形態及び第２の実施の形態の各変形例のように回路パターン４ａ及び金属ブロック７ａに対して凹部を形成してもよい。こうすることで、絶縁回路基板２の損傷の発生をより確実に防止でき、また、抵抗素子７の回路パターン４ａに対する接合強度も向上させることができる。この結果、半導体装置１ｂの信頼性の低下もより抑制することができる。
［第４の実施の形態］
第４の実施の形態の半導体装置について、図１６及び図１７を用いて説明する。図１６は、第４の実施の形態の半導体装置の要部平面図であり、図１７は、第４の実施の形態の半導体装置の要部断面図である。なお、図１６は、半導体装置１ｃの抵抗素子７の周辺の平面図を拡大して示している。図１７は、図１６の一点鎖線Ｘ－Ｘの位置での抵抗素子７の周辺の断面図を拡大して示している。なお、第４の実施の形態では、第１の実施の形態の半導体装置１に対する変更点を主に説明する。また、第１の実施の形態の半導体装置１と同じ構成には同じ符号を付して、それらの説明は省略し、または、簡単に行う。
第４の実施の形態の半導体装置１ｃは、第１の実施の形態の半導体装置１の回路パターン４ａのおもて面に、抵抗素子７の接合領域４ａ１を含む領域が窪んだ凹部１２が形成されている。この凹部１２に緩和層７ｆが設けられ、緩和層７ｆ上に抵抗素子７が接合されている。この際、緩和層７ｆは、はんだであって、特に、降伏応力の低い材料を用いてよい。このような材料は、例えば、錫系のはんだである。
第４の実施の形態の半導体装置１ｃでは、緩和層７ｆを回路パターン４ａに形成された凹部１２に設けて抵抗素子７を配置することで、緩和層７ｆを第１の実施の形態の接合部材７ｅよりも厚くすることができる。このため、緩和層７ｆにより回路パターン４ａの膨張、収縮時の歪が吸収されて、絶縁板３に対する応力を緩和し、絶縁板３に対するクラックの発生を防止することができる。
また、回路パターン４ａに形成される凹部１２の面積は、平面視で、少なくとも、回路パターン４ａの抵抗素子７の接合領域４ａ１と同様であってよい。または、凹部１２は、平面視で、回路パターン４ａの抵抗素子７の接合領域４ａ１よりも広くてもよい。凹部１２は、平面視で、角部がＲ形状を成していてもよい。また、凹部１２の深さは、回路パターン４ａを貫かず、回路パターン４ａの強度が低下しない程度であって、回路パターン４ａの厚さの３０％以上、６０％以下であってよい。また、緩和層７ｆが所定の厚さを維持しつつ、金属ブロック７ａの裏面は、回路パターン４ａのおもて面よりも絶縁板３側（－Ｚ方向）に入り込んでいてもよい。これにより、金属ブロック７ａの裏面及び裏面側の側面が接合部材７ｅにより接合されて、金属ブロック７ａの回路パターン４ａに対する接合強度の向上を図ることができる。
［第５の実施の形態］
第５の実施の形態の半導体装置について、図１８を用いて説明する。図１８は、第５の実施の形態の半導体装置の要部断面図である。なお、図１８に対応する平面図は図３を参照することができる。図１８は、図３の一点鎖線Ｘ－Ｘの位置での抵抗素子７の周辺の断面に対応している。なお、第５の実施の形態では、第１の実施の形態の半導体装置１に対する変更点を主に説明する。また、第１の実施の形態の半導体装置１と同じ構成には同じ符号を付して、それらの説明は省略し、または、簡単に行う。
第５の実施の形態の半導体装置１ｄは、第１の実施の形態の半導体装置１の抵抗素子７と回路パターン４ａとを接合する接合部材７ｅの間に緩和層７ｆが設けられている。緩和層７ｆは、金属ブロック７ａ及び回路パターン４ａよりも線膨張係数が小さい材質を主成分としている。このような材質は、金属であって、例えば、モリブデン、インバーである。また、緩和層７ｆの厚さは、１０μｍ以上、１００μｍ以下である。
なお、金属ブロック７ａの裏面は、金属ブロック７ａの裏面側の接合部材７ｅに対して接合部材７ｅのおもて面よりも絶縁板３側（－Ｚ方向）に入り込んでいてもよい。これにより、金属ブロック７ａの裏面及び裏面側の側面が接合部材７ｅにより接合されて、金属ブロック７ａの回路パターン４ａに対する接合強度の向上を図ることができる。
第５の実施の形態の半導体装置１ｄでは、抵抗素子７からの熱に応じて回路パターン４ａは膨張、収縮をしようとする。この際、回路パターン４ａは、回路パターン４ａよりも線膨張係数が小さい緩和層７ｆと絶縁板３とに挟持されているため、膨張、収縮が抑制される。このため、絶縁板３に生じる応力が緩和され、絶縁板３に対するクラックの発生を防止することができる。
なお、接合部材７ｅに挟持された緩和層７ｆは、第４の実施の形態の回路パターン４ａの凹部１２に設けてもよい。この場合でも、絶縁板３に生じる応力が緩和され、絶縁板３に対するクラックの発生を防止することができる。
［第６の実施の形態］
第６の実施の形態の半導体装置について、図１９及び図２０を用いて説明する。図１９は、第６の実施の形態の半導体装置の要部平面図であり、図２０は、第６の実施の形態の半導体装置の要部断面図である。なお、図１９は、半導体装置１ｅの抵抗素子７の周辺の平面図を拡大して示している。図２０は、図１９の一点鎖線Ｘ－Ｘの位置での抵抗素子７の周辺の断面図を拡大して示している。なお、第６の実施の形態では、第１の実施の形態の半導体装置１に対する変更点を主に説明する。また、第１の実施の形態の半導体装置１と同じ構成には同じ符号を付して、それらの説明は省略し、または、簡単に行う。
第６の実施の形態の半導体装置１ｅは、第１の実施の形態の半導体装置１の抵抗素子７と回路パターン４ａとの間に緩和層８ｂが設けられている。緩和層８ｂは、接着剤である。接着剤は、例えば、シリコーンを主成分としている。このような緩和層８ｂは、金属ブロック７ａの裏面及び回路パターン４ａのおもて面の間と、金属ブロック７ａの裏面側の側部（外周）とに設けられる。金属ブロック７ａの裏面及び回路パターン４ａのおもて面の間における緩和層８ｂの厚さｔ１は、１０μｍ以下であって、好ましくは、２μｍ以下である。また、金属ブロック７ａの裏面側の側部（外周）の緩和層８ｂの厚さｔ２は、厚さｔ１よりも厚く、金属ブロック７ａの厚さの０．８倍以下であってよい。緩和層８ｂの厚さｔ２が厚すぎる場合には、緩和層８ｂが平面（Ｘ－Ｙ面）に広がって、回路パターン４ａから溢れてしまう場合がある。
第６の実施の形態の半導体装置１ｅでは、抵抗素子７からの熱に応じて回路パターン４ａは膨張、収縮をしようとする。この際、膨張、収縮する回路パターン４ａの変形による歪が緩和層８ｂにより吸収される。このため、絶縁板３に生じる応力が緩和され、絶縁板３に対するクラックの発生を防止することができる。
なお、緩和層８ｂは、第４の実施の形態の回路パターン４ａの凹部１２に設けてもよい。この場合でも、絶縁板３に生じる応力が緩和され、絶縁板３に対するクラックの発生を防止することができる。
１，１ａ～１ｅ 半導体装置
２ 絶縁回路基板
３ 絶縁板
４，４ａ～４ｈ 回路パターン
４ａ１ 接合領域
５ 金属板
６ 半導体チップ
７ 抵抗素子
７ａ 金属ブロック
７ｂ 樹脂層
７ｃ 抵抗膜
７ｄ１，７ｄ２ 主電流電極
７ｄ３，７ｄ４ 測定電極
７ｅ 接合部材
７ｆ，８ｂ 緩和層
８ｄ，８ｅ 主電流端子
８ｆ，８ｇ 電流センス端子
８ｈ 制御端子
９ａ～９ｇ ボンディングワイヤ
１０ａ，１０ａ１～１０ａ４，１１，１２ 凹部
２０ ケース
２１ 封止部材

Claims (18)

  1. 金属ブロックと前記金属ブロック上に設けられた樹脂層と前記樹脂層上に設けられた抵抗膜とを含む抵抗素子と、
    絶縁板と前記絶縁板上に設けられ、おもて面に前記抵抗素子の前記金属ブロックの裏面が接合される接合領域を備え、平面視で前記抵抗素子のおもて面の面積よりも広い回路パターンとを含む絶縁回路基板と、
    を有し、
    前記金属ブロックの厚さは前記回路パターンの厚さよりも厚い、
    半導体装置。
  2. 前記回路パターンのおもて面に凹部が形成されている、
    請求項１に記載の半導体装置。
  3. 前記凹部は、前記接合領域の四隅に対応する領域にそれぞれ形成されている、
    請求項２に記載の半導体装置。
  4. 前記凹部は、前記四隅に加えて、前記四隅のそれぞれの角部同士の間であって、前記回路パターンのおもて面の外周に沿って複数形成されている、
    請求項３に記載の半導体装置。
  5. 前記凹部は、さらに、前記回路パターンのおもて面の前記外周の内側の領域に複数形成されている、
    請求項４に記載の半導体装置。
  6. 前記凹部の体積の総和は、前記金属ブロックの体積の０．８倍以上、１．２倍以下である、
    請求項５に記載の半導体装置。
  7. 平面視で、前記凹部が前記接合領域の外周に一部が重なっている、
    請求項３から５のいずれかに記載の半導体装置。
  8. 前記接合領域に前記抵抗素子が接合部材を介して接合され、
    前記接合領域に形成されている前記凹部に前記接合部材がそれぞれ満たされている、
    請求項５または７に記載の半導体装置。
  9. 前記抵抗素子は前記樹脂層の前記抵抗膜の両側部に主電流電極をそれぞれ備え、前記主電流電極の下部の前記金属ブロックの裏面に前記主電流電極に沿って前記凹部がそれぞれ形成されている
    請求項２に記載の半導体装置。
  10. 前記凹部は、前記金属ブロックの裏面の前記主電流電極の下部領域を含んで前記金属ブロックの裏面の外周部に沿って環状に形成されている、
    請求項９に記載の半導体装置。
  11. 前記回路パターンは、側面視で、裏面がおもて面よりも広がり、側部が傾斜している、
    請求項１または２に記載の半導体装置。
  12. 前記抵抗素子は前記回路パターンの前記接合領域に緩和層を介して接合されている、
    請求項１または２に記載の半導体装置。
  13. 前記回路パターンは、前記接合領域を含む領域が前記回路パターンのおもて面よりも前記絶縁板側に窪み、前記領域に前記緩和層が配置されている、
    請求項１２に記載の半導体装置。
  14. 前記緩和層は、はんだである
    請求項１２または１３に記載の半導体装置。
  15. 前記緩和層は、前記回路パターン及び前記金属ブロックよりも線膨張係数が小さい金属を主成分とする、
    請求項１２または１３に記載の半導体装置。
  16. 前記金属は、モリブデン、インバーである、
    請求項１５に記載の半導体装置。
  17. 前記緩和層は、接着剤である、
    請求項１２または１３に記載の半導体装置。
  18. 前記緩和層は、前記抵抗素子及び前記回路パターンの前記接合領域の間と、前記抵抗素子の前記回路パターン側の外周部と、に設けられている、
    請求項１２から１７のいずれかに記載の半導体装置。
JP2021086663A 2021-05-24 2021-05-24 半導体装置 Pending JP2022179872A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021086663A JP2022179872A (ja) 2021-05-24 2021-05-24 半導体装置
US17/746,069 US11996347B2 (en) 2021-05-24 2022-05-17 Semiconductor device
CN202210540168.6A CN115394730A (zh) 2021-05-24 2022-05-17 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021086663A JP2022179872A (ja) 2021-05-24 2021-05-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2022179872A true JP2022179872A (ja) 2022-12-06

Family

ID=84103083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021086663A Pending JP2022179872A (ja) 2021-05-24 2021-05-24 半導体装置

Country Status (3)

Country Link
US (1) US11996347B2 (ja)
JP (1) JP2022179872A (ja)
CN (1) CN115394730A (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821664B2 (ja) 1990-10-26 1996-03-04 ヤマハ株式会社 リードの半田メッキ装置
JPH104156A (ja) 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
JP2002299495A (ja) 2001-03-30 2002-10-11 Fuji Electric Co Ltd 半導体回路基板
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP4338620B2 (ja) * 2004-11-01 2009-10-07 三菱電機株式会社 半導体装置及びその製造方法
JP2007273661A (ja) 2006-03-31 2007-10-18 Neomax Material:Kk 半導体装置
JP5056325B2 (ja) 2007-10-04 2012-10-24 富士電機株式会社 半導体装置の製造方法および半田ペースト塗布用のメタルマスク
WO2015080161A1 (ja) 2013-11-29 2015-06-04 株式会社神戸製鋼所 ベース板及びベース板を備えた半導体装置
KR20160108307A (ko) 2014-01-10 2016-09-19 후루카와 덴키 고교 가부시키가이샤 전자회로장치
DE112014006446B4 (de) 2014-03-07 2021-08-05 Mitsubishi Electric Corporation Halbleiteranordnung
JP7293936B2 (ja) 2019-07-19 2023-06-20 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US11996347B2 (en) 2024-05-28
CN115394730A (zh) 2022-11-25
US20220375818A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
JP3525832B2 (ja) 半導体装置
JP7441287B2 (ja) 半導体装置
US11133271B2 (en) Semiconductor device
JP2019040971A (ja) 半導体装置
JP3599057B2 (ja) 半導体装置
JP7301124B2 (ja) 半導体装置
US12009310B2 (en) Semiconductor device
JP5054755B2 (ja) 半導体装置
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2013113638A (ja) 半導体装置
JP2022179872A (ja) 半導体装置
WO2023017708A1 (ja) 半導体装置
US11887902B2 (en) Semiconductor device
US11552065B2 (en) Semiconductor device
US20210358835A1 (en) Semiconductor device
JP7392319B2 (ja) 半導体装置
JP2013179231A (ja) 半導体モジュール
US20230067156A1 (en) Semiconductor device
WO2023017707A1 (ja) 半導体装置
US11337306B2 (en) Semiconductor device
US20240379485A1 (en) Semiconductor device
JP7567243B2 (ja) 半導体装置
JP2005268496A (ja) 半導体装置
WO2024128062A1 (ja) 半導体装置
US20240304537A1 (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240415