JP2022016002A - 電子部品 - Google Patents

Abstract

【課題】Ｃａ、Ｚｒ又はＴｉのうちの少なくとも１つが含まれる誘電体が用いられるとともに等価直列抵抗及び等価直列インダクタンスを小さくすることが可能な、電子部品を提供する。
【解決手段】互いに交互に積層された誘電体層１４及び内部電極層１５を含む積層体２と、積層体２における、積層方向Ｔと直交する長さ方向Ｌの両端の端面に設けられ、内部電極層１５と接続する外部電極層３と、を備える電子部品１であって、誘電体層１４は、Ｃａ、Ｚｒ又はＴｉのうちの少なくとも１つを含み、内部電極層１５は、Ｃｕを含み、積層体２の、積層方向Ｔの寸法をＴ０、長さ方向Ｌの寸法をＬ０、積層方向Ｔ及び長さ方向Ｌと直交する幅方向の寸法をＷ０、としたときに、Ｌ０＜Ｗ０＜Ｔ０の関係を満たす。
【選択図】図５

Description

本発明は、電子部品に関する。

例えば積層セラミックコンデンサといった電子部品としては、静電容量が大きい高誘電率系のみならず、温度による容量変化率が小さい温度補償用のものも存在する。温度補償用の電子部品においては、一般的に誘電体にＣａ、Ｚｒ又はＴｉのうちの少なくとも１つが含まれる誘電体層が用いられる（特許文献１参照）。

特開２００９－７２０９号公報

このような温度補償用の電子部品は、特に、等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）が小さいことが好ましい。

本発明は、Ｃａ、Ｚｒ又はＴｉのうちの少なくとも１つが含まれる誘電体が用いられるとともに、等価直列抵抗及び等価直列インダクタンスを小さくすることが可能な、電子部品を提供することを目的とする。

上記課題を解決するために、本発明は、互いに交互に積層された誘電体層及び内部電極層を含む積層体と、前記積層体における、積層方向と直交する長さ方向の両端の端面に設けられ、前記内部電極層と接続する外部電極層と、を備える電子部品であって、前記誘電体層は、Ｃａ、Ｚｒ又はＴｉのうちの少なくとも１つを含み、前記内部電極層は、Ｃｕを含み、前記積層体の、前記積層方向の寸法をＴ０、前記長さ方向の寸法をＬ０、前記積層方向及び前記長さ方向と直交する幅方向の寸法をＷ０、としたときに、Ｌ０＜Ｗ０＜Ｔ０ の関係を満たす、電子部品を提供する。

本発明によれば、Ｃａ、Ｚｒ又はＴｉのうちの少なくとも１つが含まれる誘電体が用いられるとともに、等価直列抵抗及び等価直列インダクタンスを小さくすることが可能な、電子部品を提供することができる。

積層セラミックコンデンサの概略斜視図であり、基板に実装された状態を示す。 （ａ）は、図１の積層セラミックコンデンサ１をＩＩ－ＩＩ方向に切断した断面図であり、（ｂ）は（ａ）の丸で囲んだ部分の拡大図である。 （ａ）図１の積層セラミックコンデンサ１をＩＩＩ－ＩＩＩ方向に切断した断面図であり、（ｂ）は（ａ）の丸で囲んだ部分の拡大図である。 図１の積層セラミックコンデンサ１をＩＶ－ＩＶ方向に切断した断面図である。 積層体の概略斜視図である。 サイドギャップ部が形成される前の状態の積層体本体の概略斜視図である。 積層セラミックコンデンサの製造方法を説明するフローチャートである。 積層体準備工程を説明する図である。 素材シート積層工程において素材シートが複数枚積層された状態を示す図である。 マザーブロックを示す図である。

以下、本発明の実施形態にかかる電子部品として、積層セラミックコンデンサ１を例に挙げて説明する。実施形態の積層セラミックコンデンサ１は、温度変化による静電容量の変化率が小さく、フィルタや高周波回路のマッチング等に使われる温度補償用のコンデンサである。

図１は、積層セラミックコンデンサ１の概略斜視図であり、基板に実装された状態を示す。図２（ａ）は、図１の積層セラミックコンデンサ１をＩＩ－ＩＩ方向に切断した断面図であり、図２（ｂ）は図２（ａ）の丸で囲んだ部分の拡大図である。図３（ａ）は図１の積層セラミックコンデンサ１をＩＩＩ－ＩＩＩ方向に切断した断面図であり、図３（ｂ）は図３（ａ）の丸で囲んだ部分の拡大図である。図４は図１の積層セラミックコンデンサ１をＩＶ－ＩＶ方向に切断した断面図である。

積層セラミックコンデンサ１は、略直方体形状で、積層体２と、積層体２の両端に設けられた一対の外部電極層３とを備える。また、積層体２は、誘電体層１４と内部電極層１５とを複数組含む内層部１１を含む。

以下の説明において、積層セラミックコンデンサ１の向きを表わす用語として、積層セラミックコンデンサ１において、一対の外部電極層３が設けられている方向を長さ方向Ｌとする。誘電体層１４と内部電極層１５とが積層されている方向を積層方向Ｔとする。長さ方向Ｌ及び積層方向Ｔのいずれにも交差する方向を幅方向Ｗとする。なお、実施形態において幅方向Ｗ、長さ方向Ｌ、及び積層方向Ｔは互いに直交している。

図５は、積層体２の概略斜視図である。積層体２は、積層体本体１０と、サイドギャップ部３０とを備える。図６は、サイドギャップ部３０が形成される前の状態の積層体本体１０の概略斜視図である。

以下の説明において、図５に示す積層体２の６つの外表面のうち、積層方向Ｔに相対する一対の外表面を第１主面Ａａと第２主面Ａｂとし、幅方向Ｗに相対する一対の外表面を第１側面Ｂａと第２側面Ｂｂとし、長さ方向Ｌに相対する一対の外表面を第１端面Ｃａと第２端面Ｃｂとする。
なお、第１主面Ａａと第２主面Ａｂとを特に区別して説明する必要のない場合、まとめて主面Ａとし、第１側面Ｂａと第２側面Ｂｂとを特に区別して説明する必要のない場合、まとめて側面Ｂとし、第１端面Ｃａと第２端面Ｃｂとを特に区別して説明する必要のない場合、まとめて端面Ｃとして説明する。

（積層体２）
積層体２は、角部Ｒ１及び稜線部Ｒ２に丸みがつけられている。角部Ｒ１は、主面Ａと、側面Ｂと、端面Ｃとが交わる部分である。稜線部Ｒ２は、積層体２の２面、すなわち主面Ａと側面Ｂ、主面Ａと端面Ｃ、又は、側面Ｂと端面Ｃが交わる部分である。
また、積層体２の主面Ａ、側面Ｂ、端面Ｃの一部又は全部に凹凸等が形成されていてもよい。

実施形態では、図５に示すように積層体２の長さ方向の寸法Ｌ０、幅方向Ｗの寸法Ｗ０、積層方向Ｔの寸法Ｔ０としたときに、
Ｌ０＜Ｗ０＜Ｔ０ である。
それぞれの寸法は、特に限定されないが、実施形態において、
長さ方向の寸法Ｌ０は、０．２ｍｍ～１．２ｍｍであり、０．３ｍｍ～１．１ｍｍの方が好ましい。
幅方向の寸法Ｗ０は、０．４ｍｍ～１．５ｍｍであり、０．５ｍｍ～１．３ｍｍが好ましい。
積層方向の寸法Ｔ０は、０．４５ｍｍ～２．０ｍｍであり、０．６ｍｍ～１．５ｍｍの方が好ましい。
なお、全ての寸法は公差±１０％を含むものとする。

（積層体本体１０）
積層体本体１０は、内層部１１と、内層部１１の第１主面Ａａ側に配置される上部外層部１２ａと、内層部１１の第２主面Ａｂ側に配置される下部外層部１２ｂとを備える。なお、上部外層部１２ａと下部外層部１２ｂとを特に区別して説明する必要のない場合、まとめて外層部１２として説明する。

（内層部１１）
内層部１１は、積層方向Ｔに沿って交互に積層された誘電体層１４と内部電極層１５との組を複数含む。

（誘電体層１４）
誘電体層１４は、Ｃａ（カルシウム）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）のうちの少なくとも１つを含む。一例として誘電体層１４は、Ｃａ、Ｚｒを含むとともにＳｒ、Ｔｉを任意で含むペロブスカイト型化合物を含有する、ＣａＺｒＯ_３（ジルコン酸カルシウム）、ＣａＴｉＯ（チタン酸カルシウム）、ＳｒＴｉＯ_３（チタン酸ストロンチウム）、ＢａＺｒＯ_３（プロトン伝導性金属酸化物）や、酸化チタン（ＴｉＯ_２）等を含有する。
通常、積層セラミックコンデンサ１は、還元雰囲気中で焼成する事で酸素空孔が発生してしまうが、特に、ＣａＺｒＯ_３はバンドギャップが高い事により酸素空孔の発生を抑制できる。その結果、高い信頼性を得ることができる。また、これらを主原料として、さらにＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物等を添加してもよい。

実施形態の誘電体層１４は、このようなＣａ（カルシウム）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）のうちの少なくとも１つを含む材料を用いているため、比誘電率２０～３００程度で、高誘電率系よりも静電容量が小さい。また、実施形態の誘電体層１４は比誘電率が温度に対してほぼ直線的に変化するという特性があり、耐熱性や高周波特性に優れている。さらに、実施形態の誘電体層１４は、容量値の経時変化が無視できるほど小さく、高温、高電力、高周波においてもコンデンサの損失が小さく安定性に優れる。加えて、誘電体層１４は、誘電率の経時変化や電圧印加による変化もほとんどない。

誘電体層１４の厚みｔｕは、０．８μｍ≦ｔｕ≦３０．０μｍ（０．４０μｍ以上０．５０μｍ以下）であることが好ましい。なお、２．５μｍ≦ｔｕ≦４．０μｍがより好ましい。
なお、積層体本体１０を構成する誘電体層１４の枚数は、上部外層部１２ａ及び下部外層部１２ｂも含めて１５枚以上７００枚以下であることが好ましい。

（内部電極層１５）
内部電極層１５は、複数の第１内部電極層１５ａと、複数の第２内部電極層１５ｂとを備え、第１内部電極層１５ａと第２内部電極層１５ｂとは、１枚ずつ交互に配置されている。ただし、１枚ずつ交互に限らず、例えば第１内部電極層１５ａが２枚配置され、次に第２内部電極層１５ｂが２枚配置されるような、それぞれが２枚ずつ、交互に配置されている形態であってもよく、それ以上の枚数が交互に配置されていてもよい。さらに、同数枚が交互でなくてもよい。
以下、第１内部電極層１５ａと第２内部電極層１５ｂとを特に区別して説明する必要のない場合、まとめて内部電極層１５として説明する。

内部電極層１５は、主にＣｕが含まれる。このように内部電極層１５としてＣｕが用いられているので、例えばＮｉが用いられている場合と比べて抵抗が小さい。

内部電極層１５は、図４に示すように、長さ方向Ｌの長さＬ１、幅方向のＷの幅Ｗ１としたときに、
Ｌ１＜Ｗ１ である。
内部電極層１５の厚みｔｎ（積層方向Ｔの長さ）は、
０．８μｍ≦ｔｎ≦２．０μｍ（０．２５μｍ以上０．３３μｍ以下）
であることが好ましい。
内部電極層１５の枚数は、第１内部電極層１５ａ及び第２内部電極層１５ｂを合わせて１５枚以上７００枚以下であることが好ましい。

図２及び図６に示すように、第１内部電極層１５ａは、第２内部電極層１５ｂと対向する第１対向部１５２ａと、第１対向部１５２ａから第１端面Ｃａ側に引き出された第１引き出し部１５１ａとを備える。第１引き出し部１５１ａの端部は、第１端面Ｃａに露出し、後述の第１外部電極層３ａに電気的に接続されている。
第２内部電極層１５ｂは、第１内部電極層１５ａと対向する第２対向部１５２ｂと、第２対向部１５２ｂから第２端面Ｃｂに引き出された第２引き出し部１５１ｂとを備える。第２引き出し部１５１ｂの端部は、後述の第２外部電極層３ｂに電気的に接続されている。
第１内部電極層１５ａの第１対向部１５２ａと、第２内部電極層１５ｂの第２対向部１５２ｂとに電荷が蓄積され、コンデンサの特性が発現する。

図３（ｂ）に示す、積層方向Ｔにおいて上下に隣り合う２つの第１内部電極層１５ａと第２内部電極層１５ｂとの幅方向Ｗの端部の位置のずれ量ｄは、実施形態において０．５μｍ以内である。すなわち、積層方向Ｔにおいて上下に隣り合う第１内部電極層１５ａと第２内部電極層１５ｂとの幅方向Ｗの端部は、幅方向Ｗ上において略同位置にあり、端部の位置が積層方向Ｔで略揃っている。

（外層部１２）
外層部１２は、内層部１１の誘電体層１４と同じ材料の、Ｃａ、Ｚｒ、Ｔｉの少なくとも１つを含むセラミック材料で製造されている。

外層部１２は、内層部１１の積層方向Ｔの上側に配置された上部外層部１２ａと、下側に配置された下部外層部１２ｂとを有する。
実施形態で上部外層部１２ａと下部外層部１２ｂとは積層方向Ｔの長さ（厚さ）が同じであり、これらの積層方向Ｔの厚みｔｇ１は、
１０μｍ≦ｔｇ１≦２０μｍ（１０μｍ以上２０μｍ以下）
であることが好ましい。

ただし、これに限らず、基板に実装される側である下部外層部１２ｂの積層方向Ｔの厚みを、上部外層部１２ａの積層方向Ｔの厚みより厚くしてもよい。すなわち、内部電極層１５が配置された内層部１１を積層方向Ｔにおいて第１主面Ａａ側に偏らせてもよい。
積層セラミックコンデンサ１においては、内部電極層１５に電力が供給されて誘電体層１４に電界が加わり、誘電体層１４に応力や機械的歪みが生じて振動が生じる可能性がある。しかし、下部外層部１２ｂの積層方向Ｔの厚みを上部外層部１２ａの積層方向Ｔの厚みより厚くすると、積層セラミックコンデンサ１が実装された基板に振動が伝達しにくく、いわゆる「鳴き」の発生が抑制される。

（サイドギャップ部３０）
サイドギャップ部３０は、積層体本体１０の両側面に露出している内部電極層１５の幅方向Ｗ側の端部を、その端部に沿って覆っている。
サイドギャップ部３０は、積層体本体１０の第１側面Ｂａ側に設けられた第１サイドギャップ部３０ａと、積層体本体１０の第２側面Ｂｂ側に設けられた第２サイドギャップ部３０ｂと、を備える。なお、第１サイドギャップ部３０ａと第２サイドギャップ部３０ｂとを特に区別して説明する必要のない場合、まとめてサイドギャップ部３０として説明する。

（サイドギャップ部３０の厚み）
サイドギャップ部３０の厚みｔｓは、
５μｍ≦ｔｓ≦１２μｍ（５μｍ以上１２μｍ以下）
であることが好ましい。積層体の大きさによって異なるが、最大で２５０μｍまでの厚みとする。

サイドギャップ部３０は、内層部１１の誘電体層１４及び外層部１２と同じ材料の、Ｃａ、Ｚｒ、Ｔｉの少なくとも１つを含むセラミック材料で製造されている。

サイドギャップ部３０は複数層であり、内側の層をインナー層３０ｉｎ、外側の層をアウター層３０ｏｕとすると、インナー層３０ｉｎの厚み＜アウター層３０ｏｕの厚みである。ただし、これに限らず、サイドギャップ部３０は１層であってもよい。
２層構造とすることで、インナー層３０ｉｎからアウター層３０ｏｕとの間に界面が形成されるので、この界面により積層セラミックコンデンサ１にかかる応力を緩和することができる。

（外部電極層３）
外部電極層３は、積層体２の第１端面Ｃａ側に設けられた第１外部電極層３ａと、積層体２の第２端面Ｃｂに設けられた第２外部電極層３ｂとを備える。

第１外部電極層３ａは、第１焼結電極層３１ａと、第１焼結電極層３１ａの外側に配置された第１Ｃｕメッキ層３２ａと、第１Ｃｕメッキ層３２ａの外側に配置された第１Ｎｉメッキ層３３ａと、第１Ｎｉメッキ層３３ａの外側に配置された第１Ｓｎメッキ層３４ａと、を備える。第１焼結電極層３１ａは、Ｎｉを含む金属、並びに、内層部１１の誘電体層１４及び外層部１２と同じ材料のＣａ、Ｚｒ、Ｔｉの少なくとも１つを含む誘電体粒子３１１を含む。

第２外部電極層３ｂは、第２焼結電極層３１ｂと、第２焼結電極層３１ｂの外側に配置された第２Ｃｕメッキ層３２ｂと、第２Ｃｕメッキ層３２ｂの外側に配置された第２Ｎｉメッキ層３３ｂと、第２Ｎｉメッキ層３３ｂの外側に配置された第２Ｓｎメッキ層３４ｂと、を備える。第２焼結電極層３１ｂは、Ｎｉを含む金属、並びに、内層部１１の誘電体層１４及び外層部１２と同じ材料のＣｂ、Ｚｒ、Ｔｉの少なくとも１つを含む誘電体粒子３１１を含む。

ただし、第１焼結電極層３１ａ及び第２焼結電極層３１ｂは、Ｃｕを含む金属、並びに、内層部１１の誘電体層１４及び外層部１２と同じ材料のＣａ、Ｚｒ、Ｔｉの少なくとも１つを含む誘電体粒子３１１を含んでいるものであってもよい。

なお、第１外部電極層３ａと第２外部電極層３ｂとを特に区別して説明する必要のない場合、まとめて外部電極層３として説明する。外部電極層３は、端面Ｃだけでなく、主面Ａ及び側面Ｂの端面Ｃ側の一部も覆っている。
第１焼結電極層３１ａと、第２焼結電極層３１ｂとを特に区別して説明する必要のない場合、まとめて焼結電極層３１として説明する。第１Ｃｕメッキ層３２ａと、第２Ｃｕメッキ層３２ｂとを特に区別して説明する必要のない場合、まとめてＣｕメッキ層３２として説明する。第１Ｎｉメッキ層３３ａと、第２Ｎｉメッキ層３３ｂとを特に区別して説明する必要のない場合、まとめてＮｉメッキ層３３として説明する。第１Ｓｎメッキ層３４ａと、第２Ｓｎメッキ層３４ｂとを特に区別して説明する必要のない場合、まとめてＳｎメッキ層３４として説明する。
なお、実施形態ではＣｕメッキ層３２、Ｎｉメッキ層３３及びＳｎメッキ層３４の３層を含む形態について説明したが、これに限らず、Ｃｕメッキ層３２、Ｎｉメッキ層３３及びＳｎメッキ層３４のうちのいずれか１層又は２層でもよく、また、４層以上でもよく、メッキ層を含まない形態であってもよい。

第１内部電極層１５ａの第１引き出し部１５１ａの端部は第１端面Ｃａに露出し、第１外部電極層３ａの焼結電極層３１に電気的に接続されている。
第２内部電極層１５ｂの第２引き出し部１５１ｂの端部は第２端面Ｃｂに露出し、第２外部電極層３ｂの焼結電極層３１に電気的に接続されている。
これにより、第１外部電極層３ａと第２外部電極層３ｂとの間は、複数のコンデンサ要素が電気的に並列に接続された構造となっている。

焼結電極層３１内の誘電体粒子３１１は、例えば図２（ｂ）で示すように積層方向Ｔ及び長さ方向Ｌとに延びる断面ＬＴにおいて、面積比率Ｍが、
３５％≦Ｍ≦４２％ である、
なお、断面は、図２で示すＬＴ断面に限らず、どの方向の断面であってもよい。

なお、誘電体粒子３１１は、焼結電極層３１内に略均一に分散している。すなわち内部電極層と焼結電極層３１との境界部の全てを、誘電体粒子３１１が覆うような状態とはなっていない。ゆえに、少なくとも部分的に内部電極層１５と焼結電極層３１のＮｉを含む金属との接触は確保されている。したがって、内部電極層から焼結電極層３１、Ｃｕメッキ層３２、Ｎｉメッキ層３３、Ｓｎメッキ層３４までは導通している。

また焼結電極層３１と内部電極層１５とは後述するように同時に焼結（コファイア）されるが、この焼結（コファイア）によって焼結電極層３１と内部電極層１５との境界部に、ＣｕとＮｉとの異なる金属間の相互拡散領域が形成されている。この相互拡散領域により、焼結電極層３１と内部電極層１５とが強固な接合されている。

そして、以上説明した実施形態の積層セラミックコンデンサ１は、図１に示すように、基板１００に対して、積層方向Ｔと長さ方向Ｌとに延びるＴＬ面が対向するように実装される。

（積層セラミックコンデンサ１の製造方法）
図７は、積層セラミックコンデンサ１の製造方法を説明するフローチャートである。積層セラミックコンデンサ１の製造方法は、積層体２を準備する積層体準備工程Ｓ１を含む。積層体準備工程Ｓ１は、素材シート準備工程Ｓ１１と、素材シート積層工程Ｓ１２と、マザーブロック形成工程Ｓ１３と、マザーブロック切断工程Ｓ１４と、サイドギャップ部形成工程Ｓ１５とを含む。図８は積層体準備工程Ｓ１を説明する図である。

（素材シート準備工程Ｓ１１）
素材シート準備工程Ｓ１１において、まず、Ｃａ、Ｚｒ又はＴｉの少なくとも１つを含む粉末が準備される。そのような粉末の一例としては、Ｃａ、Ｚｒを含むとともにＳｒ、Ｔｉを任意で含むペロブスカイト型化合物を含有するＣａＺｒＯ_３（ジルコン酸カルシウム）、ＣａＴｉＯ（チタン酸カルシウム）、ＳｒＴｉＯ_３（チタン酸ストロンチウム）、ＢａＺｒＯ_３（プロトン伝導性金属酸化物）や、酸化チタン（ＴｉＯ_２）等である。

これらの粉末は、所定の組成を実現するように秤量された後、ボールミル等を用いて湿式混合される。得られた混合物は乾燥されて解砕される。解砕により得られた粉末は、大気中において、例えば９００℃以上１４００℃以下の温度で、例えば２時間、仮焼される。仮焼された粉末は、再度解砕され、主成分原料粉末が得られる。

続いて、副成分を構成する原料として、例えばＳｉＯ_２（二酸化ケイ素）、ＭｎＣＯ_３（炭酸マンガン）、Ａｌ_２Ｏ_３（酸化アルミニウム）の各粉末が準備される。これらの副成分原料粉末は、上記した主成分原料粉末に対して、所定の配合割合となるように、主成分原料粉末と副成分原料粉末が秤量された後、ボールミル等を用いて湿式混合される。その後、得られた混合物が乾燥、解砕されて原料粉末が得られる。

次に、得られた原料粉末１００重量に、例えば、ポリビニルブチラール系バインダ及びトルエン、エタノール等の有機溶剤を加えて、ボールミルにより湿式混合し、セラミックスラリーが調製される。
このセラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、マイクログラビアコータ等を用いて所定の厚み（５～５０μｍ）の積層用セラミックグリーンシート１０１が製作される。
また、外層部１２となる外層部用セラミックグリーンシート１１２も同様に作製される。

続いて、この積層用セラミックグリーンシート１０１に、内部電極層１５となる、Ｃｕを主成分とする導電体ペースト１０２が帯状のパターンを有するようにスクリーン印刷、インクジェット印刷、グラビア印刷等によって印刷される。

これにより、図８に示すように、誘電体層１４となる積層用セラミックグリーンシート１０１の表面に内部電極層１５となる導電体ペースト１０２が印刷された素材シート１０３が準備される。

（素材シート積層工程Ｓ１２）
次いで、素材シート積層工程Ｓ１２において、図９に示すように、素材シート１０３が複数枚積層される。具体的には、帯状の導電体ペースト１０２が同一の方向を向き且つその帯状の導電体ペースト１０２が隣り合う素材シート１０３間において幅方向において半ピッチずつずれた状態になるように、複数の素材シート１０３が積み重ねられる。さらに、複数枚積層された素材シート１０３の両端に、外層部１２となる外層部用セラミックグリーンシート１１２が積み重ねられる。

（マザーブロック形成工程Ｓ１３）
続いて、マザーブロック形成工程Ｓ１３において、上部の外層部用セラミックグリーンシート１１２と、積み重ねられた複数の素材シート１０３と、下部の外層部用セラミックグリーンシート１１３とを熱圧着する。これにより、図１０に示すマザーブロック１１０が形成される。

（マザーブロック切断工程Ｓ１４）
次いで、マザーブロック切断工程Ｓ１４において、マザーブロック１１０を、図１０に示す、積層体本体１０の寸法に対応した切断線Ｘ及び切断線Ｘと交差する切断線Ｙに沿って切断する。これにより、図６に示す積層体本体１０が製造される。なお、実施形態で切断線Ｙは切断線Ｘと直交している。このとき、積層体本体１０の側部には、内部電極層１５が露出している。

（サイドギャップ部形成工程Ｓ１５）
次に、サイドギャップ部形成工程Ｓ１５において、積層用セラミックグリーンシート１０１と同様のＣａ、Ｚｒ、Ｔｉの少なくとも１つを含むセラミックスラリーが作製される。
そして、樹脂フィルム上に、セラミックスラリーを塗布し、乾燥して、サイドギャップ部用セラミックグリーンシート１１４が作製される。
サイドギャップ部用セラミックグリーンシート１１４は、インナー層３０ｉｎ用と、アウター層３０ｏｕ用とが作製される。

積層体本体１０の内部電極層１５が露出しているＬＴ側面に、まず、インナー層３０ｉｎ用のサイドギャップ部用セラミックグリーンシート１１４に押し付ける。これにより、サイドギャップ部用セラミックグリーンシート１１４が、積層体本体１０のＬＴ側面に圧着されるとともに、積層体本体１０のＬＴ側面の端部において剪断力が作用して、サイドギャップ部用セラミックグリーンシート１１４が打ち抜かれる。このようにして積層体本体１０のＬＴ側面の一面を、サイドギャップ部用セラミックグリーンシート１１４によって覆う。次いで、積層体本体１０のＬＴ側面の他面も同様に、インナー層３０ｉｎ用のサイドギャップ部用セラミックグリーンシート１１４によって覆う。

さらに、アウター層３０ｏｕ用のサイドギャップ部用セラミックグリーンシート１１４も同様にして、積層体本体１０のＬＴ側面におけるインナー層３０ｉｎ用のサイドギャップ部用セラミックグリーンシート１１４の外側の両面を覆う。
これにより、積層体本体１０のＬＴ側面にインナー層３０ｉｎとアウター層３０ｏｕとの２層のサイドギャップ部３０が張り付けられた、焼結前の状態の積層体２が形成される。

（バレル工程Ｓ２）
次に、バレル工程Ｓ２において、積層体２に対してバレル研磨を施す。これにより、図５に示すように、積層体２の角部Ｒ１及び稜線部Ｒ２に丸みがつけられる。

（焼結電極用Ｎｉ膜形成工程Ｓ３）
焼結電極用Ｎｉ膜形成工程Ｓ３は、端面Ｃを、Ｎｉを含む金属と、Ｃａ，Ｚｒ及びＴｉを含む誘電体粒子３１１とを含む導電性ペーストに浸漬させる。導電性ペーストに含まれる誘電体粒子３１１の量は、次の工程である焼結後に誘電体粒子３１１が、面積比率で３５％≦Ｍ≦４２％となる量である。この割合は、焼結時における積層体２の収縮量と焼結電極層３１の収縮の量とが略等しいか、又は積層体２の収縮量と焼結電極層３１の収縮の量と差が僅かで、焼結時における収縮差により、焼結電極層３１と積層体２との間に亀裂や隙間が生じることがないように調整された割合である。

（焼成工程Ｓ４）
焼成工程Ｓ４は、Ｎｉを含む金属と、Ｃａ，Ｚｒ及びＴｉを含む誘電体粒子３１１とを含む導電性ペーストが乾燥した後、所定条件下で、所定時間、焼成を行う。すなわち、焼結電極層３１は、積層体２の焼結と同時に焼結（コファイア）される電極である。
この焼結（コファイア）によって焼結電極層３１と内部電極層１５との境界部に、ＣｕとＮｉとの異なる金属間の相互拡散領域が形成される。この相互拡散領域には、図２（ｂ）に示すように、ＣｕとＮｉとの合金層３１２が形成される。この合金層３１２により、焼結電極層３１と内部電極層１５とが強固に接合される。

このとき、焼結電極層３１を形成する導電性ペーストには、焼結後に誘電体粒子３１１を３５％≦Ｍ≦４２％となる量の誘電体粒子３１１が含まれている。この割合によると、焼結時における積層体２の収縮量と、焼結電極層３１の収縮の量とが略等しいか、又は差が小さく、焼結時に収縮差により、焼結電極層３１と積層体２との間に亀裂や隙間が生じることがない。

このとき、焼結電極層３１を形成する導電性ペーストには、上述したように焼結後に誘電体粒子３１１を３５％≦Ｍ≦４２％となる量の誘電体粒子３１１が含まれているので、焼結時に収縮差により、焼結電極層３１と積層体２との間に亀裂や隙間が生じることがない。

（Ｃｕメッキ工程Ｓ５）
次いで、外部電極層３の外周にＣｕメッキ層３２が形成される。
（Ｎｉメッキ工程Ｓ６）
そして、Ｃｕメッキ層３２の外周にＮｉメッキ層３３が形成される。
（Ｓｎメッキ工程Ｓ７）
さらに、Ｎｉメッキ層３３の外周にＳｎメッキ層３４が形成される。

上記工程により製造された実施形態の積層セラミックコンデンサ１は、図１に示すように、基板１００に対して、積層方向Ｔと長さ方向Ｌとに延びるＴＬ面が対向するように実装されている。以上、本発明の実施形態について説明したが、この実施形態に限定されるものではなく、その要旨の範囲内で種々に変形される。

以上、説明した実施形態の積層セラミックコンデンサ１は、前述したように、互いに交互に積層された誘電体層１４及び内部電極層１５を含む積層体２と、積層体２における、積層方向Ｔと直交する長さ方向Ｌの両端の端面に設けられ、内部電極層１５と接続する外部電極層３と、を備える電子部品１であって、誘電体層１４は、Ｃａ、Ｚｒ又はＴｉのうちの少なくとも１つを含み、内部電極層１５は、Ｃｕを含み、積層体２の、積層方向Ｔの寸法をＴ０、長さ方向Ｌの寸法をＬ０、積層方向Ｔ及び長さ方向Ｌと直交する幅方向の寸法をＷ０、としたときに、
Ｌ０＜Ｗ０＜Ｔ０ の関係を満たす。

すなわち、積層方向Ｔの寸法Ｔ０が大きいので積層枚数の増加が可能で、ゆえに静電容量を大きくすることができる。また、Ｌ０が小さいので、積層セラミックコンデンサ１の外部電極層３の間隔を小さくすることができる。そのため、積層セラミックコンデンサ１の長さ方向Ｌの寸法に関して、小型化が可能となる。

また、内部電極層１５の幅方向の寸法をＷ１、長さ方向Ｌの寸法をＬ１、としたときに、Ｌ１＜Ｗ１ の関係を満たす。
積層セラミックコンデンサ１を交流電流が流れる場合、交流電流は長さ方向Ｌに流れる。Ｌ１が短いため、ＥＳＬ（等価直列インダクタンス）の抑制が容易である。Ｗ１が大きく、交流電流を多く流すことができるため、ＥＳＲ（等価直列抵抗）の抑制が容易である。ＥＳＲ及びＥＳＬが小さいと、積層セラミックコンデンサ１の良好な応答性を得ることができ、良好な高周波特性が得られる。また、ＥＳＲが小さいことにより積層セラミックコンデンサ１の消費電力を抑えることもでき、温度上昇も低くすることができる。
積層体２の寸法がＬ０＜Ｗ０を満たすように設定されることによって、内部電極層１５の寸法をＬ１＜Ｗ１に満たすことが容易となる。

外部電極層３は、Ｎｉを含む金属に、Ｃａ、Ｚｒ又はＴｉのうちの少なくとも１つを含む誘電体粒子３１１が含有されている焼結電極層３１を備える。

焼結電極層３１と内部電極層１５とは同時に焼結（コファイア）されるが、この焼結（コファイア）によって焼結電極層３１と内部電極層１５との境界部に、ＣｕとＮｉとの異なる金属間の相互拡散領域が形成されている。この相互拡散領域には、ＣｕとＮｉとの合金層３１２が形成されている。この合金層３１２により、焼結電極層３１と内部電極層１５とが強固に接合される。

また、焼結電極層３１には誘電体粒子３１１が含まれているので、焼結時に収縮差により、焼結電極層３１と積層体２との間に亀裂や隙間が生じることがない。

実施形態の積層セラミックコンデンサ１はＬ０＜Ｗ０＜Ｔ０であり、基板１００に対して、図１に示すように、積層方向Ｔと長さ方向Ｌとに延びるＴＬ面が対向するように実装される。
積層セラミックコンデンサ１は、焼結されると、誘電体層１４や内部電極層１５に反りが生じる可能性がある。すなわち、ＬＷ面に反りが発生する可能性がある。そうすると、積層方向Ｔの途中でＬＷ面に沿った亀裂が生じて外部電極層３が分断される可能性がある。この場合、例えば積層セラミックコンデンサ１のＬＷ面が基板に接合されていると、外部電極３における亀裂が生じている部分よりも積層方向Ｔの上部は、基板１００と電気的に接続されないことになる。
しかし、実施形態では、積層セラミックコンデンサ１のＴＬ面が基板１００に接合されているので、外部電極層３が積層方向Ｌの全長に渡って基板１００と接続されている。
ゆえに、仮に全体が積層方向Ｔの途中で外部電極層３に亀裂が生じていても、外部電極層３全体が基板１００と電気的に接続されているので、接続不良が生じにくい。

１ 積層セラミックコンデンサ
２ 積層体
３ 外部電極層
１０ 積層体本体
１１ 内層部
１２ 外層部
１４ 誘電体層
１５ 内部電極層
２０ 比誘電率
３０ サイドギャップ部
３１ 焼結電極層
３２ Ｃｕメッキ層
３３ Ｎｉメッキ層
３４ Ｓｎメッキ層
１００ 基板
３１１ 誘電体粒子
３１２ 合金層

Claims (8)

1. 互いに交互に積層された誘電体層及び内部電極層を含む積層体と、
   前記積層体における、積層方向と直交する長さ方向の両端の端面に設けられ、前記内部電極層と接続する外部電極層と、を備える電子部品であって、
   前記誘電体層は、Ｃａ、Ｚｒ又はＴｉのうちの少なくとも１つを含み、
   前記内部電極層は、Ｃｕを含み、
   前記積層体の、前記積層方向の寸法をＴ０、前記長さ方向の寸法をＬ０、前記積層方向及び前記長さ方向と直交する幅方向の寸法をＷ０、としたときに、
   Ｌ０＜Ｗ０＜Ｔ０ の関係を満たす、
   電子部品。
2. 前記内部電極層の前記幅方向の寸法をＷ１、前記長さ方向の寸法をＬ１、としたときに、
   Ｌ１＜Ｗ１ の関係を満たす、
   請求項１に記載の電子部品。
3. 前記外部電極層は、
   Ｎｉを含む金属に、Ｃａ、Ｚｒ又はＴｉのうちの少なくとも１つを含む誘電体粒子が含有されている焼結電極層を備える、
   請求項１又は請求項２に記載の電子部品。
4. 前記外部電極層は、
   Ｃｕを含む金属に、Ｃａ、Ｚｒ又はＴｉのうちの少なくとも１つを含む誘電体粒子が含有されている焼結電極層を備える、
   請求項１又は請求項２に記載の電子部品。
5. 前記外部電極層は、
   前記長さ方向の一端の端面に設けられている第１外部電極層と、
   前記長さ方向の他端の端面に設けられている第２外部電極層と、を備え、
   前記内部電極層は、
   前記第１外部電極層に接続されている第１内部電極と、
   前記第２外部電極層に接続されている第２内部電極とを備え、
   前記第１内部電極と前記第２内部電極とが、複数枚ごとに、前記積層方向に交互に配置されている、
   請求項１から請求項４のいずれか１項に記載の電子部品。
6. 前記積層体は、
   前記長さ方向の寸法が、０．２ｍｍ～１．２ｍｍであり、
   前記積層方向及び前記長さ方向と直交する幅方向の寸法が、０．４ｍｍ～１．５ｍｍであり、
   前記積層方向の寸法が、０．４５ｍｍ～２．０ｍｍである、
   請求項１から請求項５のいずれか１項に記載の電子部品。
7. 前記内部電極層の積層枚数は１５枚以上７００枚以下である、
   請求項１から請求項６のいずれか１項に記載の電子部品。
8. 積層セラミックコンデンサである、
   請求項１から請求項７のいずれか１項に記載の電子部品。

Images