JP2020177362A - Data storage device - Google Patents
Data storage device Download PDFInfo
- Publication number
- JP2020177362A JP2020177362A JP2019078102A JP2019078102A JP2020177362A JP 2020177362 A JP2020177362 A JP 2020177362A JP 2019078102 A JP2019078102 A JP 2019078102A JP 2019078102 A JP2019078102 A JP 2019078102A JP 2020177362 A JP2020177362 A JP 2020177362A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage device
- data storage
- group
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 186
- 238000003860 storage Methods 0.000 claims abstract description 84
- 230000009467 reduction Effects 0.000 abstract description 3
- 238000002360 preparation method Methods 0.000 description 34
- 238000012545 processing Methods 0.000 description 27
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 238000012795 verification Methods 0.000 description 13
- 238000012546 transfer Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 10
- 230000006872 improvement Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 241000733265 Pothos Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Memory System (AREA)
Abstract
Description
本発明は、データストレージ装置（Ｄａｔａ Ｓｔｏｒａｇｅ Ａｐｐａｒａｔｕｓ）に関する。より詳細には、データ分割保存技術とデータ仕分保存技術を実装したデータストレージ装置に関する。 The present invention relates to a data storage device (Data Storage Apparatus). More specifically, the present invention relates to a data storage device that implements a data division storage technology and a data sorting storage technology.
ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｃ）などのデータストレージ装置にはデータストレージデバイス（Ｄａｔａ Ｓｔｏｒａｇｅ Ｄｅｖｉｃｅ、例えばＮＡＮＤ Ｆｌａｓｈ）が用いられる。このデータストレージデバイスにＮＡＮＤ Ｆｌａｓｈを用いた場合、データ演算処理装置（例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ））から読出し命令を受けてから実際にデータを出力するまでのランダムデータ第１読出し時間が極端に長い。 A data storage device (Data Storage Device, for example, NAND Flash) is used for a data storage device such as an SSD (Solid State Disk). When NAND Flash is used for this data storage device, the first random data read time from receiving a read command from a data arithmetic processing unit (for example, a CPU (Central Processing Unit)) to actually outputting data is extremely long. ..
このＮＡＮＤ Ｆｌａｓｈのランダムデータ第１読出し時間の遅さの原因は、内部のメモリセルからデータをデータ・レジスタにデータを配列するまでの内部準備時間が３０μ秒から１００μ秒かかることにある。実際のデータ演算処理装置がデータ読出し命令を発してから、データストレージ装置からデータを受け取り始めるまでの時間は、このデータストレージデバイスのデータ出力時間にデータストレージ装置内のストレージコントローラによる処理時間も加えられる。 The cause of the slowness of the first random data read time of the NAND Flash is that it takes 30 μs to 100 μs for the internal preparation time to arrange the data from the internal memory cell to the data register. The time from when the actual data arithmetic processing device issues the data read instruction to when it starts receiving data from the data storage device is the data output time of this data storage device plus the processing time by the storage controller in the data storage device. ..
従来のＳＳＤ型データストレージ装置は５１２Ｂから２５６ＫＢデータまでの小サイズデータ領域で読出し速度が遅い。このような従来のＳＳＤ型データストレージ装置高速化を達成するためには、（１）ストレージコントローラの制御時間、（２）メモリデバイスのデータ内部準備時間、（３）メモリデバイスのデータ外部転送時間、をそれぞれ短縮するほかない。 The conventional SSD type data storage device has a slow read speed in a small size data area from 512B to 256KB data. In order to achieve such high speed of the conventional SSD type data storage device, (1) control time of the storage controller, (2) data internal preparation time of the memory device, (3) data external transfer time of the memory device, There is no choice but to shorten each.
従来技術において、ストレージコントローラの改良は進められており、制御時間は９μ秒程度のものが発表されている（２０１８ ＩＳＳＩ Ｓａｍｓｕｎｇ社発表）。ＮＡＮＤ Ｆｌａｓｈのデータ内部準備時間は一般的には７５μ秒程度、データ外部転送時間は１０ｎ秒／Ｂｙｔｅ程度である。大サイズデータにおいてはストレージコントローラの制御時間の短縮、ＮＡＮＤ Ｆｌａｓｈの性能改良等により一定の読出速度の改善は見込まれる。 In the conventional technology, the storage controller has been improved, and a control time of about 9 μs has been announced (announced by 2018 ISSI Samsung). The data internal preparation time of NAND Flash is generally about 75 μsec, and the data external transfer time is about 10 nsec / Byte. For large-sized data, a certain improvement in read speed is expected by shortening the control time of the storage controller and improving the performance of NAND Flash.
しかしながら、通常のデータストレージ装置に使われるＮＡＮＤ Ｆｌａｓｈでは、小サイズデータにおいて読出速度が極めて低い。小サイズデータ領域では読出時間が４５μ秒以下になることはない。小サイズデータ領域で、データストレージ装置において通常のＮＡＮＤ Ｆｌａｓｈを用いて、例えば、１０μｓｅｃの実現を図ることは不可能である。 However, in the NAND Flash used in a normal data storage device, the reading speed is extremely low for small size data. In the small size data area, the read time does not become 45 μsec or less. In a small size data area, it is impossible to realize, for example, 10 μsec by using a normal NAND Flash in a data storage device.
さらに、データ保存装置の速度改善を目的として、メモリデバイスの多チャンネル化が検討されているが、やはり、大サイズデータ領域で顕著な速度改善は認められるものの、小サイズデータ領域ではほとんど効果がない。これは、ＮＡＮＤ Ｆｌａｓｈのデータ内部準備時間が、多チャンネル化した全てのデバイスにおいても同時に必要であるため、１６ＫＢ以下のデータサイズ領域で読出時間改善効果がほとんど出ないことが理由である。但し、ＮＡＮＤ Ｆｌａｓｈのデータ外部転送時間は多チャネル化により大幅に改善する。大サイズデータ領域での多チャンネル化の顕著な効果の理由となるが、今回の小サイズデータ領域での高速化には寄与しない。 Furthermore, for the purpose of improving the speed of the data storage device, multi-channel memory devices are being studied, and although remarkable speed improvement is observed in the large size data area, there is almost no effect in the small size data area. .. This is because the NAND Flash data internal preparation time is required at the same time in all the devices having multiple channels, so that the read time improvement effect is hardly obtained in the data size area of 16 KB or less. However, the data external transfer time of NAND Flash is greatly improved by increasing the number of channels. This is the reason for the remarkable effect of increasing the number of channels in the large size data area, but it does not contribute to the speedup in the small size data area this time.
以上のとおり、従来技術では、データ保存装置による小サイズデータ領域での読出時間が長く、読出し速度が低い問題は解決することができない。 As described above, the conventional technique cannot solve the problem that the read time in the small size data area by the data storage device is long and the read speed is low.
本発明は、データストレージ装置に関する小サイズデータ領域での読出時間の短縮を実現し、小サイズデータ領域での読出速度向上を図ることを課題としている。 An object of the present invention is to realize a reduction in read time in a small size data area related to a data storage device and to improve a read speed in a small size data area.
ＮＡＮＤ Ｆｌａｓｈは、ＳＬＣ（Ｓｉｎｇｌｅ Ｌｅｖｅｌ Ｃｅｌｌ）品とＭＬＣ（Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌ）品が入手可能である。一般に、読出速度向上にはＳＬＣ品の採用が効果はある。しかし、ＭＬＣ品に代えてＳＬＣ品を全面的に採用するのは大幅にコストが上昇する。ＳＬＣ品はＭＬＣ品の５倍程度のコストがかかる。そこで、本発明は、ＭＬＣ品の利用を前提にしてもなおコストが大幅に上がらない速度改善対策を目的としている。 As NAND Flash, SLC (Single Level Cell) products and MLC (Multi Level Cell) products are available. In general, the adoption of SLC products is effective in improving the reading speed. However, the full adoption of SLC products instead of MLC products greatly increases the cost. SLC products cost about five times as much as MLC products. Therefore, an object of the present invention is a speed improvement measure in which the cost does not increase significantly even on the premise of using an MLC product.
上記課題を解決するため、本発明の一実施態様においては、本発明の一実施態様にかかるデータストレージ装置は、第１のデータストレージデバイスと、第１のデータストレージデバイスよりも読出し時間が長い第２のデータストレージデバイスと、元データをデータ頭に近い第１の部分及びデータ頭からより遠い第２の部分を含むように分割し、第１の部分を第１のデータストレージデバイスに、第２の部分を第２のデータストレージデバイスにそれぞれ格納し、データを読み出す際には、読み出した第１のデータと第２のデータとを結合して出力するストレージコントローラと、を具備することを特徴とする。 In order to solve the above problems, in one embodiment of the present invention, the data storage device according to one embodiment of the present invention has a first data storage device and a read time longer than that of the first data storage device. The second data storage device and the original data are divided so as to include a first part closer to the data head and a second part farther from the data head, and the first part becomes the first data storage device and the second part. Each of the parts is stored in the second data storage device, and when reading the data, the storage controller that combines the read first data and the second data and outputs the data is provided. To do.
また、本発明の他の実施態様においては、第１のデータストレージデバイスと、第１のデータストレージデバイスよりも読出し時間が長い第２のデータストレージデバイスと、格納すべきデータを、データサイズが第１の所定範囲である場合には第１の群に、そのデータサイズが第１の所定範囲よりも大きな第２の所定範囲である場合には第２の群に仕分けし、第１の群に属するデータを第１のデータストレージデバイスに、第２の群に属するデータを第２のデータストレージデバイスにそれぞれ格納するストレージコントローラと、を具備することを特徴とする。 Further, in another embodiment of the present invention, the data size of the first data storage device, the second data storage device having a longer read time than the first data storage device, and the data to be stored are different. If it is within the predetermined range of 1, it is sorted into the first group, and if the data size is in the second predetermined range larger than the first predetermined range, it is sorted into the second group and classified into the first group. It is characterized by including a storage controller for storing the data belonging to the first data storage device and the data belonging to the second group in the second data storage device.
以下、図面を参照して本発明に係るデータストレージ装置について説明する。本発明に係るデータストレージ装置は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, the data storage device according to the present invention will be described with reference to the drawings. The data storage device according to the present invention is not construed as being limited to the description contents of the embodiments shown below. In the drawings referred to in the present embodiment, the same parts or parts having the same functions are designated by the same reference numerals, and the repeated description thereof will be omitted.
［第１の実施形態］
図１は、本発明の各実施形態に係るデータストレージ装置１００の読出し処理時間を示した図である。ＣＰＵ等のデータ演算処理装置２００は読出し命令をデータストレージ装置１００に送る。データストレージ装置１００は、ストレージコントローラ１１０とデータストレージデバイス１２０とから構成される。ストレージコントローラ１１０はデータストレージデバイス１２０に読出し命令を発する。ストレージコントローラ１１０がデータストレージデバイス１２０に読出し命令を発するまでの読出し制御処理時間が制御処理時間１である。次いで、読出し命令を受けたデータストレージデバイス１２０がデータを出力する時間がデータストレージデバイスデータ処理時間であり、これは、データ内部準備時間とデータ外部転送時間とから構成される。次いで、データストレージデバイスが出力した読出しデータをストレージコントローラ１１０がデータ演算処理装置２００に出力制御するのにかかる出力制御処理時間が制御処理時間２である。データストレージ装置１００がデータの読出しにかかる時間は、制御処理時間１＋データ内部準備時間＋データ外部転送時間＋制御処理時間２の合計時間である。
[First Embodiment]
FIG. 1 is a diagram showing a read-out processing time of the data storage device 100 according to each embodiment of the present invention. The data calculation processing device 200 such as a CPU sends a read instruction to the data storage device 100. The data storage device 100 includes a storage controller 110 and a data storage device 120. The storage controller 110 issues a read command to the data storage device 120. The read control processing time until the storage controller 110 issues a read command to the data storage device 120 is the control processing time 1. Next, the time when the data storage device 120 that receives the read instruction outputs data is the data storage device data processing time, which is composed of the data internal preparation time and the data external transfer time. Next, the control processing time 2 is the output control processing time required for the storage controller 110 to output and control the read data output by the data storage device to the data calculation processing device 200. The time required for the data storage device 100 to read data is the total time of control processing time 1 + data internal preparation time + data external transfer time + control processing time 2.
図２は、本発明の各実施形態に係るデータストレージ装置１００に用いるデータストレージデバイス１２０のデータ読出し時間を示した図である。データ内部準備時間は、データストレージデバイス１２０が読出し命令を受け取ってから、データの頭出し（最初のデータの出力、ｆｉｒｓｔ ｄａｔａ ｏｕｔｐｕｔ）をするまでの時間である。データストレージデバイスにはページバッファが供えられており、このページバッファに読出したデータがセットされる。そして、このようにページバッファにセットされたデータが外部に転送される。データ外部転送時間は、データが外部に転送される時間である。 FIG. 2 is a diagram showing a data read time of the data storage device 120 used in the data storage device 100 according to each embodiment of the present invention. The data internal preparation time is the time from when the data storage device 120 receives the read instruction to when the data is cueed (first data output, first data output). A page buffer is provided in the data storage device, and the read data is set in this page buffer. Then, the data set in the page buffer in this way is transferred to the outside. The data external transfer time is the time during which data is transferred to the outside.
データ内部準備時間は、メモリデバイスの種類によって異なる。ＳＬＣ ＮＡＮＤ Ｆｌａｓｈでは例えば３５μ秒であり、ＭＬＣ ＮＡＮＤ Ｆｌａｓｈでは例えば７５μ秒である。株式会社ポトスセミコンダクタが販売するＢ４−Ｆｌａｓｈにおいては例えば０．１μ秒である。 The internal data preparation time depends on the type of memory device. For SLC NAND Flash, it is, for example, 35 μsec, and for MLC NAND Flash, it is, for example, 75 μsec. In B4-Flash sold by Pothos Semiconductor Co., Ltd., it is, for example, 0.1 μsec.
Ｂ４−Ｆｌａｓｈは、Ｂ４−ＨＥ（Ｂａｃｋ Ｂｉａｓ ａｓｓｉｓｔｅｄ Ｂａｎｄ ｔｏ Ｂａｎｄ ｔｕｎｎｅｌｉｎｇ、 Ｈｏｔ Ｅｌｅｃｔｒｏｎ）を用いた書き込み動作原理を採用したＮＯＲフラッシュメモリである。ＮＯＲフラッシュメモリであることから、ランダムアクセスが極めて高速である。 B4-Flash is a NOR flash memory that employs a writing operation principle using B4-HE (Back Bias assist Band to Band tunneling, Hot Electron). Since it is a NOR flash memory, random access is extremely fast.
データ外部転送時間は、メモリデバイスの種類によって変わることもあれば変わらないこともある。一例として、ＳＬＣ ＮＡＮＤ Ｆｌａｓｈ、ＭＬＣ ＮＡＮＤ Ｆｌａｓｈでは例えば１０ｎ秒×データサイズ（Ｂｙｔｅ）である。Ｂ４−Ｆｌａｓｈにおいては例えば（１０ｎ秒〜２０ｎ秒）×データサイズ（Ｂｙｔｅ）である。 The data external transfer time may or may not change depending on the type of memory device. As an example, in SLC NAND Flash and MLC NAND Flash, for example, 10 nsec × data size (Byte). In B4-Flash, for example, (10 n seconds to 20 n seconds) × data size (Byte).
図３は、本発明の第１の実施形態に係るデータストレージ装置１００のデータ内部準備時間を説明する図である。データストレージ装置１００はデータ演算処理装置２００と接続されている。データストレージ装置１００はストレージコントローラ１１０とｎ個のデータストレージデバイス１２１〜１２４からなる。ｎ個のデータストレージデバイス１２１〜１２４のデータ内部準備時間は、それぞれ、ｔ１、ｔ２〜ｔｎであり、これらはすべて同じではない。例えば、ｔ１が小さく、ｔ２〜ｔｎは大きい場合がある。ｔ１＜ｔ２＜ｔｎ−１＝ｔｎでもよい。 FIG. 3 is a diagram illustrating a data internal preparation time of the data storage device 100 according to the first embodiment of the present invention. The data storage device 100 is connected to the data calculation processing device 200. The data storage device 100 includes a storage controller 110 and n data storage devices 121 to 124. The data internal preparation times of the n data storage devices 121 to 124 are t1 and t2 to tn, respectively, and they are not all the same. For example, t1 may be small and t2-tn may be large. t1 <t2 <tn-1 = tn may be used.
図４は、本発明の第１の実施形態に係るデータストレージ装置１００のデータ外部転送時間を説明する図である。ｎ個のデータストレージデバイス１２１〜１２４のデータ外部転送時間は、それぞれ、ｓ１、ｓ２〜ｓｎであり、これらはすべて同じではない。例えば、ｓ１が小さく、ｓ２〜ｓｎは大きい場合がある。ｓ１＜ｓ２＜ｓｎ−１＝ｓｎでもよい。 FIG. 4 is a diagram illustrating a data external transfer time of the data storage device 100 according to the first embodiment of the present invention. The data external transfer times of the n data storage devices 121 to 124 are s1 and s2 to sn, respectively, and they are not all the same. For example, s1 may be small and s2 to sn may be large. s1 <s2 <sn-1 = sn may be used.
図５及び図６に、図３及び図４に示した本発明の第１の実施形態に係るストレージコントローラ１１０の動作を示す。元データは分割前のデータである。最も早い読出し点がデータ頭（Ｄａｔａ Ｈｅａｄｅｒ）、最も遅い読出し点がデータ最後尾（Ｄａｔａ Ｔａｉｌ）である。そして、データ読み出し時の出力時系列に沿って、より早い読出し領域からより遅い読出し領域まで並んでいる。ストレージコントローラ１１０は、この元データに、予めの設定により区切りを入れる。区切りは、例えば、Ｖ１、Ｖ２、Ｖ３・・・Ｖｎ−１である。ストレージコントローラ１１０は、元データを最大でｎ個のデータＤ１（データ頭からＶ１以下のデータ）、Ｄ２（Ｖ１を超過し、Ｖ２以下のデータ）、Ｄ３（Ｖ２を超過し、Ｖ３以下のデータ）・・・Ｄｎ（Ｖｎ−１超過データ）に分割する。 5 and 6 show the operation of the storage controller 110 according to the first embodiment of the present invention shown in FIGS. 3 and 4. The original data is the data before division. The earliest readout point is the data head (Data Header), and the latest readout point is the data tail (Data Tail). Then, along the output time series at the time of data reading, the earlier reading area to the slower reading area are arranged. The storage controller 110 divides the original data by a preset setting. The delimiters are, for example, V1, V2, V3 ... Vn-1. The storage controller 110 has a maximum of n original data D1 (data V1 or less from the beginning of the data), D2 (data exceeding V1 and V2 or less), D3 (data exceeding V2 and V3 or less). ... Divide into Dn (Vn-1 excess data).
図６に示すとおり、最大でｎ個のデータＤ１〜Ｄｎは、それぞれ、読み出し性能（ここでは、データ内部準備時間）が異なる、データストレージデバイス（１）１２１、データストレージデバイス（２）１２２、データストレージデバイス（３）１２３・・・データストレージデバイス（ｎ）１２４に格納される（書き込みの際はこの対応関係で書き込みがなされ、読み出しの際はこの対応関係で読み出しがなされる。）。 As shown in FIG. 6, the data storage device (1) 121, the data storage device (2) 122, and the data have different read performances (here, the data internal preparation time) of the maximum n data D1 to Dn, respectively. Storage device (3) 123 ... Stored in the data storage device (n) 124 (when writing, writing is performed in this correspondence, and when reading, reading is performed in this correspondence).
読み出し性能が異なる、データストレージデバイス（１）１２１、データストレージデバイス（２）１２２、データストレージデバイス（３）１２３・・・データストレージデバイス（ｎ）１２４は、データ内部準備時間が異なるのではなく、または、これとともに、データ外部転送時間が異なるものであってもよい。 Data storage device (1) 121, data storage device (2) 122, data storage device (3) 123 ... Data storage device (n) 124, which have different read performances, do not have different data internal preparation times. Alternatively, the data external transfer time may be different.
図７に、図５及び図６に示した本発明の第１の実施形態に係るストレージコントローラ１１０の具体例１を示す。分割前の元データの最大サイズは１０２４ＫＢである。これをストレージコントローラ１１０が８ＫＢ、６４ＫＢでデータに区切りを入れる。元データは、データ頭から８ＫＢのデータ、５６ＫＢのデータ、残りの９６０ＫＢのデータに分割される。そして、データ頭から８ＫＢのデータは高速（データ内部準備時間が最も短い）なＢ４−Ｆｌａｓｈに、５６ＫＢのデータは中速（データ内部準備時間が中程度）のＳＬＣ ＮＡＮＤ Ｆｌａｓｈに、残りの９６０ＫＢのデータは低速（データ内部準備時間が最も長い）なＭＬＣ ＮＡＮＤ Ｆｌａｓｈに、それぞれ格納される（書き込みの際はこの対応関係で書き込みがなされ、読み出しの際はこの対応関係で読み出しがなされる。）。 FIG. 7 shows a specific example 1 of the storage controller 110 according to the first embodiment of the present invention shown in FIGS. 5 and 6. The maximum size of the original data before division is 1024KB. The storage controller 110 divides the data into 8KB and 64KB. The original data is divided into 8 KB data, 56 KB data, and the remaining 960 KB data from the beginning of the data. Then, 8KB of data from the beginning of the data is in high-speed (shortest internal data preparation time) B4-Flash, 56KB of data is in medium-speed (medium data internal preparation time) SLC NAND Flash, and the remaining 960KB. The data is stored in each of the low-speed (longest data internal preparation time) MLC NAND Flash (writing is performed in this correspondence when writing, and reading is performed in this correspondence when reading).
他の具体例２としてＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いる例もある。ＭＲＡＭはＢ４−ＦｌａｓｈやＮＡＮＤ Ｆｌａｓｈと異なり、物理アドレスと論理アドレスの変換を行わないダイレクトアクセスを利用できる。この場合、ストレージコントローラ１１０が提供するファイルシステムを通さないことから極めて高速な動作が可能である。そして、ストレージコントローラ１１０の制御処理時間１及び制御処理時間２の合計９μ秒だけさらに高速になる。分割前の元データの最大サイズは１０２４ＫＢである。これをストレージコントローラ１１０が１ＫＢ、８ＫＢ、６４ＫＢでデータに区切りを入れる。元データは、データ頭から１ＫＢのデータ、７ＫＢのデータ、５６ＫＢのデータ、残りの９６０ＫＢのデータに分割される。そして、データ頭から１ＫＢのデータは最高速（制御処理時間がゼロであるとともにデータ内部準備時間が極めて短い）なＭＲＡＭに、７ＫＢのデータは高速（データ内部準備時間が短い）なＢ４−Ｆｌａｓｈに、５６ＫＢのデータは中速（データ内部準備時間が中程度）のＳＬＣ ＮＡＮＤ Ｆｌａｓｈに、残りの９６０ＫＢのデータは低速（データ内部準備時間が最も長い）なＭＬＣ ＮＡＮＤ Ｆｌａｓｈに、それぞれ格納される（書き込みの際はこの対応関係で書き込みがなされ、読み出しの際はこの対応関係で読み出しがなされる。）。 As another specific example 2, there is also an example in which MRAM (Magnetoresistive Random Access Memory) is used. Unlike B4-Flash and NAND Flash, MRAM can use direct access that does not convert physical addresses and logical addresses. In this case, extremely high-speed operation is possible because the file system provided by the storage controller 110 is not passed through. Then, the speed is further increased by a total of 9 μsec of the control processing time 1 and the control processing time 2 of the storage controller 110. The maximum size of the original data before division is 1024KB. The storage controller 110 divides the data into 1KB, 8KB, and 64KB. The original data is divided into 1 KB data, 7 KB data, 56 KB data, and the remaining 960 KB data from the beginning of the data. Then, 1KB of data from the beginning of the data is converted to MRAM, which has the highest speed (control processing time is zero and data internal preparation time is extremely short), and 7KB data is converted to B4-Flash, which has high speed (data internal preparation time is short). , 56KB data is stored in medium speed (medium data internal preparation time) SLC NAND Flash, and the remaining 960KB data is stored in low speed (data internal preparation time is longest) MLC NAND Flash (write). In the case of, writing is done with this correspondence, and at the time of reading, reading is done with this correspondence.)
［変形例１：分割情報の保存］
図８は本発明の第１の実施形態に係るデータストレージ装置１００の変形例１のデータ書き込み動作を示す図である。分割情報（元データを分割する際の区切りを示すデータであるＶ１、Ｖ２、Ｖ３・・・Ｖｎ−１を含む）を保存する保存領域１３０が設けられている。保存領域１３０はストレージコントローラ１１０の内部にあってもよいし、ストレージコントローラ１１０の外部に設けられていてもよい。ストレージコントローラ１１０は、これら分割情報を保存領域１３０に保存する。ストレージコントローラ１１０は、データ演算処理装置２００から所定のコマンドを受信することで、元データを分割する際の区切りを示すデータであるＶ１、Ｖ２、Ｖ３・・・Ｖｎ−１の具体的値を設定できるようにしてもよい。
[Modification example 1: Saving division information]
FIG. 8 is a diagram showing a data writing operation of a modification 1 of the data storage device 100 according to the first embodiment of the present invention. A storage area 130 for storing division information (including V1, V2, V3 ... Vn-1, which are data indicating division when the original data is divided) is provided. The storage area 130 may be inside the storage controller 110 or may be provided outside the storage controller 110. The storage controller 110 stores these division information in the storage area 130. By receiving a predetermined command from the data calculation processing device 200, the storage controller 110 sets specific values of V1, V2, V3 ... Vn-1, which are data indicating a division when the original data is divided. You may be able to do it.
図９は本発明の第１の実施形態に係るデータストレージ装置の変形例１のデータ読み出し動作を示す図である。データ演算処理装置２００からデータ読み出し要求があると、ストレージコントローラ１１０は分割情報の保存領域１３０から分割情報を読み込み、この値に基づいて、データストレージデバイス１２１〜１２４から読み出しを行う。このようにして、読み出された分割データＤ１、Ｄ２、Ｄ３及びＤｎは再結合されて、データ演算処理装置２００にデータ出力される。 FIG. 9 is a diagram showing a data read operation of a modification 1 of the data storage device according to the first embodiment of the present invention. When there is a data read request from the data calculation processing device 200, the storage controller 110 reads the division information from the division information storage area 130, and reads from the data storage devices 121 to 124 based on this value. In this way, the read divided data D1, D2, D3 and Dn are recombinated and output to the data calculation processing unit 200.
［変形例２：元データの保存］
図１０は本発明の第１の実施形態に係るデータストレージ装置１００の変形例２を示す図である。上記実施形態に加えて、データストレージデバイス１４０が追加されている。このデータストレージデバイス１４０には元データをそのまま格納する。この結果、分割データと分割前データの整合性が確保される。特に、上記変形例２とともに用いる場合、分割情報が変更されても、元のデータを復元できるという効果がある。
[Transformation example 2: Saving the original data]
FIG. 10 is a diagram showing a modification 2 of the data storage device 100 according to the first embodiment of the present invention. In addition to the above embodiments, a data storage device 140 has been added. The original data is stored in the data storage device 140 as it is. As a result, the consistency between the divided data and the pre-divided data is ensured. In particular, when used together with the above modification 2, there is an effect that the original data can be restored even if the division information is changed.
［第２の実施形態］
図１１は本発明の第２の実施形態に係るストレージコントローラ１１０の動作を示す。元データＤａｔａ１、Ｄａｔａ２、・・・Ｄａｔａｍはさまざまなデータサイズを有する。ストレージコントローラ１１０は、この各元データをデータサイズ毎に仕分けをする。しきい値となるデータサイズは、Ｖ１、Ｖ２、Ｖ３・・・Ｖｎ−１（単位、Ｂｙｔｅ）である。ストレージコントローラ１１０は、各元データを１群（データサイズがＶ１以下のデータ）、２群（データサイズがＶ１を超過し、Ｖ２以下のデータ）、３群（データサイズがＶ２を超過し、Ｖ３以下のデータ）・・・ｎ群（データサイズがＶｎ−１超過のデータ）に仕分ける。
[Second Embodiment]
FIG. 11 shows the operation of the storage controller 110 according to the second embodiment of the present invention. Original data Data1, Data2, ... Data has various data sizes. The storage controller 110 sorts each of the original data according to the data size. The data size that becomes the threshold value is V1, V2, V3 ... Vn-1 (unit, Byte). The storage controller 110 sets each original data into 1 group (data whose data size exceeds V1), 2 groups (data whose data size exceeds V1 and V2 or less), and 3 groups (data size exceeds V2 and V3). (Data below) ... Sort into n groups (data whose data size exceeds Vn-1).
図１２は本発明の第２の実施形態に係るストレージコントローラ１１０の動作（続き）を示す。ストレージコントローラ１１０によって仕分けされた元データが示されている。１群にはＤａｔａ３が、２群にはＤａｔａ４が、３群にはＤａｔａ１及びＤａｔａ６が、・・・ｎ群にはＤａｔａ２及びＤａｔａｍがそれぞれ振り分けられている。ストレージコントローラ１１０は、これら群に仕分けされたデータを、それぞれ、読み出し性能（ここでは、データ内部準備時間）が異なるデータストレージデバイス１２０に格納する。１群のデータはデータストレージデバイス（１）１２１に、２群のデータはデータストレージデバイス（２）１２２に、３群のデータはデータストレージデバイス（３）１２３に、ｎ群のデータはデータストレージデバイス（ｎ）１２４にそれぞれ格納される。 FIG. 12 shows the operation (continued) of the storage controller 110 according to the second embodiment of the present invention. The original data sorted by the storage controller 110 is shown. Data3 is assigned to the 1st group, Data4 is assigned to the 2nd group, Data1 and Data6 are assigned to the 3rd group, and Data2 and Datam are assigned to the n group. The storage controller 110 stores the data sorted into these groups in the data storage device 120 having different read performance (here, data internal preparation time). The data of the first group is the data storage device (1) 121, the data of the second group is the data storage device (2) 122, the data of the third group is the data storage device (3) 123, and the data of the n group is the data storage device. (N) Each is stored in 124.
読み出し性能が異なる、データストレージデバイス（１）１２１、データストレージデバイス（２）１２２、データストレージデバイス（３）１２３・・・データストレージデバイス（ｎ）１２４は、データ内部準備時間が異なるのではなく、または、これとともに、データ外部転送時間が異なるものであってもよい。 Data storage device (1) 121, data storage device (2) 122, data storage device (3) 123 ... Data storage device (n) 124, which have different read performances, do not have different data internal preparation times. Alternatively, the data external transfer time may be different.
図１３及び１４に、図１１及び１２に示した本発明の第２の実施形態に係るストレージコントローラ１１０の具体例１を示す。仕分け前の元データには様々なデータサイズがある。これをストレージコントローラ１１０が８ＫＢ、６４ＫＢをしきい値にして仕分けをする。１群は８ＫＢ以下のデータサイズのデータ、２群は８ＫＢを超過し６４ＫＢ以下のデータサイズのデータ、３群は６４ＫＢを超過するデータサイズのデータである。そして、ストレージコントローラ１１０は、１群のデータを高速Ｂ４−Ｆｌａｓｈに、２群のデータをＳＬＣ ＮＡＮＤ Ｆｌａｓｈに、３群のデータをＭＬＣ ＮＡＮＤ Ｆｌａｓｈにそれぞれ格納する。 13 and 14 show a specific example 1 of the storage controller 110 according to the second embodiment of the present invention shown in FIGS. 11 and 12. The original data before sorting has various data sizes. The storage controller 110 sorts this with 8KB and 64KB as threshold values. The first group is data with a data size of 8 KB or less, the second group is data with a data size exceeding 8 KB and 64 KB or less, and the third group is data with a data size exceeding 64 KB. Then, the storage controller 110 stores the data of the first group in the high-speed B4-Flash, the data of the second group in the SLC NAND Flash, and the data of the third group in the MLC NAND Flash.
他の具体例２としてＭＲＡＭを用いる例もある。仕分け前の元データには様々なデータサイズがある。これをストレージコントローラ１１０が１ＫＢ、８ＫＢ、６４ＫＢをしきい値にして仕分けをする。１群は１ＫＢ以下のデータサイズのデータ、２群は１ＫＢを超過し８ＫＢ以下のデータサイズのデータ、３群は８ＫＢを超過し６４ＫＢ以下のデータサイズのデータ、４群は６４ＫＢを超過するデータサイズのデータである。そして、ストレージコントローラ１１０は、１群のデータをダイレクトアクセスＭＲＡＭに、２群のデータを高速Ｂ４−Ｆｌａｓｈに、３群のデータをＳＬＣ ＮＡＮＤ Ｆｌａｓｈに、４群のデータをＭＬＣ ＮＡＮＤ Ｆｌａｓｈにそれぞれ格納する。 As another specific example 2, there is also an example in which MRAM is used. The original data before sorting has various data sizes. The storage controller 110 sorts this by setting 1KB, 8KB, and 64KB as threshold values. Group 1 has data size of 1KB or less, Group 2 has data size exceeding 1KB and 8KB or less, Group 3 has data size exceeding 8KB and data size of 64KB or less, and Group 4 has data size exceeding 64KB. It is the data of. Then, the storage controller 110 stores the data of the first group in the direct access MRAM, the data of the second group in the high-speed B4-Flash, the data of the third group in the SLC NAND Flash, and the data of the fourth group in the MLC NAND Flash. ..
第２の実施形態にかかるデータストレージ装置１００がデータ演算処理装置２００からデータの読出し命令を受けると、ストレージコントローラ１１０は対応するデータが格納されているデータストレージデバイスからデータを読み出す。そして、読み出したデータをデータ演算処理装置２００に転送する。 When the data storage device 100 according to the second embodiment receives a data read command from the data calculation processing device 200, the storage controller 110 reads data from the data storage device in which the corresponding data is stored. Then, the read data is transferred to the data calculation processing device 200.
［変形例３：データストレージデバイス群等を用いる例］
図１５は本発明の第１又は第２の実施形態に係るデータストレージ装置１００の変形例３を示す図である。同一のメモリ特性（内部準備時間やデータ転送時間等の読み出し性能を含む各種の特性）を有する複数のデータストレージデバイスがグループ化されている。データストレージデバイス（１−１）１２１１〜（１−ｍ１）１２１ｍは同一のメモリ特性ｃ１を有する。データストレージデバイス（２−１）１２２１〜（２−ｍ２）１２２ｍは同一のメモリ特性ｃ２を有する。データストレージデバイス（ｎ−１）１２ｎ１〜（ｎ−ｍｎ）１２ｎｍは同一のメモリ特性ｃｎを有する。ストレージコントローラ１１０は第１の実施形態にあっては元データをｎ分割してメモリ特性に応じて分割されたデータを格納し、第２の実施形態にあっては元データをｎ群に仕分けしてそれぞれ異なるグループのデータストレージデバイス群に格納する。
[Modification 3: Example of using a data storage device group, etc.]
FIG. 15 is a diagram showing a modification 3 of the data storage device 100 according to the first or second embodiment of the present invention. A plurality of data storage devices having the same memory characteristics (various characteristics including read performance such as internal preparation time and data transfer time) are grouped. The data storage device (1-1) 1211- (1-m1) 121m has the same memory characteristic c1. The data storage device (2-1) 1221- (2-m2) 122m has the same memory characteristic c2. The data storage device (n-1) 12n1 to (n-mn) 12 nm have the same memory characteristic cn. In the first embodiment, the storage controller 110 divides the original data into n and stores the divided data according to the memory characteristics, and in the second embodiment, the original data is sorted into n groups. Are stored in different groups of data storage devices.
データストレージデバイス（群）はそれぞれがＮＡＮＤ ＦｌａｓｈやＢ４−Ｆｌａｓｈのチップであってもよい。ストレージコントローラ１１０は独立したＬＳＩであってもよいし、データストレージデバイス（群）はそれぞれがＮＡＮＤ ＦｌａｓｈやＢ４−Ｆｌａｓｈのチップ内に設けられてもよい。また、ストレージコントローラ１１０は一つの独立したＬＳＩであってもよいし、メインストレージコントローラと、それぞれが個々のデータストレージデバイス（群）に対応する複数のサブストレージコントローラとから、いわばツリー状に構成してもよい。 Each data storage device (group) may be a NAND Flash or B4-Flash chip. The storage controller 110 may be an independent LSI, or each data storage device (group) may be provided in a NAND Flash or B4-Flash chip. Further, the storage controller 110 may be one independent LSI, or is configured in a so-called tree shape from a main storage controller and a plurality of sub-storage controllers, each of which corresponds to an individual data storage device (group). You may.
一部のデータストレージデバイス１２１（１２１１〜１２１ｍ）はストレージコントローラ１１０とともに１つの半導体チップ中に形成し、その他のデータストレージデバイス１２２（１２２１〜１２２ｍ）〜１２４（１２ｎ１〜１２ｎｍ））は外付けのチップで構成してもよい。 Some data storage devices 121 (121 to 121 m) are formed in one semiconductor chip together with the storage controller 110, and other data storage devices 122 (1221 to 122 m) to 124 (12n to 12 nm) are external chips. It may be composed of.
具体的には、データ内部準備時間は極めて短いが小容量のＢ４ーＦｌａｓｈは主としてロジック回路から構成されるストレージコントローラ１１０と混載させ、三次元化が進み極めて製造工程が複雑でロジック回路との混載に適切ではないＮＡＮＤ Ｆｌａｓｈは外付けの半導体チップで構成する、という例が望ましい。 Specifically, the data internal preparation time is extremely short, but the small capacity B4-Flash is mixed with the storage controller 110 mainly composed of logic circuits, and the manufacturing process is extremely complicated due to the progress of three-dimensionalization, and the mixed loading with logic circuits. It is desirable that the NAND Flash, which is not suitable for the above, is composed of an external semiconductor chip.
［変形例４：１つのメモリデバイス内のメモリ特性が異なる複数の領域を用いる例］
図１６は本発明の第１又は第２の実施形態に係るデータストレージ装置１００の変形例４を示す図である。１つのメモリデバイス１５０内に、メモリ特性が異なる複数の領域（ａ１）１５１、（ａ２）１５２、（ａｎ−１）１５ｎ−１、（ａｎ）１５ｎが設けられている。ストレージコントローラ１１０は第１の実施形態にあっては元データをｎ分割してメモリ特性に応じて分割されたデータを格納し、第２の実施形態にあっては元データをｎ群に仕分けしてそれぞれ異なるメモリデバイス内領域に格納する。
[Modification 4: Example of using multiple areas with different memory characteristics in one memory device]
FIG. 16 is a diagram showing a modified example 4 of the data storage device 100 according to the first or second embodiment of the present invention. A plurality of regions (a1) 151, (a2) 152, (an-1) 15n-1, and (an) 15n having different memory characteristics are provided in one memory device 150. In the first embodiment, the storage controller 110 divides the original data into n and stores the divided data according to the memory characteristics, and in the second embodiment, the original data is sorted into n groups. Are stored in different memory device areas.
変形例４においても、変形例３と組み合わせて、一部のデータストレージデバイス１２１はストレージコントローラ１１０とともに１つの半導体チップ中に形成し、その他のデータストレージデバイス１２２は外付けとし、その外付けのデータストレージデバイス１２２の内部にメモリ特性が異なる複数の領域（ａ２）１５２、（ａ３）１５３を設けてもよい。具体的には、データ内部準備時間は極めて短いが小容量のＢ４ーＦｌａｓｈからなるデータストレージデバイス１２１は主としてロジック回路から構成されるストレージコントローラ１１０と混載させる。そして、三次元化が進み極めて製造工程が複雑でロジック回路との混載に適切ではないＮＡＮＤ Ｆｌａｓｈからなるデータストレージデバイス１２２は外付けの半導体チップで構成する。そして、データストレージデバイス１２２内にはＳＬＣ領域（ａ２）１５２とＭＬＣ領域（ａ３）１５３が設けられる。 Also in the fourth modification, in combination with the third modification, a part of the data storage device 121 is formed in one semiconductor chip together with the storage controller 110, and the other data storage device 122 is externally attached, and the external data thereof. A plurality of areas (a2) 152 and (a3) 153 having different memory characteristics may be provided inside the storage device 122. Specifically, the data storage device 121 made of B4-Flash, which has an extremely short data internal preparation time but a small capacity, is mixed with the storage controller 110 mainly composed of a logic circuit. The data storage device 122 made of NAND Flash, which has become three-dimensional and has an extremely complicated manufacturing process and is not suitable for mixed mounting with a logic circuit, is composed of an external semiconductor chip. Then, the SLC area (a2) 152 and the MLC area (a3) 153 are provided in the data storage device 122.
［実施例による検証］
本発明の上記実施形態の効果の検証に用いるデータストレージデバイス１２０は、Ｂ４−Ｆｌａｓｈ、ＳＬＣ ＮＡＮＤ Ｆｌａｓｈ、ＭＬＣ ＮＡＮＤ Ｆｌａｓｈの３種類の組み合わせである。データストレージ装置の動作に必要な各時間を図１７に示した。独立に動作するチャンネル数は４とした。
[Verification by example]
The data storage device 120 used for verifying the effect of the above embodiment of the present invention is a combination of three types: B4-Flash, SLC NAND Flash, and MLC NAND Flash. Each time required for the operation of the data storage device is shown in FIG. The number of independently operating channels was set to 4.
図１７に示したデータストレージデバイス１２０を用いたデータストレージ装置１００読出時間（μ秒）と読出速度（ＭＢ／秒）は図１８及び１９に示すとおりである。データストレージ装置は、データストレージデバイス１２０にＢ４−Ｆｌａｓｈを用いることで、小データ領域において高速化が実現できる。６４ＫＢｙｔｅで高速化の効果がみえるが、８ＫＢｙｔｅ以下で顕著である。しかし、Ｂ４−ＦｌａｓｈはＮＡＮＤ Ｆｌａｓｈと比べて高価（ＭＬＣ ＮＡＮＤ Ｆｌａｓｈの１０倍以上、ＳＬＣ ＮＡＮＤ Ｆｌａｓｈの２倍以上）であるため、Ｂ４−Ｆｌａｓｈのみでデータストレージデバイス１２０を構成すると、データストレージ装置が極めて高価になってしまう。 The read time (μsec) and read speed (MB / sec) of the data storage device 100 using the data storage device 120 shown in FIG. 17 are as shown in FIGS. 18 and 19. By using B4-Flash for the data storage device 120, the data storage device can realize high speed in a small data area. The effect of speeding up can be seen at 64KByte, but it is remarkable at 8KByte or less. However, since B4-Flash is more expensive than NAND Flash (more than 10 times that of MLC NAND Flash and more than twice that of SLC NAND Flash), if the data storage device 120 is configured only with B4-Flash, the data storage device becomes It will be extremely expensive.
［第１の実施態様の具体例１の検証］
検証に用いた第１の実施態様の具体例１は以下のとおりである。すなわち、分割前の元データの最大サイズは１０２４ＫＢである。これをストレージコントローラ１１０が８Ｋ、６４ＫＢでデータに区切りを入れる。元データは、データ頭から８ＫＢのデータ、５６ＫＢのデータ、残りの９６０ＫＢのデータに分割される。そして、データ頭から８ＫＢのデータは高速（データ内部準備時間が最も短い）なＢ４−Ｆｌａｓｈに、５６ＫＢのデータは中速（データ内部準備時間が中程度）のＳＬＣ ＮＡＮＤ Ｆｌａｓｈに、残りの９６０ＫＢのデータは低速（データ内部準備時間が最も長い）なＭＬＣ ＮＡＮＤ Ｆｌａｓｈに、それぞれ格納される。図２０は第１の実施態様の具体例１の読出時間、図２１はそれをグラフにしたものである。図２２は第１の実施態様の具体例１の読出速度、図２３はそれをグラフにしたものである。
[Verification of Specific Example 1 of the First Embodiment]
Specific example 1 of the first embodiment used for the verification is as follows. That is, the maximum size of the original data before division is 1024KB. The storage controller 110 divides the data into 8K and 64KB. The original data is divided into 8 KB data, 56 KB data, and the remaining 960 KB data from the beginning of the data. Then, 8KB of data from the beginning of the data is in high-speed (shortest internal data preparation time) B4-Flash, 56KB of data is in medium-speed (medium data internal preparation time) SLC NAND Flash, and the remaining 960KB. The data is stored in each of the slow MLC NAND Flash (which has the longest internal data preparation time). FIG. 20 is a graph of the read time of Specific Example 1 of the first embodiment, and FIG. 21 is a graph of it. FIG. 22 is a graph of the reading speed of Specific Example 1 of the first embodiment, and FIG. 23 is a graph of the reading speed.
８ＫＢ以下のデータはＢ４−Ｆｌａｓｈ領域のみから読出しする。８ＫＢ超過で６４ＫＢ以下のデータでは当該データの８ＫＢまでのＢ４−Ｆｌａｓｈ領域の部分データと８ＫＢ超過で６４ＫＢ以下のＳＬＣ ＮＡＮＤ領域の部分データを読出し結合する。６４ＫＢ超過データでは、当該データの８ＫＢまでのＢ４−Ｆｌａｓｈ領域の部分データと８ＫＢ超過で６４ＫＢ以下のＳＬＣ ＮＡＮＤ領域の部分データ、及び６４ＫＢ超過のＭＬＣ ＮＡＮＤの部分データを読出し結合する。なお、ＭＬＣ ＮＡＮＤのデータを読み出す際にはＳＬＣ ＮＡＮＤ領域の８ＫＢ超過で６４ＫＢ以下の部分データを読み出す前に、ＭＬＣ ＮＡＮＤ領域のデータを保存制御器のバッファ領域に先読みすることができるためＢ４−ＦｌａｓｈのみやＳＬＣ ＮＡＮＤのみの場合より高速になる。 Data of 8KB or less is read only from the B4-Flash area. For data of 64KB or less when exceeding 8KB, partial data of the B4-Flash region up to 8KB of the data and partial data of the SLC NAND region of 64KB or less when exceeding 8KB are read and combined. In the 64KB excess data, the partial data of the B4-Flash region up to 8KB of the data, the partial data of the SLC NAND region of 64KB or less when exceeding 8KB, and the partial data of the MLC NAND exceeding 64KB are read and combined. When reading the MLC NAND data, the data in the MLC NAND area can be pre-read to the buffer area of the storage controller before reading the partial data of 64KB or less due to the excess of 8KB in the SLC NAND area, so B4-Flash. It is faster than the case of only or SLC NAND only.
このように、第１の実施態様の具体例１によれば、小サイズデータ領域で従来技術の最高速であったＢ４−Ｆｌａｓｈとほぼ変わらぬ速度を実現し、中サイズデータ領域でもほぼ最高速のＢ４−Ｆｌａｓｈと同等の速度が得られている。１２８ＫＢ以降の大サイズデータ領域では改良ＭＬＣ ＮＡＮＤデータの先読み効果が出ており最高速を実現している。 As described above, according to the first embodiment of the first embodiment, the speed is almost the same as that of B4-Flash, which is the highest speed in the prior art in the small size data area, and is almost the highest speed in the medium size data area. The speed equivalent to that of B4-Flash of is obtained. In the large size data area after 128KB, the read-ahead effect of the improved MLC NAND data is obtained and the maximum speed is realized.
このような効果を得る為のコストについて検討する。１Ｔ（ｔｅｒａ）Ｂｙｔｅのデータストレージ装置として平均１ＭＢのデータを記憶する装置を考える。保存すべきファイル数は１Ｍ個となる。全てのファイルデータについて８ＫＢのＢ４−Ｆｌａｓｈ領域、５６ＫＢのＳＬＣ ＮＡＮＤ領域に対してそれぞれ１Ｍ個のデータセットを準備する必要があるため、Ｂ４−Ｆｌａｓｈは８ＧＢ、ＳＬＣ ＮＡＮＤは５６ＧＢの容量が必要である。しかし、全体容量１ＴＢに対して、Ｂ４−Ｆｌａｓｈで０．８％の容量、ＳＬＣ ＮＡＮＤで５．６％のメモリ容量を搭載するだけである。ＭＬＣ ＮＡＮＤのコストに対してＢ４−Ｆｌａｓｈが１０倍のコスト、ＳＬＣ ＮＡＮＤが５倍のコストとすると、従来データストレージ装置１ＴＢのコストに対して、８％＋２８％＝３６％のコストアップとなるが、性能的には他の技術では実現できない性能が得られる。もし、最高性能を得るために１ＴＢ全体をＢ４−Ｆｌａｓｈで実現した場合、全体コストは１０倍になるので、本実施態様におけるコスト削減効果は大きい。 Consider the cost of obtaining such an effect. Consider a device that stores an average of 1 MB of data as a 1T (tera) Byte data storage device. The number of files to be saved is 1M. Since it is necessary to prepare 1M data sets for each of the 8KB B4-Flash area and the 56KB SLC NAND area for all file data, the B4-Flash has a capacity of 8GB and the SLC NAND has a capacity of 56GB. .. However, with respect to the total capacity of 1 TB, only 0.8% of the memory capacity of B4-Flash and 5.6% of the memory capacity of SLC NAND are installed. If B4-Flash is 10 times the cost of MLC NAND and SLC NAND is 5 times the cost, the cost will be 8% + 28% = 36% higher than the cost of the conventional data storage device 1TB. In terms of performance, performance that cannot be achieved by other technologies can be obtained. If the entire 1TB is realized by B4-Flash in order to obtain the highest performance, the overall cost will be 10 times higher, so that the cost reduction effect in this embodiment is large.
［第１の実施態様の具体例２の検証］
検証に用いた第１の実施態様の具体例２は以下のとおりである。すなわち、分割前の元データの最大サイズは１０２４ＫＢである。これをストレージコントローラ１１０が１ＫＢ、８ＫＢ、６４ＫＢでデータに区切りを入れる。元データは、データ頭から１ＫＢのデータ、７ＫＢのデータ、５６ＫＢのデータ、残りの９６０ＫＢのデータに分割される。そして、データ頭から１ＫＢのデータは超高速（ダイレクトアクセスでデータ内部準備時間が最も短い）のＭＲＡＭ、７ＫＢのデータは高速（データ内部準備時間が短い）なＢ４−Ｆｌａｓｈに、５６ＫＢのデータは中速（データ内部準備時間が中程度）のＳＬＣ ＮＡＮＤ Ｆｌａｓｈに、残りの９６０ＫＢのデータは低速（データ内部準備時間が最も長い）なＭＬＣ ＮＡＮＤ Ｆｌａｓｈに、それぞれ格納される。ＭＲＡＭはダイレクトアクセスなので、ストレージコントローラ１１０によるファイルシステム（論理アドレス／物理アドレス変換）を通さないため、９μ秒のオーバーヘッド時間が節約できる。図２４は第１の実施態様の具体例２の読出時間、図２５はそれをグラフにしたものである。図２６は第１の実施態様の具体例２の読出速度、図２７はそれをグラフにしたものである。
[Verification of Specific Example 2 of the First Embodiment]
Specific example 2 of the first embodiment used for the verification is as follows. That is, the maximum size of the original data before division is 1024KB. The storage controller 110 divides the data into 1KB, 8KB, and 64KB. The original data is divided into 1 KB data, 7 KB data, 56 KB data, and the remaining 960 KB data from the beginning of the data. From the beginning of the data, 1KB of data is in ultra-high speed (direct access with the shortest data internal preparation time) MRAM, 7KB data is in high speed (data internal preparation time is short) in B4-Flash, and 56KB of data is medium. The fast (medium data internal preparation time) SLC NAND Flash and the remaining 960KB of data are stored in the slow (longest data internal preparation time) MLC NAND Flash. Since the MRAM is a direct access, it does not pass through the file system (logical address / physical address conversion) by the storage controller 110, so that an overhead time of 9 μs can be saved. FIG. 24 is a graph of the read time of Specific Example 2 of the first embodiment, and FIG. 25 is a graph of it. FIG. 26 is a graph of the reading speed of Specific Example 2 of the first embodiment, and FIG. 27 is a graph of the reading speed.
これら表及びグラフからわかるとおり、１ＫＢ以下の領域での速度改善効果が極めて高い。これは、具体例１の検証では、データストレージ装置のストレージコントローラの動作に必要な制御時間が固定時間であり、データ量の少ないところで速度に影響する。これに対してＭＲＡＭはデータの書き込みと読み出しがＢ４−Ｆｌａｓｈの読出し速度と同じ程度に早いうえ、ダイレクトアクセスを用いるとファイルシステムを介さずにデータの処理が可能となる。但し、ＭＲＡＭはコストがＭＬＣ ＮＡＮＤの１０００倍程度高いため大容量な製品をデータストレージ装置のデータストレージデバイス用途に用いることが不可能であった。 As can be seen from these tables and graphs, the speed improvement effect is extremely high in the region of 1 KB or less. In the verification of Specific Example 1, the control time required for the operation of the storage controller of the data storage device is a fixed time, which affects the speed when the amount of data is small. On the other hand, in MRAM, writing and reading of data is as fast as the reading speed of B4-Flash, and if direct access is used, data can be processed without going through a file system. However, since the cost of MRAM is about 1000 times higher than that of MLC NAND, it has been impossible to use a large-capacity product for a data storage device application of a data storage device.
具体例２では、このようなＭＲＡＭの利点を活かした上で、コストが高い欠点を補う方法によりデータ保存装置の極小サイズデータの超高速化を実現できた。具体例１でＢ４−Ｆｌａｓｈ領域に保存されていた８ＫＢ以下のデータを更に、データ頭から１ＫＢ以下と、１ＫＢ超過で８ＫＢ以下の７ＫＢのデータに分割し、前者をＭＲＡＭ領域に保存し、後者をＢ４−Ｆｌａｓｈ領域に保存する。ＭＲＡＭ領域のデータはファイルシステムを用いないデータとしてダイレクトメモリアクセス方式で保存されるためＭＲＡＭ動作が簡易になり０．１μｓｅｃで動作することができる。上記検証では、ＭＲＡＭをダイレクトアクセスする際の制御時間を０．２μｓｅｃとした。また、ＭＲＡＭの性能はいくつかの種類があるが現時点で入手可能な、データ内部準備時間＝０．１μｓｅｃ、データ外部出力時間＝１０ｎ秒／Ｂｙｔｅと設定した。 In Specific Example 2, while taking advantage of such an advantage of MRAM, it was possible to realize ultra-high speed of extremely small size data of the data storage device by a method of compensating for the high cost defect. The data of 8KB or less stored in the B4-Flash area in Specific Example 1 is further divided into 7KB data of 1KB or less from the beginning of the data and 8KB or less when exceeding 1KB, the former is stored in the MRAM area, and the latter is stored. Store in the B4-Flash area. Since the data in the MRAM area is saved as data that does not use a file system by the direct memory access method, the MRAM operation is simplified and can be operated in 0.1 μsec. In the above verification, the control time for direct access to the MRAM was set to 0.2 μsec. In addition, although there are several types of MRAM performance, the data internal preparation time = 0.1 μsec and the data external output time = 10 nsec / Byte, which are currently available, are set.
具体例２の検証結果から１ＫＢ以下の領域で、具体例１よりも、いちだんと高速化の効果が得られている。１ＴＢのデータ保存装置で、１Ｍ個のファイルを保存する場合、１ＫＢ＊１Ｍ個＝１ＧＢのＭＲＡＭが必要となる。ＭＲＡＭのコストがＭＬＣ ＮＡＮＤの１０００倍と考えると、具体例１の追加コストに加えて１００％のコストが加算される。つまり、従来のＭＬＣ ＮＡＮＤによるデータ保存装置に比べてコストは２倍以上となるが、他では実現不可能な高速化が達成できる。 From the verification result of Specific Example 2, the effect of speeding up is obtained more than that of Specific Example 1 in the region of 1 KB or less. When storing 1M files with a 1TB data storage device, 1KB * 1M = 1GB of MRAM is required. Considering that the cost of MRAM is 1000 times that of MLC NAND, 100% of the cost is added in addition to the additional cost of Specific Example 1. In other words, the cost is more than double that of the conventional MLC NAND data storage device, but the speed can be increased, which cannot be achieved by others.
［第２の実施態様の具体例１の検証］
検証に用いた第２の実施態様の具体例１は以下のとおりである。すなわち、データ演算処理装置より保存を命令されたデータを、データサイズが８ＫＢ以下のものを１群、データサイズが８ＫＢ超過で、６４ＫＢ以下のものを２群、データサイズが６４ＫＢ超過しているものを３群、にストレージコントローラで仕分けを行う。１群から３群までを、ストレージデバイスのデータ内部準備時間の短いものから順に保存する。１群のデータをＢ４−Ｆｌａｓｈに、２群のデータをＳＬＣ ＮＡＮＤに、３群のデータをＭＬＣ ＮＡＮＤに保存する。図２８は第２の実施態様の具体例１の読出時間、図２９はそれをグラフにしたものである。図３０は第２の実施態様の具体例１の読出速度、図３１はそれをグラフにしたものである。
[Verification of Specific Example 1 of the Second Embodiment]
Specific example 1 of the second embodiment used for the verification is as follows. That is, the data instructed to be saved by the data arithmetic processing unit is one group having a data size of 8 KB or less, two groups having a data size exceeding 8 KB and 64 KB or less, and a data size exceeding 64 KB. Is sorted into 3 groups by the storage controller. Groups 1 to 3 are stored in order from the one with the shortest data internal preparation time of the storage device. The data of the first group is stored in B4-Flash, the data of the second group is stored in the SLC NAND, and the data of the third group is stored in the MLC NAND. FIG. 28 is a graph of the read time of Specific Example 1 of the second embodiment, and FIG. 29 is a graph of it. FIG. 30 is a graph of the reading speed of Specific Example 1 of the second embodiment, and FIG. 31 is a graph of the reading speed.
第２の実施態様の具体例１の検証結果から以下の事実が理解できる。８ＫＢまでの小サイズデータ領域では第１の実施態様の具体例１と同様の効果が得られているが、８ＫＢ超過して６４ＫＢまでの中サイズデータ領域ではＳＬＣ ＮＡＮＤだけによるデータストレージ装置、６４ＫＢ超過の大サイズデータ領域ではＭＬＣ ＮＡＮＤとだけによるデータストレージ装置と全く同等の読出し速度となっている。これは、第１の実施形態の具体例１で得られていた中サイズデータでデータ内の小サイズデータ部分の先読み効果が本実施例では得られていないことによる。大サイズデータ領域でも同様である。 The following facts can be understood from the verification results of Specific Example 1 of the second embodiment. In the small size data area up to 8KB, the same effect as in Specific Example 1 of the first embodiment is obtained, but in the medium size data area exceeding 8KB and up to 64KB, the data storage device using only SLC NAND, exceeding 64KB. In the large size data area of, the read speed is exactly the same as that of the data storage device using only MLC NAND. This is because the look-ahead effect of the small size data portion in the medium size data obtained in the specific example 1 of the first embodiment is not obtained in this embodiment. The same applies to the large data area.
本具体例では、装置のハードウエア構成は第１の実施形態の具体例１と同じでありコストも同じとなるが、ストレージコントローラの内部動作手順が容易になり、ソフトウエア開発負荷が減る。また、ストレージコントローラの制御時間の短縮による効果も期待できる。 In this specific example, the hardware configuration of the device is the same as that of the first embodiment and the cost is the same, but the internal operation procedure of the storage controller is facilitated and the software development load is reduced. In addition, the effect of shortening the control time of the storage controller can be expected.
［第２の実施態様の具体例１の検証］
検証に用いた第２の実施態様の具体例２は以下のとおりである。すなわち、データ演算処理装置より保存を命令されたデータを、データサイズが１ＫＢ以下のものを１群、データサイズが１ＫＢ超過で８ＫＢ以下のものを２群、データサイズが８ＫＢ超過で６４ＫＢ以下のものを３群、データサイズが６４ＫＢを超過しているものを４群、にストレージコントローラで仕分けを行う。１群から４群までを、ストレージデバイスのデータ内部準備時間の短いものから順に保存する。１群のデータをＭＲＡＭ（ダイレクトアクセス）に、２群のデータをＢ４−Ｆｌａｓｈに、３群のデータをＳＬＣ ＮＡＮＤに、４群のデータをＭＬＣ ＮＡＮＤに保存する。図３２は第２の実施態様の具体例２の読出時間、図３３はそれをグラフにしたものである。図３４は第２の実施態様の具体例２の読出速度、図３５はそれをグラフにしたものである。
[Verification of Specific Example 1 of the Second Embodiment]
Specific example 2 of the second embodiment used for the verification is as follows. That is, the data instructed to be saved by the data calculation processing device is one group having a data size of 1 KB or less, two groups having a data size exceeding 1 KB and 8 KB or less, and a data size exceeding 8 KB and 64 KB or less. Is sorted into 3 groups, and those whose data size exceeds 64KB are sorted into 4 groups by the storage controller. Groups 1 to 4 are stored in order from the one with the shortest data internal preparation time of the storage device. The data of the first group is stored in MRAM (direct access), the data of the second group is stored in B4-Flash, the data of the third group is stored in SLC NAND, and the data of the fourth group is stored in MLC NAND. FIG. 32 is a graph of the read time of Specific Example 2 of the second embodiment, and FIG. 33 is a graph of the read time. FIG. 34 is a graph of the reading speed of Specific Example 2 of the second embodiment, and FIG. 35 is a graph of the reading speed.
［その他の変形例］
上記具体例においては、データストレージデバイスとして、ＳＬＣ ＮＡＮＤ、ＭＬＣ ＮＡＮＤ、Ｂ４−Ｆｌａｓｈ、ＭＲＡＭなどを用いた。しかし、３ＤＸｐｏｉｎｔやＲｅＲＡＭなどの不揮発性メモリを用いてもよく、またＤＲＡＭなどの揮発性メモリを用いてもよい。但し、揮発性メモリを用いる場合は電源オフ時の処置対策が別に必要となる。具体的には、バッテリーバックアップが必要である。
[Other variants]
In the above specific example, SLC NAND, MLC NAND, B4-Flash, MRAM and the like were used as the data storage device. However, a non-volatile memory such as 3DXpoint or ReRAM may be used, or a volatile memory such as DRAM may be used. However, when using volatile memory, it is necessary to take additional measures when the power is turned off. Specifically, battery backup is required.
上記具体例では、独立したデータ保存装置を例に説明したが、一部又は全ての機能を分離した別々の独立したユニットで構成してもよく、また、全て又は一部の機能を一つ又は複数の半導体チップ内に実装してもよい。 In the above specific example, an independent data storage device has been described as an example, but some or all of the functions may be configured as separate independent units, and all or some of the functions may be one or a part. It may be mounted in a plurality of semiconductor chips.
１００ データストレージ装置
１１０ ストレージコントローラ
１２０〜１２４ データストレージデバイス
２００ データ演算処理装置
100 Data storage device 110 Storage controller 120 to 124 Data storage device 200 Data calculation processing device
Claims (10)
第１のデータストレージデバイスよりも読出し時間が長い第２のデータストレージデバイスと、
元データをデータ頭に近い第１の部分及びデータ頭からより遠い第２の部分を含むように分割し、第１の部分を第１のデータストレージデバイスに、第２の部分を第２のデータストレージデバイスにそれぞれ格納し、データを読み出す際には、読み出した第１のデータと第２のデータとを結合して出力するストレージコントローラと、
を具備することを特徴とするデータストレージ装置。 The first data storage device and
A second data storage device that has a longer read time than the first data storage device,
The original data is divided so as to include a first part closer to the data head and a second part farther from the data head, the first part being the first data storage device and the second part being the second data. A storage controller that stores the data in each storage device and outputs the data by combining the read first data and the second data when reading the data.
A data storage device characterized by comprising.
ストレージコントローラは元データをデータ頭に近い第１の部分及びデータ頭から遠い第２の部分に加えて、第２の部分よりもデータ頭からより遠い第３の部分とを含むように分割し、第１の部分を第１のデータストレージデバイスに、第２の部分を第２のデータストレージデバイスに、第３の部分を第３のデータストレージデバイスにそれぞれ格納し、データを読み出す際には、読み出した第１のデータと第２のデータと第３のデータとを結合して出力することを特徴とするデータストレージ装置。 In the data storage device according to claim 1, the second data storage device is an SLC NAND Flash, and further has a third data storage device made of an MLC NAND Flash having a longer read time than the second data storage device. And
The storage controller divides the original data so that it includes a first part closer to the data head, a second part farther from the data head, and a third part farther from the data head than the second part. The first part is stored in the first data storage device, the second part is stored in the second data storage device, and the third part is stored in the third data storage device. When reading the data, the data is read. A data storage device characterized in that the first data, the second data, and the third data are combined and output.
ストレージコントローラは格納すべきデータをデータ頭に最も近い第４の部分と、第４の部分よりデータ頭から遠い第１の部分と、第１の部分よりもデータ頭からより遠い第２の部分と、を含むように分割し、第４の部分を第４のデータストレージデバイスに、第１の部分を第１のデータストレージデバイスに、第２の部分を第２のデータストレージデバイスにそれぞれ格納し、データを読み出す際には、読み出した第４のデータと第１のデータと第２のデータとを結合して出力することを特徴とするデータストレージ装置。 The data storage device according to claim 1 further includes a fourth data storage device including an MRAM having a read time shorter than that of the first data storage device.
The storage controller stores the data to be stored in the fourth part closest to the data head, the first part farther from the data head than the fourth part, and the second part farther from the data head than the first part. , The fourth part is stored in the fourth data storage device, the first part is stored in the first data storage device, and the second part is stored in the second data storage device. A data storage device characterized in that when reading data, the read fourth data, the first data, and the second data are combined and output.
第１のデータストレージデバイスよりも読出し時間が長い第２のデータストレージデバイスと、
格納すべきデータを、データサイズが第１の所定範囲である場合には第１の群に、そのデータサイズが第１の所定範囲よりも大きな第２の所定範囲である場合には第２の群に仕分けし、第１の群に属するデータを第１のデータストレージデバイスに、第２の群に属するデータを第２のデータストレージデバイスにそれぞれ格納するストレージコントローラと、
を具備することを特徴とするデータストレージ装置。 The first data storage device and
A second data storage device that has a longer read time than the first data storage device,
The data to be stored is placed in the first group when the data size is in the first predetermined range, and in the second predetermined range when the data size is larger than the first predetermined range. A storage controller that sorts the data into groups and stores the data belonging to the first group in the first data storage device and the data belonging to the second group in the second data storage device.
A data storage device characterized by comprising.
ストレージコントローラはデータサイズが第２の所定範囲よりも大きな第３の所定範囲である場合には第３の群に仕分けし、第１の群に属するデータを第１のデータストレージデバイスに、第２の群に属するデータを第２のデータストレージデバイスに、第３の群に属するデータを第３のストレージデバイスにそれぞれ格納することを特徴とするデータストレージ装置。 In the data storage device according to claim 6, the second data storage device is an SLC NAND Flash, and further has a third data storage device made of an MLC NAND Flash having a longer read time than the second data storage device. And
When the data size is in the third predetermined range larger than the second predetermined range, the storage controller sorts the data into a third group, and the data belonging to the first group is assigned to the first data storage device and the second. A data storage device, characterized in that data belonging to the group is stored in a second data storage device, and data belonging to the third group is stored in a third storage device.
ストレージコントローラはデータサイズが第１の所定範囲よりも小さな第４の所定範囲である場合には第４の群に仕分けし、第４の群に属するデータを第４のデータストレージデバイスに、第１の群に属するデータを第１のデータストレージデバイスに、第２の群に属するデータを第２のストレージデバイスにそれぞれ格納することを特徴とするデータストレージ装置。 The data storage device according to claim 6 further includes a fourth data storage device including an MRAM having a read time shorter than that of the first data storage device.
When the data size is in the fourth predetermined range smaller than the first predetermined range, the storage controller sorts the data into a fourth group, and the data belonging to the fourth group is assigned to the fourth data storage device, the first. A data storage device, characterized in that data belonging to the group is stored in a first data storage device, and data belonging to the second group is stored in a second storage device.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019078102A JP7457342B2 (en) | 2019-04-16 | 2019-04-16 | Data Storage Devices |
| JP2023204834A JP2024015180A (en) | 2019-04-16 | 2023-12-04 | Data storage apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019078102A JP7457342B2 (en) | 2019-04-16 | 2019-04-16 | Data Storage Devices |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023204834A Division JP2024015180A (en) | 2019-04-16 | 2023-12-04 | Data storage apparatus |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2020177362A true JP2020177362A (en) | 2020-10-29 |
| JP2020177362A5 JP2020177362A5 (en) | 2022-04-08 |
| JP7457342B2 JP7457342B2 (en) | 2024-03-28 |
Family
ID=72937094
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019078102A Active JP7457342B2 (en) | 2019-04-16 | 2019-04-16 | Data Storage Devices |
| JP2023204834A Pending JP2024015180A (en) | 2019-04-16 | 2023-12-04 | Data storage apparatus |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023204834A Pending JP2024015180A (en) | 2019-04-16 | 2023-12-04 | Data storage apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7457342B2 (en) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005108304A (en) * | 2003-09-29 | 2005-04-21 | Toshiba Corp | Semiconductor memory and its control method |
| JP2010218194A (en) * | 2009-03-17 | 2010-09-30 | Nec Corp | Storage system |
| JP2013142947A (en) * | 2012-01-10 | 2013-07-22 | Sony Corp | Storage control device, storage device, and control method for storage control device |
| JP2013205872A (en) * | 2012-03-27 | 2013-10-07 | Sony Corp | Storage control apparatus, storage apparatus, information processing system, and processing method therein |
| JP2014052724A (en) * | 2012-09-05 | 2014-03-20 | Toshiba Corp | Device control system |
| JP2014078231A (en) * | 2012-10-08 | 2014-05-01 | Hgst Netherlands B V | Device and method for low power, low delay and large capacity storage class memory |
| JP2016512365A (en) * | 2013-03-15 | 2016-04-25 | ヴィリデント システムズ インコーポレイテッド | Synchronous mirroring in non-volatile memory systems |
| US20180173419A1 (en) * | 2016-12-21 | 2018-06-21 | Western Digital Technologies, Inc. | Hybrid ssd with delta encoding |
-
2019
- 2019-04-16 JP JP2019078102A patent/JP7457342B2/en active Active
-
2023
- 2023-12-04 JP JP2023204834A patent/JP2024015180A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005108304A (en) * | 2003-09-29 | 2005-04-21 | Toshiba Corp | Semiconductor memory and its control method |
| JP2010218194A (en) * | 2009-03-17 | 2010-09-30 | Nec Corp | Storage system |
| JP2013142947A (en) * | 2012-01-10 | 2013-07-22 | Sony Corp | Storage control device, storage device, and control method for storage control device |
| JP2013205872A (en) * | 2012-03-27 | 2013-10-07 | Sony Corp | Storage control apparatus, storage apparatus, information processing system, and processing method therein |
| JP2014052724A (en) * | 2012-09-05 | 2014-03-20 | Toshiba Corp | Device control system |
| JP2014078231A (en) * | 2012-10-08 | 2014-05-01 | Hgst Netherlands B V | Device and method for low power, low delay and large capacity storage class memory |
| JP2016512365A (en) * | 2013-03-15 | 2016-04-25 | ヴィリデント システムズ インコーポレイテッド | Synchronous mirroring in non-volatile memory systems |
| US20180173419A1 (en) * | 2016-12-21 | 2018-06-21 | Western Digital Technologies, Inc. | Hybrid ssd with delta encoding |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024015180A (en) | 2024-02-01 |
| JP7457342B2 (en) | 2024-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10379782B2 (en) | Host managed solid state drivecaching using dynamic write acceleration | |
| US20210157520A1 (en) | Hardware management granularity for mixed media memory sub-systems | |
| US11132300B2 (en) | Memory hierarchy using page-based compression | |
| TWI525430B (en) | Cache memory device and data processing method of the device | |
| US8954656B2 (en) | Method and system for reducing mapping table size in a storage device | |
| JP6391712B2 (en) | Read cache memory | |
| US10866921B2 (en) | Apparatuses and methods for an operating system cache in a solid state device | |
| US9268681B2 (en) | Heterogeneous data paths for systems having tiered memories | |
| WO2009000186A1 (en) | Control method for logical strips based on multi-channel solid-state non-volatile storage device | |
| TWI576758B (en) | Memory wear leveling | |
| CN110447075B (en) | Multi-core on-die memory microcontroller | |
| US20160124639A1 (en) | Dynamic storage channel | |
| CN111158579A (en) | Solid state disk and data access method thereof | |
| JP2020524839A (en) | NAND flash storage device having NAND buffer | |
| US20210365395A1 (en) | Direct memory access (dma) commands for noncontiguous source and destination memory addresses | |
| CN113535077A (en) | Techniques for media management in column addressable memory media systems | |
| CN110537172B (en) | Hybrid memory module | |
| US10095433B1 (en) | Out-of-order data transfer mechanisms for data storage systems | |
| US20210405913A1 (en) | Host access tracking in a memory sub-system | |
| CN107203341A (en) | Date storage method, device and flash chip based on flash memory | |
| CN113778907A (en) | Storage device | |
| JP7457342B2 (en) | Data Storage Devices | |
| TWI724550B (en) | Data storage device and non-volatile memory control method | |
| US11995314B2 (en) | Memory management | |
| US20240272811A1 (en) | Scheme for data entry insertion in a sparsely populated data structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20200121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220331 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231204 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20240118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240308 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7457342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |