JP2020098816A - 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 - Google Patents

Abstract

【課題】積層セラミックコンデンサのＥＳＲを低減する。【解決手段】積層セラミックコンデンサ１０は、誘電体層１２と内部電極１３とが交互に複数積層され、積層方向Ｔに相対する第１および第２の主面１６ａ、１６ｂと、幅方向に相対する第１および第２の側面と、長さ方向Ｌに相対する第１および第２の端面１５ａ、１５ｂとを有するセラミック素体１１と、少なくともセラミック素体１１の第１の端面１５ａの一部および第２の端面１５ｂの一部に設けられている外部電極１４ａ、１４ｂとを備える。外部電極１４ａ、１４ｂは、少なくとも第１の端面１５ａの一部および第２の端面１５ｂの一部に設けられている下地電極層１４１ａ、１４１ｂと、Ｐを含有し、少なくとも下地電極層の一部を覆うように設けられている第１のめっき層１４２ａ、１４２ｂと、少なくとも第１のめっき層の一部を覆うように設けられている第２のめっき層１４３ａ、１４３ｂとを備える。【選択図】図２

Description

本発明は、積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法に関する。

従来、誘電体層と内部電極とが交互に積層されたセラミック素体と、セラミック素体の対向する一対の端面に設けられた一対の外部電極とを備えた積層セラミックコンデンサが知られている。また、はんだ実装を容易にするために、外部電極にめっきが施された積層セラミックコンデンサも知られている。

そのような積層セラミックコンデンサの１つとして、特許文献１には、Ｃｕなどからなる下地電極層の上にＮｉめっき層が形成され、さらにその上にＳｎめっき層が形成された積層セラミックコンデンサが記載されている。

特開２００３−２４３２４９号公報

ここで、積層セラミックコンデンサは、通常１ｋＨｚ〜１０ＧＨｚの周波数帯で使用されることが多く、１ＧＨｚを超える高周波数帯で使用されることも多くなってきている。

しかしながら、特許文献１に記載の積層セラミックコンデンサのように、下地電極層にＮｉめっき層が形成されている積層セラミックコンデンサを高周波数帯で使用すると、Ｎｉが有する表皮効果により、電流がＮｉめっき層の表面を優先的に流れる。このため、電流経路が長くなり、ＥＳＲが高くなる。

本発明は、上記課題を解決するものであり、ＥＳＲを低減することができる積層セラミックコンデンサ、およびそのような積層セラミックコンデンサの製造方法を提供することを目的とする。

本発明の積層セラミックコンデンサは、
誘電体層と内部電極とが交互に複数積層され、積層方向において相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第１の端面および第２の端面とを有するセラミック素体と、
少なくとも前記セラミック素体の前記第１の端面の一部および前記第２の端面の一部に設けられている外部電極と、
を備え、
前記外部電極は、
少なくとも前記セラミック素体の前記第１の端面の一部および前記第２の端面の一部に設けられている下地電極層と、
Ｐを含有し、少なくとも前記下地電極層の一部を覆うように設けられている第１のめっき層と、
少なくとも前記第１のめっき層の一部を覆うように設けられている第２のめっき層と、
を備えることを特徴とする。

前記第１のめっき層は、ＮｉおよびＰを含む合金を有していてもよい。

前記下地電極層は、Ｃｕおよびガラスを含んでいてもよい。

前記内部電極は、Ｃｕを含んでいてもよい。

前記第１のめっき層に含まれるＰは、１０．１４重量％以上とすることができる。

本発明の積層セラミックコンデンサの製造方法は、
誘電体層と内部電極とが交互に複数積層され、積層方向において相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第１の端面および第２の端面とを有するセラミック素体と、少なくとも前記セラミック素体の前記第１の端面の一部および前記第２の端面の一部に設けられている外部電極とを備えた積層セラミックコンデンサの製造方法であって、
少なくとも前記セラミック素体の前記第１の端面の一部および前記第２の端面の一部に下地電極層を形成する工程と、
前記下地電極層が形成された前記セラミック素体を、Ｐを含有する無電解めっき液に浸漬して、少なくとも前記下地電極層の一部を覆うように第１のめっき層を形成する工程と、
少なくとも前記第１のめっき層の一部を覆うように第２のめっき層を形成する工程と、
を備えることを特徴とする。

上述した積層セラミックコンデンサの製造方法において、
前記下地電極層を形成する工程の後であって、かつ、前記第１のめっき層を形成する工程の前に、前記下地電極層にＰｄを付与する工程を備えるようにしてもよい。

本発明の積層セラミックコンデンサによれば、外部電極を構成する第１のめっき層にＰが含まれていることにより、積層セラミックコンデンサのＥＳＲを低減することができる。

また、本発明の積層セラミックコンデンサの製造方法によれば、外部電極を構成する第１のめっき層にＰが含まれ、ＥＳＲを低減することができる積層セラミックコンデンサを製造することができる。

一実施形態における積層セラミックコンデンサの斜視図である。 図１に示す積層セラミックコンデンサのＩＩ−ＩＩ線に沿った断面図である。 図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。 第１のめっき層がＰを含有する本実施形態における積層セラミックコンデンサのＥＳＲと、第１のめっき層がＰを含有しないＮｉめっきからなる従来の積層セラミックコンデンサのＥＳＲとを示す図である。

以下に本発明の実施形態を示して、本発明の特徴とするところを具体的に説明する。

図１は、一実施形態における積層セラミックコンデンサ１０の斜視図である。図２は、図１に示す積層セラミックコンデンサ１０のＩＩ−ＩＩ線に沿った断面図である。図３は、図１に示す積層セラミックコンデンサ１０のＩＩＩ−ＩＩＩ線に沿った断面図である。

図１〜図３に示すように、積層セラミックコンデンサ１０は、全体として直方体形状を有する電子部品であり、セラミック素体１１と、一対の外部電極１４ａ、１４ｂとを有している。一対の外部電極１４ａ、１４ｂは、図１に示すように、対向するように配置されている。

ここでは、一対の外部電極１４ａ、１４ｂが対向する方向を積層セラミックコンデンサ１０の長さ方向Ｌと定義し、後述する誘電体層１２と内部電極１３（１３ａ，１３ｂ）とが積層されている方向を積層方向Ｔと定義し、長さ方向Ｌおよび積層方向Ｔのいずれの方向にも直交する方向を幅方向Ｗと定義する。

セラミック素体１１は、長さ方向Ｌに相対する第１の端面１５ａおよび第２の端面１５ｂと、積層方向Ｔに相対する第１の主面１６ａおよび第２の主面１６ｂと、幅方向Ｗに相対する第１の側面１７ａおよび第２の側面１７ｂとを有する。

第１の端面１５ａには、第１の外部電極１４ａが設けられており、第２の端面１５ｂには、第２の外部電極１４ｂが設けられている。

セラミック素体１１の長さ方向Ｌ、幅方向Ｗ、および積層方向Ｔの寸法は、例えば０．４ｍｍ、０．２ｍｍ、０．２ｍｍである。ただし、セラミック素体１１の寸法が上述した数値に限定されることはない。セラミック素体１１の寸法は、マイクロメータまたは光学顕微鏡で測定することができる。

セラミック素体１１は、角部および稜線部に丸みを帯びていることが好ましい。ここで、角部は、セラミック素体１１の３面が交わる部分であり、稜線部は、セラミック素体１１の２面が交わる部分である。

図２および図３に示すように、セラミック素体１１は、誘電体層１２と内部電極１３とが交互に複数積層された構造を有する。より詳細には、内部電極１３には、第１の内部電極１３ａと第２の内部電極１３ｂとが含まれ、第１の内部電極１３ａと第２の内部電極１３ｂとが積層方向Ｔにおいて、誘電体層１２を介して交互に複数積層されている。

なお、図２および図３では、第１の内部電極１３ａおよび第２の内部電極１３ｂがそれぞれ５枚ずつ設けられた例を示しているが、第１の内部電極１３ａおよび第２の内部電極１３ｂの枚数が５枚に限定されることはない。

誘電体層１２は、例えばチタン酸バリウム（ＢａＴｉＯ₃）やジルコン酸カルシウム（ＣａＺｒＯ₃）などを主成分とする誘電体セラミックを含む。

第１の内部電極１３ａは、セラミック素体１１の第１の端面１５ａに引き出されている。また、第２の内部電極１３ｂは、セラミック素体１１の第２の端面１５ｂに引き出されている。

なお、セラミック素体１１は、第１の内部電極１３ａおよび第２の内部電極１３ｂの他に、表面に露出しない内部電極を備えていてもよい。

第１の内部電極１３ａは、第２の内部電極１３ｂと対向する部分である対向電極部と、対向電極部からセラミック素体１１の第１の端面１５ａまで引き出された部分である引出電極部とを備えている。また、第２の内部電極１３ｂは、第１の内部電極１３ａと対向する部分である対向電極部と、対向電極部からセラミック素体１１の第２の端面１５ｂまで引き出された部分である引出電極部とを備えている。

第１の内部電極１３ａの対向電極部と、第２の内部電極１３ｂの対向電極部とが誘電体層１２を介して対向することにより容量が形成され、これにより、コンデンサとして機能する。

第１の内部電極１３ａおよび第２の内部電極１３ｂは、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ｔｉ、ＣｒおよびＡｕなどの金属、またはそれらの金属を主成分とする合金などを含有している。第１の内部電極１３ａおよび第２の内部電極１３ｂは、共材として、誘電体層１２に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。

第１の外部電極１４ａは、少なくともセラミック素体１１の第１の端面１５ａの一部に設けられている。本実施形態では、第１の外部電極１４ａは、セラミック素体１１の第１の端面１５ａの全体に形成されているとともに、第１の端面１５ａから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および第２の側面１７ｂに回り込むように形成されている。第１の外部電極１４ａは、第１の内部電極１３ａと電気的に接続されている。

第２の外部電極１４ｂは、少なくともセラミック素体１１の第２の端面１５ｂの一部に設けられている。本実施形態では、第２の外部電極１４ｂは、セラミック素体１１の第２の端面１５ｂの全体に形成されているとともに、第２の端面１５ｂから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および第２の側面１７ｂに回り込むように形成されている。第２の外部電極１４ｂは、第２の内部電極１３ｂと電気的に接続されている。

第１の外部電極１４ａおよび第２の外部電極１４ｂはそれぞれ、下地電極層１４１と、第１のめっき層１４２と、第２のめっき層１４３とを備える。ここでは、第１の外部電極１４ａ側の下地電極層１４１、第１のめっき層１４２、および第２のめっき層１４３にはそれぞれ符号ａを付し、第２の外部電極１４ｂ側の下地電極層１４１、第１のめっき層１４２、および第２のめっき層１４３にはそれぞれ符号ｂを付して説明する。

第１の外部電極１４ａは、下地電極層１４１ａと、第１のめっき層１４２ａと、第２のめっき層１４３ａとを備える。また、第２の外部電極１４ｂは、下地電極層１４１ｂと、第１のめっき層１４２ｂと、第２のめっき層１４３ｂとを備える。

下地電極層１４１ａは、少なくともセラミック素体１１の第１の端面１５ａの一部に設けられている。本実施形態では、下地電極層１４１ａは、セラミック素体１１の第１の端面１５ａの全体と、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および第２の側面１７ｂのそれぞれの一部とに設けられている。

下地電極層１４１ｂは、少なくともセラミック素体１１の第２の端面１５ｂの一部に設けられている。本実施形態では、下地電極層１４１ｂは、セラミック素体１１の第２の端面１５ｂの全体と、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および第２の側面１７ｂのそれぞれの一部とに設けられている。

下地電極層１４１ａ、１４１ｂは、Ｃｕとガラスとを含む。下地電極層１４１ａ、１４１ｂは、１層であってもよいし、複数層であってもよい。ただし、下地電極層１４１ａ、１４１ｂに含まれる金属がＣｕに限定されることはなく、Ｎｉ、Ａｇ、Ｐｄ、またはＡｕなどの金属や、ＡｇとＰｄの合金などであってもよい。下地電極層１４１ａ、１４１ｂの厚さは、例えば３０μｍである。

第１のめっき層１４２ａは、少なくとも下地電極層１４１ａを覆うように設けられている。本実施形態では、第１のめっき層１４２ａは、下地電極層１４１ａの全体を覆うように設けられている。

第１のめっき層１４２ｂは、少なくとも下地電極層１４１ｂを覆うように設けられている。本実施形態では、第１のめっき層１４２ｂは、下地電極層１４１ｂの全体を覆うように設けられている。

第１のめっき層１４２ａ、１４２ｂは、Ｐ（リン）を含有する。より詳細には、第１のめっき層１４２ａ、１４２ｂは、ＮｉおよびＰを含む合金からなる。第１のめっき層１４２ａ、１４２ｂがＰを含有することにより、Ｐを含有せずにＮｉだけで構成されている場合と比べて表皮効果が小さくなり、電流が第１のめっき層１４２ａ、１４２ｂの表面以外の部分にも流れやすくなる。これにより、積層セラミックコンデンサ１０のＥＳＲを低減することができる。

第１のめっき層１４２ａ、１４２ｂに含まれるＰは、１０．１４重量％以上であることが好ましい。少なくとも第１のめっき層１４２ａ、１４２ｂに含まれるＰの割合を１０．１４重量％以上とすることにより、第１のめっき層１４２ａ、１４２ｂが非磁性となり、積層セラミックコンデンサ１０のＥＳＲをより効果的に低減することができる。

また、Ｃｕの抵抗率は低いので、下地電極層１４１ａ、１４１ｂがＣｕを含み、かつ、第１の内部電極１３ａおよび第２の内部電極１３ｂがＣｕを含む構成とすることにより、積層セラミックコンデンサ１０のＥＳＲをさらに効果的に低減することができる。

ここで、第１のめっき層１４２ａ、１４２ｂに含まれるＰの含有率は、例えば蛍光Ｘ線分析、エネルギー分散型Ｘ線分析、および、波長分散型Ｘ線分析などの方法により測定することができる。

第１のめっき層１４２ａ、１４２ｂの厚さは、例えば１μｍ以上である。第１のめっき層１４２ａ、１４２ｂの厚さを１μｍ以上とすることにより、下地電極層１４１ａ、１４１ｂのはんだ喰われを効果的に抑制することができる。ただし、第１のめっき層１４２ａ、１４２ｂの厚さが厚くなると、積層セラミックコンデンサ１０のサイズが大きくなるため、耐はんだ喰われ性とサイズとのバランスを考慮して、適切な厚さとする必要がある。

第２のめっき層１４３ａは、少なくとも第１のめっき層１４２ａの一部を覆うように設けられている。本実施形態では、第２のめっき層１４３ａは、第１のめっき層１４２ａの全体を覆うように設けられている。

第２のめっき層１４３ｂは、少なくとも第１のめっき層１４２ｂの一部を覆うように設けられている。本実施形態では、第２のめっき層１４３ｂは、第１のめっき層１４２ｂの全体を覆うように設けられている。

第２のめっき層１４３ａ、１４３ｂは、Ｓｎからなる。第１の外部電極１４ａおよび第２の外部電極１４ｂの表面にＳｎめっきが施されていることにより、はんだ濡れ性が向上して実装性が向上する。第２のめっき層１４３ａ、１４３ｂの厚さは、例えば３μｍである。

ただし、第２のめっき層１４３ａ、１４３ｂがＳｎめっきに限定されることはなく、Ａｕめっき、Ｐｄめっき、ＡｕとＰｄの合金めっきなどであってもよい。

図４は、第１のめっき層１４２ａ、１４２ｂがＰを含有する本実施形態における積層セラミックコンデンサ１０のＥＳＲと、第１のめっき層がＰを含有しないＮｉめっきからなる従来の積層セラミックコンデンサのＥＳＲとを示す図である。第１のめっき層に含まれるＰの割合は、１０．１４重量％である。ＥＳＲを測定するための積層セラミックコンデンサは複数用意した。なお、第１のめっき層に含まれるＰの量は、蛍光Ｘ線分析法により測定した。

従来の積層セラミックコンデンサのＥＳＲの平均値は、約０．０４８Ωとなった。これに対して、本実施形態における積層セラミックコンデンサ１０のＥＳＲの平均値は、０．０４７Ω以下となった。

すなわち、第１のめっき層１４２ａ、１４２ｂがＰを含有する積層セラミックコンデンサ１０によれば、第１のめっき層がＰを含有しないＮｉめっきからなる従来の積層セラミックコンデンサと比べて、ＥＳＲを低減することができる。特に、第１のめっき層１４２ａ、１４２ｂに含まれるＰの割合を１０．１４重量％以上とすることにより、第１のめっき層１４２ａ、１４２ｂが非磁性となり、積層セラミックコンデンサ１０のＥＳＲをより効果的に低減することができる。

（積層セラミックコンデンサの製造方法）
上述した構成を有する積層セラミックコンデンサ１０の製造方法について説明する。

既知の方法により作製されたセラミック素体に対して、少なくとも第１の端面の一部および第２の端面の一部に下地電極層を形成する。ここでは、セラミック素体の第１の端面の全体および第２の端面の全体と、第１の主面、第２の主面、第１の側面、および第２の側面のそれぞれの一部とに、下地電極用導電ペーストを塗工して焼き付けることによって、下地電極層を形成する。下地電極用導電ペーストには、例えばＣｕおよびガラスが含まれる。

続いて、下地電極層が形成されたセラミック素体に対して、油脂を取り除く脱脂処理、および、表面に形成された酸化膜を取り除くエッチング処理を行う。

続いて、下地電極層に、触媒としてＰｄ（パラジウム）を付与する。ただし、触媒がＰｄに限定されることはない。

なお、触媒の付与は、後の工程で第１のめっき層を形成するために行うが、触媒の付与以外の処理を行うことによってめっき析出を行うことができるのであれば、触媒の付与を行わなくてもよい。

続いて、下地電極層にＰｄが付与されたセラミック素体を、ＮｉおよびＰを含有する無電解めっき液に浸漬して、少なくとも下地電極層の一部を覆うように第１のめっき層を形成する。ここでは、下地電極層の全体を覆うように第１のめっき層を形成する。無電解めっき液への浸漬は、例えば３０分行う。

続いて、少なくとも第１のめっき層の一部を覆うように第２のめっき層を形成する。ここでは、第１のめっき層の全体を覆うように第２のめっき層を形成する。第２のめっき層は、例えばＳｎめっきであり、電解めっきにより形成することができる。

以上の工程により、積層セラミックコンデンサ１０が製造される。

本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。

１０ 積層セラミックコンデンサ
１１ セラミック素体
１２ 誘電体層
１３ａ 第１の内部電極
１３ｂ 第２の内部電極
１４ａ 第１の外部電極
１４ｂ 第２の外部電極
１５ａ 第１の端面
１５ｂ 第２の端面
１６ａ 第１の主面
１６ｂ 第２の主面
１７ａ 第１の側面
１７ｂ 第２の側面
１４１ａ、１４１ｂ 下地電極層
１４２ａ、１４２ｂ 第１のめっき層
１４３ａ、１４３ｂ 第２のめっき層

Claims (7)

1. 誘電体層と内部電極とが交互に複数積層され、積層方向において相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第１の端面および第２の端面とを有するセラミック素体と、
   少なくとも前記セラミック素体の前記第１の端面の一部および前記第２の端面の一部に設けられている外部電極と、
   を備え、
   前記外部電極は、
   少なくとも前記セラミック素体の前記第１の端面の一部および前記第２の端面の一部に設けられている下地電極層と、
   Ｐを含有し、少なくとも前記下地電極層の一部を覆うように設けられている第１のめっき層と、
   少なくとも前記第１のめっき層の一部を覆うように設けられている第２のめっき層と、
   を備えることを特徴とする積層セラミックコンデンサ。
2. 前記第１のめっき層は、ＮｉおよびＰを含む合金を有することを特徴とする請求項１に記載の積層セラミックコンデンサ。
3. 前記下地電極層は、Ｃｕおよびガラスを含むことを特徴とする請求項１または２に記載の積層セラミックコンデンサ。
4. 前記内部電極は、Ｃｕを含むことを特徴とする請求項１〜３のいずれかに記載の積層セラミックコンデンサ。
5. 前記第１のめっき層に含まれるＰは、１０．１４重量％以上であることを特徴とする請求項１〜４のいずれかに記載の積層セラミックコンデンサ。
6. 誘電体層と内部電極とが交互に複数積層され、積層方向において相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第１の端面および第２の端面とを有するセラミック素体と、少なくとも前記セラミック素体の前記第１の端面の一部および前記第２の端面の一部に設けられている外部電極とを備えた積層セラミックコンデンサの製造方法であって、
   少なくとも前記セラミック素体の前記第１の端面の一部および前記第２の端面の一部に下地電極層を形成する工程と、
   前記下地電極層が形成された前記セラミック素体を、Ｐを含有する無電解めっき液に浸漬して、少なくとも前記下地電極層の一部を覆うように第１のめっき層を形成する工程と、
   少なくとも前記第１のめっき層の一部を覆うように第２のめっき層を形成する工程と、
   を備えることを特徴とする積層セラミックコンデンサの製造方法。
7. 前記下地電極層を形成する工程の後であって、かつ、前記第１のめっき層を形成する工程の前に、前記下地電極層にＰｄを付与する工程を備えることを特徴とする請求項６に記載の積層セラミックコンデンサの製造方法。

Images