Nothing Special   »   [go: up one dir, main page]

JP2020098867A - レーザアニール方法および薄膜トランジスタの製造方法 - Google Patents

レーザアニール方法および薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2020098867A
JP2020098867A JP2018236398A JP2018236398A JP2020098867A JP 2020098867 A JP2020098867 A JP 2020098867A JP 2018236398 A JP2018236398 A JP 2018236398A JP 2018236398 A JP2018236398 A JP 2018236398A JP 2020098867 A JP2020098867 A JP 2020098867A
Authority
JP
Japan
Prior art keywords
silicon film
laser
region
irradiation
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018236398A
Other languages
English (en)
Inventor
水村　通伸
Michinobu Mizumura
通伸 水村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2018236398A priority Critical patent/JP2020098867A/ja
Priority to KR1020217008104A priority patent/KR20210103457A/ko
Priority to CN201980076602.6A priority patent/CN113169050A/zh
Priority to PCT/JP2019/047135 priority patent/WO2020129600A1/ja
Priority to TW108145262A priority patent/TW202036679A/zh
Publication of JP2020098867A publication Critical patent/JP2020098867A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】移動度の高い多結晶シリコン膜や疑似単結晶シリコン膜などを必要な領域に選択的に形成することができるレーザアニール方法を提供すること。【解決手段】非晶質シリコン膜の改質を行う改質予定領域にレーザ光を照射して前記改質予定領域を結晶化シリコン膜に改質させるレーザアニール方法であって、前記改質予定領域の外側の前記非晶質シリコン膜に微結晶シリコンでなる種結晶領域を形成する第１のレーザ光の照射を行う第１照射工程と、前記種結晶領域を起点として、前記非晶質シリコン膜の表面に第２のレーザ光の照射を行って前記改質予定領域内の前記非晶質シリコン膜が前記結晶化シリコン膜になるように結晶成長させる第２照射工程と、を備える【選択図】図１

Description

本発明は、レーザアニール方法および薄膜トランジスタの製造方法に関する。
薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）は、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、有機ＥＬディスプレイ（ＯＬＥＤ:Organic Electroluminescence Display）などの薄型ディスプレイ（ＦＰＤ：Flat Panel Display）をアクティブ駆動するためのスイッチング素子として用いられている。薄膜トランジスタ（以下、ＴＦＴという）の半導体層の材料としては、非晶質シリコン（ａ−Ｓｉ：amorphous Silicon）や、多結晶シリコン（p−Ｓｉ：polycrystalline Silicon）などが用いられている。
非晶質シリコンは、電子の動き易さの指標である移動度（μ）が低い。このため、非晶質シリコンでは、さらに高密度・高精細化が進むＦＰＤで要求される高移動度には対応しきれない。そこで、ＦＰＤにおけるスイッチング素子としては、非晶質シリコンよりも移動度が大幅に高い多結晶シリコンでチャネル半導体層を形成することが好ましい。多結晶シリコン膜を形成する方法としては、エキシマレーザを使ったエキシマレーザアニール（ＥＬＡ:Excimer Laser Annealing）装置で、非晶質シリコン膜にレーザ光を照射し、非晶質シリコンを再結晶化させて多結晶シリコンを形成する方法がある。
従来のレーザアニール方法として、基板全面に形成された非晶質シリコン膜に対して、ＴＦＴ形成領域（チャネル半導体層領域）のみに、レーザパルス光を用いたエキシマレーザアニールを施して多結晶シリコン膜を部分的に形成する技術が知られている（例えば、特許文献１参照）。この方法では、ＴＦＴ形成領域に対して、レーザパルス光のビームスポットがＴＦＴ形成領域全体に照射可能となるようにマイクロレンズの配置が設定されている。
特開２０１０−２８３０７３号公報
しかしながら、エキシマレーザのパルス光照射によって形成される多結晶シリコンは、結晶粒径が数１０〜数１００ｎｍ程度である。この程度の結晶粒径では、さらに高い移動度を満足することができない。現在でも、ＦＰＤにおける画素トランジスタをオン・オフするドライバ回路のＴＦＴはチャネル半導体層領域に高い移動度が要求されている。さらに、ＦＰＤにおいては、その大型化、高解像度化、動画特性の高速化に伴って、画素のスイッチング素子としてのＴＦＴにおいても高移動度化が要望される。
本発明は、上記の課題に鑑みてなされたものであって、移動度の高い多結晶シリコン膜や疑似単結晶シリコン膜などを必要な領域に選択的に形成することができるレーザアニール方法を提供することを目的とする。また、本発明は、高い移動度を持つ高性能な薄膜トランジスタの製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明の態様は、非晶質シリコン膜の改質を行う改質予定領域にレーザ光を照射して前記改質予定領域を結晶化シリコン膜に改質させるレーザアニール方法であって、前記改質予定領域の外側の前記非晶質シリコン膜に微結晶シリコンでなる種結晶領域を形成する第１のレーザ光の照射を行う第１照射工程と、前記種結晶領域を起点として、前記非晶質シリコン膜の表面に第２のレーザ光の照射を行って前記改質予定領域内の前記非晶質シリコン膜が前記結晶化シリコン膜になるように結晶成長させる第２照射工程と、を備えることを特徴とする。
上記態様としては、前記非晶質シリコン膜は、表面にゲート配線が形成された基板の上に、ゲート絶縁膜を介して成膜されており、前記改質予定領域は、前記ゲート配線に重なる領域に形成された前記非晶質シリコン膜に設定された薄膜トランジスタのチャネル半導体層となる領域であり、前記種結晶領域は、前記ゲート配線の長手方向に直交する方向の外側に配置されることが好ましい。
上記態様としては、前記第１照射工程の前記第１のレーザ光の照射における照射エネルギー量は、前記非晶質シリコン膜が種結晶として微結晶化する条件に設定し、前記第２照射工程の前記第２のレーザ光の照射は、連続発振レーザ光を用いて連続照射することが好ましい。
上記態様としては、前記第１のレーザ光は、前記第２照射工程で用いる前記連続発振レーザ光をＯＮ−ＯＦＦ変調して照射することが好ましい。
上記態様としては、前記第１照射工程と前記第２照射工程は、レーザ光を選択的に反射させてレーザビームを前記改質予定領域内へ選択的に照射させる空間光変調器と、を用いて行うことが好ましい。
上記態様としては、前記空間光変調器は、多数のマイクロミラーがマトリクス状に配置され、該マイクロミラーのそれぞれが個別に、前記非晶質シリコン膜の表面へのレーザビームの照射状態と非照射状態とに切り換え可能に選択駆動されることが好ましい。
上記態様としては、前記第１照射工程は、複数のマイクロレンズがマトリクス状に配置されたマイクロレンズアレイを用いて前記改質予定領域の外側へ複数のレーザパルスビームを照射し、前記第２照射工程は、前記マイクロレンズアレイを用いて前記改質予定領域へ複数の連続発振レーザ光のレーザビームを照射することが好ましい。
上記態様としては、前記結晶化シリコン膜は、多結晶シリコン膜、疑似単結晶シリコン膜から選ばれることが好ましい。
本発明の他の態様としては、薄膜トランジスタの製造方法であって、基板上に、順次、ゲート配線と、ゲート絶縁膜と、非晶質シリコン膜と、が形成されてなるゲート基板における、前記非晶質シリコン膜に設定したチャネル半導体層となる改質予定領域の外側で、かつ前記ゲート配線に対して当該ゲート配線の長手方向に直交する方向の外側に、第１のレーザ光の照射を行って微結晶シリコンでなる種結晶領域を形成する第１照射工程と、前記種結晶領域を起点として、前記非晶質シリコン膜の表面に第２のレーザ光の照射を行って前記改質予定領域内の前記非晶質シリコン膜が結晶化シリコン膜になるように結晶成長させる第２照射工程と、前記第２照射工程が施された前記非晶質シリコン膜の上に全面に金属膜を成膜する工程と、前記金属膜上にソース配線およびドレイン配線となる領域のエッチング用マスクをパターニングする工程と、前記エッチング用マスクを用いてエッチングを行って、前記エッチング用マスクで覆われずに露出する前記金属膜と、前記金属膜のエッチング後に露出する前記種結晶領域を含む非晶質シリコン膜と、を除去することを特徴とする。
上記態様としては、前記第１照射工程の前記第１のレーザ光の照射における照射エネルギー量は、前記非晶質シリコン膜が種結晶として微結晶化する条件に設定し、前記第２照射工程の前記第２のレーザ光の照射は、連続発振レーザ光を用いて連続照射することが好ましい。
上記態様としては、前記第１のレーザ光は、前記第２照射工程で用いる前記連続発振レーザ光をＯＮ−ＯＦＦ変調して照射することが好ましい。
上記態様としては、前記第１照射工程と前記第２照射工程は、レーザ光を選択的に反射させてレーザビームを前記改質予定領域内へ選択的に照射させる空間光変調器と、を用いて行うことが好ましい。
上記態様としては、前記空間光変調器は、多数のマイクロミラーがマトリクス状に配置され、該マイクロミラーのそれぞれが個別に、前記非晶質シリコン膜の表面へのレーザビームの照射状態と非照射状態とに切り換え可能に選択駆動されることが好ましい。
上記態様としては、前記第１照射工程は、複数のマイクロレンズがマトリクス状に配置されたマイクロレンズアレイを用いて前記改質予定領域の外側へ複数のレーザ変調ビームを照射し、前記第２照射工程は、前記マイクロレンズアレイを用いて前記改質予定領域へ複数の連続発振レーザ光のレーザビームを照射することが好ましい。
上記態様としては、前記結晶化シリコン膜は、多結晶シリコン膜、疑似単結晶シリコン膜から選ばれることが好ましい。
本発明に係るレーザアニール方法によれば、移動度の高い多結晶シリコン膜や疑似単結晶シリコン膜を必要な領域に選択的に形成でき、高性能なＴＦＴを実現できる。本発明に係る薄膜トランジスタの製造方法によれば、少ないプロセス数で高性能なＴＦＴの製造を実現できる。
図１は、本発明の第１の実施の形態に係るレーザアニール方法を示すフローチャートである。 図２は、本発明の第１の実施の形態に係るレーザアニール方法に用いるレーザアニール装置の概略構成図である。 図３は、本発明の第１の実施の形態に係るレーザアニール方法に用いるレーザアニール装置におけるマイクロミラーの配置例を模式的に示す説明図である。 図４は、非晶質シリコン膜に対してレーザ光を照射したときに形成される結晶構造が成立する領域を、照射するレーザ光のパワー密度条件と、非晶質シリコン膜（被処理基板）側のスキャン速度条件と、の観点から示すマップである。 図５は、本発明の実施の形態に係るレーザアニール方法において、種結晶領域を形成する第１照射工程を示す説明図である。 図６は、本発明の実施の形態に係るレーザアニール方法において、第１照射工程で形成した種結晶領域を起点にして第２照射を行う第２照射工程を開始した状態を示す説明図である。 図７は、本発明の実施の形態に係るレーザアニール方法において、第２照射工程により改質予定領域を全て疑似単結晶シリコン膜に改質した状態を示す説明図である。 図８−１は、本発明の実施の形態に係るレーザアニール方法において用いるゲート配線が形成されたガラス基板（ゲート基板）を示す工程平面図である。 図８−２は、本発明の実施の形態に係るレーザアニール方法において、非晶質シリコン膜が全面に形成されたガラス基板（ゲート基板）を示す工程平面図である。 図８−３は、本発明の実施の形態に係るレーザアニール方法において、非晶質シリコン膜が全面に形成されたガラス基板（ゲート基板）における改質予定領域を示す工程平面図である。 図８−４は、本発明の実施の形態に係るレーザアニール方法において、第１照射工程を施した状態を示す工程平面図である。 図８−５は、本発明の実施の形態に係るレーザアニール方法において、第２照射工程を施した状態を示す工程平面図である。 図８−６は、本発明の実施の形態に係るレーザアニール方法において、第２照射工程の後に、基板全体に金属膜を蒸着した状態を示す工程平面図である。 図８−７は、本発明の実施の形態に係るレーザアニール方法において、金属膜をパターニングしてソース・ドレインを形成した状態を示す工程平面図である。 図９は、図８−７におけるＡ−Ｂ線で切断した断面を示すＡ−Ｂ断面図である。 図１０は、本発明の実施の形態に係るレーザアニール方法に用いるＭＬＡレーザアニール装置における結像光学系を示す説明図である。 図１１は、本発明の実施の形態に係るレーザアニール方法に用いるＭＬＡレーザアニール装置における結像光学系を示す説明図である。
以下に、本発明の実施の形態に係るレーザアニール方法および薄膜トランジスタの製造方法の詳細を図面に基づいて説明する。但し、図面は模式的なものであり、各部材の数、各部材の寸法、寸法の比率、形状などは現実のものと異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率や形状が異なる部分が含まれている。
本発明のレーザアニール方法では、非晶質シリコン膜の改質を行う改質予定領域にレーザ光を照射してこの改質予定領域を結晶化シリコン膜に改質させる場合に用いる。このレーザアニール方法は、改質予定領域の外側の前記非晶質シリコン膜に微結晶シリコンでなる種結晶領域を形成する第１のレーザ光の照射を行う第１照射工程と、種結晶領域を起点として、非晶質シリコン膜の表面に第２のレーザ光の照射を行って改質予定領域内の非晶質シリコン膜が結晶化シリコン膜になるように結晶成長させる第２照射工程と、を備える。
［実施の形態］
レーザアニール方法の説明に先駆けて、このレーザアニール方法でアニール処理を行う被処理基板の一例と、レーザアニール方法に用いるレーザアニール装置１０と、について説明する。
（被処理基板）
図２に示すように、被処理基板１は、ガラス基板２と、このガラス基板２の表面に配置された複数のゲート配線３と、ガラス基板２およびゲート配線３の上に形成されたゲート絶縁膜４と、このゲート絶縁膜４の上に全面に堆積された非晶質シリコン膜５と、を備える。なお、この被処理基板１は、ゲート基板ともいう。被処理基板１は、最終的に薄膜トランジスタ（ＴＦＴ）などが作り込まれたＴＦＴ基板となる。
本実施の形態では、被処理基板１は、レーザアニール処理において、ゲート配線３の長手方向に直交する方向に沿って搬送される。すなわち、このゲート配線３の長手方向は、図５から図７に示すように、搬送方向Ｔと直交する方向である。なお、図２に示したゲート配線３は、長手方向に沿って切断した状態を示す。図５から図７には、１本のゲート配線３を示すが、ガラス基板２には多数のゲート配線３が互いに平行をなして配置されている。また、被処理基板１には、所定の位置に図示しない複数のアライメントマークが設けられている。
図５から図７に示すように、ゲート配線３の上方に成膜された非晶質シリコン膜５には、矩形状の改質予定領域６が設定されている。この改質予定領域６は、最終的にはＴＦＴのチャネル半導体層領域となる。この改質予定領域６は、ゲート配線３の長手方向に沿って形成されるＴＦＴの数に応じて複数が設定されている。本実施の形態では、この改質予定領域６の幅寸法Ｗ（図５参照）は、ゲート配線３の幅と略同じ寸法に設定されている。
（レーザアニール装置の概略構成）
以下、図２から図４を用いて、本実施の形態に係るレーザアニール装置１０の概略構成を説明する。図２に示すように、レーザアニール装置１０は、基台１１と、レーザ光源部１２と、レーザビーム照射部１３と、制御部１４と、を備える。
本実施の形態では、アニール処理時にはレーザビーム照射部１３は移動せず、被処理基板１を移動させるようになっている。基台１１は、図示しない基板搬送手段を備えている。このレーザアニール装置１０においては、被処理基板１を基台１１の上に配置した状態で、図示しない基板搬送手段によって、搬送方向（スキャン方向）Ｔに向けて搬送する。図５から図７に示すように、この搬送方向Ｔは、ゲート配線３の長手方向と直交する方向である。
図２に示すように、レーザ光源部１２は、連続発振レーザ光（ＣＷレーザ光）を発振する光源としてのＣＷレーザ光源１５と、このＣＷレーザ光をＯＮ−ＯＦＦ変調して第１のレーザ光としてのＣＷレーザ変調光とするＯＮ−ＯＦＦ信号発生器１６と、これら連続発振レーザ光やＣＷレーザ変調光をレーザビーム照射部１３側へ向けて出射する光出射部１７と、を備える。このレーザ光源部１２は、第２のレーザ光としてのＣＷレーザ光と、ＣＷレーザ光源１５から出射されたＣＷレーザ光をＯＮ−ＯＦＦ変調した第１のレーザ光としてのＣＷレーザ変調光と、の２種類のレーザ光の出射ができるように設定されている。レーザ光源部１２では、光出射部１７から、レーザビーム照射部１３における後述するデジタルマイクロミラーデバイス１８側へ向けてレーザビームＬＢを出射する。
ＣＷレーザ光源１５としては、半導体レーザ、固体レーザ、液体レーザ、気体レーザなどの各種のレーザを用いることが可能である。
レーザビーム照射部１３は、図示しない支持フレームなどにより、基台１１の上方に配置されている。レーザビーム照射部１３は、空間光変調器としてのデジタルマイクロミラーデバイス（ＤＭＤ：Digital Micro-mirror Device, Texas Instruments 社の登録商標）１８と、ダンパ（アブソーバ）１９と、マイクロレンズアレイ２０と、投影レンズ２１と、を備える。
図２および図３に示すように、デジタルマイクロミラーデバイス（以下、ＤＭＤという）１８は、駆動基板（ＣＭＯＳ基板）２２と、多数のマイクロミラー（薄膜ミラー）２３（２３Ａ〜２３Ｆ：Ａ〜Ｆの列にそれぞれ６つの符号を付す）と、を備えている。本実施の形態では、説明の便宜上、マイクロミラー２３の数を３６として説明するが、実際の数はハイビジョンの画素数以上である。マイクロミラー２３は、一辺の長さが十数μm程度の正方形状に形成されている。駆動基板２２には、多数のピクセル領域がマトリクス状に配置され、個々のピクセル領域にはＣＭＯＳ ＳＲＡＭセルが構成されている。
マイクロミラー２３は、駆動基板２２の上にそれぞれのＣＭＯＳ ＳＲＡＭセルに対応して配置されている。マイクロミラー２３は、ＭＥＭＳ(Micro Electro Mechanical Systems)技術により設けられている。それぞれのマイクロミラー２３は、２つの位置に移動可能に設けられている。具体的には、基板面に対して例えば、＋１０度の角度と−１０度の角度をなす２つの位置に回転移動するようになっている。マイクロミラー２３は、ＣＭＯＳ ＳＲＡＭセル側からの出力データに対応して、上記２つの位置に変位するように駆動される。
図３に示すように、アレイを構成する多数のマイクロミラー２３には、レーザ光源部１２側からレーザビームＬＢが一括して入射するようになっている。そして、それぞれのマイクロミラー２３（２３Ａ〜２３Ｆ）は、上記の２つの位置に選択的に移動することにより、レーザビームＬＢの一部のレーザ光を２つの方向に反射するように設定されている。これら２つの方向のうちの一方の方向は、レーザビームＬＢの一部のレーザ光をダンパ１９に向かわせる方向であり、２つの方向のうちの他方の方向は、レーザビームＬＢの一部のレーザ光を被処理基板１の表面に向かわせる方向である。
図２においては、ＤＭＤ１８の所定の列におけるそれぞれのマイクロミラー（２３Ａ１，２３Ａ２，２３Ａ３，２３Ａ４，２３Ａ５，２３Ａ６）から反射されたレーザ光を６本のレーザビームＬＢｄ１，ＬＢｄ２，ＬＢｄ３，ＬＢｄ４，ＬＢｄ５，ＬＢｄ６で模式的に示している。本実施の形態では、マイクロミラー２３Ａ１，２３Ａ２，２３Ａ３，２３Ａ４，２３Ａ５，２３Ａ６を備える列を用いるが、他の列のマイクロミラー２３を用いてもよい。
ダンパ１９は、マイクロミラー２３がオフ状態（例えば、駆動基板２２に対する角度が−１０度の状態、非照射状態）のときに、オフ状態のマイクロミラー２３で反射されたレーザ光を受け入れる位置に配置されている。
マイクロレンズアレイ２０は、オン状態（例えば、駆動基板２２に対する角度が＋１０度の状態、照射状態）のマイクロミラー２３で反射されたレーザビームＬＢｄ（ＬＢｄ１〜ＬＢｄ６など）は投影レンズ２１に向けて集光し、投影レンズ２１は、導入されたレーザビームＬＢｄ（ＬＢｄ１〜ＬＢｄ６など）を被処理基板１の表面に結像させるように設定されている。
制御部１４は、基台１１に設けられた図示しない基板搬送手段と、レーザ光源部１２と、ＤＭＤ１８と、の制御を行う。具体的には、制御部１４は、図示しない基板搬送手段を駆動制御して被処理基板１を搬送方向Ｔへ向けて所定の速度で移動させるように設定されている。また、制御部１４は、図示しない位置検出手段から被処理基板１における改質予定領域６（図５から図７を参照）の位置情報が入力されるように設定されている。なお、位置検出手段は、被処理基板１に設けられた図示しないアライメントマークを検出し、その検出信号を制御部１４に出力する。
また、制御部１４は、レーザ光源部１２と、レーザビーム照射部１３と、を駆動制御して、被処理基板１に対して第１照射と第２照射とを行わせるように設定されている。
第１照射に際して、制御部１４は、レーザ光源部１２から第１のレーザ光としてのレーザ光を出射させる。本実施の形態においては、このレーザ光の出力は比較的低エネルギーに設定する。
第２照射に際しては、制御部１４は、レーザ光源部１２から第２のレーザ光としてのＣＷレーザ光を連続して出射させる。本実施の形態においては、ＣＷレーザ光の出力は比較的高く設定している。第１照射および第２照射を行わないときは、レーザ光源部１２をオフにするか、またはＤＭＤ１８における全てのマイクロミラー２３（２３Ａ〜２３Ｆ）を、レーザビームＬＢをダンパ１９に向けて反射させるオフ状態にするように設定されている。
制御部１４は、改質予定領域６の上記位置情報データに基づいて、改質予定領域６が基台１１に対して所定の位置に到達したときに、ＤＭＤ１８へ駆動信号を出力するように設定されている。上記駆動信号が入力されたＤＭＤ１８は、所定の列のマイクロミラー２３（例えば、２３Ａ１，２３Ａ２，２３Ａ３，２３Ａ４，２３Ａ５，２３Ａ６）をオン状態にするように制御される。
上記の複数のマイクロミラー２３がオン状態になると、レーザ光源部１２から出射されたレーザ光でなるレーザビームＬＢは、これらマイクロミラー２３（２３Ａ１，２３Ａ２，２３Ａ３，２３Ａ４，２３Ａ５，２３Ａ６）で反射されて被処理基板１の表面に入射する。
図５に示すように、それぞれのマイクロミラー２３から反射されたレーザビームＬＢｄ１，ＬＢｄ２，ＬＢｄ３，ＬＢｄ４，ＬＢｄ５，ＬＢｄ６は、ゲート配線３の側方の、改質予定領域６の外側（周縁部の外側）にビームスポットを投影する（第１照射）。非晶質シリコン膜５に対して第１照射を行うことによって、図５に示すように、改質予定領域６の所定位置に種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６などが形成できる。なお、本実施の形態においては、これら種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６などを形成するために、微結晶化する条件のエネルギー量および被処理基板１のスキャン速度に条件設定されている。
また、制御部１４は、上記位置情報に基づいて、レーザ光源部１２およびレーザビーム照射部１３を駆動制御して、改質予定領域６に対して第２照射を行うように設定されている。具体的には、上記の種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６などを起点として、第２のレーザ光としてのＣＷレーザ光のビームスポットを改質予定領域６側に位置する非晶質シリコン膜５の表面に投影させる。その後、ビームスポットの軌跡が改質予定領域６内を網羅して移動するように設定されている。なお、第２照射によってＣＷレーザ光のビームスポットが改質予定領域６を網羅するように移動させる方法については、後述するレーザアニール方法において説明する。
この第２照射によって、改質予定領域６内の非晶質シリコン膜５が結晶化シリコン膜としての疑似単結晶（以下、ラテラル結晶ともいう）シリコン膜５Ｂになるように条件設定されている。なお、この第２照射において、制御部１４は、ＣＷレーザ光源１５から発振されたＣＷレーザ光をＯＮ−ＯＦＦ信号発生器１６をＯＦＦ状態として光出射部１７から直接連続照射するように制御する。
図４は、非晶質シリコン膜５に対してレーザ光を照射したときに形成される結晶構造が成立する条件の領域を、照射するレーザ光のパワー密度条件と、非晶質シリコン膜（被処理基板）側のスキャン速度条件と、の観点から示すマップである。本実施の形態に係るレーザアニール装置１０は、図４に示すような内容のマップが格納された図示しない記憶手段を備える。制御部１４は、随時このマップを参照して、第１照射と第２照射を行う。
具体的には、制御部１４は、第１照射に際して、被処理基板１のスキャン速度およびレーザ光源部１２から出射するレーザ光ＰＬ（図５参照）のパワー密度が、図４に示すマップにおける微結晶領域の成立する条件になるように制御する。制御部１４は、第２照射に際して、被処理基板１のスキャン速度およびレーザ光源部１２から出射するＣＷレーザ光ＣＷＬ（図６参照）のパワー密度が、図４に示すマップにおけるラテラル結晶（疑似単結晶）領域の成立する条件になるように制御する。
以上、本実施の形態に係るレーザアニール方法で用いる被処理基板１およびレーザアニール装置１０について説明したが、以下に、これらを用いたレーザアニール方法および薄膜トランジスタの製造方法について説明する。
（レーザアニール方法および薄膜トランジスタの製造方法）
以下、本実施の形態に係るレーザアニール方法および薄膜トランジスタの製造方法を、図１のフローチャートを用いて説明する。なお、本実施の形態に係るレーザアニール方法は、薄膜トランジスタの製造方法に含めて説明する。本実施の形態に係るレーザアニール方法は、以下に説明する第１照射工程（ステップ４）と第２照射工程（ステップ５）とで構成されている（図１参照）。
まず、図８−１の工程平面図に示すように、ガラス基板２の上に複数のゲート配線３が平行をなすように形成する。その後、図２および図８−２に示すように、ゲート配線３が形成されたガラス基板２の全面に非晶質シリコン膜５を形成して被処理基板（ゲート基板）１を作製する（ステップ１）。
次に、被処理基板１を洗浄する（ステップ２）。洗浄した被処理基板１の非晶質シリコン膜５は、水素を含んでいるため、例えば、約４５０℃で数時間程度の脱水素処理を行う（ステップ３）。
図２に示すように、被処理基板１をレーザアニール装置１０の基台１１の上にセットして、搬送方向Ｔに沿って所定のスキャン速度で走行させる。
次に、第１照射工程を行う（ステップ４）。このステップ４において、制御部１４は、図８−３に示すように、改質予定領域６の位置情報に基づいて改質予定領域６が所定の位置に到達したときに、ＤＭＤ１８へ駆動信号を出力する。駆動信号に基づいて、上記駆動信号が入力されたＤＭＤ１８は、予め設定した列のマイクロミラー２３Ａ１，２３Ａ２，２３Ａ３，２３Ａ４，２３Ａ５，２３Ａ６をオン状態にする。
図５は、列をなす複数のマイクロミラー２３Ａ１，２３Ａ２，２３Ａ３，２３Ａ４，２３Ａ５，２３Ａ６のオン状態（オン状態のマイクロミラー２３には斜線を付す）を示す。この状態で、レーザ光源部１２から出射されたパルスレーザ光でなるレーザビームＬＢは、これらマイクロミラー２３Ａ１，２３Ａ２，２３Ａ３，２３Ａ４，２３Ａ５，２３Ａ６で反射されたレーザビームＬＢｄ１，ＬＢｄ２，ＬＢｄ３，ＬＢｄ４，ＬＢｄ５，ＬＢｄ６となる。これらレーザビームＬＢｄ１，ＬＢｄ２，ＬＢｄ３，ＬＢｄ４，ＬＢｄ５，ＬＢｄ６は、図５に示すレーザ光ＰＬであり改質予定領域６の一辺部（搬送方向Ｔの下流側の縁部）近傍に一列をなすように入射する。
この結果、図５および図８−４に示すように、改質予定領域６の外側の領域であって、この改質予定領域６における搬送方向Ｔの下流側端縁部に沿って、種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６が形成される。これら種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６は、非晶質シリコン膜５が微結晶シリコンに変化したものである。なお、これら種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６の表面は、凹凸構造を有する。
次に、第２照射工程を行う（ステップ５）。図６、図７、および図８−５は、第２照射工程を示している。上記第１照射工程の終了直後、制御部１４は、改質予定領域６の位置情報に基づいて、レーザ光源部１２およびレーザビーム照射部１３を駆動制御して、改質予定領域６に対して第２照射を開始する。
図６に示すように、この第２照射工程は、上記の種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６を起点として、第２のレーザ光としてのＣＷレーザ光ＣＷＬのビームスポットを非晶質シリコン膜５の表面に投影させてアニールを行う。図６および図７は、第２照射にも用いる複数のマイクロミラー２３Ａ１，２３Ａ２，２３Ａ３，２３Ａ４，２３Ａ５，２３Ａ６のオン状態（オン状態のマイクロミラー２３には格子状の斜線を付す）を示す。このとき、種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６を構成する微結晶シリコンが種結晶として機能して、非晶質シリコン膜５が疑似単結晶（ラテラル結晶）化することを促進させて良質な疑似単結晶シリコン膜５Ｂが形成できる。
図７に示すように、それぞれのＣＷレーザ光ＣＷＬのビームスポットの軌跡が改質予定領域６の搬送方向Ｔの上流側の縁部（一辺）まで到達するまで第２照射を行う。この結果、図７および図８−５に示すように、改質予定領域６の全体に疑似単結晶シリコン膜５Ｂを成長させることができる。
上記ステップ４およびステップ５を経て形成された疑似単結晶シリコン膜５Ｂは、種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６を起点として、改質予定領域６の全体に疑似単結晶シリコン膜５Ｂでなるラテラル結晶膜が均一に形成される。疑似単結晶シリコン膜５Ｂは、移動度（電子移動度）が大きく高移動度のＴＦＴの作製に適する。
なお、図５から図７に示すように、このレーザアニール方法では、種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６同士が間隔を置くように設定することにより、疑似単結晶シリコン膜５Ｂがゲート配線３の幅方向に成長し易くなる。
次に、図８−６に示すように、ステップ５を経て疑似単結晶シリコン膜５Ｂが形成された後、基板全面に金属膜７を、例えば、蒸着法にて形成する（ステップ６）。なお、この金属膜７の材料は、例えば、アルミニウム（Ａｌ）合金などである。
その後、金属膜７の上に、フォトリソグラフィー技術を用いて図示しないエッチング用マスクを形成する（ステップ７）。このエッチング用マスクは、金属膜７をソース・ドレイン電極に形成するためのレジストマスクである。
次に、図示しないエッチング用マスクを用いて、例えば、エッチャントとして混酸系のエッチング液を用いたウェットエッチングを行って、エッチング用マスクから露出する金属膜と、種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６を含む非晶質シリコン膜５の露出する領域を除去する（ステップ８）。
ステップ８を行った結果、図８−７に示すように、金属膜７は、ソース電極７Ｓとドレイン電極７Ｄとソースライン７ＳＬなどに加工される。また、金属膜７のエッチングに続いて露出する、種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６を含む非晶質シリコン膜５も、エッチングされる。その結果、図８−７および図９に示すように、その領域の非晶質シリコン膜５が除去されて下地のゲート絶縁膜４が露出する。このようにして、ＴＦＴ８の製造が完了する。
本実施の形態に係る薄膜トランジスタの製造方法では、種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６を改質予定領域６の外側に形成するため、チャネル半導体層領域となる改質予定領域６内に疑似単結晶シリコン膜５Ｂのみを形成でき、ＴＦＴの性能を高めることができる。
本実施の形態に係る薄膜トランジスタの製造方法では、疑似単結晶シリコン膜（多結晶シリコン膜を種結晶領域から成長させることも可能）を必要な領域に選択的に形成でき、凹凸構造を有する種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６は、後の金属膜７のエッチング工程で削除できる。このため、種結晶領域５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６を除去するための工程を特別に行う必要がない。
特に、本実施の形態に係る薄膜トランジスタの製造方法では、レーザ光ＰＬとして、ＣＷレーザ光ＣＷＬをＯＮ−ＯＦＦ信号発生器１６でＯＮ−ＯＦＦ変調して用いるため、１つのレーザ光源部１２において、レーザ光ＰＬとＣＷレーザ光ＣＷＬとを実現でき、第１照射工程と第２照射工程とを１つの装置で円滑に行えるという効果がある。
本実施の形態に係る薄膜トランジスタの製造方法によれば、改質予定領域６がＴＦＴのチャネル半導体層領域であるため、第２照射を経て形成された疑似単結晶シリコン膜５Ｂをそのままチャネル半導体層領域として用いることができる。したがって、本実施の形態によれば、チャネル半導体層領域を形成するための、フォトリソグラフィー工程やウェットエッチング工程などのパターニング工程、パターニング工程後のリンス・洗浄工程などが不要となり、ＴＦＴ基板の製造プロセスを大幅に削減できる。
本実施の形態に係る薄膜トランジスタの製造方法では、空間光変調器としてＤＭＤ１８を用いることにより、マイクロミラー２３のオン・オフ動作だけで、レーザビームを改質予定領域６の幅方向に対して漸次連続するようにアニールを進行させることができる。このため、被処理基板１を幅方向に移動させたり、レーザビーム照射部１３を被処理基板１の幅方向に移動させたりする必要がない。
（レーザアニール方法に用いる他のレーザアニール装置）
図１０および図１１は、本発明の実施の形態に係るレーザアニール方法に用いることができるＭＬＡレーザアニール装置の結像光学系を示す。なお、このＭＬＡレーザアニール装置の他の構成は、上記したレーザアニール装置１０と同様であるため、その説明を省略する。
このＭＬＡレーザアニール装置においては、図２に示すレーザ光源部１２側から出射されたパルスレーザ光でなるレーザビームＬＢがミラー２５で反射され、マスク２６を介してマイクロレンズアレイ２０の対応レンズの真下に改質予定領域６が到達したときに、レーザビームＬＢ２を改質予定領域６に照射するように設定されている。このＭＬＡレーザアニール装置では、本実施の形態におけるレーザアニール方法のステップ４で行う改質予定領域６の外側に種結晶領域を形成する第１照射工程に用いる。
このようなＭＬＡレーザアニール装置では、マイクロレンズアレイ２０を移動することにより、レーザ光の照射位置精度を向上することができる。
［その他の実施の形態］
以上、実施の形態について説明したが、この実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
例えば、上記の実施の形態では、ＤＭＤ１８を用いたが、空間光変調器としては、光シャッタ機能を有する液晶セル、グレーティングライトバルブ（ＧＬＶ：Grating Light Valve、シリコン・ライト・マシンズ社の登録商標）、薄膜マイクロミラーアレイ（ＴＭＡ：Thin-film Micro mirror Array）などを用いることも可能である。
上記の実施の形態では、空間光変調器としてＤＭＤ１８を用いたが、空間光変調器を用いずにレーザビームを移動させる他のビーム移動手段を用いる構成としてもよい。
上記の第１の実施の形態では、ＯＮ−ＯＦＦ信号発生器１６を用いて、レーザ光ＰＬを発生させたが、マイクロミラー２３を高速で振動させてパルス幅変調することにより、第１照射工程に適した低エネルギー密度にしてもよい。
上記の実施の形態では、結晶化シリコン膜として、疑似単結晶シリコン膜５Ｂを形成したが、種結晶領域から多結晶シリコン膜を成長させる構成としても勿論よい。この場合も、種結晶領域を起点として、良質な多結晶シリコン膜を形成することが可能となる。なお、多結晶シリコン膜を形成させるための第２のレーザ光としては、ＥＬＡ装置から発振させるエキシマレーザ光を用いることも可能である。
上記の実施の形態では、ＴＦＴの構造として、ガラス基板２の上にゲート配線３がガラス基板２上に形成された所謂ボトムゲートタイプの構造であるが、所謂トップゲートタイプのＴＦＴの製造にも適用することが可能である。
ＣＷＬ ＣＷレーザ光
ＬＢ レーザビーム
ＰＬ レーザ光
Ｔ 搬送方向
Ｗ 幅寸法
１ 被処理基板
２ ガラス基板
３ ゲート配線
４ ゲート絶縁膜
５ 非晶質シリコン膜
５Ａ１，５Ａ２，５Ａ３，５Ａ４，５Ａ５，５Ａ６ 種結晶領域
５Ｂ 疑似単結晶シリコン（結晶化シリコン）膜
６ 改質予定領域
７ 金属膜
８ 薄膜トランジスタ（ＴＦＴ）
１０ レーザアニール装置
１１ 基台
１２ レーザ光源部
１３ レーザビーム照射部
１４ 制御部
１５ ＣＷレーザ光源
１６ ＯＮ−ＯＦＦ信号発生器
１７ 光出射部
１８ デジタルマイクロミラーデバイス（ＤＭＤ、空間光変調器）
１９ ダンパ
２０ マイクロレンズアレイ
２１ 投影レンズ
２２ 駆動基板
２３Ａ１〜６ マイクロミラー
２５ミラー
２６ マスク

Claims (15)

  1. 非晶質シリコン膜の改質を行う改質予定領域にレーザ光を照射して前記改質予定領域を結晶化シリコン膜に改質させるレーザアニール方法であって、
    前記改質予定領域の外側の前記非晶質シリコン膜に微結晶シリコンでなる種結晶領域を形成する第１のレーザ光の照射を行う第１照射工程と、
    前記種結晶領域を起点として、前記非晶質シリコン膜の表面に第２のレーザ光の照射を行って前記改質予定領域内の前記非晶質シリコン膜が前記結晶化シリコン膜になるように結晶成長させる第２照射工程と、
    を備えるレーザアニール方法。
  2. 前記非晶質シリコン膜は、表面にゲート配線が形成された基板の上に、ゲート絶縁膜を介して成膜されており、
    前記改質予定領域は、前記ゲート配線に重なる領域に形成された前記非晶質シリコン膜に設定された薄膜トランジスタのチャネル半導体層となる領域であり、
    前記種結晶領域は、前記ゲート配線の長手方向に直交する方向の外側に配置される
    請求項１に記載のレーザアニール方法。
  3. 前記第１照射工程の前記第１のレーザ光の照射における照射エネルギー量は、前記非晶質シリコン膜が種結晶として微結晶化する条件に設定し、
    前記第２照射工程の前記第２のレーザ光の照射は、連続発振レーザ光を用いて連続照射する
    請求項１または請求項２に記載のレーザアニール方法。
  4. 前記第１のレーザ光は、前記第２照射工程で用いる前記連続発振レーザ光をＯＮ−ＯＦＦ変調して照射する
    請求項３に記載のレーザアニール方法。
  5. 前記第１照射工程と前記第２照射工程は、レーザ光を選択的に反射させてレーザビームを前記改質予定領域内へ選択的に照射させる空間光変調器と、を用いて行う
    請求項１から請求項４のいずれか一項に記載のレーザアニール方法。
  6. 前記空間光変調器は、多数のマイクロミラーがマトリクス状に配置され、該マイクロミラーのそれぞれが個別に、前記非晶質シリコン膜の表面へのレーザビームの照射状態と非照射状態とに切り換え可能に選択駆動される
    請求項５に記載のレーザアニール方法。
  7. 前記第１照射工程は、複数のマイクロレンズがマトリクス状に配置されたマイクロレンズアレイを用いて前記改質予定領域の外側へ複数のレーザパルスビームを照射し、
    前記第２照射工程は、前記マイクロレンズアレイを用いて前記改質予定領域へ複数の前記連続発振レーザ光のレーザビームを照射する
    請求項１から請求項４のいずれか一項に記載のレーザアニール方法。
  8. 前記結晶化シリコン膜は、多結晶シリコン膜、疑似単結晶シリコン膜から選ばれる
    請求項１から請求項７のいずれか一項に記載のレーザアニール方法。
  9. 基板上に、順次、ゲート配線と、ゲート絶縁膜と、非晶質シリコン膜と、が形成されてなるゲート基板における、前記非晶質シリコン膜に設定したチャネル半導体層となる改質予定領域の外側で、かつ前記ゲート配線に対して当該ゲート配線の長手方向に直交する方向の外側に、第１のレーザ光の照射を行って微結晶シリコンでなる種結晶領域を形成する第１照射工程と、
    前記種結晶領域を起点として、前記非晶質シリコン膜の表面に第２のレーザ光の照射を行って前記改質予定領域内の前記非晶質シリコン膜が結晶化シリコン膜になるように結晶成長させる第２照射工程と、
    前記第２照射工程が施された前記非晶質シリコン膜の上に全面に金属膜を成膜する工程と、
    前記金属膜上にソース配線およびドレイン配線となる領域のエッチング用マスクをパターニングする工程と、
    前記エッチング用マスクを用いてエッチングを行って、前記エッチング用マスクで覆われずに露出する前記金属膜と、前記金属膜のエッチング後に露出する前記種結晶領域を含む非晶質シリコン膜と、を除去する
    薄膜トランジスタの製造方法。
  10. 前記第１照射工程の前記第１のレーザ光の照射における照射エネルギー量は、前記非晶質シリコン膜が種結晶として微結晶化する条件に設定し、
    前記第２照射工程の前記第２のレーザ光の照射は、連続発振レーザ光を用いて連続照射する
    請求項９に記載の薄膜トランジスタの製造方法。
  11. 前記第１のレーザ光は、前記第２照射工程で用いる前記連続発振レーザ光をＯＮ−ＯＦＦ変調して照射する
    請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記第１照射工程と前記第２照射工程は、レーザ光を選択的に反射させてレーザビームを前記改質予定領域内へ選択的に照射させる空間光変調器と、を用いて行う
    請求項９から請求項１１のいずれか一項に記載の薄膜トランジスタの製造方法。
  13. 前記空間光変調器は、多数のマイクロミラーがマトリクス状に配置され、該マイクロミラーのそれぞれが個別に、前記非晶質シリコン膜の表面へのレーザビームの照射状態と非照射状態とに切り換え可能に選択駆動される
    請求項１２に記載の薄膜トランジスタの製造方法。
  14. 前記第１照射工程は、複数のマイクロレンズがマトリクス状に配置されたマイクロレンズアレイを用いて前記改質予定領域の外側へ複数のレーザ変調ビームを照射し、
    前記第２照射工程は、前記マイクロレンズアレイを用いて前記改質予定領域へ複数の前記連続発振レーザ光のレーザビームを照射する
    請求項９から請求項１１のいずれか一項に記載の薄膜トランジスタの製造方法。
  15. 前記結晶化シリコン膜は、多結晶シリコン膜、疑似単結晶シリコン膜から選ばれる
    請求項９から請求項１４のいずれか一項に記載の薄膜トランジスタの製造方法。
JP2018236398A 2018-12-18 2018-12-18 レーザアニール方法および薄膜トランジスタの製造方法 Pending JP2020098867A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018236398A JP2020098867A (ja) 2018-12-18 2018-12-18 レーザアニール方法および薄膜トランジスタの製造方法
KR1020217008104A KR20210103457A (ko) 2018-12-18 2019-12-03 레이저 어닐 방법 및 박막 트랜지스터의 제조 방법
CN201980076602.6A CN113169050A (zh) 2018-12-18 2019-12-03 激光退火方法及薄膜晶体管的制造方法
PCT/JP2019/047135 WO2020129600A1 (ja) 2018-12-18 2019-12-03 レーザアニール方法および薄膜トランジスタの製造方法
TW108145262A TW202036679A (zh) 2018-12-18 2019-12-11 雷射退火方法及薄膜電晶體的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018236398A JP2020098867A (ja) 2018-12-18 2018-12-18 レーザアニール方法および薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2020098867A true JP2020098867A (ja) 2020-06-25

Family

ID=71101443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018236398A Pending JP2020098867A (ja) 2018-12-18 2018-12-18 レーザアニール方法および薄膜トランジスタの製造方法

Country Status (5)

Country Link
JP (1) JP2020098867A (ja)
KR (1) KR20210103457A (ja)
CN (1) CN113169050A (ja)
TW (1) TW202036679A (ja)
WO (1) WO2020129600A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113634900A (zh) * 2021-07-21 2021-11-12 上海理工大学 一种使用增材制造技术制备镍基合金定向双晶的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276617A (ja) * 1988-04-27 1989-11-07 Seiko Epson Corp 半導体装置の製造方法
JP3942878B2 (ja) * 2001-11-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3847172B2 (ja) * 2002-01-18 2006-11-15 住友重機械工業株式会社 結晶成長方法及びレーザアニール装置
JP2004342875A (ja) * 2003-05-16 2004-12-02 Fuji Photo Film Co Ltd レーザアニール装置
JP4092414B2 (ja) * 2004-11-29 2008-05-28 住友重機械工業株式会社 レーザアニール方法
KR101266273B1 (ko) * 2006-06-30 2013-05-22 엘지디스플레이 주식회사 액정표시소자의 제조방법
JP5471046B2 (ja) 2009-06-03 2014-04-16 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113634900A (zh) * 2021-07-21 2021-11-12 上海理工大学 一种使用增材制造技术制备镍基合金定向双晶的方法

Also Published As

Publication number Publication date
KR20210103457A (ko) 2021-08-23
CN113169050A (zh) 2021-07-23
WO2020129600A1 (ja) 2020-06-25
TW202036679A (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
JP2004311935A (ja) 単結晶シリコン膜の製造方法
KR20060050318A (ko) 열처리에 의해 얼라인먼트 마크를 형성한 반도체박막을가지는 반도체장치, 반도체박막의 결정화방법, 및반도체박막의 결정화장치
JP6623078B2 (ja) レーザアニール方法及びレーザアニール装置
JP5800292B2 (ja) レーザ処理装置
JP2003257855A (ja) 半導体薄膜の形成方法および半導体薄膜の形成装置
WO2020129600A1 (ja) レーザアニール方法および薄膜トランジスタの製造方法
WO2017067336A1 (zh) 阵列基板及其制作方法、显示面板、显示装置
JP7154592B2 (ja) レーザアニール方法およびレーザアニール装置
JP2010034366A (ja) 半導体処理装置および半導体処理方法
JP2006504262A (ja) 多結晶化方法、多結晶シリコン薄膜トランジスタの製造方法、及びそのためのレーザー照射装置
WO2020129562A1 (ja) レーザアニール装置
TWI574307B (zh) 利用順序橫向固化方法之結晶設備
WO2020129601A1 (ja) レーザアニール方法およびレーザアニール装置
JP4763983B2 (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
JP2007281465A (ja) 多結晶膜の形成方法
JP2007208174A (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
JP7203417B2 (ja) レーザアニール方法、レーザアニール装置、およびｔｆｔ基板
JP7161758B2 (ja) レーザアニール装置
JP2005276996A (ja) 平面表示装置の製造方法
JP2005197657A (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
JP2006054223A (ja) 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置
WO2019107108A1 (ja) レーザ照射装置、レーザ照射方法及び投影マスク
US20080044975A1 (en) Thin-film transistor, method for manufacturing thin-film transistor, and display using thin-film transistors
JP4377442B2 (ja) 半導体薄膜の形成方法、半導体薄膜の形成装置、結晶化方法および結晶化装置
JP2007299911A (ja) 半導体膜の製造方法