Nothing Special   »   [go: up one dir, main page]

JP2019523432A - 画素配列構造、表示基板、表示装置及びその製造方法 - Google Patents

画素配列構造、表示基板、表示装置及びその製造方法 Download PDF

Info

Publication number
JP2019523432A
JP2019523432A JP2017544608A JP2017544608A JP2019523432A JP 2019523432 A JP2019523432 A JP 2019523432A JP 2017544608 A JP2017544608 A JP 2017544608A JP 2017544608 A JP2017544608 A JP 2017544608A JP 2019523432 A JP2019523432 A JP 2019523432A
Authority
JP
Japan
Prior art keywords
pixel
sub
subpixel
adjacent
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017544608A
Other languages
English (en)
Other versions
JP6851975B2 (ja
Inventor
シャオダン・ジン
ルジアン・ファンフ
イナン・リャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2019523432A publication Critical patent/JP2019523432A/ja
Application granted granted Critical
Publication of JP6851975B2 publication Critical patent/JP6851975B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0452Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示デバイスのための画素配列構造である。この画素配列構造は、第1画素及び第2画素を含んでもよい。第1画素及び第2画素は、行方向及び列方向に交互に配置される。第1画素及び第2画素は、各々第1サブ画素、第2サブ画素及び第3サブ画素を含む。第1画素における第1サブ画素、第2サブ画素及び第3サブ画素は、三角分布をなす。第2画素における第1サブ画素、第2サブ画素及び第3サブ画素は、第1画素における三角分布を転倒させた三角分布をなす。第1画素及び第2画素の各々における第2サブ画素及び第3サブ画素は、略同一行に位置する。

Description

(関連出願の相互参照)
本出願は、2016年7月22日に提出した中国特許出願番号201610585894.4の優先権を主張し、その内容が全て本出願に援用される。
本発明は表示技術に関し、特に、画素配列構造、表示基板、表示デバイス及びその製造方法に関する。
表示デバイスに対しての高いディスプレイ解像度の要求によって、表示デバイスの製造難度及びコストが高くなっている。特に、現在のAMOLED(アクティブマトリクス式有機発光ダイオード)領域では、FMM(ファイン・メタル・マスク)技術における制限のために、PPI(ピクセル・パー・インチ、画素密度)の高い表示デバイスを製造するのが困難となっている。
ストライプRGBサブ画素(ストライプRGB)からなる画素では、ストライプサブ画素の方向に対し垂直方向の一画素ピッチ内に3つのサブ画素RGBが配置される。このため、画素密度が300ppiを超えると、現在のFMM処理が所望の画素密度を実現するのは非常に難しい。
それ故、本開示の一実施例は画素配列構造に関するものである。画素配列構造は、第1画素及び第2画素を含む。第1画素は、第1の側及び第1の側の反対側である第3の側を有する。第2画素は、第1の側及び第1の側の反対側である第3の側を有する。第1画素及び第2画素は、行方向及び列方向に交互に配置される。第1画素及び第2画素は、各々第1サブ画素、第2サブ画素及び第3サブ画素を含む。第1画素における第1サブ画素、第2サブ画素及び第3サブ画素は三角分布をなす。第2画素における第1サブ画素、第2サブ画素及び第3サブ画素は、第1画素における三角分布を転倒させた三角分布をなす。第1画素及び第2画素の各々における第2サブ画素及び第3サブ画素は、略同一行に位置する。一実施例において、第1画素及び第2画素の各々における第2サブ画素及び第3サブ画素は、同一行に位置する。
第1画素及び第2画素の各々における第1サブ画素は、画素の中心領域に配置されてもよい。第1画素及び第2画素の各々における第1サブ画素は、緑サブ画素であってもよい。第1画素及び第2画素の各々における第2サブ画素及び第3サブ画素は、画素の縁部領域に位置してもよい。第1画素において、第1サブ画素の反対側に設けられる第2サブ画素の縁部及び第1サブ画素の反対側に設けられる第3サブ画素の縁部は、第1画素の第1の側と極めて近接して配置されてもよい。行方向において第1画素に隣接する第2画素では、第1サブ画素の反対側に設けられる第2サブ画素の縁部、及び第1サブ画素の反対側に設けられる第3サブ画素の縁部は、第2画素の第3の側と極めて近接して配置されてもよい。第1画素の第1の側及び第2画素の第3の側は、第1画素及び第2画素の第1サブ画素の相対する両側にそれぞれ位置してもよい。第1画素において、第1サブ画素は第3の側と第2及び第3サブ画素との間の領域に配置されてもよい。第2画素において、第1サブ画素は第1の側と第2及び第3サブ画素との間の領域に配置される。一実施形態では、第1画素において、第1サブ画素の反対側に設けられる第2サブ画素の縁部、及び第1サブ画素の反対側に設けられる第3サブ画素の縁部は、第1の側と重なる。第2画素において、第1サブ画素の反対側に設けられる第2サブ画素の縁部、及び第1サブ画素の反対側に設けられる第3サブ画素の縁部は、第3の側と重なる。
第1画素において、第1サブ画素の中心から第3の側までの垂直距離は、第1サブ画素の中心から第1の側までの垂直距離より小さくてもよい。第2画素において、第1サブ画素の中心から第1の側までの垂直距離は、第1サブ画素の中心から第3の側までの垂直距離より小さくてもよい。
第1画素及び第2画素の各々において、第2サブ画素及び第3サブ画素に隣接する第1サブ画素の縁部は、第2直線と極めて近接して配置されてもよい。第2直線は、行方向に対して平行であり、第1の側及び第3の側までの垂直距離が等しい線である。一実施形態では、第2サブ画素及び第3サブ画素に隣接する第1サブ画素の縁部は第2直線と重なる。
同一画素における第1サブ画素、第2サブ画素及び第3サブ画素は、二等辺三角分布をなしてもよい。第1画素と第2画素は各々長方形又は正方形の画素であってもよい。第1画素及び第2画素の各々において、第2サブ画素及び第3サブ画素は行方向において長方形又は正方形の画素の2つの角部付近に位置し、第2サブ画素の2つの隣接する垂直縁部及び第3サブ画素の2つの隣接する垂直縁部は長方形又は正方形の画素の2つの隣接する垂直縁部とそれぞれ極めて近接して配置されてもよい。一実施形態では、第2サブ画素の2つの隣接する垂直縁部及び第3サブ画素の2つの隣接する垂直縁部は、長方形又は正方形の画素の2つの隣接する垂直縁部とそれぞれ重なってもよい。
第1サブ画素は第2サブ画素と第3サブ画素との垂直二等分線上に位置してもよい。一実施形態では、第1サブ画素の中心は第2サブ画素と第3サブ画素との垂直二等分線上に位置する。第1サブ画素、第2サブ画素及び第3サブ画素は各々長方形又は正方形のサブ画素であってもよい。
列方向に互いに隣接する第1画素と第2画素とは鏡面対称であってもよい。第1画素における第2サブ画素及び第3サブ画素は、第1画素に隣接する第2画素内の第2サブ画素及び第3サブ画素とそれぞれ列方向において隣接する。一実施形態においては、隣接する第2サブ画素又は隣接する第3サブ画素の少なくとも一対が統合されてもよい。
本開示の別の実施例は、本開示の一実施形態による画素配列構造を含む表示基板に関するものである。表示基板はOLED表示基板であってもよい。
本開示の別の実施例は、本開示の一実施形態による表示基板を含む表示デバイスに関するものである。
本開示の別の実施例は、本開示の一実施形態による表示基板の形成工程を含む、表示基板の製造方法に関するものである。表示基板はOLED表示基板であってもよい。この方法は、FMMマスク板を用いて蒸着技術によりOLED表示基板のサブ画素を形成する工程を含んでもよい。FMMマスク板は少なくともひとつの第1開口を含んでもよい。第1開口は同一色の少なくとも2つの隣接するサブ画素に対応してもよい。
本開示の別の実施例は、本開示の一実施形態による表示基板の形成に用いるFMMマスク板に関するものである。FMMマスク板は少なくともひとつの第1開口を含んでもよい。第1開口は同一色の少なくとも2つの隣接するサブ画素に対応してもよい。
本発明の主題は、本明細書の結論部分における請求項で具体的に記載され、明確に請求した。本発明の上記及び他の目的、特徴及び利点は、添付図面とともに以下の記載を参照することにより明らかとなる。
一実施形態の画素配列構造を示す概略図である。 一実施形態の画素配列構造を示す概略図である。 一実施形態の画素配列構造を示す概略図である。 一実施形態の画素配列構造を示す概略図である。
本発明の実施形態を参照しつつ、本開示について説明する。本発明の説明全体を通して、図1〜3を参照する。図を参照する際には、全図を通して同様の構造及びエレメントには同一の符号を付してある。
別途定義しない限り、本明細書で使用される技術用語又は科学用語は、本発明が属する領域の当業者によって一般的に理解される意味と同一の意味を有する。本明細書及び請求項で使用される「第1」、「第2」等の用語は、順番、数量又は重要性を暗示すものではなく、異なる部品を区別するためのものに過ぎない。同様に、「1つ」等の用語は、数的限界を示すものではなく、少なくとも1つあることを意味する。「結ぶ」等の用語は、直接又は間接を問わず、物理的又は機械的な結びつきに限定されない。「上部」、「底部」、「左」、「右」等の用語は、相対的な位置関係を示すに過ぎない。記載された対象物の絶対位置に変更があると、それにあわせて相対位置関係にも変更が生じる。
図1は、本開示のいくつかの実施形態による画素配列構造を示す概略図である。画素配列構造は、複数の第1画素10Aと、複数の第2画素10Bと、を含む。第1画素10A及び第2画素10Bは、行方向及び列方向に交互に配置される。第1画素10Aを取り囲む画素はすべて第2画素であり、第2画素10Bを取り囲む画素はすべて第1画素である。即ち、縁部にある画素を除き、第1画素は各々第2画素に取り囲まれ、第2画素は各々第1画素に取り囲まれる。第1画素は、第1の側31と、第2の側32と、第1の側31の反対側である第3の側33と、第2の側32の反対側である第4の側34と、を有する。第2画素は、第1の側41と、第2の側42と、第1の側41の反対側である第3の側43と、第2の側42の反対側である第4の側44と、を有する。第1画素10A及び第2画素10Bは、各々第1サブ画素11と、第2サブ画素12と、第3サブ画素13と、を含む。
一実施形態では、第1画素10Aにおける第1サブ画素11、第2サブ画素12及び第3サブ画素13は、三角分布をなす。第2画素10Bにおける第1サブ画素11、第2サブ画素12及び第3サブ画素13は、第1画素における三角分布を転倒させた三角分布をなす。第1画素及び第2画素の各々における第2サブ画素及び第3サブ画素は、略同一行に位置する。「略同一行に位置する」とは、第2サブ画素及び第3サブ画素の中心と行方向とを結ぶ線の間で形成される鋭角が5度未満であることを意味する。
一実施形態では、第1画素における第1サブ画素は第1画素の中心領域に位置する。第2画素における第1サブ画素は第2画素の中心領域に位置する。「中心領域」とは、第1画素又は第2画素の中心が第1画素又は第2画素の第1サブ画素の一部にそれぞれ位置することを意味する。
一実施形態では、第1サブ画素は緑サブ画素である。
一実施形態では、第1画素及び第2画素の各々における第2サブ画素及び第3サブ画素は、画素の縁部領域に位置する。
一実施形態では、第1画素において、第2サブ画素12の縁部と、第1サブ画素11の反対側に設けられる第3サブ画素13の縁部とは、第1画素10Aの第1の側31と極めて近接して配置される。ここで「極めて近接して配置される」とは、第2サブ画素の中心から第1の側31までの垂直距離が第2サブ画素の垂直側の長さより小さく、第3サブ画素の中心から第1の側までの垂直距離が第3サブ画素の垂直側の長さより小さいことを意味する。
行方向において第1画素に隣接する第2画素では、第2サブ画素12の縁部と、第1サブ画素11の反対側に設けられる第3サブ画素13の縁部とは、第2画素10Bの第3の側43と極めて近接して配置される。ここで「極めて近接して配置される」とは、第2サブ画素の中心から第3の側43までの垂直距離が第2サブ画素の垂直側の長さより小さく、第3サブ画素の中心から第3の側43までの垂直距離が第3サブ画素の垂直側の長さより小さいことを意味する。
第1画素10Aの第1の側31及び第2画素10Bの第3の側43は、第1画素10A及び第2画素10Bの第1サブ画素の相対する両側にそれぞれ配置される。第1画素10Aにおいて、第1サブ画素は第3の側33と第2及び第3サブ画素との間の領域に配置される。第2画素において、第1サブ画素は第1の側41と第2及び第3サブ画素の間の領域に設けられる。
一実施形態では、第1画素において、第1サブ画素の反対側に設けられる第2サブ画素の縁部及び第3サブ画素の縁部は、第1の側31と重なる。第2画素において、第2サブ画素の縁部及び第3サブ画素の縁部は、第3の側43と重なる。
一実施形態では、第1画素10Aにおいて、第1サブ画素の中心から第3の側33までの垂直距離が第1サブ画素の中心から第1の側31までの垂直距離より小さい。第2画素において、第1サブ画素の中心から第1の側41までの垂直距離が第1サブ画素の中心から第3の側43までの垂直距離より小さい。
一実施形態では、第1画素及び第2画素の各々において、第2サブ画素及び第3サブ画素に隣接する第1サブ画素の縁部が第2直線22と極めて近接して配置され、第2直線22は、行方向に平行であり、第1の側及び第3の側までの垂直距離が等しい。ここで「極めて近接して配置される」とは、第1サブ画素の中心から第2直線22までの垂直距離が第1サブ画素の垂直側の長さより小さいことを意味する。
一実施形態では、第2サブ画素及び第3サブ画素に隣接する第1サブ画素の縁部は第2直線22と重なる。
一実施形態では、同一画素における第1サブ画素、第2サブ画素及び第3サブ画素は、二等辺三角分布をなす。第1画素と第2画素は各々長方形又は正方形の画素であってもよい。
一実施形態では、第1画素及び第2画素の各々において、第2サブ画素及び第3サブ画素は行方向において長方形又は正方形の画素の2つの角部付近に位置し、第2サブ画素の2つの隣接する垂直縁部及び第3サブ画素の2つの隣接する垂直縁部が長方形又は正方形の画素の2つの隣接する垂直縁部とそれぞれ極めて近接して配置される。ここで「極めて近接して配置される」とは、サブ画素の中心から画素の一側までの垂直距離が、画素の前記側に垂直なサブ画素の垂直側の長さより小さいことを意味する。
一実施形態では、第2サブ画素の2つの隣接する垂直縁部及び第3サブ画素の2つの隣接する垂直縁部は、長方形又は正方形の画素の2つの隣接する垂直縁部とそれぞれ重なる。
一実施形態では、第1画素及び第2画素の各々において、第1サブ画素は、第2サブ画素と第3サブ画素との垂直二等分線上に位置する。別の実施例において、第1画素及び第2画素の各々において、第1サブ画素の中心は第2サブ画素と第3サブ画素との垂直二等分線上に位置する。
一実施形態では、第1画素における第2サブ画素及び第3画素は、第1画素に隣接する第2画素における第2サブ画素及び第3画素と列方向に隣接する。
一実施形態では、図1に示すように、行方向において、色の異なる3つのサブ画素が同一行の2つの隣接する画素のピッチ内に配置される。列方向において、同一色の2つのサブ画素が同一列の2つの隣接する画素のピッチ内に配置される。この実施形態は、行方向において2つの隣接する画素のピッチ内に6つのサブ画素が配置され、列方向における2つの隣接する画素のピッチ内に2つのサブ画素が配置される従来技術と比較して、サブ画素の数が大幅に減らされるため、画素の製造における難度が軽減され、PPIの高い(例えば、解像度500ppi以上)表示デバイスの製造が可能となる。
一実施形態においては、同一列に、同一色の2つのサブ画素のみ含まれ、2つのサブ画素は互いに隣接する(図1に示す同一の楕円形の点線に囲まれた2つのサブ画素を参照)。いくつかの実施形態におけるサブ画素を形成するための蒸着処理では、同じ数の画素の画素ピッチにおけるサブ画素の数が減少する。同一の楕円形の点線に囲まれた2つの隣接するサブ画素は、ひとつのFMM開口蒸着により形成することができる。それ故、FMMの開口の数(密度)を効果的に低減することで、高解像度AMOLEDにおけるFMM技術の限界をブレークスルーし、AMOLEDにおいて300ppi以上の解像度を実現できる。
一実施形態では、画素配列構造における画素はリアル(Real)画素である。それ故、高PPIにおいてもグラフィカルイメージの表示は比較的鮮明である。これは、特殊グラフィックスや画像を表示するにあたり非常に重要である。例えば、デジタル腕時計のポインタの表示及びその他の細部が滑らかで、シャープな感じを与える。
一実施形態では、図1に示すように、同一列において、隣接する第1及び第2画素10A及び10Bは鏡面対称である。即ち、第2画素10Bにおける第1サブ画素11、第2サブ画素12及び第3サブ画素13の配列構造は、第1画素10Aにおける第1サブ画素11、第2サブ画素12及び第3サブ画素のそれと鏡面対称である。
一実施形態では、同一列において、隣接する第1及び第2画素10A及び10Bは鏡面対称でない。例えば、第1画素10Aの第1サブ画素11の中心及び第2画素10Bの第1サブ画素11の中心は同一直線上になくてもよい。
一実施形態では、同一画素において、第1サブ画素11、第2サブ画素12及び第3サブ画素13は二等辺三角分布を有する。即ち、第1サブ画素11、第2サブ画素12及び第3サブ画素13の中心を結ぶ線は二等辺三角をなす。別の実施例では、第1サブ画素11、第2サブ画素12及び第3サブ画素13は、正三角分布を有する。
一実施形態では、列方向において、第1サブ画素から同一画素における第2サブ画素又は第3サブ画素の中心とを結ぶ線までの垂直距離が、同一の第1サブ画素から行方向に隣接する別の画素における別の第2サブ画素と別の第3サブ画素の中心とを結ぶ線までの垂直距離より大きい。
一実施形態では、同一画素内において、行方向に平行であり第2サブ画素12及び第3サブ画素13に隣接する第1サブ画素11の縁部は、第2直線22上に位置する。一実施形態では、第2直線22は、第1の側と平行であり、第1の側と第3の側との間に位置する。一実施形態では、第2直線22から第1の側及び第3の側までの距離は同一である。2本の直線間の距離とは、通常、2本の直線間の垂直距離を指す。
一実施形態では、第1サブ画素11、第2サブ画素12及び第3サブ画素13はすべて長方形のサブ画素である。製造上の実際の必要に応じて、これらのサブ画素は、円形、三角形、平行四辺形等の他の形状に形成することができ、本発明では限定しない。
一実施形態では、第1画素10A及び第2画素10Bは各々長方形の画素である。第1画素10A及び第2画素10Bは、サブ画素の分布をより均一にし、表示品質を改善することから、各々正方形の画素であることが好ましい。製造上の実際の必要に応じて、円形、三角形、平行四辺形等の他の形状とすることも可能であり、本発明では限定しない。
別の実施形態では、第1サブ画素11は、画素の輝度に対する影響の大きいサブ画素であり、第2サブ画素12及び第3サブ画素13は、画素の輝度に対する影響の小さいサブ画素である。即ち、画素における第1サブ画素11の画素の輝度への影響は画素における第2サブ画素12及び第3サブ画素13のそれより大きいため、画素の輝度分布がより均一となり、表示デバイスの表示品質が改善される。
一実施形態では、同一の画素において、第2サブ画素12及び第3サブ画素13は、長方形の画素の一側の両端に位置する。第2サブ画素12の2つの垂直縁部及び第3サブ画素13の2つの垂直縁部は、画素の2つの隣接する垂直縁部と極めて近接して配置されるのが好ましい。別の実施形態では、第2サブ画素12の2つの垂直縁部及び第3サブ画素13の2つの垂直縁部は、画素の2つの隣接する垂直縁部と完全に重なる。本発明の別の実施形態では、第2サブ画素12又は第3サブ画素13の位置の微調整が行われる可能性がある。
一実施形態では、画素が長方形の画素である場合、同一画素内において、第1サブ画素11が第2サブ画素12と第3サブ画素13との間の垂直二等分線上に位置する。第1サブ画素11の中心は第2サブ画素12と第3サブ画素13との間の垂直二等分線上に位置することが好ましい。
一実施形態では、第1画素において、画素が長方形の画素である場合、第1サブ画素11の中心から第1の側までの垂直距離は、第1サブ画素11の中心から第3の側(第1の側の反対側)までの垂直距離より大きい。第1画素に隣接する第2画素において、第1サブ画素11の中心から第3の側までの距離は第1サブ画素11の中心から第1の側までの距離より大きい。それ故、第1サブ画素11は、図4に示す実施形態より第1画素及び第2画素に沿って一層均一に分布される。
図4は、本発明の一実施形態による画素配列構造を示す概略図である。一実施形態では、図4に示すように、第1画素において、第2画素及び第3画素の反対側に設けられる第1サブ画素の縁部は第3の側33と重なる。第2画素において、第2画素及び第3画素の反対側に設けられる第1サブ画素の縁部は第1の側41と重なる。
一実施形態では、同一の画素において、第1の側と平行かつ隣接する第1サブ画素11の縁部は、画素の第2の側の垂直二等分線と極めて近接して配置される。本発明の他の実施形態において、第1サブ画素11は、第3の側と画素の第2の側の垂直二等分線との間にある他の位置に提供されてもよい。
人間の目は緑色により敏感である一方で、赤色及び青色にはさほど敏感でないため、一実施形態では、第1サブ画素11は緑サブ画素であり、第2サブ画素12は赤サブ画素又は青サブ画素であり、第3サブ画素13は青又は赤サブ画素であってもよい。他の色のサブ画素を用いる可能性は排除されない。
図2は、本発明の一実施形態による画素配列構造を示す概略図である。この実施形態は、同一列において、鏡面対称である隣接する第1及び第2画素10A及び10Bの第2サブ画素12及び第3サブ画素13が統合されて、サブピクセルレンダリング(SPR)アルゴリズム駆動で第1画素10A及び第2画素10Bにより共有される、という点で図1に示す実施形態と異なる。共有とは、第1画素10Aにおける第2サブ画素12及び第2画素10Bにおける第2サブ画素12がユニタリ構造を有することを意味する。第1画素10Aにおける第3サブ画素13と第2画素10Bにおける第3サブ画素13は、ユニタリ構造を有する。ただし、当業者であれば、表示する際、その発光を個別に制御できることを理解できよう。
いわゆるSPR技術(仮想画素の再構成に由来する)とは、ディスプレイ解像度レベルが人間の目の解像度レベルと等しい場合、色の異なるサブ画素に対する人間の目の解像度の差異を利用して、赤、緑及び青(R,G,B)の3色のサブ画素により簡単に定義される画素(Pixel)の従来モデルを変更できることを意味する。異なる画素は、位置解像度に鈍感な色を有するいくつかのサブ画素を共有することもできる。このため、比較的少数のサブ画素を用いて同一の画素解像度表現能力を擬似的に実現することで、製造難度及びコストを低減できる。
一実施形態では、同一列において隣接する第1及び第2画素10A及び10B内にそれぞれ位置する第2サブ画素12は統合される。同一列において隣接する第1及び第2画素10A及び10B内にそれぞれ位置する第3サブ画素13は統合される。別の実施形態では、隣接する第1及び第2画素10A及び10Bにおける第1及び第2サブ画素12或いは第3サブ画素13の一対のみがひとつの画素に組み込まれる。
図3は、本発明の一実施形態による画素配列構造を示す概略図である。この実施形態は、同一列において、鏡面対称である隣接する第1画素10A及び第2画素10B内の第3サブ画素13が統合され、SPRアルゴリズムにより駆動され、第1画素10A及び第2画素10Bにより共有される点で、図1に示す実施形態と異なる。
人間の目は青色に最も敏感でないため、第3サブ画素13は青サブ画素であることが望ましい。
別の実施形態では、同一列内の隣接する第1画素及び第2画素における第1サブ画素も共有されることができ、例えば、図3に示す同一の楕円形の点線内に位置する2つの第1サブ画素は共有されることができる。
本発明の実施形態は、上記の任意の実施形態における画素配列構造を含む表示基板をさらに提供する。
表示基板はOLED表示基板であることが好ましい。
本発明の一実施形態は、上記表示基板を含む表示デバイスをさらに提供する。
本発明の一実施形態では、表示基板を作製するために、表示基板の製造方法をさらに提供する。
この実施形態において、表示基板はOLED表示基板であり、その製造方法は、FMMマスク板を用いて蒸着技術によりOLED表示基板のサブ画素を形成する工程を含んでもよい。FMMマスク板は、少なくともひとつの第1開口を含み、第1開口は同一色の少なくとも2つの隣接するサブ画素に対応してもよい。
本発明の一実施形態は、OLED表示基板の形成に用いることのできるFMMマスク板をさらに提供する。FMMマスク板は、少なくともひとつの第1開口を含み、第1開口は同一色の少なくとも2つの隣接するサブ画素に対応してもよい。
本発明の様々な実施形態に関する以上の記載は例示を目的としており、全てを網羅している訳ではなく、また開示された形態そのものに本発明を限定するものでもない。上記実施形態の範囲及び趣旨を逸脱することなく、多くの変更や変形は当業者にとって明らかとなろう。本開示で使用する用語は、実施形態の原理、実際上の適用或いは市場で見られる技術を超える技術的な改良を最適に説明するために、又は本開示に開示する実施形態を他の当業者が理解するのを可能とするために、選択したものである。
10A 第1画素
10B 第2画素
11 第1サブ画素
12 第2サブ画素
13 第3サブ画素
22 第2直線
31 第1の側
32 第2の側
33 第3の側
34 第4の側
41 第1の側
42 第2の側
43 第3の側
44 第4の側

Claims (21)

  1. 第1の側及び前記第1の側の反対側である第3の側を有する第1画素と、
    第1の側及び前記第1の側の反対側である第3の側を有する第2画素と、を含み、
    前記第1画素及び前記第2画素は、
    第1サブ画素と、
    第2サブ画素と、
    第3サブ画素と、を各々含み、
    前記第1画素及び前記第2画素は、行方向及び列方向に交互に配置され、
    前記第1画素における前記第1サブ画素、前記第2サブ画素及び前記第3サブ画素は、三角分布をなし、
    前記第2画素における前記第1サブ画素、前記第2サブ画素及び前記第3サブ画素は、前記第1画素における前記三角分布を転倒させた三角分布をなし、
    前記第1画素及び前記第2画素の各々における前記第2サブ画素及び前記第3サブ画素は、略同一行に位置する、画素配列構造。
  2. 前記第1画素及び前記第2画素の各々における前記第2サブ画素及び前記第3サブ画素は同一行に位置する、請求項1に記載の画素配列構造。
  3. 前記第1画素及び前記第2画素の各々における前記第1サブ画素は、前記画素の中心領域に位置する、請求項1に記載の画素配列構造。
  4. 前記第1画素及び前記第2画素の各々における前記第1サブ画素は、緑サブ画素である、請求項1〜3のいずれか一項に記載の画素配列構造。
  5. 前記第1画素及び前記第2画素の各々における前記第2サブ画素及び前記第3サブ画素は、前記画素の縁部領域に位置する、請求項1〜4のいずれか一項に記載の画素配列構造。
  6. 前記第1画素において、前記第1サブ画素の反対側に設けられる前記第2サブ画素の縁部、及び前記第1サブ画素の反対側に設けられる前記第3サブ画素の縁部は、前記第1画素の前記第1の側と極めて近接して配置され、
    前記行方向において前記第1画素に隣接する前記第2画素では、前記第1サブ画素の反対側に設けられる前記第2サブ画素の縁部、及び前記第1サブ画素の反対側に設けられる前記第3サブ画素の縁部は、前記第2画素の前記第3の側と極めて近接して配置され、
    前記第1画素の前記第1の側及び前記第2画素の前記第3の側は、前記第1画素及び前記第2画素の前記第1サブ画素の相対する両側にそれぞれ位置し、
    前記第1画素において、前記第1サブ画素は前記第3の側と前記第2及び第3サブ画素との間の領域に配置され、
    前記第2画素において、前記第1サブ画素は前記第1の側と前記第2及び第3サブ画素との間の領域に配置される、請求項1〜5のいずれか一項に記載の画素配列構造。
  7. 前記第1画素において、前記第1サブ画素の反対側に設けられる前記第2サブ画素の縁部、及び前記第1サブ画素の反対側に設けられる前記第3サブ画素の縁部は、前記第1の側と重なり、
    前記第2画素において、前記第1サブ画素の反対側に設けられる前記第2サブ画素の縁部、及び前記第1サブ画素の反対側に設けられる前記第3サブ画素の縁部は、前記第3の側と重なる、請求項6に記載の画素配列構造。
  8. 前記第1画素において、前記第1サブ画素の中心から前記第3の側までの垂直距離が前記第1サブ画素の中心から前記第1の側までの垂直距離より小さく、
    前記第2画素において、前記第1サブ画素の中心から前記第1の側までの垂直距離が前記第1サブ画素の中心から前記第3の側までの垂直距離より小さい、請求項1〜7のいずれか一項に記載の画素配列構造。
  9. 前記第1画素及び前記第2画素の各々において、前記第2サブ画素及び前記第3サブ画素に隣接する前記第1サブ画素の縁部が第2直線と極めて近接して配置され、前記第2直線は、前記行方向に平行であり、前記第1の側及び前記第3の側までの垂直距離が等しい、請求項1〜8のいずれか一項に記載の画素配列構造。
  10. 前記第2サブ画素及び前記第3サブ画素に隣接する前記第1サブ画素の前記縁部は前記第2直線と重なる、請求項9に記載の画素配列構造。
  11. 同一画素の前記第1サブ画素、前記第2サブ画素及び前記第3サブ画素は二等辺三角分布をなす、請求項1〜10のいずれか一項に記載の画素配列構造。
  12. 前記第1画素及び前記第2画素の各々は、長方形又は正方形の画素である、請求項1〜11のいずれか一項に記載の画素配列構造。
  13. 前記第1画素及び前記第2画素の各々において、前記第2サブ画素及び前記第3サブ画素は前記行方向において前記長方形又は正方形の画素の2つの角部付近に位置し、前記第2サブ画素の2つの隣接する垂直縁部及び前記第3サブ画素の2つの隣接する垂直縁部が前記長方形又は正方形の画素の2つの隣接する垂直縁部とそれぞれ極めて近接して配置される、請求項12に記載の画素配列構造。
  14. 前記第2サブ画素の前記2つの隣接する垂直縁部及び前記第3サブ画素の前記2つの隣接する垂直縁部は、前記長方形又は正方形の画素の前記2つの隣接する垂直縁部とそれぞれ重なる、請求項13に記載の画素配列構造。
  15. 前記第1サブ画素は、前記第2サブ画素と前記第3サブ画素との垂直二等分線上に位置する、請求項1〜14のいずれか一項に記載の画素配列構造。
  16. 前記第1サブ画素の中心は、前記第2サブ画素と前記第3サブ画素との前記垂直二等分線上に位置する、請求項15に記載の画素配列構造。
  17. 前記第1サブ画素、前記第2サブ画素及び前記第3サブ画素の各々は、長方形又は正方形のサブ画素である、請求項1〜16のいずれか一項に記載の画素配列構造。
  18. 列方向において互いに隣接する前記第1画素及び前記第2画素は鏡面対称である、請求項1〜17のいずれか一項に記載の画素配列構造。
  19. 前記第1画素における前記第2サブ画素及び前記第3サブ画素は、前記第1画素に隣接する前記第2画素における前記第2サブ画素及び前記第3サブ画素とそれぞれ前記列方向において隣接する、請求項1〜18のいずれか一項に記載の画素配列構造。
  20. 前記隣接する第2サブ画素又は前記隣接する第3サブ画素の少なくとも一対が統合される、請求項19に記載の画素配列構造。
  21. 請求項1〜20のいずれか一項に記載の画素配列構造を含む表示基板。
JP2017544608A 2016-07-22 2017-03-08 画素配列構造、表示基板、表示装置及びその製造方法 Active JP6851975B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610585894.4A CN107644888A (zh) 2016-07-22 2016-07-22 像素排列结构、显示基板、显示装置、制作方法及掩膜版
CN201610585894.4 2016-07-22
PCT/CN2017/075957 WO2018014562A1 (en) 2016-07-22 2017-03-08 Pixel arrangement structure, display substrate, display apparatus and method of fabrication thereof

Publications (2)

Publication Number Publication Date
JP2019523432A true JP2019523432A (ja) 2019-08-22
JP6851975B2 JP6851975B2 (ja) 2021-03-31

Family

ID=60992931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017544608A Active JP6851975B2 (ja) 2016-07-22 2017-03-08 画素配列構造、表示基板、表示装置及びその製造方法

Country Status (6)

Country Link
US (1) US20180308907A1 (ja)
EP (1) EP3488469B1 (ja)
JP (1) JP6851975B2 (ja)
KR (1) KR102110427B1 (ja)
CN (1) CN107644888A (ja)
WO (1) WO2018014562A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12079410B2 (en) 2020-01-20 2024-09-03 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11747531B2 (en) 2016-02-18 2023-09-05 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, fine metal mask set and manufacturing method thereof
CN110133899A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 像素排列结构、显示基板、显示装置
CN111326121B (zh) * 2018-12-13 2021-11-16 京东方科技集团股份有限公司 驱动方法、驱动芯片、显示装置和存储介质
CN110134353B (zh) 2018-02-09 2021-04-27 京东方科技集团股份有限公司 颜色补偿方法、补偿装置以及显示装置
US11233096B2 (en) 2016-02-18 2022-01-25 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
US11448807B2 (en) 2016-02-18 2022-09-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, fine metal mask set and manufacturing method thereof
CN110137213A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 像素排列结构及其显示方法、显示基板
US10854684B2 (en) 2016-02-18 2020-12-01 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
CN110133919B (zh) * 2018-02-09 2024-09-10 京东方科技集团股份有限公司 显示基板和显示装置
US11264430B2 (en) 2016-02-18 2022-03-01 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel arrangement structure with misaligned repeating units, display substrate, display apparatus and method of fabrication thereof
KR102473302B1 (ko) * 2017-12-26 2022-12-05 삼성디스플레이 주식회사 표시 장치
CN108198514A (zh) * 2018-01-31 2018-06-22 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
US11574960B2 (en) 2018-02-09 2023-02-07 Boe Technology Group Co., Ltd. Pixel arrangement structure, display substrate, display device and mask plate group
CN108538903A (zh) * 2018-05-21 2018-09-14 京东方科技集团股份有限公司 显示装置、显示面板、像素结构及掩膜版
CN110619813B (zh) * 2018-06-20 2021-05-14 京东方科技集团股份有限公司 显示基板、其驱动方法、显示装置及高精度金属掩模版
CN108598141B (zh) * 2018-06-27 2020-12-11 昆山国显光电有限公司 一种像素显示模组以及制作像素显示模组的掩膜板
CN109754743B (zh) * 2019-01-08 2022-04-08 昆山国显光电有限公司 像素排布结构、显示面板及显示装置
AU2019279968C1 (en) 2019-07-31 2021-10-28 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, display panel, and display device
KR20220106735A (ko) * 2019-11-29 2022-07-29 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 디스플레이 패널, 접합된 디스플레이 패널 및 디스플레이 구동 방법
CN111341809A (zh) 2020-03-06 2020-06-26 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20210154005A (ko) 2020-06-11 2021-12-20 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
CN113823756B (zh) * 2020-06-19 2024-05-07 北京小米移动软件有限公司 显示模组、显示面板及电子设备
KR20220000003A (ko) * 2020-06-24 2022-01-03 삼성디스플레이 주식회사 표시 장치
WO2022193121A1 (zh) * 2021-03-16 2022-09-22 京东方科技集团股份有限公司 阵列基板和显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002221917A (ja) * 2000-11-22 2002-08-09 Sony Corp アクティブマトリクス型表示装置
JP2008015521A (ja) * 2006-06-30 2008-01-24 Au Optronics Corp カラーディスプレイパネル及びその形成方法
US20090121983A1 (en) * 2007-11-13 2009-05-14 Samsung Electronics Co., Ltd. Organic light emitting diode display and method for manufacturing the same
US20110260951A1 (en) * 2010-04-21 2011-10-27 Soonjae Hwang Subpixel arrangement structure of display device
US20140003045A1 (en) * 2012-06-27 2014-01-02 Samsung Display Co., Ltd Organic light emitting display
US20140198479A1 (en) * 2013-01-15 2014-07-17 Au Optronics Corp. Pixel structure of electroluminescent display panel
US20150021637A1 (en) * 2013-07-22 2015-01-22 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
JP2016090991A (ja) * 2014-10-29 2016-05-23 エバーディスプレイ オプトロニクス(シャンハイ) リミテッド Oled画素配列構造

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227340B (en) 2002-02-25 2005-02-01 Himax Tech Inc Color filter and liquid crystal display
GB2437110B (en) * 2006-04-12 2009-01-28 Cambridge Display Tech Ltd Optoelectronic display and method of manufacturing the same
US9583034B2 (en) * 2010-10-15 2017-02-28 Lg Display Co., Ltd. Subpixel arrangement structure for display device
TWI520323B (zh) * 2013-02-08 2016-02-01 中華映管股份有限公司 有機發光顯示裝置之畫素結構
KR102030799B1 (ko) * 2013-03-11 2019-10-11 삼성디스플레이 주식회사 유기발광표시장치
JP6207367B2 (ja) * 2013-12-05 2017-10-04 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
CN103985738B (zh) * 2014-05-08 2015-06-17 京东方科技集团股份有限公司 像素结构和显示装置
CN104166260B (zh) * 2014-08-04 2016-09-07 京东方科技集团股份有限公司 显示基板及其驱动方法和显示装置
CN105552099A (zh) * 2014-10-29 2016-05-04 上海和辉光电有限公司 一种oled像素排列结构
CN104597655B (zh) * 2015-02-13 2017-06-27 京东方科技集团股份有限公司 一种像素排列结构、显示面板及显示装置
CN205231065U (zh) * 2015-12-23 2016-05-11 昆山国显光电有限公司 像素结构及显示器
CN205355055U (zh) * 2016-02-18 2016-06-29 京东方科技集团股份有限公司 一种像素排列结构、显示面板及显示装置
CN107275359B (zh) * 2016-04-08 2021-08-13 乐金显示有限公司 有机发光显示装置
KR101698718B1 (ko) * 2016-04-29 2017-01-20 엘지디스플레이 주식회사 유기 발광 표시 장치
CN205845956U (zh) * 2016-07-22 2016-12-28 京东方科技集团股份有限公司 像素排列结构、显示基板、显示装置及掩膜版

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002221917A (ja) * 2000-11-22 2002-08-09 Sony Corp アクティブマトリクス型表示装置
JP2008015521A (ja) * 2006-06-30 2008-01-24 Au Optronics Corp カラーディスプレイパネル及びその形成方法
US20090121983A1 (en) * 2007-11-13 2009-05-14 Samsung Electronics Co., Ltd. Organic light emitting diode display and method for manufacturing the same
US20110260951A1 (en) * 2010-04-21 2011-10-27 Soonjae Hwang Subpixel arrangement structure of display device
US20140003045A1 (en) * 2012-06-27 2014-01-02 Samsung Display Co., Ltd Organic light emitting display
US20140198479A1 (en) * 2013-01-15 2014-07-17 Au Optronics Corp. Pixel structure of electroluminescent display panel
US20150021637A1 (en) * 2013-07-22 2015-01-22 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
JP2016090991A (ja) * 2014-10-29 2016-05-23 エバーディスプレイ オプトロニクス(シャンハイ) リミテッド Oled画素配列構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12079410B2 (en) 2020-01-20 2024-09-03 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display device
US12105905B2 (en) 2020-01-20 2024-10-01 Chengdu Boe Optoelectronics Technology Co., Ltd. Touch display panel and electronic device

Also Published As

Publication number Publication date
KR20180020943A (ko) 2018-02-28
US20180308907A1 (en) 2018-10-25
EP3488469A1 (en) 2019-05-29
CN107644888A (zh) 2018-01-30
JP6851975B2 (ja) 2021-03-31
EP3488469B1 (en) 2024-10-16
WO2018014562A1 (en) 2018-01-25
EP3488469A4 (en) 2020-01-08
KR102110427B1 (ko) 2020-05-13

Similar Documents

Publication Publication Date Title
JP6851975B2 (ja) 画素配列構造、表示基板、表示装置及びその製造方法
US11380236B2 (en) Sub-pixel arrangement structure, mask device, and display device
US12058910B2 (en) Pixel arrangement structure and driving method thereof, display substrate and display device
US10943955B2 (en) Pixel arrangement structure, display substrate, display device and mask plate group
US10665640B2 (en) Pixel array structure and display device
US20190096962A1 (en) Pixel structure for organic light-emitting diodes, display panel and display device including the same
US10700136B2 (en) Pixel structure and organic light emitting display using the pixel structure
CN205845956U (zh) 像素排列结构、显示基板、显示装置及掩膜版
WO2019153951A1 (zh) 像素排列结构、显示基板、显示装置和掩模板组
CN108010934B (zh) 像素结构及其形成方法、oled显示面板以及蒸镀掩膜版
JP2018503849A (ja) 画素構造、その表示方法、及び表示装置
US20230058293A1 (en) Pixel arrangement structures, display panels, and display devices
US10139665B2 (en) Multiple viewing-field display component, patterned shielding layer and multiple viewing-field display apparatus
JP6751724B2 (ja) Oled表示パネル及び表示装置
CN113097277B (zh) 显示面板和显示装置
WO2020143213A1 (zh) 像素结构、显示基板和显示装置
TW201607019A (zh) 有機發光二極體顯示面板及顯示面板的像素排列結構
WO2022262343A1 (zh) 像素排布结构、掩膜组件及显示面板
US20230320160A1 (en) Display substrate and display device
CN112074895B (zh) 像素排列结构、显示基板及显示装置
CN113097273A (zh) 一种显示面板和显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210310

R150 Certificate of patent or registration of utility model

Ref document number: 6851975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250