Nothing Special   »   [go: up one dir, main page]

JP2019206451A - シリコン単結晶の製造方法、エピタキシャルシリコンウェーハ及びシリコン単結晶基板 - Google Patents

シリコン単結晶の製造方法、エピタキシャルシリコンウェーハ及びシリコン単結晶基板 Download PDF

Info

Publication number
JP2019206451A
JP2019206451A JP2018102016A JP2018102016A JP2019206451A JP 2019206451 A JP2019206451 A JP 2019206451A JP 2018102016 A JP2018102016 A JP 2018102016A JP 2018102016 A JP2018102016 A JP 2018102016A JP 2019206451 A JP2019206451 A JP 2019206451A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
nitrogen
crystal
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018102016A
Other languages
English (en)
Other versions
JP6927150B2 (ja
Inventor
孝世 菅原
Takayo Sugawara
孝世 菅原
星　亮二
Ryoji Hoshi
亮二 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2018102016A priority Critical patent/JP6927150B2/ja
Priority to KR1020190045181A priority patent/KR102676990B1/ko
Priority to CN201910458568.0A priority patent/CN110541191B/zh
Publication of JP2019206451A publication Critical patent/JP2019206451A/ja
Application granted granted Critical
Publication of JP6927150B2 publication Critical patent/JP6927150B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】窒素ドープによって析出が促進された低／無欠陥結晶シリコン単結晶基板及びエピタキシャルシリコンウェーハにおいて、先端の低温・短時間のデバイスプロセスにおいても十分なＢＭＤ形成が可能で、高いゲッタリング能力を有するウェーハを高い歩留りで製造可能とするシリコン単結晶の製造方法を提供する。【解決手段】チョクラルスキー法によって、結晶全面がＮ−領域となる条件で引上げることによってシリコン単結晶を育成する方法であって、窒素を２×１０１３ａｔｏｍｓ／ｃｍ３以上３．２×１０１４ａｔｏｍｓ／ｃｍ３以下の窒素濃度でドープし、シリコン単結晶の引上げ軸方向の結晶中心部の温度勾配Ｇｃと結晶周辺部の温度勾配Ｇｅの比をＧｅ／Ｇｃ＞１となるようにし、Ｇｅ／Ｇｃを、シリコン単結晶の引上げの際の偏析による窒素濃度の増加に応じて、徐々に大きくすることを特徴とするシリコン単結晶の製造方法。【選択図】 図１

Description

本発明は、シリコン単結晶の製造方法、エピタキシャルシリコンウェーハ及びシリコン単結晶基板に関する。
近年、微細化が進む半導体デバイス（Ｌｏｇｉｃ、ＮＡＮＤ、ＤＲＡＭ等）においては、二つの大きな課題がある。
一つは、ウェーハ表面近傍の極小さな欠陥もデバイス不良の要因となり得るため、デバイス動作領域となる表面近傍で欠陥が少ないもしくは無い高品質なウェーハを製造しなければならないことである。
もう一つは、プロセスが低温・短時間化してきている影響で、従来はデバイスプロセス中に十分に形成が可能であった、不純物金属のゲッタリングサイトとなるＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）が形成されにくく、デバイスの歩留りの低下要因となることである。
前者のウェーハ表面近傍の欠陥に対する要求を満足するものとしては、空孔起因のＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）を有するＶ−ｒｉｃｈ領域や熱酸化時にリング状に酸化誘起積層欠陥が発生するＲ−ＯＳＦ領域、格子間シリコン起因の転位ループや転位クラスターのいずれも含まないＮ（Ｎｅｕｔｒａｌ）領域で製造された低／無欠陥結晶のシリコン単結晶基板や、基板上に無欠陥の層を形成するエピタキシャルシリコンウェーハ、アニールウェーハがある。
このうち、アニールウェーハにおいては、無欠陥層を形成するために要する後処理時間が長く、大量供給には不向きで高コストになり易いという問題がある。
エピタキシャルシリコンウェーハは比較的短時間の後処理で無欠陥層形成が可能であるが、低／無欠陥結晶のシリコン単結晶基板と比べると追加のコストがかかってしまう。
また、エピタキシャルシリコンウェーハでは、後処理の追加コストを相殺するため、低／無欠陥結晶よりも高速で結晶成長させた高生産性のＶ−ｒｉｃｈ結晶を用いるのが一般的となっている。
不純物金属のゲッタリングサイトとなるＢＭＤを増やすには、窒素ドープが有効であることが知られている。しかしながら、窒素ドープしたＶ−ｒｉｃｈ結晶においては、ウェーハ外周部でＲ−ＯＳＦ領域起因のＢＭＤ密度低下、ＥＰ欠陥化、及び、高窒素原子濃度でドープした際の板状または棒状のＣＯＰに起因するＥＰ欠陥化が問題になる場合がある。
これを回避するために、結晶を製品直径よりも太く成長させて、円筒研削でＲ−ＯＳＦにあたる部分を取り除く方法があるが、研削ロス、研削加工のコスト、及び、時間がかかってしまう。また、別の方法として、Ｒ−ＯＳＦを含まないＮ−領域の結晶を用いる方法があるが、窒素をドープして、歩留り良く、Ｒ−ＯＳＦを含まない結晶を得ることは困難であった。
次に、後者の微細化に伴う低温・短時間プロセスの影響について説明する。
ＭＯＳＦＥＴの動作（ソース・ドレイン電流）には、ゲート絶縁膜の静電容量（＝絶縁膜比誘電率×ゲート面積／絶縁膜厚さ）が必要量確保されなければならない。そこで、半導体デバイスの微細化の進行で、ゲート長が短くなってゲート面積が減少する分を、ゲート絶縁膜の薄膜化で補っている。
そのため、近年の半導体デバイスにおいては、ゲート絶縁膜は０．５ｎｍ程度と極薄いＥＯＴ（等価酸化膜厚）となっており、ゲート絶縁膜の均一性がデバイス動作の信頼性に対する重要なファクターを占めることとなっている。そこで、デバイス工程の各種熱処理を低温・短時間化することでゲート絶縁膜の膜厚・膜質の均一化が図られている。
しかしながら、デバイスプロセスの低温・短時間化の弊害として、従来は、不純物金属のゲッタリングサイトとなるＢＭＤが、デバイスプロセス中において、基板中に十分に形成されていたのに対して、低温・短時間のデバイスプロセス中ではＢＭＤ形成が少なく、不純物金属に対するゲッタリング能力が減少してしまい、デバイス歩留りの低下要因となることがある。
このような問題があるため、先端の低温・短時間のデバイスプロセスにおいて、従来よりもＢＭＤを形成しやすく、低温・短時間のデバイスプロセス中においても高ゲッタリング能力を得ることができるウェーハが必要とされている。
低温・短時間のデバイスプロセス中に十分なＢＭＤを形成するためには、特許文献１に示されているように、窒素ドープによって空孔凝集を抑制して、残存過剰空孔による析出核形成の促進によって、デバイスプロセス前に熱的に安定な（大きいサイズの）析出核を増加させる方法が有効であることが知られている。
しかしながら、先に述べた窒素ドープしたＶ−ｒｉｃｈ結晶を基板に用いたエピタキシャルシリコンウェーハにおいては、ウェーハ外周部でＲ−ＯＳＦ領域起因のＢＭＤ密度低下、ＥＰ欠陥化、及び、高濃度で窒素ドープした際の板状または棒状のＣＯＰに起因するＥＰ欠陥化が問題になる場合があった。
特開２００１−１３９３９６号公報 特開２０００−５３４９７号公報 特開平１１−７９８８９号公報 特開２０００−１７８０９９号公報 ＷＯ２００２／０００９６９ 特開２０００−１６８９７号公報 特開２０００−１５９５９５号公報 特開２００８−６６３５７号公報 特開２００７−７０１３２号公報 特開２０１６−１３９５７号公報
本発明は上記問題に鑑みてなされたものであり、窒素ドープによって析出（ＢＭＤ形成）が促進された低／無欠陥結晶シリコン単結晶基板及びそれを基板に用いたエピタキシャルシリコンウェーハにおいて、先端の低温・短時間のデバイスプロセスにおいても十分なＢＭＤ形成が可能で、高いゲッタリング能力を有するウェーハを高い歩留りで製造可能とするシリコン単結晶の製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、チョクラルスキー法によって、結晶全面がＮ−領域となる条件で引上げることによってシリコン単結晶を育成する方法であって、前記シリコン単結晶を育成する際に、窒素を２×１０１３ａｔｏｍｓ／ｃｍ３以上３．２×１０１４ａｔｏｍｓ／ｃｍ３以下の窒素濃度でドープし、前記シリコン単結晶の引上げ軸方向の結晶中心部の温度勾配Ｇｃと結晶周辺部（結晶外周部）の温度勾配Ｇｅの比をＧｅ／Ｇｃ＞１となるようにし、前記Ｇｅ／Ｇｃを、前記シリコン単結晶の引上げの際の偏析による窒素濃度の増加に応じて、徐々に大きくすることを特徴とするシリコン単結晶の製造方法を提供する。
このようなシリコン単結晶の製造方法であれば、高濃度に窒素をドープすることによって、熱的に安定な大きいサイズの析出核を増加させて、低温・短時間のデバイスプロセスにおいても高いＢＭＤ形成能力（ゲッタリング能力）を達成しつつ、結晶育成中の偏析による窒素高濃度化によって生じる欠陥分布変化を矯正・調整して、結晶全長の広い窒素濃度範囲においてもＲ−ＯＳＦ領域を回避したシリコン単結晶を製造することができる。
このとき、前記Ｇｅ／Ｇｃの調整を、石英ルツボ内の原料融液直上に配置された熱遮蔽体と前記原料融液の液面との間隔を制御すること、前記石英ルツボを囲うように配置されたヒーターの位置を前記原料融液の液面に対して低くすること、前記シリコン単結晶の製造装置のメインチャンバーの外側に配置された磁場印加装置の磁場強度を弱くすること、及び、前記磁場印加装置の位置を低くすること、のうちいずれか一つあるいは二つ以上の組み合わせによって行なうことが好ましい。
このようなＧｅ／Ｇｃの調整方法であれば、製造装置を大きく変更することがないため、簡便にＧｅ／Ｇｃを調整することが可能となる。
またこのとき、前記Ｇｅ／Ｇｃの調整を、前記熱遮蔽体と前記原料融液の液面との間隔を制御することによって行なう際に、窒素をドープしない場合に結晶全面がＮ−領域となる条件における前記熱遮蔽体と前記原料融液の液面との間隔をＤとしたときに、窒素をドープする場合の前記熱遮蔽体と前記原料融液の液面との間隔Ｄ’を、窒素濃度に応じて、Ｄ’／Ｄ＝０．９４−窒素濃度／（２．４１×１０１５）から求めたＤ’となるように変化させることが好ましい。
このようなＧｅ／Ｇｃの調整方法であれば、Ｇｅ／Ｇｃの調整を、簡便かつ正確に窒素濃度に応じて、熱遮蔽体と原料融液の液面との間隔を調整することによって行うことができるため、より簡便にＧｅ／Ｇｃを調整することが可能となる。
またこのとき、前記求めたＤ’が２０ｍｍより大きくなる場合には、前記熱遮蔽体と前記原料融液の液面との間隔を前記求めたＤ’とすることで前記Ｇｅ／Ｇｃを調整し、前記求めたＤ’が２０ｍｍ以下となる場合には、前記熱遮蔽体と前記原料融液の液面との間隔を２０ｍｍとし、さらに、前記石英ルツボを囲うように配置されたヒーターの位置を前記原料融液の液面に対して低くすること、前記シリコン単結晶の製造装置のメインチャンバーの外側に配置された磁場印加装置の磁場強度を弱くすること、及び、前記磁場印加装置の位置を低くすること、のうちいずれか一つあるいは二つ以上の組み合わせによって前記Ｇｅ／Ｇｃを調整することが好ましい。
このようなシリコン単結晶の製造方法であれば、熱遮蔽体と原料融液の液面との間隔が狭くなりすぎることがないため、熱遮蔽体によりシリコン単結晶の引き上げを妨げることなくシリコン単結晶を製造することができる。
また、本発明は、結晶全面がＮ−領域のシリコン単結晶基板上にエピタキシャル層を有するエピタキシャルシリコンウェーハであって、前記シリコン単結晶基板に、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上３．２×１０１４ａｔｏｍｓ／ｃｍ３以下の窒素濃度でドープされており、サイズが２８ｎｍ以上の欠陥の数が１０ｃｍ以上のシリコン単結晶ブロック内の全基板平均で２個／枚以下で、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理をした後に検出される平均サイズ４５ｎｍ以上のＢＭＤが１×１０８／ｃｍ３以上の密度のものであることを特徴とするエピタキシャルシリコンウェーハを提供する。
このようなエピタキシャルシリコンウェーハであれば、Ｒ−ＯＳＦ領域起因のＢＭＤ密度低下、ＥＰ欠陥化、及び、高濃度での窒素ドープした際の板状または棒状のＣＯＰに起因するＥＰ欠陥化がないものとなる。
また、本発明は、鏡面研磨加工された表面を有する結晶全面がＮ−領域のシリコン単結晶基板であって、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上３．２×１０１４ａｔｏｍｓ／ｃｍ３以下の窒素濃度でドープされており、ＴＤＤＢ特性の良品率が９０％以上で、サイズが４５ｎｍ以上の欠陥の数が１０ｃｍ以上のシリコン単結晶ブロック内の全基板平均で２個／枚以下であり、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理をした後に検出される平均サイズ４５ｎｍ以上のＢＭＤが１×１０８／ｃｍ３以上の密度のものであることを特徴とするシリコン単結晶基板を提供する。
このようなシリコン単結晶基板であれば、Ｒ−ＯＳＦ領域起因のＢＭＤ密度低下なく、ＴＤＤＢ特性が良好なものとなる。
本発明のシリコン単結晶の製造方法であれば、高濃度に窒素をドープすることによって、熱的に安定な大きいサイズの析出核を増加させて、低温・短時間のデバイスプロセスにおいても高いＢＭＤ形成能力（ゲッタリング能力）を達成しつつ、結晶育成中の偏析による窒素高濃度化によって生じる欠陥分布変化を矯正・調整して、結晶全長の広い窒素濃度範囲においてもＲ−ＯＳＦ領域を回避したシリコン単結晶を製造することができる。
さらに、本発明のエピタキシャルシリコンウェーハであれば、Ｒ−ＯＳＦ領域起因のＢＭＤ密度低下、ＥＰ欠陥化、及び、高濃度での窒素ドープによる板状または棒状のＣＯＰに起因するＥＰ欠陥化のないものとなる。また、本発明のシリコン単結晶基板であれば、Ｒ−ＯＳＦ領域起因のＢＭＤ密度の低下がなく、ＴＤＤＢ特性が良好なものとなる。
本発明に用いることができるチョクラルスキー法によるシリコン単結晶の製造装置の一例を示す図である。 比較例１、比較例２、及び、実施例１の引上げ条件でシリコン単結晶を製造した場合の、シリコン単結晶の径方向位置を横軸としたシリコン単結晶の引上げ軸方向における欠陥分布図である。 比較例３におけるエピタキシャルウェーハの欠陥評価の結果を示すグラフである。 比較例４におけるエピタキシャルウェーハの欠陥評価の結果を示すグラフである。 実施例２におけるエピタキシャルウェーハの欠陥評価の結果を示すグラフである。 比較例５におけるシリコン単結晶基板のＴＤＤＢ特性評価の結果を示すグラフである。 比較例６におけるシリコン単結晶基板のＴＤＤＢ特性評価の結果を示すグラフである。 実施例３におけるシリコン単結晶基板のＴＤＤＢ特性評価の結果を示すグラフである。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
なお、本発明者らが本発明を見出すに至るまでの考察や実験の内容も併せて記載しつつ、本発明のシリコン単結晶の製造方法、エピタキシャルシリコンウェーハ、及び、シリコン単結晶基板を説明する。
上述のように、窒素ドープしたＶ−ｒｉｃｈ結晶を基板に用いたエピタキシャルシリコンウェーハにおいては、ウェーハ外周部でＲ−ＯＳＦ領域起因のＢＭＤ密度低下、ＥＰ欠陥化、及び、高濃度で窒素ドープした際の板状または棒状のＣＯＰに起因するＥＰ欠陥化が問題になる場合があった。
これに対して、本発明者らは、特許文献２にあるような、窒素ドープしたＮ（Ｎｅｕｔｒａｌ）領域で製造された低／無欠陥結晶のシリコン単結晶基板またはそれを基板に用いたエピタキシャルシリコンウェーハであれば、Ｒ−ＯＳＦ領域起因のＢＭＤ密度低下の問題を解消しつつ、窒素ドープによる熱的に安定な（大きいサイズの）析出核の増加とウェーハ表層デバイス動作領域の低／無欠陥要求を両立することができると考えた。
しかしながら、このような考えに基づき、本発明者らが鋭意研究を進める中、窒素ドープをおこない、Ｎ−領域で低／無欠陥結晶をチョクラルスキー法により製造する際に、結晶成長軸方向全長においてＲ−ＯＳＦ領域を回避することが困難で、結晶一本の中での歩留りが極めて低くなる問題に直面した。
具体的には、窒素をドープしないＮ−領域での低／無欠陥結晶の製造において、Ｒ−ＯＳＦ領域を回避して結晶成長軸方向全長においてＮ−領域を高歩留まりで採取するような育成方法（特許文献３から７）を用いても、窒素をドープした際には、結晶成長軸方向全長のうち窒素濃度の低い一部の範囲でしかＲ−ＯＳＦを回避したＮ−領域での低／無欠陥結晶の製造はできなかった。
また、窒素をドープしたＮ−領域での低／無欠陥結晶の製造に関する特許文献８に示されているように、ＴＤＤＢ特性が優れ、ＢＭＤ密度バラツキの小さいウェーハを提供可能とする３×１０１３ａｔｏｍｓ／ｃｍ３以下の窒素濃度では、デバイスプロセス前に熱的に安定な（大きいサイズの）析出核を増加させるには不十分で、先端の低温・短時間のデバイスプロセスにおける高ＢＭＤ密度（ゲッタリング能力）に対する要求を満たすものではなかった。
また、窒素濃度を、デバイスプロセス前に熱的に安定な（大きいサイズの）析出核を増加させるに十分な３×１０１３ａｔｏｍｓ／ｃｍ３以上の高窒素濃度とすると、特許文献２に記載されているように結晶中心部の温度勾配Ｇｃと結晶周辺部分の温度勾配Ｇｅとの差をΔＧ＝Ｇｅ−Ｇｃ≦５℃／ｃｍとしても、特許文献９に記載されているように結晶育成中の偏析による窒素濃度変化に応じた引上げ速度の調整を行なっても、ウェーハ外周部でＲ−ＯＳＦ領域が発生し易くなり、それを回避するために結晶成長速度を低下させるとウェーハ中心部のＢＭＤの数が減少して面内のＢＭＤ密度（ゲッタリング能力）の不均一化が生じることや、場合によってはウェーハ中心部で転位ループや転位クラスターを有するＩ−ｒｉｃｈ領域となってしまう問題が生じた。
これらの問題に直面し、更に本発明者が鋭意研究を進めた結果、窒素をドープしたＮ−領域での低／無欠陥結晶の製造においては、窒素濃度に応じて結晶周辺部（結晶外周部）で欠陥領域の変化が生じることを見出した。
次に、窒素濃度に応じた結晶周辺部での欠陥領域の変化について具体的に説明する。
結晶の熱環境以外の要因による欠陥分布の変化は、特許文献１０にあるように、点欠陥の外方拡散によるものとして理解できる。結晶周辺部では、格子間シリコンや空孔などの点欠陥の外方拡散の影響が大きくなり、空孔の外方拡散は結晶周辺部での残留空孔濃度を減少させる効果がある。しかしながら、窒素が高濃度でドープされると、窒素と空孔のペア（ＮＶペア）形成によって空孔の外方拡散が抑制される。
そのため、窒素をドープしない場合と比べて窒素をドープした場合には、窒素の濃度が高くなるほど結晶周辺部の残留空孔濃度が上昇してしまい、結晶周辺部の欠陥領域がＲ−ＯＳＦ領域側にシフトしていくこととなる。
本発明者らは、これが、窒素をドープしてＮ−領域での低／無欠陥結晶を製造した際に、ウェーハ外周部でＲ−ＯＳＦ領域が発生し易くなり、それを回避するために結晶成長速度を低下させるとウェーハ中心部のＢＭＤが減少して面内のＢＭＤ密度（ゲッタリング能力）の不均一化が生じることや、場合によってはウェーハ中心部で転位ループや転位クラスターを有するＩ−ｒｉｃｈ領域となってしまった問題の原因であり、概ね窒素濃度が２×１０１３ａｔｏｍｓ／ｃｍ３から空孔の外方拡散抑制の影響がみられ、３×１０１３ａｔｏｍｓ／ｃｍ３以上となると深刻に結晶歩留りに影響を与えるレベルとなっていることを見出した。
本発明は、このように本発明者らの鋭意研究によって完成されたものであり、窒素ドープのＮ−領域で製造された低／無欠陥結晶のシリコン単結晶基板及びそれを基板に用いたエピタキシャルシリコンウェーハにおいて、窒素の偏析の影響を考慮したシリコン単結晶の結晶育成を行ない、この育成したシリコン単結晶を用いてシリコン単結晶基板及びそれを基板に用いたエピタキシャルシリコンウェーハを作製することで、Ｒ−ＯＳＦ領域起因の問題を完全に解消し、窒素ドープによる熱的に安定な（大きいサイズの）析出核の増加とウェーハ表層デバイス動作領域の低／無欠陥要求の両立が可能となることを見出し、本発明に到達した。
まず、本発明のシリコン単結晶育成方法について詳述する。
本発明は、チョクラルスキー法によって、結晶全面がＮ−領域となる条件で引上げることによってシリコン単結晶を育成する方法であって、シリコン単結晶を育成する際に、窒素を２×１０１３ａｔｏｍｓ／ｃｍ３以上３．２×１０１４ａｔｏｍｓ／ｃｍ３以下の窒素濃度でドープし、シリコン単結晶の引上げ軸方向の結晶中心部の温度勾配Ｇｃと結晶周辺部の温度勾配Ｇｅの比をＧｅ／Ｇｃ＞１となるようにし、Ｇｅ／Ｇｃを、シリコン単結晶の引上げの際の偏析による窒素濃度の増加に応じて、徐々に大きくすることを特徴とするシリコン単結晶の製造方法である。ここで、結晶周辺部はシリコン単結晶の外周端から概ね直径の１／３以下の領域内で適宜決定する。
このようなシリコン単結晶の製造方法であれば、高濃度に窒素をドープすることによって、熱的に安定な大きいサイズの析出核を増加させて、低温・短時間のデバイスプロセスにおいても高いＢＭＤ形成能力（ゲッタリング能力）を達成しつつ、結晶育成中の偏析による窒素高濃度化によって生じる欠陥分布変化を矯正・調整して、結晶全長の広い窒素濃度範囲においてもＲ−ＯＳＦ領域を回避したシリコン単結晶を製造することができる。
また、本発明のシリコン単結晶の製造方法により製造されたシリコン単結晶を用いることで、シリコン単結晶基板及びそれを用いたエピタキシャルシリコンウェーハにおいて、高窒素濃度でドープすることによるＲ−ＯＳＦ領域起因の弊害がなくなるため、低温・短時間のデバイスプロセスにおいても高いＢＭＤ形成能力（ゲッタリング能力）を有するウェーハを高歩留まりで得ることが可能となる。
窒素をドープしない際に結晶全長・全面でＮ−領域を得られるように結晶成長中の温度分布が調整された条件において、窒素ドープ量を、２×１０１３ａｔｏｍｓ／ｃｍ３より小さい窒素濃度とした場合には、欠陥分布への影響は軽微で、シリコン単結晶基板とした状態でのＴＤＤＢ特性やシリコン単結晶基板を用いたエピタキシャルシリコンウェーハでのＥＰ欠陥発生はほとんど問題にならない。
しかしながら、３×１０１３ａｔｏｍｓ／ｃｍ３の窒素濃度になると、欠陥分布への影響がみられ、シリコン単結晶基板とした状態でのＴＤＤＢ特性の悪化や、シリコン単結晶基板を用いたエピタキシャルシリコンウェーハでのＥＰ欠陥発生が生じてくる。また、特許文献９に示されているように、窒素濃度に応じて引上げ速度を調整（窒素濃度増加に応じて引上げ速度を遅く調整）しても、この窒素濃度では先端デバイスプロセスに用いるような低温・短時間の熱処理では十分なＢＭＤ密度は得られない。
３×１０１３ａｔｏｍｓ／ｃｍ３以上の窒素濃度であれば、先端デバイスプロセスに用いるような低温・短時間の熱処理で十分なＢＭＤ密度を得るのに有効であるが、特に結晶周辺部で欠陥分布変化が大きくなり、シリコン単結晶基板とした状態でのＴＤＤＢ特性の更なる悪化や、エピタキシャルシリコンウェーハでのＥＰ欠陥発生が重度化する。この窒素濃度範囲においては、特許文献９の窒素濃度増加に対して引上げ速度を遅く調整することによって十分に改善することはできず、結晶外周部におけるシリコン単結晶ウェーハとした場合のＴＤＤＢ特性やエピタキシャルシリコンウェーハでのＥＰ欠陥発生を改善できるまで引上げ速度を遅くすると、ウェーハ中心部のＢＭＤが減少して面内のＢＭＤ密度（ゲッタリング能力）の不均一が生じることや、場合によってはウェーハ中心部で転位ループや転位クラスターを有するＩ−ｒｉｃｈ領域となってしまって中心部でＥＰ欠陥が生じてしまう。
６×１０１３ａｔｏｍｓ／ｃｍ３以上の窒素濃度では、先端デバイスプロセスに用いるような低温・短時間の熱処理で十分なＢＭＤ密度を得るのにより好ましいが、特に結晶周辺部で欠陥分布変化が更に大きくなり、シリコン単結晶基板とした状態でのＴＤＤＢ特性の悪化や、シリコン単結晶基板を用いたエピタキシャルシリコンウェーハでのＥＰ欠陥発生がより重度となる。この窒素濃度範囲においては、特許文献９の窒素濃度増加に対して引上げ速度を遅く調整することによって十分に改善することはできず、結晶周辺部におけるシリコン単結晶基板とした状態でのＴＤＤＢ特性やシリコン単結晶基板を用いたエピタキシャルシリコンウェーハでのＥＰ欠陥発生を改善できるまで引上げ速度を遅くすると、もはや全面Ｎ−領域を保持することができず、ウェーハ中心部で転位ループや転位クラスターを有するＩ−ｒｉｃｈ領域となって、それを元にした中心部でＥＰ欠陥が生じてしまう。
本発明のシリコン単結晶の製造方法であれば、先端デバイスプロセスに用いるような低温・短時間の熱処理で十分なＢＭＤ密度を得るのに最適な窒素濃度３．２×１０１４ａｔｏｍｓ／ｃｍ３まで、製造されたシリコン単結晶を用いてシリコン単結晶基板を製造したときのＴＤＤＢ特性が良好で、このシリコン単結晶基板を用いてエピタキシャルシリコンウェーハとした状態でのＥＰ欠陥発生もないウェーハを得ることができる。
本発明においては、例えば図１に示すようなシリコン単結晶の製造装置１４であって、チョクラルスキー法によって結晶全面がＮ−領域となる条件で引上げることでシリコン単結晶を育成することが可能なシリコン単結晶の製造装置を用いる。このようなシリコン単結晶の製造装置について図１を参照して説明するが、本発明において用いることができる単結晶製造装置は、これに限定されない。
図１に示すシリコン単結晶の製造装置１４の外観は、メインチャンバー１、これに連通する引上げチャンバー２で構成されている。メインチャンバー１の内部には、黒鉛ルツボ６及び石英ルツボ５が設置されている。黒鉛ルツボ６及び石英ルツボ５を囲むようにヒーター７が設けられており、ヒーター７によって、石英ルツボ５内に収容された原料シリコン多結晶が溶融されて原料融液４とされる。また、断熱部材８が設けられており、ヒーター７からの輻射熱のメインチャンバー１等への影響を防いでいる。
原料融液４の融液面上では熱遮蔽体１２が、融液面に所定間隔で対向配置され、原料融液４の融液面からの輻射熱を遮断している。このルツボ中に種結晶を浸漬した後、原料融液４から棒状の単結晶棒３が引き上げられる。ルツボは結晶成長軸方向に昇降可能であり、単結晶の成長が進行して減少した原料融液４の液面下降分を補うように、成長中にルツボを上昇させることにより、原料融液４の融液面の高さはおおよそ一定に保たれる。
さらに、単結晶育成時にパージガスとしてアルゴンガス等の不活性ガスが、ガス導入口１０から導入され、引き上げ中の単結晶棒３とガス整流筒１１との間を通過した後、熱遮蔽体１２と原料融液４の融液面との間を通過し、ガス流出口９から排出している。導入するガスの流量と、ポンプや弁によるガスの排出量を制御することにより、引上げ中のチャンバー内の圧力が制御される。
また、ＣＺ法によって結晶を育成するに際し、磁場印加装置１３によって磁場を印加してもよい。
ここで、なぜ、シリコン単結晶の引上げ軸方向の結晶中心部の温度勾配Ｇｃと結晶周辺部の温度勾配Ｇｅを、Ｇｅ／Ｇｃ＞１となるようにし、Ｇｅ／Ｇｃを、シリコン単結晶の引上げの際の偏析による窒素濃度の増加に応じて、徐々に大きくするとよいのかを論理的に説明する。
偏析により窒素濃度が増加するに従って、ＮＶペア形成が増加して、結晶外表面への空孔（Ｖａｃａｎｃｙ）の外方拡散が減少し、結晶周辺の残留Ｖａｃａｎｃｙ濃度が高濃度化するため、結晶周辺がＶａｃａｎｃｙ優勢の欠陥領域にシフトしていく。
窒素の偏析によって結晶周辺の欠陥領域がＶａｃａｎｃｙ優勢側にシフトしたままでは、結晶周辺の残留Ｖａｃａｎｃｙ濃度が結晶中心〜ｒ／２（ここでｒはシリコン単結晶の半径である。）の残留Ｖａｃａｎｃｙ濃度より高いことによるＢＭＤ分布の不均一化や、外周部での欠陥領域のＮ−領域からＲ−ＯＳＦ領域へのシフトがおこってしまう。
これを回避するには、ＮＶペア形成の影響によって結晶周辺で残留Ｖａｃａｎｃｙが多くなる分を、予め固液界面のＶａｃａｎｃｙ取込み量で調整することが有効となる。
つまり、固液界面の結晶周辺以外の部分で取り込まれるＶａｃａｎｃｙ量よりも、結晶周辺部で取り込まれるＶａｃａｎｃｙ量を少なくする。
シリコン単結晶成長における点欠陥の取り込みに関しては、ボロンコフの理論が広く知られており、シリコン単結晶の成長速度Ｖと界面近傍の温度勾配Ｇとの比Ｖ／Ｇに依存して点欠陥濃度が決定される。
Ｖａｃａｎｃｙ濃度と格子間シリコン（Ｉｎｔｅｒｓｔｉａｌ−Ｓｉ）濃度が拮抗するＶ／Ｇに対して、Ｖ／Ｇが大きければ固液界面でのＶａｃａｎｃｙ濃度が増加し、小さければ固液界面のＩｎｔｅｒｓｔｉａｌ−Ｓｉ濃度が増加する。
そのため、ボロンコフの理論に基づき、ＮＶペア形成の影響によって結晶周辺で残留Ｖａｃａｎｃｙが多くなる分を、予め、結晶周辺のＶ／Ｇｅを中心のＶ／Ｇｃよりも小さい値になるようにする。すなわち、
Ｖ／Ｇｃ＞Ｖ／Ｇｅ
とする。
定常的な単結晶育成中、結晶成長方向に垂直な面での成長速度Ｖは結晶中心部から結晶周辺部で同一であるため、１／Ｇｃ＞１／Ｇｅ、Ｇｅ／Ｇｃ＞１とすることが有効であり、窒素濃度が増加するに従ってＮＶペア形成の影響によって結晶周辺部で残留Ｖａｃａｎｃｙが多くなる分を、Ｇｅ／Ｇｃが徐々に大きくなるようにして相殺することが可能となる。
Ｇｅ／Ｇｃの調整は、石英ルツボ５内の原料融液直上に配置された熱遮蔽体１２と前記原料融液の液面との間隔を制御すること、前記石英ルツボ５を囲うように配置されたヒーター７の位置を前記原料融液の液面に対して低くすること、前記シリコン単結晶の製造装置のメインチャンバー１の外側に配置された磁場印加装置１３の磁場強度を弱くすること、及び、前記磁場印加装置１３の位置を低くすること、のうちいずれか一つあるいは二つ以上の組み合わせによって行なうことが好ましい。このようなＧｅ／Ｇｃの調整方法であれば、製造装置を大きく変更することがないため、簡便にＧｅ／Ｇｃを調整することが可能となる。
なぜ、このようなＧｅ／Ｇｃの調整方法によって、Ｇｅ／Ｇｃが大きくなるのかを説明する。
Ｇｅ／Ｇｃを大きくする方法には、Ｇｅを大きくする方法とＧｃを小さくする方法の二つがある。
Ｇｅを大きくするには、固液界面上部の結晶側面部への熱輻射（輻射による熱供給）を減らすことが有効である。その具体的方法としては、原料融液４直上の熱遮蔽体１２と原料融液４の液面との間隔を狭くして、黒鉛ルツボ６外側に配置されている熱源の加熱用のヒーター７からの熱輻射の一部を遮熱する方法、熱源の加熱用のヒーター７を原料融液４の液面位置に対して低く配置して固液界面上部への熱輻射を減らす方法がある。
なお、炉内ガスの熱伝導やガスの流れによる対流伝熱によっても僅かにＧｅは変化するが、融点１４２０℃以上の高温環境が主となるＣＺ法によるシリコン単結晶製造環境においては熱輻射の影響が支配的となるため、熱輻射による制御が重要となる。
Ｇｃを小さくする方法は、固液界面（融点等温線）の高さを低下させ、固液界面上部との温度勾配を緩和する方法となり、磁場による結晶成長界面下部の融液対流の抑制を弱め、結晶育成中に発生した凝固潜熱を対流で取り除きやすくする。凝固潜熱が対流によって取り除かれるようになると、そうでない場合と比較して、熱バランスによって固液界面の高さが低下することとなる。このとき、結晶最外周部の融点等温線は常に原料融液４表面につながっているため、Ｇｃが選択的に小さくなることとなる。
磁場により結晶成長界面下部の融液対流の抑制を弱める方法としては、磁場位置を同一のままにする場合には、磁場強度を弱める方法がある。また、磁場強度を固定とする場合は、磁場位置を原料融液４表面位置から離す方法がある。磁場位置、磁場強度どちらも変更可能な場合には、磁場強度を弱くする方法と磁場位置を変更する方法を組み合わせてもよい。
固液界面の高さを低下させる方法として、結晶回転を弱めることでも固液界面を低下させることができるが、面内のドーパント濃度、酸素濃度の不均一につながるため、固液界面部の磁場強度を弱める方法が好ましい。
また、Ｇｅ／Ｇｃの調整を、熱遮蔽体１２と原料融液４の液面との間隔を制御することによって行なう際に、窒素をドープしない場合に結晶全面がＮ−領域となる条件における熱遮蔽体１２と原料融液４の液面との間隔をＤとしたときに、窒素をドープする場合の熱遮蔽体１２と原料融液４の液面との間隔を、窒素濃度に応じて、Ｄ’／Ｄ＝０．９４−窒素濃度／（２．４１×１０１５）から求めたＤ’となるように変化させることが好ましい。
このようなＧｅ／Ｇｃの調整方法であれば、Ｇｅ／Ｇｃの調整を、窒素濃度に応じて、熱遮蔽体１２と原料融液４の液面との間隔を調整することによって行うことができるため、より簡便かつ正確にＧｅ／Ｇｃを調整することが可能となる。
どのようにして、このＤ’の関係式を導いたのかを記載する。
第一に、全面でＮ−領域を得られる原料融液４直上の熱遮蔽体１２と融液との間隔Ｄとして、窒素をドープしない場合、窒素を２−２．２×１０１３、３−３．２×１０１３、６−６．２×１０１３、１−１．２×１０１４、１．５−１．７×１０１４、２．２−２．４×１０１４、３−３．２×１０１４ａｔｏｍｓ／ｃｍ３の窒素濃度でドープした場合それぞれに対して、窒素以外の条件は同一として、直胴成長中に引上げ速度を徐々に漸減させて、シリコン単結晶ブロック内に欠陥領域Ｖ−ｒｉｃｈ、Ｒ−ＯＳＦ領域、Ｎｖ領域、Ｎｉ領域、Ｉ−ｒｉｃｈ領域を含むようにし、得られたシリコン単結晶ブロックから結晶成長軸方向に平行なサンプルを切り出し、ウェット酸化雰囲気で８００℃４ｈｒ＋１０００℃１６ｈｒの熱処理を施し、Ｘ線トポグラフ法（ＸＲＴ）にて各窒素濃度による欠陥分布の変化を調査した。
第二に、各窒素濃度において、原料融液４直上の熱遮蔽体１２と原料融液４の液面との間隔を変化させ、窒素をドープしない場合と同等のＮ−領域の分布が得られる原料融液４直上の熱遮蔽体１２と原料融液４の液面との間隔Ｄ’を求めた。
第三に、窒素濃度に対する熱遮蔽体１２と原料融液４の液面との間隔Ｄ’と間隔Ｄの比の変化の関係式を最小二乗法によって求め、Ｄ’／Ｄ＝０．９４−窒素濃度／（２．４１×１０１５）を得た。
求めたＤ’が２０ｍｍより大きくなる場合には、熱遮蔽体１２と原料融液４の液面との間隔を求めたＤ’とすることでＧｅ／Ｇｃを調整し、求めたＤ’が２０ｍｍ以下となる場合には、熱遮蔽体１２と原料融液４の液面との間隔を２０ｍｍとし、さらに、石英ルツボ５を囲うように配置されたヒーター７の位置を前記原料融液４の液面に対して低くすること、シリコン単結晶の製造装置１４のメインチャンバー１の外側に配置された磁場印加装置１３の磁場強度を弱くすること、及び、磁場印加装置１３の位置を低くすること、のうちいずれか一つあるいは二つ以上の組み合わせによって前記Ｇｅ／Ｇｃを調整することが好ましい。
このようなシリコン単結晶の製造方法であれば、熱遮蔽体１２と原料融液４の液面との間隔が２０ｍｍ以下と狭くなった場合に、熱遮蔽体１２が原料融液４と接触してしまう等によりシリコン単結晶の引き上げを妨げることなくシリコン単結晶を製造することができる。
上記のような、本発明の方法により、結晶全面がＮ−領域のシリコン単結晶基板上にエピタキシャル層を有するエピタキシャルシリコンウェーハであって、シリコン単結晶基板に、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上３．２×１０１４ａｔｏｍｓ／ｃｍ３以下の窒素濃度でドープされており、サイズが２８ｎｍ以上の欠陥の数が１０ｃｍ以上のシリコン単結晶ブロック内の全基板平均で２個／枚以下で、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理をした後に検出される平均サイズ４５ｎｍ以上のＢＭＤが１×１０８／ｃｍ３以上の密度のものであることを特徴とするエピタキシャルシリコンウェーハが提供される。
このようなエピタキシャルシリコンウェーハであれば、Ｒ−ＯＳＦ領域起因のＢＭＤ密度低下、ＥＰ欠陥化、及び、高濃度での窒素ドープによる板状または棒状のＣＯＰに起因するＥＰ欠陥化がないものとなる。また、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理により十分なＢＭＤ密度が形成され、面内ＢＭＤ品質が均一なエピタキシャルシリコンウェーハとなる。
また、本発明の方法により、鏡面研磨加工された表面を有する結晶全面がＮ−領域のシリコン単結晶基板であって、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上３．２×１０１４ａｔｏｍｓ／ｃｍ３以下の窒素濃度でドープされており、ＴＤＤＢ特性の良品率が９０％以上で、サイズが４５ｎｍ以上の欠陥の数が１０ｃｍ以上のシリコン単結晶ブロック内の全基板平均で２個／枚以下であり、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理をした後に検出される平均サイズ４５ｎｍ以上のＢＭＤが１×１０８／ｃｍ３以上の密度のものであることを特徴とするシリコン単結晶基板を提供することができる。
このようなシリコン単結晶基板であれば、Ｒ−ＯＳＦ領域起因のＢＭＤ密度の低下がなく、ＴＤＤＢ特性が良好なものとなる。また、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理により十分なＢＭＤ密度が形成され、面内ＢＭＤ品質が均一なシリコン単結晶基板となる。
以下、実施例及び比較例を挙げて本発明を具体的に説明するが、本発明はこれらに制限されるものではない。
（比較例１）
窒素をドープせず、３２インチ（８１２．８ｍｍ）ルツボに４１０ｋｇの原料を溶融し、４０００Ｇの磁場印加下で直径３００ｍｍの結晶製造を実施した。このとき、予め原料融液直上の熱遮蔽体と原料融液との間隔（５０ｍｍ）、ヒーター位置、磁場印加装置の位置を調整して、結晶全長に亘り全面でＮ（Ｎｅｕｔｒａｌ）領域を得られるように結晶成長中の温度分布を調整した。この条件において、直胴成長中に引上げ速度を徐々に漸減させて、シリコン単結晶ブロック内に欠陥領域Ｖ−ｒｉｃｈ、Ｒ−ＯＳＦ領域、Ｎｖ領域、Ｎｉ領域、Ｉ−ｒｉｃｈ領域（Ｖ−ｒｉｃｈからＩ−ｒｉｃｈの各領域）を含むようにし、得られたシリコン単結晶ブロックから結晶成長軸方向に平行なサンプルを切り出し、ウェット酸化雰囲気で８００℃４ｈｒ＋１０００℃１６ｈｒの熱処理を施し、ＸＲＴ（Ｘ線トポグラフ法）にて欠陥分布を評価した。
（比較例２）
比較例１と同様の原料融液直上の熱遮蔽体と原料融液との間隔（５０ｍｍ）、ヒーター位置、磁場位置、磁場強度において、窒素をドープして、直胴成長中に引上げ速度を徐々に漸減させてシリコン単結晶ブロック内にＶ−ｒｉｃｈからＩ−ｒｉｃｈの各領域を含む欠陥分布評価シリコン単結晶ブロックを製造した。窒素濃度は、２×１０１３ａｔｏｍｓ／ｃｍ３水準（シリコン単結晶ブロック内窒素濃度２×１０１３−２．２×１０１３ａｔｏｍｓ／ｃｍ３）、３×１０１３ａｔｏｍｓ／ｃｍ３水準（シリコン単結晶ブロック内窒素濃度３×１０１３−３．２×１０１３ａｔｏｍｓ／ｃｍ３）、６×１０１３ａｔｏｍｓ／ｃｍ３水準（シリコン単結晶ブロック内窒素濃度６×１０１３−６．２×１０１３ａｔｏｍｓ／ｃｍ３）、３×１０１４ａｔｏｍｓ／ｃｍ３水準（シリコン単結晶ブロック内窒素濃度３×１０１４−３．２×１０１４ａｔｏｍｓ／ｃｍ３）として、それぞれのシリコン単結晶ブロックを製造し、各窒素濃度での欠陥分布を比較例１と同様に評価した。
（実施例１）
原料融液直上の熱遮蔽体と原料融液の液面との間隔を、Ｄ’／Ｄ＝０．９４−窒素濃度／２．４１×１０１５から求まるＤ’とした以外は、比較例２と同様に実施した。原料融液直上の熱遮蔽体と原料融液の液面との間隔をこのように変化させることで、シリコン単結晶の引上げ軸方向の結晶中心部の温度勾配Ｇｃと結晶周辺部の温度勾配Ｇｅを、Ｇｅ／Ｇｃ＞１となるようにし、Ｇｅ／Ｇｃを、シリコン単結晶の引上げの際の偏析による窒素濃度の増加に応じて、徐々に大きくした。ここで、Ｄは５０ｍｍである。原料融液直上の熱遮蔽体と原料融液の液面との間隔を２×１０１３ａｔｏｍｓ／ｃｍ３水準（シリコン単結晶ブロック内窒素濃度２−２．２×１０１３ａｔｏｍｓ／ｃｍ３）ではＤ’＝４６．６ｍｍ（Ｄ’／Ｄ＝０．９３２）、３×１０１３ａｔｏｍｓ／ｃｍ３水準（シリコン単結晶ブロック内窒素濃度３−３．２×１０１３ａｔｏｍｓ／ｃｍ３）ではＤ’＝４６．３ｍｍ（Ｄ’／Ｄ＝０．９２６）、６×１０１３ａｔｏｍｓ／ｃｍ３水準（シリコン単結晶ブロック内窒素濃度６−６．２×１０１３ａｔｏｍｓ／ｃｍ３）ではＤ’＝４５．８ｍｍ（Ｄ’／Ｄ＝０．９１６）、３×１０１４ａｔｏｍｓ／ｃｍ３水準（シリコン単結晶ブロック内窒素濃度３−３．２×１０１４ａｔｏｍｓ／ｃｍ３）ではＤ’＝４０．８ｍｍ（Ｄ’／Ｄ＝０．８１６）としてシリコン単結晶ブロックを製造し、各窒素濃度で原料融液直上の熱遮蔽体と原料融液の液面との間隔を調整した際の欠陥分布を評価した。原料融液直上の熱遮蔽体と原料融液の液面との間隔の変更は、ルツボの高さ位置の変更によって実施した。
図２に、比較例１、比較例２、及び、実施例１の引上げ条件でシリコン単結晶を製造した場合の、シリコン単結晶の径方向位置を横軸としたシリコン単結晶の引上げ軸方向における欠陥分布図を示す。
比較例１に対して、窒素をドープした比較例２の欠陥分布は、窒素ドープ量２×１０１３ａｔｏｍｓ／ｃｍ３水準、３×１０１３ａｔｏｍｓ／ｃｍ３水準、６×１０１３ａｔｏｍｓ／ｃｍ３水準、３×１０１４ａｔｏｍｓ／ｃｍ３水準それぞれにおいて、窒素濃度が増加するに従って窒素と空孔のペア（ＮＶペア）形成によって結晶育成中の空孔（Ｖａｃａｎｃｙ）の外方拡散が減少するため、結晶外周側の欠陥領域がＶａｃａｎｃｙ優勢側（高Ｖ／Ｇ側）にシフトし、Ｒ−ＯＳＦ領域が外周部でダレた分布に変化している。
このような欠陥分布では、ウェーハを作製した際に、面内で残留Ｖａｃａｎｃｙ濃度が大きく異なる欠陥領域が混在（外周部のＲ−ＯＳＦ領域＋Ｒ／２〜中心部のＮｖ領域、外周部のＮｖ領域＋Ｒ／２〜中心部のＮｉ領域、外周部のＲ−ＯＳＦ領域＋Ｒ／２部のＮｖ領域＋中心部のＮｉ領域）することや、面内全て同一のＮｖ領域であってもウェーハ外周は残留Ｖａｃａｎｃｙが多くなることとなる。そのため、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理をした後の面内のＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）密度が大きく異なってしまうことになり、ウェーハ面内の低ＢＭＤ領域でのゲッタリング能力不足によるデバイス歩留り低下などの要因となる。
これに対して、本発明の実施例１では、窒素濃度増加に伴う欠陥分布変化（結晶外周側の欠陥領域がＶａｃａｎｃｙ優勢側にシフトし、Ｒ−ＯＳＦ領域が外周部でダレた分布へ変化）が矯正されており、ウェーハを作製した際に、ウェーハ面内全面を均一な欠陥領域とできるため、低温、短時間、例えば８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理をした後のウェーハ面内ＢＭＤ密度を均一にコントロールすることができる。また、Ｒ−ＯＳＦ領域の混在によるシリコン単結晶基板状態でのＴＤＤＢ特性悪化や、製造したシリコン単結晶基板をエピタキシャルシリコンウェーハ用基板に用いた場合のＥＰ欠陥化も抑制できる点でもデバイス歩留り、ウェーハ歩留りが良好となる。
また、窒素は結晶育成中の偏析現象（平衡偏析係数７×１０−４）によって、結晶育成が進むと徐々に高濃度化していくため、長尺結晶全長から歩留り良く製品を得るために、本発明は非常に有効となる。
［エピタキシャルシリコンウェーハの良品率変化（シリコン単結晶１本中の品質推移）］
次に、本発明を実際の製品製造に適用した際に得られる効果について、エピタキシャルウェーハの良品率を例として詳細に説明する。
（比較例３）
３２インチ（８１２．８ｍｍ）ルツボに４１０ｋｇの原料を溶融し、４０００Ｇの磁場印加下で直径３００ｍｍの結晶製造を実施した。原料融液直上の熱遮蔽体と原料融液の液面との間隔５０ｍｍで、窒素をドープしない際に結晶全長に亘り全面でＮ−領域を得られるように結晶育成中のヒーター位置、磁場印加装置の位置を調整した条件において、直胴製品採取部において、窒素ノンドープ（比較例３−１）、２×１０１３−６×１０１３ａｔｏｍｓ／ｃｍ３の窒素濃度（比較例３−２）、１×１０１４−３．２×１０１４ａｔｏｍｓ／ｃｍ３の窒素濃度（比較例３−３）となるように３本の結晶製造を行い、得られた結晶からシリコン単結晶基板を作製し、エピタキシャルシリコンウェーハ用基板として用いてエピタキシャルシリコンウェーハの製造を行なった。エピタキシャルシリコンウェーハの欠陥評価のため、ＫＬＡ Ｔｅｎｃｏｒ社製のＳＰ３を用い、Ｏｂｌｉｑｕｅモードで２８ｎｍ以上で検出される欠陥を評価した。また、作製したエピタキシャルウェーハを８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理後、赤外散乱法により３０ｎｍ以上のＢＭＤ密度を測定した。
（比較例４）
原料融液直上の熱遮蔽体と原料融液の液面との間隔も５０ｍｍのまま、特許文献９に示されているように窒素濃度に応じて引上げ速度を調整（窒素濃度増加に対して引上げ速度を遅く調整）した以外は、比較例３−２と同じ（比較例４−１）、比較例３−３と同じ（比較例４−２）として、比較例３と同様に、エピタキシャルシリコンウェーハを製造し、欠陥評価を行なった。また、作製したエピタキシャルウェーハを８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理後、赤外散乱法により３０ｎｍ以上のＢＭＤ密度を測定した。
（実施例２）
原料融液直上の熱遮蔽体と原料融液の液面との間隔Ｄ’を、Ｄ’／Ｄ＝０．９４−窒素濃度／（２．４１×１０１５）から求まるＤ’とした。実施例２−１は、２×１０１３−６×１０１３ａｔｏｍｓ／ｃｍ３の窒素濃度で、結晶育成中の窒素偏析の影響を相殺するため結晶コーン側からＴａｉｌ側における窒素による偏析での窒素濃度変化に合せてＤ’＝４６．６ｍｍから４５．８ｍｍに原料融液直上の熱遮蔽体と原料融液の液面との間隔を調整した以外は比較例４−１と同じとし、実施例２−２は、１×１０１４−３．２×１０１４ａｔｏｍｓ／ｃｍ３の窒素濃度で、Ｄ’＝４４．９ｍｍから４０．３ｍｍに原料融液直上の熱遮蔽体と原料融液の液面との間隔を調整した以外は比較例４−２と同じとして、比較例３と同様に、エピタキシャルウェーハ製造し、欠陥評価を行なった。また、作製したエピタキシャルウェーハを８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理後、赤外散乱法により３０ｎｍ以上のＢＭＤ密度を測定した。原料融液直上の熱遮蔽体と原料融液の液面との間隔をこのように変化させることで、シリコン単結晶の引上げ軸方向の結晶中心部の温度勾配Ｇｃと結晶周辺部の温度勾配Ｇｅを、Ｇｅ／Ｇｃ＞１となるようにし、Ｇｅ／Ｇｃを、シリコン単結晶の引上げの際の偏析による窒素濃度の増加に応じて、徐々に大きくした。
図３、４、及び、５は、それぞれ比較例３、比較例４、及び、実施例２におけるエピタキシャルウェーハの欠陥評価の結果を示すグラフである。高プロセスコストの先端デバイスにおいては、ウェーハ一枚当たり数個の欠陥であっても、それによって生じる不良チップが大きな問題となる。
比較例３において、２×１０１３ａｔｏｍｓ／ｃｍ３の窒素濃度まではＥＰ欠陥発生はほとんど問題にならないが、熱的に安定な（大きいサイズの）析出核を増加させるに十分な高窒素濃度となる３×１０１３ａｔｏｍｓ／ｃｍ３の窒素濃度になるとＥＰ欠陥発生がみられるようになった。更に窒素濃度が高い３×１０１３ａｔｏｍｓ／ｃｍ３以上では、窒素濃度の増加に伴ってＥＰ欠陥が増加し、高プロセスコストの先端デバイスへの使用には耐えられないレベルとなっている。また、比較例３−１、３−２、及び、３−３における、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理後のエピタキシャルシリコンウェーハのＢＭＤ密度はそれぞれ１−３×１０７、１−２×１０８、及び、２．５−１５×１０８／ｃｍ３であった。窒素濃度２×１０１３ａｔｏｍｓ／ｃｍ３以上で先端デバイスで十分なゲッタリング能力を有すると思われる平均サイズ４５ｎｍ以上のＢＭＤ密度を１×１０８以上とすることができた。
比較例４では、窒素濃度増加に対して引上げ速度を低下させたことで改善効果がみられるが、先端デバイスプロセスに用いるような低温・短時間の熱処理で十分なＢＭＤ密度を得るのにより好ましい６×１０１３ａｔｏｍｓ／ｃｍ３以上の窒素濃度からＥＰ欠陥が増加し始め、窒素１×１０１４ａｔｏｍｓ／ｃｍ３以上では先端デバイスに使用に適するレベルにはなっていない。更に、より引上げ速度を低下させた場合、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理をした際に、ウェーハ中心部のＢＭＤが減少して、面内のＢＭＤ密度（ゲッタリング能力）の不均一が生じることや、場合によってはウェーハ中心部で転位ループや転位クラスターを有するＩ−ｒｉｃｈ領域となってしまって、中心部でＥＰ欠陥が生じてしまったため、窒素濃度に対する引上げ速度調整だけでは完全にＥＰ欠陥を抑制することは不可能であった。また、比較例４−１、及び、４−２における、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理後のエピタキシャルシリコンウェーハのＢＭＤ密度はそれぞれ１−２×１０８、及び、２．５−１５×１０８／ｃｍ３であった。窒素濃度２×１０１３ａｔｏｍｓ／ｃｍ３以上で先端デバイスで十分なゲッタリング能力を有すると思われる平均サイズ４５ｎｍ以上のＢＭＤ密度を１×１０８以上とすることができた。
対して、実施例２では、３．２×１０１４ａｔｏｍｓ／ｃｍ３の窒素濃度までＥＰ欠陥は良好なレベルに抑制することができている。その結果、２８ｎｍ以上での欠陥は、１０ｃｍ以上のシリコン単結晶ブロック内の全基板平均で２個／枚以下と極めて良好な欠陥レベルであり、比較例３及び４よりも欠陥の少ないエピタキシャルシリコンウェーハを得ることができた。また、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理後のエピタキシャルシリコンウェーハのＢＭＤ密度は実施例２−１で１−２×１０８／ｃｍ３、実施例２−２で２．５−５×１０８／ｃｍ３であり、窒素濃度２×１０１３ａｔｏｍｓ／ｃｍ３以上で先端デバイスで十分なゲッタリング能力を有すると思われる平均サイズ４５ｎｍ以上のＢＭＤの密度を１×１０８／ｃｍ３以上とすることができた。なお、３．５×１０１４ａｔｏｍｓ／ｃｍ３の窒素濃度では析出物起因のＥＰ欠陥発生が生じる場合があったため、窒素濃度は３．２×１０１４ａｔｏｍｓ／ｃｍ３以下とすることが望ましい。
このように、本発明を用いれば、先端の低温・短時間デバイスプロセスにおいて高いゲッタリング能力が期待できる高窒素濃度条件においても、良好なＥＰ欠陥レベルを有するエピタキシャルシリコンウェーハを結晶全長で非常に高い歩留りで製造することが可能となる。
［シリコン単結晶基板の良品率変化（シリコン単結晶１本中の品質推移）］
次に、本発明を実際の製品製造に適用した際に得られる効果について、シリコン単結晶基板の良品率を例として詳細に説明する。
（比較例５）
３２インチ（８１２．８ｍｍ）ルツボに４１０ｋｇの原料を溶融し、４０００Ｇの磁場印加下で直径３００ｍｍの結晶製造を実施した。原料融液直上の熱遮蔽体と原料融液の液面との間隔５０ｍｍで、窒素をドープしない際に結晶全長に亘り全面でＮ（Ｎｅｕｔｒａｌ）領域を得られるように結晶育成中のヒーター位置、磁場印加装置の位置を調整した条件において、直胴製品採取部において、窒素ノンドープ（比較例５−１）、２×１０１３−６×１０１３ａｔｏｍｓ／ｃｍ３の窒素濃度（比較例５−２）、１×１０１４−３．２×１０１４ａｔｏｍｓ／ｃｍ３の窒素濃度（比較例５−３）となるように３本の結晶製造を行い、得られた結晶からシリコン単結晶基板を作製し、ＴＤＤＢ特性を評価した。また、シリコン単結晶基板の欠陥評価のため、ＫＬＡ Ｔｅｎｃｏｒ社製のＳＰ３を用い、Ｏｂｌｉｑｕｅモードで４５ｎｍ以上で検出される欠陥を評価した。また、作製したシリコン単結晶基板を８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理後、赤外散乱法により３０ｎｍ以上のＢＭＤ密度を測定した。
（比較例６）
原料融液直上の熱遮蔽体と原料融液の液面との間隔を５０ｍｍのまま、特許文献９に示されているように窒素濃度に応じて引上げ速度を調整（窒素濃度増加に対して引上げ速度を遅く調整）した以外は、比較例５−２と同じ（比較例６−１）、比較例５−３と同じ（比較例６−２）として、比較例５と同様に製造したシリコン単結晶基板のＴＤＤＢ特性及び欠陥を評価した。また、作製したシリコン単結晶基板を８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理後、赤外散乱法により３０ｎｍ以上のＢＭＤ密度を測定した。
（実施例３）
原料融液直上の熱遮蔽体と原料融液の液面との間隔を、Ｄ’／Ｄ＝０．９４−窒素濃度／（２．４１×１０１５）から求まるＤ’とした。実施例３−１は、２×１０１３−６×１０１３ａｔｏｍｓ／ｃｍ３の窒素濃度で、結晶育成中の窒素偏析の影響を相殺するため結晶コーン側からＴａｉｌ側における窒素による偏析での窒素濃度変化に合せてＤ’＝４６．６ｍｍから４５．８ｍｍに原料融液直上の熱遮蔽体と原料融液の液面との間隔を調整した以外は比較例６−１と同じとし、実施例３−２は、１×１０１４−３．２×１０１４ａｔｏｍｓ／ｃｍ３の窒素濃度で、Ｄ’＝４４．９ｍｍから４０．３ｍｍに原料融液直上の熱遮蔽体と原料融液の液面との間隔を調整した以外は比較例６−２と同じとして、比較例５と同様に、シリコン単結晶基板を製造し、ＴＤＤＢ特性及び欠陥を評価した。また、作製したシリコン単結晶基板を８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理後、赤外散乱法により３０ｎｍ以上のＢＭＤ密度を測定した。原料融液直上の熱遮蔽体と原料融液の液面との間隔をこのように変化させることで、シリコン単結晶の引上げ軸方向の結晶中心部の温度勾配Ｇｃと結晶周辺部の温度勾配Ｇｅを、Ｇｅ／Ｇｃ＞１となるようにし、Ｇｅ／Ｇｃを、シリコン単結晶の引上げの際の偏析による窒素濃度の増加に応じて、徐々に大きくした。
図６、７、及び、８は、それぞれ比較例５、比較例６、及び、実施例３におけるシリコン単結晶基板のＴＤＤＢ特性評価の結果を示すグラフである。
図６、７、及び、８において、灰色セルがＴＤＤＢ不良箇所となっている。ＴＤＤＢ不良欠陥とＥＰ欠陥源は関係性があり、比較例３、比較例４、及び、実施例２のＥＰ欠陥の評価（図３、４、及び、５）と同様の結果となっている。比較例５においては、３×１０１３ａｔｏｍｓ／ｃｍ３以上の窒素濃度で、窒素濃度増加に従って徐々にＴＤＤＢ不良が増加している。比較例５におけるＴＤＤＢ特性の良品率は、比較例５−１、比較例５−２及び比較例５−３において、それぞれ９９．７−９９．３、９９．３−６９．２、及び、５０．７−１４．７％であった。また、比較例５−１、５−２、及び、５−３における、４５ｎｍ以上での欠陥は、１０ｃｍ以上のシリコン単結晶ブロック内の全基板平均で１−２、１．８−１５８、及び、７３−１２５０個／枚であった。また、比較例５−１、５−２、及び、５−３における、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理後のシリコン単結晶基板のＢＭＤ密度はそれぞれ１−３×１０７、１−２×１０８、及び、２．５−１５×１０８／ｃｍ３であった。窒素濃度２×１０１３ａｔｏｍｓ／ｃｍ３以上で先端デバイスで十分なゲッタリング能力を有すると思われる平均サイズ４５ｎｍ以上のＢＭＤ密度を１×１０８以上とすることができた。
比較例６でも、ＥＰ欠陥の傾向と同様に、比較例５に対しては改善効果がみられるものの、完全には改善できず、６×１０１３ａｔｏｍｓ／ｃｍ３以上の窒素濃度からＴＤＤＢ不良が増加し、悪化していく。比較例６におけるＴＤＤＢ特性の良品率は、比較例６−１及び比較例６−２において、それぞれ９９．７−８７．３、６９．９−５１．７％であった。また、比較例６−１及び比較例６−２における４５ｎｍ以上での欠陥は、１０ｃｍ以上のシリコン単結晶ブロック内の全基板平均で１−５７個／枚、及び、１６０−３６４個／枚であった。また、比較例６−１、及び、６−２における、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理後のシリコン単結晶基板のＢＭＤ密度はそれぞれ１−２×１０８、及び、２．５−１５×１０８／ｃｍ３であった。窒素濃度２×１０１３ａｔｏｍｓ／ｃｍ３以上で先端デバイスで十分なゲッタリング能力を有すると思われる平均サイズ４５ｎｍ以上のＢＭＤ密度を１×１０８以上とすることができた。
対して、実施例３では、３．２×１０１４ａｔｏｍｓ／ｃｍ３の窒素濃度までＴＤＤＢ不良を抑制することができている。実施例３におけるＴＤＤＢ特性の良品率は、実施例３−１及び実施例３−２において、窒素濃度２−３．２×１０１４ａｔｏｍｓ／ｃｍ３の範囲で、それぞれ９９．７−９９．３％であった。また、実施例３−１及び実施例３−２における４５ｎｍ以上での欠陥は、１０ｃｍ以上のシリコン単結晶ブロック内の全基板平均で１−１．９、及び、１．２−２個／枚であった。また、実施例３−１及び実施例３−２における、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理後のシリコン単結晶基板のＢＭＤ密度はそれぞれ１−２×１０８、及び、２．５−１５×１０８／ｃｍ３であった。窒素濃度２×１０１３ａｔｏｍｓ／ｃｍ３以上で先端デバイスで十分なゲッタリング能力を有すると思われる平均サイズ４５ｎｍ以上のＢＭＤ密度を１×１０８以上とすることができた。
このように、本発明を用いれば、先端の低温・短時間デバイスプロセスにおいて高いゲッタリング能力が期待できる高窒素濃度条件においても、ＴＤＤＢ不良の増加がなく、良好な欠陥レベルを有するシリコン単結晶基板を、結晶全長で非常に高い歩留りで製造することが可能となる。
以上のように、本発明を用いれば、先端デバイスプロセスに用いるような低温・短時間の熱処理で十分なＢＭＤ密度を得るのに最適な窒素濃度３×１０１３ａｔｏｍｓ／ｃｍ３から３．２×１０１４ａｔｏｍｓ／ｃｍ３まで、シリコン単結晶基板とした状態でのＴＤＤＢ特性が良好で、エピタキシャルシリコンウェーハでのＥＰ欠陥発生もないウェーハを得ることができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…メインチャンバー、 ２…引上げチャンバー、 ３…単結晶棒、
４…原料融液、 ５…石英ルツボ、 ６…黒鉛ルツボ、 ７…ヒーター、
８…断熱部材、 ９…ガス流出口、 １０…ガス導入口、 １１…ガス整流筒、
１２…熱遮蔽体、 １３…磁場印加装置、 １４…シリコン単結晶の製造装置。

Claims (6)

  1. チョクラルスキー法によって、結晶全面がＮ−領域となる条件で引上げることによってシリコン単結晶を育成する方法であって、
    前記シリコン単結晶を育成する際に、窒素を２×１０１３ａｔｏｍｓ／ｃｍ３以上３．２×１０１４ａｔｏｍｓ／ｃｍ３以下の窒素濃度でドープし、
    前記シリコン単結晶の引上げ軸方向の結晶中心部の温度勾配Ｇｃと結晶周辺部の温度勾配Ｇｅの比をＧｅ／Ｇｃ＞１となるようにし、
    前記Ｇｅ／Ｇｃを、前記シリコン単結晶の引上げの際の偏析による窒素濃度の増加に応じて、徐々に大きくすることを特徴とするシリコン単結晶の製造方法。
  2. 前記Ｇｅ／Ｇｃの調整を、石英ルツボ内の原料融液直上に配置された熱遮蔽体と前記原料融液の液面との間隔を制御すること、前記石英ルツボを囲うように配置されたヒーターの位置を前記原料融液の液面に対して低くすること、前記シリコン単結晶の製造装置のメインチャンバーの外側に配置された磁場印加装置の磁場強度を弱くすること、及び、前記磁場印加装置の位置を低くすること、のうちいずれか一つあるいは二つ以上の組み合わせによって行なうことを特徴とする請求項１に記載のシリコン単結晶の製造方法。
  3. 前記Ｇｅ／Ｇｃの調整を、前記熱遮蔽体と前記原料融液の液面との間隔を制御することによって行なう際に、窒素をドープしない場合に結晶全面がＮ−領域となる条件における前記熱遮蔽体と前記原料融液の液面との間隔をＤとしたときに、窒素をドープする場合の前記熱遮蔽体と前記原料融液の液面との間隔を、窒素濃度に応じて、Ｄ’／Ｄ＝０．９４−窒素濃度／（２．４１×１０１５）から求めたＤ’となるように変化させることを特徴とする請求項２に記載のシリコン単結晶の製造方法。
  4. 前記求めたＤ’が２０ｍｍより大きくなる場合には、前記熱遮蔽体と前記原料融液の液面との間隔を前記求めたＤ’とすることで前記Ｇｅ／Ｇｃを調整し、前記求めたＤ’が２０ｍｍ以下となる場合には、前記熱遮蔽体と前記原料融液の液面との間隔を２０ｍｍとし、さらに、前記石英ルツボを囲うように配置されたヒーターの位置を前記原料融液の液面に対して低くすること、前記シリコン単結晶の製造装置のメインチャンバーの外側に配置された磁場印加装置の磁場強度を弱くすること、及び、前記磁場印加装置の位置を低くすること、のうちいずれか一つあるいは二つ以上の組み合わせによって前記Ｇｅ／Ｇｃを調整することを特徴とする請求項３に記載のシリコン単結晶の製造方法。
  5. 結晶全面がＮ−領域のシリコン単結晶基板上にエピタキシャル層を有するシリコンエピタキシャルウェーハであって、
    前記シリコン単結晶基板に、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上３．２×１０１４ａｔｏｍｓ／ｃｍ３以下の窒素濃度でドープされており、
    サイズが２８ｎｍ以上の欠陥の数が１０ｃｍ以上のシリコン単結晶ブロック内の全基板平均で２個／枚以下で、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理をした後に検出される平均サイズ４５ｎｍ以上のＢＭＤが１×１０８／ｃｍ３以上の密度のものであることを特徴とするエピタキシャルシリコンウェーハ。
  6. 鏡面研磨加工された表面を有する結晶全面がＮ−領域のシリコン単結晶基板であって、
    窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上３．２×１０１４ａｔｏｍｓ／ｃｍ３以下の窒素濃度でドープされており、
    ＴＤＤＢ特性の良品率が９０％以上で、サイズが４５ｎｍ以上の欠陥の数が１０ｃｍ以上のシリコン単結晶ブロック内の全基板平均で２個／枚以下であり、８００℃、３ｈｒ＋１０００℃、２ｈｒの熱処理をした後に検出される平均サイズ４５ｎｍ以上のＢＭＤが１×１０８／ｃｍ３以上の密度のものであることを特徴とするシリコン単結晶基板。
JP2018102016A 2018-05-29 2018-05-29 シリコン単結晶の製造方法 Active JP6927150B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018102016A JP6927150B2 (ja) 2018-05-29 2018-05-29 シリコン単結晶の製造方法
KR1020190045181A KR102676990B1 (ko) 2018-05-29 2019-04-18 실리콘 단결정의 제조방법, 에피택셜 실리콘 웨이퍼 및 실리콘 단결정 기판
CN201910458568.0A CN110541191B (zh) 2018-05-29 2019-05-29 单晶硅的制造方法、外延硅晶片、以及单晶硅基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018102016A JP6927150B2 (ja) 2018-05-29 2018-05-29 シリコン単結晶の製造方法

Publications (2)

Publication Number Publication Date
JP2019206451A true JP2019206451A (ja) 2019-12-05
JP6927150B2 JP6927150B2 (ja) 2021-08-25

Family

ID=68709593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018102016A Active JP6927150B2 (ja) 2018-05-29 2018-05-29 シリコン単結晶の製造方法

Country Status (3)

Country Link
JP (1) JP6927150B2 (ja)
KR (1) KR102676990B1 (ja)
CN (1) CN110541191B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7318518B2 (ja) * 2019-11-26 2023-08-01 信越半導体株式会社 固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハ、並びに固体撮像素子
CN113862791A (zh) * 2021-09-28 2021-12-31 西安奕斯伟材料科技有限公司 一种用于拉制单晶硅棒的拉晶炉
CN113897671B (zh) * 2021-09-30 2023-05-05 西安奕斯伟材料科技股份有限公司 一种氮掺杂单晶硅棒的制备方法
CN115404539A (zh) * 2022-08-30 2022-11-29 西安奕斯伟材料科技有限公司 直拉法拉制单晶硅棒的方法、单晶硅棒、硅片及外延硅片
CN115574722B (zh) * 2022-11-04 2024-03-29 中国计量科学研究院 一种自溯源干涉式位移传感器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP2000016897A (ja) 1998-07-03 2000-01-18 Sumitomo Metal Ind Ltd 高品質シリコン単結晶の製造方法
JP3692812B2 (ja) 1998-06-04 2005-09-07 信越半導体株式会社 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP4358333B2 (ja) 1998-11-20 2009-11-04 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶の製造方法
JP3601328B2 (ja) 1998-12-14 2004-12-15 信越半導体株式会社 シリコン単結晶の製造方法およびこの方法で製造されたシリコン単結晶とシリコンウエーハ
JP3787472B2 (ja) 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
JP4102988B2 (ja) 2000-06-26 2008-06-18 信越半導体株式会社 シリコンウエーハおよびエピタキシャルウエーハの製造方法ならびにエピタキシャルウエーハ
JP4463950B2 (ja) * 2000-08-11 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法
JP3624827B2 (ja) * 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP4806975B2 (ja) * 2005-06-20 2011-11-02 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
JP4715402B2 (ja) 2005-09-05 2011-07-06 株式会社Ｓｕｍｃｏ 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP2008066357A (ja) 2006-09-05 2008-03-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP6044530B2 (ja) * 2013-12-05 2016-12-14 株式会社Sumco シリコン単結晶の育成方法
JP6135611B2 (ja) 2014-07-03 2017-05-31 信越半導体株式会社 点欠陥濃度計算方法、Ｇｒｏｗｎ−ｉｎ欠陥計算方法、Ｇｒｏｗｎ−ｉｎ欠陥面内分布計算方法及びこれらを用いたシリコン単結晶製造方法

Also Published As

Publication number Publication date
KR102676990B1 (ko) 2024-06-20
JP6927150B2 (ja) 2021-08-25
CN110541191B (zh) 2022-08-09
CN110541191A (zh) 2019-12-06
KR20190135913A (ko) 2019-12-09

Similar Documents

Publication Publication Date Title
JP6927150B2 (ja) シリコン単結晶の製造方法
US8545622B2 (en) Annealed wafer and manufacturing method of annealed wafer
JP3846627B2 (ja) シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法
CN108368638B (zh) 由单晶硅制成的半导体晶片及其生产方法
CN103003927A (zh) 硅基板的制造方法及硅基板
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2007194232A (ja) シリコン単結晶ウエーハの製造方法
US8211228B2 (en) Method for producing single crystal and a method for producing annealed wafer
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP4196602B2 (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
JP2009274888A (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP4080657B2 (ja) シリコン単結晶インゴットの製造方法
JP4710603B2 (ja) アニールウエーハとその製造方法
JP4688984B2 (ja) シリコンウエーハ及び結晶育成方法
JP4463950B2 (ja) シリコンウエーハの製造方法
JP4360208B2 (ja) シリコン単結晶の製造方法
JP7384264B1 (ja) エピタキシャル成長用シリコンウェーハ及びエピタキシャルウェーハ
TWI420005B (zh) 製造單晶矽棒之方法以及用該方法製造之晶圓
JP2002093814A (ja) シリコンエピタキシャルウェーハの基板単結晶およびその製造方法
JP2010016099A (ja) シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法
JP2003112997A (ja) エピタキシャルウエーハの製造方法
JP2005089246A (ja) 砒素ドープシリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210719

R150 Certificate of patent or registration of utility model

Ref document number: 6927150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250