JP2019128447A - 表示装置及び表示装置の駆動方法 - Google Patents

Abstract

【課題】表示装置において、表示される映像の画質の低下を軽減することを目的の一つとする。【解決手段】表示装置であって、第１電極が第１ノードに接続され、第２電極が第２ノードに接続され、第３電極が第３ノードに接続される駆動トランジスタＤＲＴと、一方の端子が前記第１ノードに接続される第１スイッチと、一方の端子が前記第１ノードに接続される第２スイッチと、第１制御信号によって制御され、一方の端子が前記第２ノードに接続される第３スイッチと、第１制御信号によって、第３スイッチとともに制御され、一方の端子が電源線に接続され、他方の端子が第３ノードに接続される第４スイッチと、一方の端子が第１ノードに接続され、他方の端子が第２ノードに接続される容量素子と、第２ノードに接続される画素電極と、第１共通電極とを有する発光素子と、を備える。【選択図】図３

Description

本発明は表示装置及び表示装置の駆動方法に関する。

有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置（以下、ＥＬ表示装置と記す）は、基板上に形成された複数の画素内の各々に複数のトランジスタ、容量素子及び有機発光素子（以下、発光素子と記す）で構成されている。各画素は、画素を制御する信号により駆動される。各画素が有するトランジスタの駆動を信号により制御することで、発光素子に供給される電流値が制御され、表示装置は映像を表示することができる。

例えば、特許文献１には、７つのトランジスタ、１つの容量素子、及び１つの発光素子を備える画素、及び、当該画素を含むＥＬ表示装置が開示されている。

特許第５６１２９８８号公報

特許文献１に開示されている画素を含むＥＬ表示装置も含めて、ＥＬ表示装置は、一般的に、発光素子が発光する期間（発光期間）と、発光素子が非発光の期間（非発光期間）が繰り返される。例えば、人が表示装置を見たとき、人は、発光素子の発光と非発光との明暗の差を、ちらつき（フリッカともいう）として認識する。フリッカによって、ＥＬ表示装置に表示される映像の画質は低下する。

このような課題に鑑み、本発明の一実施形態は、表示される映像の、フリッカに基づく画質の低下を軽減する表示装置を提供することを目的の一つとする。また、本発明の一実施形態は、表示装置に表示される映像の画質の低下を軽減する表示装置の駆動方法を提供することを目的の一つとする。

本発明の一実施形態は、表示装置であって、第１電極が第１ノード（ゲート電極）に接続され、第２電極が第２ノード（ソース電極）に接続され、第３電極が第３ノード（ドレイン電極）に接続される駆動トランジスタ（駆動トランジスタＤＲＴ）と、一方の端子が第１ノードに接続される第１スイッチ（選択トランジスタＳＳＴ）と、一方の端子が第１ノードに接続される第２スイッチ（初期化トランジスタＩＳＴ）と、第１制御信号によって制御され、一方の端子が第２ノードに接続される第３スイッチ（リセットトランジスタＲＳＴ）と、第１制御信号によって、第３スイッチ（リセットトランジスタＲＳＴ）とともに制御され、一方の端子が電源線に接続され、他方の端子が第３ノードに接続される第４スイッチ（発光制御トランジスタＢＣＴ）と、一方の端子が第１ノードに接続され、他方の端子が前記第２ノードに接続される容量素子と、第２ノードに接続される画素電極と、第１共通電極とを有する発光素子と、を備える。

本発明の一実施形態は、第１電極が第１ノードに接続され、第２電極が第２ノードに接続され、第３電極が第３ノードに接続される駆動トランジスタと、一方の端子が第１ノードに接続される第１スイッチ（選択トランジスタＳＳＴ）と、一方の端子が前記第１ノードに接続される第２スイッチ（初期化トランジスタＩＳＴ）と、第１制御信号によって制御され、一方の端子が第２ノードに接続される第３スイッチと、第１制御信号によって、第３スイッチ（リセットトランジスタＲＳＴ）とともに制御され、一方の端子が電源線に接続され、他方の端子が第３ノードに接続される第４スイッチ（発光制御トランジスタＢＣＴ）と、一方の端子が第１ノードに接続され、他方の端子が第２ノードに接続される容量素子と、第２ノードに接続される画素電極と、第１共通電極とを有する発光素子と、を備える画素を有する表示装置の駆動方法であって、第１スイッチ（選択トランジスタＳＳＴ）をオフ状態とし、第２スイッチ（初期化トランジスタＩＳＴ）をオン状態にすることで、第１ノードに第１電圧を印加し、第１制御信号によって、第３スイッチをオン状態にすることで、第３ノードに第１電圧を印加するとともに、第４スイッチ（発光制御トランジスタＢＣＴ）をオフ状態にし、第１スイッチ（選択トランジスタＳＳＴ）及び第２スイッチ（初期化トランジスタＩＳＴ）をオフ状態とし、第１制御信号によって、第３スイッチ（リセットトランジスタＲＳＴ）をオン状態にすることで、第３ノードに第２電圧を印加するとともに、第４スイッチ（発光制御トランジスタＢＣＴ）をオフ状態にする。

本発明の一実施形態は、表示装置であって、第１電極（ゲート電極）が第１ノードに接続され、第３電極（ドレイン電極）が第２ノードに接続され、第２電極（ソース電極）が第３ノードに接続される駆動トランジスタ（駆動トランジスタＤＲＴ）と、一方の端子が第３ノードに接続される第１スイッチ（選択トランジスタＳＳＴ）と、一方の端子が第１ノードに接続される第２スイッチ（初期化トランジスタＩＳＴ）と、第１制御信号によって制御され、一方の端子が第４ノードに接続される第３スイッチ（リセットトランジスタＲＳＴ）と、第１制御信号によって、第３スイッチとともに制御され、一方の端子が第２ノードに接続され、他方の端子が第４ノードに接続される第４スイッチ（発光制御トランジスタＢＣＴ）と、一方の端子が第１ノードに接続され、他方の端子が第２ノードに接続される第５スイッチ（補正用トランジスタＴＣＴ）と、第１制御信号によって、第３スイッチ（リセットトランジスタＲＳＴ）及び第４スイッチ（発光制御トランジスタＢＣＴ）とともに制御され、一方の端子が電源線に接続され、他方の端子が第３ノードに接続される第６スイッチ（電源トランジスタＰＳＴ）と、一方の端子が第１ノードに接続され、他方の端子が電源線に接続される容量素子と、第４ノードに接続される画素電極と、第１共通電極とを有する発光素子と、を備える。

本発明の一実施形態は、第１電極が第１ノードに接続され、第３電極が第２ノードに接続され、第２電極が第３ノードに接続される駆動トランジスタと、一方の端子が前記第３ノードに接続される第１スイッチ（選択トランジスタＳＳＴ）と、一方の端子が前記第１ノードに接続される第２スイッチ（初期化トランジスタＩＳＴ）と、第１制御信号によって制御され、一方の端子が第４ノードに接続される第３スイッチと、第１制御信号によって、第３スイッチ（リセットトランジスタＲＳＴ）とともに制御され、一方の端子が第２ノードに接続され、他方の端子が第４ノードに接続される第４スイッチ（発光制御トランジスタＢＣＴ）と、一方の端子が第１ノードに接続され、他方の端子が第２ノードに接続される第５スイッチ（補正用トランジスタＴＣＴ）と、第１制御信号によって、第３スイッチ（リセットトランジスタＲＳＴ）及び第４スイッチ（発光制御トランジスタＢＣＴ）とともに制御され、一方の端子が電源線に接続され、他方の端子が第３ノードに接続される第６スイッチ（電源トランジスタＰＳＴ）と、一方の端子が第１ノードに接続され、他方の端子が電源線に接続される容量素子と、第４ノードに接続される画素電極と、第１共通電極とを有する発光素子と、を備える画素を有する表示装置の駆動方法であって、第１スイッチ（選択トランジスタＳＳＴ）及び第５スイッチ（補正用トランジスタＴＣＴ）をオフ状態とし、第２スイッチ（初期化トランジスタＩＳＴ）をオン状態にすることで、第１ノードに第１電圧を印加し、第１制御信号によって、第３スイッチ（リセットトランジスタＲＳＴ）をオン状態にすることで、第４ノードに第１電圧を印加するとともに、第４スイッチ（発光制御トランジスタＢＣＴ）及び第６スイッチ（電源トランジスタＰＳＴ）をオフ状態にし、第１スイッチ（選択トランジスタＳＳＴ）、第５スイッチ（補正用トランジスタＴＣＴ）及び第２スイッチ（初期化トランジスタＩＳＴ）をオフ状態とし、第１制御信号によって、第３スイッチ（リセットトランジスタＲＳＴ）をオン状態にすることで、第４ノードに第２電圧を印加するとともに、第４スイッチ（発光制御トランジスタＢＣＴ）及び第６スイッチ（電源トランジスタＰＳＴ）をオフ状態にする。

本発明の一実施形態に係る表示装置の模式的な平面図である。 本発明の一実施形態に係る表示装置の模式的な平面図である。 本発明の一実施形態に係る表示装置が有する画素の回路図である。 図３に示した画素のタイミングチャートである。 図４に示したタイミングにおける画素の動作状態を示す模式図である。 図４に示したタイミングにおける画素の動作状態を示す模式図である。 図４に示したタイミングにおける画素の動作状態を示す模式図である。 図４に示したタイミングにおける画素の動作状態を示す模式図である。 図４に示したタイミングにおける画素の動作状態を示す模式図である。 図４に示したタイミングにおける画素の動作状態を示す模式図である。 図４に示したタイミングにおける画素の動作状態を示す模式図である。 本発明の一実施形態に係る表示装置が有する画素の回路図である。 本発明の一実施形態に係る表示装置が有する画素に供給する電圧を制御する回路の回路図である。 図１２に示した画素のタイミングチャートである。 本発明の一実施形態に係る表示装置が有する画素の回路図である。 図１５に示した画素のタイミングチャートである。 図１６に示したタイミングにおける画素の動作状態を示す模式図である。 図１６に示したタイミングにおける画素の動作状態を示す模式図である。 図１６に示したタイミングにおける画素の動作状態を示す模式図である。 図１６に示したタイミングにおける画素の動作状態を示す模式図である。 図１６に示したタイミングにおける画素の動作状態を示す模式図である。 図１６に示したタイミングにおける画素の動作状態を示す模式図である。 本発明の一実施形態に係る表示装置が有する画素の回路図である。 図２３に示した画素のタイミングチャートである。 本発明の一実施形態に係る表示装置の模式的な断面図である。

以下、本発明の実施形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。さらに、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号（又は数字の後にａ、ｂなどを付した符号）を付して、詳細な説明を適宜省略することがある。なお、各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。

本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含み、即ち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。なお、以下の説明では、特に断りのない限り、断面視においては、第１基板に対して第２基板が配置される側を「上」又は「上方」といい、その逆を「下」又は「下方」として説明する。

本明細書において説明される第１基板は、少なくとも平面状の一主面を有し、この一主面上に絶縁層、半導体層及び導電層の各層、或いはトランジスタ及び表示素子等の各素子が設けられる。以下の説明では、断面視において、第１基板の一主面を基準とし、第１基板に対して「上」、「上層」、「上方」又は「上面」として説明する場合には、特に断りのない限り、第１基板の一主面を基準にして述べるものとする。

１．発明の背景
発明者らは、ＥＬ表示装置のフリッカについて、研究している。ＥＬ表示装置の駆動方法の一例においては、各画素において、非発光期間に、駆動を制御するトランジスタ（駆動トランジスタＤＲＴ）をリセット（初期化ともよぶ）し、その後、映像信号が書き込まれる。続いて、駆動トランジスタＤＲＴが、映像信号に基づいて所定の電流を発光素子に流すことで、発光素子は所定の輝度で発光する。また、この発光素子の発光を強制的に停止することで、画面を非発光、すなわち黒表示とする動作が含まれる場合がある。発光素子の発光を強制的に停止する手段としては、例えば電源と発光素子との間にスイッチを設け、駆動トランジスタＤＲＴの状態と無関係にスイッチをオフすることで電源を遮断する等が挙げられる。この動作は、例えば、黒挿入、黒画像挿入、黒挿入表示などと呼ばれる。発明者らは、第１電極が第１ノード（ゲート電極）に接続され、第２電極が第２ノード（ソース電極）に接続され、第３電極が第３ノード（ドレイン電極）に接続される駆動トランジスタＤＲＴと、第１制御信号によって制御され、一方の端子が第２ノードに接続されるリセットトランジスタＲＳＴと、第１制御信号によって、リセットトランジスタＲＳＴとともに制御され、一方の端子が電源線に接続され、他方の端子が第３ノードに接続される発光制御トランジスタＢＣＴと、第２ノードに接続される画素電極と、第１共通電極とを有する発光素子と、を備える画素を有する表示装置を考案した。そして、発明者らは、上記画素を有する表示装置は、非発光期間に第３ノードに書き込まれる電圧と、発光素子が発光した後の黒挿入時に第３ノードに書き込まれる電圧とを揃えることができるため、上記表示装置を用いることで、表示におけるフリッカを低減できることを見出した。

２．第１実施形態
本実施形態では、本発明の一実施形態に係る表示装置を説明する。なお、本明細書などでは、表示装置はアクティブマトリクス型のＥＬ表示装置であるとして、説明する。

２−１．全体構成
図１は、本発明の一実施形態に係る表示装置の模式的な平面図である。表示装置１００は、基板５０２、表示領域５０４、映像信号線駆動回路５０６、走査信号線駆動回路５１０、制御回路１２２、端子電極５１４、及び周辺領域５１６を有する。表示領域５０４、映像信号線駆動回路５０６、走査信号線駆動回路５１０、制御回路１２２、端子電極５１４、及び周辺領域５１６は、基板５０２の上面に設けられる。表示領域５０４は、表示装置１００に映像を表示するための画素１２０を有する。画素１２０は、トランジスタを有する。トランジスタを駆動することで、表示装置１００に映像を表示することができる。

表示領域５０４の外には、画素１２０の駆動を制御するための走査信号線駆動回路５１０及び映像信号線駆動回路５０６が設けられる。図１においては、映像信号線駆動回路５０６はＩＣチップを用いた例を示す。また、図２においては、走査信号線駆動回路５１０及び映像信号線駆動回路５０６は基板５０２の上面に設けられる例を示すが、この例に限定されない。例えば、基板５０２とは異なる基板（半導体基板など）の上に形成された駆動回路を、基板５０２やフレキシブルプリント回路（ＦＰＣ、ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）基板などのコネクタ５１２の上に設けてもよい。また、走査信号線駆動回路５１０及び映像信号線駆動回路５０６が有する回路の一部又は全部を基板５０２とは異なる基板の上に形成し、基板５０２やコネクタ５１２の上に設ける構成としてもよい。また、映像信号線駆動回路５０６に含まれる駆動回路或いは駆動回路の一部が、基板５０２の上に直接形成されてもよい。なお、図１において図示は省略しているが、基板５０２の上面には、画素１２０内に設けられる発光素子などの表示素子、及び、表示素子を制御するための各種半導体素子が形成される。

また、表示装置１００は、第１の配線２０６、コンタクトホール２０８、第１の端子配線２１０、第１の端子２１２、第２の配線２１６、コンタクトホール２１８、第２の端子配線２２０、第２の端子２２２なども有する。これらも、走査信号線駆動回路５１０と同様に、基板５０２の上面に設けられる。

図１において図示は省略しているが、例えば、各画素１２０に映像信号を供給するための映像信号線、各画素１２０に電源を供給するための電源線、走査信号線駆動回路５１０、制御回路１２２などが、表示領域５０４の外から延びる第１の配線２０６と電気的に接続される。第１の配線２０６は表示領域５０４の外を延伸し、コンタクトホール２０８を介して第１の端子配線２１０と電気的に接続される。第１の端子配線２１０は表示装置１００の端部付近で露出され、第１の端子２１２を形成する。第１の端子２１２はコネクタ５１２と接続される。

図１において図示は省略しているが、同様にして、例えば、各画素１２０に映像信号を供給するための映像信号線、各画素１２０に電源を供給するための電源線、走査信号線駆動回路５１０、制御回路１２２などが、表示領域５０４の外から延びる第２の配線２１６と電気的に接続される。第２の配線２１６は表示領域５０４の外を延伸し、コンタクトホール２１８を介して第２の端子配線２２０と電気的に接続される。第２の端子配線２２０は表示装置１００の端部付近で露出され、第２の端子２２２を形成する。第２の端子２２２はコネクタ５１２と接続される。なお、第２の配線２１６は第１の配線２０６であってもよい。コンタクトホール２１８はコンタクトホール２０８であってもよい。第２の端子配線２２０は第１の端子配線２１０であってもよい。第２の端子２２２は第１の端子配線２１０であってもよい。第２の端子２２２は第１の端子２１２であってもよい。

画素１２０への信号の供給は、外部回路（図示せず）から第１の端子２１２、走査信号線駆動回路５１０及び映像信号線駆動回路５０６を経由して、行われる。第１の端子２１２は、表示装置１００の一つの辺に並ぶように形成することができる。このため、単一のコネクタ５１２を用いて、表示領域５０４に、独立して、電圧や信号を供給することができる。

画素１２０の配列は、ストライプ配列である例を示している。画素１２０のそれぞれは、例えば、三つの副画素１３０、副画素１３２、副画素１３４（図３３で後述）に対応していてもよい。三つの副画素で一つの画素１０２（図３３で後述）が形成されてもよい。各副画素には発光素子などの表示素子が一つ備えられる。副画素が対応する色は発光素子、或いは副画素上に設けられるカラーフィルタの特性によって決定される。本明細書では、画素１２０は、それぞれ一つの発光素子を有し、かつ、少なくとも一つは異なる色を与える副画素を複数備る。また、画素１２０は、表示領域５０４で再現される映像の一部を構成する最小単位である。表示領域５０４が有する副画素はいずれかの画素に含まれる。

また、ストライプ配列では、三つの副画素１３０、副画素１３２、副画素１３４が互いに異なる色を与えるように構成することができる。例えば、副画素１３０、副画素１３２、副画素１３４にそれぞれ、赤色、緑色、青色の三原色を発する発光層を備えることができる。そして、三つの副画素のそれぞれに任意の電圧或いは電流を供給することで、フルカラーの表示装置を提供することができる。なお、画素１２０の配列には制限がなく、デルタ配列、ペンタイル配列などを採用することができる。

図２は、発明の一実施形態に係る表示装置１００の模式的な平面図である。制御回路１２２に、図１に示した複数の端子電極５１４を介して、映像信号、回路の動作を制御するタイミング信号、電源などが供給される。制御回路１２２は、各信号や電源電圧などを、走査信号線駆動回路５１０や映像信号線駆動回路５０６に供給する。制御回路１２２は、制御回路１２２が有する論理回路（図示せず）や電圧生成回路（図示せず）を用いて、各信号や電源電圧などから新たな信号や電源電圧を生成し、走査信号線駆動回路５１０や映像信号線駆動回路５０６に供給してもよい。制御回路１２２が配置される位置は、図１に示す基板５０２上に限定されない。例えば、制御回路１２２は、端子電極５１４に接続されたコネクタ５１２上に位置してもよい。

走査信号線駆動回路５１０や映像信号線駆動回路５０６は、制御回路１２２から供給される各信号や電源電圧を用いて、画素１２０が有する発光素子を駆動し、発光素子を発光させることで、表示領域５０４に映像を表示する役割を果たす。

走査信号線駆動回路５１０は、表示領域５０４内に構成されるｎ行目に位置する複数の画素１２０に対し、共通に、走査信号ＳＧ（ｎ）を供給するように構成される。走査信号線駆動回路５１０は、表示領域５０４内に構成されるｎ行目に位置する複数の画素１２０に対し、共通に、発光制御信号ＢＧ（ｎ）を供給するように構成される。走査信号線駆動回路５１０は、表示領域５０４内に構成されるｎ行目に位置する複数の画素１２０に対し、共通に、初期化制御信号ＩＧ（ｎ）を供給するように構成される。走査信号線駆動回路５１０は、複数の画素に対し、第１リセット信号ＶＬ１を供給するように構成される。ここで、第１リセット信号ＶＬ１の電圧をＶｒｓｔ１と記す。走査信号線駆動回路５１０は、さらに、複数の画素に対し、第２リセット信号ＶＬ２を供給するように構成される。第２リセット信号ＶＬ２の電圧をＶｉｎｉと記す。なお、本明細書においては、Ｖｒｓｔ１及びＶｉｎｉが固定電圧である例を示すが、Ｖｒｓｔ１及びＶｉｎｉは時間により変動してもよい。なお、図２においては、走査信号線駆動回路５１０が、複数の画素に対し、第１リセット信号ＶＬ１を供給する例を示すが、この例に限定されない。映像信号線駆動回路５０６が、複数の画素に対し、第１リセット信号ＶＬ１を供給してもよい。同様にして、映像信号線駆動回路５０６が、複数の画素に対し、第２リセット信号ＶＬ２を供給してもよい。また、第１リセット信号ＶＬ１及び第２リセット信号線ＶＬ２は、端子電極５１４に電気的に接続されてもよい。このとき、Ｖｒｓｔ１及びＶｉｎｉは、表示装置１００の外部からコネクタ５１２を介して供給される。本明細書等において、Ｖｒｓｔ１は「リセット電圧」と呼ぶことがある。また、本明細書等において、Ｖｉｎｉは「初期化電圧」と呼ぶことがある。

映像信号線駆動回路５０６は、表示領域５０４内に構成されるｍ列目に位置する複数の画素１２０に対し、共通に、映像信号ＳＬ（ｍ）を供給するように構成される。以下、映像信号の電圧をＶｓｉｇ（ｍ）、Ｖｓｉｇ（ｎ）などと記す。映像信号は、表示領域５０４で表示される映像データに従って決定される。また、後述する補正方法によって、Ｖｓｉｇ（ｎ）が調整される。なお、本明細書などにおいて、ｍ、ｎは１以上の任意の整数である。

２−２．画素
図３は、本発明の一実施形態に係る画素１２０の回路図である。図２に示したｎ行ｍ列の画素１２０の回路図を示している。画素１２０は、副画素としてもよい。

図３に示す各トランジスタは、チャネル領域にシリコンやゲルマニウムなどの１４族元素、或いは半導体特性を示す酸化物を有することができる。本実施形態では、ｎチャネル型の電界効果トランジスタとｐチャネル型の電界効果トランジスタとを有する。なお、図３に示す回路構成は一例であって、この構成に限定されない。例えば、各トランジスタの極性を逆極性にして、制御信号の位相を反転し、保持容量素子Ｃｓの配置は、第１ノードと駆動電源線ＰＶＤＤの間としてもよい。さらにこれらのトランジスタのチャネル領域は、単結晶、多結晶、微結晶、或いはアモルファスから選択される種々のモルフォロジーを有することができる。たとえば、比較的低温でアモルファスシリコンを溶融、再結晶化して得られる低温ポリシリコン（ＬＴＰＳ）を有することもできる。

図３に示すように、画素１２０は、駆動トランジスタＤＲＴ、選択トランジスタＳＳＴ（第１スイッチ）、初期化トランジスタＩＳＴ（第２スイッチ）、リセットトランジスタＲＳＴ（第３スイッチ）、発光制御トランジスタＢＣＴ（第４スイッチ）、保持容量素子（第２容量素子）Ｃｓ、発光素子ＯＬＥＤ、及び付加容量Ｃｅｌを含む。これらのトランジスタはいずれも、第１電極（ゲート電極）と、第２電極及び第３電極からなる一対の端子（ソース電極、ドレイン電極）を有する。保持容量素子Ｃｓ（容量素子）は一対の端子（第１の端子、第２の端子）を有する。付加容量Ｃｅｌは一対の端子（第１の端子、第２の端子）を有する。上述の一対の端子は、一対の電極ともいう。なお、図３では、付加容量Ｃｅｌを発光素子ＯＬＥＤと並列に設ける例を示しているが、これに限定されない。付加容量Ｃｅｌは、発光素子ＯＬＥＤの寄生容量であってもよいし、発光素子ＯＬＥＤと並列に設けられた容量素子と発光素子ＯＬＥＤの寄生容量とを含んでいてもよい。発光素子ＯＬＥＤを駆動する電源として、駆動電源線ＰＶＤＤから高電位ＶＤＤが、基準電位線ＰＶＳＳから基準電位ＶＳＳが供給される。リセット信号ＶＬの電位Ｖｒｓｔは、駆動電源線ＰＶＤＤから供給される高電位ＶＤＤ、及び容量信号ＶＣの電位Ｖｃｓよりも小さく、基準電位ＶＳＳと略同じとすることができる。

駆動トランジスタＤＲＴは、入力された映像信号を基に、発光素子ＯＬＥＤに電流を流し、発光素子ＯＬＥＤを発光させる役割を有する。選択トランジスタＳＳＴは、駆動トランジスタＤＲＴに映像信号を供給する役割を有する。初期化トランジスタＩＳＴは、駆動トランジスタＤＲＴのゲート電極などにＶｉｎｉを供給し、駆動トランジスタＤＲＴをリセットする役割を有する。発光制御トランジスタＢＣＴは、駆動電源線ＰＶＤＤと駆動トランジスタＤＲＴとの接続、非接続を制御する。発光制御トランジスタＢＣＴは、駆動トランジスタＤＲＴと発光素子ＯＬＥＤ、及び駆動トランジスタＤＲＴと付加容量Ｃｅｌとの電気的な接続、非接続を制御するといってもよい。即ち、発光制御トランジスタＢＣＴは、発光素子ＯＬＥＤの発光、非発光を制御する役割を有する。リセットトランジスタＲＳＴは、発光素子ＯＬＥＤの第１の端子にＶｒｓｔ１を供給し、駆動トランジスタＤＲＴのソース、及び発光素子ＯＬＥＤをリセットする役割を有する。発光素子ＯＬＥＤの第１の端子は画素電極である。保持容量素子Ｃｓは、駆動トランジスタＤＲＴの閾値に相当する電圧を確保する役割を有する。また、保持容量素子Ｃｓは、画素１２０が発光するために駆動トランジスタＤＲＴのゲートに入力する電圧を維持する役割を有する。即ち、保持容量素子Ｃｓは、入力された映像信号を、詳述すれば、入力された映像信号の階調レベルを保持するための役割を有する。発光素子ＯＬＥＤは、ダイオード特性を有する。また、発光素子ＯＬＥＤは、画素電極と、上述の共通電極と、画素電極と共通電極との間に位置する発光層（機能層、有機層）と、を含む。付加容量Ｃｅｌは、発光素子ＯＬＥＤが含む容量である。なお、本発明の一実施形態においては、付加容量Ｃｅｌと容量素子Ｃｓとによって、入力された映像信号を保持してもよい。

初期化トランジスタＩＳＴのゲート電極は、初期化制御線４１６に電気的に接続される。初期化制御線４１６には、初期化制御信号ＩＧ（ｎ）が供給される。初期化トランジスタＩＳＴは、初期化制御信号ＩＧ（ｎ）に供給される信号によって、導通状態、非導通状態が制御される。初期化制御信号ＩＧ（ｎ）に供給される信号がローのとき、初期化トランジスタＩＳＴは、非導通状態となる。初期化制御信号ＩＧ（ｎ）に供給される信号がハイのとき、初期化トランジスタＩＳＴは、導通状態となる。初期化トランジスタＩＳＴのソース電極は、第２リセット電圧線４１４に電気的に接続される。第２リセット電圧線４１４には、第２リセット信号ＶＬ２が供給される。初期化トランジスタＩＳＴのドレイン電極は、駆動トランジスタＤＲＴのゲート電極、選択トランジスタＳＳＴのドレイン電極、及び保持容量素子Ｃｓの第１の端子に電気的に接続される。保持容量素子Ｃｓの第２の端子は、駆動トランジスタＤＲＴのソース電極、リセットトランジスタＲＳＴのドレイン電極、発光素子ＯＬＥＤの第１の端子、及び付加容量Ｃｅｌの第１の端子に電気的に接続される。

選択トランジスタＳＳＴのゲート電極は、走査信号線４１０に電気的に接続される。走査信号線４１０には、走査信号ＳＧ（ｎ）が供給される。選択トランジスタＳＳＴは、走査信号ＳＧ（ｎ）に供給される信号によって、導通状態、非導通状態が制御される。走査信号ＳＧ（ｎ）に供給される信号がローのとき、選択トランジスタＳＳＴは、非導通状態となる。走査信号ＳＧ（ｎ）に供給される信号がハイのとき、選択トランジスタＳＳＴは、導通状態となる。選択トランジスタＳＳＴのソース電極は、映像信号線４０９に電気的に接続される。映像信号線４０９には、映像信号ＳＬ（ｍ）が供給される。選択トランジスタＳＳＴのドレイン電極は、駆動トランジスタＤＲＴのドレイン電極、及び保持容量素子Ｃｓの第１の端子に電気的に接続される。

発光制御トランジスタＢＣＴのゲート電極及びリセットトランジスタＲＳＴのゲート電極は、発光制御線４１８に電気的に接続される。発光制御線４１８には、発光制御信号ＢＧ（ｎ）が供給される。発光制御トランジスタＢＣＴ及びリセットトランジスタＲＳＴは、発光制御信号ＢＧ（ｎ）に供給される信号によって、導通状態、非導通状態が制御される。発光制御信号ＢＧ（ｎ）に供給される信号がローのとき、発光制御トランジスタＢＣＴは、非導通状態となる。発光制御信号ＢＧ（ｎ）に供給される信号がハイのとき、発光制御トランジスタＢＣＴは、導通状態となる。発光制御信号ＢＧ（ｎ）に供給される信号がローのとき、リセットトランジスタＲＳＴは、導通状態となる。発光制御信号ＢＧ（ｎ）に供給される信号がハイのとき、リセットトランジスタＲＳＴは、非導通状態となる。発光制御トランジスタＢＣＴのドレイン電極は、駆動電源線ＰＶＤＤに電気的に接続される。駆動電源線ＰＶＤＤは、駆動電源線４２８である。発光制御トランジスタＢＣＴのソース電極は、駆動トランジスタＤＲＴのドレイン電極と電気的に接続される。リセットトランジスタＲＳＴのソース電極は、第１リセット電圧線４１２に電気的に接続される。第１リセット電圧線４１２には、第１リセット信号ＶＬ１が供給される。

発光素子ＯＬＥＤの第２の端子、及び付加容量Ｃｅｌの第２の端子は、基準電圧線ＰＶＳＳに電気的に接続される。

初期化トランジスタＩＳＴのドレイン電極、選択トランジスタＳＳＴのドレイン電極、駆動トランジスタＤＲＴのゲート電極、及び保持容量素子Ｃｓの第１の端子は、第１ノードＡ（ｎ）に電気的に接続される。リセットトランジスタＲＳＴのドレイン電極、駆動トランジスタＤＲＴのソース電極、保持容量素子Ｃｓの第２の端子、発光素子ＯＬＥＤの第１の端子、及び付加容量Ｃｅｌの第１の端子は、第２ノードＢ（ｎ）に電気的に接続される。駆動トランジスタＤＲＴのドレイン電極、及び発光制御トランジスタＢＣＴのソース電極は、第３ノードＣ（ｎ）に電気的に接続される。

第１リセット電圧線４１２は、各画素に共通の電圧Ｖｒｓｔ１を供給するため、本明細書などでは「第２共通電極」と呼ぶ場合がある。第２リセット電圧線４１４は、各画素に共通の電圧Ｖｉｎｉを供給するため、本明細書などでは「第３共通電極」と呼ぶ場合がある。なお、Ｖｒｓｔ１とＶｉｎｉは略同一の電圧である。Ｖｒｓｔ１とＶｉｎｉが略同一であることによって、駆動トランジスタＤＲＴのリセット時に、駆動トランジスタＤＲＴのゲート電極の電圧と駆動トランジスタＤＲＴのソース電極の電圧とを略同一にすることができるため、駆動トランジスタＤＲＴのリセットと、駆動トランジスタＤＲＴの閾値補正との両方を精度よく行うことができる。

本明細書などにおいて、導通状態とは、トランジスタのソース電極とドレイン電極とが導通し、トランジスタに電流が流れる状態、トランジスタがオン（ＯＮ）の状態、スイッチがオン（ＯＮ）の状態を示すものとする。また、本明細書などにおいて、非導通状態とは、トランジスタのソース電極とドレイン電極とが非導通となり、トランジスタに電流が流れていない状態、トランジスタがオフ（ＯＦＦ）の状態、スイッチがオフ（ＯＦＦ）の状態を示すものとする。なお、各トランジスタにおいて、ソース電極とドレイン電極とは、各電極の電圧によって、入れ替わる場合がある。また、トランジスタまたはスイッチが電流を流していない状態、電流を流さない状態、オフの状態であっても、リーク電流などのように、わずかに電流が流れることは、当業者であれば容易に理解できることである。

２−３．駆動方法
図４〜図１１を用いて、本発明の一実施形態に係る表示装置の駆動方法を説明する。なお、図４〜図１１を用いた説明において、図１〜図３で説明した内容と同様の説明は、省略することがある。図４は、図３に示した画素のタイミングチャートである。

図５は、図４に示すタイミングチャートの期間Ｔ０における、ｎ行目ｍ列目の画素の状態を示している。期間Ｔ１において、はじめに、初期化制御信号ＩＧ（ｎ）、走査信号ＳＧ（ｎ）及び発光制御信号ＢＧ（ｎ）には、ロー電圧が供給される。よって、初期化トランジスタＩＳＴ、選択トランジスタＳＳＴ、及び発光制御トランジスタＢＣＴは非導通状態である。一方、リセットトランジスタＲＳＴは導通状態である。なお、駆動トランジスタＤＲＴは、非導通状態であるとするが、導通状態であってもよい。よって、第１リセット信号ＶＬ１に供給されるＶｒｓｔ１が、リセットトランジスタＲＳＴのドレイン電極、駆動トランジスタＤＲＴのソース電極、保持容量素子Ｃｓの第２の端子、発光素子ＯＬＥＤの第１の端子（画素電極）、及び付加容量Ｃｅｌの第１の端子に供給される。ノードＢ（ｎ）の電圧はＶｒｓｔ１である。

図６は、図４に示すタイミングチャートの期間Ｔ１における、ｎ行目ｍ列目の画素の状態を示している。期間Ｔ１において、次に、初期化制御信号ＩＧ（ｎ）に供給される電圧は、ロー電圧からハイ電圧になる。よって、初期化トランジスタＩＳＴが導通状態となる。よって、初期化制御線４１６に供給される初期化電圧Ｖｉｎｉが、初期化トランジスタＩＳＴのドレイン電極、駆動トランジスタＤＲＴのゲート電極、選択トランジスタＳＳＴのドレイン電極、及び保持容量素子Ｃｓの第１の端子に供給される。ノードＡ（ｎ）の電圧はＶｉｎｉである。

期間Ｔ１においては、駆動トランジスタＤＲＴのソース電極と駆動トランジスタＤＲＴのゲート電極とがリセット（初期化）される。なお、Ｖｉｎｉの電位は、Ｖｒｓｔの電位よりも高く、その電位差は駆動トランジスタＤＲＴのしきい値電圧よりも大きい。よって、期間Ｔ１における動作によって、駆動トランジスタＤＲＴ、前の映像信号に基づく状態からリセットされ、強制的にオン状態となる。

図７は、図４に示すタイミングチャートの期間Ｔ２における、ｎ行目ｍ列目の画素の状態を示している。期間Ｔ２において、発光制御信号ＢＧ（ｎ）に供給される電圧は、ロー電圧からハイ電圧になる。よって、発光制御トランジスタＢＣＴが導通状態となる。また、リセットトランジスタＲＳＴは非導通状態となる。よって、発光制御トランジスタＢＣＴが駆動電源線４２８に接続されるため、ノードＣ（ｎ）の電圧が駆動電源線４２８に供給される電圧ＶＤＤとなる。したがって、駆動トランジスタＤＲＴに電流が流れる（駆動トランジスタＤＲＴは期間Ｔ１における動作によって導通状態とされている）。したがって、駆動トランジスタＤＲＴのソース電極及び保持容量素子Ｃｓの第２の端子が充電される。ノードＡ（ｎ）の電圧はＶｉｎｉであり、駆動トランジスタＤＲＴのソース電極の電圧が、Ｖｉｎｉ−Ｖｔｈｎになったとき、駆動トランジスタＤＲＴは非導通状態となる。ノードＡ（ｎ）の電圧は、Ｖｉｎｉを維持している。ノードＢ（ｎ）の電圧は、Ｖｉｎｉ−Ｖｔｈｎである。ノードＣ（ｎ）の電圧は、ＶＤＤである。なお、Ｖｔｈｎは、駆動トランジスタの閾値電圧である。したがって、ノードＡ（ｎ）とノードＢ（ｎ）との間、すなわち、保持容量素子Ｃｓに、駆動トランジスタＤＲＴの閾値電圧に相当する電荷を保持することができる。即ち、本発明の表示装置は、Ｔ２期間において、駆動トランジスタＤＲＴの閾値を補正することができる。したがって、映像信号のばらつきによる輝度ムラを抑制することができる。

図８は、図４に示すタイミングチャートの期間Ｔ３における、ｎ行目ｍ列目の画素の状態を示している。期間Ｔ２と期間Ｔ３の間において、初期化制御信号ＩＧ（ｎ＋１）に供給される電圧は、ハイ電圧からロー電圧になる。よって、初期化トランジスタＩＳＴは非導通状態となる。また、期間Ｔ２と期間Ｔ３の間において、走査信号ＳＧ（ｎ）に供給される電圧は、ロー電圧からハイ電圧になる。よって、選択トランジスタＳＳＴが導通状態となる。映像信号線４０９に映像信号ＳＬ（ｍ）の電圧Ｖｓｉｇ（ｎ）が供給されると、選択トランジスタＳＳＴのドレイン電極、初期化トランジスタＩＳＴのドレイン電極、駆動トランジスタＤＲＴのゲート電極、及び保持容量素子Ｃｓの第１の端子がＶｓｉｇ（ｎ）となる。すなわち、ノードＡ（ｎ）の電圧は、Ｖｓｉｇ（ｎ）である。ノードＢ（ｎ）の電圧は、Ｖｉｎｉ−Ｖｔｈｎである。ノードＣ（ｎ）の電圧は、ＶＤＤである。このとき、各画素によって、駆動トランジスタＤＲＴの閾値電圧がばらついていたとしても、先の動作によって各画素のノードＡ（ｎ）、ノードＢ（ｎ）間にはそれぞれの閾値電圧に相当する電位差が取得されており、映像信号Ｖｓｉｇがそれに上乗せされる形で駆動トランジスタを制御するため、駆動トランジスタＤＲＴは、各映像信号の電圧に則った電流を流すことができる。

図９は、図４に示すタイミングチャートの期間Ｔ４における、ｎ行目ｍ列目の画素の状態を示している。期間Ｔ３と期間Ｔ４の間において、走査信号ＳＧ（ｎ）に供給される電圧は、ハイ電圧からロー電圧になる。よって、選択トランジスタＳＳＴが非導通状態となる。したがって、駆動トランジスタＤＲＴは、各映像信号の電圧に則った電流を流すことができる。したがって、駆動電源線４２８から基準電圧線ＰＶＳＳに電流が流れ、発光素子ＯＬＥＤが発光する。

図１０及び図１１は、図４に示すタイミングチャートの期間Ｔ５における、ｎ行目ｍ列目の画素の状態を示している。本発明の一実施形態における表示装置において、期間Ｔ５は、１／６０秒以下の間隔で、黒挿入を行う期間Ｔ５１を含む。図１０は、図４に示すタイミングチャートの期間Ｔ５１における、ｎ行目ｍ列目の画素の状態を示している。図１０は、図５において説明したＴ１期間の初めの動作と同じであるから詳細な説明は省略する。また、図１１は、図４に示すタイミングチャートの期間Ｔ５２における、ｎ行目ｍ列目の画素の状態を示している。図１１は、図９において説明した期間Ｔ４の動作と同じであるから詳細な説明は省略する。期間Ｔ５においては、リセットトランジスタＲＳＴを導通状態とすることで、発光素子ＯＬＥＤの画素電極にＶｒｓｔ１を供給することができる。すなわち、表示装置１００は黒を表示することができる。黒挿入は、例えば、６０Ｈｚのうち、１回は、非発光期間における黒表示であり、５９回は黒挿入である。

図４〜図１１に示した期間を含む期間を１フレーム（１Ｆ）として、１Ｆごとに１画面の映像が切り替えられる。

以上説明したように、本発明の一実施形態における表示装置は、発光制御信号ＢＧ（ｎ）によって、リセットトランジスタＲＳＴと発光制御トランジスタＢＣＴとを、同時に制御する。本発明の一実施形態における表示装置は、駆動トランジスタＤＲＴのリセット（初期化）のときに発光素子の画素電極に供給される電圧と、黒挿入のときに発光素子の画素電極に供給される電圧とを揃えることができる。よって、本発明の一実施形態における表示装置、又は、本発明の一実施形態における表示装置の駆動方法を用いることによって、非発光期間から発光期間に遷移するときの画素電極に供給される電圧の変化と、黒挿入から発光期間に遷移するときの画素電極に供給される電圧の変化とを、揃えることができる。したがって、本発明の一実施形態における表示装置、又は、本発明の一実施形態における表示装置の駆動方法を用いることによって、表示におけるフリッカを低減することができる。

したがって、発明の一実施形態における表示装置、又は、本発明の一実施形態における表示装置の駆動方法を用いることによって、表示される映像の画質の低下を軽減することができる表示装置を提供することができる。

３．第２実施形態
本実施形態では、本発明の一実施形態に係る表示装置の他の構成を説明する。なお、第１実施形態と同様の構成に関しては説明を省略することがある。

図１２は、本発明の一実施形態に係る画素１２０の回路図である。図２に示したｎ行ｍ列の画素１２０の回路図を示している。画素１２０は、副画素としてもよい。図１２は、図３に示した回路図と比較して、第１リセット信号の電圧は、Ｖｒｓｔ１とＶｒｓｔ２の２つの電圧の何れか１つが選択される点が異なる。それ以外の点は、図３の説明と同様であるから、ここでの説明は省略する。なお、本明細書などでは、Ｖｒｓｔ１、Ｖｒｓｔ２のそれぞれは、「第１電圧」、「第２電圧」と呼ぶ場合がある。

図１３は、Ｖｒｓｔ１とＶｒｓｔ２の何れか１つを選択する電圧選択回路の回路図を示す。電圧選択回路は、例えば図１３に示すような二つのスイッチから構成される。二つのスイッチのうち、一つはｎチャネル型の電界効果トランジスタであり、一つはｐチャネル型の電界効果トランジスタである。ｐチャネル型の電界効果トランジスタのドレイン電極は、第３リセット電圧線４５０に電気的に接続される。第３リセット電圧線４５０には、第３リセット信号ＶＬ１１が供給される。第３リセット信号ＶＬ１１の電圧はＶｒｓｔ１である。ｎチャネル型の電界効果トランジスタのソース電極は、第４リセット電圧線４５２に電気的に接続される。第４リセット電圧線４５２には、第４リセット信号ＶＬ１２が供給される。第４リセット信号ＶＬ１２の電圧はＶｒｓｔ２である。ｎチャネル型の電界効果トランジスタのゲート電極とｐチャネル型の電界効果トランジスタのゲート電極とは、第５リセット信号ＲＳＴ（ｎ）に電気的に接続される。ｎチャネル型の電界効果トランジスタのドレイン電極とｐチャネル型の電界効果トランジスタのソース電極とは、第１リセット電圧線４１２に電気的に接続される。第１リセット電圧線４１２には第１リセット信号ＶＬ１が供給される。

図１３に示した電圧選択回路は、第５リセット信号ＲＳＴ（ｎ）に供給される信号がハイのとき、ｎチャネル型の電界効果トランジスタは導通状態となり、ｐチャネル型の電界効果トランジスタは非導通状態となる。したがって、第１リセット信号ＶＬ１には、第４リセット信号ＶＬ１２の電圧Ｖｒｓｔ２が供給される。また、第５リセット信号ＲＳＴ（ｎ）に供給される信号がローのとき、ｎチャネル型の電界効果トランジスタは非導通状態となり、ｐチャネル型の電界効果トランジスタは導通状態となる。したがって、第１リセット信号ＶＬ１には、第３リセット信号ＶＬ１１の電圧Ｖｒｓｔ１が供給される。

電圧選択回路を図１３のようにｎチャネル型トランジスタとｐチャネル型トランジスタで構成する場合、Ｖｒｓｔ１とＶｒｓｔ２のうち高い方の電位の入力をｐチャネル型トランジスタで制御し、低い方の電位の入力をｎチャネル型トランジスタで制御すると良い。つまり、Ｖｒｓｔ１＞Ｖｒｓｔ２となる。このとき、第５リセット信号ＲＳＴは、ハイレベルがＶｒｓｔ１よりも高く、かつＶｒｓｔ２との電位差がｎチャネル型トランジスタの閾値電圧以上であり、ローレベルがＶｒｓｔ２よりも低く、かつＶｒｓｔ１との電位差がｐチャネル型トランジスタの閾値電圧以上であることが好ましい。

電圧選択回路は、図１３の構成とすることで、素子の数を少なく、レイアウト面積、実装面積を小さくすることができる。なお、電圧選択回路は、図１３の構成に限定されない。例えば、電圧選択回路を構成する二つのスイッチのそれぞれが、ｎチャネル型の電界効果トランジスタ及びｐチャネル型の電界効果トランジスタから構成されるアナログスイッチ（トランスミッションゲートとも呼ばれる）であってもよい。電圧選択回路は、アナログスイッチを用いることで、Ｖｒｓｔ１及びＶｒｓｔ２のアナログ電圧を確実に伝送及び遮断することができる。

図１４は、図１２に示した画素のタイミングチャートである。図１４は、図４に示したタイミングチャートと比較して、発光素子ＯＬＥＤの画素電極が電気的に接続されたノードＡ（ｎ）に供給される電圧は、期間Ｔ１などと期間Ｔ５とにおいて異なる。具体的には、期間Ｔ１などの非発光期間においては、Ｖｒｓｔ１が供給される。期間Ｔ５の黒挿入においては、Ｖｒｓｔ２が供給される。それ以外の点は、図４の説明と同様であるから、ここでの説明は省略する。

また、本発明の一実施形態においては、電圧選択回路によって、第１リセット信号ＶＬ１には、Ｖｒｓｔ１とＶｒｓｔ２の何れか一つが選択される以外は、画素の状態は、図５から図１１で説明した画素の状態と同等となる。よって、図１４のタイミングチャートにおけるそれぞれの画素の状態のここでの説明は省略する。

なお、本発明の一実施形態においては、駆動電源線４２８に供給される電圧ＶＤＤ＿Ｈは１０Ｖである。基準電圧線ＰＶＳＳに供給される基準電圧ＶＳＳは０Ｖである。Ｖｒｓｔ１は−２Ｖ、Ｖｉｎｉは２Ｖである。Ｖｒｓｔ２はＶｒｓｔ１より低い電位であることが好ましいが、Ｖｒｓｔ２はＶｒｓｔ１と略同一であってもよい。Ｖｒｓｔ１とＶｒｓｔ２とで電圧を変えることで、黒挿入時の電圧を微調整することができる。

以上説明したように、本発明の一実施形態における表示装置は、発光制御信号ＢＧ（ｎ）によって、リセットトランジスタＲＳＴと発光制御トランジスタＢＣＴとを、同時に制御する。本発明の一実施形態における表示装置は、黒挿入のときに、リセットトランジスタＲＳＴを介して発光素子の画素電極に供給される電圧を微調整することができる。よって、駆動トランジスタＤＲＴのリセット（初期化）のときに発光素子の画素電極に供給される電圧と、黒挿入のときに発光素子の画素電極に供給される電圧とを、さらに精度よく揃えることができる。即ち、発明の一実施形態における表示装置、又は、本発明の一実施形態における表示装置の駆動方法を用いることによって、表示におけるフリッカをさらに低減することができる。

したがって、発明の一実施形態における表示装置、又は、本発明の一実施形態における表示装置の駆動方法を用いることによって、表示される映像の画質の低下を軽減することができる表示装置を提供することができる。

４．第３実施形態
本実施形態では、本発明の一実施形態に係る表示装置の他の構成を説明する。なお、第１実施形態または第２実施形態と同様の構成に関しては説明を省略することがある。

４−１．全体構成
本実施形態においては、全体構成は、図１及び図２と同様である。本実施形態における表示装置においては、図２に示した画素１２０の回路図が、図３で示した回路図とは異なる例を示す。図１５は、本発明の一実施形態に係る画素１２０の回路図である。図２に示したｎ行ｍ列の画素１２０の回路図を示している。画素１２０は、副画素としてもよい。なお、図１及び図２で説明した内容は、ここでの説明は省略する。

４−２．画素
図３に示したトランジスタと同様に、図１５に示す各トランジスタも、チャネル領域にシリコンやゲルマニウムなどの１４族元素、或いは半導体特性を示す酸化物を有することができる。本実施形態では、ｎチャネル型の電界効果トランジスタとｐチャネル型の電界効果トランジスタとを有する。なお、図１５に示す回路構成は一例であって、この構成に限定されない。例えば、各トランジスタの極性を逆極性にして、制御信号の位相を反転し、保持容量素子Ｃｓの配置は、第１ノードと駆動電源線ＰＶＤＤの間としてもよい。画素を含む表示装置などの電気回路及び電子回路において、ｎチャネル型の電界効果トランジスタとｐチャネル型の電界効果トランジスタとの２種類の電界効果トランジスタを使用することで、回路の消費電力を小さくすることができる。また、これらのトランジスタはいずれもｐチャネル型の電界効果トランジスタとしてもよい。ｐチャネル型の電界効果トランジスタのみを使用することで、ｎチャネル型の電界効果トランジスタとｐチャネル型の電界効果トランジスタとの２種類の電界効果トランジスタを使用する場合と比較して、工程を簡略化することができる。さらにこれらのトランジスタのチャネル領域は、単結晶、多結晶、微結晶、或いはアモルファスから選択される種々のモルフォロジーを有することができる。たとえば、比較的低温でアモルファスシリコンを溶融、再結晶化して得られる低温ポリシリコン（ＬＴＰＳ）を有することもできる。

図１５に示すように、画素１２０は、駆動トランジスタＤＲＴ、選択トランジスタＳＳＴ（第１スイッチ）、初期化トランジスタＩＳＴ（第２スイッチ）、リセットトランジスタＲＳＴ（第３スイッチ）、発光制御トランジスタＢＣＴ（第４スイッチ）、補正用トランジスタＴＣＴ（第５スイッチ）、電源トランジスタＰＳＴ（第６スイッチ）、保持容量素子Ｃｓ（容量素子）、発光素子ＯＬＥＤ、及び付加容量Ｃｅｌを含む。これらのトランジスタはいずれも、第１電極（ゲート電極）と、第２電極及び第３電極からなる一対の端子（ソース電極、ドレイン電極）を有する。保持容量素子Ｃｓは一対の端子（第１の端子、第２の端子）を有する。付加容量Ｃｅｌは一対の端子（第１の端子、第２の端子）を有する。上述の一対の端子は、一対の電極ともいう。なお、図３と同様に、図１５では、付加容量Ｃｅｌを発光素子ＯＬＥＤと並列に設ける例を示しているが、これに限定されない。付加容量Ｃｅｌは、発光素子ＯＬＥＤの寄生容量であってもよいし、発光素子ＯＬＥＤと並列に設けられた容量素子と発光素子ＯＬＥＤの寄生容量とを含んでいてもよい。発光素子ＯＬＥＤを駆動する電源として、駆動電源線ＰＶＤＤから高電位ＶＤＤが、基準電位線ＰＶＳＳから基準電位ＶＳＳが供給される。容量信号ＶＣの電位Ｖｃｓは、駆動電源線ＰＶＤＤから供給される高電位ＶＤＤ略同じとすることができる。さらに、リセット信号ＶＬの電位Ｖｒｓｔは、駆動電源線ＰＶＤＤから供給される高電位ＶＤＤ、及び容量信号ＶＣの電位Ｖｃｓよりも小さく、基準電位ＶＳＳと略同じとすることができる。

駆動トランジスタＤＲＴは、入力された映像信号を基に、発光素子ＯＬＥＤに電流を流し、発光素子ＯＬＥＤを発光させる役割を有する。補正用トランジスタＴＣＴは、駆動トランジスタＤＲＴの閾値を補正する際に、駆動トランジスタＤＲＴのゲート電極とドレイン電極とを導通させる役割を有する。選択トランジスタＳＳＴは、駆動トランジスタＤＲＴに映像信号を供給する役割を有する。初期化トランジスタＲＳＴは、駆動トランジスタＤＲＴのゲート電極などにＶｉｎｉを供給し、駆動トランジスタＤＲＴのゲートをリセットする役割を有する。電源トランジスタＰＳＴは、駆動電源線ＰＶＤＤと駆動トランジスタＤＲＴとの接続、非接続を制御する。発光制御トランジスタＢＣＴは、駆動トランジスタＤＲＴと発光素子ＯＬＥＤ、及び駆動トランジスタＤＲＴと付加容量Ｃｅｌとの接続、非接続を制御する。即ち、発光制御トランジスタＢＣＴは、発光素子ＯＬＥＤの発光、非発光を制御する役割を有する。リセットトランジスタＲＳＴは、発光素子ＯＬＥＤの第１の端子にＶｒｓｔ１を供給し、駆動トランジスタＤＲＴのソース、及び発光素子ＯＬＥＤをリセットする役割を有する。また、発光素子ＯＬＥＤの第１の端子は画素電極である。リセットトランジスタＲＳＴは、発光素子ＯＬＥＤの第１の端子にＶｒｓｔ１を供給し、表示装置１００が黒を表示する役割を有する。即ち、リセットトランジスタＲＳＴは、黒挿入を制御する役割を有する。保持容量素子Ｃｓは、駆動トランジスタＤＲＴのゲート電圧を維持する役割を有する。即ち、保持容量素子Ｃｓは、入力された映像信号を、詳述すれば、入力された映像信号の階調レベルを保持するための役割を有する。発光素子ＯＬＥＤは、ダイオード特性を有する。また、発光素子ＯＬＥＤは、画素電極と、上述の共通電極と、画素電極と共通電極との間に位置する発光層（機能層、有機層）と、を含む。付加容量Ｃｅｌは、発光素子ＯＬＥＤが含む容量である。なお、本発明の一実施形態においては、付加容量Ｃｅｌと容量素子Ｃｓとによって、入力された映像信号を保持してもよい。

初期化トランジスタＩＳＴのゲート電極は、初期化制御線４１６に電気的に接続される。初期化制御線４１６には、初期化制御信号ＩＧ（ｎ）が供給される。初期化トランジスタＩＳＴは、初期化制御信号ＩＧ（ｎ）に供給される信号によって、導通状態、非導通状態が制御される。初期化制御信号ＩＧ（ｎ）に供給される信号がハイのとき、初期化トランジスタＩＳＴは、導通状態となる。初期化制御信号ＩＧ（ｎ）に供給される信号がローのとき、初期化トランジスタＩＳＴは、非導通状態となる。初期化トランジスタＩＳＴのソース電極は、第２リセット電圧線４１４に電気的に接続される。第２リセット電圧線４１４には、リセット信号ＶＬが供給される。第２リセット信号ＶＬ２の電圧はＶｉｎｉである。初期化トランジスタＩＳＴのドレイン電極は、駆動トランジスタＤＲＴのゲート電極、補正用トランジスタＴＣＴのソース電極、及び保持容量素子Ｃｓの第１の端子に電気的に接続される。保持容量素子Ｃｓの第２の端子は駆動電源線ＰＶＤＤに電気的に接続される。駆動電源線ＰＶＤＤは、駆動電源線４２８である。

選択トランジスタＳＳＴのゲート電極及び補正用トランジスタＴＣＴのゲート電極は、走査信号線４１０に電気的に接続される。走査信号線には、走査信号ＳＧ（ｎ）が供給される。選択トランジスタＳＳＴ及び補正用トランジスタＴＣＴは、走査信号ＳＧ（ｎ）に供給される信号によって、導通状態、非導通状態が制御される。走査信号ＳＧ（ｎ）に供給される信号がハイのとき、選択トランジスタＳＳＴ及び補正用トランジスタＴＣＴは、導通状態となる。走査信号ＳＧ（ｎ）に供給される信号がローのとき、選択トランジスタＳＳＴ及び補正用トランジスタＴＣＴは、非導通状態となる。選択トランジスタＳＳＴのソース電極は、映像信号線４０９に電気的に接続される。映像信号線４０９には、映像信号ＳＬ（ｍ）が供給される。選択トランジスタＳＳＴのドレイン電極は、電源トランジスタＰＳＴのドレイン電極、及び駆動トランジスタＤＲＴのソース電極に電気的に接続される。電源トランジスタＰＳＴのソース電極は、駆動電源線ＰＶＤＤに電気的に接続される。

電源トランジスタＰＳＴのゲート電極、発光制御トランジスタＢＣＴのゲート電極及びリセットトランジスタＲＳＴのゲート電極は、発光制御線４１８に電気的に接続される。発光制御線４１８には、発光制御信号ＢＧ（ｎ）が供給される。電源トランジスタＰＳＴ、発光制御トランジスタＢＣＴ及びリセットトランジスタＲＳＴは、発光制御信号ＢＧ（ｎ）に供給される信号によって、導通状態、非導通状態が制御される。発光制御信号ＢＧ（ｎ）に供給される信号がローのとき、電源トランジスタＰＳＴ、発光制御トランジスタＢＣＴ、及びリセットトランジスタＲＳＴは、非導通状態となる。発光制御信号ＢＧ（ｎ）に供給される信号がハイのとき、電源トランジスタＰＳＴ、発光制御トランジスタＢＣＴ、及びリセットトランジスタＲＳＴは、導通状態となる。

駆動トランジスタＤＲＴのドレイン電極は、補正用トランジスタＴＣＴのドレイン電極、及び発光制御トランジスタＢＣＴのソース電極に電気的に接続される。発光制御トランジスタＢＣＴのドレイン電極は、リセットトランジスタＲＳＴのドレイン電極、発光素子ＯＬＥＤの第１の端子、及び付加容量Ｃｅｌの第１の端子に電気的に接続される。リセットトランジスタＲＳＴのゲソース電極は、第１リセット電圧線４１２に電気的に接続される。第１リセット電圧線４１２には、第１リセット信号ＶＬ１が供給される。ここで、第１リセット信号ＶＬ１の電圧はＶｒｓｔ１である。

図１５に示す画素１２０においても、図３に示す画素１２０と同様に、Ｖｉｎｉの電位は、Ｖｒｓｔの電位よりも高く、その電位差は駆動トランジスタＤＲＴのしきい値電圧よりも大きい。よって、期間Ｔ１における動作によって、駆動トランジスタＤＲＴ、前の映像信号に基づく状態からリセットされ、強制的にオン状態となる。

発光素子ＯＬＥＤの第２の端子、及び付加容量Ｃｅｌの第２の端子は、基準電圧線ＰＶＳＳに電気的に接続される。

初期化トランジスタＩＳＴのドレイン電極、駆動トランジスタＤＲＴのゲート電極、補正用トランジスタＴＣＴのソース電極、及び保持容量素子Ｃｓの第１の端子は、第１ノードＡ（ｎ）に電気的に接続される。駆動トランジスタＤＲＴのドレイン電極、補正用トランジスタＴＣＴのドレイン電極、及び発光制御トランジスタＢＣＴのソース電極は、第２ノードＢ（ｎ）に電気的に接続される。選択トランジスタＳＳＴのドレイン電極、電源トランジスタＰＳＴのドレイン電極、及び駆動トランジスタＤＲＴのソース電極は、第３ノードＣ（ｎ）に電気的に接続される。発光制御トランジスタＢＣＴのドレイン電極、及びリセットトランジスタＲＳＴのドレイン電極は、第４ノードＤ（ｎ）に電気的に接続される。

第１リセット電圧線４１２は、各画素に共通の電圧Ｖｒｓｔ１を供給するため、本明細書などでは「第２共通電極」と呼ぶ場合がある。第２リセット電圧線４１４は、各画素に共通の電圧Ｖｉｎｉを供給するため、本明細書などでは「第３共通電極」と呼ぶ場合がある。

４−３．駆動方法
図１６〜図２２を用いて、本発明の一実施形態に係る表示装置の駆動方法を説明する。なお、図１６〜図２２を用いた説明において、図１〜図１５で説明した内容と同様の説明は、省略することがある。図１６は、図１５に示した画素のタイミングチャートである。

図１７は、図１６に示すタイミングチャートの期間Ｔ１における、ｎ行目ｍ列目の画素の状態を示している。期間Ｔ１において、初期化制御信号ＩＧ（ｎ）、及び走査信号ＳＧ（ｎ）には、ロー電圧が供給される。よって、初期化トランジスタＩＳＴ、選択トランジスタＳＳＴ、及び補正用トランジスタＴＣＴは非導通状態である。また、期間Ｔ１において、発光制御信号ＢＧ（ｎ）には、ハイ電圧が供給される。よって、電源トランジスタＰＳＴ、及び発光制御トランジスタＢＣＴは非導通状態である。リセットトランジスタＲＳＴは導通状態である。なお、駆動トランジスタＤＲＴは、非導通状態であるとするが、導通状態であってもよい。このとき駆動トランジスタＤＲＴは、以前にゲートに入力された信号に基づいた状態のままである。よって、第１リセット信号ＶＬ１に供給されるＶｒｓｔ１が、リセットトランジスタＲＳＴのドレイン電極、発光制御トランジスタＢＣＴのドレイン電極、発光素子ＯＬＥＤの第１の端子（画素電極）、及び付加容量Ｃｅｌの第１の端子に供給される。よって、駆動電源線４２８から基準電圧線ＰＶＳＳに電流が流れなくなる。したがって、発光素子ＯＬＥＤが非発光となる。なお、ノードＤ（ｎ）の電圧はＶｒｓｔ１である。

図１８は、図１６に示すタイミングチャートの期間Ｔ２における、ｎ行目ｍ列目の画素の状態を示している。期間Ｔ２において、初期化制御信号ＩＧ（ｎ）に供給される電圧は、ロー電圧からハイ電圧になる。よって、初期化トランジスタＩＳＴは導通状態となる。したがって、第２リセット信号ＶＬ２に供給されるＶｉｎｉが、駆動トランジスタＤＲＴのゲート電極、補正用トランジスタＴＣＴのソース電極、及び保持容量素子Ｃｓの第１の端子に供給される。駆動トランジスタＤＲＴのゲート電極、補正用トランジスタＴＣＴのソース電極、及び保持容量素子Ｃｓの第１の端子はノードＡ（ｎ）に電気的に接続されているため、ノードＡ（ｎ）の電圧もＶｉｎｉとなる。このとき、駆動トランジスタＤＲＴのゲート電極の電圧（Ｖｉｎｉ）は、駆動トランジスタＤＲＴのドレイン電極の電圧及び駆動トランジスタＤＲＴのソース電極の電圧よりも小さい。よって、駆動トランジスタＤＲＴは、わずかな時間、導通状態となる。その後、ノードＣ（ｎ）の電圧は、Ｖｉｎｉ−Ｖｔｈとなることによって、駆動トランジスタＤＲＴが非導通状態となる。なお、Ｖｔｈは、駆動トランジスタＤＲＴの閾値電圧である。ノードＡ（ｎ）の電圧は、Ｖｉｎｉである。ノードＤ（ｎ）の電圧は、Ｖｒｅｓ１である。ノードＤ（ｎ）の電圧はＶｒｓｔ１を維持している。期間Ｔ２においても、発光素子ＯＬＥＤが非発光である。また、発光素子ＯＬＥＤの画素電極はＶｒｓｔ１が供給されているため、表示装置は黒を表示している。

図１９は、図１６に示すタイミングチャートの期間Ｔ３における、ｎ行目ｍ列目の画素の状態を示している。期間Ｔ２から期間Ｔ３において、初期化制御信号ＩＧ（ｎ）に供給される電圧は、ハイ電圧からロー電圧になる。よって、初期化トランジスタＩＳＴは非導通状態となる。また、期間Ｔ２から期間Ｔ３において、走査信号ＳＧ（ｎ）に供給される電圧は、ロー電圧からハイ電圧になる。よって、選択トランジスタＳＳＴ、及び補正用トランジスタＴＣＴが導通状態となる。したがって、駆動トランジスタＤＲＴのゲート電極とドレイン電極とが短絡される。映像信号線４０９に映像信号ＳＬ（ｍ）の電圧Ｖｓｉｇ（ｎ）が供給されると、選択トランジスタＳＳＴのドレイン電極、電源トランジスタＰＳＴのドレイン電極、及び駆動トランジスタＤＲＴのソース電極がＶｓｉｇ（ｎ）となる。選択トランジスタＳＳＴのドレイン電極、電源トランジスタＰＳＴのドレイン電極、及び駆動トランジスタＤＲＴのソース電極は、ノードＣ（ｎ）に電気的に接続されているため、ノードＣ（ｎ）の電圧もＶｓｉｇ（ｎ）となる。駆動トランジスタＤＲＴにおいて、ソース電極の電圧はＶｓｉｇ（ｎ）であって、短絡されているゲート電極とドレイン電極の電圧よりも大きい。よって、駆動トランジスタＤＲＴは導通状態となる。したがって、駆動トランジスタＤＲＴのゲート電極及びドレイン電極、補正用トランジスタＴＣＴのソース電極及びドレイン電極、保持容量素子Ｃｓの第１の端子、及び初期化トランジスタＩＳＴのドレイン電極にも、映像信号線４０９からＶｓｉｇ（ｎ）が供給される。駆動トランジスタＤＲＴのゲート電極、補正用トランジスタＴＣＴのソース電極及、保持容量素子Ｃｓの第１の端子、及び初期化トランジスタＩＳＴのドレイン電極は、ノードＡ（ｎ）に電気的に接続されているため、ノードＡ（ｎ）の電圧もＶｓｉｇ（ｎ）となる。その後、ノードＡ（ｎ）の電圧が、Ｖｓｉｇ（ｎ）−Ｖｔｈになり、駆動トランジスタＤＲＴは非導通状態となる。期間Ｔ３において、最終的に、ノードＡ（ｎ）の電圧ＶＡ４は、Ｖｓｉｇ（ｎ）−Ｖｔｈである。また、ノードＣ（ｎ）の電圧は、Ｖｓｉｇ（ｎ）である。よって、ノードＡ（ｎ）と駆動電源線ＰＶＤＤとの間、即ち、保持容量素子Ｃｓｘに、駆動トランジスタＤＲＴの閾値電圧に相当する電荷を保持することができる。したがって、本発明の表示装置は、期間Ｔ３において、駆動トランジスタＤＲＴの閾値を補正することができる。したがって、映像信号のばらつきによる輝度ムラを抑制することができる。さらにその後、期間Ｔ３と期間Ｔ４の間の期間においても、ノードＡ（ｎ）の電圧はＶｓｉｇ（ｎ）−Ｖｔｈを維持し、ノードＣ（ｎ）の電圧はＶｓｉｇ（ｎ）を維持する。なお、期間Ｔ３においても、発光素子ＯＬＥＤが非発光である。また、発光素子ＯＬＥＤの画素電極はＶｒｓｔ１が供給されているため、表示装置は黒を表示している。

図２０は、図１６に示すタイミングチャートの期間Ｔ４おける、ｎ行目ｍ列目の画素の状態を示している。期間Ｔ３と期間Ｔ４の間において、走査信号ＳＧ（ｎ）に供給される電圧は、ハイ電圧からロー電圧になる。よって、選択トランジスタＳＳＴ、及び補正用トランジスタＴＣＴが非導通状態となる。また、期間Ｔ４において、発光制御信号ＢＧ（ｎ）に供給される電圧は、ハイ電圧からロー電圧になる。よって、電源トランジスタＰＳＴ、及び発光制御トランジスタＢＣＴは導通状態となる。電源トランジスタＰＳＴのソース電極が、駆動電源線４２８に接続されるため、ノードＣ（ｎ）の電圧が駆動電源線４２８に供給される電圧ＶＤＤとなる。駆動トランジスタＤＲＴのソース電極の電圧はＶＤＤとなる。よって、駆動トランジスタＤＲＴのゲート電極の電圧Ｖｓｉｇ（ｎ）−Ｖｔｈに則って、駆動トランジスタＤＲＴが電流を流す。したがって、駆動電源線４２８から基準電圧線ＰＶＳＳに電流が流れ、発光素子ＯＬＥＤが発光する。

図２１及び図２２は、図１６に示すタイミングチャートの期間Ｔ５における、ｎ行目ｍ列目の画素の状態を示している。本実施形態における表示装置は、図１０及び図１１の説明と同様に、期間Ｔ５は、１／６０秒以下の間隔で、黒挿入を行う期間を含む。図２１は、図１６に示すタイミングチャートの期間Ｔ５１における、ｎ行目ｍ列目の画素の状態を示している。図２１は、図１７において説明したＴ１期間の初めの動作と同じであるから詳細な説明は省略する。また、図２２は、図１６に示すタイミングチャートの期間Ｔ５２における、ｎ行目ｍ列目の画素の状態を示している。図２２は、図２０において説明した期間Ｔ４の動作と同じであるから詳細な説明は省略する。期間Ｔ５においては、リセットトランジスタＲＳＴを導通状態とすることで、発光素子ＯＬＥＤの画素電極にＶｒｓｔ１を供給することができる。すなわち、表示装置１００は黒を表示することができる。黒挿入は、例えば、６０Ｈｚのうち、１回は、非発光期間における黒表示であり、５９回は黒挿入である。

図１６〜図２２に示した期間を含む期間を１フレーム（１Ｆ）として、１Ｆごとに１画面の映像が切り替えられる。

以上説明したように、本発明の一実施形態における表示装置は、発光制御信号ＢＧ（ｎ）によって、リセットトランジスタＲＳＴ、発光制御トランジスタＢＣＴ及び電源トランジスタＰＳＴを、同時に制御する。本実施形態における表示装置は、駆動トランジスタＤＲＴのリセット（初期化）のときに発光素子の画素電極に供給される電圧と、黒挿入のときに発光素子の画素電極に供給される電圧とを揃えることができる。よって、本実施形態における表示装置、又は、本実施形態における表示装置の駆動方法を用いることによって、非発光期間から発光期間に遷移するときの画素電極に供給される電圧の変化と、黒挿入から発光期間に遷移するときの画素電極に供給される電圧の変化とを、揃えることができる。したがって、本実施形態における表示装置、又は、本発明の一実施形態における表示装置の駆動方法を用いることによって、表示におけるフリッカを低減することができる。

したがって、発明の一実施形態における表示装置、又は、本発明の一実施形態における表示装置の駆動方法を用いることによって、表示される映像の画質の低下を軽減することができる表示装置を提供することができる。

５．第４実施形態
本実施形態では、本発明の一実施形態に係る表示装置の他の構成を説明する。なお、第１実施形態乃至第３実施形態と同様の構成に関しては説明を省略することがある。

図２３は、本発明の一実施形態に係る画素１２０の回路図である。図２に示したｎ行ｍ列の画素１２０の回路図を示している。画素１２０は、副画素としてもよい。図２３は、図１５に示した回路図と比較して、第１リセット信号の電圧は、Ｖｒｓｔ１とＶｒｓｔ２の２つの電圧の何れか１つが選択される点が異なる。それ以外の点は、図１５の説明と同様であるから、ここでの説明は省略する。

また、Ｖｒｓｔ１とＶｒｓｔ２の何れか１つを選択する回路は、図１３に示した電圧選択回路の回路図を適用することができる。本実施形態において、図１３の説明は省略する。電圧選択回路は、図１３の構成とすることで、素子の数を少なく、レイアウト面積、実装面積を小さくすることができる。また、電圧選択回路を構成する二つのスイッチのそれぞれを、ｎチャネル型の電界効果トランジスタ及びｐチャネル型の電界効果トランジスタから構成されるアナログスイッチ（トランスミッションゲートとも呼ばれる）とすることで、Ｖｒｓｔ１及びＶｒｓｔ２のアナログ電圧を確実に伝送及び遮断することができる。

図２４は、図２３に示した画素のタイミングチャートである。図２４は、図１６に示したタイミングチャートと比較して、発光素子ＯＬＥＤの画素電極が電気的に接続されたノードＡ（ｎ）に供給される電圧は、期間Ｔ１などと期間Ｔ５とにおいて異なる。具体的には、期間Ｔ１などの非発光期間においては、Ｖｒｓｔ１が供給される。期間Ｔ５の黒挿入においては、Ｖｒｓｔ２が供給される。それ以外の点は、図１６の説明と同様であるから、ここでの説明は省略する。

また、本発明の一実施形態においては、電圧選択回路によって、第１リセット信号ＶＬ１には、Ｖｒｓｔ１とＶｒｓｔ２の何れか一つが選択される以外は、画素の状態は、図１７から図２２で説明した画素の状態と同等となる。よって、図２４のタイミングチャートにおけるそれぞれの画素の状態のここでの説明は省略する。

以上説明したように、本発明の一実施形態における表示装置は、発光制御信号ＢＧ（ｎ）によって、リセットトランジスタＲＳＴ、発光制御トランジスタＢＣＴ及び電源トランジスタＰＳＴを、同時に制御する。本発明の一実施形態における表示装置は、電圧選択回路を設けることによって、黒挿入のときに発光素子の画素電極に供給される電圧を微調整することができる。よって、駆動トランジスタＤＲＴのリセット（初期化）のときに発光素子の画素電極に供給される電圧と、黒挿入のときに発光素子の画素電極に供給される電圧とを、さらに精度よく揃えることができる。即ち、発明の一実施形態における表示装置、又は、本発明の一実施形態における表示装置の駆動方法を用いることによって、表示におけるフリッカをさらに低減することができる。

したがって、発明の一実施形態における表示装置、又は、本発明の一実施形態における表示装置の駆動方法を用いることによって、表示される映像の画質の低下を軽減することができる表示装置を提供することができる。

６．第５実施形態
本実施形態では、本発明の一実施形態に係る表示装置の積層構造を説明する。なお、第１実施形態乃至第４実施形態と同様の構成に関しては説明を省略することがある。

図２５は、本発明の一実施形態に係る表示装置の模式的な断面図である。

表示装置１００は、基板５０２の上面に、任意の構成である下地膜５０１を介して、半導体層１４１が設けられている。

下地膜５０１の上側には、駆動トランジスタ４３４が設けられる。駆動トランジスタ４３４は、半導体層１４１、ゲート絶縁膜１４４、ゲート電極１４６、ソース電極またはドレイン電極１５４を含む。ソース電極またはドレイン電極１５４、及び補助容量素子（図示せず）は、半導体層１４１に不純物を注入することで形成されてもよい。ゲート電極１４６は、ゲート絶縁膜１４４を介して半導体層１４２と重なっている。半導体層１４１とゲート電極１４６が重なる領域が駆動トランジスタ４３４のチャネル領域である。半導体層１４２はチャネル領域を挟むようにソース及びドレイン領域を有してもよい。ゲート電極１４６上には絶縁膜１０８を設けることができる。

図２５では、トランジスタはトップゲート型のトランジスタとして図示されている。トランジスタ１４０の構造に制限はない。トランジスタ１４０の構造は、例えば、ボトムゲート型トランジスタ、ゲート電極１４６を複数有するマルチゲート型トランジスタ、半導体層１４２の上下を二つのゲート電極１４６で挟持する構造を有するデュアルゲート型トランジスタであってもよい。また、図３３では、一つの画素１０２が副画素１３０、副画素１３２、副画素１３４の３つの副画素を有する例を示している。また、図２５では、各副画素１３０、各副画素１３２、各副画素１３４のそれぞれには、一つの駆動トランジスタ４３４が設けられる例が示されている。各副画素１３０、各副画素１３２、各副画素１３４は複数のトランジスタや容量素子などの半導体素子をさらに有してもよい。

トランジスタ上には、絶縁膜１０８が設けられる。絶縁膜１０８はトランジスタやその他の半導体素子に起因する凹凸を吸収して平坦な表面を与える機能を有する。絶縁膜１０８は、膜表面の平坦性に優れるアクリル、ポリイミド等から選ばれた有機化合物材料を用いることができる。

絶縁膜１０８上には、駆動電源線４２８が設けられる。駆動電源線４２８と同一の層には、第１リセット電圧線４１２も設けられる。なお、駆動電源線４２８とゲート電極１４６とは重畳されている。保持容量素子４３８は、ゲート電極１４６、絶縁膜１０８、及び駆動電源線４２８によって形成される。このとき、保持容量素子４３８の第１の端子がゲート電極１４６であり、保持容量素子４３８の第２の端子が駆動電源線４２８の一部である。

さらに、絶縁膜１１４が設けられる。絶縁膜１１４は、絶縁膜１０８と同様に、トランジスタやその他の半導体素子に起因する凹凸を吸収して平坦な表面を与える機能を有する。ゲート絶縁膜１４４は、絶縁膜１０８と同様に、膜表面の平坦性に優れるアクリル、ポリイミド等から選ばれた有機化合物材料を用いることができる。

ゲート絶縁膜１４４、絶縁膜１０８、及び絶縁膜１１４には、半導体層１４２に達する開口１５２＿１が設けられる。同時に、絶縁膜１０８、及び絶縁膜１１４には、ゲート電極１４６に達する開口（図示せず）も設けられる。また、絶縁膜１０８、及び絶縁膜１１４には、第１リセット電圧線４１２に達する開口（図示せず）も設けられる。

続いて、映像信号線４０９、駆動電源線４２８、及び映像信号線４０９と同一の層に設けられる導電層４４０＿３が、設けられる。導電層４４０＿３は、開口１５２＿１によって、半導体層１４２、又は、ソース電極またはドレイン電極１５４と電気的に接続される。第１の端子配線２１０も、映像信号線４０９と同一の層に設けられる。図示していないが、第１の端子配線２１０はゲート電極１４６と同一の層内に存在するように構成してもよい。

続いて、絶縁膜１４８が設けられる。また、絶縁膜１４８上には無機絶縁膜１５０を形成してもよい。無機絶縁膜１５０はトランジスタなどの半導体素子を保護する機能を有する。また、無機絶縁膜１５０の下層に、後述する発光素子１６０の画素電極１６２と、無機絶縁膜１５０の下層に、無機絶縁膜１５０を挟むように形成される電極（図示せず）を形成してもよい。このとき、無機絶縁膜１５０を介して、画素電極１６２と、無機絶縁膜１５０を挟むように形成される電極（図示せず）との間で、容量を形成することができる。

絶縁膜１４８、及び無機絶縁膜１５０には複数の開口が設けられる。そのうちの一つは開口１９０である。開口１９０は、後述する発光素子１６０の画素電極１６２と、導電層４４０＿３、及び、導電層４４０＿３と同一の層に設けられる配線とを電気的に接続する。開口の一つはコンタクトホール２０８であり、第１の配線２０６と第１の端子配線２１０の電気的接続に用いられる。開口の一つは開口１５６であり、第１の端子配線２１０の一部を露出するように設けられる。開口１５６で露出した第１の端子配線２１０は、例えば異方性導電膜２５２などによりコネクタ５１２と接続される。

絶縁膜１１４、及び無機絶縁膜１５０上に発光素子１６０が形成される。発光素子１６０は、画素電極１６２、機能層１６４、共通電極１６６によって構成される。より具体的には、画素電極１６２は、開口１９０を覆い、導電層４４０＿３と電気的に接続されるように設けられる。これにより、駆動トランジスタＤＲＴを介して電流が発光素子１６０へ供給される。画素電極１６２の端部を覆うように絶縁膜１６８が設けられる。絶縁膜１６８は、隔壁である。隔壁は画素電極１６２の端部を覆うことで、その上に設けられる機能層１６４や共通電極１６６の断線を防ぐことができる。機能層１６４は画素電極１６２と隔壁を覆うように設けられ、その上に共通電極１６６が設けられる。画素電極１６２と共通電極１６６からキャリアが機能層１６４へ注入され、キャリアの再結合が機能層１６４内で生じる。これにより、機能層１６４内の発光性分子が励起状態となり、これが基底状態へ緩和するプロセスを経て発光が得られる。したがって、画素電極１６２と機能層１６４が接する領域が各副画素１３０、各副画素１３２、各副画素１３４における発光領域となる。

機能層１６４の構成は適宜選択することができ、例えばキャリア注入層、キャリア輸送層、発光層、キャリア阻止層、励起子阻止層などを組み合わせて構成することができる。図３３では、機能層１６４が三つの層１７０、１７６、１７４を有する例が示されている。この場合、例えば層１７０はキャリア（ホール）注入及び輸送層、層１７６は発光層、層１７４はキャリア（電子）注入及び輸送層とすることができる。発光層である層１７６は、副画素１３０、各副画素１３２、各副画素１３４で異なる材料を含むように構成することができる。この場合、他の層１７０や層１７４は副画素１３０、各副画素１３２、各副画素１３４で共有されるよう、副画素１３０、各副画素１３２、各副画素１３４、及び隔壁の上にわたって形成すればよい。層１７６で用いる材料を適宜選択することで、副画素１３０、各副画素１３２、各副画素１３４で異なる発光色を得ることができる。あるいは、層１７４の構造を副画素１３０、各副画素１３２、各副画素１３４間で同一としてもよい。この場合、層１７４も副画素１３０、各副画素１３２、各副画素１３４で共有されるよう、副画素１３０、各副画素１３２、各副画素１３４、及び隔壁の上にわたって形成すればよい。このような構成では各副画素１３０、各副画素１３２、各副画素１３４の層１７６から同一の発光色が出力されるため、例えば層１７６を白色発光可能な構成とし、カラーフィルタを用いて種々の色（例えば、赤色、緑色、青色）をそれぞれ副画素１３０、各副画素１３２、各副画素１３４から取り出してもよい。

なお、表示装置１００はさらに、コンタクトホール２０８と開口１５６を覆い、第１の端子配線２１０と接する接続電極２３４、２３６を有してもよい。これらの接続電極２３４、２３６は、画素電極１６２と同一層内に存在することができる。接続電極２３４、２３６を形成することで、表示装置１００の製造工程における第１の端子配線２１０に対するダメージを低減することが可能となり、コンタクト抵抗の低い電気的接続が実現できる。

発光素子１６０上には、封止膜１８０が設けられる。封止膜はパッシベーション膜とも呼ばれる。封止膜１８０は、外部から発光素子１６０やトランジスタに不純物（水、酸素など）が侵入することを防ぐ機能を有する。図２５に示すように、封止膜１８０は三つの層（層１８２、層１８４、層１８６）を含むことができる。層１８２と層１８６では、無機化合物を含む無機膜を用いることができる。層１８２を第１の無機膜１８２とも呼ぶ。層１８６を第２の無機膜１８６とも呼ぶ。一方、第１の無機膜１８２と第２の無機膜１８６との間の層１８４は、アクリル、ポリイミド等から選ばれた有機化合物を含む膜（有機膜）を用いることができる。層１８４は有機膜１８４とも呼ぶ。有機膜１８４は、発光素子１６０や隔壁に起因する凹凸を吸収して平坦な面を与えるように形成することができる。このため、有機膜１８４の厚さを比較的大きくすることができる。

なお、第１の無機膜１８２と第２の無機膜１８６は少なくとも表示領域５０４を覆うように形成することが好ましい。かつ、第１の無機膜１８２と第２の無機膜１８６はコンタクトホール２０８や開口１５６と重ならないように形成することが好ましい。これにより、第１の端子配線２１０とコネクタ５１２や第１の配線２０６との間でコンタクト抵抗の低い電気的接続が可能となる。さらに、表示領域５０４の周囲で、第１の無機膜１８２と第２の無機膜１８６が直接接することが好ましい（円１８８で囲った領域参照）。これにより、第１の無機膜１８２や第２の無機膜１８６と比較して親水性の高い有機膜１８４を第１の無機膜１８２と第２の無機膜１８６によって封止することができるため、外部からの不純物の侵入、ならびに表示領域５０４内での不純物の拡散をより効果的に防ぐことができる。

第２の無機膜１８６の上には、カバーフィルム２６８が配置される。第１の端子配線２１０は、絶縁膜１１４、絶縁膜１０８、ゲート絶縁膜１４４、及び下地膜５０１を開口する領域（領域Ａ）と、基板５０２とに接するように配置されている。領域Ａが、表示装置１００が折り曲げることができる領域である。カバーフィルム２６８は、当該折り曲げることができる領域までの表示装置１００の表面を保護する。また、下地膜５０１の下には、カバーフィルム２６９が配置されてもよい。カバーフィルム２６９は、下地膜５０１が損傷することを保護するとともに、表示装置１００の裏面も保護する。なお、カバーフィルム２６８及びカバーフィルム２６９はなくてもよいし、カバーフィルム２６８自体が折り曲げに対して十分に柔軟性がある材質であれば、折り曲げることができる領域まで延在しても良い。

本発明の一実施形態における表示装置は、上述した積層構造を有することができる。本発明の一実施形態における表示装置は、上述した積層構造を有することによって、フリッカが軽減される。したがって、発明の一実施形態における表示装置は、上述した積層構造を有することによって、表示される映像の画質の低下を軽減することができる表示装置を提供することができる。

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本明細書においては、開示例としてＥＬ表示装置を例示した。表示装置の大きさは、中小型から大型まで、特に限定することなく適用が可能である。

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

１００・・・表示装置、１０２・・・一つの画素、１０８・・・絶縁膜、１１４・・・絶縁膜、１２０・・・画素、１２２・・・制御回路、１３０・・・副画素、１３２・・・副画素、１３４・・・副画素、１４０・・・トランジスタ、１４１・・・半導体層、１４２・・・半導体層、１４４・・・ゲート絶縁膜、１４６・・・ゲート電極、１４８・・・絶縁膜、１５０・・・無機絶縁膜、１５２＿１・・・開口、１５４・・・ドレイン電極、１５６・・・開口、１６０・・・発光素子、１６２・・・画素電極、１６４・・・機能層、１６６・・・共通電極、１６８・・・絶縁膜、１７０・・・層、１７４・・・層、１７６・・・層、１８０・・・封止膜、１８２・・・第１の無機膜、１８２・・・層、１８４・・・有機膜、１８４・・・層、１８６・・・第２の無機膜、１８６・・・層、１８８・・・円、１９０・・・開口、２０６・・・第１の配線、２０８・・・コンタクトホール、２１０・・・第１の端子配線、２１２・・・第１の端子、２１６・・・第２の配線、２１８・・・コンタクトホール、２２０・・・第２の端子配線、２２２・・・第２の端子、２３４・・・接続電極、２３６・・・接続電極、２５２・・・異方性導電膜、２６８・・・カバーフィルム、２６９・・・カバーフィルム、４０９・・・映像信号線、４１０・・・走査信号線、４１２・・・第１リセット電圧線、４１４・・・第２リセット電圧線、４１６・・・初期化制御線、４１８・・・発光制御線、４２８・・・駆動電源線、４３４・・・駆動トランジスタ、４３８・・・保持容量素子、４４０＿３・・・導電層、４５０・・・第３リセット電圧線、４５２・・・第４リセット電圧線、５０１・・・下地膜、５０２・・・基板、５０４・・・表示領域、５０６・・・映像信号線駆動回路、５１０・・・走査信号線駆動回路、５１２・・・コネクタ、５１４・・・端子電極、５１６・・・周辺領域、ＳＳＴ・・・選択トランジスタ、ＤＲＴ・・・駆動トランジスタ、ＢＣＴ・・・発光制御トランジスタ、ＲＳＴ・・・リセットトランジスタ、ＩＳＴ・・・初期化トランジスタ、ＰＳＴ・・・電源トランジスタ、Ｃｅｌ・・・付加容量、Ｃｓ・・・保持容量素子、ＯＬＥＤ・・・発光素子、ＰＶＤＤ・・・駆動電源線、ＰＶＳＳ・・・基準電圧線、ＩＧ（ｎ）・・・初期化制御信号、ＢＧ（ｎ）・・・発光制御信号、ＳＧ（ｎ）・・・走査信号、ＳＬ（ｍ）・・・映像信号、ＶＬ１・・・第１リセット信号、ＶＬ２・・・第２リセット信号

Claims (20)

1. 第１電極が第１ノードに接続され、第２電極が第２ノードに接続され、第３電極が第３ノードに接続される駆動トランジスタと、
   一方の端子が前記第１ノードに接続される第１スイッチと、
   一方の端子が前記第１ノードに接続される第２スイッチと、
   第１制御信号によって制御され、一方の端子が前記第２ノードに接続される第３スイッチと、
   前記第１制御信号によって、前記第３スイッチとともに制御され、一方の端子が電源線に接続され、他方の端子が前記第３ノードに接続される第４スイッチと、
   一方の端子が前記第１ノードに接続され、他方の端子が前記第２ノードに接続される容量素子と、
   前記第２ノードに接続される画素電極と、第１共通電極とを有する発光素子と、
   を備える画素を有する表示装置。
2. 前記第２スイッチの他方の端子に供給される電圧と、前記第３スイッチの他方の端子に供給される電圧とは、略同一である、請求項１に記載の表示装置。
3. 前記前記第１スイッチの他方の端子は映像信号線に接続される、請求項１に記載の表示装置。
4. 前記第３スイッチの他方の端子に供給される電圧は、第１電圧と第２電圧の何れか一方である請求項２に記載の表示装置。
5. 前記第１電圧と前記第２電圧とは電圧選択回路によって何れか一方が選択される請求項４に記載の表示装置。
6. 前記電圧選択回路は、２つのスイッチから構成される、請求項５に記載の表示装置。
7. 第１電極が第１ノードに接続され、第２電極が第２ノードに接続され、第３電極が第３ノードに接続される駆動トランジスタと、
   一方の端子が前記第１ノードに接続される第１スイッチと、
   一方の端子が前記第１ノードに接続される第２スイッチと、
   第１制御信号によって制御され、一方の端子が前記第２ノードに接続される第３スイッチと、
   前記第１制御信号によって、前記第３スイッチとともに制御され、一方の端子が電源線に接続され、他方の端子が前記第３ノードに接続される第４スイッチと、
   一方の端子が前記第１ノードに接続され、他方の端子が前記第２ノードに接続される容量素子と、
   前記第２ノードに接続される画素電極と、第１共通電極とを有する発光素子と、
   を備える画素を有する表示装置の駆動方法であって、
   前記第１スイッチをオフ状態とし、前記第２スイッチをオン状態にすることで、前記第１ノードに第１電圧を印加し、
   前記第１制御信号によって、前記第３スイッチをオン状態にすることで、前記第３ノードに前記第１電圧を印加するとともに、前記第４スイッチをオフ状態にし、
   前記第１スイッチ及び前記第２スイッチをオフ状態とし、
   前記第１制御信号によって、前記第３スイッチをオン状態にすることで、前記第３ノードに第２電圧を印加するとともに、前記第４スイッチをオフ状態にする、
   表示装置の駆動方法。
8. 前記第１制御信号によって、前記第３スイッチをオン状態にすることで、前記第３ノードに前記第２電圧を印加するとともに、前記第４スイッチをオフ状態にするとき、前記発光素子は非発光であって、表示装置は黒を表示する、
   請求項７に記載の表示装置の駆動方法。
9. 前記第１電圧と前記第２電圧とは略同じである、請求項７に記載の表示装置の駆動方法。
10. 前記第１電圧と前記第２電圧とは、電圧選択回路によって、何れか一方が選択され、前記第３ノードに印加される、請求項７に記載の表示装置の駆動方法。
11. 第１電極が第１ノードに接続され、第３電極が第２ノードに接続され、第２電極が第３ノードに接続される駆動トランジスタと、
    一方の端子が前記第３ノードに接続される第１スイッチと、
    一方の端子が前記第１ノードに接続される第２スイッチと、
    第１制御信号によって制御され、一方の端子が第４ノードに接続される第３スイッチと、
    前記第１制御信号によって、前記第３スイッチとともに制御され、一方の端子が前記第２ノードに接続され、他方の端子が前記第４ノードに接続される第４スイッチと、
    一方の端子が前記第１ノードに接続され、他方の端子が前記第２ノードに接続される第５スイッチと、
    前記第１制御信号によって、前記第３スイッチ及び前記第４スイッチとともに制御され、一方の端子が電源線に接続され、他方の端子が前記第３ノードに接続される第６スイッチと、
    一方の端子が前記第１ノードに接続され、他方の端子が前記電源線に接続される容量素子と、
    前記第４ノードに接続される画素電極と、第１共通電極とを有する発光素子と、
    を備える画素を有する表示装置。
12. 前記第２スイッチの他方の端子に供給される電圧と、前記第３スイッチの他方の端子に供給される電圧とは、略同一である、請求項１１に記載の表示装置。
13. 前記前記第１スイッチの他方の端子は映像信号線に接続される、請求項１１に記載の表示装置。
14. 前記第３スイッチの他方の端子に供給される電圧は、第１電圧と第２電圧の何れか一方である請求項１２に記載の表示装置。
15. 前記第１電圧と前記第２電圧とは電圧選択回路によって何れか一方が選択される請求項１４に記載の表示装置。
16. 前記電圧選択回路は、２つのスイッチから構成される、請求項１５に記載の表示装置。
17. 第１電極が第１ノードに接続され、第３電極が第２ノードに接続され、第２電極が第３ノードに接続される駆動トランジスタと、
    一方の端子が前記第３ノードに接続される第１スイッチと、
    一方の端子が前記第１ノードに接続される第２スイッチと、
    第１制御信号によって制御され、一方の端子が第４ノードに接続される第３スイッチと、
    前記第１制御信号によって、前記第３スイッチとともに制御され、一方の端子が前記第２ノードに接続され、他方の端子が前記第４ノードに接続される第４スイッチと、
    一方の端子が前記第１ノードに接続され、他方の端子が前記第２ノードに接続される第５スイッチと、
    一方の端子が電源線に接続され、他方の端子が前記第３ノードに接続される第６スイッチと、
    前記第１制御信号によって、前記第３スイッチ及び前記第４スイッチとともに制御され、一方の端子が前記第１ノードに接続され、他方の端子が前記電源線に接続される容量素子と、
    前記第４ノードに接続される画素電極と、第１共通電極とを有する発光素子と、
    を備える画素を有する表示装置の駆動方法であって、
    前記第１スイッチ及び第５スイッチをオフ状態とし、前記第２スイッチをオン状態にすることで、前記第１ノードに第１電圧を印加し、
    前記第１制御信号によって、前記第３スイッチをオン状態にすることで、前記第４ノードに前記第１電圧を印加するとともに、前記第４スイッチ及び前記第６スイッチをオフ状態にし、
    前記第１スイッチ、第５スイッチ及び前記第２スイッチをオフ状態とし、
    前記第１制御信号によって、前記第３スイッチをオン状態にすることで、前記第４ノードに第２電圧を印加するとともに、前記第４スイッチ及び前記第６スイッチをオフ状態にする、
    表示装置の駆動方法。
18. 前記第１制御信号によって、前記第３スイッチをオン状態にすることで、前記第４ノードに前記第２電圧を印加するとともに、前記第４スイッチ及び前記第６スイッチをオフ状態にするとき、前記発光素子は非発光であって、表示装置は黒を表示する、
    請求項１７に記載の表示装置の駆動方法。
19. 前記第１電圧と前記第２電圧とは略同じである、請求項１７に記載の表示装置の駆動方法。
20. 前記第１電圧と前記第２電圧とは、電圧選択回路によって、何れか一方が選択され、前記第４ノードに印加される、請求項１７に記載の表示装置の駆動方法。
    
    
    
    

Images