JP2019083285A - Circuit substrate, wireless communication device, and fabricating method for circuit board - Google Patents
Circuit substrate, wireless communication device, and fabricating method for circuit board Download PDFInfo
- Publication number
- JP2019083285A JP2019083285A JP2017211083A JP2017211083A JP2019083285A JP 2019083285 A JP2019083285 A JP 2019083285A JP 2017211083 A JP2017211083 A JP 2017211083A JP 2017211083 A JP2017211083 A JP 2017211083A JP 2019083285 A JP2019083285 A JP 2019083285A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit board
- conductor pattern
- mounting
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims description 101
- 238000004891 communication Methods 0.000 title claims description 31
- 238000000034 method Methods 0.000 title description 3
- 239000004020 conductor Substances 0.000 claims abstract description 203
- 238000003825 pressing Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 9
- 238000003466 welding Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、電子部品が実装された回路基板、回路基板を備えた無線通信デバイス、およびその回路基板の作製方法に関する。 The present invention relates to a circuit board on which electronic components are mounted, a wireless communication device provided with the circuit board, and a method of manufacturing the circuit board.
回路基板を有するデバイスが小型化すればするほど、回路基板の大きさや厚さが小さくなるとともに、回路基板に形成される導体パターンが高密度に設けられる。そのため、例えば特許文献1に記載するように、回路基板の平面視(厚さ方向視)で、回路基板に実装される電子部品に導体パターンの一部が重なる。 The smaller the device having the circuit board, the smaller the size and thickness of the circuit board, and the conductor patterns formed on the circuit board are provided with high density. Therefore, as described in, for example, Patent Document 1, part of the conductor pattern overlaps the electronic component mounted on the circuit board in plan view (view in the thickness direction) of the circuit board.
電子部品が実装される回路基板の主面とは反対側の主面に、導体パターンが高密度に設けられることがある。しかし、この場合、その導体パターンのパターンレイアウトおよび実装方法との関係によっては、電子部品の実装不良が発生することがあった。 A conductor pattern may be provided with high density on the main surface opposite to the main surface of the circuit board on which the electronic component is mounted. However, in this case, mounting failure of the electronic component may occur depending on the pattern layout of the conductor pattern and the relationship with the mounting method.
そこで、本発明は、電子部品が実装される主面とは反対側の主面に導体パターンが形成されている回路基板において、その導体パターンを高密度に設けつつ、電子部品の実装不良の発生を抑制することを課題とする。 Therefore, according to the present invention, in a circuit board having a conductor pattern formed on the main surface opposite to the main surface on which the electronic component is mounted, occurrence of mounting failure of the electronic component while providing the conductor pattern at high density To reduce the problem.
上記技術的課題を解決するために、本発明の一態様によれば、
厚さ方向に対向する第1および第2の主面を備える基板と、
前記基板の第1の主面に設けられた導体パターンと、
前記基板の第2の主面に設けられた複数の電極パッドと、
前記複数の電極パッドに対してそれぞれ対向して接続される複数の実装用電極を備える電子部品と、を有し、
前記導体パターンは、前記基板の平面視で、前記複数の実装用電極にはいずれも重ならず、前記電子部品の部分に重なる部分を有することを特徴とする、回路基板が提供される。
In order to solve the above technical problems, according to one aspect of the present invention,
A substrate comprising first and second major surfaces opposed in the thickness direction;
A conductor pattern provided on the first main surface of the substrate;
A plurality of electrode pads provided on the second main surface of the substrate;
An electronic component provided with a plurality of mounting electrodes respectively connected to be opposed to the plurality of electrode pads;
A circuit board is provided, wherein the conductor pattern does not overlap any of the plurality of mounting electrodes in a plan view of the substrate, and has a portion overlapping the portion of the electronic component.
また、本発明の別態様によれば、
回路基板と、
前記回路基板に搭載されるアンテナと、を含み、
前記回路基板が、
厚さ方向に対向する第1および第2の主面を備える基板と、
前記基板の第1の主面に設けられた導体パターンと、
前記基板の第2の主面に設けられた複数の電極パッドと、
前記複数の電極パッドに対してそれぞれ対向して接続される複数の実装用電極を備える電子部品と、を有し、
前記導体パターンは、前記基板の平面視で、前記複数の実装用電極にはいずれも重ならず、前記電子部品の部分に重なる部分を有し、
前記導体パターンは、前記アンテナの一部であることを特徴とする、無線通信デバイスが提供される。
Also, according to another aspect of the present invention,
Circuit board,
And an antenna mounted on the circuit board,
The circuit board is
A substrate comprising first and second major surfaces opposed in the thickness direction;
A conductor pattern provided on the first main surface of the substrate;
A plurality of electrode pads provided on the second main surface of the substrate;
An electronic component provided with a plurality of mounting electrodes respectively connected to be opposed to the plurality of electrode pads;
The conductor pattern does not overlap any of the plurality of mounting electrodes in a plan view of the substrate, and has a portion overlapping the portion of the electronic component,
A wireless communication device is provided, characterized in that the conductor pattern is part of the antenna.
さらに、本発明の異なる態様によれば、
複数の実装用電極を備える電子部品が実装された回路基板の作製方法であって、
厚さ方向に対向する第1および第2の主面を備え、前記第1の主面に導体パターンが設けられているとともに、前記第2の主面に複数の電極パッドが設けられた基板を用意し、
前記複数の実装用電極が前記電極パッドに対向するように、前記電子部品を前記基板上に配置し、
前記電子部品を前記基板に向かって押圧することにより、前記複数の実装用電極を前記電極パッドに圧着し、
前記導体パターンは、前記基板の平面視で、前記複数の実装用電極にはいずれも重ならず、前記電子部品の部分に重なる部分を有することを特徴とする、回路基板の製造方法が提供される。
Furthermore, according to a different aspect of the invention,
A method of manufacturing a circuit board on which an electronic component having a plurality of mounting electrodes is mounted, comprising:
A substrate having first and second main surfaces opposed in the thickness direction, a conductor pattern provided on the first main surface, and a plurality of electrode pads provided on the second main surface Prepare
The electronic component is disposed on the substrate such that the plurality of mounting electrodes face the electrode pad,
The plurality of mounting electrodes are crimped to the electrode pad by pressing the electronic component toward the substrate.
In the method of manufacturing a circuit board, the conductor pattern does not overlap any of the plurality of mounting electrodes in plan view of the substrate, and has a portion overlapping the portion of the electronic component. Ru.
本発明によれば、電子部品が実装される主面とは反対側の主面に導体パターンが形成されている回路基板において、その導体パターンを高密度に設けつつ、電子部品の実装不良の発生を抑制することができる。 According to the present invention, in a circuit board on which a conductor pattern is formed on the main surface opposite to the main surface on which the electronic component is mounted, occurrence of mounting failure of the electronic component while providing the conductor pattern at high density Can be suppressed.
本発明の一態様の回路基板は、厚さ方向に対向する第1および第2の主面を備える基板と、前記基板の第1の主面に設けられた導体パターンと、前記基板の第2の主面に設けられた複数の電極パッドと、前記複数の電極パッドに対してそれぞれ対向して接続される複数の実装用電極を備える電子部品と、を有し、前記導体パターンは、前記基板の平面視で、前記複数の実装用電極には重ならず、前記電子部品の部分に重なる部分を有することを特徴とする。 A circuit board according to one aspect of the present invention includes a substrate including first and second main surfaces opposed in a thickness direction, a conductor pattern provided on the first main surface of the substrate, and a second of the substrate A plurality of electrode pads provided on the main surface of the substrate, and an electronic component provided with a plurality of mounting electrodes respectively facing and connected to the plurality of electrode pads, the conductor pattern being the substrate The semiconductor device is characterized in that it has a portion which does not overlap with the plurality of mounting electrodes and which overlaps with the portion of the electronic component.
この態様によれば、電子部品が実装される主面とは反対側の主面に導体パターンが形成されている回路基板において、その導体パターンを高密度に設けつつ、電子部品の実装不良の発生を抑制することができる。 According to this aspect, in the circuit board in which the conductor pattern is formed on the main surface opposite to the main surface on which the electronic component is mounted, occurrence of mounting failure of the electronic component while providing the conductor pattern at high density Can be suppressed.
例えば、前記導体パターンが、第1の線状導体部と第2の線状導体部とを含み、前記複数の実装用電極が、第1の実装用電極を含み、前記第1の実装用電極が、前記平面視で、前記第1の線状導体部と前記第2の線状導体部との間に位置してもよい。 For example, the conductor pattern includes a first linear conductor portion and a second linear conductor portion, and the plurality of mounting electrodes include a first mounting electrode, and the first mounting electrode However, in the plan view, it may be located between the first linear conductor portion and the second linear conductor portion.
例えば、前記導体パターンがさらに、第3の線状導体部を含み、前記複数の実装用電極がさらに、第2の実装用電極を含み、前記第2の実装用電極が、前記平面視で、前記第1の線状導体部と前記第3の線状導体部との間に位置し、前記第1の線状導体部が、前記平面視で、前記第1の実装用電極と前記第2の実装用電極との間に位置してもよい。 For example, the conductor pattern further includes a third linear conductor portion, the plurality of mounting electrodes further include a second mounting electrode, and the second mounting electrode is viewed in plan view, The first linear conductor portion is located between the first linear conductor portion and the third linear conductor portion, and the first linear conductor portion is the first mounting electrode and the second in a plan view. And the mounting electrode.
本発明の別態様の無線通信デバイスは、回路基板と、前記回路基板に搭載されるアンテナと、を含み、前記回路基板が、厚さ方向に対向する第1および第2の主面を備える基板と、前記基板の第1の主面に設けられた導体パターンと、前記基板の第2の主面に設けられた複数の電極パッドと、前記複数の電極パッドに対してそれぞれ対向して接続される複数の実装用電極を備える電子部品と、を有し、前記導体パターンは、前記基板の平面視で、前記複数の実装用電極には重ならず、前記電子部品の部分に重なる部分を有し、前記導体パターンは、前記アンテナの一部であることを特徴とする。 A wireless communication device according to another aspect of the present invention includes a circuit board and an antenna mounted on the circuit board, wherein the circuit board includes first and second main surfaces opposed in the thickness direction. A conductor pattern provided on the first main surface of the substrate, a plurality of electrode pads provided on the second main surface of the substrate, and a plurality of electrode pads facing each other. Component having a plurality of mounting electrodes, and the conductor pattern does not overlap the plurality of mounting electrodes in a plan view of the substrate, and has a portion overlapping the portion of the electronic component The conductor pattern is a part of the antenna.
この態様によれば、電子部品が実装される主面とは反対側の主面に導体パターンが形成されている回路基板において、その導体パターンを高密度に設けつつ、電子部品の実装不良の発生を抑制することができる。 According to this aspect, in the circuit board in which the conductor pattern is formed on the main surface opposite to the main surface on which the electronic component is mounted, occurrence of mounting failure of the electronic component while providing the conductor pattern at high density Can be suppressed.
本発明の異なる態様の回路基板の作製方法は、複数の実装用電極を備える電子部品が実装された回路基板の作製方法であって、厚さ方向に対向する第1および第2の主面を備え、前記第1の主面に導体パターンが設けられているとともに、前記第2の主面に複数の電極パッドが設けられた基板を用意し、前記複数の実装用電極が前記電極パッドに対向するように、前記電子部品を前記基板上に配置し、前記電子部品を前記基板に向かって押圧することにより、前記複数の実装用電極を前記電極パッドに圧着し、前記導体パターンは、前記基板の平面視で、前記複数の実装用電極にはいずれも重ならず、前記電子部品の部分に重なる部分を有することを特徴とする。 A method of manufacturing a circuit board according to another aspect of the present invention is a method of manufacturing a circuit board on which an electronic component including a plurality of mounting electrodes is mounted, the first and second main surfaces facing each other in the thickness direction A substrate provided with a conductive pattern on the first main surface and provided with a plurality of electrode pads on the second main surface, the plurality of mounting electrodes being opposed to the electrode pad The electronic components are disposed on the substrate so that the plurality of mounting electrodes are crimped to the electrode pads by pressing the electronic components toward the substrate, and the conductor pattern is the substrate. In a plan view, the plurality of mounting electrodes do not overlap each other, and have a portion overlapping the portion of the electronic component.
この態様によれば、電子部品が実装される主面とは反対側の主面に導体パターンが形成されている回路基板において、その導体パターンを高密度に設けつつ、電子部品の実装不良の発生を抑制することができる。 According to this aspect, in the circuit board in which the conductor pattern is formed on the main surface opposite to the main surface on which the electronic component is mounted, occurrence of mounting failure of the electronic component while providing the conductor pattern at high density Can be suppressed.
以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の一実施の形態に係る無線通信デバイスを示す斜視図である。図2は、図1に示すA−A線に沿った断面図である。そして、図3は、無線通信デバイスの等価回路図である。なお、なお、図中において、X−Y−Z座標系は、発明の理解を容易にするためのものであって、発明を限定するものではない。 FIG. 1 is a perspective view showing a wireless communication device according to an embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the line AA shown in FIG. And FIG. 3 is an equivalent circuit diagram of the wireless communication device. In the drawings, the X-Y-Z coordinate system is for the purpose of facilitating the understanding of the invention, and does not limit the invention.
本実施の形態の場合、無線通信デバイス10は、例えばHF帯の周波数で無線通信を行うRFID(Radio-Frequency IDentification)タグであって、回路基板12と、コイルアンテナ14とを有する。詳細は後述するが、回路基板12には、電子部品としてのRFIC(Radio-Frequency Integrated Circuit)チップ16が実装されている。また、本実施の形態の場合、詳細は後述するが、RFICチップ16とコイルアンテナ14との間のインピーダンス整合をとるために、コンデンサチップ18が回路基板12に実装されている。なお、RFICチップ16の内部容量でインピーダンス整合をとることが可能である場合には、コンデンサチップ18を省略することができる。
In the case of the present embodiment, the
このような無線通信デバイス10は、コイルアンテナ14を介して、外部の無線通信装置(例えば、リーダ/ライタ装置)と磁界結合を介して通信を行う。例えば、コイルアンテナ14に外部の無線通信装置からの磁束が鎖交することで、起電力が生じ、その起電力によってRFICチップ16が駆動する。駆動したRFICチップ16は、その記憶部に記憶されたデータを、コイルアンテナ14を介して送信する。
Such a
ここからは、無線通信デバイス10の構成の詳細について説明する。
From here, details of the configuration of the
図1に示すように、本実施の形態の場合、無線通信デバイス10は、回路基板12と、回路基板12に取り付けられる端子ブロック20とから構成される。
As shown in FIG. 1, in the case of the present embodiment, the
図4は、端子ブロックの内部構成を示す斜視図である。図5および図6は、回路基板12の斜視図である。
FIG. 4 is a perspective view showing an internal configuration of the terminal block. 5 and 6 are perspective views of the
図4に示すように、端子ブロック20は、例えば樹脂材料から作製されたブロック状の本体部22と、その本体部22内に埋め込まれたコイルアンテナ14の一部である複数の導体部材24A〜24Fを有する。複数の導体部材24A〜24Fそれぞれは、例えば銅などの導体によって作製された門型の部材である。複数の導体部材24A〜24Fは、間隔をあけた状態で並んでいる(Y軸方向に並んでいる)。また、複数の導体部材24A〜24Fそれぞれは、詳細は後述するが、回路基板12上の導体パターンと接続するための一端24Aa〜24Faと他端24Ab〜24Fbとを備える。
As shown in FIG. 4, the
図5および図6に示すように、回路基板12は、厚さ方向(Z軸方向)に対向する第1の主面26aおよび第2の主面26bを備える基板26を有する。本実施の形態の場合、基板26は、例えばFR4基板などの薄い基板である。なお、基板26は、樹脂基板であってもよい。本実施の形態の場合、基板26は例えば200μmの厚さを備える。
As shown in FIGS. 5 and 6, the
図5に示すように、基板26の第1の主面26aには、端子ブロック20の複数の導体部材24A〜24Fと接続する導体パターン28が設けられている。導体パターン28は、例えば銅や金などの導体から作製された回路パターンである。例えば、導体パターン28は、パターン印刷などによって基板26の第1の主面26aに形成される。本実施の形態の場合、導体パターン28は、35μmの厚さで形成されている。なお、本実施の形態の場合、導体パターン28は、レジスト30によって部分的に覆われて保護されている。
As shown in FIG. 5, a
具体的には、レジストを省略した図7に示すように、導体パターン28は、複数の線状導体部32A〜32Gを含んでいる。複数の線状導体部32A〜32Gそれぞれは、コイルアンテナ14の一部であって、回路基板12の長手方向(X軸方向)に延在している。また、複数の線状導体部32A〜32Gそれぞれは、一端32Aa〜32Gaおよび他端32Ab〜32Gbを備える。これらの一端および他端は、図5に示すように、端子ブロック20の導体部材24A〜24Fと接続するために、レジスト30に覆われることなく露出している。
Specifically, as shown in FIG. 7 in which the resist is omitted, the
図4および図7を参照して説明すると、導体パターン28における線状導体部32Aの他端32Abは、端子ブロック20における導体部材24Aの他端24Abに接続する。その導体部材24Aの一端24Aaは、導体パターン28における線状導体部32Bの一端32Baに接続する。
4 and 7, the other end 32Ab of the
線状導体部32Bの他端32Bbは、端子ブロック20における導体部材24Bの他端24Bbに接続する。その導体部材24Bの一端24Baは、導体パターン28における線状導体部32Cの一端32Caに接続する。
The other end 32Bb of the
線状導体部32Cの他端32Cbは、端子ブロック20における導体部材24Cの他端24Cbに接続する。その導体部材24Cの一端24Caは、導体パターン28における線状導体部32Dの一端32Daに接続する。
The other end 32Cb of the
線状導体部32Dの他端32Dbは、端子ブロック20における導体部材24Dの他端24Dbに接続する。その導体部材24Dの一端24Daは、導体パターン28における線状導体部32Eの一端32Eaに接続する。
The other end 32Db of the
線状導体部32Eの他端32Ebは、端子ブロック20における導体部材24Eの他端24Ebに接続する。その導体部材24Eの一端24Eaは、導体パターン28における線状導体部32Fの一端32Faに接続する。
The other end 32Eb of the
線状導体部32Fの他端32Fbは、端子ブロック20における導体部材24Fの他端24Fbに接続する。その導体部材24Fの一端24Faは、導体パターン28における線状導体部32Gの一端32Gaに接続する。
The other end 32Fb of the
このように導体パターン28における複数の線状導体部32A〜32Gと端子ブロック20における複数の導体部材24A〜24Fとが接続することにより、図1に示すように、電流がヘリカル状に流れることが可能な6つのループを備えるヘリカルコイル状のコイルアンテナ14が形成される。なお、導体パターン28における線状導体部32Aの一端32Aaと線状導体部32Gの他端32Gbが、コイルアンテナ14の両端として機能する。
By thus connecting the plurality of
導体パターン28における複数の線状導体部32A〜32Gと端子ブロック20における複数の導体部材24A〜24Fとの接続を維持するために、端子ブロック20が回路基板12に接合される。具体的には、図2に示すように、端子ブロック20と回路基板12は、樹脂材料(例えば樹脂系接着剤)34を介して接合される。
In order to maintain the connection between the plurality of
図8は、回路基板12(基板26)における樹脂材料(溶融した樹脂材料)34の塗布領域ARを示している。この塗布領域ARに樹脂材料34を塗布して回路基板12に端子ブロック20を接触させることにより、樹脂材料34が回路基板12と端子ブロック20との間の隙間全体に行きわたる。その後、樹脂材料34が硬化することにより、回路基板12と端子ブロック20が接合される。
FIG. 8 shows the application area AR of the resin material (melted resin material) 34 on the circuit board 12 (substrate 26). By applying the
本実施の形態の場合、図8に示すように、導体パターン28を保護するレジスト30は、基板26の幅方向(Y軸方向)全体にわたって第1の主面26aを覆っていない。具体的には、導体パターン28を必要最低限覆うことができる大きさで基板26の第1の主面26a上に設けられている。そのため、第1の主面26aにおける幅方向の両端側部分が、レジスト30に覆われずに露出している。また、樹脂材料34の塗布領域ARは、レジスト30のみならず、基板26の第1の主面26aも含んでいる。これにより、樹脂材料34が基板26の第1の主面26aに直接的に接触することができる。その結果、端子ブロック20は、その幅方向中央部分が樹脂材料34を介してレジスト30に接合されるとともに、その幅方向両側部分が樹脂材料34を介して基板26の第1の主面26aに接合される。その結果として、端子ブロック20が回路基板12に強固に接合される。
In the case of the present embodiment, as shown in FIG. 8, the resist 30 for protecting the
なお、本実施の形態の場合、図8に示すように、導体パターン28における複数の線状導体部32B〜32Fそれぞれは、回路基板12の長手方向(X軸方向)の両端から中央に向かって該長手方向に直線状に延在し、回路基板12の長手方向の中央でクランクしている。そのため、導体パターン28が存在しない2つの領域SSが、第1の主面26aの中心対称に出現する。これらの領域SSは、導体パターン28が存在しない他の領域に比べて大きい。そのため、これらの領域SSが樹脂材料34を介して端子ブロック20に接合されることにより、端子ブロック20が一様な接合強度で回路基板12に接合される。
In the case of the present embodiment, as shown in FIG. 8, each of the plurality of
図6に示すように、基板26の第2の主面26bには、RFICチップ16とコンデンサチップ18が実装されている。
As shown in FIG. 6, the
これらのRFICチップ16およびコンデンサチップ18に接続される導体パターン40が、基板26の第2の主面26bに設けられている。なお、導体パターン40も、第1の主面26a上の導体パターン28と同様に、レジスト42に部分的に覆われて保護されている。
レジスト(およびRFICチップなど)を省略した図9に示すように、導体パターン40は、第1の主面26a上の導体パターン28と同様に、例えば銅や金などの導体から作製された回路パターンである。例えば、導体パターン40は、パターン印刷などによって基板26の第2の主面26bに形成される。本実施の形態の場合、導体パターン40は、35μmの厚さで形成されている。
As shown in FIG. 9 in which the resist (and the RFIC chip etc.) is omitted, the
また、本実施の形態の場合、導体パターン40は、接続導体部44A、44Bを含んでいる。
Further, in the case of the present embodiment, the
導体パターン40における接続導体部44A、44Bは、RFICチップ16およびコンデンサチップ18とコイルアンテナ14とを接続するための導体である。
The
接続導体部44Aは、RFICチップ16と接続するための電極パッド44Aaと、コンデンサチップ18と接続するための電極パッド44Abとを備える。また、接続導体部44Aは、ビアホール導体などの層間接続導体46を介して、第1の主面26a上の導体パターン28における線状導体部32Aの一端32Aaに接続されている。すなわち、接続導体部44Aは、コイルアンテナ14の一端に接続されている。
The
接続導体部44Bは、RFICチップ16と接続するための電極パッド44Baと、コンデンサチップ18と接続するための電極パッド44Bbとを備える。また、接続導体部44Bは、ビアホール導体などの層間接続導体48を介して、第1の主面26a上の導体パターン28における線状導体部32Gの他端32Gbに接続されている。すなわち、接続導体部44Bは、コイルアンテナ14の他端に接続されている。
The
基板26の第2の主面26bの一部の上面図である図10に示すように、RFICチップ16は、4つの実装用電極16a〜16bを備える。4つの実装用電極において、図2に示すように、実装用電極16aは電極パッド44Aaに対向して接続され、実装用電極16bは電極パッド44Baに対向して接続されている。なお、図10に示すように、残りの実装用電極16c、16dは、本実施の形態の場合、接続導体部44A、44Bから独立したダミー電極50に接続されている。
As shown in FIG. 10, which is a top view of a portion of the second
このような接続導体部44A、44Bに接続されるRFICチップ16およびコンデンサチップ18、図1および図2に示すように、樹脂の保護層52によって覆われて保護されている。
As shown in FIGS. 1 and 2, the
ここからは、RFICチップ16の実装用電極16a〜16dと導体パターン40の電極パッド44Aa、44Ba、およびダミー電極50との間の接続方法について説明する。
From here, a connection method between the mounting
本実施の形態の場合、RFICチップ16の実装用電極16a〜16dと導体パターン40の電極パッド44Aa、44Ba、およびダミー電極50との間の接続は、超音波圧着によって確立される。なお、本実施の形態の場合、コンデンサチップ18と電極パッド44Ab、44Bbは、はんだを介して接続される。
In the case of the present embodiment, the connection between the mounting
図11は、RFICチップを基板に実装する様子を示している。図11に示すように、RFICチップ16と基板26との間の超音波圧着は、超音波溶接装置100を用いて行われる。
FIG. 11 shows how an RFIC chip is mounted on a substrate. As shown in FIG. 11, ultrasonic pressure bonding between the
超音波溶接装置100は、基板26を支持するアンビル102と、RFICチップ16を基板26に向かって押圧しつつ振動するホーン104とを有する。ホーン104が所定の押圧力PFでRFICチップ16を押圧しつつ所定の振幅ストロークWSで且つ所定の周波数で振動することにより、RFICチップ16の実装用電極16a〜16dが電極パッド44Aa、44Ba、およびダミー電極50に超音波圧着される。例えば、ホーン104は、4.0〜7.5Nの押圧力PFでRFICチップ16を押圧しつつ、1.40〜1.67μmの振幅ストロークWSと60Hzの周波数で振動する。なお、本実施の形態の場合、超音波溶接装置100のホーン104は、短手方向である基板26の幅方向(Y軸方向)に振動するが、長手方向である基板26の延在方向(X軸方向)に振動してもよい。
The
なお、超音波圧着されるRFICチップ16の実装用電極16a〜16dと導体パターン40(すなわち電極パッド44Aa、44Ba)は、より高い接合強度を得るためには同一材料から作製されているのが好ましい。例えば、実装用電極と電極パッドの両方が、金または銅から作製される。異なる場合、電極パッドを実装用電極の材料と同一の材料でメッキしてもよい。例えば、電極パッドは、銅、ニッケル、銀、またはアルミニウムから作製され、その表面に金や銅のメッキ層が形成される。
The mounting
RFICチップ16を適切に基板26に実装するために、すなわちRFICチップ16の実装不良の発生を抑制するために、RFICチップ16が実装される第2の主面26bとは反対側の第1の主面26aに設けられた導体パターン280のパターンレイアウトが考慮されている。
In order to properly mount the
具体的には、図10に示すように、基板26の平面視(基板26の厚さ方向視(Z軸方向視))で、RFICチップ16の複数の実装用電極16a〜16dに対して、第1の主面26a上の導体パターン28が重なっていない。ただし、導体パターン28を高密度に設けるために、導体パターン28の部分、すなわち線状導体部32Dが、複数の実装用電極16a〜16dには重ならず、これらの実装用電極を除くRFICチップ16の部分に重なっている。本実施の形態の場合、線状導体部32D以外の残りの線状導体部はRFICチップ16に重なっていない。
Specifically, as shown in FIG. 10, with respect to the plurality of mounting
なお、本実施の形態の場合、このような導体パターン28のレイアウトを実現するために、RFICチップ16に重なる線状導体部32Dの部分32Dcの幅W1が他の部分の幅W0に比べて小さくされている。これにより、線状導体部32Dが、基板26の平面視(Z軸方向視)で、複数の実装用電極16a〜16dを避けてRFICチップ16に重なることができる。また、RFICチップ16に重なる線状導体部32Dと隣接し合う線状導体部32C、32Eとの間のピッチ間隔が、部分的に異なる。すなわち、複数の実装用電極16a〜16dを避けるように、一部分のピッチ間隔p1が他の部分のピッチ間隔p0に比べて大きくされている。これにより、基板26の平面視で、実装用電極16b、16cが線状導体部32D、32Eに重なることなくこれらの間に位置するとともに、実装用電極16a、16dが線状導体部32C、32Dに重なることなくこれらの間に位置することができる。
In the case of the present embodiment, in order to realize such a layout of the
このように、基板26の平面視(Z軸方向視)でRFICチップ16の複数の実装用電極16a〜16dに重ならないように第1の主面26a上の導体パターン28をレイアウトする理由について説明する。その理由を、比較例の回路基板を挙げて説明する。
As described above, the reason for laying out the
図12は、比較例の基板にRFICチップが実装された比較例の回路基板を示している。比較例の回路基板は、基板の第1の主面に設けられている導体パターンのパターンレイアウトが異なる点を除いて、本実施の形態の回路基板12と実質的に同一である。
FIG. 12 shows a circuit board of a comparative example in which an RFIC chip is mounted on the substrate of the comparative example. The circuit board of the comparative example is substantially the same as the
図12に示すように、本実施の形態の回路基板12と異なり、比較例の回路基板212の場合、基板26の第1の主面26aに設けられている導体パターン228において、線状導体部232Bが基板26の平面視(Z軸方向視)でRFICチップ16の実装用電極16aに重なるとともに、線状導体部232Cが実装用電極16bに重なる。
As shown in FIG. 12, unlike the
比較例の回路基板212の場合、図13に示すように超音波溶接装置100のホーン104がRFICチップ16を基板26に向かって押圧すると、実装用電極16a、16bに対向する電極パッド44Aa、44Baに局所的な力が加わる。基板や実装電極の厚さの関係によっては、撓むこともある。その結果、実装用電極16a、16bが、電極パッド44Aa、44Baに適切に圧着せずに、RFICチップ16の実装不良が発生する。例えば、実装用電極が全体にわたって電極パッドに圧着しない不良や、実装用電極が全体にわたって電極パッドに圧着しても接合強度の分布が一様でない不良が発生する。このような実装不良が生じると、RFICチップと導体パターンとの間の抵抗値が設計値からずれ、その結果として無線通信デバイスが設計どおりの通信特性を備えることができなくなる。
In the case of the
具体的に説明すると、このような実装不良は、超音波溶接装置100のホーン104の押圧力に対応するアンビル102からの反力によって線状導体部232A〜232Dそれぞれが基板26に向かって押され、それにより基板26に局所的な力が加わること(すなわち基板が全体にわたって一様な力で支持されていないこと)を起因とする。このような局所的な力は、複数の線状導体部232A〜232Dの存在により、基板26の第1の主面26a側が、平坦面ではなく、凹凸面であることによって生じる。比較例の回路基板212の場合、線状導体部232A〜232Dの存在により、レジスト30の表面30aに凹凸が生じている。
Specifically, such a mounting failure is caused by the
特に言えば、線状導体部232B、232Cが基板26の平面視(Z軸方向視)でRFICチップ16の実装用電極16a、16bと重なるために、実装用電極16a、16bに対向して圧着される電極パッド44Aa、44Baに局所的な力が加わる(伝わる)ことを原因として、実装不良が発生する。さらに言えば、基板26の平面視で、実装用電極16a、16bの一部に線状導体部232B、232Cが重なっていることにもよる。
In particular, since the
図11に示す本実施の形態の回路基板12でも、超音波溶接装置100のホーン104の押圧力に対応するアンビル102からの反力によって線状導体部32B〜32Fが基板26に向かって押され、それにより基板26に局所的な力が加わる。しかしながら、基板26の平面視(Z軸方向視)でRFICチップ16の実装用電極16a、16bに重なる線状導体部が存在しないために、実装用電極16a、16bに対向して圧着される電極パッド44Aa、44Baに局所的な力が実質的に加わらない(伝わらない)。そのため、図12および図13に示す比較例の回路基板212において発生するような実装不良は生じにくく、実装用電極16a、16bが電極パッド44Aa、44Baに適切に圧着される。
Also in the
表1は、図11に示す本実施の形態の回路基板12(実施例)において発生する実装不良率と、図12および図13に示す比較例の回路基板212(比較例)において発生する実装不良率とを示している。なお、このときの超音波溶接装置におけるホーンの周波数は60Hzであって、振幅は1.45μmである。また、ホーンの押圧力は、5.0Nと6.0Nである。さらに、実施例および比較例それぞれのサンプル数は96個である。
表1に示すように、本実施の形態の回路基板12では発生しない実装不良が、比較例の回路基板212の場合、押圧力5.0Nでは3個、押圧力6.0Nでは5個発生している。また、ホーンの押圧力が高いほど、実装不良率が高い。
As shown in Table 1, mounting defects that do not occur in the
表1に示す結果から、本実施の形態のように、基板26の平面視で第2の主面26b上のRFICチップ16の実装用電極16a、16bに対して重ならないように第1の主面26aに導体パターン40を設けることにより、RFICチップ16の実装不良の発生が抑制されていることが明らかである。
From the results shown in Table 1, as in the present embodiment, the first main is not to overlap the mounting
なお、図12に示す比較例の回路基板212において、導体パターン228を保護するレジスト30をその表面30aが平坦になるまで厚くして基板26に局所的な力が加わることを抑制し、それによりRFICチップの実装不良の発生を抑制することも考えられる。しかし、その場合、回路基板212全体の厚さが大きくなり、回路基板212を備える電子デバイスの小型化が妨害される。
In the
このような本実施の形態によれば、RFICチップ16が実装される第2の主面26bとは反対側の第1の主面26aに導体パターン28が形成されている回路基板12において、その導体パターン28を高密度に設けつつ、RFICチップ16の実装不良の発生を抑制することができる。
According to the present embodiment, in the
以上、上述の実施の形態を挙げて本発明を説明したが、本発明の実施の形態はこれに限らない。 As mentioned above, although the present invention was described with the above-mentioned embodiment, the embodiment of the present invention is not limited to this.
例えば、上述の実施の形態1の場合、図1に示すように、無線通信デバイス10は、6つのループを備えるヘリカルコイル状のコイルアンテナ14を有するが、本発明の実施の形態は、これに限らない。例えば、7つ以上または5つ以下のループを備えるコイルアンテナであってもよい。
For example, in the case of the first embodiment described above, as shown in FIG. 1, the
なお、図14は、本発明の別の実施の形態に係る、2つのループを備えるコイルアンテナを有する無線通信デバイスに使用される回路基板を示している。 FIG. 14 shows a circuit board used for a wireless communication device having a coil antenna having two loops according to another embodiment of the present invention.
図14に示すように、2つのループを備えるコイルアンテナを有する無線通信デバイスの場合、回路基板312の基板26における第1の主面26a上の導体パターン328は、コイルアンテナの一部である線状導体部332A、332Bを含む。この場合、一方の線状導体部332Aは、基板26の平面視(Z軸方向視)で、RFICチップ16の複数の実装用電極16a、16b(加えて、図示しない実装用電極16c、16d(図10参照))に対して重ならず、これらの間に位置する。他方の線状導体部332Bは、RFICチップ16に重なっていない。
As shown in FIG. 14, in the case of a wireless communication device having a coil antenna comprising two loops, the
なお、図14に示すように、2つの線状導体部332A、332Bを覆うレジスト30は、基板26の平面視(Z軸方向視)でRFICチップ16の複数の実装用電極16a〜16d全てに重なるように基板26に設けられるのが好ましい。これにより、超音波溶接装置のホーンに押圧されたときに、RFIチップ16がレジスト30によって支持される。例えば、実装用電極16aに重なるレジストがない場合、実装用電極16aに対向する電極パッド44Aaがホーンから逃げるようにアンビルに向かって撓み、実装用電極16aと電極パッド44Aaとの間の接触圧が不足しうる。その結果として実装不良が発生しうる。
As shown in FIG. 14, the resist 30 covering the two
また、本発明の実施の形態に係る無線通信デバイスのアンテナは、HF帯の周波数で使用されるコイルアンテナに限らない。例えば、UHF帯の周波数で使用されるループアンテナ(1つのループを備えるアンテナ)、またはダイポールアンテナなどのポールアンテナであってもよい。 Further, the antenna of the wireless communication device according to the embodiment of the present invention is not limited to the coil antenna used in the frequency of the HF band. For example, it may be a loop antenna (antenna equipped with one loop) used at frequencies in the UHF band, or a pole antenna such as a dipole antenna.
図15は、本発明のさらに別の実施の形態に係る、ループアンテナを有する無線通信デバイスに使用される回路基板を示している。 FIG. 15 shows a circuit board for use in a wireless communication device having a loop antenna according to another embodiment of the present invention.
図15に示すように、ループアンテナを有する無線通信デバイスの場合、回路基板412の基板26における第1の主面26a上の導体パターン428は、コイルアンテナの一部である線状導体部428Aを含む。この場合、線状導体部428Aは、基板26の平面視(Z軸方向視)で、RFICチップ16の複数の実装用電極16a、16b(加えて、図示しない実装用電極16c、16d(図10参照))に対して重ならず、これらの間に位置する。
As shown in FIG. 15, in the case of a wireless communication device having a loop antenna, the
なお、ポールアンテナを有する無線通信デバイスの場合、線状導体部428Aがポールアンテナ全体を構成する。この場合、図3に示す端子ブロックが必要なくなる。 In the case of a wireless communication device having a pole antenna, the linear conductor portion 428A constitutes the entire pole antenna. In this case, the terminal block shown in FIG. 3 is not necessary.
さらに、上述の実施の形態の場合、基板26の第1の主面26a上の導体パターン28はレジスト30によって保護され、第2の主面26b上の導体パターン40はレジスト42によって保護されている。しかしながら、本発明の実施の形態はこれに限らない。回路基板が、例えばケーシング、または無線通信デバイスのハウジング内に収容される場合には、導体パターンを保護するためのレジストを省略してもよい。
Furthermore, in the case of the above-described embodiment, the
さらにまた、上述の実施の形態の場合、図10に示すように、RFICチップ16は、4つの実装用電極16a〜16dを備えるが、本発明の実施の形態はこれに限らない。RFICチップが備える複数の実装用電極は、2つ、6つ以上、またはその他の数であってもよい。
Furthermore, in the case of the above-described embodiment, as shown in FIG. 10, the
加えて、上述の実施の形態の場合、図10に示すように、基板26の平面視(Z軸方向視)で、RFICチップ16の複数の実装用電極16a〜16dの間に位置する線状導体部は1つであるが、本発明の実施の形態はこれに限らない。基板の平面視で、複数の実装用電極の間に複数の線状導体部が位置してもよい。
In addition, in the case of the above-described embodiment, as shown in FIG. 10, linear shapes positioned between the plurality of mounting
加えてまた、上述の実施の形態の場合、図11に示すように、RFICチップ16の複数の実装用電極16a〜16dと基板26の電極パッド44Aa、44Ba、およびダミー電極50は超音波圧着によって圧着されているが、本発明の実施の形態はこれに限らない。例えば、導電性接着剤や熱圧着接着剤を介して実装用電極と電極パッドとが圧着されてもよい。
In addition, in the case of the above-described embodiment, as shown in FIG. 11, the plurality of mounting
さらに加えて、上述の実施の形態の無線通信デバイスは、いわゆるRFIDタグであって、電子部品としてRFICチップを備えるが、本発明の実施の形態はこれに限らない。また、上述の実施の形態の回路基板は、無線通信デバイス以外のデバイスでも使用可能である。 Furthermore, the wireless communication device according to the above-described embodiment is a so-called RFID tag, and includes an RFIC chip as an electronic component, but the embodiment of the present invention is not limited thereto. Moreover, the circuit board of the above-mentioned embodiment can be used also by devices other than a wireless communication device.
すなわち、本発明の実施の形態に係る回路基板は、広義には、厚さ方向に対向する第1および第2の主面を備える基板と、前記基板の第1の主面に設けられた導体パターンと、前記基板の第2の主面に設けられた複数の電極パッドと、前記複数の電極パッドに対してそれぞれ対向して接続される複数の実装用電極を備える電子部品と、を有し、前記導体パターンが、前記基板の平面視で、前記複数の実装用電極にはいずれも重ならず、前記電子部品の部分に重なる部分を有するものである。 That is, in a broad sense, the circuit board according to the embodiment of the present invention includes a substrate provided with first and second main surfaces opposed in the thickness direction, and a conductor provided on the first main surface of the substrate It has a pattern, a plurality of electrode pads provided on the second main surface of the substrate, and an electronic component provided with a plurality of mounting electrodes respectively facing and connected to the plurality of electrode pads. The conductive pattern does not overlap any of the plurality of mounting electrodes in a plan view of the substrate, and has a portion overlapping the portion of the electronic component.
以上、本発明に係る複数の実施の形態を説明してきたが、ある実施の形態に対して別の少なくとも1つの実施の形態を全体としてまたは部分的に組み合わせて本発明に係るさらなる実施の形態とすることが可能であることは、当業者にとって明らかである。 While several embodiments according to the present invention have been described above, further embodiments according to the present invention may be combined with at least one other embodiment as a whole or in part with one embodiment. It is clear to the person skilled in the art that it is possible.
本発明は、電子部品が実装される主面とは反対側の主面に導体パターンが形成されている回路基板に適用可能である。 The present invention is applicable to a circuit board in which a conductor pattern is formed on the main surface opposite to the main surface on which the electronic component is mounted.
12 回路基板
16 電子部品(RFICチップ)
16a 実装用電極
16b 実装用電極
26 基板
26a 第1の主面
26b 第2の主面
28 導体パターン
44Aa 電極パッド
44Ba 電極パッド
12
Claims (5)
前記基板の第1の主面に設けられた導体パターンと、
前記基板の第2の主面に設けられた複数の電極パッドと、
前記複数の電極パッドに対してそれぞれ対向して接続される複数の実装用電極を備える電子部品と、を有し、
前記導体パターンは、前記基板の平面視で、前記複数の実装用電極にはいずれも重ならず、前記電子部品の部分に重なる部分を有することを特徴とする、回路基板。 A substrate comprising first and second major surfaces opposed in the thickness direction;
A conductor pattern provided on the first main surface of the substrate;
A plurality of electrode pads provided on the second main surface of the substrate;
An electronic component provided with a plurality of mounting electrodes respectively connected to be opposed to the plurality of electrode pads;
A circuit board, wherein the conductor pattern does not overlap any of the plurality of mounting electrodes in plan view of the substrate, and has a portion overlapping the portion of the electronic component.
前記複数の実装用電極が、第1の実装用電極を含み、
前記第1の実装用電極が、前記平面視で、前記第1の線状導体部と前記第2の線状導体部との間に位置する、請求項1に記載の回路基板。 The conductor pattern includes a first linear conductor portion and a second linear conductor portion;
The plurality of mounting electrodes include a first mounting electrode,
The circuit board according to claim 1, wherein the first mounting electrode is located between the first linear conductor portion and the second linear conductor portion in the plan view.
前記複数の実装用電極がさらに、第2の実装用電極を含み、
前記第2の実装用電極が、前記平面視で、前記第1の線状導体部と前記第3の線状導体部との間に位置し、
前記第1の線状導体部が、前記平面視で、前記第1の実装用電極と前記第2の実装用電極との間に位置する、請求項2に記載の回路基板。 The conductor pattern further includes a third linear conductor portion,
The plurality of mounting electrodes further include a second mounting electrode,
The second mounting electrode is located between the first linear conductor portion and the third linear conductor portion in the plan view;
The circuit board according to claim 2, wherein the first linear conductor portion is located between the first mounting electrode and the second mounting electrode in the plan view.
前記回路基板に搭載されるアンテナと、を含み、
前記回路基板が、
厚さ方向に対向する第1および第2の主面を備える基板と、
前記基板の第1の主面に設けられた導体パターンと、
前記基板の第2の主面に設けられた複数の電極パッドと、
前記複数の電極パッドに対してそれぞれ対向して接続される複数の実装用電極を備える電子部品と、を有し、
前記導体パターンは、前記基板の平面視で、前記複数の実装用電極にはいずれも重ならず、前記電子部品の部分に重なる部分を有し、
前記導体パターンは、前記アンテナの一部であることを特徴とする、無線通信デバイス。 Circuit board,
And an antenna mounted on the circuit board,
The circuit board is
A substrate comprising first and second major surfaces opposed in the thickness direction;
A conductor pattern provided on the first main surface of the substrate;
A plurality of electrode pads provided on the second main surface of the substrate;
An electronic component provided with a plurality of mounting electrodes respectively connected to be opposed to the plurality of electrode pads;
The conductor pattern does not overlap any of the plurality of mounting electrodes in a plan view of the substrate, and has a portion overlapping the portion of the electronic component,
The wireless communication device, wherein the conductor pattern is a part of the antenna.
厚さ方向に対向する第1および第2の主面を備え、前記第1の主面に導体パターンが設けられているとともに、前記第2の主面に複数の電極パッドが設けられた基板を用意し、
前記複数の実装用電極が前記電極パッドに対向するように、前記電子部品を前記基板上に配置し、
前記電子部品を前記基板に向かって押圧することにより、前記複数の実装用電極を前記電極パッドに圧着し、
前記導体パターンは、前記基板の平面視で、前記複数の実装用電極にはいずれも重ならず、前記電子部品の部分に重なる部分を有することを特徴とする、回路基板の作製方法。 A method of manufacturing a circuit board on which an electronic component having a plurality of mounting electrodes is mounted, comprising:
A substrate having first and second main surfaces opposed in the thickness direction, a conductor pattern provided on the first main surface, and a plurality of electrode pads provided on the second main surface Prepare
The electronic component is disposed on the substrate such that the plurality of mounting electrodes face the electrode pad,
The plurality of mounting electrodes are crimped to the electrode pad by pressing the electronic component toward the substrate.
A method of manufacturing a circuit board, wherein the conductor pattern does not overlap any of the plurality of mounting electrodes in plan view of the substrate, and has a portion overlapping the portion of the electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017211083A JP6958240B2 (en) | 2017-10-31 | 2017-10-31 | Circuit boards, wireless communication devices, and how to make circuit boards |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017211083A JP6958240B2 (en) | 2017-10-31 | 2017-10-31 | Circuit boards, wireless communication devices, and how to make circuit boards |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019083285A true JP2019083285A (en) | 2019-05-30 |
JP6958240B2 JP6958240B2 (en) | 2021-11-02 |
Family
ID=66670540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017211083A Active JP6958240B2 (en) | 2017-10-31 | 2017-10-31 | Circuit boards, wireless communication devices, and how to make circuit boards |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6958240B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151056A (en) * | 1998-11-13 | 2000-05-30 | Nippon Avionics Co Ltd | Package |
JP2007227622A (en) * | 2006-02-23 | 2007-09-06 | Sony Chemical & Information Device Corp | Mounting method |
JP2012178611A (en) * | 2009-10-23 | 2012-09-13 | Fujikura Ltd | Method for manufacturing device mounting structure |
-
2017
- 2017-10-31 JP JP2017211083A patent/JP6958240B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151056A (en) * | 1998-11-13 | 2000-05-30 | Nippon Avionics Co Ltd | Package |
JP2007227622A (en) * | 2006-02-23 | 2007-09-06 | Sony Chemical & Information Device Corp | Mounting method |
JP2012178611A (en) * | 2009-10-23 | 2012-09-13 | Fujikura Ltd | Method for manufacturing device mounting structure |
Also Published As
Publication number | Publication date |
---|---|
JP6958240B2 (en) | 2021-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3091483B1 (en) | Wireless communication device, method for manufacturing same, and method for producing seal fitted with rfic element | |
US7834418B2 (en) | Semiconductor device | |
JP6183524B2 (en) | ANTENNA DEVICE AND ELECTRONIC DEVICE | |
JP6380648B2 (en) | Coil device and electronic device | |
US10553338B2 (en) | Chip electronic component and board having the same | |
US9391052B2 (en) | Semiconductor device | |
US10770215B2 (en) | Electronic component, diaphragm, electronic device, and electronic component manufacturing method | |
JP2008072559A (en) | Antenna system and manufacturing method thereof | |
JP2012182740A (en) | Circuit board for isolator, isolator, and manufacturing method of circuit board and isolator | |
US20060046533A1 (en) | Substrate for connector | |
JP6841682B2 (en) | Electronic components with metal terminals | |
JP3979873B2 (en) | Non-contact data carrier manufacturing method | |
JP6958240B2 (en) | Circuit boards, wireless communication devices, and how to make circuit boards | |
JP5457741B2 (en) | RFID tag | |
KR100610144B1 (en) | manufacturing method of chip-on-board package having flip chip assembly structure | |
KR101633643B1 (en) | Filter module | |
JP2012114372A (en) | Arrangement method of wire conductor and module substrate | |
KR20110092779A (en) | Semiconductor power module pakage and methods of fabricating the same | |
CN109149782B (en) | Wireless charging device | |
JP4905621B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
WO2023085312A1 (en) | Ic module and method for manufacturing ic module | |
JP2003303325A (en) | Terminal for moving body identification system and method for preparing the terminal | |
JP2003067695A (en) | Semiconductor device | |
TW393708B (en) | A manufacturing device of a semiconductor device and a practical method for assembling the semiconductor device and the circuit board | |
US10381325B1 (en) | Guide posts for wire bonding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6958240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |