Nothing Special   »   [go: up one dir, main page]

JP2019054048A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2019054048A
JP2019054048A JP2017175796A JP2017175796A JP2019054048A JP 2019054048 A JP2019054048 A JP 2019054048A JP 2017175796 A JP2017175796 A JP 2017175796A JP 2017175796 A JP2017175796 A JP 2017175796A JP 2019054048 A JP2019054048 A JP 2019054048A
Authority
JP
Japan
Prior art keywords
etching step
plasma
manufacturing
material film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017175796A
Other languages
Japanese (ja)
Inventor
紀彦 中田
Norihiko Nakata
紀彦 中田
拓史 向井
Takushi Mukai
拓史 向井
裕人 野崎
Hiroto Nozaki
裕人 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017175796A priority Critical patent/JP2019054048A/en
Publication of JP2019054048A publication Critical patent/JP2019054048A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

To provide a technique which is advantageous for manufacturing a semiconductor device.SOLUTION: A method for manufacturing a semiconductor device comprises: a step of forming an organic material film on a substrate, and an inorganic material film on the organic material film; a step of forming a photoresist pattern having an opening on the inorganic material film; a first etching step of etching, by plasma, the inorganic material film through the opening of the photoresist pattern in a dry manner to form an opening in the inorganic material film; and a second etching step of etching, by plasma, the organic material film exposed from the opening of the photoresist pattern and inorganic material film in a dry manner. The first and second etching steps are executed in a chamber arranged so as to be able to supply plasma with power of first frequency of a wavelength of 1 mm or longer and 1 m or shorter, and power of a second frequency lower than the first frequency through different introduction parts. In the second etching step, the plasma is supplied with the power of the first frequency and the power of the second frequency.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

半導体装置の製造において、有機系材料膜に開口を形成する必要がある場合がある。特許文献1には、有機系材料膜に開口を形成する方法が示されている。具体的には、開口を形成する有機系材料膜の上に無機系材料膜を形成し、無機系材料膜の上にフォトレジストを用いてフォトレジストパターンを形成する。このフォトレジストパターンを用いて無機系材料膜のドライエッチングを行い、次いで、有機系材料膜のドライエッチングを行うことによって有機系材料膜に開口が形成される。   In manufacturing a semiconductor device, it may be necessary to form an opening in an organic material film. Patent Document 1 discloses a method of forming an opening in an organic material film. Specifically, an inorganic material film is formed on the organic material film that forms the opening, and a photoresist pattern is formed on the inorganic material film using a photoresist. An opening is formed in the organic material film by performing dry etching of the inorganic material film using this photoresist pattern and then performing dry etching of the organic material film.

特開2000−164836号公報JP 2000-164836 A

特許文献1の製造方法において、無機系材料膜のドライエッチングを行なう際、フォトレジストの表面が硬化してしまい、有機系材料膜のドライエッチングや剥離液を用いた剥離の工程においてフォトレジストが除去できない場合がある。フォトレジストが除去できない場合、残留したフォトレジストに起因して、歩留まりが低下してしまう可能性がある。   In the manufacturing method of Patent Document 1, when the inorganic material film is dry-etched, the surface of the photoresist is hardened, and the photoresist is removed in the dry etching of the organic material film and the stripping process using a stripping solution. There are cases where it is not possible. If the photoresist cannot be removed, the yield may decrease due to the remaining photoresist.

本発明は、半導体装置の製造に有利な技術を提供することを目的とする。   An object of this invention is to provide the technique advantageous to manufacture of a semiconductor device.

上記課題を解決するための手段は、半導体装置の製造方法であって、基板の上に少なくとも1層の有機系材料膜を形成する工程と、有機系材料膜の上に無機系材料膜を形成する工程と、無機系材料膜の上に、開口を有するフォトレジストパターンを形成する工程と、フォトレジストパターンの開口を介して無機系材料膜を、プラズマを用いてドライエッチングし、無機系材料膜に開口を形成する第1のエッチング工程と、フォトレジストパターンおよび無機系材料膜の開口に露出した有機系材料膜を、プラズマを用いてドライエッチングする第2のエッチング工程と、を含み、第1のエッチング工程および第2のエッチング工程が、プラズマに波長1mm以上かつ1m以下の第1の周波数の電力と、第1の周波数よりも周波数の低い第2の周波数の電力と、を互いに別の導入部から供給可能なチャンバにて行われ、第2のエッチング工程において、プラズマに第1の周波数の電力および第2の周波数の電力を供給することを特徴とする。   Means for solving the above-described problem is a method for manufacturing a semiconductor device, the step of forming at least one organic material film on a substrate, and the formation of an inorganic material film on the organic material film A step of forming a photoresist pattern having an opening on the inorganic material film, and dry etching the inorganic material film using plasma through the opening of the photoresist pattern to form an inorganic material film A first etching step of forming an opening in the first etching step, and a second etching step of dry-etching the organic material film exposed at the opening of the photoresist pattern and the inorganic material film using plasma. The etching step and the second etching step include that the plasma has a first frequency power having a wavelength of 1 mm or more and 1 m or less and a second circumference having a frequency lower than the first frequency. The first frequency power and the second frequency power are supplied to the plasma in the second etching step in a chamber capable of supplying a plurality of powers from different introduction parts. To do.

本発明によれば、半導体装置の製造に有利な技術を提供することができる。   According to the present invention, it is possible to provide a technique advantageous for manufacturing a semiconductor device.

本発明の実施形態に係る半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造に用いるエッチングチャンバの構成を示す模式図。The schematic diagram which shows the structure of the etching chamber used for manufacture of the semiconductor device which concerns on embodiment of this invention.

以下、本発明に係る半導体装置の製造方法の具体的な実施形態を、添付図面を参照して説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。   Hereinafter, specific embodiments of a method for manufacturing a semiconductor device according to the present invention will be described with reference to the accompanying drawings. Note that, in the following description and drawings, common reference numerals are given to common configurations over a plurality of drawings. Therefore, a common configuration is described with reference to a plurality of drawings, and a description of a configuration with a common reference numeral is omitted as appropriate.

第1の実施形態
図1(a)〜2(b)を参照して、本発明の実施形態による半導体装置の構造及び製造方法について説明する。図1(a)〜2(b)は、本発明の第1の実施形態における半導体装置の製造方法の各工程を示す断面図である。
First Embodiment With reference to FIGS. 1A to 1B, a structure and manufacturing method of a semiconductor device according to an embodiment of the present invention will be described. FIGS. 1A to 1B are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

図1(a)に示されるように、本実施形態における半導体装置は、シリコンなどの半導体の基板100に形成され、光電変換部101を含む撮像領域Aとパッド領域Bとを備える。光電変換部101は、半導体装置の外部から入射する光を電気信号に変換する。このため、本実施形態の半導体装置は、撮像装置とも呼ばれうる。   As shown in FIG. 1A, the semiconductor device according to the present embodiment includes an imaging region A and a pad region B that are formed on a semiconductor substrate 100 such as silicon and include a photoelectric conversion unit 101. The photoelectric conversion unit 101 converts light incident from the outside of the semiconductor device into an electrical signal. For this reason, the semiconductor device of this embodiment can also be called an imaging device.

撮像領域Aには、まず、光電変換部101や配線構造102が形成される。配線構造102は、トランジスタや、それぞれ層間絶縁膜によって絶縁される複数の配線層を含む。パッド領域Bには、半導体装置の外部との電気的な接続を行うためのパッド電極103を含む配線構造102が形成される。ここで、撮像領域Aとパッド領域Bとの配線構造102は、層間絶縁膜や配線層を共有しうる。   First, the photoelectric conversion unit 101 and the wiring structure 102 are formed in the imaging region A. The wiring structure 102 includes a transistor and a plurality of wiring layers each insulated by an interlayer insulating film. In the pad region B, a wiring structure 102 including a pad electrode 103 for electrical connection with the outside of the semiconductor device is formed. Here, the wiring structure 102 between the imaging region A and the pad region B can share an interlayer insulating film and a wiring layer.

次いで、配線構造102およびパッド電極103の上に保護膜104が形成される。保護膜104の形成の後、保護膜104のうちパッド領域Bのパッド電極103の上に配された保護膜104を選択的にエッチングすることによって、パッド電極103の上部を露出させた保護膜開口部105を形成する。このとき、図1(a)に示されるように、撮像領域Aの配線構造102の上の保護膜104も、同時にエッチングすることで除去してもよい。また、撮像領域Aの配線構造102の上に、保護膜104が残されていてもよい。保護膜104には、例えば酸化シリコンや窒化シリコン、酸窒化シリコンなどが用いられてもよい。   Next, a protective film 104 is formed on the wiring structure 102 and the pad electrode 103. After the formation of the protective film 104, the protective film 104 disposed on the pad electrode 103 in the pad region B in the protective film 104 is selectively etched to expose the upper part of the pad electrode 103. A portion 105 is formed. At this time, as shown in FIG. 1A, the protective film 104 on the wiring structure 102 in the imaging region A may also be removed by etching at the same time. Further, the protective film 104 may be left on the wiring structure 102 in the imaging region A. For the protective film 104, for example, silicon oxide, silicon nitride, silicon oxynitride, or the like may be used.

保護膜開口部105の形成の後、撮像領域Aおよびパッド領域Bを覆うように、平坦化膜106を形成する。平坦化膜106は、有機系材料を用いた有機系材料膜である。有機系材料膜を形成するための有機系材料としては、各種の樹脂材料を適宜、用いることができる。   After the formation of the protective film opening 105, the planarization film 106 is formed so as to cover the imaging region A and the pad region B. The planarization film 106 is an organic material film using an organic material. As the organic material for forming the organic material film, various resin materials can be appropriately used.

平坦化膜106の形成後、撮像領域Aにおいて、それぞれの光電変換部101に対応するように、平坦化膜106の上に、1色目のカラーフィルタ材料を塗布・露光・現像を行うことによってカラーフィルタ107を形成する。同様に、2色目のカラーフィルタ108、3色目のカラーフィルタ109を形成する。   After the planarization film 106 is formed, in the imaging region A, a color filter material of the first color is applied, exposed, and developed on the planarization film 106 so as to correspond to each photoelectric conversion unit 101. A filter 107 is formed. Similarly, the second color filter 108 and the third color filter 109 are formed.

カラーフィルタ107、108、109の形成の後、撮像領域Aおよびパッド領域Bを覆うように、平坦化膜110を形成する。平坦化膜110は、有機系材料を用いた有機系材料膜である。平坦化膜106と平坦化膜110とは、同じ有機系材料を用いて形成されてもよいし、互いに異なる有機系材料を用いて形成されてもよい。このように、本実施形態において、基板100の上に少なくとも1層の有機系材料膜が形成される。   After the formation of the color filters 107, 108, and 109, the planarization film 110 is formed so as to cover the imaging region A and the pad region B. The planarization film 110 is an organic material film using an organic material. The planarization film 106 and the planarization film 110 may be formed using the same organic material, or may be formed using different organic materials. Thus, in this embodiment, at least one layer of organic material film is formed on the substrate 100.

平坦化膜110の形成の後、撮像領域Aの平坦化膜110の上に、それぞれの光電変換部101に対応するように、マイクロレンズ111を形成する。このとき、パッド領域Bの平坦化膜110の上には、マイクロレンズ111は形成されない。本実施形態において、マイクロレンズ111は、マイクロレンズ材料を塗布、露光、現像することによって形成したが、マイクロレンズ111を形成する方法はこれに限られることはなく、適宜、半導体装置の製造工程に適したプロセスを選択すればよい。   After the planarization film 110 is formed, the microlenses 111 are formed on the planarization film 110 in the imaging region A so as to correspond to the respective photoelectric conversion units 101. At this time, the microlens 111 is not formed on the planarizing film 110 in the pad region B. In the present embodiment, the microlens 111 is formed by applying, exposing, and developing a microlens material. However, the method of forming the microlens 111 is not limited to this, and the manufacturing process of the semiconductor device is appropriately performed. A suitable process can be selected.

マイクロレンズ111の形成の後、撮像領域Aおよびパッド領域Bを覆うように、平坦化膜110およびマイクロレンズ111の上に反射防止膜112を形成する。反射防止膜112は、無機系材料を用いた無機系材料膜である。無機系材料膜を形成するための無機系材料としては、酸化シリコンや窒化シリコン、酸窒化シリコンなどが用いられうる。換言すると、無機系材料膜は、シリコンと、酸素および窒素のうち少なくとも一方と、を含みうる。反射防止膜112は、このような無機系材料膜の一層構造であってもよいし、複数の無機系材料膜が積層した積層構造であってもよい。   After the formation of the micro lens 111, an antireflection film 112 is formed on the planarization film 110 and the micro lens 111 so as to cover the imaging region A and the pad region B. The antireflection film 112 is an inorganic material film using an inorganic material. As the inorganic material for forming the inorganic material film, silicon oxide, silicon nitride, silicon oxynitride, or the like can be used. In other words, the inorganic material film can include silicon and at least one of oxygen and nitrogen. The antireflection film 112 may have a single layer structure of such an inorganic material film, or may have a stacked structure in which a plurality of inorganic material films are stacked.

反射防止膜112の形成の後、反射防止膜112の上に、フォトレジストを塗布し、露光、現像を行うフォトリソグラフィ工程を用いてフォトレジストパターン113を形成する。フォトレジストパターン113は、図1(a)に示すように、パッド電極103(保護膜開口部105)の上部に開口118を備える。   After the formation of the antireflection film 112, a photoresist is applied on the antireflection film 112, and a photoresist pattern 113 is formed using a photolithography process in which exposure and development are performed. As shown in FIG. 1A, the photoresist pattern 113 includes an opening 118 above the pad electrode 103 (protective film opening 105).

次いで、フォトレジストパターン113の開口118を介して、パッド電極103の上面を露出させるためのエッチングを行う。このエッチング工程は、図4に示されるエッチング装置400を用いて、ドライエッチングを行うためのプラズマに2種類の周波数の電力を互いに別の導入部から供給可能なチャンバ410にて行われる。チャンバ410には、プラズマに電力を供給するための電源401、402が接続される。電源401は、マッチングボックス402および導入部403を介して波長1mm以上かつ1m以下の周波数の電力をプラズマに供給する。以下、本明細書において電源401から出力される波長1mm以上かつ1m以下の周波数帯の電磁波をマイクロ波と呼ぶ。電源401から出力されるマイクロ波は、例えば、450MHz(波長:667mm)、915MHz(波長:328mm)、2.45GHz(波長:122mm)、8.3GHz(波長:36mm)などの周波数を有していてもよい。電源411は、マッチングボックス412および基板100が載置されるステージを兼ねる導入部413を介してマイクロ波の周波数よりも低い周波数の電力をプラズマに供給する。以下、本明細書において電源411から出力される周波数帯の電磁波をRF波と呼ぶ。電源411から出力されるRF波の波長は、1mよりも大きくかつ100km以下であってもよい。電源411から出力されるRF波は、例えば、100kHz(波長:3.0km)、400kHz(波長:749m)、2MHz(波長:150m)、4MHz(波長:75m)、13.56MHz(波長:22m)、27.12MHz(波長:11m)、40.68MHz(波長:7.4m)、100MHz(波長:3.0m)などの周波数を有していてもよい。また、チャンバ410には、チャンバ410内にプロセスガスを導入するためのガス導入口404と、チャンバ410内を適当な圧力にするための排気口405と、が接続される。   Next, etching for exposing the upper surface of the pad electrode 103 is performed through the opening 118 of the photoresist pattern 113. This etching process is performed in a chamber 410 capable of supplying power of two kinds of frequencies to plasma for dry etching from different introduction parts using the etching apparatus 400 shown in FIG. The chamber 410 is connected to power supplies 401 and 402 for supplying power to the plasma. The power supply 401 supplies power with a frequency of a wavelength of 1 mm or more and 1 m or less to the plasma via the matching box 402 and the introduction unit 403. Hereinafter, in this specification, an electromagnetic wave having a wavelength of 1 mm or more and 1 m or less output from the power supply 401 is referred to as a microwave. The microwave output from the power supply 401 has a frequency of 450 MHz (wavelength: 667 mm), 915 MHz (wavelength: 328 mm), 2.45 GHz (wavelength: 122 mm), 8.3 GHz (wavelength: 36 mm), for example. May be. The power source 411 supplies power with a frequency lower than the frequency of the microwave to the plasma through the introduction unit 413 that also serves as a stage on which the matching box 412 and the substrate 100 are placed. Hereinafter, the electromagnetic wave in the frequency band output from the power source 411 is referred to as an RF wave in this specification. The wavelength of the RF wave output from the power source 411 may be greater than 1 m and not greater than 100 km. The RF wave output from the power supply 411 is, for example, 100 kHz (wavelength: 3.0 km), 400 kHz (wavelength: 749 m), 2 MHz (wavelength: 150 m), 4 MHz (wavelength: 75 m), 13.56 MHz (wavelength: 22 m). 27.12 MHz (wavelength: 11 m), 40.68 MHz (wavelength: 7.4 m), 100 MHz (wavelength: 3.0 m), or the like. The chamber 410 is connected to a gas introduction port 404 for introducing a process gas into the chamber 410 and an exhaust port 405 for bringing the inside of the chamber 410 to an appropriate pressure.

上述のエッチング装置を用いて、まず、フォトレジストパターン113の開口118を介して反射防止膜112を、プラズマを用いてドライエッチングし、反射防止膜112に開口114を備える反射防止膜パターン115形成する。この反射防止膜112のエッチング工程は、プラズマに電源411からRF波として周波数13.56MHzで500Wの電力を供給し、プロセスガスとしてCFを200sccm供給して行ってもよい。また、プラズマに供給するRF波の電力は、例えば100W以上かつ1500W以下であってもよい。また、プロセスガスとして、CFのほか、CやCなど炭素およびフッ素を含むガスが用いられてもよい。また、プロセスガスに、Arなどの希ガスやOなどが添加されてもよい。また、反射防止膜112のエッチング工程において、チャンバ410内の圧力は、例えば20Paとしてもよいが、これに限られることはなく、例えば4Pa以上かつ100Pa以下の範囲の圧力が用いられうる。また、本実施形態において、反射防止膜112のエッチング工程では、プラズマに電源401からマイクロ波の電力が供給されなくてもよい。 Using the etching apparatus described above, first, the antireflection film 112 is dry-etched using the plasma through the opening 118 of the photoresist pattern 113 to form an antireflection film pattern 115 having the opening 114 in the antireflection film 112. . The etching process of the antireflection film 112 may be performed by supplying power of 500 W at a frequency of 13.56 MHz as an RF wave from a power source 411 and supplying 200 sccm of CF 4 as a process gas. Further, the power of the RF wave supplied to the plasma may be, for example, 100 W or more and 1500 W or less. In addition to CF 4 , a gas containing carbon and fluorine such as C 4 F 8 or C 5 F 8 may be used as the process gas. Further, a rare gas such as Ar or O 2 may be added to the process gas. In the etching process of the antireflection film 112, the pressure in the chamber 410 may be, for example, 20 Pa, but is not limited thereto, and a pressure in the range of 4 Pa to 100 Pa can be used, for example. In the present embodiment, in the etching process of the antireflection film 112, the microwave power may not be supplied from the power source 401 to the plasma.

この反射防止膜112をエッチングする工程において、図1(b)に示されるように、フォトレジストパターン113の表面に硬化層116が生成される。この硬化層116は、反射防止膜112をエッチングする際にマスクとして機能しうるが、難溶性のため、後の工程において、フォトレジストパターン113を剥離するための有機系の剥離液では除去できない場合がある。フォトレジストパターン113が除去できない場合、残留したフォトレジストパターン113に起因して、半導体装置の製造の歩留まりが低下してしまう可能性がある。   In the step of etching the antireflection film 112, a hardened layer 116 is generated on the surface of the photoresist pattern 113 as shown in FIG. The hardened layer 116 can function as a mask when the antireflection film 112 is etched, but it is difficult to remove due to the insolubility of the hardened layer 116 with an organic stripping solution for stripping the photoresist pattern 113 in a later step. There is. If the photoresist pattern 113 cannot be removed, there is a possibility that the manufacturing yield of the semiconductor device is reduced due to the remaining photoresist pattern 113.

反射防止膜112のエッチング工程の後、フォトレジストパターン113の開口118および反射防止膜112の開口114に露出した有機系材料膜である平坦化膜110、106を、プラズマを用いてドライエッチングする。この平坦化膜110、106のエッチング工程は、プラズマに電源401からマイクロ波の電力および電源411からRF波の電力を供給し行われる。これによって、平坦化膜110、106のエッチングだけでなく、図2(a)に示すように、反射防止膜112のエッチング工程でフォトレジストパターン113の表面に生成された硬化層116が除去される。これによって、残留したフォトレジストパターン113に起因する半導体装置の製造の歩留まりの低下が抑制される。また、本実施形態において、この平坦化膜110、106のエッチング工程で、平坦化膜110、106のうちフォトレジストパターン113の開口118および反射防止膜112の開口114に露出した部分の全体がエッチングされる。結果として、パッド電極103の上面が露出し、パッド開口117が形成される。   After the etching process of the antireflection film 112, the planarization films 110 and 106, which are organic material films exposed in the opening 118 of the photoresist pattern 113 and the opening 114 of the antireflection film 112, are dry-etched using plasma. The etching process of the planarizing films 110 and 106 is performed by supplying microwave power from the power source 401 and RF power from the power source 411 to the plasma. Thereby, not only the etching of the planarizing films 110 and 106 but also the hardened layer 116 generated on the surface of the photoresist pattern 113 in the etching process of the antireflection film 112 is removed as shown in FIG. . This suppresses a decrease in manufacturing yield of the semiconductor device due to the remaining photoresist pattern 113. Further, in this embodiment, in the etching process of the planarization films 110 and 106, the entire portions of the planarization films 110 and 106 exposed to the opening 118 of the photoresist pattern 113 and the opening 114 of the antireflection film 112 are etched. Is done. As a result, the upper surface of the pad electrode 103 is exposed and a pad opening 117 is formed.

この平坦化膜110、106のエッチング工程は、プラズマに電源401からマイクロ波として周波数2.45GHzで800Wの電力を供給し、電源411からRF波として周波数13.56MHzで400Wの電力を供給してもよい。このように、平坦化膜110、106のエッチング工程において、プラズマへ供給されるマイクロ波の電力が、プラズマに供給されるRF波の電力よりも大きくてもよい。しかしながら、プラズマに供給される電力はこれに限られることはなく、例えば、電源401から400W以上かつ2000W以下の電力が、プラズマに供給されてもよい。また、電源411から100W以上かつ500W以下の電力が、プラズマに供給されてもよい。また、平坦化膜110、106のエッチング工程においてプラズマに供給されるRF波の電力が、上述の反射防止膜112のエッチング工程においてプラズマに供給されるRF波の電力よりも小さくてもよい。これは、反射防止膜112のエッチング工程において、プラズマにRF波の電力のみでマイクロ波の電力が供給されないが、平坦化膜110、106のエッチング工程において、プラズマにマイクロ波とRF波の電力が供給されるためである。   In the etching process of the planarization films 110 and 106, 800 W of power is supplied to the plasma as a microwave from the power supply 401 at a frequency of 2.45 GHz, and 400 W of power is supplied from the power supply 411 as a RF wave at a frequency of 13.56 MHz. Also good. As described above, in the etching process of the planarization films 110 and 106, the power of the microwave supplied to the plasma may be larger than the power of the RF wave supplied to the plasma. However, the power supplied to the plasma is not limited to this. For example, power of 400 W or more and 2000 W or less may be supplied from the power supply 401 to the plasma. Further, power of 100 W or more and 500 W or less may be supplied from the power source 411 to the plasma. Further, the power of the RF wave supplied to the plasma in the etching process of the planarization films 110 and 106 may be smaller than the power of the RF wave supplied to the plasma in the etching process of the antireflection film 112 described above. This is because, in the etching process of the antireflection film 112, the microwave power is not supplied to the plasma only by the RF wave power. However, in the etching process of the planarization films 110 and 106, the microwave and the RF wave power are applied to the plasma. This is because it is supplied.

また、平坦化膜110、106のエッチング工程において、プロセスガスが、酸素および窒素のうち少なくとも一方を含んでいてもよい。例えば、平坦化膜110、106のエッチング工程は、プロセスガスとしてNを90sccm、Oを750sccm供給して行ってもよい。また、プロセスガスとして、Arなどの希ガスやCFなどのCF系のガスが添加されてもよい。また、平坦化膜110、106のエッチング工程において、チャンバ410の内部の圧力は、例えば40Paとしてもよいが、これに限られることはなく、圧力は、例えば4Pa以上かつ100Pa以下であってもよい。 In the etching process of the planarization films 110 and 106, the process gas may contain at least one of oxygen and nitrogen. For example, the etching process of the planarization films 110 and 106 may be performed by supplying N 2 at 90 sccm and O 2 at 750 sccm as process gases. Further, as a process gas, a rare gas such as Ar or a CF-based gas such as CF 4 may be added. Further, in the etching process of the planarization films 110 and 106, the pressure inside the chamber 410 may be, for example, 40 Pa, but is not limited thereto, and the pressure may be, for example, 4 Pa or more and 100 Pa or less. .

反射防止膜112のエッチング工程と平坦化膜110、106のエッチング工程とは、それぞれ別のエッチング装置400のチャンバ410を用いて行われてもよい。また、反射防止膜112のエッチング工程と平坦化膜110、106のエッチング工程とは、同じエッチング装置400のチャンバ410から基板100を取り出すことなく連続して行われてもよい。この場合、例えば、プラズマの発光をモニタすることによって、反射防止膜112のエッチングの終点を検出し、これに応じて、反射防止膜112のエッチング工程から平坦化膜110、106のエッチング工程に移行してもよい。パッド開口117を形成した後、図2(b)に示すように、硬化層116が除去されたフォトレジストパターン113を、有機系の剥離液を用いて除去する。   The etching process of the antireflection film 112 and the etching process of the planarization films 110 and 106 may be performed using chambers 410 of different etching apparatuses 400, respectively. Further, the etching process of the antireflection film 112 and the etching process of the planarization films 110 and 106 may be continuously performed without taking out the substrate 100 from the chamber 410 of the same etching apparatus 400. In this case, for example, the end point of the etching of the antireflection film 112 is detected by monitoring the light emission of the plasma, and the process proceeds from the etching process of the antireflection film 112 to the etching process of the planarization films 110 and 106 accordingly. May be. After the pad opening 117 is formed, as shown in FIG. 2B, the photoresist pattern 113 from which the hardened layer 116 has been removed is removed using an organic stripping solution.

本実施形態において、平坦化膜110、106のエッチングが、プラズマにマイクロ波の電力およびRF波の電力を供給し行われる。これによって、平坦化膜110、106のエッチングだけでなく反射防止膜112のエッチング工程でフォトレジストパターン113の表面に生成された硬化層116が除去される。結果として、図2(b)に示すように、フォトレジストパターン113を除去する工程において、フォトレジストパターン113が残留してしまうことが抑制され、残留したフォトレジストパターン113に起因する半導体装置の製造の歩留まりの低下が抑制される。   In this embodiment, the planarization films 110 and 106 are etched by supplying microwave power and RF wave power to the plasma. Thus, the hardened layer 116 generated on the surface of the photoresist pattern 113 in the etching process of the antireflection film 112 as well as the planarization films 110 and 106 is removed. As a result, as shown in FIG. 2B, in the step of removing the photoresist pattern 113, the photoresist pattern 113 is suppressed from remaining, and the semiconductor device is manufactured due to the remaining photoresist pattern 113. The decrease in the yield is suppressed.

第2の実施形態
図3(a)〜(c)を参照して、本発明の実施形態による半導体装置の構造及び製造方法について説明する。図3(a)〜(c)は、本発明の第2の実施形態における撮像装置の製造方法の各工程を示す断面図である。本実施形態において、反射防止膜112に開口114を備える反射防止膜パターン115を形成するまでの工程は、上述の図1(a)、(b)に示される工程と同様であってもよい。そのため、ここでは図1(a)、(b)に示される工程についての説明は省略し、開口114を形成する反射防止膜112のエッチング工程の後の工程について説明する。
Second Embodiment With reference to FIGS. 3A to 3C, a structure and manufacturing method of a semiconductor device according to an embodiment of the present invention will be described. FIG. 3A to FIG. 3C are cross-sectional views showing respective steps of the method for manufacturing the imaging device according to the second embodiment of the present invention. In the present embodiment, the process up to forming the antireflection film pattern 115 having the opening 114 in the antireflection film 112 may be the same as the process shown in FIGS. 1A and 1B described above. Therefore, description of the process shown in FIGS. 1A and 1B is omitted here, and a process after the etching process of the antireflection film 112 for forming the opening 114 will be described.

反射防止膜112のエッチング工程の後、フォトレジストパターン113の開口118および反射防止膜112の開口114に露出した有機系材料膜である平坦化膜110、106を、プラズマを用いてドライエッチングする。本実施形態において、この平坦化膜110、106のエッチング工程は、上述の第1の実施形態とは異なり、2段階に分けて行われる。まず、平坦化膜110、106のエッチング工程の1段階目は、平坦化膜110、106のうちフォトレジストパターン113の開口118および反射防止膜112の開口114に露出した部分の一部がエッチングされる。例えば、図3(a)に示されるように、平坦化膜110内でエッチングが止まるように制御してもよいし、また、平坦化膜106内でエッチングが止まるように制御してもよい。この平坦化膜110、106のエッチング工程の1段階目は、上述の第1の実施形態と同様に、プラズマに電源401からマイクロ波の電力および電源411からRF波の電力を供給し行われる。これによって、平坦化膜110、106のエッチングだけでなく、図3(a)に示すように、反射防止膜112のエッチング工程でフォトレジストパターン113の表面に生成された硬化層116が除去される。   After the etching process of the antireflection film 112, the planarization films 110 and 106, which are organic material films exposed in the opening 118 of the photoresist pattern 113 and the opening 114 of the antireflection film 112, are dry-etched using plasma. In the present embodiment, the etching process of the planarizing films 110 and 106 is performed in two stages unlike the first embodiment described above. First, in the first step of the etching process of the planarization films 110 and 106, a part of the planarization films 110 and 106 exposed to the opening 118 of the photoresist pattern 113 and the opening 114 of the antireflection film 112 is etched. The For example, as shown in FIG. 3A, the etching may be controlled to stop in the planarizing film 110, or the etching may be controlled to stop in the planarizing film 106. The first stage of the etching process of the planarization films 110 and 106 is performed by supplying microwave power from the power supply 401 and RF power from the power supply 411 to the plasma, as in the first embodiment. Thereby, not only the etching of the planarization films 110 and 106 but also the hardened layer 116 generated on the surface of the photoresist pattern 113 in the etching process of the antireflection film 112 is removed as shown in FIG. .

平坦化膜110、106のエッチング工程の1段階目は、プラズマに電源401からマイクロ波として周波数2.45GHzで800Wの電力を供給し、電源411からRF波として周波数13.56MHzで400Wの電力を供給してもよい。このように、平坦化膜110、106のエッチング工程の1段階目において、プラズマへ供給されるマイクロ波の電力が、プラズマに供給されるRF波の電力よりも大きくてもよい。しかしながら、プラズマに供給される電力はこれに限られることはなく、例えば、電源401から400W以上かつ2000W以下の電力が、プラズマに供給されてもよい。また、電源411から100W以上かつ500W以下の電力が、プラズマに供給されてもよい。   In the first stage of the etching process of the planarizing films 110 and 106, 800 W of power is supplied to the plasma from the power source 401 as a microwave at a frequency of 2.45 GHz, and 400 W is supplied from the power source 411 as an RF wave at a frequency of 13.56 MHz. You may supply. Thus, in the first stage of the etching process of the planarization films 110 and 106, the power of the microwave supplied to the plasma may be larger than the power of the RF wave supplied to the plasma. However, the power supplied to the plasma is not limited to this. For example, power of 400 W or more and 2000 W or less may be supplied from the power supply 401 to the plasma. Further, power of 100 W or more and 500 W or less may be supplied from the power source 411 to the plasma.

また、平坦化膜110、106のエッチング工程の1段階目において、プロセスガスが、酸素および窒素のうち少なくとも一方を含んでいてもよい。例えば、平坦化膜110、106のエッチング工程は、プロセスガスとしてNを90sccm、Oを750sccm供給して行ってもよい。また、プロセスガスとして、Arなどの希ガスやCF系のガスが添加されてもよい。また、平坦化膜110、106のエッチング工程の1段階目において、チャンバ410の内部の圧力は、例えば40Paとしてもよいが、これに限られることはなく、圧力は、例えば4Pa以上かつ100Pa以下であってもよい。 In the first stage of the etching process of the planarization films 110 and 106, the process gas may contain at least one of oxygen and nitrogen. For example, the etching process of the planarization films 110 and 106 may be performed by supplying N 2 at 90 sccm and O 2 at 750 sccm as process gases. Further, a rare gas such as Ar or a CF-based gas may be added as a process gas. Further, in the first stage of the etching process of the planarization films 110 and 106, the pressure inside the chamber 410 may be, for example, 40 Pa, but is not limited thereto, and the pressure is, for example, 4 Pa or more and 100 Pa or less. There may be.

平坦化膜110、106のエッチング工程の1段階目の後、有機系の剥離液を用いてフォトレジストパターン113を除去する。平坦化膜110、106のエッチング工程の1段階目において、反射防止膜112のエッチング工程でフォトレジストパターン113の表面に生成された硬化層116が除去される。このため、図3(b)に示されるように、フォトレジストパターン113を除去する工程において、フォトレジストパターン113が残留してしまうことが抑制される。また、上述の第1の実施形態と異なり、パッド開口117が開口する前にフォトレジストパターン113が除去される。このため、平坦化膜110、106のエッチング工程の1段階目においてフォトレジストパターン113に溜まった電荷が、パッド電極103に流れ込むことが抑制され、半導体装置に形成されたトランジスタなどを含む各素子への電気的なダメージが抑制できる。   After the first stage of the etching process of the planarization films 110 and 106, the photoresist pattern 113 is removed using an organic stripping solution. In the first stage of the etching process of the planarization films 110 and 106, the hardened layer 116 generated on the surface of the photoresist pattern 113 in the etching process of the antireflection film 112 is removed. Therefore, as shown in FIG. 3B, the photoresist pattern 113 is suppressed from remaining in the step of removing the photoresist pattern 113. Further, unlike the above-described first embodiment, the photoresist pattern 113 is removed before the pad opening 117 is opened. For this reason, the charge accumulated in the photoresist pattern 113 in the first stage of the etching process of the planarizing films 110 and 106 is suppressed from flowing into the pad electrode 103, so that each element including a transistor and the like formed in the semiconductor device is transferred. The electrical damage of can be suppressed.

フォトレジストパターン113を除去した後、平坦化膜110、106のエッチング工程の2段階目を行う。具体的には、反射防止膜112の開口114を介して反射防止膜112の露出した部分のうち平坦化膜110、106のエッチング工程の1段階目のエッチング工程によってエッチングされなかった部分をエッチングする。この工程によって、図3(c)に示されるように、パッド電極103の上面が露出し、パッド開口117が形成される。   After removing the photoresist pattern 113, the second stage of the etching process of the planarization films 110 and 106 is performed. Specifically, a portion of the exposed portion of the antireflection film 112 that has not been etched by the first etching process of the planarization films 110 and 106 is etched through the opening 114 of the antireflection film 112. . By this step, as shown in FIG. 3C, the upper surface of the pad electrode 103 is exposed and a pad opening 117 is formed.

平坦化膜110、106のエッチング工程の2段階目は、既に基板100上からフォトレジストパターン113を除去しているため、エッチングを行う条件に対する制約が少なくなる。このため、例えば、平坦化膜110、106のエッチング工程の2段階目は、上述の1段階目のエッチングを行う条件の範囲内でエッチングが行われてもよい。また例えば、平坦化膜110、106に形成されるパッド開口117の側面の形状の連続性を高めるために、平坦化膜110、106のエッチング工程の1段階目と2段階目とのエッチングを行う条件が同じあってもよい。また例えば、平坦化膜110、106のエッチング工程の2段階目は、平坦化膜110、106に形成されるパッド開口117の側面の垂直性を高めるために、プラズマにRF波の電力を供給し、プラズマにマイクロ波の電力を供給せずに行われてもよい。また例えば、平坦化膜110、106に形成されるパッド開口117の深部まで側面の垂直性を高めるために、平坦化膜110、106のエッチング工程の2段階目は、1段階目よりもチャンバ410の内部の圧力が低い条件で行われてもよい。また例えば、パッド電極やパッド電極に接続する半導体装置に配された各素子への物理的・電気的ダメージを抑制するために、平坦化膜110、106のエッチング工程の2段階目は、1段階目よりもプラズマに供給されるRF波の電力が低い条件で行われてもよい。また例えば、有機系材料膜である平坦化膜110、106のエッチングレートを速くするために、平坦化膜110、106のエッチング工程の2段階目は、チャンバ410の内部に供給するプロセスガスの酸素の流量比を1段階目よりも大きくしてもよい。例えば、平坦化膜110、106のエッチング工程の2段階目は、プロセスガスとしてNを40sccm、Oを800sccm供給して行ってもよい。さらに、平坦化膜110、106のエッチング工程の2段階目は、ウエットエッチングによって行われてもよい。 In the second stage of the etching process of the planarization films 110 and 106, since the photoresist pattern 113 has already been removed from the substrate 100, there are less restrictions on the etching conditions. Therefore, for example, in the second stage of the etching process of the planarizing films 110 and 106, the etching may be performed within the range of the above-described conditions for performing the first stage etching. Further, for example, in order to improve the continuity of the shape of the side surface of the pad opening 117 formed in the planarizing films 110 and 106, the first and second stages of the etching process of the planarizing films 110 and 106 are etched. The conditions may be the same. Further, for example, in the second stage of the etching process of the planarizing films 110 and 106, RF wave power is supplied to the plasma in order to improve the verticality of the side surface of the pad opening 117 formed in the planarizing films 110 and 106. Alternatively, it may be performed without supplying microwave power to the plasma. Further, for example, in order to increase the verticality of the side surface to the deep part of the pad opening 117 formed in the planarization films 110 and 106, the second stage of the etching process of the planarization films 110 and 106 is performed in the chamber 410 rather than the first stage. It may be carried out under the condition that the pressure inside is low. Further, for example, in order to suppress physical and electrical damage to each element disposed in the pad electrode and the semiconductor device connected to the pad electrode, the second stage of the etching process of the planarization films 110 and 106 is one stage. It may be performed under the condition that the power of the RF wave supplied to the plasma is lower than that of the eyes. For example, in order to increase the etching rate of the planarizing films 110 and 106 which are organic material films, the second stage of the etching process of the planarizing films 110 and 106 is oxygen of process gas supplied into the chamber 410. The flow rate ratio may be larger than in the first stage. For example, the second stage etching step of the planarization film 110,106 is a N 2 as a process gas 40 sccm, the O 2 may be performed in 800sccm supply. Furthermore, the second stage of the etching process of the planarizing films 110 and 106 may be performed by wet etching.

本実施形態において、平坦化膜110、106のエッチングを、プラズマにマイクロ波の電力およびRF波の電力を供給し行われる。これによって、平坦化膜110、106のエッチングだけでなく反射防止膜112のエッチング工程でフォトレジストパターン113の表面に生成された硬化層116が除去さる。結果として、フォトレジストパターン113を除去する工程において、フォトレジストパターン113が残留してしまうことが抑制され、残留したフォトレジストパターン113に起因する半導体装置の製造の歩留まりの低下が抑制される。また、本実施形態において、平坦化膜110、106のエッチングを2段階に分けて行い、パッド開口117が開口する前にフォトレジストパターン113が除去される。このため、平坦化膜110、106のエッチング工程の1段階目においてフォトレジストパターン113に溜まった電荷による半導体装置の各素子への電気的なダメージが抑制できる。   In this embodiment, the planarization films 110 and 106 are etched by supplying microwave power and RF wave power to the plasma. Accordingly, the hardened layer 116 generated on the surface of the photoresist pattern 113 in the etching process of the antireflection film 112 as well as the planarization films 110 and 106 is removed. As a result, in the step of removing the photoresist pattern 113, it is suppressed that the photoresist pattern 113 remains, and a decrease in manufacturing yield of the semiconductor device due to the remaining photoresist pattern 113 is suppressed. In this embodiment, the planarization films 110 and 106 are etched in two stages, and the photoresist pattern 113 is removed before the pad opening 117 is opened. Therefore, electrical damage to each element of the semiconductor device due to charges accumulated in the photoresist pattern 113 in the first stage of the etching process of the planarizing films 110 and 106 can be suppressed.

以上、本発明に係る実施形態を示したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。   As mentioned above, although embodiment which concerns on this invention was shown, it cannot be overemphasized that this invention is not limited to these embodiment, In the range which does not deviate from the summary of this invention, embodiment mentioned above can be changed and combined suitably. Is possible.

100:基板、113:フォトレジストパターン、116:硬化層、410:チャンバ 100: substrate, 113: photoresist pattern, 116: hardened layer, 410: chamber

Claims (20)

半導体装置の製造方法であって、
基板の上に少なくとも1層の有機系材料膜を形成する工程と、
前記有機系材料膜の上に無機系材料膜を形成する工程と、
前記無機系材料膜の上に、開口を有するフォトレジストパターンを形成する工程と、
前記フォトレジストパターンの開口を介して前記無機系材料膜を、プラズマを用いてドライエッチングし、前記無機系材料膜に開口を形成する第1のエッチング工程と、
前記フォトレジストパターンおよび前記無機系材料膜の開口に露出した前記有機系材料膜を、プラズマを用いてドライエッチングする第2のエッチング工程と、を含み、
前記第1のエッチング工程および前記第2のエッチング工程が、プラズマに波長1mm以上かつ1m以下の第1の周波数の電力と、前記第1の周波数よりも周波数の低い第2の周波数の電力と、を互いに別の導入部から供給可能なチャンバにて行われ、
前記第2のエッチング工程において、プラズマに前記第1の周波数の電力および前記第2の周波数の電力を供給することを特徴とする製造方法。
A method for manufacturing a semiconductor device, comprising:
Forming at least one organic material film on the substrate;
Forming an inorganic material film on the organic material film;
Forming a photoresist pattern having an opening on the inorganic material film;
A first etching step of dry-etching the inorganic material film through the opening of the photoresist pattern using plasma to form an opening in the inorganic material film;
A second etching step of dry-etching the organic material film exposed at the opening of the photoresist pattern and the inorganic material film using plasma,
The first etching step and the second etching step include a first frequency power having a wavelength of 1 mm or more and 1 m or less in plasma, and a second frequency power lower than the first frequency. Is performed in a chamber that can be supplied from different introduction parts,
In the second etching step, the power having the first frequency and the power having the second frequency are supplied to the plasma.
前記第2のエッチング工程に用いられるプロセスガスが、酸素および窒素のうち少なくとも一方を含むことを特徴とする請求項1に記載の製造方法。   The manufacturing method according to claim 1, wherein a process gas used in the second etching step includes at least one of oxygen and nitrogen. 前記第2のエッチング工程における前記チャンバの内部の圧力が、4Pa以上かつ100Pa以下であることを特徴とする請求項1または2に記載の製造方法。   3. The manufacturing method according to claim 1, wherein a pressure inside the chamber in the second etching step is 4 Pa or more and 100 Pa or less. 前記第2のエッチング工程において、プラズマに供給される前記第1の周波数の電力が、プラズマに供給される前記第2の周波数の電力よりも大きいことを特徴とする請求項1乃至3の何れか1項に記載の製造方法。   The power of the first frequency supplied to the plasma in the second etching step is higher than the power of the second frequency supplied to the plasma. 2. The production method according to item 1. 前記第2のエッチング工程において、前記有機系材料膜のうち前記フォトレジストパターンおよび前記無機系材料膜の開口に露出した部分の全体がエッチングされることを特徴とする請求項1乃至4の何れか1項に記載の製造方法。   5. The method according to claim 1, wherein, in the second etching step, the entire portion of the organic material film exposed at the opening of the photoresist pattern and the inorganic material film is etched. 2. The production method according to item 1. 前記製造方法が、前記第2のエッチング工程の後に、剥離液を用いて前記フォトレジストパターンを除去する工程をさらに含むことを特徴とする請求項1乃至5の何れか1項に記載の製造方法。   The manufacturing method according to claim 1, wherein the manufacturing method further includes a step of removing the photoresist pattern using a stripping solution after the second etching step. . 前記第2のエッチング工程において、前記有機系材料膜のうち前記フォトレジストパターンおよび前記無機系材料膜の開口に露出した部分の一部がエッチングされ、
前記製造方法が、
前記第2のエッチング工程の後、剥離液を用いて前記フォトレジストパターンを除去する剥離工程と、
前記剥離工程の後、前記無機系材料膜の開口を介して前記露出した部分のうち前記第2のエッチング工程によってエッチングされなかった部分をエッチングする第3のエッチング工程と、を含むことを特徴とする請求項1乃至4の何れか1項に記載の製造方法。
In the second etching step, a part of the organic material film exposed at the opening of the photoresist pattern and the inorganic material film is etched,
The manufacturing method is
After the second etching step, a stripping step of removing the photoresist pattern using a stripping solution;
And a third etching step of etching a portion of the exposed portion that has not been etched by the second etching step through the opening of the inorganic material film after the peeling step. The manufacturing method according to any one of claims 1 to 4.
前記第2のエッチング工程および前記第3のエッチング工程に用いられるプロセスガスが酸素を含み、
前記第3のエッチング工程が、前記第2のエッチング工程よりもプロセスガスに含まれる酸素の流量比が大きいことを特徴とする請求項7に記載の製造方法。
A process gas used in the second etching step and the third etching step contains oxygen;
The manufacturing method according to claim 7, wherein the third etching step has a larger flow rate ratio of oxygen contained in the process gas than the second etching step.
前記第3のエッチング工程が、前記第2のエッチング工程よりもプラズマに供給される前記第2の周波数の電力が低い条件、および、前記第2のエッチング工程よりも前記チャンバの内部の圧力が低い条件のうち少なくとも一方の条件で行われることを特徴とする請求項7または8に記載の製造方法。   In the third etching step, the pressure of the second frequency supplied to the plasma is lower than that in the second etching step, and the pressure inside the chamber is lower than that in the second etching step. The production method according to claim 7 or 8, wherein the production is performed under at least one of the conditions. 前記第3のエッチング工程が、プラズマに前記第2の周波数の電力を供給し、プラズマに前記第1の周波数の電力を供給せずに行われることを特徴とする請求項7乃至9の何れか1項に記載の製造方法。   10. The method according to claim 7, wherein the third etching step is performed without supplying power of the second frequency to plasma and supplying power of the first frequency to plasma. 2. The production method according to item 1. 前記第3のエッチング工程が、ウエットエッチングによって行われること特徴とする請求項7に記載の製造方法。   The manufacturing method according to claim 7, wherein the third etching step is performed by wet etching. 前記第2のエッチング工程と前記第3のエッチング工程とのエッチングを行う条件が同じことを特徴とする請求項7に記載の製造方法。   The manufacturing method according to claim 7, wherein the conditions for performing the etching in the second etching step and the third etching step are the same. 前記第1のエッチング工程のプロセスガスが、炭素およびフッ素を含むガスを含むことを特徴とする請求項1乃至12の何れか1項に記載の製造方法。   The manufacturing method according to any one of claims 1 to 12, wherein the process gas of the first etching step includes a gas containing carbon and fluorine. 前記第1のエッチング工程が、プラズマに前記第2の周波数の電力を供給し、プラズマに前記第1の周波数の電力を供給せずに行われることを特徴とする請求項1乃至13の何れか1項に記載の製造方法。   14. The method according to claim 1, wherein the first etching step is performed without supplying power of the second frequency to the plasma and without supplying power of the first frequency to the plasma. 2. The production method according to item 1. 前記第2のエッチング工程においてプラズマに供給される前記第2の周波数の電力が、前記第1のエッチング工程においてプラズマに供給される前記第2の周波数の電力よりも小さいことを特徴とする請求項1乃至14の何れか1項に記載の製造方法。   The power of the second frequency supplied to the plasma in the second etching step is smaller than the power of the second frequency supplied to the plasma in the first etching step. 15. The manufacturing method according to any one of 1 to 14. 前記無機系材料膜が、シリコンと、酸素および窒素のうち少なくとも一方と、を含むことを特徴とする請求項1乃至15の何れか1項に記載の製造方法。   The manufacturing method according to claim 1, wherein the inorganic material film includes silicon and at least one of oxygen and nitrogen. 前記第2の周波数の波長が、1mよりも大きくかつ100km以下であることを特徴とする請求項1乃至16の何れか1項に記載の製造方法。   The manufacturing method according to any one of claims 1 to 16, wherein the wavelength of the second frequency is greater than 1 m and equal to or less than 100 km. 前記第1のエッチング工程と前記第2のエッチング工程とが、前記チャンバから前記基板を取り出すことなく連続して行われることを特徴とする請求項1乃至17の何れか1項に記載の製造方法。   18. The manufacturing method according to claim 1, wherein the first etching step and the second etching step are continuously performed without removing the substrate from the chamber. . 前記半導体装置は、光電変換部を含む撮像領域と、前記半導体装置の外部との接続を行うためのパッド電極を含むパッド領域と、を備え、
前記フォトレジストパターンの開口が、前記パッド電極の上に配されることを特徴とする請求項1乃至18の何れか1項に記載の製造方法。
The semiconductor device includes an imaging region including a photoelectric conversion unit, and a pad region including a pad electrode for connecting to the outside of the semiconductor device,
The manufacturing method according to claim 1, wherein the opening of the photoresist pattern is disposed on the pad electrode.
前記第1のエッチング工程において、前記フォトレジストパターンの表面に硬化層が生成され、
前記第2のエッチング工程において、前記硬化層が除去されることを特徴とする請求項1乃至19の何れか1項に記載の製造方法。
In the first etching step, a cured layer is generated on the surface of the photoresist pattern,
The manufacturing method according to claim 1, wherein the hardened layer is removed in the second etching step.
JP2017175796A 2017-09-13 2017-09-13 Method for manufacturing semiconductor device Pending JP2019054048A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017175796A JP2019054048A (en) 2017-09-13 2017-09-13 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017175796A JP2019054048A (en) 2017-09-13 2017-09-13 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2019054048A true JP2019054048A (en) 2019-04-04

Family

ID=66013907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017175796A Pending JP2019054048A (en) 2017-09-13 2017-09-13 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2019054048A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284305A (en) * 2021-12-07 2022-04-05 杭州海康威视数字技术股份有限公司 Photoelectric detector, preparation method thereof and ray detection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284305A (en) * 2021-12-07 2022-04-05 杭州海康威视数字技术股份有限公司 Photoelectric detector, preparation method thereof and ray detection device
CN114284305B (en) * 2021-12-07 2024-01-12 杭州海康微影传感科技有限公司 Photoelectric detector, preparation method thereof and ray detection device

Similar Documents

Publication Publication Date Title
US7294524B2 (en) Method for fabricating image sensor without LTO-based passivation layer
US20150179435A1 (en) Method For Integrated Circuit Patterning
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
US9093578B2 (en) Solid-state image sensor, method of manufacturing the same, and camera
CN110875176A (en) Method of forming semiconductor device
KR20120098487A (en) Semiconductor device manufacturing method
US20090068842A1 (en) Method for forming micropatterns in semiconductor device
CN114093763B (en) Semiconductor manufacturing method
KR100965011B1 (en) Method of forming fine pattern of semiconductor device
JP2019054048A (en) Method for manufacturing semiconductor device
KR20030081052A (en) Method for manufacturing semiconductor device
TWI652722B (en) Method for preparing semiconductor structure
KR100983708B1 (en) Method for forming a pattern of semiconductor device
KR100862315B1 (en) Mask rework method
CN109962035A (en) Method of forming semiconductor structure and image sensor
US9647027B2 (en) Method for manufacturing semiconductor device
CN104752177B (en) A kind of method for making embedded flash memory grid
TWI786101B (en) Post etch treatment to prevent pattern collapse
CN108735585A (en) Method for manufacturing mask pattern
US6828208B2 (en) Method of fabricating shallow trench isolation structure
JP2013089801A (en) Method of manufacturing semiconductor device
JPH10189731A (en) Contact hole forming method
CN104347516B (en) A kind of method for making embedded flash memory
KR20050064652A (en) Method of manufacturing a flash memory device
KR100273286B1 (en) Method for fabricating gate of semiconductor device