JP2019054048A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2019054048A JP2019054048A JP2017175796A JP2017175796A JP2019054048A JP 2019054048 A JP2019054048 A JP 2019054048A JP 2017175796 A JP2017175796 A JP 2017175796A JP 2017175796 A JP2017175796 A JP 2017175796A JP 2019054048 A JP2019054048 A JP 2019054048A
- Authority
- JP
- Japan
- Prior art keywords
- etching step
- plasma
- manufacturing
- material film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
半導体装置の製造において、有機系材料膜に開口を形成する必要がある場合がある。特許文献1には、有機系材料膜に開口を形成する方法が示されている。具体的には、開口を形成する有機系材料膜の上に無機系材料膜を形成し、無機系材料膜の上にフォトレジストを用いてフォトレジストパターンを形成する。このフォトレジストパターンを用いて無機系材料膜のドライエッチングを行い、次いで、有機系材料膜のドライエッチングを行うことによって有機系材料膜に開口が形成される。 In manufacturing a semiconductor device, it may be necessary to form an opening in an organic material film. Patent Document 1 discloses a method of forming an opening in an organic material film. Specifically, an inorganic material film is formed on the organic material film that forms the opening, and a photoresist pattern is formed on the inorganic material film using a photoresist. An opening is formed in the organic material film by performing dry etching of the inorganic material film using this photoresist pattern and then performing dry etching of the organic material film.
特許文献1の製造方法において、無機系材料膜のドライエッチングを行なう際、フォトレジストの表面が硬化してしまい、有機系材料膜のドライエッチングや剥離液を用いた剥離の工程においてフォトレジストが除去できない場合がある。フォトレジストが除去できない場合、残留したフォトレジストに起因して、歩留まりが低下してしまう可能性がある。 In the manufacturing method of Patent Document 1, when the inorganic material film is dry-etched, the surface of the photoresist is hardened, and the photoresist is removed in the dry etching of the organic material film and the stripping process using a stripping solution. There are cases where it is not possible. If the photoresist cannot be removed, the yield may decrease due to the remaining photoresist.
本発明は、半導体装置の製造に有利な技術を提供することを目的とする。 An object of this invention is to provide the technique advantageous to manufacture of a semiconductor device.
上記課題を解決するための手段は、半導体装置の製造方法であって、基板の上に少なくとも1層の有機系材料膜を形成する工程と、有機系材料膜の上に無機系材料膜を形成する工程と、無機系材料膜の上に、開口を有するフォトレジストパターンを形成する工程と、フォトレジストパターンの開口を介して無機系材料膜を、プラズマを用いてドライエッチングし、無機系材料膜に開口を形成する第1のエッチング工程と、フォトレジストパターンおよび無機系材料膜の開口に露出した有機系材料膜を、プラズマを用いてドライエッチングする第2のエッチング工程と、を含み、第1のエッチング工程および第2のエッチング工程が、プラズマに波長1mm以上かつ1m以下の第1の周波数の電力と、第1の周波数よりも周波数の低い第2の周波数の電力と、を互いに別の導入部から供給可能なチャンバにて行われ、第2のエッチング工程において、プラズマに第1の周波数の電力および第2の周波数の電力を供給することを特徴とする。 Means for solving the above-described problem is a method for manufacturing a semiconductor device, the step of forming at least one organic material film on a substrate, and the formation of an inorganic material film on the organic material film A step of forming a photoresist pattern having an opening on the inorganic material film, and dry etching the inorganic material film using plasma through the opening of the photoresist pattern to form an inorganic material film A first etching step of forming an opening in the first etching step, and a second etching step of dry-etching the organic material film exposed at the opening of the photoresist pattern and the inorganic material film using plasma. The etching step and the second etching step include that the plasma has a first frequency power having a wavelength of 1 mm or more and 1 m or less and a second circumference having a frequency lower than the first frequency. The first frequency power and the second frequency power are supplied to the plasma in the second etching step in a chamber capable of supplying a plurality of powers from different introduction parts. To do.
本発明によれば、半導体装置の製造に有利な技術を提供することができる。 According to the present invention, it is possible to provide a technique advantageous for manufacturing a semiconductor device.
以下、本発明に係る半導体装置の製造方法の具体的な実施形態を、添付図面を参照して説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。 Hereinafter, specific embodiments of a method for manufacturing a semiconductor device according to the present invention will be described with reference to the accompanying drawings. Note that, in the following description and drawings, common reference numerals are given to common configurations over a plurality of drawings. Therefore, a common configuration is described with reference to a plurality of drawings, and a description of a configuration with a common reference numeral is omitted as appropriate.
第1の実施形態
図1(a)〜2(b)を参照して、本発明の実施形態による半導体装置の構造及び製造方法について説明する。図1(a)〜2(b)は、本発明の第1の実施形態における半導体装置の製造方法の各工程を示す断面図である。
First Embodiment With reference to FIGS. 1A to 1B, a structure and manufacturing method of a semiconductor device according to an embodiment of the present invention will be described. FIGS. 1A to 1B are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
図1(a)に示されるように、本実施形態における半導体装置は、シリコンなどの半導体の基板100に形成され、光電変換部101を含む撮像領域Aとパッド領域Bとを備える。光電変換部101は、半導体装置の外部から入射する光を電気信号に変換する。このため、本実施形態の半導体装置は、撮像装置とも呼ばれうる。
As shown in FIG. 1A, the semiconductor device according to the present embodiment includes an imaging region A and a pad region B that are formed on a
撮像領域Aには、まず、光電変換部101や配線構造102が形成される。配線構造102は、トランジスタや、それぞれ層間絶縁膜によって絶縁される複数の配線層を含む。パッド領域Bには、半導体装置の外部との電気的な接続を行うためのパッド電極103を含む配線構造102が形成される。ここで、撮像領域Aとパッド領域Bとの配線構造102は、層間絶縁膜や配線層を共有しうる。
First, the
次いで、配線構造102およびパッド電極103の上に保護膜104が形成される。保護膜104の形成の後、保護膜104のうちパッド領域Bのパッド電極103の上に配された保護膜104を選択的にエッチングすることによって、パッド電極103の上部を露出させた保護膜開口部105を形成する。このとき、図1(a)に示されるように、撮像領域Aの配線構造102の上の保護膜104も、同時にエッチングすることで除去してもよい。また、撮像領域Aの配線構造102の上に、保護膜104が残されていてもよい。保護膜104には、例えば酸化シリコンや窒化シリコン、酸窒化シリコンなどが用いられてもよい。
Next, a
保護膜開口部105の形成の後、撮像領域Aおよびパッド領域Bを覆うように、平坦化膜106を形成する。平坦化膜106は、有機系材料を用いた有機系材料膜である。有機系材料膜を形成するための有機系材料としては、各種の樹脂材料を適宜、用いることができる。
After the formation of the protective film opening 105, the
平坦化膜106の形成後、撮像領域Aにおいて、それぞれの光電変換部101に対応するように、平坦化膜106の上に、1色目のカラーフィルタ材料を塗布・露光・現像を行うことによってカラーフィルタ107を形成する。同様に、2色目のカラーフィルタ108、3色目のカラーフィルタ109を形成する。
After the
カラーフィルタ107、108、109の形成の後、撮像領域Aおよびパッド領域Bを覆うように、平坦化膜110を形成する。平坦化膜110は、有機系材料を用いた有機系材料膜である。平坦化膜106と平坦化膜110とは、同じ有機系材料を用いて形成されてもよいし、互いに異なる有機系材料を用いて形成されてもよい。このように、本実施形態において、基板100の上に少なくとも1層の有機系材料膜が形成される。
After the formation of the
平坦化膜110の形成の後、撮像領域Aの平坦化膜110の上に、それぞれの光電変換部101に対応するように、マイクロレンズ111を形成する。このとき、パッド領域Bの平坦化膜110の上には、マイクロレンズ111は形成されない。本実施形態において、マイクロレンズ111は、マイクロレンズ材料を塗布、露光、現像することによって形成したが、マイクロレンズ111を形成する方法はこれに限られることはなく、適宜、半導体装置の製造工程に適したプロセスを選択すればよい。
After the
マイクロレンズ111の形成の後、撮像領域Aおよびパッド領域Bを覆うように、平坦化膜110およびマイクロレンズ111の上に反射防止膜112を形成する。反射防止膜112は、無機系材料を用いた無機系材料膜である。無機系材料膜を形成するための無機系材料としては、酸化シリコンや窒化シリコン、酸窒化シリコンなどが用いられうる。換言すると、無機系材料膜は、シリコンと、酸素および窒素のうち少なくとも一方と、を含みうる。反射防止膜112は、このような無機系材料膜の一層構造であってもよいし、複数の無機系材料膜が積層した積層構造であってもよい。
After the formation of the
反射防止膜112の形成の後、反射防止膜112の上に、フォトレジストを塗布し、露光、現像を行うフォトリソグラフィ工程を用いてフォトレジストパターン113を形成する。フォトレジストパターン113は、図1(a)に示すように、パッド電極103(保護膜開口部105)の上部に開口118を備える。
After the formation of the
次いで、フォトレジストパターン113の開口118を介して、パッド電極103の上面を露出させるためのエッチングを行う。このエッチング工程は、図4に示されるエッチング装置400を用いて、ドライエッチングを行うためのプラズマに2種類の周波数の電力を互いに別の導入部から供給可能なチャンバ410にて行われる。チャンバ410には、プラズマに電力を供給するための電源401、402が接続される。電源401は、マッチングボックス402および導入部403を介して波長1mm以上かつ1m以下の周波数の電力をプラズマに供給する。以下、本明細書において電源401から出力される波長1mm以上かつ1m以下の周波数帯の電磁波をマイクロ波と呼ぶ。電源401から出力されるマイクロ波は、例えば、450MHz(波長:667mm)、915MHz(波長:328mm)、2.45GHz(波長:122mm)、8.3GHz(波長:36mm)などの周波数を有していてもよい。電源411は、マッチングボックス412および基板100が載置されるステージを兼ねる導入部413を介してマイクロ波の周波数よりも低い周波数の電力をプラズマに供給する。以下、本明細書において電源411から出力される周波数帯の電磁波をRF波と呼ぶ。電源411から出力されるRF波の波長は、1mよりも大きくかつ100km以下であってもよい。電源411から出力されるRF波は、例えば、100kHz(波長:3.0km)、400kHz(波長:749m)、2MHz(波長:150m)、4MHz(波長:75m)、13.56MHz(波長:22m)、27.12MHz(波長:11m)、40.68MHz(波長:7.4m)、100MHz(波長:3.0m)などの周波数を有していてもよい。また、チャンバ410には、チャンバ410内にプロセスガスを導入するためのガス導入口404と、チャンバ410内を適当な圧力にするための排気口405と、が接続される。
Next, etching for exposing the upper surface of the
上述のエッチング装置を用いて、まず、フォトレジストパターン113の開口118を介して反射防止膜112を、プラズマを用いてドライエッチングし、反射防止膜112に開口114を備える反射防止膜パターン115形成する。この反射防止膜112のエッチング工程は、プラズマに電源411からRF波として周波数13.56MHzで500Wの電力を供給し、プロセスガスとしてCF4を200sccm供給して行ってもよい。また、プラズマに供給するRF波の電力は、例えば100W以上かつ1500W以下であってもよい。また、プロセスガスとして、CF4のほか、C4F8やC5F8など炭素およびフッ素を含むガスが用いられてもよい。また、プロセスガスに、Arなどの希ガスやO2などが添加されてもよい。また、反射防止膜112のエッチング工程において、チャンバ410内の圧力は、例えば20Paとしてもよいが、これに限られることはなく、例えば4Pa以上かつ100Pa以下の範囲の圧力が用いられうる。また、本実施形態において、反射防止膜112のエッチング工程では、プラズマに電源401からマイクロ波の電力が供給されなくてもよい。
Using the etching apparatus described above, first, the
この反射防止膜112をエッチングする工程において、図1(b)に示されるように、フォトレジストパターン113の表面に硬化層116が生成される。この硬化層116は、反射防止膜112をエッチングする際にマスクとして機能しうるが、難溶性のため、後の工程において、フォトレジストパターン113を剥離するための有機系の剥離液では除去できない場合がある。フォトレジストパターン113が除去できない場合、残留したフォトレジストパターン113に起因して、半導体装置の製造の歩留まりが低下してしまう可能性がある。
In the step of etching the
反射防止膜112のエッチング工程の後、フォトレジストパターン113の開口118および反射防止膜112の開口114に露出した有機系材料膜である平坦化膜110、106を、プラズマを用いてドライエッチングする。この平坦化膜110、106のエッチング工程は、プラズマに電源401からマイクロ波の電力および電源411からRF波の電力を供給し行われる。これによって、平坦化膜110、106のエッチングだけでなく、図2(a)に示すように、反射防止膜112のエッチング工程でフォトレジストパターン113の表面に生成された硬化層116が除去される。これによって、残留したフォトレジストパターン113に起因する半導体装置の製造の歩留まりの低下が抑制される。また、本実施形態において、この平坦化膜110、106のエッチング工程で、平坦化膜110、106のうちフォトレジストパターン113の開口118および反射防止膜112の開口114に露出した部分の全体がエッチングされる。結果として、パッド電極103の上面が露出し、パッド開口117が形成される。
After the etching process of the
この平坦化膜110、106のエッチング工程は、プラズマに電源401からマイクロ波として周波数2.45GHzで800Wの電力を供給し、電源411からRF波として周波数13.56MHzで400Wの電力を供給してもよい。このように、平坦化膜110、106のエッチング工程において、プラズマへ供給されるマイクロ波の電力が、プラズマに供給されるRF波の電力よりも大きくてもよい。しかしながら、プラズマに供給される電力はこれに限られることはなく、例えば、電源401から400W以上かつ2000W以下の電力が、プラズマに供給されてもよい。また、電源411から100W以上かつ500W以下の電力が、プラズマに供給されてもよい。また、平坦化膜110、106のエッチング工程においてプラズマに供給されるRF波の電力が、上述の反射防止膜112のエッチング工程においてプラズマに供給されるRF波の電力よりも小さくてもよい。これは、反射防止膜112のエッチング工程において、プラズマにRF波の電力のみでマイクロ波の電力が供給されないが、平坦化膜110、106のエッチング工程において、プラズマにマイクロ波とRF波の電力が供給されるためである。
In the etching process of the
また、平坦化膜110、106のエッチング工程において、プロセスガスが、酸素および窒素のうち少なくとも一方を含んでいてもよい。例えば、平坦化膜110、106のエッチング工程は、プロセスガスとしてN2を90sccm、O2を750sccm供給して行ってもよい。また、プロセスガスとして、Arなどの希ガスやCF4などのCF系のガスが添加されてもよい。また、平坦化膜110、106のエッチング工程において、チャンバ410の内部の圧力は、例えば40Paとしてもよいが、これに限られることはなく、圧力は、例えば4Pa以上かつ100Pa以下であってもよい。
In the etching process of the
反射防止膜112のエッチング工程と平坦化膜110、106のエッチング工程とは、それぞれ別のエッチング装置400のチャンバ410を用いて行われてもよい。また、反射防止膜112のエッチング工程と平坦化膜110、106のエッチング工程とは、同じエッチング装置400のチャンバ410から基板100を取り出すことなく連続して行われてもよい。この場合、例えば、プラズマの発光をモニタすることによって、反射防止膜112のエッチングの終点を検出し、これに応じて、反射防止膜112のエッチング工程から平坦化膜110、106のエッチング工程に移行してもよい。パッド開口117を形成した後、図2(b)に示すように、硬化層116が除去されたフォトレジストパターン113を、有機系の剥離液を用いて除去する。
The etching process of the
本実施形態において、平坦化膜110、106のエッチングが、プラズマにマイクロ波の電力およびRF波の電力を供給し行われる。これによって、平坦化膜110、106のエッチングだけでなく反射防止膜112のエッチング工程でフォトレジストパターン113の表面に生成された硬化層116が除去される。結果として、図2(b)に示すように、フォトレジストパターン113を除去する工程において、フォトレジストパターン113が残留してしまうことが抑制され、残留したフォトレジストパターン113に起因する半導体装置の製造の歩留まりの低下が抑制される。
In this embodiment, the
第2の実施形態
図3(a)〜(c)を参照して、本発明の実施形態による半導体装置の構造及び製造方法について説明する。図3(a)〜(c)は、本発明の第2の実施形態における撮像装置の製造方法の各工程を示す断面図である。本実施形態において、反射防止膜112に開口114を備える反射防止膜パターン115を形成するまでの工程は、上述の図1(a)、(b)に示される工程と同様であってもよい。そのため、ここでは図1(a)、(b)に示される工程についての説明は省略し、開口114を形成する反射防止膜112のエッチング工程の後の工程について説明する。
Second Embodiment With reference to FIGS. 3A to 3C, a structure and manufacturing method of a semiconductor device according to an embodiment of the present invention will be described. FIG. 3A to FIG. 3C are cross-sectional views showing respective steps of the method for manufacturing the imaging device according to the second embodiment of the present invention. In the present embodiment, the process up to forming the antireflection film pattern 115 having the opening 114 in the
反射防止膜112のエッチング工程の後、フォトレジストパターン113の開口118および反射防止膜112の開口114に露出した有機系材料膜である平坦化膜110、106を、プラズマを用いてドライエッチングする。本実施形態において、この平坦化膜110、106のエッチング工程は、上述の第1の実施形態とは異なり、2段階に分けて行われる。まず、平坦化膜110、106のエッチング工程の1段階目は、平坦化膜110、106のうちフォトレジストパターン113の開口118および反射防止膜112の開口114に露出した部分の一部がエッチングされる。例えば、図3(a)に示されるように、平坦化膜110内でエッチングが止まるように制御してもよいし、また、平坦化膜106内でエッチングが止まるように制御してもよい。この平坦化膜110、106のエッチング工程の1段階目は、上述の第1の実施形態と同様に、プラズマに電源401からマイクロ波の電力および電源411からRF波の電力を供給し行われる。これによって、平坦化膜110、106のエッチングだけでなく、図3(a)に示すように、反射防止膜112のエッチング工程でフォトレジストパターン113の表面に生成された硬化層116が除去される。
After the etching process of the
平坦化膜110、106のエッチング工程の1段階目は、プラズマに電源401からマイクロ波として周波数2.45GHzで800Wの電力を供給し、電源411からRF波として周波数13.56MHzで400Wの電力を供給してもよい。このように、平坦化膜110、106のエッチング工程の1段階目において、プラズマへ供給されるマイクロ波の電力が、プラズマに供給されるRF波の電力よりも大きくてもよい。しかしながら、プラズマに供給される電力はこれに限られることはなく、例えば、電源401から400W以上かつ2000W以下の電力が、プラズマに供給されてもよい。また、電源411から100W以上かつ500W以下の電力が、プラズマに供給されてもよい。
In the first stage of the etching process of the planarizing
また、平坦化膜110、106のエッチング工程の1段階目において、プロセスガスが、酸素および窒素のうち少なくとも一方を含んでいてもよい。例えば、平坦化膜110、106のエッチング工程は、プロセスガスとしてN2を90sccm、O2を750sccm供給して行ってもよい。また、プロセスガスとして、Arなどの希ガスやCF系のガスが添加されてもよい。また、平坦化膜110、106のエッチング工程の1段階目において、チャンバ410の内部の圧力は、例えば40Paとしてもよいが、これに限られることはなく、圧力は、例えば4Pa以上かつ100Pa以下であってもよい。
In the first stage of the etching process of the
平坦化膜110、106のエッチング工程の1段階目の後、有機系の剥離液を用いてフォトレジストパターン113を除去する。平坦化膜110、106のエッチング工程の1段階目において、反射防止膜112のエッチング工程でフォトレジストパターン113の表面に生成された硬化層116が除去される。このため、図3(b)に示されるように、フォトレジストパターン113を除去する工程において、フォトレジストパターン113が残留してしまうことが抑制される。また、上述の第1の実施形態と異なり、パッド開口117が開口する前にフォトレジストパターン113が除去される。このため、平坦化膜110、106のエッチング工程の1段階目においてフォトレジストパターン113に溜まった電荷が、パッド電極103に流れ込むことが抑制され、半導体装置に形成されたトランジスタなどを含む各素子への電気的なダメージが抑制できる。
After the first stage of the etching process of the
フォトレジストパターン113を除去した後、平坦化膜110、106のエッチング工程の2段階目を行う。具体的には、反射防止膜112の開口114を介して反射防止膜112の露出した部分のうち平坦化膜110、106のエッチング工程の1段階目のエッチング工程によってエッチングされなかった部分をエッチングする。この工程によって、図3(c)に示されるように、パッド電極103の上面が露出し、パッド開口117が形成される。
After removing the
平坦化膜110、106のエッチング工程の2段階目は、既に基板100上からフォトレジストパターン113を除去しているため、エッチングを行う条件に対する制約が少なくなる。このため、例えば、平坦化膜110、106のエッチング工程の2段階目は、上述の1段階目のエッチングを行う条件の範囲内でエッチングが行われてもよい。また例えば、平坦化膜110、106に形成されるパッド開口117の側面の形状の連続性を高めるために、平坦化膜110、106のエッチング工程の1段階目と2段階目とのエッチングを行う条件が同じあってもよい。また例えば、平坦化膜110、106のエッチング工程の2段階目は、平坦化膜110、106に形成されるパッド開口117の側面の垂直性を高めるために、プラズマにRF波の電力を供給し、プラズマにマイクロ波の電力を供給せずに行われてもよい。また例えば、平坦化膜110、106に形成されるパッド開口117の深部まで側面の垂直性を高めるために、平坦化膜110、106のエッチング工程の2段階目は、1段階目よりもチャンバ410の内部の圧力が低い条件で行われてもよい。また例えば、パッド電極やパッド電極に接続する半導体装置に配された各素子への物理的・電気的ダメージを抑制するために、平坦化膜110、106のエッチング工程の2段階目は、1段階目よりもプラズマに供給されるRF波の電力が低い条件で行われてもよい。また例えば、有機系材料膜である平坦化膜110、106のエッチングレートを速くするために、平坦化膜110、106のエッチング工程の2段階目は、チャンバ410の内部に供給するプロセスガスの酸素の流量比を1段階目よりも大きくしてもよい。例えば、平坦化膜110、106のエッチング工程の2段階目は、プロセスガスとしてN2を40sccm、O2を800sccm供給して行ってもよい。さらに、平坦化膜110、106のエッチング工程の2段階目は、ウエットエッチングによって行われてもよい。
In the second stage of the etching process of the
本実施形態において、平坦化膜110、106のエッチングを、プラズマにマイクロ波の電力およびRF波の電力を供給し行われる。これによって、平坦化膜110、106のエッチングだけでなく反射防止膜112のエッチング工程でフォトレジストパターン113の表面に生成された硬化層116が除去さる。結果として、フォトレジストパターン113を除去する工程において、フォトレジストパターン113が残留してしまうことが抑制され、残留したフォトレジストパターン113に起因する半導体装置の製造の歩留まりの低下が抑制される。また、本実施形態において、平坦化膜110、106のエッチングを2段階に分けて行い、パッド開口117が開口する前にフォトレジストパターン113が除去される。このため、平坦化膜110、106のエッチング工程の1段階目においてフォトレジストパターン113に溜まった電荷による半導体装置の各素子への電気的なダメージが抑制できる。
In this embodiment, the
以上、本発明に係る実施形態を示したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。 As mentioned above, although embodiment which concerns on this invention was shown, it cannot be overemphasized that this invention is not limited to these embodiment, In the range which does not deviate from the summary of this invention, embodiment mentioned above can be changed and combined suitably. Is possible.
100:基板、113:フォトレジストパターン、116:硬化層、410:チャンバ 100: substrate, 113: photoresist pattern, 116: hardened layer, 410: chamber
Claims (20)
基板の上に少なくとも1層の有機系材料膜を形成する工程と、
前記有機系材料膜の上に無機系材料膜を形成する工程と、
前記無機系材料膜の上に、開口を有するフォトレジストパターンを形成する工程と、
前記フォトレジストパターンの開口を介して前記無機系材料膜を、プラズマを用いてドライエッチングし、前記無機系材料膜に開口を形成する第1のエッチング工程と、
前記フォトレジストパターンおよび前記無機系材料膜の開口に露出した前記有機系材料膜を、プラズマを用いてドライエッチングする第2のエッチング工程と、を含み、
前記第1のエッチング工程および前記第2のエッチング工程が、プラズマに波長1mm以上かつ1m以下の第1の周波数の電力と、前記第1の周波数よりも周波数の低い第2の周波数の電力と、を互いに別の導入部から供給可能なチャンバにて行われ、
前記第2のエッチング工程において、プラズマに前記第1の周波数の電力および前記第2の周波数の電力を供給することを特徴とする製造方法。 A method for manufacturing a semiconductor device, comprising:
Forming at least one organic material film on the substrate;
Forming an inorganic material film on the organic material film;
Forming a photoresist pattern having an opening on the inorganic material film;
A first etching step of dry-etching the inorganic material film through the opening of the photoresist pattern using plasma to form an opening in the inorganic material film;
A second etching step of dry-etching the organic material film exposed at the opening of the photoresist pattern and the inorganic material film using plasma,
The first etching step and the second etching step include a first frequency power having a wavelength of 1 mm or more and 1 m or less in plasma, and a second frequency power lower than the first frequency. Is performed in a chamber that can be supplied from different introduction parts,
In the second etching step, the power having the first frequency and the power having the second frequency are supplied to the plasma.
前記製造方法が、
前記第2のエッチング工程の後、剥離液を用いて前記フォトレジストパターンを除去する剥離工程と、
前記剥離工程の後、前記無機系材料膜の開口を介して前記露出した部分のうち前記第2のエッチング工程によってエッチングされなかった部分をエッチングする第3のエッチング工程と、を含むことを特徴とする請求項1乃至4の何れか1項に記載の製造方法。 In the second etching step, a part of the organic material film exposed at the opening of the photoresist pattern and the inorganic material film is etched,
The manufacturing method is
After the second etching step, a stripping step of removing the photoresist pattern using a stripping solution;
And a third etching step of etching a portion of the exposed portion that has not been etched by the second etching step through the opening of the inorganic material film after the peeling step. The manufacturing method according to any one of claims 1 to 4.
前記第3のエッチング工程が、前記第2のエッチング工程よりもプロセスガスに含まれる酸素の流量比が大きいことを特徴とする請求項7に記載の製造方法。 A process gas used in the second etching step and the third etching step contains oxygen;
The manufacturing method according to claim 7, wherein the third etching step has a larger flow rate ratio of oxygen contained in the process gas than the second etching step.
前記フォトレジストパターンの開口が、前記パッド電極の上に配されることを特徴とする請求項1乃至18の何れか1項に記載の製造方法。 The semiconductor device includes an imaging region including a photoelectric conversion unit, and a pad region including a pad electrode for connecting to the outside of the semiconductor device,
The manufacturing method according to claim 1, wherein the opening of the photoresist pattern is disposed on the pad electrode.
前記第2のエッチング工程において、前記硬化層が除去されることを特徴とする請求項1乃至19の何れか1項に記載の製造方法。 In the first etching step, a cured layer is generated on the surface of the photoresist pattern,
The manufacturing method according to claim 1, wherein the hardened layer is removed in the second etching step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017175796A JP2019054048A (en) | 2017-09-13 | 2017-09-13 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017175796A JP2019054048A (en) | 2017-09-13 | 2017-09-13 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019054048A true JP2019054048A (en) | 2019-04-04 |
Family
ID=66013907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017175796A Pending JP2019054048A (en) | 2017-09-13 | 2017-09-13 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019054048A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114284305A (en) * | 2021-12-07 | 2022-04-05 | 杭州海康威视数字技术股份有限公司 | Photoelectric detector, preparation method thereof and ray detection device |
-
2017
- 2017-09-13 JP JP2017175796A patent/JP2019054048A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114284305A (en) * | 2021-12-07 | 2022-04-05 | 杭州海康威视数字技术股份有限公司 | Photoelectric detector, preparation method thereof and ray detection device |
CN114284305B (en) * | 2021-12-07 | 2024-01-12 | 杭州海康微影传感科技有限公司 | Photoelectric detector, preparation method thereof and ray detection device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7294524B2 (en) | Method for fabricating image sensor without LTO-based passivation layer | |
US20150179435A1 (en) | Method For Integrated Circuit Patterning | |
US20090068838A1 (en) | Method for forming micropatterns in semiconductor device | |
US9093578B2 (en) | Solid-state image sensor, method of manufacturing the same, and camera | |
CN110875176A (en) | Method of forming semiconductor device | |
KR20120098487A (en) | Semiconductor device manufacturing method | |
US20090068842A1 (en) | Method for forming micropatterns in semiconductor device | |
CN114093763B (en) | Semiconductor manufacturing method | |
KR100965011B1 (en) | Method of forming fine pattern of semiconductor device | |
JP2019054048A (en) | Method for manufacturing semiconductor device | |
KR20030081052A (en) | Method for manufacturing semiconductor device | |
TWI652722B (en) | Method for preparing semiconductor structure | |
KR100983708B1 (en) | Method for forming a pattern of semiconductor device | |
KR100862315B1 (en) | Mask rework method | |
CN109962035A (en) | Method of forming semiconductor structure and image sensor | |
US9647027B2 (en) | Method for manufacturing semiconductor device | |
CN104752177B (en) | A kind of method for making embedded flash memory grid | |
TWI786101B (en) | Post etch treatment to prevent pattern collapse | |
CN108735585A (en) | Method for manufacturing mask pattern | |
US6828208B2 (en) | Method of fabricating shallow trench isolation structure | |
JP2013089801A (en) | Method of manufacturing semiconductor device | |
JPH10189731A (en) | Contact hole forming method | |
CN104347516B (en) | A kind of method for making embedded flash memory | |
KR20050064652A (en) | Method of manufacturing a flash memory device | |
KR100273286B1 (en) | Method for fabricating gate of semiconductor device |