JP2019050274A - Semiconductor device, electronic device, and method for manufacturing semiconductor device - Google Patents
Semiconductor device, electronic device, and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2019050274A JP2019050274A JP2017173330A JP2017173330A JP2019050274A JP 2019050274 A JP2019050274 A JP 2019050274A JP 2017173330 A JP2017173330 A JP 2017173330A JP 2017173330 A JP2017173330 A JP 2017173330A JP 2019050274 A JP2019050274 A JP 2019050274A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- electrode
- layer
- pillar
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体装置、電子装置、及び、半導体装置の製造方法に関する。 The present invention relates to a semiconductor device, an electronic device, and a method of manufacturing a semiconductor device.
従来より、半導体チップと、前記半導体チップがフリップチップ実装されている配線基板と、を備え、前記半導体チップは、電極パッドと、前記電極パッド上に形成されている銅ピラーと、を備える半導体装置がある。 A semiconductor device comprising a semiconductor chip and a wiring substrate on which the semiconductor chip is flip-chip mounted, wherein the semiconductor chip comprises an electrode pad and a copper pillar formed on the electrode pad. There is.
前記配線基板は、銅を含む金属からなる接続端子を有しており、前記銅ピラーと前記接続端子は、錫を含有しているはんだ層を介して接続しており、前記銅ピラーと前記はんだ層の間、及び前記はんだ層と前記接続端子の間の一方にのみニッケル層が形成されており、前記はんだ層の厚みの最小値が20μm以下である(例えば、特許文献1参照)。 The wiring board has a connection terminal made of a metal containing copper, and the copper pillar and the connection terminal are connected via a solder layer containing tin, and the copper pillar and the solder are connected. A nickel layer is formed only between one layer and between the solder layer and the connection terminal, and the minimum value of the thickness of the solder layer is 20 μm or less (see, for example, Patent Document 1).
ところで、上述のように銅ピラーとはんだ層の間にニッケル層を設けても、銅ピラーとはんだ層の間に電流が流れると、銅ピラーの銅とはんだ層の錫との合金層が生じる。合金層は、銅ピラー及びはんだ層よりも抵抗が高いため、電流が流れることによってジュール熱が生じ、銅と錫との合金化がさらに進行し、錫から銅錫合金への移行による体積変動からカーケンダルボイドが生じるおそれがある。 By the way, even if the nickel layer is provided between the copper pillar and the solder layer as described above, when a current flows between the copper pillar and the solder layer, an alloy layer of copper of the copper pillar and tin of the solder layer is generated. Since the alloy layer has higher resistance than the copper pillars and the solder layer, current flow causes Joule heat, alloying between copper and tin progresses further, and volume change due to transition from tin to copper-tin alloy. There is a possibility that a Kirkendall void may occur.
このようなカーケンダルボイドが生じると、はんだ層での電流密度の上昇によってはんだ層の温度が上昇し、はんだ層の溶融又はカーケンダルボイドの成長によってはんだ層が断線するおそれがある。はんだ層の断線は、半導体装置の信頼性低下に繋がる。 When such a Kirkendall void occurs, the temperature of the solder layer rises due to the increase of the current density in the solder layer, and there is a possibility that the solder layer may be disconnected due to the melting of the solder layer or the growth of the Kirkendall void. The disconnection of the solder layer leads to the decrease in the reliability of the semiconductor device.
そこで、信頼性の高い半導体装置、電子装置、及び、半導体装置の製造方法を提供することを目的とする。 Therefore, it is an object of the present invention to provide a highly reliable semiconductor device, an electronic device, and a method of manufacturing the semiconductor device.
本発明の実施の形態の半導体装置は、厚さ方向に貫通する銅製の貫通電極を有する半導体層と、前記貫通電極の第1端が位置する前記半導体層の一方の面側に設けられ、平面視で前記第1端を内包する開口部を有する銅電極と、前記半導体層の一方の面側において前記銅電極の開口部に一端が挿入され、前記貫通電極よりも大きな平面面積を有し、前記貫通電極及び前記銅電極に接続される、ニッケル製又はニッケル合金製の金属ピラーであって、錫を含むはんだが前記銅電極及び当該金属ピラーに接続された状態で前記銅電極の銅と前記はんだの錫とによって生じる合金から他端が突出する金属ピラーとを含む。 In the semiconductor device according to the embodiment of the present invention, a semiconductor layer having a copper through electrode penetrating in the thickness direction and one side of the semiconductor layer on which the first end of the through electrode is located are provided A copper electrode having an opening that encloses the first end in a visual sense, and one end of the opening of the copper electrode on one side of the semiconductor layer is inserted, and has a larger planar area than the through electrode, A metal pillar made of nickel or a nickel alloy, connected to the through electrode and the copper electrode, in which a solder containing tin is connected to the copper electrode and the metal pillar, and the copper and the copper of the copper electrode And a metal pillar whose other end protrudes from the alloy produced by the tin of the solder.
信頼性の高い半導体装置、電子装置、及び、半導体装置の製造方法を提供することができる。 It is possible to provide a highly reliable semiconductor device, an electronic device, and a method of manufacturing a semiconductor device.
以下、本発明の半導体装置、電子装置、及び、半導体装置の製造方法を適用した実施の形態について説明する。 Hereinafter, embodiments in which the semiconductor device, the electronic device, and the method for manufacturing a semiconductor device of the present invention are applied will be described.
<実施の形態>
図1は、半導体装置100を含む電子装置200の断面構造を示す図である。図2は、半導体装置100の断面構造を示す図である。図1及び図2には、共通の断面を示す。また、以下では、説明の便宜上、図中における上下関係を用いて説明するが、普遍的な上下関係を表すものではない。
Embodiment
FIG. 1 is a view showing a cross-sectional structure of an
電子装置200は、基板10、半導体チップ20、及び半導体装置100を含む。ここでは、電子装置200が半導体チップ20を含むものとして説明するが、半導体チップ20を含まなくてもよい。
The
基板10は、基板本体11及び電極12を有する。基板本体11は、例えば、FR−4(Flame Retardant type 4)規格の配線基板であり、内層を有する多層基板であってもよい。基板本体11の上面には、電極12が設けられている。電極12は、銅めっき層12Aとニッケル層12Bとを積層した構成を有する。 The substrate 10 has a substrate body 11 and an electrode 12. The substrate body 11 is, for example, a wiring substrate of the FR-4 (Flame Retardant type 4) standard, and may be a multilayer substrate having an inner layer. An electrode 12 is provided on the top surface of the substrate body 11. The electrode 12 has a configuration in which a copper plating layer 12A and a nickel layer 12B are stacked.
基板10の電極12は、はんだ13によって半導体チップ20のニッケルピラー130及び電極122に接続されている。はんだ13は、錫、銀、及び銅を含む、所謂鉛フリーはんだである。
The electrode 12 of the substrate 10 is connected to the
半導体チップ20は、半導体製造方法によって作製されるIC(Integrated Circuit:集積回路)等を含むチップ本体21と、チップ本体21の下面に設けられる電極22とを有する。電極22は、チップ本体21側からアルミニウム、チタン、銅、ニッケルを積層した構造を有する。半導体チップ20は、電極22がはんだ23を介して半導体装置100の銅ピラー110に接続されることによって、半導体装置100に接続されている。
The semiconductor chip 20 has a
半導体装置100は、シリコン層101、銅ピラー110、下部配線層121、電極122、ニッケルピラー130、及びパッシベーション膜140を有する。
The
シリコン層101は、シリコンウェハを個片化したものであり、下部に酸化シリコン層101Aが設けられている。シリコン層101は、半導体層の一例である。シリコン層101には、厚さ方向に貫通する4つの貫通孔の内部に、銅ピラー110が充填されている。ここでは、シリコン層101にIC等の回路が形成されていない形態について説明する。
The
銅ピラー110は、銅めっき処理で形成される円柱状の部材であり、シリコン層101を厚さ方向(図中縦方向)に貫通して設けられている。銅ピラー110は、貫通電極の一例である。
The
銅ピラー110の上端には、ニッケル層110Aが設けられている。ニッケル層110Aは、銅ピラー110の上端の界面を保護するために設けられている。銅ピラー110及びニッケル層110Aは、基板10と半導体チップ20を電気的に接続するために設けられている。
At the upper end of the
銅ピラー110及びニッケル層110Aは、例えば、シリコン層101の上にニッケル層110Aの上面と同じ高さまでレジストを形成し、レジスト及びシリコン層101に図中縦方向に貫通する4本の貫通孔を形成し、めっき処理で貫通孔内に銅とニッケルを充填した後に、レジストを除去することによって作製することができる。銅ピラー110及びニッケル層110Aは、基板10と半導体チップ20との電気的な接続を実現するために設けられている。
For example, the
下部配線層121は、シリコン層101の下面で4本の銅ピラー110と2本のニッケルピラー130とを互いに電気的に接続するために設けられている。下部配線層121は、シリコン層101の下面から順に、チタン層121A、銅層121B、銅めっき層121Cを積層した構造を有する。下部配線層121は、シリコン層101とパッシベーション膜140によって覆われている。パッシベーション膜140は、例えば、感光性を有するポリイミド樹脂製である。
The
電極122は、下部配線層121の下に設けられている。電極122は、はんだ13を介して基板10の電極12と接続される。電極122は、下部配線層121がある上側から下側にかけて、チタン層122A、銅層122B、銅めっき層122C、及びニッケルめっき層122Dを順番に積層した構成を有する。なお、銅層122Bと銅めっき層122Cの間に境界線を示すが、実際には一体化されて1つの銅層になっている。
The
ニッケルピラー130は、下部配線層121及び電極122を縦方向(厚さ方向)に貫通する2本の貫通孔123の中に設けられている。2本の貫通孔123は、横方向に4本配列される銅ピラー110のうちの中央の2本の下端を表出させるように形成されている。ニッケルピラー130は、金属ピラーの一例である。
The
貫通孔123は、円筒状であり、2本の銅ピラー110の円柱形状よりも大きな直径を有し、平面視で貫通孔123の円の中に、銅ピラー110が収まるように配置されている。2本の貫通孔123の内部には、ニッケルピラー130が充填され、ニッケルピラー130の上端は、銅ピラー110の下端に直接的に接続される。
The through
このため、ニッケルピラー130は円柱状であり、ニッケルピラー130の直径は、銅ピラー110の直径よりも大きく、かつ、平面視でニッケルピラー130の円形の内部に銅ピラー110の円形が収まる(内包される)ように配置されている。この理由については後述する。
Therefore, the
また、ニッケルピラー130は、下部配線層121及び電極122の2本の貫通孔123よりも、さらに下方に延在している。ニッケルピラー130の長さ(円柱形状の中心軸に沿った長さ)は、次のように設定される。ここでは、図3を用いて説明する。図3は、半導体装置100の銅電極122の周囲に生じる合金層122Gを示す図である。図3には、はんだ13も示す。
In addition, the
銅ピラー110及びニッケルピラー130に電流を流すと、電極122とはんだ13の合金層122Gが生じる。合金層122Gは、電極122の銅(銅層122B及び銅めっき層122Cに含まれる銅)と、はんだ13の錫との合金層122G1と、電極122のニッケル(ニッケルめっき層122Dに含まれるニッケル)と、はんだ13の錫との合金層122G2とである。合金層122G1は銅と錫の合金であり、合金層122G2はニッケルと錫の合金である。
When current flows through the
銅と錫の合金である合金層122G1の抵抗値は、銅ピラー110、はんだ13、及びニッケルピラー130の抵抗値よりも高いため、電流が流れることによってジュール熱が生じ、合金層122G1が成長するおそれがある。
Since the resistance value of the alloy layer 122G1 which is an alloy of copper and tin is higher than the resistance values of the
半導体装置100では、銅ピラー110よりも直径の大きいニッケルピラー130と銅ピラー110とを直接接続し、かつ、平面視で銅ピラー110がニッケルピラー130の円形に内包されるように配置している。銅ピラー110よりもニッケルピラー130の直径が大きいことは、銅ピラー110の平面面積よりもニッケルピラー130の平面面積が大きいことを意味する。平面面積とは、円柱形状の場合、両端に位置する円形表面の面積である。
In the
このため、半導体装置100の使用過程で銅ピラー110とニッケルピラー130で構築される電流経路に電流を流しても、銅ピラー110とニッケルピラー130との電気的な接続状態に変化は生じず、電流経路は確保される。仮に、銅層122B及び銅めっき層122Cの全体が銅と錫の合金になったとしても(銅層122B及び銅めっき層122Cの全体が合金層122G1に含まれることになったとしても)、銅ピラー110とニッケルピラー130との間の電流経路は確保される。
Therefore, even if current flows through the current path formed by the
一方、ニッケルピラー130とはんだ13との間の電気的な接続状態は、合金層122G1が下方向に成長すると変化するおそれがある。仮に、ニッケルピラー130とはんだ13との間に銅と錫の合金である合金層122G1が介在することになると、合金層122G1で発生するジュール熱によって生じうるカーケンダルボイドによって、ニッケルピラー130とはんだ13との間の電気的な接続が失われるおそれがある。
On the other hand, the electrical connection between the
そこで、半導体装置100では、銅層122B及び銅めっき層122Cにおける銅の含有量、及び、ニッケルピラー130とはんだ13に流れる電流の電流密度等から、合金層122G1が成長した場合の最大のサイズを計算している。そして、ニッケルピラー130の円柱形状の中心軸方向(図中の縦方向)の長さを、合金層122G1が最大化しても、ニッケルピラー130が合金層122G1よりも下方に突出してはんだ13に直接的に接続される状態が保たれるような長さに設定している。ニッケルピラー130の長さは、一端(図中上端)と他端(図中の下端)の間の長さである。
Therefore, in the
合金層122G1のサイズは、あるサイズで飽和するため、飽和するサイズを最大のサイズとして求め、半導体装置100の製品寿命の最後まで、ニッケルピラー130とはんだ13との接続が確保されるようにしている。
Since the size of the alloy layer 122G1 saturates at a certain size, the size to be saturated is determined as the maximum size so that the connection between the
また、ニッケルピラー130の表面には、ニッケルピラー130のニッケルと、はんだ13の錫との合金層130Gが生じる場合が有り得るが、ニッケルと錫の合金の抵抗値は、十分に低く、ジュール熱の問題が発生することはない。このため、合金層130Gは、ニッケルピラー130とはんだ13との電気的な接続状態に悪影響を及ぼさない。
In addition, although an
以上のように、実施の形態によれば、銅ピラー110よりも直径の大きいニッケルピラー130と銅ピラー110とを直接接続し、かつ、平面視で銅ピラー110がニッケルピラー130の円形に内包されるように配置している。さらに、ニッケルピラー130は、合金層122G1が最大のサイズまで成長しても、合金層122G1から下端が突出する長さを有する。
As described above, according to the embodiment, the
このため、半導体装置100の使用過程で銅ピラー110とニッケルピラー130で構築される電流経路に電流を流しても、銅ピラー110とニッケルピラー130との電気的な接続状態に変化は生じず、電流経路は確保される。
Therefore, even if current flows through the current path formed by the
従って、信頼性の高い半導体装置100、及び、半導体装置100を含む電子装置200を提供することができる。
Therefore, the
次に、図4乃至図11を用いて半導体装置100の製造方法について説明する。図4乃至図11は、半導体装置100の製造工程を示す図である。
Next, a method of manufacturing the
まず、図4(A)に示すように、下部に酸化シリコン層101Aを設けたシリコン層101に、銅ピラー110を貫通させ、銅ピラー110の上端にニッケル層110Aを設けた構造体100A1を用意する。
First, as shown in FIG. 4A, a structure 100A1 is prepared in which the
次に、構造体100A1の下面に、スパッタ法でチタン層121A1と銅層121B1を形成し、図4(B)に示す構造体100A2を作製する。 Next, a titanium layer 121A1 and a copper layer 121B1 are formed on the lower surface of the structure 100A1 by a sputtering method, and a structure 100A2 shown in FIG. 4B is manufactured.
次に、構造体100A2の銅層121B1の下面にフォトレジスト150Aを塗布し、露光してパターニングして4本の銅ピラー110の下側の部分を除去して銅層121B1を露出させることにより、図5(A)に示す構造体100A3を作製する。
Next, a
次に、構造体100A3の銅層121B1の下面に、銅めっき層121C1を形成することにより、図5(B)に示す構造体100A4を作製する。この処理は、銅ピラー110に電圧を印加し、電解めっき処理で行えばよい。
Next, a copper plating layer 121C1 is formed on the lower surface of the copper layer 121B1 of the structure 100A3 to fabricate a structure 100A4 shown in FIG. 5 (B). This process may be performed by applying a voltage to the
次に、構造体100A4からフォトレジスト150Aをウェットエッチング処理で除去するとともに、チタン層121A1と銅層121B1のうち、銅めっき層121C1よりも横方向に突出している部分をエッチング処理で除去する。これにより、図5(B)に示すチタン層121A1と銅層121B1は、チタン層121A2と銅層121B2になり、図6(A)に示す構造体100A5が作製される。なお、チタン層121A2と銅層121B2を形成するためのエッチング処理は、例えば、マスクを用いたウェットエッチング処理又はRIE(Reactive Ion Etching)処理で行えばよい。ウェットエッチング処理の場合は、銅をエッチングする溶液と、チタンをエッチングする溶液とを使い分ければよい。
Next, the
次に、構造体100A5の下部に、チタン層121A2、銅層121B2、及び銅めっき層121C1の側面と、銅めっき層121C1の下面とを覆うパッシベーション膜140A1を形成することによって、図6(B)に示す構造体100A6を作製する。パッシベーション膜140A1は、一例として、感光性のポリイミド樹脂である。 Next, a passivation film 140A1 covering the side surfaces of the titanium layer 121A2, the copper layer 121B2, and the copper plating layer 121C1 and the lower surface of the copper plating layer 121C1 is formed under the structural body 100A5, as shown in FIG. A structure 100A6 shown in FIG. The passivation film 140A1 is, for example, a photosensitive polyimide resin.
次に、パッシベーション膜140A1のうち、4本の銅ピラー110のうちの中央の2本の下側に位置する部分を開口することにより、図7(A)に示すパッシベーション膜140A2を有する構造体100A7を作製する。パッシベーション膜140A2は、開口部140A2Aを有する。開口部140A2Aは、図6(B)に示す構造体100A6のパッシベーション膜140A1に対して、開口部140A2Aを形成したい部位に、露光、現像をして孔を開けることによって作製される。
Next, a portion of the passivation film 140A1 located below the center two of the four
次に、スパッタ法により、パッシベーション膜140A2と開口部140A2Aに、チタン層122A1と銅層122B1を順次形成することにより、図7(B)に示す構造体100A8を作製する。チタン層122A1と銅層122B1は、開口部140A2Aに合わせた段差を有する断面形状になる。銅層122B1のうち、開口部140A2Aに合わせて上側に凹んでいる部分は、凹部122B1Bである。 Next, a titanium layer 122A1 and a copper layer 122B1 are sequentially formed in the passivation film 140A2 and the opening 140A2A by sputtering, whereby a structure 100A8 shown in FIG. 7B is manufactured. The titanium layer 122A1 and the copper layer 122B1 have a cross-sectional shape having a level difference that matches the opening 140A2A. The portion of the copper layer 122B1 that is recessed upward in accordance with the opening 140A2A is a recess 122B1B.
次に、構造体100A8の銅層122B1のうち、凹部122B1B以外の部分の下面にフォトレジストを塗布し、図8(A)に示すように開口部140A2Aよりも少し幅が広い範囲までパターニングして除去することにより、銅層122B1の下面にフォトレジスト150Bが形成された構造体100A9を作製する。フォトレジスト150Bは、開口150B1を有する。開口150B1は、フォトレジストに露光を行ってパターニングすることによって形成される。
Next, a photoresist is applied to the lower surface of the portion other than the concave portion 122B1B of the copper layer 122B1 of the structure 100A8, and as shown in FIG. 8A, patterning is performed to a range slightly wider than the opening 140A2A. By removing, a structure 100A9 in which a
次に、銅ピラー110の上部に電圧を印加しながら電解めっき処理を行い、銅めっき層122C1とニッケルめっき層122D1を形成することによって、図8(B)に示す構造体100A10を作製する。
Next, electroplating is performed while applying a voltage to the upper portion of the
次に、構造体100A10に対してエッチング処理を行い、フォトレジスト150Bを除去するとともに、パッシベーション膜140A2の下部にあるチタン層122A1と銅層122B1を除去することによって、図9(A)に示す構造体100A11を作製する。この工程では、図8(B)に示すチタン層122A1と銅層122B1のうち、横方向において、銅めっき層122C1とニッケルめっき層122D1よりも外側にある部分が除去される。従って、図8(B)に示すチタン層122A1と銅層122B1のうちパッシベーション膜140A2の下部にある部分であっても、銅めっき層122C1とニッケルめっき層122D1の幅の内部に含まれる部分は除去されずに残される。
Next, the structure 100A10 is etched to remove the
この処理により、図8(B)に示すチタン層122A1と銅層122B1は、チタン層122A2と銅層122B2になる。なお、フォトレジスト150Bを除去は、ウェットエッチング処理で行えばよく、チタン層122A2と銅層122B2を形成するためのエッチング処理は、マスクを用いたウェットエッチング処理又はRIE処理で行えばよい。ウェットエッチング処理の場合は、銅をエッチングする溶液と、チタンをエッチングする溶液とを使い分ければよい。
By this treatment, the titanium layer 122A1 and the copper layer 122B1 shown in FIG. 8B become a titanium layer 122A2 and a copper layer 122B2. The
次に、構造体100A11の下部にフォトレジストを塗布し、露光してパターニングすることによって2本のニッケルピラー130を形成する領域をニッケルめっき層122D1が表出するまで除去することにより、図9(B)に示すフォトレジスト150Cが形成された構造体100A12を作製する。フォトレジスト150Cは、2本のニッケルピラー130に対応する貫通孔150C1を有する。貫通孔150C1の形成は、例えば、マスクを用いたウェットエッチング処理とRIE処理とを組み合わせたエッチング工程、又は、RIE処理によるエッチング工程で行えばよい。
Next, a photoresist is applied to the lower portion of the structure 100A11, exposed and patterned to remove the region where the two
次に、構造体100A12のチタン層121A2、銅層121B2、銅めっき層121C1、チタン層122A2、銅層122B2、銅めっき層122C1、及びニッケルめっき層122D1のうち、2本の貫通孔150C1の真上にある部分をエッチング処理で除去することにより、図10(A)に示す構造体100A13を作製する。このエッチング処理は、例えば、マスクを用いたウェットエッチング処理とRIE処理とを組み合わせたエッチング工程、又は、RIE処理によるエッチング工程で行えばよい。ウェットエッチング処理の場合は、銅をエッチングする溶液と、チタンをエッチングする溶液と、ニッケルをエッチングする溶液とを使い分ければよい。 Next, two through holes 150C1 of the titanium layer 121A2, the copper layer 121B2, the copper plating layer 121C1, the titanium layer 122A2, the copper layer 122B2, the copper plating layer 122C1, and the nickel plating layer 122D1 of the structure 100A12. By removing the portion existing in the etching process by etching, a structure 100A13 shown in FIG. 10A is manufactured. This etching process may be performed, for example, as an etching process combining wet etching process using a mask and RIE process, or an etching process using RIE process. In the case of the wet etching process, a solution for etching copper, a solution for etching titanium, and a solution for etching nickel may be used properly.
このエッチング処理により、チタン層121A2、銅層121B2、及び銅めっき層121C1は、それぞれ、チタン層121A、銅層121B、及び銅めっき層121Cになる。また、チタン層122A2、銅層122B2、銅めっき層122C1、及びニッケルめっき層122D1は、それぞれ、チタン層122A、銅層122B、銅めっき層122C、及びニッケルめっき層122Dになる。
By this etching process, the titanium layer 121A2, the copper layer 121B2, and the copper plating layer 121C1 become the
また、この処理により、チタン層121A、銅層121B、銅めっき層121C、チタン層122A、銅層122B、銅めっき層122C、及びニッケルめっき層122Dには、貫通孔150C2が形成される。貫通孔150C2は、フォトレジスト150Cから2本の銅ピラー110の下面と酸化シリコン層101Aとにまで到達している。
Further, through the process, through holes 150C2 are formed in the
次に、4本の銅ピラー110のうちの中央の2本に電圧を印加して電解めっき処理を行って、構造体100A13の2本の貫通孔150C2の内部にニッケルめっきを充填することによって、ニッケルピラー130を形成する。この処理で図10(B)に示す構造体100A14が作製される。
Next, a voltage is applied to the central two of the four
そして、最後に、構造体100A14にエッチング処理を行ってフォトレジスト150Cを除去すれば、図11に示す半導体装置100が完成する。
Finally, the structure 100A14 is etched to remove the
なお、以上では、シリコン層101に銅ピラー110が設けられている形態について説明したが、銅ピラー110の代わりに、銅製の貫通ビアが設けられていてもよい。この場合には、銅製の貫通ビアの下面にニッケルピラー130が直接的に接続されるようにすればよい。銅製の貫通ビアと、ニッケルピラー130との平面での面積(平面面積)及び位置関係が、上述した銅ピラー110及びニッケルピラー130と同様であればよい。
In addition, although the form which provided the
また、銅ピラー110の代わりに、シリコン層101の下面に、銅製のパッド、又は、銅製の配線が設けられていてもよい。この場合には、銅製のパッド、又は、銅製の配線の端子の下面にニッケルピラー130が直接的に接続されるようにすればよい。銅製のパッド、又は、銅製の配線の端子と、ニッケルピラー130との平面面積及び位置関係が、上述した銅ピラー110及びニッケルピラー130と同様であればよい。
Further, instead of the
また、以上では、ニッケルピラー130を用いる形態について説明したが、ニッケルピラー130の代わりに、ニッケルを含む合金製のピラーを用いてもよい。ニッケルを含む合金としては、はんだ付け性を改善する目的で、ニッケルに金(Au)、白金(Pt)、又はパラジウム(Pd)等を添加した合金を用いることができる。これらの金属の添加量は、10%程度である。
Further, although the embodiment using the
また、以上では、シリコン層101には回路が形成されていない形態について説明したが、シリコン層101にはIC等の回路が形成されていてもよい。図12は、実施の形態の変形例の半導体装置100Mを示す図である。図12では、各構成要素を簡略化するとともに、1つの銅ピラー110Mに対応する部分を拡大して示す。
In the above, the embodiment in which the circuit is not formed in the
半導体装置100Mは、シリコン層101M、銅ピラー110M、電極122M、ニッケルピラー130Mを含む。銅ピラー110M、電極122M、ニッケルピラー130Mは、それぞれ、図2の銅ピラー110、電極122、ニッケルピラー130と同様である。なお、ここでは、図2に示す下部配線層121及びパッシベーション膜140を省略する。
The
シリコン層101Mは、内部に回路101M1を有するとともに、下面に電極101M2を有する。電極101M2は、例えば銅めっき製であり、下面にニッケル層が形成されていてもよい。回路101M1は、銅ピラー110Mに電気的に接続されている。
The
ニッケルピラー130Mの上端側は、電極122Mを貫通しており、パッド160Mを介して電極101M2に接続されている。ニッケルピラー130Mの銅電極122Mよりも下側と、及び電極122Mとは、図3に示すはんだ13と同様のはんだに接続される。
The upper end side of the
このように、シリコン層101Mが回路101M1を含む半導体装置100Mにおいても、電極122Mを貫通するニッケルピラー130Mと銅ピラー110Mとを接続してもよい。ニッケルピラー130Mと銅ピラー110Mとは、電極101M2及びパッド160Mを介して接続される。ニッケルピラー130M及び銅ピラー110Mの平面面積の関係と、ニッケルピラー130M及び銅ピラー110Mの平面視での位置関係は、図1乃至図3を用いて説明したニッケルピラー130と銅ピラー110と同様である。
As described above, also in the
以上、本発明の例示的な実施の形態の半導体装置、電子装置、及び、半導体装置の製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
(付記1)
厚さ方向に貫通する銅製の貫通電極を有する半導体層と、
前記貫通電極の第1端が位置する前記半導体層の一方の面側に設けられ、平面視で前記第1端を内包する開口部を有する銅電極と、
前記半導体層の一方の面側において前記銅電極の開口部に一端が挿入され、前記貫通電極よりも大きな平面面積を有し、前記貫通電極及び前記銅電極に接続される、ニッケル製又はニッケル合金製の金属ピラーであって、錫を含むはんだが前記銅電極及び当該金属ピラーに接続された状態で前記銅電極の銅と前記はんだの錫とによって生じる合金から他端が突出する金属ピラーと
を含む、半導体装置。
(付記2)
前記金属ピラーの前記一端と前記他端の間の長さは、前記貫通電極と前記金属ピラーとによって構築される電流経路に電流が流れた場合に成長して最大化した前記合金から突出する長さである、付記1記載の半導体装置。
(付記3)
前記貫通電極は、銅ピラー、銅製の貫通ビア、銅製のパッド、又は、銅製の配線である、付記1又は2記載の半導体装置。
(付記4)
前記金属ピラーは、平面視で前記銅電極を内包するように配置される、付記1乃至3のいずれか一項記載の半導体装置。
(付記5)
前記半導体層は、
回路と、
前記一方の面に設けられ、前記回路に接続されるとともに前記貫通電極の前記一端に接続される電極と
をさらに有し、
前記貫通電極は、前記電極を介して前記金属ピラーに接続される、付記1乃至4のいずれか一項記載の半導体装置。
(付記6)
半導体装置と、
電極を有する基板と、
錫を含み、前記半導体装置と前記基板の電極とを接続するはんだと
を含む電子装置であって、
前記半導体装置は、
厚さ方向に貫通する銅製の貫通電極を有する半導体層と、
前記貫通電極の第1端が位置する前記半導体層の一方の面側に設けられ、平面視で前記第1端を内包する開口部を有する銅電極と、
前記半導体層の一方の面側において前記銅電極の開口部に一端が挿入され、前記貫通電極よりも大きな平面面積を有し、前記貫通電極及び前記銅電極に接続される、ニッケル製又はニッケル合金製の金属ピラーであって、前記はんだによって前記銅電極及び当該金属ピラーが前記基板の電極と接続された状態で前記銅電極の銅と前記はんだの錫とによって生じる合金から他端が突出する金属ピラーと
を有する、電子装置。
(付記7)
半導体層に、厚さ方向に貫通する貫通電極を形成する工程と、
前記貫通電極の第1端が位置する前記半導体層の一方の面側に、平面視で前記第1端を内包する開口部を有する銅電極を形成する工程と、
前記半導体層の一方の面側において前記銅電極の開口部に一端が挿入され、前記貫通電極よりも大きな平面面積を有し、前記貫通電極及び前記銅電極に接続される、ニッケル製又はニッケル合金製の金属ピラーであって、錫を含むはんだが前記銅電極及び当該金属ピラーに接続された状態で前記銅電極の銅と前記はんだの錫とによって生じる合金から他端が突出する金属ピラーを形成する工程と
を含む、半導体装置の製造方法。
Although the semiconductor device, the electronic device, and the method of manufacturing the semiconductor device according to the exemplary embodiments of the present invention have been described above, the present invention is not limited to the specifically disclosed embodiments. Various modifications and variations are possible without departing from the scope of the claims.
Further, the following appendices will be disclosed regarding the above embodiment.
(Supplementary Note 1)
A semiconductor layer having a copper through electrode penetrating in a thickness direction;
A copper electrode having an opening which is provided on one surface side of the semiconductor layer on which the first end of the through electrode is positioned and which includes the first end in a plan view;
Nickel or nickel alloy having one end inserted into the opening of the copper electrode on one side of the semiconductor layer and having a larger planar area than the through electrode and connected to the through electrode and the copper electrode A metal pillar made of tin, wherein a solder containing tin is connected to the copper electrode and the metal pillar, and a metal pillar whose other end protrudes from an alloy produced by copper of the copper electrode and tin of the solder; Including semiconductor devices.
(Supplementary Note 2)
The length between the one end and the other end of the metal pillar is a length that protrudes from the alloy grown and maximized when a current flows in the current path constructed by the through electrode and the metal pillar. The semiconductor device according to claim 1, which is
(Supplementary Note 3)
The semiconductor device according to claim 1, wherein the through electrode is a copper pillar, a through via made of copper, a pad made of copper, or a wiring made of copper.
(Supplementary Note 4)
The semiconductor device according to any one of appendices 1 to 3, wherein the metal pillar is arranged to include the copper electrode in a plan view.
(Supplementary Note 5)
The semiconductor layer is
Circuit,
An electrode provided on the one surface, connected to the circuit and connected to the one end of the through electrode;
The semiconductor device according to any one of appendices 1 to 4, wherein the through electrode is connected to the metal pillar via the electrode.
(Supplementary Note 6)
A semiconductor device,
A substrate having an electrode;
An electronic device comprising: tin; and a solder for connecting the semiconductor device and an electrode of the substrate;
The semiconductor device is
A semiconductor layer having a copper through electrode penetrating in a thickness direction;
A copper electrode having an opening which is provided on one surface side of the semiconductor layer on which the first end of the through electrode is positioned and which includes the first end in a plan view;
Nickel or nickel alloy having one end inserted into the opening of the copper electrode on one side of the semiconductor layer and having a larger planar area than the through electrode and connected to the through electrode and the copper electrode A metal pillar, the other end of which protrudes from an alloy produced by copper of the copper electrode and tin of the solder in a state where the copper electrode and the metal pillar are connected to the electrode of the substrate by the solder An electronic device having a pillar.
(Appendix 7)
Forming a through electrode penetrating in a thickness direction in the semiconductor layer;
Forming a copper electrode having an opening including the first end in plan view on one side of the semiconductor layer on which the first end of the through electrode is located;
Nickel or nickel alloy having one end inserted into the opening of the copper electrode on one side of the semiconductor layer and having a larger planar area than the through electrode and connected to the through electrode and the copper electrode A metal pillar in which a solder containing tin is connected to the copper electrode and the metal pillar to form a metal pillar whose other end protrudes from an alloy produced by copper of the copper electrode and tin of the solder A method of manufacturing a semiconductor device, comprising:
10 基板
20 半導体チップ
100 半導体装置
101 シリコン層
110 銅ピラー
121 下部配線層
122 電極
130 ニッケルピラー
140 パッシベーション膜
200 電子装置
DESCRIPTION OF SYMBOLS 10 substrate 20
Claims (7)
前記貫通電極の第1端が位置する前記半導体層の一方の面側に設けられ、平面視で前記第1端を内包する開口部を有する銅電極と、
前記半導体層の一方の面側において前記銅電極の開口部に一端が挿入され、前記貫通電極よりも大きな平面面積を有し、前記貫通電極及び前記銅電極に接続される、ニッケル製又はニッケル合金製の金属ピラーであって、錫を含むはんだが前記銅電極及び当該金属ピラーに接続された状態で前記銅電極の銅と前記はんだの錫とによって生じる合金から他端が突出する金属ピラーと
を含む、半導体装置。 A semiconductor layer having a copper through electrode penetrating in a thickness direction;
A copper electrode having an opening which is provided on one surface side of the semiconductor layer on which the first end of the through electrode is positioned and which includes the first end in a plan view;
Nickel or nickel alloy having one end inserted into the opening of the copper electrode on one side of the semiconductor layer and having a larger planar area than the through electrode and connected to the through electrode and the copper electrode A metal pillar made of tin, wherein a solder containing tin is connected to the copper electrode and the metal pillar, and a metal pillar whose other end protrudes from an alloy produced by copper of the copper electrode and tin of the solder; Including semiconductor devices.
回路と、
前記一方の面に設けられ、前記回路に接続されるとともに前記貫通電極の前記一端に接続される電極と
をさらに有し、
前記貫通電極は、前記電極を介して前記金属ピラーに接続される、請求項1乃至4のいずれか一項記載の半導体装置。 The semiconductor layer is
Circuit,
An electrode provided on the one surface, connected to the circuit and connected to the one end of the through electrode;
The semiconductor device according to any one of claims 1 to 4, wherein the through electrode is connected to the metal pillar via the electrode.
電極を有する基板と、
錫を含み、前記半導体装置と前記基板の電極とを接続するはんだと
を含む電子装置であって、
前記半導体装置は、
厚さ方向に貫通する銅製の貫通電極を有する半導体層と、
前記貫通電極の第1端が位置する前記半導体層の一方の面側に設けられ、平面視で前記第1端を内包する開口部を有する銅電極と、
前記半導体層の一方の面側において前記銅電極の開口部に一端が挿入され、前記貫通電極よりも大きな平面面積を有し、前記貫通電極及び前記銅電極に接続される、ニッケル製又はニッケル合金製の金属ピラーであって、前記はんだによって前記銅電極及び当該金属ピラーが前記基板の電極と接続された状態で前記銅電極の銅と前記はんだの錫とによって生じる合金から他端が突出する金属ピラーと
を有する、電子装置。 A semiconductor device,
A substrate having an electrode;
An electronic device comprising: tin; and a solder for connecting the semiconductor device and an electrode of the substrate;
The semiconductor device is
A semiconductor layer having a copper through electrode penetrating in a thickness direction;
A copper electrode having an opening which is provided on one surface side of the semiconductor layer on which the first end of the through electrode is positioned and which includes the first end in a plan view;
Nickel or nickel alloy having one end inserted into the opening of the copper electrode on one side of the semiconductor layer and having a larger planar area than the through electrode and connected to the through electrode and the copper electrode A metal pillar, the other end of which protrudes from an alloy produced by copper of the copper electrode and tin of the solder in a state where the copper electrode and the metal pillar are connected to the electrode of the substrate by the solder An electronic device having a pillar.
前記貫通電極の第1端が位置する前記半導体層の一方の面側に、平面視で前記第1端を内包する開口部を有する銅電極を形成する工程と、
前記半導体層の一方の面側において前記銅電極の開口部に一端が挿入され、前記貫通電極よりも大きな平面面積を有し、前記貫通電極及び前記銅電極に接続される、ニッケル製又はニッケル合金製の金属ピラーであって、錫を含むはんだが前記銅電極及び当該金属ピラーに接続された状態で前記銅電極の銅と前記はんだの錫とによって生じる合金から他端が突出する金属ピラーを形成する工程と
を含む、半導体装置の製造方法。 Forming a through electrode penetrating in a thickness direction in the semiconductor layer;
Forming a copper electrode having an opening including the first end in plan view on one side of the semiconductor layer on which the first end of the through electrode is located;
Nickel or nickel alloy having one end inserted into the opening of the copper electrode on one side of the semiconductor layer and having a larger planar area than the through electrode and connected to the through electrode and the copper electrode A metal pillar in which a solder containing tin is connected to the copper electrode and the metal pillar to form a metal pillar whose other end protrudes from an alloy produced by copper of the copper electrode and tin of the solder A method of manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017173330A JP2019050274A (en) | 2017-09-08 | 2017-09-08 | Semiconductor device, electronic device, and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017173330A JP2019050274A (en) | 2017-09-08 | 2017-09-08 | Semiconductor device, electronic device, and method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019050274A true JP2019050274A (en) | 2019-03-28 |
Family
ID=65905971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017173330A Pending JP2019050274A (en) | 2017-09-08 | 2017-09-08 | Semiconductor device, electronic device, and method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019050274A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020188964A1 (en) | 2019-03-18 | 2020-09-24 | 関西ペイント株式会社 | Paint color search device |
-
2017
- 2017-09-08 JP JP2017173330A patent/JP2019050274A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020188964A1 (en) | 2019-03-18 | 2020-09-24 | 関西ペイント株式会社 | Paint color search device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7213329B2 (en) | Method of forming a solder ball on a board and the board | |
JP6286169B2 (en) | Wiring board and manufacturing method thereof | |
US9084339B2 (en) | Wiring substrate and method of manufacturing the same | |
JP2009044161A (en) | Method of manufacturing through wiring board | |
US10163768B2 (en) | Semiconductor structure and method of manufacturing the same | |
US20130147014A1 (en) | Wafer Level Package Having Cylindrical Capacitor and Method Of Fabrication The Same | |
US9941237B2 (en) | Semiconductor device and method for making semiconductor device | |
JP2019186243A (en) | Wiring board, semiconductor package and manufacturing method of wiring board | |
JP4716099B2 (en) | Manufacturing method of chip-type fuse | |
US20190148325A1 (en) | Electronic device and method for manufacturing the same | |
TWI277183B (en) | A routing design to minimize electromigration damage to solder bumps | |
JP6237145B2 (en) | Method for manufacturing electronic component and method for manufacturing electronic device | |
JP5407269B2 (en) | Semiconductor device | |
JP6165411B2 (en) | Electronic components and electronic equipment | |
JP5210912B2 (en) | Wiring board, electronic device, and electronic device mounting structure | |
JP2015008179A (en) | Pad structure, mounting structure, and manufacturing method | |
JP6186780B2 (en) | Semiconductor device and manufacturing method thereof | |
CN110943067B (en) | Semiconductor device and method for manufacturing the same | |
JP2019050274A (en) | Semiconductor device, electronic device, and method for manufacturing semiconductor device | |
TW201533873A (en) | Flip-chip package substrate, flip-chip package and manufacturing method thereof | |
JP6951219B2 (en) | Manufacturing method for wiring boards, semiconductor devices, and wiring boards | |
KR101032706B1 (en) | Semiconductor package and method of manufacturing the same | |
KR100986296B1 (en) | Semiconductor package and method of manufacturing the same | |
JP2007250999A (en) | Method for manufacturing semiconductor device | |
CN102315136A (en) | Package structure and manufacturing method thereof |