Nothing Special   »   [go: up one dir, main page]

JP2018137432A - Nitride semiconductor substrate and method for manufacturing the same - Google Patents

Nitride semiconductor substrate and method for manufacturing the same Download PDF

Info

Publication number
JP2018137432A
JP2018137432A JP2018011099A JP2018011099A JP2018137432A JP 2018137432 A JP2018137432 A JP 2018137432A JP 2018011099 A JP2018011099 A JP 2018011099A JP 2018011099 A JP2018011099 A JP 2018011099A JP 2018137432 A JP2018137432 A JP 2018137432A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
nitride semiconductor
gan
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018011099A
Other languages
Japanese (ja)
Other versions
JP7034739B2 (en
Inventor
阿部 芳久
Yoshihisa Abe
芳久 阿部
真司 河端
Shinji Kawabata
真司 河端
真太郎 宮本
Shintaro Miyamoto
真太郎 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Coorstek KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coorstek KK filed Critical Coorstek KK
Priority to EP18157146.4A priority Critical patent/EP3364463A3/en
Priority to US15/900,202 priority patent/US10593790B2/en
Publication of JP2018137432A publication Critical patent/JP2018137432A/en
Application granted granted Critical
Publication of JP7034739B2 publication Critical patent/JP7034739B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a structure which can increase the concentration of two dimensional electron gas without lowering a mobility.SOLUTION: Provided is a nitride semiconductor substrate comprising: a first layer having a composition given by InAlGaN (where 0≤a1≤1, 0≤b1≤1, 0≤c1≤1 and a1+b1+c1=1); a second layer formed on the first layer, having a composition given by InAlGaN (where 0≤a2≤1, 0≤b2≤1, 0≤c2≤1 and a2+b2+c2=1) and having a bandgap different from that of the first layer; and a third layer formed on the second layer, and having a composition given by ABN (where A is an element of Group XIII, B is an element of Group XIII or XIV, A≠B and 0<j<1).SELECTED DRAWING: Figure 1

Description

本発明は、特に、高電子移動度トランジスタ(HEMT)に用いられる窒化物半導体基板およびその製造方法に関する。   The present invention particularly relates to a nitride semiconductor substrate used for a high electron mobility transistor (HEMT) and a method for manufacturing the same.

窒化物半導体からなるHEMTでは、電子供給層(またはバリア層)の上に各種の層(保護層、またはキャップ層)を形成して電気特性を向上させる技術が知られている。   In a HEMT made of a nitride semiconductor, a technique for improving electrical characteristics by forming various layers (a protective layer or a cap layer) on an electron supply layer (or a barrier layer) is known.

特許文献1には、III族窒化物ベースのチャネル層と、前記チャネル層上のIII族窒化物ベースのバリア層と、前記バリア層上の多層キャップ層であって、前記バリア層上に、窒化アルミニウム(AlN)を含む層を有し、該AlNを含む層上に窒化ガリウム(GaN)層を有する多層キャップ層と、前記GaN層上のSiN不動態化層と、を有するIII族窒化物高電子移動度トランジスタ(HEMT)の開示がある。   Patent Document 1 discloses a III-nitride-based channel layer, a III-nitride-based barrier layer on the channel layer, and a multilayer cap layer on the barrier layer, wherein the nitride layer is nitrided on the barrier layer. A III-nitride layer having a layer containing aluminum (AlN), a multilayer cap layer having a gallium nitride (GaN) layer on the layer containing AlN, and a SiN passivation layer on the GaN layer There is disclosure of an electron mobility transistor (HEMT).

特許文献2には、GaN系半導体層と、前記GaN系半導体層上に設けられるソース電極と、前記GaN系半導体層上に設けられるドレイン電極と、前記ソース電極と前記ドレイン電極との間の、前記GaN系半導体層上に設けられるゲート電極と、前記ゲート電極と前記ドレイン電極との間に、前記GaN系半導体層に接して設けられる第1の保護膜と、前記第1の保護膜上に設けられ、前記第1の保護膜よりも抵抗率の高い第2の保護膜と、を備え、前記第1の保護膜が、不純物としてガリウム(Ga)、鉄(Fe)、クロム(Cr)、または、ニッケル(Ni)を、1×1018cm-3以上含有する酸化シリコン、窒化シリコン、酸窒化シリコン、または、酸化アルミニウムである半導体装置、の開示がある。 In Patent Document 2, a GaN-based semiconductor layer, a source electrode provided on the GaN-based semiconductor layer, a drain electrode provided on the GaN-based semiconductor layer, and between the source electrode and the drain electrode, A gate electrode provided on the GaN-based semiconductor layer, a first protective film provided in contact with the GaN-based semiconductor layer between the gate electrode and the drain electrode, and on the first protective film And a second protective film having a higher resistivity than the first protective film, wherein the first protective film includes gallium (Ga), iron (Fe), chromium (Cr) as impurities, Alternatively, there is a disclosure of a semiconductor device that is silicon oxide, silicon nitride, silicon oxynitride, or aluminum oxide containing nickel (Ni) at 1 × 10 18 cm −3 or more.

特開2008−227501号公報JP 2008-227501 A 特開2015−177069号公報Japanese Patent Laying-Open No. 2015-177069

特許文献1または2に記載の発明では、GaN系半導体からなる電子供給層(またはバリア層)の上に、必要に応じてさらに各種の層を介して、窒化ケイ素(SiN)を保護膜として形成したものを用いている。   In the invention described in Patent Document 1 or 2, silicon nitride (SiN) is formed as a protective film on an electron supply layer (or barrier layer) made of a GaN-based semiconductor via various layers as necessary. We use what we did.

ところが、上記のようにSiN膜を保護層として用いた場合は、二次元電子ガス(2DEG)の濃度が十分高くならないことが判明した。これは、保護膜の絶縁性の高さに起因するものと考えられる。   However, it has been found that when the SiN film is used as a protective layer as described above, the concentration of the two-dimensional electron gas (2DEG) is not sufficiently high. This is considered to be caused by the high insulating property of the protective film.

この点に関して、特許文献2に記載の半導体装置は、GaN系半導体層に接して設けられる第1の保護膜と、第1の保護膜上に設けられ第1の保護膜よりも抵抗の高い第2の保護膜とを備えており、第1の保護膜が一定以上の導電性を備えることにより、GaN系半導体層に生じた電荷をGaN系半導体層から除去したり、GaN系半導体層に生じた電荷の半導体装置中での偏在を抑制したりする機能を発揮し、GaN系半導体層内の不要な電荷を第1の保護膜を介して逃がしたり、第1の保護膜内に分散させたりして、電荷の意図せぬ局在化や偏在化を防止する。したがって、電流コラプス等のトランジスタ特性の変動を抑制することができる。   In this regard, the semiconductor device described in Patent Document 2 includes a first protective film provided in contact with the GaN-based semiconductor layer and a first protective film provided on the first protective film and having a higher resistance than the first protective film. 2, and the first protective film has a certain level of conductivity, so that charges generated in the GaN-based semiconductor layer can be removed from the GaN-based semiconductor layer or generated in the GaN-based semiconductor layer. The function of suppressing the uneven distribution of the charged charges in the semiconductor device is exhibited, and unnecessary charges in the GaN-based semiconductor layer are released through the first protective film or dispersed in the first protective film. Thus, unintentional localization and uneven distribution of electric charges are prevented. Therefore, fluctuations in transistor characteristics such as current collapse can be suppressed.

しかしながら、上記の方法でも、二次元電子ガスの濃度を十分高くすると言う観点では、必ずしも望ましい効果が得られるとはいえなかった。   However, even with the above method, it is not always possible to obtain a desirable effect from the viewpoint of sufficiently increasing the concentration of the two-dimensional electron gas.

本発明は、かかる課題に鑑み、電子供給層上に保護膜を有するHEMTにおいて、移動度を維持しつつ、より二次元電子ガスの濃度を高めることを可能にした窒化物半導体基板の提供を目的とする。   In view of such problems, the present invention has an object to provide a nitride semiconductor substrate capable of increasing the concentration of a two-dimensional electron gas while maintaining mobility in a HEMT having a protective film on an electron supply layer. And

本発明の窒化物半導体基板は、Ina1Alb1Gac1N(0≦a1≦1、0≦b1≦1、0≦c1≦1、a1+b1+c1=1)の組成を有する第一の層と、前記第一の層上に形成され、Ina2Alb2Gac2N(0≦a2≦1、0≦b2≦1、0≦c2≦1、a2+b2+c2=1)の組成を有し、かつ、前記第一の層とは異なるバンドギャップを有する第二の層と、前記第二の層上に形成され、Aj1-jN(Aは任意の13族元素、Bは任意の13族元素または14族元素、A≠B、0<j<1)の組成を有する第三の層と、を有することを特徴とする。 The nitride semiconductor substrate of the present invention has a composition of In a1 Al b1 Ga c1 N (0 ≦ a1 ≦ 1, 0 ≦ b1 ≦ 1, 0 ≦ c1 ≦ 1, a1 + b1 + c1 = 1). And a composition of In a2 Al b2 Ga c2 N (0 ≦ a2 ≦ 1, 0 ≦ b2 ≦ 1, 0 ≦ c2 ≦ 1, a2 + b2 + c2 = 1) formed on the first layer. And a second layer having a band gap different from that of the first layer, and formed on the second layer, and A j B 1-j N (A is an arbitrary group 13 element, B And a third layer having a composition of any group 13 element or group 14 element, A ≠ B, 0 <j <1).

かかる構成を有することで、移動度を維持しつつ、より二次元電子ガスの濃度を高めることが可能となる。   By having such a configuration, it is possible to further increase the concentration of the two-dimensional electron gas while maintaining the mobility.

また、本発明の窒化物半導体基板は、第二の層と第三の層との間に、13族窒化物からなるキャップ層を有することが好ましい。   The nitride semiconductor substrate of the present invention preferably has a cap layer made of a group 13 nitride between the second layer and the third layer.

本発明の好適な一態様は、前記第一の層がGaNからなる電子走行層であり、前記第二の層がIna2Alb2Gac2N(a2=0、0<b2≦1、0≦c2<1、b2+c2=1)の組成を有する電子供給層であり、前記キャップ層がGaN層であり、前記第三の層がGajSi1-jN(0<j<1)層である。 In a preferred aspect of the present invention, the first layer is an electron transit layer made of GaN, and the second layer is In a2 Al b2 Ga c2 N (a2 = 0, 0 <b2 ≦ 1, 0 ≦ an electron supply layer having a composition of c2 <1, b2 + c2 = 1), the cap layer is a GaN layer, and the third layer is a Ga j Si 1-j N (0 <j <1) layer It is.

本発明の窒化物半導体基板の製造方法は、第一の層として、電子走行層であるGaN層と、第二の層として、電子供給層であるIna2Alb2Gac2N(a2=0、0<b2≦1、0≦c2<1、b2+c2=1)層と、キャップ層としてGaN層と、第三の層として、GajSi1-jN(0<j<1)層とをこの順に有し、有機金属気相成長法により窒化物半導体基板を製造する方法であって、第一の層を積層後、前記第一の層上に第二の層を連続して積層する第1ステップと、第1ステップの後、前記第二の層上にキャップ層を形成する第2ステップと、第2ステップ終了直後に、Ga原料ガスとSi原料ガスとN原料ガスとを3秒以下の時間で供給し、第三の層を積層する第3ステップと、第3ステップの後、前記Ga原料ガスの供給を停止し、前記Si原料ガスと前記N原料ガスとを供給する第4ステップと、を備えることを特徴とする。 The method for producing a nitride semiconductor substrate of the present invention includes a GaN layer that is an electron transit layer as a first layer, and an In a2 Al b2 Ga c2 N (a2 = 0, which is an electron supply layer as a second layer). 0 <b2 ≦ 1, 0 ≦ c2 <1, b2 + c2 = 1), a GaN layer as a cap layer, and a Ga j Si 1-j N (0 <j <1) layer as a third layer In this order, and a method for producing a nitride semiconductor substrate by metal organic vapor phase epitaxy, wherein the first layer is laminated, and then the second layer is continuously laminated on the first layer. After the first step, the second step of forming the cap layer on the second layer after the first step, and immediately after the end of the second step, the Ga source gas, the Si source gas, and the N source gas are changed for 3 seconds. After the third step of laminating the third layer, and after the third step, the supply of the Ga source gas is stopped and the Si source gas is supplied. Characterized in that it comprises a fourth step of supplying said N source gas and.

本発明によれば、電子供給層上に保護膜を有するHEMTにおいて、移動度の低下をもたらさずに、二次元電子ガスの濃度を高める、すなわち、電子濃度を上げることが可能な窒化物半導体基板およびその製造方法を提供することができる。   According to the present invention, in a HEMT having a protective film on an electron supply layer, a nitride semiconductor substrate capable of increasing the concentration of a two-dimensional electron gas without reducing the mobility, that is, increasing the electron concentration. And a method for manufacturing the same.

本発明の窒化物半導体基板の一態様を示す断面概略図である。1 is a schematic cross-sectional view showing one embodiment of a nitride semiconductor substrate of the present invention. 本発明の窒化物半導体基板の好適な一態様を示す断面概略図である。1 is a schematic cross-sectional view showing a preferred embodiment of a nitride semiconductor substrate of the present invention. 本発明の窒化物半導体基板の他の一態様における、層中のGa組成比の形態を模式的に示す概略図である。It is the schematic which shows typically the form of Ga composition ratio in the layer in the other one aspect | mode of the nitride semiconductor substrate of this invention. 本発明の窒化物半導体基板の好適な他の一態様における、層中のGa組成比の形態を模式的に示す概略図である。It is the schematic which shows typically the form of Ga composition ratio in the layer in another suitable one aspect | mode of the nitride semiconductor substrate of this invention.

以下、本発明を、図面も参照しながら詳細に説明する。本発明の窒化物半導体基板は、Ina1Alb1Gac1N(0≦a1≦1、0≦b1≦1、0≦c1≦1、a1+b1+c1=1)の組成を有する第一の層と、前記第一の層上に形成され、Ina2Alb2Gac2N(0≦a2≦1、0≦b2≦1、0≦c2≦1、a2+b2+c2=1)の組成を有し、かつ、前記第一の層とは異なるバンドギャップを有する第二の層と、前記第二の層上に形成され、Aj1-jN(Aは任意の13族元素、Bは任意の13族元素または14族元素、A≠B、0<j<1)の組成を有する第三の層と、を含む。 Hereinafter, the present invention will be described in detail with reference to the drawings. The nitride semiconductor substrate of the present invention has a composition of In a1 Al b1 Ga c1 N (0 ≦ a1 ≦ 1, 0 ≦ b1 ≦ 1, 0 ≦ c1 ≦ 1, a1 + b1 + c1 = 1). And a composition of In a2 Al b2 Ga c2 N (0 ≦ a2 ≦ 1, 0 ≦ b2 ≦ 1, 0 ≦ c2 ≦ 1, a2 + b2 + c2 = 1) formed on the first layer. And a second layer having a band gap different from that of the first layer, and formed on the second layer, and A j B 1-j N (A is an arbitrary group 13 element, B Includes an optional group 13 element or group 14 element, and a third layer having a composition of A ≠ B, 0 <j <1).

図1は、本発明の窒化物半導体基板Zの一態様を示す断面概略図であり、下地基板1、バッファ層2、第一の層3、第二の層4、第三の層Xおよび電極5を含む。具体的には、第一の層3は電子走行層であり、第二の層4は電子供給層である。
図2に示す窒化物半導体基板Zは、本発明の好適な一態様であり、下地基板1、バッファ層2、第一の層(電子走行層)3、キャップ層C、第二の層(電子供給層)4、第三の層Xおよび電極5を含む。
なお、本発明で示す図はすべて、説明のために形状を模式的に簡素化かつ強調したものであり、細部の形状、寸法、および比率は実際と異なる。また、本発明を説明するのに不要と考えられるその他の構成については、記載を割愛する。
FIG. 1 is a schematic cross-sectional view showing one embodiment of a nitride semiconductor substrate Z of the present invention, which is a base substrate 1, a buffer layer 2, a first layer 3, a second layer 4, a third layer X, and an electrode. 5 is included. Specifically, the first layer 3 is an electron transit layer, and the second layer 4 is an electron supply layer.
A nitride semiconductor substrate Z shown in FIG. 2 is a preferred embodiment of the present invention, and includes a base substrate 1, a buffer layer 2, a first layer (electron transit layer) 3, a cap layer C, and a second layer (electrons). Supply layer) 4, third layer X and electrode 5.
Note that all the drawings shown in the present invention are schematically simplified and emphasized for the purpose of explanation, and the shape, size, and ratio of details are different from actual ones. Moreover, description is omitted about the other structure considered unnecessary in order to demonstrate this invention.

下地基板1としては、シリコン単結晶、炭化ケイ素、サファイア、GaNが挙げられる。これらの材料において、絶縁性がより高い炭化ケイ素、サファイア等と比べて、シリコン単結晶は、縦方向の耐圧の点で不利になりがちであるが、本発明では、下地基板1にシリコン単結晶を用いた場合でも、その効果がより顕著に発揮されるので、特に好適といえる。   Examples of the base substrate 1 include silicon single crystal, silicon carbide, sapphire, and GaN. In these materials, silicon single crystals tend to be disadvantageous in terms of longitudinal breakdown voltage compared to silicon carbide, sapphire and the like, which have higher insulation properties. Even in the case where is used, the effect is more prominently exhibited, which is particularly preferable.

バッファ層2としては、例えば、特許第5159858号公報または特許第5188545号公報に開示されたバッファ層構造が適用できる。すなわち、例えば、第一層が厚さ50〜200nmのAlN、第二層が厚さ100〜300nmのAlGaNで構成されるAlGaN系の初期バッファ層と、第三層が厚さ1〜50nmのGaN、第四層が厚さ1〜50nmのAlN、第五層が厚さ200nm以上のGaNであって、第三層および第4層がこの順に複数回繰り返し積層され、最後に第五層が積層されてなる周期堆積層とからなり、窒化物が合計して5〜100回繰り返し積層されたAlGaN系の多層バッファ層、あるいは、AlxGa1-xN単結晶層(0.6≦x≦1.0)およびAlyGa1-yN単結晶層(0≦y≦0.5)が5〜100組繰り返し積層した多層バッファ層を適用することができる。さらには、電子走行層3の下に、高抵抗のバッファ層、一例として、炭素濃度1×1018〜3×1020atoms/cm3、具体的には1×1018〜3×1018atoms/cm3、厚さ100nm以上、好ましくは100〜200nm程度のGaN層があると、このGaN層による縦方向の耐圧向上効果と本発明による縦方向の耐圧向上効果が相乗的に発揮され、特に好ましい。 As the buffer layer 2, for example, the buffer layer structure disclosed in Japanese Patent No. 5159858 or Japanese Patent No. 5188545 can be applied. That is, for example, an AlGaN-based initial buffer layer composed of AlN having a thickness of 50 to 200 nm and a second layer of AlGaN having a thickness of 100 to 300 nm, and GaN having a thickness of 1 to 50 nm. The fourth layer is AlN having a thickness of 1 to 50 nm, the fifth layer is GaN having a thickness of 200 nm or more, the third layer and the fourth layer are repeatedly stacked in this order, and the fifth layer is finally stacked. Or an AlGaN-based multilayer buffer layer in which nitrides are repeatedly stacked 5 to 100 times in total, or an Al x Ga 1-x N single crystal layer (0.6 ≦ x ≦ 1.0) and a multilayer buffer layer in which 5 to 100 pairs of Al y Ga 1-y N single crystal layers (0 ≦ y ≦ 0.5) are repeatedly laminated can be applied. Further, under the electron transit layer 3, a high resistance buffer layer, for example, a carbon concentration of 1 × 10 18 to 3 × 10 20 atoms / cm 3 , specifically, 1 × 10 18 to 3 × 10 18 atoms. / Cm 3 , when there is a GaN layer having a thickness of 100 nm or more, preferably about 100 to 200 nm, the vertical breakdown voltage improvement effect by this GaN layer and the vertical breakdown voltage improvement effect by the present invention are synergistically exhibited. preferable.

図1は、Ina1Alb1Gac1N(0≦a1≦1、0≦b1≦1、0≦c1≦1、a1+b1+c1=1)の組成を有する第一の層3(電子走行層)と、該第一の層3とは異なるバンドギャップを有し、Ina2Alb2Gac2N(0≦a2≦1、0≦b2≦1、0≦c2≦1、a2+b2+c2=1)の組成を有する第二の層4(電子供給層)とがこの順に積層した構造を示している。 FIG. 1 shows a first layer 3 (electron traveling) having a composition of In a1 Al b1 Ga c1 N (0 ≦ a1 ≦ 1, 0 ≦ b1 ≦ 1, 0 ≦ c1 ≦ 1, a1 + b1 + c1 = 1). Layer) and the first layer 3 have different band gaps, and In a2 Al b2 Ga c2 N (0 ≦ a2 ≦ 1, 0 ≦ b2 ≦ 1, 0 ≦ c2 ≦ 1, a2 + b2 + c2 = 1) shows a structure in which the second layer 4 (electron supply layer) having the composition is laminated in this order.

電子走行層を構成するIna1Alb1Gac1N(0≦a1≦1、0≦b1≦1、0≦c1≦1、a1+b1+c1=1)は、具体的には、InN、AlN、GaN、InAlN、InGaN、AlGaN、およびInAlGaNが挙げられる。これらの窒化物のうち、GaN、AlGaNおよびInGaNなどが好ましく、GaNがより好ましい。なお、InAlN、InGaN、AlGaN、およびInAlGaNの構成元素は、種々の組成比を有していてよい。 Specifically, In a1 Al b1 Ga c1 N (0 ≦ a1 ≦ 1, 0 ≦ b1 ≦ 1, 0 ≦ c1 ≦ 1, a1 + b1 + c1 = 1) constituting the electron transit layer is specifically InN, AlN , GaN, InAlN, InGaN, AlGaN, and InAlGaN. Of these nitrides, GaN, AlGaN, InGaN and the like are preferable, and GaN is more preferable. Note that the constituent elements of InAlN, InGaN, AlGaN, and InAlGaN may have various composition ratios.

電子供給層を構成するIna2Alb2Gac2N(0≦a2≦1、0≦b2≦1、0≦c2≦1、a2+b2+c2=1)は、具体的には、InN、AlN、GaN、InAlN、InGaN、AlGaN、およびInAlGaNが挙げられる。これらの窒化物のうち、AlN、AlGaNおよびInGaNなどが好ましく、AlN、AlGaNがより好ましく、AlGaNが特に好ましい。なお、InAlN、InGaN、AlGaN、およびInAlGaNの構成元素は、種々の組成比を有していてよい。 Specifically, In a2 Al b2 Ga c2 N (0 ≦ a2 ≦ 1, 0 ≦ b2 ≦ 1, 0 ≦ c2 ≦ 1, a2 + b2 + c2 = 1) constituting the electron supply layer includes InN, AlN , GaN, InAlN, InGaN, AlGaN, and InAlGaN. Of these nitrides, AlN, AlGaN, InGaN and the like are preferable, AlN and AlGaN are more preferable, and AlGaN is particularly preferable. Note that the constituent elements of InAlN, InGaN, AlGaN, and InAlGaN may have various composition ratios.

電子走行層および電子供給層については、その層厚に制限はないが、通常、電子走行層は10nm以上、好ましくは300〜2500nm、電子供給層は1〜100nm、好ましくは10〜100nmである。
また、第一の層3および第二の層4に含まれる不純物についても、その許容量に限界はない。なお、不純物は、例えば、炭素、リン、マグネシウム、ケイ素、鉄、酸素および水素などである。
The thickness of the electron transit layer and the electron supply layer is not limited, but usually the electron transit layer is 10 nm or more, preferably 300 to 2500 nm, and the electron supply layer is 1 to 100 nm, preferably 10 to 100 nm.
Further, the allowable amount of impurities contained in the first layer 3 and the second layer 4 is not limited. The impurities are, for example, carbon, phosphorus, magnesium, silicon, iron, oxygen and hydrogen.

また、電子走行層と電子供給層との間にスペーサ層が介在していてもよい。スペーサ層は、二次元電子の閉じ込め効果を高めることにより、電子走行層や電子供給層との界面に形成される二次元電子が散乱を受け、移動度低下を抑制する役割を有する。スペーサ層は、その厚さが数分子層程度で、例えば、バンドギャップの大きいAlNなどの材料を用いて形成される。   Further, a spacer layer may be interposed between the electron transit layer and the electron supply layer. The spacer layer has a role of suppressing a decrease in mobility due to scattering of two-dimensional electrons formed at the interface with the electron transit layer and the electron supply layer by enhancing the confinement effect of the two-dimensional electrons. The spacer layer has a thickness of about several molecular layers and is formed using a material such as AlN having a large band gap.

本発明の窒化物半導体基板Zは、第二の層4上に形成され、Aj1-jN(Aは任意の13族元素、Bは任意の13族元素または14族元素、A≠B、0<j<1)の組成を有する第三の層Xを含む。
この第三の層Xは、広義には保護層としての役割を担っており、本発明でも、特に、電子供給層が大気雰囲気に暴露されることによる不具合を回避する作用を備えている。
The nitride semiconductor substrate Z of the present invention is formed on the second layer 4, and A j B 1-j N (A is any group 13 element, B is any group 13 element or group 14 element, A ≠ B, including a third layer X having a composition of 0 <j <1).
The third layer X plays a role as a protective layer in a broad sense. In the present invention, in particular, the third layer X has a function of avoiding problems caused by exposure of the electron supply layer to the air atmosphere.

一般的に、このような保護層としては、従来、SiN等の絶縁膜が適用されていたが、電子供給層上に絶縁膜がある場合、電子濃度を上げようとすると、移動度が低下する傾向がみられた。   In general, an insulating film such as SiN has been conventionally used as such a protective layer. However, when there is an insulating film on the electron supply layer, the mobility decreases when the electron concentration is increased. There was a trend.

本発明者らは、このような保護層として最適な材料や構造について鋭意検討したところ、基本的には絶縁体であるが、その一部がいくらかの導電性を有し、しかも、その導電性のある部位が、結晶性の高い構造である材料が好適であることを見出した。このような材料が、Aj1-jN(Aは任意の13族元素、Bは任意の13族元素または14族元素、A≠B、0<j<1)の組成を有するものである。 The present inventors diligently studied the optimum material and structure for such a protective layer, and are basically insulators, but some of them have some conductivity and the conductivity. It has been found that a material having a structure with high crystallinity is suitable. Such a material has a composition of A j B 1-j N (A is an arbitrary group 13 element, B is an arbitrary group 13 element or group 14 element, A ≠ B, 0 <j <1). is there.

第三の層Xを構成するAj1-jN(Aは任意の13族元素、Bは任意の13族元素または14族元素、A≠B、0<j<1)の例として、AがGa、InおよびAlの中から任意に選択され、BがSiおよびGeの中から任意に選択された組み合わせを有する窒化物が挙げられる。これらのうち、具体的には、GaSiN、GaGeN、またはAlSiN等が挙げられるが、GaSiNがより好ましい。なお、従来のSiN層は、本発明に倣えば、Aj1-jN(Aは13族元素、Bは14族元素であるSi、A≠B、j=0)と表記される。 As an example of A j B 1-j N (A is an arbitrary group 13 element, B is an arbitrary group 13 element or group 14 element, A ≠ B, 0 <j <1) constituting the third layer X, A nitride having a combination in which A is arbitrarily selected from Ga, In, and Al and B is arbitrarily selected from Si and Ge. Among these, specific examples include GaSiN, GaGeN, and AlSiN, but GaSiN is more preferable. According to the present invention, the conventional SiN layer is expressed as A j B 1-j N (A is a group 13 element, B is a group 14 element Si, A ≠ B, j = 0).

第三の層Xは、Aj1-jNの組成を有することで、単なる絶縁膜ではなく、電子供給層である第二の層4と同程度の結晶性を保持している。そのため、第二の層4と第三の層Xとの界面での格子不整合も小さい。これは、抵抗の差および格子不整合の度合いのいずれも大きくなる絶縁層を形成する場合と比べると、界面での電子挙動の悪化が抑えられる。 Since the third layer X has a composition of A j B 1-j N, it retains the same degree of crystallinity as the second layer 4, which is an electron supply layer, rather than a simple insulating film. Therefore, the lattice mismatch at the interface between the second layer 4 and the third layer X is also small. This is because the deterioration of the electronic behavior at the interface can be suppressed as compared with the case where an insulating layer in which both the difference in resistance and the degree of lattice mismatch are large is formed.

この点で、特開2015−177069号公報に記載の発明では、第1の保護膜が不純物としてGaを含む窒化ケイ素膜であるから、本発明は、Aj1-jNの組成を有する構成であることにより、上記した高い結晶性と界面での安定性の理由で、有意な効果の差を呈しているといえる。 In this regard, in the invention described in Japanese Patent Application Laid-Open No. 2015-177069, the first protective film is a silicon nitride film containing Ga as an impurity, and thus the present invention has a composition of A j B 1-j N. Due to the structure, it can be said that a significant difference in effect is exhibited due to the above-described high crystallinity and stability at the interface.

第三の層Xの厚さは、1nm以上10nm以下、さらには5nm以下であると好ましい。
上記のとおり、第三の層Xは、第二の層4との界面における電子の挙動に影響を与えるものであり、それ自体があまり厚いと、格子定数の差による応力の影響が無視できなくなる。しかし1nm未満では、本発明の効果が十分得られないだけでなく、形成すること自体が困難である。
The thickness of the third layer X is preferably 1 nm or more and 10 nm or less, and more preferably 5 nm or less.
As described above, the third layer X affects the behavior of electrons at the interface with the second layer 4. If the layer itself is too thick, the influence of stress due to the difference in lattice constant cannot be ignored. . However, if it is less than 1 nm, not only the effect of the present invention is not sufficiently obtained, but also the formation itself is difficult.

第三の層XのAj1-jNにおけるjは、少なくとも0.01以上あれば本発明の効果が得られ、0.95まではその効果が損なわれることはない。好ましくは、jは0.3以上0.6である。 The effect of the present invention can be obtained if j in A j B 1-j N of the third layer X is at least 0.01 or more, and the effect is not impaired until 0.95. Preferably, j is 0.3 or more and 0.6.

また、本発明では、第二の層4と第三の層Xとの間に、13族窒化物からなるキャップ層Cを有してもよい。図2は、本発明の窒化物半導体基板の好適な一態様、すなわち、第二の層4の上に、さらにキャップ層Cを有する構造を示す断面概略図である。例えば、厚さ1〜3nm程度で、かつ、絶縁層でないキャップ層であれば、本発明の効果が損なわれることはない。   In the present invention, a cap layer C made of a group 13 nitride may be provided between the second layer 4 and the third layer X. FIG. 2 is a schematic cross-sectional view showing a preferred embodiment of the nitride semiconductor substrate of the present invention, that is, a structure further having a cap layer C on the second layer 4. For example, the effect of the present invention is not impaired if the cap layer has a thickness of about 1 to 3 nm and is not an insulating layer.

本発明の好適な一実施態様は、第一の層3が電子走行層としてのGaN、第二の層4が電子供給層としてのIna2Alb2Gac2N(a2=0、0<b2≦1、0≦c2<1、b2+c2=1)、キャップ層CがGaN、第三の層XがGajSi1-jN(0<j<1)である場合である。この場合、jは0.4から0.5程度であると、より好ましいといえる。 In a preferred embodiment of the present invention, the first layer 3 is GaN as an electron transit layer, and the second layer 4 is In a2 Al b2 Ga c2 N (a2 = 0, 0 <b2 ≦ 1, 0 ≦ c2 <1, b2 + c2 = 1), the cap layer C is GaN, and the third layer X is Ga j Si 1-j N (0 <j <1). In this case, it can be said that j is more preferably about 0.4 to 0.5.

図3は、本発明の他の一態様における、層中のGa組成比の形態を模式的に示す概略図である。このように、第三の層X上に、SiN保護層6が形成されていてもよい。また、図4は、本発明の好適な一態様、キャップ層Cを挿入した場合における、層中のGa組成比の形態を模式的に示す概略図である。   FIG. 3 is a schematic view schematically showing the form of the Ga composition ratio in the layer in another embodiment of the present invention. Thus, the SiN protective layer 6 may be formed on the third layer X. FIG. 4 is a schematic view schematically showing the form of the Ga composition ratio in the layer when the cap layer C is inserted, which is a preferred embodiment of the present invention.

図3に示す一態様では、SiN保護膜6と第二の層4(電子供給層)との間に、第三の層XとなるGaとSiからなる混晶の窒化物化合物の層を設けることで、移動度の低下をもたらさずに、電子濃度を上げることが可能となり、結果的にシート抵抗を抑制することが可能となる。さらに、図4に示す好適な一態様のように、第二の層4(電子供給層)と第三の層Xとの間にキャップ層を設けることで、Ga組成比の低下がより少なく、本発明の効果が顕著となる。   In one embodiment shown in FIG. 3, a mixed crystal nitride compound layer made of Ga and Si, which becomes the third layer X, is provided between the SiN protective film 6 and the second layer 4 (electron supply layer). Thus, it is possible to increase the electron concentration without causing a decrease in mobility, and as a result, it is possible to suppress sheet resistance. Furthermore, as in a preferred embodiment shown in FIG. 4, by providing a cap layer between the second layer 4 (electron supply layer) and the third layer X, the decrease in the Ga composition ratio is less, The effect of the present invention becomes remarkable.

本発明の製造方法の一態様は、有機金属気相成長法(MOCVD;metalorganic chemical vapor deposition)を用いて、第一の層および第二の層を連続して積層する第1ステップと、引き続きキャップ層を形成する第2ステップと、第2ステップの終了直後から、0秒を超え3秒以下の時間だけ、Ga原料ガスとSi原料ガスとN原料ガスとを供給する第3ステップと、第3ステップの後、Ga原料ガスの供給を停止し、Si原料ガスおよびN原料ガスのみを供給する第4ステップと、を備える。   One aspect of the manufacturing method of the present invention includes a first step of successively laminating a first layer and a second layer using metal organic chemical vapor deposition (MOCVD), followed by a cap. A second step of forming a layer, a third step of supplying Ga source gas, Si source gas, and N source gas for a period of time exceeding 0 seconds and not exceeding 3 seconds immediately after completion of the second step, After the step, there is provided a fourth step of stopping the supply of the Ga source gas and supplying only the Si source gas and the N source gas.

すなわち、本発明では、特に、第3ステップおよび第4ステップにおいて、上記のような結晶成長条件下に、第三の層Xにおける元素A(例えば、Ga)の原料ガスを、元素B(例えば、Si)の原料ガスと窒素原料ガスとともに供給することで、本発明の効果を有する構造を得ることができる。   That is, in the present invention, in particular, in the third step and the fourth step, the source gas of the element A (eg, Ga) in the third layer X is changed to the element B (eg, By supplying together with the source gas of Si) and the nitrogen source gas, a structure having the effect of the present invention can be obtained.

また、MOCVD法では、原料ガスの供給を止めてからタイムラグを有して結晶成長が起こる。本発明では、元素Aの原料ガスの供給時間を最長でも3秒以下に抑えることで、第二の層4上に薄く、かつ、jが0.01以上のGajSi1-jNを形成することが可能となる。 In the MOCVD method, crystal growth occurs with a time lag after the supply of the source gas is stopped. In the present invention, the supply time of the source gas of the element A is suppressed to 3 seconds or less at the longest, thereby forming Ga j Si 1-j N thin on the second layer 4 and having j of 0.01 or more. It becomes possible to do.

なお、薄く、かつ、jが0.01以上のGajSi1-jNの形成は、例えば、分子線ビームエピタキシー(MBE;MolecularBeam Epitaxy)法でも可能ではあるが、MBE法は、MOCVD法で第一の層3と第二の層4を作製する場合に比べて、著しく生産効率が悪い。 Formation of Ga j Si 1-j N having a thin thickness and j of 0.01 or more is possible by, for example, molecular beam epitaxy (MBE), but MBE is an MOCVD method. Compared with the case where the first layer 3 and the second layer 4 are produced, the production efficiency is remarkably poor.

以上の通り、本発明の窒化物半導体基板は、この窒化ケイ素膜にGaを添加することで移動度の低下をもたらさずに、電子濃度を上げることが可能となり、結果的にシート抵抗を抑制することが可能となる。よって、本発明の窒化物半導体基板は、より電気的特性に優れたHEMT用の窒化物半導体基板として好適である。   As described above, the nitride semiconductor substrate of the present invention can increase the electron concentration without reducing the mobility by adding Ga to the silicon nitride film, thereby suppressing the sheet resistance. It becomes possible. Therefore, the nitride semiconductor substrate of the present invention is suitable as a nitride semiconductor substrate for HEMT having more excellent electrical characteristics.

以下、本発明を実施例に基づいて具体的に説明するが、本発明は、下記実施例により制限されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated concretely based on an Example, this invention is not restrict | limited by the following Example.

[共通する実験条件]
直径6インチ、厚さ675μm、p型で比抵抗0.002Ωcm、面方位(111)のシリコン単結晶基板を準備した。これを公知の基板洗浄方法で清浄化した後、MOCVD装置内にセットして、昇温し、装置内をキャリアガスで置換後、1000℃×15分、水素100%雰囲気で熱処理を行い、シリコン単結晶表面の自然酸化膜を除去した。
[Common experimental conditions]
A silicon single crystal substrate having a diameter of 6 inches, a thickness of 675 μm, a p-type, a specific resistance of 0.002 Ωcm, and a plane orientation (111) was prepared. After this is cleaned by a known substrate cleaning method, it is set in an MOCVD apparatus, the temperature is raised, the inside of the apparatus is replaced with a carrier gas, and then heat treatment is performed at 1000 ° C. for 15 minutes in a 100% hydrogen atmosphere. The natural oxide film on the single crystal surface was removed.

次に、原料ガスとしてトリメチルアルミニウム(TMA)、アンモニア(NH3)を用い、厚さ70nmのAlN単結晶からなる初期層を、成長温度1000℃で気相成長させた。 Next, trimethylaluminum (TMA) and ammonia (NH 3 ) were used as source gases, and an initial layer made of an AlN single crystal having a thickness of 70 nm was vapor-phase grown at a growth temperature of 1000 ° C.

前記初期層の上に、原料ガスとしてトリメチルガリウム(TMG)、TMA、NH3を用い、炭素濃度5×1019atoms/cm3、厚さ300nmのAl0.1Ga0.9N単層を気相成長させた。次に、炭素濃度5×1019atoms/cm3で、厚さ5nmのAlN薄層と厚さ30nmのAl0.1Ga0.9N薄層とを交互に各8層の積層体を形成させて、続いて、炭素濃度5×1019atoms/cm3、のAl0.1Ga0.9N単層を厚さ125nm成長させた。その積層体および単層を順にさらに4回繰り返した。さらに、炭素濃度1×1018atoms/cm3、厚さ500nmのGaN単層を積層し、初期層である厚さ300nmのAl0.1Ga0.9N単層を含めた一連のバッファ層を形成した。その後、電子走行層として炭素濃度1×1016atoms/cm3、厚さ700nmのGaN単層を同様にして積層した後、電子供給層としてAlxGa1-xN(x=1)を2nm成膜した。なお、初期層の形成以降、バッファ層、電子走行層、および電子供給層の形成はすべて、成長温度1000℃を基準として、これに1〜15℃の範囲で微調整を加えることにより行った。 On the initial layer, trimethylgallium (TMG), TMA, and NH 3 are used as source gases, and an Al 0.1 Ga 0.9 N single layer having a carbon concentration of 5 × 10 19 atoms / cm 3 and a thickness of 300 nm is vapor-phase grown. It was. Next, at a carbon concentration of 5 × 10 19 atoms / cm 3 , an AlN thin layer having a thickness of 5 nm and an Al 0.1 Ga 0.9 N thin layer having a thickness of 30 nm were alternately formed to form a laminate of 8 layers. Then, an Al 0.1 Ga 0.9 N single layer having a carbon concentration of 5 × 10 19 atoms / cm 3 was grown to a thickness of 125 nm. The laminate and single layer were repeated four more times in order. Further, a GaN single layer having a carbon concentration of 1 × 10 18 atoms / cm 3 and a thickness of 500 nm was stacked, and a series of buffer layers including an initial layer of an Al 0.1 Ga 0.9 N single layer having a thickness of 300 nm was formed. After that, a GaN single layer having a carbon concentration of 1 × 10 16 atoms / cm 3 and a thickness of 700 nm is stacked in the same manner as an electron transit layer, and then Al x Ga 1-x N (x = 1) is 2 nm as an electron supply layer. A film was formed. After the formation of the initial layer, the buffer layer, the electron transit layer, and the electron supply layer were all formed by making fine adjustments in the range of 1 to 15 ° C. with a growth temperature of 1000 ° C. as a reference.

[実施例1]
電子供給層上に、キャップ層としてGaN層を1nm、続いて、第三の層を4nm成膜した。第三の層の成膜では、シラン(SiH4)、NH3およびTMGaを同時に3秒間供給した後、TMGaの供給のみを止め、さらに5秒間、SiH4およびNH3を供給して、GajSi1-jN(0<j<1)層を形成した。GajSi1-jNの厚さは約1nm、j値は約0.5であった。
[Example 1]
On the electron supply layer, a GaN layer having a thickness of 1 nm and a third layer having a thickness of 4 nm were formed as a cap layer. In the formation of the third layer, silane (SiH 4 ), NH 3 and TMGa are supplied simultaneously for 3 seconds, then only the supply of TMGa is stopped, and SiH 4 and NH 3 are supplied for 5 seconds, and Ga j A Si 1-j N (0 <j <1) layer was formed. The thickness of Ga j Si 1-j N was about 1 nm, and the j value was about 0.5.

[比較例1]
TMGaの供給は行わず、第三の層の成膜時間を調整した以外は、実施例1と同様にして、キャップ層の形成、および厚さ約4nmでSiN層の形成を行った。
[Comparative Example 1]
TMGa was not supplied, and a cap layer was formed and a SiN layer was formed at a thickness of about 4 nm in the same manner as in Example 1 except that the film formation time of the third layer was adjusted.

[評価]
実施例1および比較例1の窒化物半導体基板について、移動度とキャリア濃度を評価した。すなわち、これらの窒化物半導体基板の表面に電極を形成し、Hall効果を測定した。Hall効果の測定は、Van der Pauw法を採用し、測定装置はACCENT製HL5500PCを用いて実施した。また、この電極を用いてシート抵抗も測定した。
結果を以下に示す。

Figure 2018137432
[Evaluation]
For the nitride semiconductor substrates of Example 1 and Comparative Example 1, mobility and carrier concentration were evaluated. That is, electrodes were formed on the surfaces of these nitride semiconductor substrates, and the Hall effect was measured. The Hall effect was measured using the Van der Pauw method, and the measuring apparatus was an ACCENT HL5500PC. Moreover, sheet resistance was also measured using this electrode.
The results are shown below.
Figure 2018137432

表1より、移動度は、実施例1、比較例1ともに、1250 sq.cm/Vs程度と、同程度であったが、比較例1の窒化物半導体基板では、キャリア濃度が0.92E+13/sq.cmであるのに対して、実施例1の窒化物半導体基板では、キャリア濃度は1.45E+13/sq.cmであった。これにより、シート抵抗も、比較例1では544Ohm/sq.となり、実施例1では345 Ohm/sq.となった。   From Table 1, the mobility is 1250 sq. In both Example 1 and Comparative Example 1. In the nitride semiconductor substrate of Comparative Example 1, the carrier concentration was 0.92E + 13 / sq. In contrast, in the nitride semiconductor substrate of Example 1, the carrier concentration is 1.45E + 13 / sq. cm. Accordingly, the sheet resistance is 544 Ohm / sq. In Example 1, 345 Ohm / sq. It became.

このことから、本発明の窒化物半導体基板は、従来のスペーサ層構造と同等の移動度を有しながら、電子密度が向上していることがわかる。   From this, it can be seen that the nitride semiconductor substrate of the present invention has improved electron density while having mobility equivalent to that of the conventional spacer layer structure.

1 下地基板
2 バッファ層
3 第一の層(電子走行層)
4 第二の層(電子供給層)
X 第三の層
5 電極
6 SiN保護膜
C キャップ層
DESCRIPTION OF SYMBOLS 1 Base substrate 2 Buffer layer 3 1st layer (electron transit layer)
4 Second layer (electron supply layer)
X Third layer 5 Electrode 6 SiN protective film C Cap layer

Claims (4)

Ina1Alb1Gac1N(0≦a1≦1、0≦b1≦1、0≦c1≦1、a1+b1+c1=1)の組成を有する第一の層と、
前記第一の層上に形成され、Ina2Alb2Gac2N(0≦a2≦1、0≦b2≦1、0≦c2≦1、a2+b2+c2=1)の組成を有し、かつ、前記第一の層とは異なるバンドギャップを有する第二の層と、
前記第二の層上に形成され、Aj1-jN(Aは13族元素、Bは13族元素または14族元素、A≠B、0<j<1)の組成を有する第三の層と
を有することを特徴とする窒化物半導体基板。
A first layer having a composition of In a1 Al b1 Ga c1 N (0 ≦ a1 ≦ 1, 0 ≦ b1 ≦ 1, 0 ≦ c1 ≦ 1, a1 + b1 + c1 = 1);
Formed on the first layer and having a composition of In a2 Al b2 Ga c2 N (0 ≦ a2 ≦ 1, 0 ≦ b2 ≦ 1, 0 ≦ c2 ≦ 1, a2 + b2 + c2 = 1), And a second layer having a band gap different from that of the first layer;
A third layer formed on the second layer and having a composition of A j B 1-j N (A is a group 13 element, B is a group 13 element or group 14 element, A ≠ B, 0 <j <1). And a nitride semiconductor substrate characterized by comprising:
前記第二の層と前記第三の層との間に、13族窒化物からなるキャップ層を有することを特徴とする請求項1に記載の窒化物半導体基板。   The nitride semiconductor substrate according to claim 1, further comprising a cap layer made of a group 13 nitride between the second layer and the third layer. 前記第一の層がGaNからなる電子走行層であり、
前記第二の層がIna2Alb2Gac2N(a2=0、0<b2≦1、0≦c2<1、b2+c2=1)の組成を有する電子供給層であり、
前記キャップ層がGaN層であり、
前記第三の層がGajSi1-jN(0<j<1)層であることを特徴とする請求項2に記載の窒化物半導体基板。
The first layer is an electron transit layer made of GaN;
The second layer is an electron supply layer having a composition of In a2 Al b2 Ga c2 N (a2 = 0, 0 <b2 ≦ 1, 0 ≦ c2 <1, b2 + c2 = 1);
The cap layer is a GaN layer;
The nitride semiconductor substrate according to claim 2, wherein the third layer is a Ga j Si 1-j N (0 <j <1) layer.
第一の層として、電子走行層であるGaN層と、
第二の層として、電子供給層であるIna2Alb2Gac2N(a2=0、0<b2≦1、0≦c2<1、b2+c2=1)層と、
キャップ層としてGaN層と、
第三の層として、GajSi1-jN(0<j<1)層と
をこの順に有し、有機金属気相成長法により窒化物半導体基板を製造する方法であって、
第一の層を積層後、前記第一の層上に第二の層を連続して積層する第1ステップと、
第1ステップの後、前記第二の層上にキャップ層を形成する第2ステップと、
第2ステップ終了直後に、Ga原料ガスとSi原料ガスとN原料ガスとを3秒以下の時間で供給し、第三の層を積層する第3ステップと、
第3ステップの後、前記Ga原料ガスの供給を停止し、前記Si原料ガスと前記N原料ガスとを供給する第4ステップと、
を備えることを特徴とする窒化物半導体基板の製造方法。
As the first layer, a GaN layer that is an electron transit layer,
As the second layer, an In a2 Al b2 Ga c2 N (a2 = 0, 0 <b2 ≦ 1, 0 ≦ c2 <1, b2 + c2 = 1) layer which is an electron supply layer;
A GaN layer as a cap layer;
A third layer having a Ga j Si 1-j N (0 <j <1) layer in this order, and producing a nitride semiconductor substrate by metal organic vapor phase epitaxy,
After laminating the first layer, a first step of continuously laminating a second layer on the first layer;
A second step of forming a cap layer on the second layer after the first step;
Immediately after the end of the second step, the Ga source gas, the Si source gas, and the N source gas are supplied in a time of 3 seconds or less, and the third step of stacking the third layer;
After the third step, the fourth step of stopping the supply of the Ga source gas and supplying the Si source gas and the N source gas;
A method for producing a nitride semiconductor substrate, comprising:
JP2018011099A 2017-02-20 2018-01-26 Nitride semiconductor substrate and its manufacturing method Active JP7034739B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP18157146.4A EP3364463A3 (en) 2017-02-20 2018-02-16 Nitride semiconductor substrate and method for manufactuing the same
US15/900,202 US10593790B2 (en) 2017-02-20 2018-02-20 Nitride semiconductor substrate and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017028846 2017-02-20
JP2017028846 2017-02-20

Publications (2)

Publication Number Publication Date
JP2018137432A true JP2018137432A (en) 2018-08-30
JP7034739B2 JP7034739B2 (en) 2022-03-14

Family

ID=63367073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018011099A Active JP7034739B2 (en) 2017-02-20 2018-01-26 Nitride semiconductor substrate and its manufacturing method

Country Status (2)

Country Link
JP (1) JP7034739B2 (en)
TW (1) TWI669820B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116759505A (en) * 2023-08-23 2023-09-15 江西兆驰半导体有限公司 LED epitaxial wafer based on silicon substrate, preparation method of LED epitaxial wafer and LED

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730516B (en) * 2018-12-12 2021-06-11 日商闊斯泰股份有限公司 Nitride semiconductor substrate and nitride semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229458A (en) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp Heterojunction field-effect transistor and method of manufacturing the same
JP2013243275A (en) * 2012-05-22 2013-12-05 Pawdec:Kk GaN-BASED SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD OF THE SAME
JP2014170934A (en) * 2013-02-28 2014-09-18 Power Integrations Inc Heterostructure power transistor and heterostructure semiconductor device manufacturing method
US20150187925A1 (en) * 2013-12-30 2015-07-02 Enkris Semiconductor, Inc. Enhancement-mode device
JP2015177069A (en) * 2014-03-14 2015-10-05 株式会社東芝 semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201112330D0 (en) * 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
GB201203161D0 (en) * 2012-02-23 2012-04-11 Epigan Nv A device comprising a III-N layer stack with improved passivation layer and associated manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229458A (en) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp Heterojunction field-effect transistor and method of manufacturing the same
JP2013243275A (en) * 2012-05-22 2013-12-05 Pawdec:Kk GaN-BASED SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD OF THE SAME
JP2014170934A (en) * 2013-02-28 2014-09-18 Power Integrations Inc Heterostructure power transistor and heterostructure semiconductor device manufacturing method
US20150187925A1 (en) * 2013-12-30 2015-07-02 Enkris Semiconductor, Inc. Enhancement-mode device
JP2015177069A (en) * 2014-03-14 2015-10-05 株式会社東芝 semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116759505A (en) * 2023-08-23 2023-09-15 江西兆驰半导体有限公司 LED epitaxial wafer based on silicon substrate, preparation method of LED epitaxial wafer and LED
CN116759505B (en) * 2023-08-23 2023-11-17 江西兆驰半导体有限公司 LED epitaxial wafer based on silicon substrate, preparation method of LED epitaxial wafer and LED

Also Published As

Publication number Publication date
TWI669820B (en) 2019-08-21
TW201838188A (en) 2018-10-16
JP7034739B2 (en) 2022-03-14

Similar Documents

Publication Publication Date Title
JP4685961B2 (en) Epitaxial substrate for electronic device and manufacturing method thereof
JP4530171B2 (en) Semiconductor device
US9111839B2 (en) Epitaxial wafer for heterojunction type field effect transistor
JP6170893B2 (en) Method for producing epitaxial substrate for semiconductor device
JP5634681B2 (en) Semiconductor element
CN103828030B (en) The manufacture method of semiconductor element, HEMT elements and semiconductor element
JP5788296B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP2014053639A (en) Manufacturing method of epitaxial substrate for semiconductor element
JP2009049121A (en) Heterojunction type field effect transistor and production method thereof
US10483354B2 (en) Nitride semiconductor device
JP2010267658A (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP7034739B2 (en) Nitride semiconductor substrate and its manufacturing method
JP6173493B2 (en) Epitaxial substrate for semiconductor device and method of manufacturing the same
KR20140045303A (en) Semiconductor substrate, semiconductor device, and method for producing semiconductor substrate
JP2012151422A (en) Semiconductor wafer, semiconductor element and method for manufacturing the same
JP2015070085A (en) Epitaxial substrate for electronic device and manufacturing method therefor
US10593790B2 (en) Nitride semiconductor substrate and method for manufacturing the same
JP2015103665A (en) Nitride semiconductor epitaxial wafer and nitride semiconductor
JP2011258782A (en) Nitride semiconductor substrate
CN212010976U (en) GaN-based epitaxial structure
JP5917849B2 (en) Semiconductor substrate and electronic device
JP6305041B2 (en) Nitride semiconductor laminate and nitride semiconductor device
JP2017199701A (en) Nitride semiconductor layered structure and electronic device including the same
WO2015005083A1 (en) Nitride semiconductor multilayer substrate, nitride semiconductor device, and method for manufacturing nitride semiconductor multilayer substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220302

R150 Certificate of patent or registration of utility model

Ref document number: 7034739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350