Nothing Special   »   [go: up one dir, main page]

JP2018182349A - 単一ポリ不揮発性メモリデバイス - Google Patents

単一ポリ不揮発性メモリデバイス Download PDF

Info

Publication number
JP2018182349A
JP2018182349A JP2018153110A JP2018153110A JP2018182349A JP 2018182349 A JP2018182349 A JP 2018182349A JP 2018153110 A JP2018153110 A JP 2018153110A JP 2018153110 A JP2018153110 A JP 2018153110A JP 2018182349 A JP2018182349 A JP 2018182349A
Authority
JP
Japan
Prior art keywords
region
layer
doping region
floating gate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018153110A
Other languages
English (en)
Other versions
JP6681954B2 (ja
Inventor
冠勳 陳
Kuan-Hsun Chen
冠勳 陳
明山 羅
Ming-Shan Lo
明山 羅
▲ティン▼▲ティン▼ 蘇
ting-ting Su
▲ティン▼▲ティン▼ 蘇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of JP2018182349A publication Critical patent/JP2018182349A/ja
Application granted granted Critical
Publication of JP6681954B2 publication Critical patent/JP6681954B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 本発明は、改良された単一ポリ不揮発性メモリセル構造に向上したプログラム効率を提供する。【解決手段】 単一ポリＮＶＭセルは、選択トランジスタと、選択トランジスタに直列接続されるフローティングゲートトランジスタとを含む。選択トランジスタは、選択ゲートと、選択ゲート酸化層と、ソースドーピング領域と、ソースドーピング領域と合併される第１ＬＤＤ領域と、共有ドーピング領域と、共有ドーピング領域と合併される第２ＬＤＤ領域とを含む。フローティングゲートトランジスタは、フローティングゲートと、フローティングゲート酸化層と、共有ドーピング領域と、共有ドーピング領域と合併される第３ＬＤＤ領域と、ドレインドーピング領域とを含む。ドレイン側延伸改質領域は、スペーサの下で、かつ、ドレインドーピング領域に近接して配置される。【選択図】 図１

Description

本発明は、概して、不揮発性メモリデバイスの分野に関する。特に、本発明は、改良されたプログラム性能を有する単一ポリ不揮発性メモリセル構造（ｓｉｎｇｌｅ‐ｐｏｌｙ ｎｏｎｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｃｅｌｌ ｓｔｒｕｃｔｕｒｅ）に関する。
半導体メモリデバイスは、さまざまな電子デバイスでの使用のため、より一般的になってきている。例えば、不揮発性メモリ（ＮＶＭ：ｎｏｎ‐ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ）は、携帯電話、デジタルカメラ、パーソナルデジタルアシスタント、モバイルコンピューティングデバイス及び他のデバイスで広く使用されている。
一般的に、ＮＶＭは、マルチタイムプログラマブル（ＭＴＰ：ｍｕｌｔｉ‐ｔｉｍｅ ｐｒｏｇｒａｍｍａｂｌｅ）メモリとワンタイムプログラマブル（ＯＴＰ：ｏｎｅ‐ｔｉｍｅ ｐｒｏｇｒａｍｍａｂｌｅ）メモリとに分けることができる。ＭＴＰメモリは、多重読み出し可能、かつ、多重書き込み可能である。例えば、ＥＥＰＲＯＭ及びフラッシュメモリは、一部の対応する電子回路を設計上具備して、プログラミング、消去及び読み出しなどの異なる動作をサポートする。ＯＴＰは、単なるプログラミング及び読み出し機能を有する電子回路と共に完璧に機能する。動作を消去するための電子回路は、ＯＴＰには必要ない。
追加的な処理費用を削減する単一ポリＮＶＭ設計が提案されてきた。単一ポリＮＶＭは、単一層のポリシリコンと共に電荷蓄積フローティングゲート（ｃｈａｒｇｅ‐ｓｔｏｒａｇｅ ｆｌｏａｔｉｎｇ ｇａｔｅ）を形成する。単一ポリＮＶＭが一般的なＣＭＯＳプロセスと互換性があるので、埋め込みメモリ、混合モード回路内の埋め込み不揮発性メモリ及びマイクロコントローラ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳＯＣなど）の分野で適用される。
米国特許第６，６７８，１９０号明細書には、２つの直列接続されたＰＭＯＳトランジスタを有する単一ポリＮＶＭが開示され、プログラミングモードの間、フローティングゲートに適用するためにバイアスが必要ないので、コントロールゲートは、レイアウト上、構造において省略される。第１ＰＭＯＳトランジスタは、選択トランジスタとして動作する。第２ＰＭＯＳトランジスタは、第１ＰＭＯＳトランジスタに接続される。第２ＰＭＯＳトランジスタのゲートは、フローティングゲートとして機能する。フローティングゲートは、所定の電荷を蓄積するように選択的にプログラムされるか、あるいは、消去される。
高いプログラム性能と共に、プログラミング中の低電圧動作及び低電力消費の特徴をＮＶＭ構造に提供することが常に望ましい。
本発明の目的の１つは、改良された単一ポリ不揮発性メモリセル構造に向上したプログラム効率を提供することである。
第１の実施形態によると、単一ポリ不揮発性メモリ（ＮＶＭ）セルは、半導体基板と、半導体基板内のイオンウェル（ｉｏｎ ｗｅｌｌ）と、イオンウェル上の選択トランジスタと、選択トランジスタに直列接続されるフローティングゲートトランジスタ（ｆｌｏａｔｉｎｇ ｇａｔｅ ｔｒａｎｓｉｓｔｏｒ）とを含む。シリサイドブロック（ＳＡＢ：ｓｉｌｉｃｉｄｅ ｂｌｏｃｋ）層は、フローティングゲートを覆う。コンタクトエッチストップ層（ｃｏｎｔａｃｔ ｅｔｃｈ ｓｔｏｐ ｌａｙｅｒ）は、ＳＡＢ層上に配置される。層間誘電体（ＩＬＤ：ｉｎｔｅｒ‐ｌａｙｅｒ ｄｉｅｌｅｃｔｒｉｃ）層は、コンタクトエッチストップ層上に堆積される。
選択トランジスタは、選択ゲートと、選択ゲートと半導体基板との間の選択ゲート酸化層と、イオンウェル内のソースドーピング領域と、ソースドーピング領域と合併される（ｍｅｒｇｅｄ ｗｉｔｈ）第１低濃度ドープドレイン（ＬＤＤ：ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）領域と、ソースドーピング領域から離間される共有ドーピング領域（ｃｏｍｍｏｎｌｙ ｓｈａｒｅｄ ｄｏｐｉｎｇ ｒｅｇｉｏｎ）
と、共有ドーピング領域と合併される第２ＬＤＤ領域とを含む。
フローティングゲートトランジスタは、フローティングゲートと、フローティングゲートと半導体基板との間のフローティングゲート酸化層と、共有ドーピング領域と、共有ドーピング領域と合併される第３ＬＤＤ領域と、共有ドーピング領域から離間されるドレインドーピング領域とを含む。ＬＤＤ領域が、ドレインドーピング領域と合併されない。
第１側壁スペーサは、選択ゲートのいずれかの側壁上に設けられ、第２側壁スペーサは、フローティングゲートのいずれかの側壁上に設けられる。第１サリサイド層（ｆｉｒｓｔ ｓａｌｉｃｉｄｅ ｌａｙｅｒ）は、ソースドーピング領域上に配置される。第１サリサイド層は、側壁スペーサの底部の縁部に延伸する。
第２サリサイド層は、共有ドーピング領域上に配置される。第２サリサイド層は、第１側壁スペーサの底部の縁部と連続するが、第２側壁スペーサの底部の縁部から所定の距離を保つ。
第３サリサイド層は、ドレインドーピング領域上に配置される。第３サリサイド層は、第２側壁スペーサの底部の縁部から所定の距離を保つ。
第２の実施形態によると、単一ポリＮＶＭセルは、半導体基板と、半導体基板内のイオンウェルと、イオンウェル上の選択トランジスタと、選択トランジスタに直列接続されるフローティングゲートトランジスタとを含む。ＳＡＢ層は、フローティングゲートを覆う。コンタクトエッチストップ層は、ＳＡＢ層上に配置される。ＩＬＤ層は、コンタクトエッチストップ層上に堆積される。
選択トランジスタは、選択ゲートと、選択ゲートと半導体基板との間の選択ゲート酸化層と、イオンウェル内のソースドーピング領域と、ソースドーピング領域と合併される第１ＬＤＤ領域と、ソースドーピング領域から離間される共有ドーピング領域と、共有ドーピング領域と合併される第２ＬＤＤ領域とを含む。
フローティングゲートトランジスタは、フローティングゲートと、フローティングゲートと半導体基板との間のフローティングゲート酸化層と、共有ドーピング領域と、共有ドーピング領域から離間されるドレインドーピング領域とを含む。ＬＤＤ領域が、ドレインドーピング領域と合併されない。
第１側壁スペーサは、選択ゲートのいずれかの側壁上に設けられ、第２側壁スペーサは、フローティングゲートのいずれかの側壁上に設けられる。ＬＤＤ領域が、第２側壁スペーサの直下の共有ドーピング領域と合併されない。
第３の実施形態によると、単一ポリＮＶＭセルは、半導体基板と、半導体基板内のイオンウェルと、イオンウェル上の選択トランジスタと、選択トランジスタに直列接続されるフローティングゲートトランジスタとを含む。ＳＡＢ層は、フローティングゲートを覆う。コンタクトエッチストップ層は、ＳＡＢ層上に配置される。ＩＬＤ層は、コンタクトエッチストップ層上に堆積される。
選択トランジスタは、選択ゲートと、選択ゲートと半導体基板との間の選択ゲート酸化層と、イオンウェル内のソースドーピング領域と、ソースドーピング領域と合併される第１ＬＤＤ領域と、ソースドーピング領域から離間される共有ドーピング領域と、共有ドーピング領域と合併される第２ＬＤＤ領域とを含む。
フローティングゲートトランジスタは、フローティングゲートと、フローティングゲートと半導体基板との間のフローティングゲート酸化層と、共有ドーピング領域と、共有ドーピング領域と合併される第３ＰＬＤＤ領域と、共有ドーピング領域から離間されるドレインドーピング領域と、ドレインドーピング領域と合併されるＮ型ＬＤＤ（ＮＬＤＤ：Ｎ‐ｔｙｐｅ ＬＤＤ）領域とを含む。
第４の実施形態によると、単一ポリＮＶＭセルは、半導体基板と、半導体基板内のイオンウェルと、イオンウェル上の選択トランジスタと、選択トランジスタに直列接続されるフローティングゲートトランジスタとを含む。ＳＡＢ層は、フローティングゲートを覆う。コンタクトエッチストップ層は、ＳＡＢ層上に配置される。ＩＬＤ層は、コンタクトエッチストップ層上に堆積される。
選択トランジスタは、選択ゲートと、選択ゲートと半導体基板との間の選択ゲート酸化層と、イオンウェル内のソースドーピング領域と、ソースドーピング領域と合併される第１ＬＤＤ領域と、ソースドーピング領域から離間される共有ドーピング領域と、共有ドーピング領域と合併される第２ＬＤＤ領域とを含む。
フローティングゲートトランジスタは、フローティングゲートと、フローティングゲートと半導体基板との間のフローティングゲート酸化層と、共有ドーピング領域と、共有ドーピング領域と合併される第３ＰＬＤＤ領域と、共有ドーピング領域から離間されるドレインドーピング領域と、ドレインドーピング領域と合併されるＰ−ＬＤＤ領域とを含む。Ｐ−ＬＤＤ領域は、第３ＰＬＤＤ領域のドーピング濃度よりも低いドーピング濃度を有する。
本発明の上記及びその他の目的が、種々の図形及び図面に図示される好ましい実施形態の以下の詳細な説明を読むと、当業者に明白になることは言うまでもない。
添付図面は、実施形態の更なる理解を提供するために含まれ、本明細書に組み込まれるとともに、本明細書の一部を構成する。図面は、実施形態の一部を例示し、記述と共にそれらの原理を説明するのに役立つ。各図面は下記の通りである。
図１は、本発明の第１の実施形態に従った、単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な、断面図である。 図２は、本発明の第２の実施形態に従った、単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な、断面図である。 図３は、本発明の第３の実施形態に従った、単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な、断面図である。 図４は、本発明の第４の実施形態に従った、単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な、断面図である。 図５は、他の実施形態に従った、シリサイドブロック（ＳＡＢ）層が選択ゲートの上面に延伸することを示す概略的な、断面図である。
留意すべきことは、全ての図は、概略的であるということである。図面の部分の相対的な寸法及び比率は、明瞭さ及び利便性のために、大きさを誇張又は縮小してある。同一の符号は、一般的に、修正された実施形態及び異なる実施形態における、対応する特徴又は類似する特徴を参照するために使用される。
以下の記載において、多くの特定の詳細が発明の完全な理解を提供するように与えられる。しかし、当業者にとって、これらの特定の詳細なしに発明を実施できることは明らかである。更に、一部の周知のシステム構成及びプロセス工程は、当業者にとって周知であるため、詳細に開示されていない。他の実施形態を利用することができ、かつ、本発明の範囲から逸脱することなく構造的、論理的及び電気的な変更を行うことができる。
同様に、装置の実施形態を示している図面は、準概略的であり、縮尺通りではなく、一部の寸法は、説明を明確にするために図中で誇張されている。また、複数の実施形態が一部の共通の特徴、同様又は類似の特徴を有するように開示され、かつ、記載されている場合には、その例示及び説明を容易にするために、同様又は類似の特徴は、同様の参照番号で通常説明されている。
図１を参照されたい。図１は、本発明の第１の実施形態に従った、単一ポリ不揮発性メモリデバイスの概略的な断面図である。
図１で示すように、ユニットセル１は、選択トランジスタＳＴと、選択トランジスタＳＴに直列接続されるフローティングゲートトランジスタＦＴとを含む。本発明の第１の実施形態によると、選択トランジスタＳＴ及びフローティングゲートトランジスタＦＴは、Ｐ型シリコン基板などの半導体基板１００上に配置され得る。Ｎウェル（ＮＷ：Ｎ ｗｅｌｌ）１１０は、半導体基板１００に配置され得る。本発明の第１の実施形態によると、選択トランジスタＳＴ及びフローティングゲートトランジスタＦＴは、ＰＭＯＳトランジスタでよい。
選択トランジスタＳＴは、選択ゲート（ＳＧ：ｓｅｌｅｃｔ ｇａｔｅ）１２と、選択ゲート（ＳＧ）１２と半導体基板１００との間の選択ゲート酸化層１２０と、選択ゲート（ＳＧ）１２の各側壁上に設けられる側壁スペーサ１２２と、Ｎウェル（ＮＷ）１１０内のＰ＋ソースドーピング領域１１２と、Ｐ＋ソースドーピング領域１１２と合併されるＰ型低濃度ドープドレイン（ＰＬＤＤ：ｐ‐ｔｙｐｅ ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）領域１１２ａと、Ｐ＋ソースドーピング領域１１２から離間されるＰ＋ドーピング領域１１４と、Ｐ＋ドーピング領域１１４と合併されるＰＬＤＤ領域１１４ａとを含む。動作中、Ｐ型チャネルは、選択ゲート（ＳＧ）１２下部のＰＬＤＤ領域１１４ａとＰＬＤＤ領域１１２ａとの間に形成され得る。
フローティングゲートトランジスタＦＴは、フローティングゲート（ＦＧ：ｆｌｏａｔｉｎｇ ｇａｔｅ）１４と、フローティングゲート（ＦＧ）１４と半導体基板１００との間のフローティングゲート酸化層１４０と、フローティングゲート（ＦＧ）１４のいずれかの側壁上の側壁スペーサ１４２と、Ｐ＋ドーピング領域１１４と、Ｐ＋ドーピング領域１１４と合併されるＰＬＤＤ領域１１４ｂと、Ｐ＋ドーピング領域１１４から離間されるＰ＋ドレインドーピング領域１１６とを含む。Ｐ＋ドーピング領域１１４は、選択トランジスタＳＴ及びフローティングゲートトランジスタＦＴによって共有される。第１の実施形態によると、選択ゲート（ＳＧ）１２及びフローティングゲート（ＦＧ）１４は、単一層ポリシリコンから作られ、これは、ロジックプロセスと完全な互換性がある。
本発明の第１の実施形態によると、ドレイン側延伸改質領域（ｄｒａｉｎ‐ｓｉｄｅ ｅｘｔｅｎｓｉｏｎ ｍｏｄｉｆｉｅｄ ｒｅｇｉｏｎ）６０は、ユニットセル１のドレイン側における側壁スペーサ１４２の直下に配置される。ドレイン側延伸改質領域６０は、Ｐ＋ドレインドーピング領域１１６に近接している。ＰＬＤＤ領域が、Ｐ＋ドレインドーピング領域１１６とは合併されず、それにより、Ｐ＋ドーピング領域１１４とＰ＋ドレインドーピング領域１１６との間に非対称的なＬＤＤ構成を形成する。ドレイン側延伸改質領域６０のドーピング濃度は、Ｎウェル（ＮＷ）１１０のドーピング濃度と同じである。
そのような構成を提供することによって、より多くの電子及び正孔の対がプログラミング動作中に誘導され得る。より多くの電子は、プログラミング動作中にフローティングゲート（ＦＧ）１４内に注入され得る。代替的に、破壊（ｂｒｅａｋｄｏｗｎ）を回避するように、特に、１６０アングストローム超（Ｇｏｘ＞１６０Å）の物理的ゲート酸化膜厚を有するメモリセルのために、ユニットセル１のプログラム電圧は低減され得る。
自己整列したシリサイド（サリサイド）層（ｓｅｌｆ‐ａｌｉｇｈｎｅｄ ｓｉｌｉｃｉｄｅ ｌａｙｅｒ）２１２は、Ｐ＋ソースドーピング領域１１２上に設けられる。サリサイド層２１２は、側壁スペーサ１２２の底部の縁部に延伸することができる。選択ゲート（ＳＧ）１２の反対側において、サリサイド層２１４は、Ｐ＋ドーピング領域１１４上に設けられる。サリサイド層２１４は、側壁スペーサ１２２の底部の縁部と連続するが、側壁スペーサ１４２の底部の縁部から所定の距離を保つ。つまり、サリサイド層２１２は、Ｐ＋ソースドーピング領域１１２の全表面領域を覆うことができる一方で、サリサイド層２１４は、Ｐ＋ドーピング領域１１４の表面領域を部分的にのみ覆うことができる。本発明の第１の実施形態によると、サリサイド層２１４は、スペーサ１４２の縁部から離間されている。
同様に、フローティングゲート（ＦＧ）１４の反対側において、サリサイド層２１６は、Ｐ＋ドレインドーピング領域１１６上に設けられる。サリサイド層２１６は、スペーサ１４２の底部の縁部から所定の距離を保つ。本発明の第１の実施形態によると、サリサイド層２１０は、選択ゲート（ＳＧ）１２の上面上に設けられ得る。
特筆すべきことは、シリサイド層が、フローティングゲート（ＦＧ）１４の上面上には形成されないということである。サリサイドブロック（ＳＡＢ：ｓａｌｉｃｉｄｅ ｂｌｏｃｋ）層３００は、フローティングゲート（ＦＧ）１４を覆うように設けられ得る。第１の実施形態によると、ＳＡＢ層３００は、酸化ケイ素を含むことができるが、それに限らない。
本発明の第１の実施形態によると、ＳＡＢ層３００は、フローティングゲート（ＦＧ）１４の上面、スペーサ１４２の表面、Ｐ＋ドーピング領域１１４の表面の一部及びＰ＋ドレインドーピング領域１１６の一部を覆う。上述のサリサイド層２１４及び２１６は、ＳＡＢ層３００によって覆われていない領域１１４及び１１６の表面領域上のみに形成される。
別の実施形態において、図５に示すように、ＳＡＢ層３００は、選択ゲート１２の上面に延伸することができ、かつ、選択ゲート１２の上面を部分的に覆うことができる。
スペーサ１４２とサリサイド層２１４との間のＰ＋ドーピング領域１１４内の非サリサイド化領域（ｎｏｎ‐ｓａｌｉｃｉｄｅｄ ｒｅｇｉｏｎ）と、スペーサ１４２とサリサイド層２１６との間のＰ＋ドレインドーピング領域１１６内の非サリサイド化領域とは、欠陥誘発ＢＴＢ（ＢＴＢ：ｂａｎｄ‐ｔｏ‐ｂａｎｄ）トンネリング外乱（ｔｕｎｎｅｌｉｎｇ ｄｉｓｔｕｒｂａｎｃｅ）を減らすことができる。
一部の場合において、全Ｐ＋ドーピング領域１１４をＳＡＢ層３００で覆うことができるので、Ｐ＋ドーピング領域１１４上にはシリサイドが形成されないということが理解される。
選択的に、コンフォーマルコンタクトエッチストップ層（ＣＥＳＬ：ｃｏｎｆｏｒｍａｌ ｃｏｎｔａｃｔ ｅｔｃｈ ｓｔｏｐ ｌａｙｅｒ）３１２は、ＳＡＢ層３００上方に堆積されて選択ゲート（ＳＧ）１２、フローティングゲート（ＦＧ）１４、サリサイド層２１２、２１４及び２１６を覆うことができる。第１の実施形態によると、コンフォーマルなＣＥＳＬ３１２は、窒化シリコン層でよく、かつ、化学気相成長プロセスを用いることによって堆積され得る。
コンフォーマルなＣＥＳＬ３１２におけるケイ素対窒素の割合は、その電子トラップ機能を低下させるように（例えば、反応チャンバ内のＳｉＨ４／ＮＨ３の割合を調整することによって）調整され得る。特筆すべきことは、ＣＥＳＬ３１２は、ＳＡＢ層３００のため、フローティングゲート（ＦＧ）１４又はスペーサ１４２と直接接触しないということである。フローティングゲート（ＦＧ）１４をＳＡＢ層３００と共にＣＥＳＬ３１２から分離することによって、単一ポリＮＶＭのデータ保持特性は向上する。
層間誘電体（ＩＬＤ）層３２０は、ＣＥＳＬ３１２上に堆積され得る。ＩＬＤ層３２０は、ＣＥＳＬ３１２よりも厚く、かつ、選択ゲート（ＳＧ）１２とフローティングゲート（ＦＧ）１４との間の空間を完全に埋めるように堆積される。必要であれば、化学機械研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）プロセスを行ってＩＬＤ層３２０の上面を平坦化することができる。ソースラインコンタクト３２１及びビットラインコンタクト３２２が、ＩＬＤ層３２０に形成される。ソースライン（ＳＬ：ｓｏｕｒｃｅ ｌｉｎｅ）及びビットライン（ＢＬ：ｂｉｔ ｌｉｎｅ）は、第１金属層内で画定されてソースラインコンタクト３２１及びビットラインコンタクト３２２にそれぞれ
接続することができる。
図２を参照されたい。図２は、本発明の第２の実施形態に従った単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な断面図である。
図２に示すように、同様に、ユニットセル２は、選択トランジスタＳＴと、選択トランジスタＳＴに直列接続されるフローティングゲートトランジスタＦＴとを含む。本発明の第２の実施形態によると、選択トランジスタＳＴ及びフローティングゲートトランジスタＦＴは、Ｐ型シリコン基板などの半導体基板１００上に配置され得る。Ｎウェル（ＮＷ）１１０は、半導体基板１００に形成され得る。
選択トランジスタＳＴは、選択ゲート（ＳＧ）１２と、選択ゲート（ＳＧ）１２と半導体基板１００との間の選択ゲート酸化層１２０と、選択ゲート（ＳＧ）１２のいずれかの側壁上に設けられる側壁スペーサ１２２と、Ｎウェル（ＮＷ）１１０内のＰ＋ソースドーピング領域１１２と、Ｐ＋ソースドーピング領域１１２と合併されるＰ型低濃度ドープドレイン（ＰＬＤＤ）領域１１２ａと、Ｐ＋ソースドーピング領域１１２から離間されるＰ＋ドーピング領域１１４と、Ｐ＋ドーピング領域１１４と合併されるＰＬＤＤ領域１１４ａとを含む。動作中、Ｐ型チャネルは、選択ゲート（ＳＧ）１２下部のＰＬＤＤ領域１１４ａとＰＬＤＤ領域１１２ａとの間に形成され得る。
フローティングゲートトランジスタＦＴは、フローティングゲート（ＦＧ）１４と、フローティングゲート（ＦＧ）１４と半導体基板１００との間のフローティングゲート酸化層１４０と、フローティングゲート（ＦＧ）１４のいずれかの側壁上の側壁スペーサ１４２と、Ｐ＋ドーピング領域１１４と、Ｐ＋ドーピング領域１１４から離間されるＰ＋ドレインドーピング領域１１６とを含む。Ｐ＋ドーピング領域１１４は、選択トランジスタＳＴ及びフローティングゲートトランジスタＦＴによって共有される。第２の実施形態によると、選択ゲート（ＳＧ）１２及びフローティングゲート（ＦＧ）１４は、単一層ポリシリコンから作られ、これは、ロジックプロセスと完全な互換性がある。
本発明の第２の実施形態によると、ドレイン側延伸改質領域６０は、ユニットセル２のドレイン側において側壁スペーサ１４２直下に配置される。ドレイン側延伸改質領域６０は、Ｐ＋ドレインドーピング領域１１６に近接する。延伸改質領域６２は、側壁スペーサ１４２直下に配置される。延伸改質領域６２は、Ｐ＋ドーピング領域１１４に近接する。ＰＬＤＤ領域が、Ｐ＋ドレインドーピング領域１１６と合併されず、ＰＬＤＤ領域が、スペーサ１４２の下でＰ＋ドーピング領域１１４と合併されず、それにより、Ｐ＋ドーピング領域１１４とＰ＋ドレインドーピング領域１１６との間に非ＬＤＤ構成を形成する。
自己整列したシリサイド（サリサイド）層２１２は、Ｐ＋ソースドーピング領域１１２上に設けられる。サリサイド層２１２は、側壁スペーサ１２２の底部の縁部に延伸することができる。選択ゲート（ＳＧ）１２の反対側において、サリサイド層２１４は、Ｐ＋ドーピング領域１１４上に設けられる。サリサイド層２１４は、側壁スペーサ１２２の底部の縁部と連続するが、側壁スペーサ１４２の底部の縁部から所定の距離を保つ。つまり、サリサイド層２１２は、Ｐ＋ソースドーピング領域１１２の全表面領域を覆うことができる一方で、サリサイド層２１４は、Ｐ＋ドーピング領域１１４の表面領域を部分的にのみ覆うことができる。本発明の第２の実施形態によると、サリサイド層２１４は、スペーサ１４２の縁部から離間される。
同様に、フローティングゲート（ＦＧ）１４の反対側において、サリサイド層２１６は、Ｐ＋ドレインドーピング領域１１６上に設けられる。サリサイド層２１６は、スペーサ１４２の底部の縁部から所定の距離を保つ。本発明の第２の実施形態によると、サリサイド層２１０は、選択ゲート（ＳＧ）１２の上面上に設けられ得る。
特筆すべきことは、シリサイド層が、フローティングゲート（ＦＧ）１４の上面上には形成されないということである。サリサイドブロック（ＳＡＢ）層３００は、フローティングゲート（ＦＧ）１４を覆うように設けられ得る。第２の実施形態によると、ＳＡＢ層３００は、酸化ケイ素を含むことができるが、それに限らない。
本発明の第２の実施形態によると、ＳＡＢ層３００は、フローティングゲート（ＦＧ）１４の上面、スペーサ１４２の表面、Ｐ＋ドーピング領域１１４の表面の一部及びＰ＋ドレインドーピング領域１１６の一部を覆う。上述のサリサイド層２１４及び２１６は、ＳＡＢ層３００によって覆われていない領域１１４及び１１６の表面領域上のみに形成される。図５に図示するように、ＳＡＢ層３００は、選択ゲート１２の上面に延伸することができ、かつ、選択ゲート１２の上面を部分的に覆うことができる。
選択的に、コンフォーマルコンタクトエッチストップ層（ＣＥＳＬ）３１２は、ＳＡＢ層３００上方に堆積されて選択ゲート（ＳＧ）１２、フローティングゲート（ＦＧ）１４、サリサイド層２１２、２１４及び２１６を覆うことができる。第２の実施形態によると、コンフォーマルなＣＥＳＬ３１２は、窒化シリコン層でよく、かつ、化学気相成長プロセスを用いることによって堆積され得る。
コンフォーマルなＣＥＳＬ３１２におけるケイ素対窒素の割合は、その電子トラップ機能を低下させるように（例えば、反応チャンバ内のＳｉＨ４／ＮＨ３の割合を調整することによって）調整され得る。特筆すべきことは、ＣＥＳＬ３１２は、ＳＡＢ層３００のため、フローティングゲート（ＦＧ）１４又はスペーサ１４２と直接接触しないということである。フローティングゲート（ＦＧ）１４をＳＡＢ層３００と共にＣＥＳＬ３１２から分離することによって、単一ポリＮＶＭのデータ保持特性は向上する。
層間誘電体（ＩＬＤ）層３２０は、ＣＥＳＬ３１２上に堆積され得る。ＩＬＤ層３２０は、ＣＥＳＬ３１２よりも厚く、かつ、選択ゲート（ＳＧ）１２とフローティングゲート（ＦＧ）１４との間の空間を完全に埋めるように堆積される。必要であれば、化学機械研磨（ＣＭＰ）プロセスを行ってＩＬＤ層３２０の上面を平坦化することができる。ソースラインコンタクト３２１及びビットラインコンタクト３２２がＩＬＤ層３２０に形成される。ソースライン（ＳＬ）及びビットライン（ＢＬ）は、第１金属層内で画定されてソースラインコンタクト３２１及びビットラインコンタクト３２２にそれぞれ
接続することができる。
図３を参照されたい。図３は、本発明の第３の実施形態に従った単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な断面図である。
図３に示すように、同様に、ユニットセル３は、選択トランジスタＳＴと、選択トランジスタＳＴに直列接続されるフローティングゲートトランジスタＦＴとを含む。本発明の第３の実施形態によると、選択トランジスタＳＴ及びフローティングゲートトランジスタＦＴは、Ｐ型シリコン基板などの半導体基板１００上に配置され得る。Ｎウェル（ＮＷ）１１０は、半導体基板１００に形成され得る。
選択トランジスタＳＴは、選択ゲート（ＳＧ）１２と、選択ゲート（ＳＧ）１２と半導体基板１００との間の選択ゲート酸化層１２０と、選択ゲート（ＳＧ）１２のいずれかの側壁上に設けられる側壁スペーサ１２２と、Ｎウェル（ＮＷ）１１０内のＰ＋ソースドーピング領域１１２と、Ｐ＋ソースドーピング領域１１２と合併されるＰ型低濃度ドープドレイン（ＰＬＤＤ）領域１１２ａと、Ｐ＋ソースドーピング領域１１２から離間されるＰ＋ドーピング領域１１４と、Ｐ＋ドーピング領域１１４と合併されるＰＬＤＤ領域１１４ａとを含む。動作中、Ｐ型チャネルは、選択ゲート（ＳＧ）１２下部のＰＬＤＤ領域１１４ａとＰＬＤＤ領域１１２ａとの間に形成され得る。
フローティングゲートトランジスタＦＴは、フローティングゲート（ＦＧ）１４と、フローティングゲート（ＦＧ）１４と半導体基板１００との間のフローティングゲート酸化層１４０と、フローティングゲート（ＦＧ）１４のいずれかの側壁上の側壁スペーサ１４２と、Ｐ＋ドーピング領域１１４と、Ｐ＋ドーピング領域１１４と合併されるＰＬＤＤ領域１１４ｂと、Ｐ＋ドーピング領域１１４から離間されるＰ＋ドレインドーピング領域１１６とを含む。ドレイン側延伸改質領域６０は、ユニットセル３のドレイン側において側壁スペーサ１４２直下に配置される。ドレイン側延伸改質領域６０は、Ｐ＋ドレインドーピング領域１１６に近接する。本発明の第３の実施形態によると、ドレイン側延伸改質領域６０は、Ｐ＋ドレインドーピング領域１１６の導電性タイプとは異なる導電性タイプを有する。
本発明の第３の実施形態によると、Ｎ型低濃度ドープドレイン（ＮＬＤＤ）領域１１６ａは、ドレイン側延伸改質領域６０内に形成される。Ｎ型低濃度ドープドレイン（ＮＬＤＤ）領域１１６ａは、スペーサ１４２直下でＰ＋ドレインドーピング領域１１６と合併される。Ｐ＋ドーピング領域１１４は、選択トランジスタＳＴ及びフローティングゲートトランジスタＦＴによって共有される。第３の実施形態によると、選択ゲート（ＳＧ）１２及びフローティングゲート（ＦＧ）１４は、単一層ポリシリコンから作られ、これは、ロジックプロセスと完全な互換性がある。
自己整列したシリサイド（サリサイド）層２１２は、Ｐ＋ソースドーピング領域１１２上に設けられる。サリサイド層２１２は、側壁スペーサ１２２の底部の縁部に延伸することができる。選択ゲート（ＳＧ）１２の反対側において、サリサイド層２１４は、Ｐ＋ドーピング領域１１４上に設けられる。サリサイド層２１４は、側壁スペーサ１２２の底部の縁部と連続するが、側壁スペーサ１４２の底部の縁部から所定の距離を保つ。つまり、サリサイド層２１２は、Ｐ＋ソースドーピング領域１１２の全表面領域を覆うことができる一方で、サリサイド層２１４は、Ｐ＋ドーピング領域１１４の表面領域を部分的にのみ覆うことができる。本発明の第３の実施形態によると、サリサイド層２１４は、スペーサ１４２の縁部から離間される。
同様に、フローティングゲート（ＦＧ）１４の反対側において、サリサイド層２１６は、Ｐ＋ドレインドーピング領域１１６上に設けられる。サリサイド層２１６は、スペーサ１４２の底部の縁部から所定の距離を保つ。本発明の第３の実施形態によると、サリサイド層２１０は、選択ゲート（ＳＧ）１２の上面上に設けられ得る。
特筆すべきことは、シリサイド層が、フローティングゲート（ＦＧ）１４の上面上には形成されないということである。サリサイドブロック（ＳＡＢ）層３００は、フローティングゲート（ＦＧ）１４を覆うように設けられ得る。第３の実施形態によると、ＳＡＢ層３００は、酸化ケイ素を含むことができるが、それに限らない。
本発明の第３の実施形態によると、ＳＡＢ層３００は、フローティングゲート（ＦＧ）１４の上面、スペーサ１４２の表面、Ｐ＋ドーピング領域１１４の表面の一部及びＰ＋ドレインドーピング領域１１６の一部を覆う。図５に図示するように、ＳＡＢ層３００は、選択ゲート１２の上面に延伸することができ、かつ、選択ゲート１２の上面を部分的に覆うことができる。上述のサリサイド層２１４及び２１６は、ＳＡＢ層３００によって覆われていない領域１１４及び１１６の表面領域上のみに形成される。
選択的に、コンフォーマルコンタクトエッチストップ層（ＣＥＳＬ）３１２は、ＳＡＢ層３００上方に堆積されて選択ゲート（ＳＧ）１２、フローティングゲート（ＦＧ）１４、サリサイド層２１２、２１４及び２１６を覆うことができる。第３の実施形態によると、コンフォーマルなＣＥＳＬ３１２は、窒化シリコン層でよく、かつ、化学気相成長プロセスを用いることによって堆積され得る。
コンフォーマルなＣＥＳＬ３１２におけるケイ素対窒素の割合は、その電子トラップ機能を低下させるように（例えば、反応チャンバ内のＳｉＨ４／ＮＨ３の割合を調整することによって）調整され得る。特筆すべきことは、ＣＥＳＬ３１２は、ＳＡＢ層３００のため、フローティングゲート（ＦＧ）１４又はスペーサ１４２と直接接触しないということである。フローティングゲート（ＦＧ）１４をＳＡＢ層３００と共にＣＥＳＬ３１２から分離することによって、単一ポリＮＶＭのデータ保持特性は向上する。
層間誘電体（ＩＬＤ）層３２０は、ＣＥＳＬ３１２上に堆積され得る。ＩＬＤ層３２０は、ＣＥＳＬ３１２よりも厚く、かつ、選択ゲート（ＳＧ）１２とフローティングゲート（ＦＧ）１４との間の空間を完全に埋めるように堆積される。必要であれば、化学機械研磨（ＣＭＰ）プロセスを行ってＩＬＤ層３２０の上面を平坦化することができる。ソースラインコンタクト３２１及びビットラインコンタクト３２２がＩＬＤ層３２０に形成される。ソースライン（ＳＬ）及びビットライン（ＢＬ）は、第３金属層内で画定されてソースラインコンタクト３２１及びビットラインコンタクト３２２にそれぞれ
接続することができる。
図４を参照されたい。図４は、本発明の第４の実施形態に従った単一ポリ不揮発性メモリデバイスのユニットセルを示す概略的な断面図である。
図４に示すように、同様に、ユニットセル４は、選択トランジスタＳＴと、選択トランジスタＳＴに直列接続されるフローティングゲートトランジスタＦＴとを含む。本発明の第４の実施形態によると、選択トランジスタＳＴ及びフローティングゲートトランジスタＦＴは、Ｐ型シリコン基板などの半導体基板１００上に配置され得る。Ｎウェル（ＮＷ）１１０は、半導体基板１００に形成され得る。
選択トランジスタＳＴは、選択ゲート（ＳＧ）１２と、選択ゲート（ＳＧ）１２と半導体基板１００との間の選択ゲート酸化層１２０と、選択ゲート（ＳＧ）１２のいずれかの側壁上に設けられる側壁スペーサ１２２と、Ｎウェル（ＮＷ）１１０内のＰ＋ソースドーピング領域１１２と、Ｐ＋ソースドーピング領域１１２と合併されるＰ型低濃度ドープドレイン（ＰＬＤＤ）領域１１２ａと、Ｐ＋ソースドーピング領域１１２から離間されるＰ＋ドーピング領域１１４と、Ｐ＋ドーピング領域１１４と合併されるＰＬＤＤ領域１１４ａとを含む。動作中、Ｐ型チャネルは、選択ゲート（ＳＧ）１２下部のＰＬＤＤ領域１１４ａとＰＬＤＤ領域１１２ａとの間に形成され得る。
フローティングゲートトランジスタＦＴは、フローティングゲート（ＦＧ）１４と、フローティングゲート（ＦＧ）１４と半導体基板１００との間のフローティングゲート酸化層１４０と、フローティングゲート（ＦＧ）１４のいずれかの側壁上の側壁スペーサ１４２と、Ｐ＋ドーピング領域１１４と、Ｐ＋ドーピング領域１１４と合併されるＰＬＤＤ領域１１４ｂと、Ｐ＋ドーピング領域１１４から離間されるＰ＋ドレインドーピング領域１１６とを含む。ドレイン側延伸改質領域６０は、ユニットセル４のドレイン側において側壁スペーサ１４２直下に配置される。ドレイン側延伸改質領域６０は、Ｐ＋ドレインドーピング領域１１６に近接する。
Ｐ−ＬＤＤ領域１１６ｂは、ドレイン側延伸改質領域６０内に形成される。Ｐ−ＬＤＤ領域１１６ｂは、スペーサ１４２直下でＰ＋ドレインドーピング領域１１６と合併される。Ｐ−ＬＤＤ領域１１６ｂは、ＰＬＤＤ領域１１４ｂ及びＰ＋ドレインドーピング領域１１６のドーピング濃度よりも低いドーピング濃度を有する。Ｐ＋ドーピング領域１１４は、選択トランジスタＳＴ及びフローティングゲートトランジスタＦＴによって共有される。第４の実施形態によると、選択ゲート（ＳＧ）１２及びフローティングゲート（ＦＧ）１４は、単一層ポリシリコンから作られ、これは、ロジックプロセスと完全な互換性がある。
自己整列したシリサイド（サリサイド）層２１２は、Ｐ＋ソースドーピング領域１１２上に設けられる。サリサイド層２１２は、側壁スペーサ１２２の底部の縁部に延伸することができる。選択ゲート（ＳＧ）１２の反対側において、サリサイド層２１４は、Ｐ＋ドーピング領域１１４上に設けられる。サリサイド層２１４は、側壁スペーサ１２２の底部の縁部と連続するが、側壁スペーサ１４２の底部の縁部から所定の距離を保つ。つまり、サリサイド層２１２は、Ｐ＋ソースドーピング領域１１２の全表面領域を覆うことができる一方で、サリサイド層２１４は、Ｐ＋ドーピング領域１１４の表面領域を部分的にのみ覆うことができる。本発明の第４の実施形態によると、サリサイド層２１４は、スペーサ１４２の縁部から離間される。
同様に、フローティングゲート（ＦＧ）１４の反対側において、サリサイド層２１６は、Ｐ＋ドレインドーピング領域１１６上に設けられる。サリサイド層２１６は、スペーサ１４２の底部の縁部から所定の距離を保つ。本発明の第４の実施形態によると、サリサイド層２１０は、選択ゲート（ＳＧ）１２の上面上に設けられ得る。
特筆すべきことは、シリサイド層が、フローティングゲート（ＦＧ）１４の上面上には形成されないということである。サリサイドブロック（ＳＡＢ）層３００は、フローティングゲート（ＦＧ）１４を覆うように設けられ得る。第４の実施形態によると、ＳＡＢ層３００は、酸化ケイ素を含むことができるが、それに限らない。
本発明の第４の実施形態によると、ＳＡＢ層３００は、フローティングゲート（ＦＧ）１４の上面、スペーサ１４２の表面、Ｐ＋ドーピング領域１１４の表面の一部及びＰ＋ドレインドーピング領域１１６の一部を覆う。図５に図示するように、ＳＡＢ層３００は、選択ゲート１２の上面に延伸することができ、かつ、選択ゲート１２の上面を部分的に覆うことができる。上述のサリサイド層２１４及び２１６は、ＳＡＢ層３００によって覆われていない領域１１４及び１１６の表面領域上のみに形成される。
選択的に、コンフォーマルコンタクトエッチストップ層（ＣＥＳＬ）３１２は、ＳＡＢ層３００上方に堆積されて選択ゲート（ＳＧ）１２、フローティングゲート（ＦＧ）１４、サリサイド層２１２、２１４及び２１６を覆うことができる。第４の実施形態によると、コンフォーマルなＣＥＳＬ３１２は、窒化シリコン層でよく、かつ、化学気相成長プロセスを用いることによって堆積され得る。
コンフォーマルなＣＥＳＬ３１２におけるケイ素対窒素の割合は、その電子トラップ機能を低下させるように（例えば、反応チャンバ内のＳｉＨ４／ＮＨ３の割合を調整することによって）調整され得る。特筆すべきことは、ＣＥＳＬ３１２は、ＳＡＢ層３００のため、フローティングゲート（ＦＧ）１４又はスペーサ１４２と直接接触しないということである。フローティングゲート（ＦＧ）１４をＳＡＢ層３００と共にＣＥＳＬ３１２から分離することによって、単一ポリＮＶＭのデータ保持特性は向上する。
層間誘電体（ＩＬＤ）層３２０は、ＣＥＳＬ３１２上に堆積され得る。ＩＬＤ層３２０は、ＣＥＳＬ３１２よりも厚く、かつ、選択ゲート（ＳＧ）１２とフローティングゲート（ＦＧ）１４との間の空間を完全に埋めるように堆積される。必要であれば、化学機械研磨（ＣＭＰ）プロセスを行ってＩＬＤ層３２０の上面を平坦化することができる。ソースラインコンタクト３２１及びビットラインコンタクト３２２がＩＬＤ層３２０に形成される。ソースライン（ＳＬ）及びビットライン（ＢＬ）は、第４金属層内で画定されてソースラインコンタクト３２１及びビットラインコンタクト３２２にそれぞれ
接続することができる。
上記の実施形態におけるＰＬＤＤ領域１１４ｂはまた、ＮＬＤＤ領域又はＰ−ＬＤＤ領域と入れ替えることができるか、あるいは、省略さえできる。
当業者であれば、本発明の教示を維持しながら、装置及び方法の多くの変更及び代替が行われ得ることを容易に気付くだろう。従って、上記の開示は、添付した請求項の境界及び範囲（ｍｅｔｅｓ ａｎｄ ｂｏｕｎｄｓ）によってのみ限定されるものとして理解されるべきである。
１ ユニットセル
２ ユニットセル
３ ユニットセル
４ ユニットセル
１２ 選択ゲート（ＳＧ）
１４ フローティングゲート（ＦＧ）
６０ ドレイン側延伸改質領域
６２ 延伸改質領域
１００ 半導体基板
１１０ Ｎウェル（ＮＷ）
１１２ Ｐ＋ソースドーピング領域
１１２ａ Ｐ型低濃度ドープドレイン（ＰＬＤＤ）領域
１１４ Ｐ＋ドーピング領域
１１４ａ ＰＬＤＤ領域
１１４ｂ ＰＬＤＤ領域
１１６ Ｐ＋ドレインドーピング領域
１１６ａ Ｎ型低濃度ドープドレイン（ＮＬＤＤ）領域
１１６ｂ Ｐ−ＬＤＤ領域
１２０ 選択ゲート酸化層
１２２ 側壁スペーサ
１４０ フローティングゲート酸化層
１４２ 側壁スペーサ
２１０ サリサイド層
２１２ シリサイド層又はサリサイド層
２１４ シリサイド層又はサリサイド層
２１６ サリサイド層
３００ サリサイドブロック（ＳＡＢ）層
３１２ コンフォーマルコンタクトエッチストップ層（ＣＥＳＬ）
３２０ 層間誘電体（ＩＬＤ）層
３２１ ソースラインコンタクト
３２２ ビットラインコンタクト
ＢＬ ビットライン
ＦＴ フローティングゲートトランジスタ
ＮＬＤＤ Ｎ型低濃度ドープドレイン
ＮＷ Ｎウェル
ＳＧ 選択ゲート
ＳＬ ソースライン
ＳＴ 選択トランジスタ

Claims (15)

  1. 単一ポリ不揮発性メモリ（ＮＶＭ）セルであって、
    半導体基板と、
    前記半導体基板内に位置するイオンウェルと、
    前記イオンウェル上に位置する選択ゲート、前記選択ゲートと前記半導体基板との間に位置する選択ゲート酸化層、前記選択ゲートの側壁と前記選択ゲート酸化層の側壁を覆う第１側壁スペーサ、前記イオンウェル内に位置するソースドーピング領域、前記イオンウェル内に位置するとともに前記ソースドーピング領域と合併された第１低濃度ドープドレイン（ＬＤＤ）領域、前記ソースドーピング領域と離間している共有ドーピング領域、及び、前記イオンウェル内に位置するとともに前記共有ドーピング領域と合併される第２ＬＤＤ領域を備える選択トランジスタと、
    前記イオンウェル上に位置するフローティングゲート、前記フローティングゲートと前記半導体基板との間に位置するフローティングゲート酸化層、前記フローティングゲートの側壁と前記フローティングゲート酸化層の側壁を覆う第２側壁スペーサ、前記共有ドーピング領域、前記イオンウェル内に位置するとともに前記共有ドーピング領域と合併される第３ＬＤＤ領域、前記共有ドーピング領域と離間しているドレインドーピング領域を備え、かつ前記選択トランジスタに直列接続されるフローティングゲートトランジスタと、
    前記単一ポリＮＶＭセルのドレイン側の前記第２側壁スペーサの真下に位置し、かつ、前記ドレインドーピング領域に近接するドレイン側延伸改質領域と、
    前記ソースドーピング領域上に位置する第１サリサイド層と、
    前記フローティングゲートを覆い、かつ、前記フローティングゲートと直接接触するシリサイドブロック（ＳＡＢ）層とを含み、
    前記共有ドーピング領域とドレインドーピング領域との間に非対称的なＬＤＤ構成が形成され、
    前記ドレイン側延伸改質領域のドーピング濃度は、前記イオンウェルのドーピング濃度と同じであり、
    プログラミング動作中に電子が前記フローティングゲート内に注入される、単一ポリＮＶＭセル。
  2. 前記ドレイン側延伸改質領域は、前記ドレインドーピング領域の導電性タイプとは異なる導電性タイプを有する、請求項１に記載の単一ポリＮＶＭセル。
  3. 前記ドレイン側延伸改質領域のドーピング濃度は、前記ドレインドーピング領域のドーピング濃度よりも低い、請求項１に記載の単一ポリＮＶＭセル。
  4. 前記ＳＡＢ層上にコンタクトエッチストップ層を更に含み、前記フローティングゲートは、前記ＳＡＢ層によって前記コンタクトエッチストップ層から分離される、請求項１に記載の単一ポリＮＶＭセル。
  5. 前記コンタクトエッチストップ層上に層間誘電体（ＩＬＤ）層を更に含む、請求項４に記載の単一ポリＮＶＭセル。
  6. 前記第１サリサイド層は、前記第１側壁スペーサの底部の縁部に延伸する、請求項１に記載の単一ポリＮＶＭセル。
  7. 前記共有ドーピング領域上に第２サリサイド層を更に含み、前記第２サリサイド層は、前記第１側壁スペーサの底部の縁部と連続するが、前記第２側壁スペーサの底部の縁部から所定の距離を保つ、請求項１記載の単一ポリＮＶＭセル。
  8. 前記ドレインドーピング領域上に第３サリサイド層を更に含み、前記第３サリサイド層は、前記第２側壁スペーサの底部の縁部から所定の距離を保つ、請求項７に記載の単一ポリＮＶＭセル。
  9. 前記選択ゲートの上面上に第４サリサイド層を更に含む、請求項８に記載の単一ポリＮＶＭセル。
  10. シリサイド層が、前記フローティングゲートの上面上に形成されない、請求項１に記載の単一ポリＮＶＭセル。
  11. 前記ＳＡＢ層は、酸化ケイ素を含む、請求項１に記載の単一ポリＮＶＭセル。
  12. 前記ＳＡＢ層は、前記フローティングゲートの上面、前記第２側壁スペーサの表面、前記共有ドーピング領域の一部のみ及び前記ドレインドーピング領域の一部のみを覆い、かつ、それらと直接接触している、請求項１に記載の単一ポリＮＶＭセル。
  13. 前記選択トランジスタ及び前記フローティングゲートトランジスタは、両方ともＰＭＯＳトランジスタである、請求項１に記載の単一ポリＮＶＭセル。
  14. 前記イオンウェルは、Ｎウェルであり、前記ソースドーピング領域、前記共有ドーピング領域及び前記ドレインドーピング領域は、Ｐ＋ドーピング領域である、請求項１３に記載の単一ポリＮＶＭセル。
  15. 前記第１ＬＤＤ領域、前記第２ＬＤＤ領域及び前記第３ＬＤＤ領域は、ＰＬＤＤ領域である、請求項１４に記載の単一ポリＮＶＭセル。
JP2018153110A 2015-10-16 2018-08-16 単一ポリ不揮発性メモリデバイス Active JP6681954B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562242310P 2015-10-16 2015-10-16
US15/293,299 2016-10-14
US15/293,299 US10083757B2 (en) 2015-10-16 2016-10-14 Single poly nonvolatile memory device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016210162A Division JP2018064080A (ja) 2015-10-16 2016-10-27 単一ポリ不揮発性メモリデバイス

Publications (2)

Publication Number Publication Date
JP2018182349A true JP2018182349A (ja) 2018-11-15
JP6681954B2 JP6681954B2 (ja) 2020-04-15

Family

ID=58523092

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016210162A Pending JP2018064080A (ja) 2015-10-16 2016-10-27 単一ポリ不揮発性メモリデバイス
JP2018153110A Active JP6681954B2 (ja) 2015-10-16 2018-08-16 単一ポリ不揮発性メモリデバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016210162A Pending JP2018064080A (ja) 2015-10-16 2016-10-27 単一ポリ不揮発性メモリデバイス

Country Status (4)

Country Link
US (2) US9805806B2 (ja)
JP (2) JP2018064080A (ja)
CN (2) CN107871745B (ja)
TW (2) TWI613655B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143260B1 (ko) 2016-01-15 2020-08-11 매그나칩 반도체 유한회사 싱글 폴리 비휘발성 기억소자, 이의 제조 방법 및 싱글 폴리 비휘발성 기억소자 어레이
US10797063B2 (en) 2018-01-10 2020-10-06 Ememory Technology Inc. Single-poly nonvolatile memory unit
US10505521B2 (en) * 2018-01-10 2019-12-10 Ememory Technology Inc. High voltage driver capable of preventing high voltage stress on transistors
KR102460296B1 (ko) * 2018-01-30 2022-10-31 주식회사 키파운드리 싱글 폴리 mtp 셀 및 그의 동작 방법
TWI698003B (zh) * 2018-06-15 2020-07-01 卡比科技有限公司 非揮發性記憶體裝置
US10734398B2 (en) * 2018-08-29 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure with enhanced floating gate
US11164881B2 (en) * 2018-09-11 2021-11-02 Globalfoundries Singapore Pte. Ltd. Transistor device, memory arrays, and methods of forming the same
US10763212B1 (en) * 2019-04-18 2020-09-01 Nanya Technology Corporation Semiconductor structure
US11508719B2 (en) 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
DE112020003656T5 (de) * 2019-08-01 2022-04-21 Rohm Co., Ltd. Nichtflüchtige halbleiterspeichervorrichtung
CN118524706A (zh) * 2019-08-13 2024-08-20 长鑫存储技术有限公司 反熔丝存储单元及其制作方法
CN112447739B (zh) * 2019-09-02 2023-09-19 联芯集成电路制造(厦门)有限公司 半导体存储装置
US11605438B2 (en) 2020-11-16 2023-03-14 Ememory Technology Inc. Memory device for improving weak-program or stuck bit
US20220415914A1 (en) * 2021-06-25 2022-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method to improve data retention of non-volatile memory in logic processes
US11818887B2 (en) 2021-10-14 2023-11-14 Ememory Technology Inc. Erasable programmable single-poly non-volatile memory cell and associated array structure
TWI826258B (zh) * 2023-02-10 2023-12-11 力晶積成電子製造股份有限公司 電晶體元件及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108470A1 (en) * 2005-11-17 2007-05-17 Ememory Technology Inc. Semiconductor device and manufacturing method thereof
JP2008071454A (ja) * 2006-09-15 2008-03-27 Sharp Corp 半導体記憶装置およびその書き込み方法
EP2854136A1 (en) * 2013-09-27 2015-04-01 eMemory Technology Inc. Non-volatile memory for high rewrite cycles applications

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777361A (en) 1996-06-03 1998-07-07 Motorola, Inc. Single gate nonvolatile memory cell and method for accessing the same
US6660585B1 (en) * 2000-03-21 2003-12-09 Aplus Flash Technology, Inc. Stacked gate flash memory cell with reduced disturb conditions
CN1258218C (zh) * 2001-11-20 2006-05-31 旺宏电子股份有限公司 一种系统整合芯片的制作方法
KR20050002507A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 플래쉬 메모리셀 제조 방법
KR100539247B1 (ko) * 2004-02-04 2005-12-27 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
US7078761B2 (en) * 2004-03-05 2006-07-18 Chingis Technology Corporation Nonvolatile memory solution using single-poly pFlash technology
TWI285944B (en) 2005-01-13 2007-08-21 Powerchip Semiconductor Corp Method for manufacturing non-volatile memory
TWI287868B (en) * 2005-11-17 2007-10-01 Ememory Technology Inc Single-poly non-volatile memory device
JP2007250854A (ja) * 2006-03-16 2007-09-27 Nec Electronics Corp 半導体記憶装置およびその製造方法
US7514740B2 (en) * 2006-07-10 2009-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Logic compatible storage device
US7440311B2 (en) 2006-09-28 2008-10-21 Novelics, Llc Single-poly non-volatile memory cell
US7889553B2 (en) 2007-04-24 2011-02-15 Novelics, Llc. Single-poly non-volatile memory cell
JP5129541B2 (ja) * 2007-10-15 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9484435B2 (en) 2007-12-19 2016-11-01 Texas Instruments Incorporated MOS transistor with varying channel width
JP5316532B2 (ja) 2008-03-31 2013-10-16 富士通セミコンダクター株式会社 半導体装置
US7923328B2 (en) * 2008-04-15 2011-04-12 Freescale Semiconductor, Inc. Split gate non-volatile memory cell with improved endurance and method therefor
US8344443B2 (en) 2008-04-25 2013-01-01 Freescale Semiconductor, Inc. Single poly NVM devices and arrays
US8592886B2 (en) 2012-03-08 2013-11-26 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
US9018691B2 (en) * 2012-12-27 2015-04-28 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9362374B2 (en) * 2013-06-27 2016-06-07 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
US9520404B2 (en) 2013-07-30 2016-12-13 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
US9275864B2 (en) * 2013-08-22 2016-03-01 Freescale Semiconductor,Inc. Method to form a polysilicon nanocrystal thin film storage bitcell within a high k metal gate platform technology using a gate last process to form transistor gates
JP6235901B2 (ja) 2013-12-27 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2015211138A (ja) 2014-04-25 2015-11-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101668839B1 (ko) * 2014-12-12 2016-10-24 주식회사 윙코 듀얼 폴리 비휘발성 메모리
JP6457829B2 (ja) 2015-02-05 2019-01-23 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108470A1 (en) * 2005-11-17 2007-05-17 Ememory Technology Inc. Semiconductor device and manufacturing method thereof
JP2007142398A (ja) * 2005-11-17 2007-06-07 Ememory Technology Inc 単層ポリシリコン不揮発性メモリーセルの駆動方法
JP2008071454A (ja) * 2006-09-15 2008-03-27 Sharp Corp 半導体記憶装置およびその書き込み方法
EP2854136A1 (en) * 2013-09-27 2015-04-01 eMemory Technology Inc. Non-volatile memory for high rewrite cycles applications
US20150091073A1 (en) * 2013-09-27 2015-04-02 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
JP2015070261A (ja) * 2013-09-27 2015-04-13 力旺電子股▲ふん▼有限公司 不揮発性メモリ構造

Also Published As

Publication number Publication date
TW201812774A (zh) 2018-04-01
CN107978600A (zh) 2018-05-01
US10083757B2 (en) 2018-09-25
US9805806B2 (en) 2017-10-31
CN107871745B (zh) 2020-04-24
US20170110195A1 (en) 2017-04-20
TWI613797B (zh) 2018-02-01
TWI613655B (zh) 2018-02-01
US20170110467A1 (en) 2017-04-20
JP6681954B2 (ja) 2020-04-15
CN107978600B (zh) 2021-04-20
JP2018064080A (ja) 2018-04-19
TW201814890A (zh) 2018-04-16
CN107871745A (zh) 2018-04-03

Similar Documents

Publication Publication Date Title
JP6681954B2 (ja) 単一ポリ不揮発性メモリデバイス
US9640259B2 (en) Single-poly nonvolatile memory cell
US9640262B2 (en) Highly scalable single-poly non-volatile memory cell
US8956941B2 (en) Manufacturing method of semiconductor device
US10103157B2 (en) Nonvolatile memory having a shallow junction diffusion region
EP3002780B1 (en) Method of manufacturing semiconductor device
US10083976B2 (en) Nonvolatile memory with erase gate region
US20130113035A1 (en) Semiconductor device and method of manufacturing same
US20160064507A1 (en) Semiconductor device and method of manufacturing same
US9837427B2 (en) Semiconductor device and method of manufacturing the same
US9356158B2 (en) Electronic device including a tunnel structure
US8487366B2 (en) TFT MONOS or SONOS memory cell structures
US10388660B2 (en) Semiconductor device and method for manufacturing the same
US11659709B2 (en) Single well one transistor and one capacitor nonvolatile memory device and integration schemes
KR102075004B1 (ko) 비휘발성 메모리 장치
US7301219B2 (en) Electrically erasable programmable read only memory (EEPROM) cell and method for making the same
JP2004266203A (ja) 半導体装置及びその製造方法
KR100932135B1 (ko) 플래쉬 메모리 소자 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200324

R150 Certificate of patent or registration of utility model

Ref document number: 6681954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250