Nothing Special   »   [go: up one dir, main page]

JP2018157210A - Field effect transistor and manufacturing method thereof - Google Patents

Field effect transistor and manufacturing method thereof Download PDF

Info

Publication number
JP2018157210A
JP2018157210A JP2018050376A JP2018050376A JP2018157210A JP 2018157210 A JP2018157210 A JP 2018157210A JP 2018050376 A JP2018050376 A JP 2018050376A JP 2018050376 A JP2018050376 A JP 2018050376A JP 2018157210 A JP2018157210 A JP 2018157210A
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
insulating layer
gate insulating
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018050376A
Other languages
Japanese (ja)
Inventor
嶺秀 草柳
Minehide Kusayanagi
嶺秀 草柳
植田 尚之
Naoyuki Ueda
尚之 植田
中村 有希
Yuki Nakamura
有希 中村
安藤 友一
Yuichi Ando
友一 安藤
由希子 安部
Yukiko Abe
由希子 安部
真二 松本
Shinji Matsumoto
真二 松本
雄司 曽根
Yuji Sone
雄司 曽根
遼一 早乙女
Ryoichi Saotome
遼一 早乙女
定憲 新江
Sadanori Niie
定憲 新江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of JP2018157210A publication Critical patent/JP2018157210A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress etching damage to a gate insulating layer when a conductive film on the gate insulating layer is patterned in a manufacturing method of a field effect transistor having a gate insulating layer formed of a complex metal oxide.SOLUTION: A manufacturing method of a field effect transistor in which a hydrofluoric acid type etching solution is used for wet etching includes a substrate, a source electrode, a drain electrode, and a gate electrode formed on the substrate, an active layer, and a gate insulating layer provided between the gate electrode and the active layer includes a step of forming a composite metal oxide film including an element A and an element B to form a gate insulating layer and a step of forming a conductive film on the gate insulating layer and forming a conductive film in a predetermined shape by wet etching to form a source electrode and a drain electrode or a gate electrode.SELECTED DRAWING: Figure 1

Description

本発明は、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法に関する。   The present invention relates to a field effect transistor and a method for manufacturing the field effect transistor.

電界効果型トランジスタ(Field Effect Transistor;FET)は、ゲート電流が低いことに加え、構造が平面的であるため、バイポーラトランジスタと比較して作製及び集積化が容易である。そのため、FETは、現在の電子機器で使用される集積回路では必要不可欠な素子となっている。   A field effect transistor (FET) has a low gate current and has a planar structure, and thus can be easily manufactured and integrated as compared with a bipolar transistor. Therefore, the FET is an indispensable element in the integrated circuit used in the current electronic equipment.

電界効果型トランジスタのゲート絶縁層には、従来はシリコン系の絶縁膜が広く用いられていた。しかしながら、近年、電子デバイスの高集積化、低消費電力化の要求が高まり、ゲート絶縁層としてシリコン系の絶縁膜より比誘電率が高い材料を用いる技術が提案されている。比誘電率が高い絶縁性の材料として、アルカリ土類金属や希土類金属の複合金属酸化物が開示されている(例えば、特許文献1及び2参照)。   Conventionally, a silicon-based insulating film has been widely used for a gate insulating layer of a field effect transistor. However, in recent years, demands for higher integration and lower power consumption of electronic devices have increased, and a technique using a material having a higher relative dielectric constant than a silicon-based insulating film as a gate insulating layer has been proposed. As insulating materials having a high relative dielectric constant, composite metal oxides of alkaline earth metals and rare earth metals have been disclosed (see, for example, Patent Documents 1 and 2).

本発明は、複合金属酸化物膜により形成されたゲート絶縁層を有する電界効果型トランジスタの製造方法において、ゲート絶縁層上の導電膜をパターニングする際に、ゲート絶縁層へのエッチングダメージを抑制することを目的とする。   The present invention suppresses etching damage to a gate insulating layer when patterning a conductive film on the gate insulating layer in a method of manufacturing a field effect transistor having a gate insulating layer formed of a composite metal oxide film. For the purpose.

本発明の電界効果型トランジスタの製造方法は、
基材と、前記基材の上に形成されたソース電極、ドレイン電極、及びゲート電極と、前記ゲート電極に所定の電圧を印加することにより前記ソース電極と前記ドレイン電極との間にチャネルが形成される活性層と、前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタの製造方法であって、
アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む複合金属酸化物膜を成膜し、前記ゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に導電膜を形成し、前記導電膜をウェットエッチングによって所定の形状にして、前記ソース電極及び前記ドレイン電極、又は前記ゲート電極を形成する工程とを含み、
前記ウェットエッチングにフッ酸系エッチング液が使用される、ことを特徴とする。
The method for producing a field effect transistor according to the present invention includes:
A channel is formed between the source electrode and the drain electrode by applying a predetermined voltage to the base material, the source electrode, the drain electrode, and the gate electrode formed on the base material, and the gate electrode. A method of manufacturing a field effect transistor, comprising: an active layer to be formed; and a gate insulating layer provided between the gate electrode and the active layer,
Forming a composite metal oxide film containing an element A that is an alkaline earth metal and a B element that is at least one of Ga, Sc, Y, and a lanthanoid, and forming the gate insulating layer; ,
Forming a conductive film on the gate insulating layer, forming the conductive film into a predetermined shape by wet etching, and forming the source electrode and the drain electrode, or the gate electrode,
A hydrofluoric acid etching solution is used for the wet etching.

開示の技術によれば、複合金属酸化物により形成されたゲート絶縁層を有する電界効果型トランジスタの製造方法において、ゲート絶縁層上の導電膜をパターニングする際に、ゲート絶縁層へのエッチングダメージを抑制することができる。   According to the disclosed technology, in a method of manufacturing a field effect transistor having a gate insulating layer formed of a composite metal oxide, etching damage to the gate insulating layer is caused when the conductive film on the gate insulating layer is patterned. Can be suppressed.

図1は、実施の形態に係る電界効果型トランジスタを例示する断面図である。FIG. 1 is a cross-sectional view illustrating a field effect transistor according to an embodiment. 図2Aは、実施の形態に係る電界効果型トランジスタの製造工程を例示する図である(その1)。FIG. 2A is a diagram illustrating a manufacturing step of the field-effect transistor according to the embodiment (part 1). 図2Bは、実施の形態に係る電界効果型トランジスタの製造工程を例示する図である(その2)。FIG. 2B is a diagram illustrating the manufacturing process of the field-effect transistor according to the embodiment (part 2). 図2Cは、実施の形態に係る電界効果型トランジスタの製造工程を例示する図である(その3)。FIG. 2C is a diagram illustrating a manufacturing step of the field-effect transistor according to the embodiment (part 3). 図2Dは、実施の形態に係る電界効果型トランジスタの製造工程を例示する図である(その4)。FIG. 2D is a diagram illustrating a manufacturing step of the field effect transistor according to the embodiment (part 4); 図2Eは、実施の形態に係る電界効果型トランジスタの製造工程を例示する図である(その5)。FIG. 2E is a diagram illustrating the manufacturing process of the field-effect transistor according to the embodiment (No. 5). 図3Aは、実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。FIG. 3A is a cross-sectional view illustrating a field effect transistor according to a modification of the embodiment. 図3Bは、実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。FIG. 3B is a cross-sectional view illustrating a field effect transistor according to a modification of the embodiment. 図4は、実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。FIG. 4 is a cross-sectional view illustrating a field effect transistor according to a modification of the embodiment. 図5Aは、実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。FIG. 5A is a cross-sectional view illustrating a field effect transistor according to a modification of the embodiment. 図5Bは、実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。FIG. 5B is a cross-sectional view illustrating a field effect transistor according to a modification of the embodiment. 図6は、他の実施の形態におけるテレビジョン装置の構成を示すブロック図である。FIG. 6 is a block diagram illustrating a configuration of a television device according to another embodiment. 図7は、他の実施の形態におけるテレビジョン装置の説明図(1)である。FIG. 7 is an explanatory diagram (1) of a television device according to another embodiment. 図8は、他の実施の形態におけるテレビジョン装置の説明図(2)である。FIG. 8 is an explanatory diagram (2) of a television device according to another embodiment. 図9は、他の実施の形態におけるテレビジョン装置の説明図(3)である。FIG. 9 is an explanatory diagram (3) of a television device according to another embodiment. 図10は、他の実施の形態における表示素子の説明図である。FIG. 10 is an explanatory diagram of a display element in another embodiment. 図11は、他の実施の形態における有機ELの説明図である。FIG. 11 is an explanatory diagram of an organic EL according to another embodiment. 図12は、他の実施の形態におけるテレビジョン装置の説明図(4)である。FIG. 12 is an explanatory diagram (4) of a television device according to another embodiment. 図13は、他の実施の形態における他の表示素子の説明図(1)である。FIG. 13 is an explanatory diagram (1) of another display element in another embodiment. 図14は、他の実施の形態における他の表示素子の説明図(2)である。FIG. 14 is an explanatory diagram (2) of another display element in another embodiment.

特開2015−111653号公報及び特許第5633346号公報には、ゲート絶縁層として複合金属酸化物膜を用いた場合、ゲート絶縁層の上層である電極のエッチング工程において、ゲート絶縁層にダメージが生じることについての開示はない。
しかし、本発明者らは、ゲート絶縁層として複合金属酸化物膜を用いた場合、ゲート絶縁層の上層である電極のエッチング工程において、ゲート絶縁層にダメージが生じることを知見した。
ゲート絶縁層に膜減りなどのダメージがあると、リーク電流等が生じ、電界効果型トランジスタの電気特性に悪影響を与える。
そこで、本発明者らは、複合金属酸化物により形成されたゲート絶縁層を有する電界効果型トランジスタの製造方法において、ゲート絶縁層上の導電膜をパターニングする際に、ゲート絶縁層へのエッチングダメージを抑制するために、鋭意検討を行い、本発明の完成に至った。
In Japanese Patent Application Laid-Open No. 2015-111653 and Japanese Patent No. 5633346, when a composite metal oxide film is used as the gate insulating layer, the gate insulating layer is damaged in the etching process of the electrode that is an upper layer of the gate insulating layer. There is no disclosure about this.
However, the present inventors have found that when a composite metal oxide film is used as the gate insulating layer, the gate insulating layer is damaged in the etching process of the electrode that is the upper layer of the gate insulating layer.
If the gate insulating layer is damaged such as film loss, a leak current or the like is generated, which adversely affects the electric characteristics of the field effect transistor.
Therefore, the inventors of the present invention, in a method for manufacturing a field effect transistor having a gate insulating layer formed of a composite metal oxide, etch damage to the gate insulating layer when patterning the conductive film on the gate insulating layer. In order to suppress this, intensive studies were conducted and the present invention was completed.

(電界効果型トランジスタの製造方法、及び電界効果型トランジスタ)
本発明の電界効果型トランジスタの製造方法は、基材と、前記基材の上に形成されたソース電極、ドレイン電極、及びゲート電極と、前記ゲート電極に所定の電圧を印加することにより前記ソース電極と前記ドレイン電極との間にチャネルが形成される活性層と、前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタの製造方法である。
前記電界効果型トランジスタの製造方法は、アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む複合金属酸化物膜を成膜し、前記ゲート絶縁層を形成する工程を含む。
前記電界効果型トランジスタの製造方法は、前記ゲート絶縁層上に導電膜を形成し、前記導電膜をウェットエッチングによって所定の形状にして、前記ソース電極及び前記ドレイン電極、又は前記ゲート電極を形成する工程を含む。
前記ウェットエッチングにはフッ酸系エッチング液が使用される。
(Field Effect Transistor Manufacturing Method and Field Effect Transistor)
The field effect transistor manufacturing method of the present invention includes a base material, a source electrode, a drain electrode, and a gate electrode formed on the base material, and a predetermined voltage applied to the gate electrode. A method of manufacturing a field effect transistor having an active layer in which a channel is formed between an electrode and the drain electrode, and a gate insulating layer provided between the gate electrode and the active layer.
In the method of manufacturing the field effect transistor, a composite metal oxide film including an element A that is an alkaline earth metal and a element B that is at least one of Ga, Sc, Y, and a lanthanoid is formed. And forming the gate insulating layer.
In the method of manufacturing the field effect transistor, a conductive film is formed on the gate insulating layer, the conductive film is formed into a predetermined shape by wet etching, and the source electrode and the drain electrode or the gate electrode is formed. Process.
A hydrofluoric acid etching solution is used for the wet etching.

前記ゲート絶縁層上に導電膜を形成する際には、前記ゲート絶縁層上の一部に、前記活性層が形成されていてもよい。その場合、前記導電膜は、前記活性層を覆うように形成されてもよい。   When forming a conductive film on the gate insulating layer, the active layer may be formed on a part of the gate insulating layer. In that case, the conductive film may be formed to cover the active layer.

前記フッ酸系エッチング液は、フッ化水素、フッ化アンモニウム、及びフッ化水素アンモニウムの少なくともいずれかを含むことが好ましい。   The hydrofluoric acid-based etchant preferably contains at least one of hydrogen fluoride, ammonium fluoride, and ammonium hydrogen fluoride.

前記複合金属酸化物膜は、常誘電体アモルファス酸化物を含有するか、又は、常誘電体アモルファス酸化物自体であることが好ましい。   The composite metal oxide film preferably contains a paraelectric amorphous oxide or is a paraelectric amorphous oxide itself.

前記複合金属酸化物膜は、更に、Al、Ti、Zr、Hf、Nb、及びTaの少なくともいずれかである第C元素を含むことが好ましい。   The composite metal oxide film preferably further includes a C element that is at least one of Al, Ti, Zr, Hf, Nb, and Ta.

前記導電膜は、Al、Ti、Zr、Ta、及びNbのいずれかの金属、それらの元素の合金、又は混合物を含むことが好ましい。   The conductive film preferably contains any one of Al, Ti, Zr, Ta, and Nb, an alloy of these elements, or a mixture thereof.

前記導電膜は、酸化インジウム、酸化亜鉛、及び酸化チタンのいずれかの導電性酸化物を含むことが好ましい。   The conductive film preferably contains a conductive oxide of any one of indium oxide, zinc oxide, and titanium oxide.

前記活性層は、酸化物半導体であることが好ましい。   The active layer is preferably an oxide semiconductor.

<電界効果型トランジスタ>
本発明の電界効果型トランジスタにおいては、ゲート絶縁層上に、ゲート電極、又は、ソース電極及びドレイン電極である電極が設けられている。
前記電極は、フッ酸系エッチング液により溶解されてなる所定の形状の導電膜である。
<Field effect transistor>
In the field effect transistor of the present invention, a gate electrode or electrodes that are a source electrode and a drain electrode are provided on a gate insulating layer.
The electrode is a conductive film having a predetermined shape dissolved by a hydrofluoric acid-based etching solution.

前記電界効果型トランジスタにおいては、例えば、前記電極が、PAN系エッチング液(燐酸、酢酸、及び硝酸系の混合溶液)により溶解されてなる所定の形状の導電膜(例えば、Al、酸化インジウム、酸化亜鉛など)である場合における、前記電極直下の前記ゲート絶縁層の厚みと、前記電極直下以外の前記ゲート絶縁層の厚みとの差よりも、前記電極直下の前記ゲート絶縁層の厚みと、前記電極直下以外の前記ゲート絶縁層の厚みとの差が小さい。   In the field effect transistor, for example, the electrode is a conductive film having a predetermined shape (for example, Al, indium oxide, oxidation) formed by dissolving the electrode with a PAN-based etchant (mixed solution of phosphoric acid, acetic acid, and nitric acid). The thickness of the gate insulating layer directly below the electrode and the thickness of the gate insulating layer other than directly below the electrode, the thickness of the gate insulating layer directly below the electrode, The difference with the thickness of the gate insulating layer other than directly under the electrode is small.

以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。   Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings. In the drawings, the same components are denoted by the same reference numerals, and redundant description may be omitted.

図1は、本発明により製造される電界効果型トランジスタを例示する断面図である。
図1を参照するに、電界効果型トランジスタ10は、基材11と、ゲート電極12と、ゲート絶縁層13と、活性層14と、ソース電極15と、ドレイン電極16とを有するボトムゲート/ボトムコンタクト型の電界効果型トランジスタである。なお、電界効果型トランジスタ10は、本発明に係る半導体装置の代表的な一例である。
FIG. 1 is a cross-sectional view illustrating a field effect transistor manufactured according to the present invention.
Referring to FIG. 1, a field effect transistor 10 includes a base 11, a gate electrode 12, a gate insulating layer 13, an active layer 14, a source electrode 15, and a drain electrode 16. This is a contact-type field effect transistor. The field effect transistor 10 is a typical example of a semiconductor device according to the present invention.

電界効果型トランジスタ10では、絶縁性の基材11上にゲート電極12が形成され、更に、ゲート電極12を覆うようにゲート絶縁層13が形成されている。ゲート絶縁層13上には活性層14が形成され、活性層14においてチャネルが形成されるように、活性層14上にソース電極15及びドレイン電極16が形成されている。以下、電界効果型トランジスタ10の各構成要素について、詳しく説明する。   In the field effect transistor 10, a gate electrode 12 is formed on an insulating substrate 11, and a gate insulating layer 13 is formed so as to cover the gate electrode 12. An active layer 14 is formed on the gate insulating layer 13, and a source electrode 15 and a drain electrode 16 are formed on the active layer 14 so that a channel is formed in the active layer 14. Hereinafter, each component of the field effect transistor 10 will be described in detail.

なお、本実施の形態では、便宜上、活性層14側を上側又は一方の側、基材11側を下側又は他方の側とする。又、各部位の活性層14側の面を上面又は一方の面、基材11側の面を下面又は他方の面とする。但し、電界効果型トランジスタ10は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を基材11の上面の法線方向から視ることを指し、平面形状とは対象物を基材11の上面の法線方向から視た形状を指すものとする。   In this embodiment, for the sake of convenience, the active layer 14 side is the upper side or one side, and the base material 11 side is the lower side or the other side. Also, the surface on the active layer 14 side of each part is the upper surface or one surface, and the surface on the substrate 11 side is the lower surface or the other surface. However, the field effect transistor 10 can be used upside down, or can be arranged at an arbitrary angle. Moreover, planar view refers to viewing the object from the normal direction of the upper surface of the base material 11, and planar shape refers to the shape of the object viewed from the normal direction of the upper surface of the base material 11. .

<基材>
基材11の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。基材11の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ガラス基材、セラミック基材、プラスチック基材、フィルム基材等を用いることができる。
<Base material>
There is no restriction | limiting in particular as a shape of the base material 11, a structure, and a magnitude | size, According to the objective, it can select suitably. There is no restriction | limiting in particular as a material of the base material 11, Although it can select suitably according to the objective, For example, a glass base material, a ceramic base material, a plastic base material, a film base material etc. can be used.

ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラス等が挙げられる。又、プラスチック基材やフィルム基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ポリカーボネート(PC)、ポリイミド(PI)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)等が挙げられる。   There is no restriction | limiting in particular as a glass base material, According to the objective, it can select suitably, For example, an alkali free glass, silica glass, etc. are mentioned. Moreover, there is no restriction | limiting in particular as a plastic base material or a film base material, Although it can select suitably according to the objective, For example, a polycarbonate (PC), a polyimide (PI), a polyethylene terephthalate (PET), a polyethylene naphthalate (PEN) and the like.

<ゲート電極>
ゲート電極12は、基材11上の所定領域に形成されている。ゲート電極12は、ゲート電圧を印加するための電極である。
<Gate electrode>
The gate electrode 12 is formed in a predetermined region on the base material 11. The gate electrode 12 is an electrode for applying a gate voltage.

ゲート電極12の材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム(Al)、白金(Pt)、パラジウム(Pd)、金(Au)、銀(Ag)、銅(Cu)、亜鉛(Zn)、ニッケル(Ni)、クロム(Cr)、タンタル(Ta)、モリブデン(Mo)、チタン(Ti)等の金属、これらの合金、これら金属の混合物等を用いることができる。又、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物等を用いてもよい。   There is no restriction | limiting in particular as a material of the gate electrode 12, According to the objective, it can select suitably, For example, aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), silver (Ag) , Copper (Cu), zinc (Zn), nickel (Ni), chromium (Cr), tantalum (Ta), molybdenum (Mo), titanium (Ti) and other metals, alloys thereof, mixtures of these metals, etc. be able to. In addition, conductive oxides such as indium oxide, zinc oxide, tin oxide, gallium oxide, and niobium oxide, composite compounds thereof, mixtures thereof, and the like may be used.

ゲート電極12の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、10nm〜1μmが好ましく、50nm〜300nmがより好ましい。   There is no restriction | limiting in particular as an average film thickness of the gate electrode 12, Although it can select suitably according to the objective, 10 nm-1 micrometer are preferable and 50 nm-300 nm are more preferable.

<ゲート絶縁層>
ゲート絶縁層13は、ゲート電極12と活性層14との間に設けられ、ゲート電極12と活性層14とを絶縁するための層である。ゲート絶縁層13の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、50nm〜3μmが好ましく、100nm〜1μmがより好ましい。
<Gate insulation layer>
The gate insulating layer 13 is provided between the gate electrode 12 and the active layer 14 and is a layer for insulating the gate electrode 12 and the active layer 14. There is no restriction | limiting in particular as an average film thickness of the gate insulating layer 13, Although it can select suitably according to the objective, 50 nm-3 micrometers are preferable, and 100 nm-1 micrometer are more preferable.

ゲート絶縁層13は、複合金属酸化物膜である。
複合金属酸化物膜は、アルカリ土類金属である第A元素と、ガリウム(Ga)、スカンジウム(Sc)、イットリウム(Y)、及びランタノイドの少なくともいずれかである第B元素とを少なくとも含有し、好ましくは、アルミニウム(Al)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、ニオブ(Nb)、及びタンタル(Ta)の少なくともいずれかである第C元素を含有し、更に必要に応じて、その他の成分を含有する。
The gate insulating layer 13 is a composite metal oxide film.
The composite metal oxide film contains at least an element A that is an alkaline earth metal and a B element that is at least one of gallium (Ga), scandium (Sc), yttrium (Y), and a lanthanoid, Preferably, it contains a C element that is at least one of aluminum (Al), titanium (Ti), zirconium (Zr), hafnium (Hf), niobium (Nb), and tantalum (Ta), and further if necessary And other ingredients.

複合金属酸化物膜に含まれるアルカリ土類金属は、1種類であってもよいし、2種類以上であってもよい。アルカリ土類元素としては、ベリリウム(Be)、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、ラジウム(Ra)が挙げられる。   The alkaline earth metal contained in the composite metal oxide film may be one type or two or more types. Examples of alkaline earth elements include beryllium (Be), magnesium (Mg), calcium (Ca), strontium (Sr), barium (Ba), and radium (Ra).

ランタノイドとしては、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)が挙げられる。   Lanthanoids include lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), promethium (Pm), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb), dysprosium. (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), and lutetium (Lu).

複合金属酸化物膜は、常誘電体アモルファス酸化物を含有するか、又は、常誘電体アモルファス酸化物それ自体で形成されることが好ましい。常誘電体アモルファス酸化物は、大気中において安定であり、かつ広範な組成範囲で安定的にアモルファス構造を形成することができる。但し、複合金属酸化物膜の一部に結晶が含まれていてもよい。   The composite metal oxide film preferably contains a paraelectric amorphous oxide or is formed of the paraelectric amorphous oxide itself. The paraelectric amorphous oxide is stable in the atmosphere and can stably form an amorphous structure in a wide composition range. However, crystals may be included in part of the composite metal oxide film.

アルカリ土類酸化物は大気中の水分や二酸化炭素と反応しやすく、容易に水酸化物や炭酸塩に変化してしまい、単独では電子デバイスへの応用には適さない。又、Ga、Sc、Y、及びCeを除くランタノイド等の単純酸化物は結晶化しやすく、リーク電流が問題となる。しかし、アルカリ土類金属と、Ga、Sc、Y、及びCeを除くランタノイドとの複合酸化物系は大気中において安定で且つ広範な組成領域でアモルファス膜を形成できる。Ceはランタノイドの中で特異的に4価になりアルカリ土類金属との間でペロブスカイト構造の結晶を形成するため、アモルファス相を得るためには、Ceを除くランタノイドであることが好ましい。   Alkaline earth oxides easily react with moisture and carbon dioxide in the atmosphere and easily change to hydroxides and carbonates, and are not suitable for application to electronic devices alone. In addition, simple oxides such as lanthanoids excluding Ga, Sc, Y, and Ce are easily crystallized, and leakage current becomes a problem. However, a complex oxide system of an alkaline earth metal and a lanthanoid excluding Ga, Sc, Y, and Ce is stable in the atmosphere and can form an amorphous film in a wide composition range. Ce is specifically tetravalent among lanthanoids and forms crystals with a perovskite structure with an alkaline earth metal. Therefore, in order to obtain an amorphous phase, lanthanoids other than Ce are preferable.

アルカリ土類金属とGa酸化物との間にはスピネル構造等の結晶相が存在するが、これらの結晶はペロブスカイト構造結晶と比較して、非常に高温でないと析出しない(一般には1000℃以上)。又、アルカリ土類金属酸化物とSc、Y、及びCeを除くランタノイドからなる酸化物との間には安定な結晶相の存在が報告されておらず、高温の後工程を経てもアモルファス相からの結晶析出は希である。又、アルカリ土類金属と、Ga、Sc、Y、及びCeを除くランタノイドとの複合酸化物を3種類以上の金属元素で構成すると、アモルファス相は更に安定する。   A crystal phase such as a spinel structure exists between the alkaline earth metal and the Ga oxide, but these crystals do not precipitate unless the temperature is very high (generally 1000 ° C. or higher) as compared with the perovskite structure crystal. . In addition, the existence of a stable crystal phase has not been reported between alkaline earth metal oxides and oxides composed of lanthanoids excluding Sc, Y, and Ce. Crystal precipitation is rare. Further, when a complex oxide of an alkaline earth metal and a lanthanoid excluding Ga, Sc, Y, and Ce is composed of three or more metal elements, the amorphous phase is further stabilized.

複合金属酸化物膜に含まれる各々の元素の含有量は特に制限されないが、安定なアモルファス状態を取り得る組成となるように、各々の元素群から選ばれた金属元素が含まれていることが好ましい。   The content of each element contained in the composite metal oxide film is not particularly limited, but may contain a metal element selected from each element group so as to have a composition capable of taking a stable amorphous state. preferable.

高誘電率膜を作製するという観点からすると、好ましくはBa、Sr、Lu、La等の元素の組成比を高めることが好ましい。   From the viewpoint of producing a high dielectric constant film, it is preferable to increase the composition ratio of elements such as Ba, Sr, Lu, and La.

本実施の形態に係る複合金属酸化物膜は、広範な組成範囲でアモルファス膜を形成することができるので、物性も広範に制御することができる。例えば、比誘電率は概ね6〜20程度とSiOに比較して充分高いが、組成を選択することによって用途に合わせて適切な値に調整することができる。 Since the composite metal oxide film according to this embodiment can form an amorphous film in a wide composition range, the physical properties can also be controlled widely. For example, although the relative dielectric constant is about 6 to 20 and is sufficiently higher than that of SiO 2 , it can be adjusted to an appropriate value according to the application by selecting the composition.

更に熱膨張係数は、10−6〜10−5である一般的な配線材料や半導体材料と同等で、熱膨張係数が10−7台であるSiOと比較して加熱工程を繰り返しても膜の剥離等のトラブルが少ない。特に、a−IGZO等の酸化物半導体とは良好な界面を形成する。
従って、本実施の形態に係る複合金属酸化物膜をゲート絶縁層13に用いることにより、高性能な半導体デバイスを得ることができる。
Further, the thermal expansion coefficient is equivalent to that of general wiring materials and semiconductor materials having 10 −6 to 10 −5 , and even if the heating process is repeated as compared with SiO 2 having a thermal expansion coefficient of 10 −7 units, the film There are few troubles such as peeling. In particular, a favorable interface is formed with an oxide semiconductor such as a-IGZO.
Therefore, by using the composite metal oxide film according to the present embodiment for the gate insulating layer 13, a high-performance semiconductor device can be obtained.

ゲート絶縁層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、以下の絶縁層形成用塗布液を用いて形成する方法が挙げられる。   There is no restriction | limiting in particular as a formation method of a gate insulating layer, According to the objective, it can select suitably, For example, the method of forming using the following coating liquid for insulating layer formation is mentioned.

<<絶縁層形成用塗布液>>
絶縁層形成用塗布液は、アルカリ土類金属含有化合物(第A元素含有化合物)と、第B元素含有化合物と、溶媒とを少なくとも含有し、好ましくは、第C元素含有化合物を含有し、更に必要に応じて、その他成分を含有する。
<< Coating liquid for insulating layer formation >>
The coating liquid for forming an insulating layer contains at least an alkaline earth metal-containing compound (A-element-containing compound), a B-element-containing compound, and a solvent, preferably a C-element-containing compound, If necessary, other components are contained.

−アルカリ土類金属含有化合物(第A元素含有化合物)−
アルカリ土類金属含有化合物としては、例えば、無機アルカリ土類金属化合物、有機アルカリ土類金属化合物などが挙げられる。アルカリ土類金属含有化合物におけるアルカリ土類金属としては、Be(ベリリウム)、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)、Ba(バリウム)が挙げられる。
-Alkaline earth metal-containing compound (element A-containing compound)-
Examples of the alkaline earth metal-containing compound include inorganic alkaline earth metal compounds and organic alkaline earth metal compounds. Examples of the alkaline earth metal in the alkaline earth metal-containing compound include Be (beryllium), Mg (magnesium), Ca (calcium), Sr (strontium), and Ba (barium).

無機アルカリ土類金属化合物としては、例えば、アルカリ土類金属硝酸塩、アルカリ土類金属硫酸塩、アルカリ土類金属塩化物、アルカリ土類金属フッ化物、アルカリ土類金属臭化物、アルカリ土類金属よう化物などが挙げられる。
アルカリ土類金属硝酸塩としては、例えば、硝酸マグネシウム、硝酸カルシウム、硝酸ストロンチウム、硝酸バリウムなどが挙げられる。
アルカリ土類金属硫酸塩としては、例えば、硫酸マグネシウム、硫酸カルシウム、硫酸ストロンチウム、硫酸バリウムなどが挙げられる。
アルカリ土類金属塩化物としては、例えば、塩化マグネシウム、塩化カルシウム、塩化ストロンチウム、塩化バリウムなどが挙げられる。
アルカリ土類金属フッ化物としては、例えば、フッ化マグネシウム、フッ化カルシウム、フッ化ストロンチウム、フッ化バリウムなどが挙げられる。
アルカリ土類金属臭化物としては、例えば、臭化マグネシウム、臭化カルシウム、臭化ストロンチウム、臭化バリウムなどが挙げられる。
アルカリ土類金属よう化物としては、例えば、よう化マグネシウム、よう化カルシウム、よう化ストロンチウム、よう化バリウムなどが挙げられる。
Examples of inorganic alkaline earth metal compounds include alkaline earth metal nitrates, alkaline earth metal sulfates, alkaline earth metal chlorides, alkaline earth metal fluorides, alkaline earth metal bromides, and alkaline earth metal iodides. Etc.
Examples of the alkaline earth metal nitrate include magnesium nitrate, calcium nitrate, strontium nitrate, and barium nitrate.
Examples of the alkaline earth metal sulfate include magnesium sulfate, calcium sulfate, strontium sulfate, and barium sulfate.
Examples of the alkaline earth metal chloride include magnesium chloride, calcium chloride, strontium chloride, barium chloride and the like.
Examples of the alkaline earth metal fluoride include magnesium fluoride, calcium fluoride, strontium fluoride, and barium fluoride.
Examples of the alkaline earth metal bromide include magnesium bromide, calcium bromide, strontium bromide, barium bromide and the like.
Examples of the alkaline earth metal iodide include magnesium iodide, calcium iodide, strontium iodide, barium iodide and the like.

有機アルカリ土類金属化合物としては、アルカリ土類金属と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。アルカリ土類金属と有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。   The organic alkaline earth metal compound is not particularly limited as long as it is a compound having an alkaline earth metal and an organic group, and can be appropriately selected according to the purpose. The alkaline earth metal and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいフェニル基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいスルホン酸基などが挙げられる。アルキル基としては、例えば、炭素数1〜6のアルキル基などが挙げられる。アルコキシ基としては、例えば、炭素数1〜6のアルコキシ基などが挙げられる。アシルオキシ基としては、例えば、炭素数1〜10のアシルオキシ基、安息香酸のように一部がベンゼン環に置換されたアシルオキシ基、乳酸のように一部がヒドロキシ基に置換されたアシルオキシ基、シュウ酸、及びクエン酸のようにカルボニル基を2つ以上有するアシルオキシ基などが挙げられる。   The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. And an acyloxy group which may have, a phenyl group which may have a substituent, an acetylacetonate group which may have a substituent, a sulfonic acid group which may have a substituent, and the like. It is done. As an alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As an alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. Examples of the acyloxy group include an acyloxy group having 1 to 10 carbon atoms, an acyloxy group partially substituted with a benzene ring such as benzoic acid, an acyloxy group partially substituted with a hydroxy group such as lactic acid, Examples include acids and acyloxy groups having two or more carbonyl groups such as citric acid.

有機アルカリ土類金属化合物としては、例えば、マグネシウムメトキシド、マグネシウムエトキシド、ジエチルマグネシウム、酢酸マグネシウム、ギ酸マグネシウム、アセチルアセトンマグネシウム、2−エチルヘキサン酸マグネシウム、乳酸マグネシウム、ナフテン酸マグネシウム、クエン酸マグネシウム、サリチル酸マグネシウム、安息香酸マグネシウム、シュウ酸マグネシウム、トリフルオロメタンスルホン酸マグネシウム、カルシウムメトキシド、カルシウムエトキシド、酢酸カルシウム、ギ酸カルシウム、アセチルアセトンカルシウム、カルシウムジピバロイルメタナート、2−エチルヘキサン酸カルシウム、乳酸カルシウム、ナフテン酸カルシウム、クエン酸カルシウム、サリチル酸カルシウム、ネオデカン酸カルシウム、安息香酸カルシウム、シュウ酸カルシウム、ストロンチウムイソプロポキシド、酢酸ストロンチウム、ギ酸ストロンチウム、アセチルアセトンストロンチウム、2−エチルヘキサン酸ストロンチウム、乳酸ストロンチウム、ナフテン酸ストロンチウム、サリチル酸ストロンチウム、シュウ酸ストロンチウム、バリウムエトキシド、バリウムイソプロポキシド、酢酸バリウム、ギ酸バリウム、アセチルアセトンバリウム、2−エチルヘキサン酸バリウム、乳酸バリウム、ナフテン酸バリウム、ネオデカン酸バリウム、シュウ酸バリウム、安息香酸バリウム、トリフルオロメタンスルホン酸バリウム、ビス(アセチルアセトナート)ベリリウムなどが挙げられる。   Examples of the organic alkaline earth metal compound include magnesium methoxide, magnesium ethoxide, diethyl magnesium, magnesium acetate, magnesium formate, acetylacetone magnesium, magnesium 2-ethylhexanoate, magnesium lactate, magnesium naphthenate, magnesium citrate, and salicylic acid. Magnesium, magnesium benzoate, magnesium oxalate, magnesium trifluoromethanesulfonate, calcium methoxide, calcium ethoxide, calcium acetate, calcium formate, acetylacetone calcium, calcium dipivaloylmethanate, calcium 2-ethylhexanoate, calcium lactate , Calcium naphthenate, calcium citrate, calcium salicylate, calcium neodecanoate, repose Calcium oxide, calcium oxalate, strontium isopropoxide, strontium acetate, strontium formate, acetylacetone strontium, strontium 2-ethylhexanoate, strontium lactate, strontium naphthenate, strontium salicylate, strontium oxalate, barium ethoxide, barium isopropoxide , Barium acetate, barium formate, barium acetylacetone, barium 2-ethylhexanoate, barium lactate, barium naphthenate, barium neodecanoate, barium oxalate, barium benzoate, barium trifluoromethanesulfonate, bis (acetylacetonate) beryllium, etc. Is mentioned.

絶縁層形成用塗布液におけるアルカリ土類金属含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。   There is no restriction | limiting in particular as content of the alkaline-earth metal containing compound in the coating liquid for insulating layer formation, According to the objective, it can select suitably.

−第B元素含有化合物−
第B元素含有化合物における第B元素としては、Ga(ガリウム)、Sc(スカンジウム)、Y(イットリウム)、La(ランタン)、Ce(セリウム)、Pr(プラセオジム)、Nd(ネオジム)、Pm(プロメチウム)、Sm(サマリウム)、Eu(ユウロピウム)、Gd(ガドリニウム)、Tb(テルビウム)、Dy(ジスプロシウム)、Ho(ホルミウム)、Er(エルビウム)、Tm(ツリウム)、Yb(イッテルビウム)、Lu(ルテチウム)が挙げられる。
-Element B-containing compound-
As the B element in the B element-containing compound, Ga (gallium), Sc (scandium), Y (yttrium), La (lanthanum), Ce (cerium), Pr (praseodymium), Nd (neodymium), Pm (promethium) ), Sm (samarium), Eu (europium), Gd (gadolinium), Tb (terbium), Dy (dysprosium), Ho (holmium), Er (erbium), Tm (thulium), Yb (ytterbium), Lu (lutetium) ).

第B元素含有化合物としては、例えば、無機第B元素化合物、有機第B元素化合物などが挙げられる。   Examples of the B element-containing compound include inorganic B element compounds and organic B element compounds.

無機第B元素化合物としては、例えば、第B元素の硝酸塩、第B元素の硫酸塩、第B元素のフッ化物、第B元素の塩化物、第B元素の臭化物、第B元素のヨウ化物などが挙げられる。
第B元素硝酸塩としては、例えば、硝酸ガリウム、硝酸スカンジウム、硝酸イットリウム、硝酸ランタン、硝酸セリウム、硝酸プラセオジム、硝酸ネオジム、硝酸サマリウム、硝酸ユウロピウム、硝酸ガドリニウム、硝酸テルビウム、硝酸ジスプロシウム、硝酸ホルミウム、硝酸エルビウム、硝酸ツリウム、硝酸イッテルビウム、硝酸ルテチウムなどが挙げられる。
第B元素硫酸塩としては、例えば、硫酸ガリウム、硫酸スカンジウム、硫酸イットリウム、硫酸ランタン、硫酸セリウム、硫酸プラセオジム、硫酸ネオジム、硫酸サマリウム、硫酸ユウロピウム、硫酸ガドリニウム、硫酸テルビウム、硫酸ジスプロシウム、硫酸ホルミウム、硫酸エルビウム、硫酸ツリウム、硫酸イッテルビウム、硫酸ルテチウムなどが挙げられる。
第B元素フッ化物としては、例えば、フッ化ガリウム、フッ化スカンジウム、フッ化イットリウム、フッ化ランタン、フッ化セリウム、フッ化プラセオジム、フッ化ネオジム、フッ化サマリウム、フッ化ユウロピウム、フッ化ガドリニウム、フッ化テルビウム、フッ化ジスプロシウム、フッ化ホルミウム、フッ化エルビウム、フッ化ツリウム、フッ化イッテルビウム、フッ化ルテチウムなどが挙げられる。
第B元素塩化物としては、例えば、塩化ガリウム、塩化スカンジウム、塩化イットリウム、塩化ランタン、塩化セリウム、塩化プラセオジム、塩化ネオジム、塩化サマリウム、塩化ユウロピウム、塩化ガドリニウム、塩化テルビウム、塩化ジスプロシウム、塩化ホルミウム、塩化エルビウム、塩化ツリウム、塩化イッテルビウム、塩化ルテチウムなどが挙げられる。
第B元素臭化物としては、例えば、臭化ガリウム、臭化スカンジウム、臭化イットリウム、臭化ランタン、臭化プラセオジム、臭化ネオジム、臭化サマリウム、臭化ユウロピウム、臭化ガドリニウム、臭化テルビウム、臭化ジスプロシウム、臭化ホルミウム、臭化エルビウム、臭化ツリウム、臭化イッテルビウム、臭化ルテチウムなどが挙げられる。
第B元素ヨウ化物としては、例えば、ヨウ化ガリウム、ヨウ化スカンジウム、ヨウ化イットリウム、ヨウ化ランタン、ヨウ化セリウム、ヨウ化プラセオジム、ヨウ化ネオジム、ヨウ化サマリウム、ヨウ化ユウロピウム、ヨウ化ガドリニウム、ヨウ化テルビウム、ヨウ化ジスプロシウム、ヨウ化ホルミウム、ヨウ化エルビウム、ヨウ化ツリウム、ヨウ化イッテルビウム、ヨウ化ルテチウムなどが挙げられる。
Examples of the inorganic B element compound include nitrate of B element, sulfate of B element, fluoride of B element, chloride of B element, bromide of B element, iodide of B element, etc. Is mentioned.
Examples of the element B nitrate include gallium nitrate, scandium nitrate, yttrium nitrate, lanthanum nitrate, cerium nitrate, praseodymium nitrate, neodymium nitrate, samarium nitrate, europium nitrate, gadolinium nitrate, terbium nitrate, dysprosium nitrate, holmium nitrate, erbium nitrate , Thulium nitrate, ytterbium nitrate, and lutetium nitrate.
Examples of the element B sulfate include gallium sulfate, scandium sulfate, yttrium sulfate, lanthanum sulfate, cerium sulfate, praseodymium sulfate, neodymium sulfate, samarium sulfate, europium sulfate, gadolinium sulfate, terbium sulfate, dysprosium sulfate, holmium sulfate, sulfuric acid Examples include erbium, thulium sulfate, ytterbium sulfate, and lutetium sulfate.
Examples of the element B fluoride include gallium fluoride, scandium fluoride, yttrium fluoride, lanthanum fluoride, cerium fluoride, praseodymium fluoride, neodymium fluoride, samarium fluoride, europium fluoride, gadolinium fluoride, Examples thereof include terbium fluoride, dysprosium fluoride, holmium fluoride, erbium fluoride, thulium fluoride, ytterbium fluoride, and lutetium fluoride.
Examples of the element B chloride include gallium chloride, scandium chloride, yttrium chloride, lanthanum chloride, cerium chloride, praseodymium chloride, neodymium chloride, samarium chloride, europium chloride, gadolinium chloride, terbium chloride, dysprosium chloride, holmium chloride, and chloride. Examples include erbium, thulium chloride, ytterbium chloride, and lutetium chloride.
Examples of the element B bromide include gallium bromide, scandium bromide, yttrium bromide, lanthanum bromide, praseodymium bromide, neodymium bromide, samarium bromide, europium bromide, gadolinium bromide, terbium bromide, and odor. And dysprosium bromide, holmium bromide, erbium bromide, thulium bromide, ytterbium bromide, and lutetium bromide.
Examples of the element B iodide include gallium iodide, scandium iodide, yttrium iodide, lanthanum iodide, cerium iodide, praseodymium iodide, neodymium iodide, samarium iodide, europium iodide, gadolinium iodide, Examples thereof include terbium iodide, dysprosium iodide, holmium iodide, erbium iodide, thulium iodide, ytterbium iodide, and lutetium iodide.

有機第B元素化合物としては、第B元素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。第B元素と有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。   The organic B element compound is not particularly limited as long as it is a compound having the B element and an organic group, and can be appropriately selected according to the purpose. The element B and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。アルキル基としては、例えば、炭素数1〜6のアルキル基などが挙げられる。アルコキシ基としては、例えば、炭素数1〜6のアルコキシ基などが挙げられる。アシルオキシ基としては、例えば、炭素数1〜10のアシルオキシ基などが挙げられる。   The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. Examples thereof include an optionally substituted acyloxy group, an optionally substituted acetylacetonate group, and an optionally substituted cyclopentadienyl group. As an alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As an alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. As an acyloxy group, a C1-C10 acyloxy group etc. are mentioned, for example.

有機第B元素化合物としては、例えば、トリス(シクロペンタジエニル)ガリウム、スカンジウムイソプロポキシド、酢酸スカンジウム、トリス(シクロペンタジエニル)スカンジウム、イットリウムイソプロポキシド、2−エチルヘキサン酸イットリウム、トリス(アセチルアセトナート)イットリウム、トリス(シクロペンタジエニル)イットリウム、ランタンイソプロポキシド、2−エチルヘキサン酸ランタン、トリス(アセチルアセトナート)ランタン、トリス(シクロペンタジエニル)ランタン、2−エチルヘキサン酸セリウム、トリス(アセチルアセトナート)セリウム、トリス(シクロペンタジエニル)セリウム、プラセオジムイソプロポキシド、シュウ酸プラセオジム、トリス(アセチルアセトナート)プラセオジム、トリス(シクロペンタジエニル)プラセオジム、ネオジムイソプロポキシド、2−エチルヘキサン酸ネオジム、トリフルオロアセチルアセトナートネオジム、トリス(イソプロピルシクロペンタジエニル)ネオジム、トリス(エチルシクロペンタジエニル)プロメチウム、サマリウムイソプロポキシド、2−エチルヘキサン酸サマリウム、トリス(アセチルアセトナート)サマリウム、トリス(シクロペンタジエニル)サマリウム、2−エチルヘキサン酸ユウロピウム、トリス(アセチルアセトナート)ユウロピウム、トリス(エチルシクロペンタジエニル)ユウロピウム、ガドリニウムイソプロポキシド、2−エチルヘキサン酸ガドリニウム、トリス(アセチルアセトナート)ガドリニウム、トリス(シクロペンタジエニル)ガドリニウム、酢酸テルビウム、トリス(アセチルアセトナート)テルビウム、トリス(シクロペンタジエニル)テルビウム、ジスプロシウムイソプロポキシド、酢酸ジスプロシウム、トリス(アセチルアセトナート)ジスプロシウム、トリス(エチルシクロペンタジエニル)ジスプロシウム、ホルミウムイソプロポキシド、酢酸ホルミウム、トリス(シクロペンタジエニル)ホルミウム、エルビウムイソプロポキシド、酢酸エルビウム、トリス(アセチルアセトナート)エルビウム、トリス(シクロペンタジエニル)エルビウム、酢酸ツリウム、トリス(アセチルアセトナート)ツリウム、トリス(シクロペンタジエニル)ツリウム、イッテルビウムイソプロポキシド、酢酸イッテルビウム、トリス(アセチルアセトナート)イッテルビウム、トリス(シクロペンタジエニル)イッテルビウム、シュウ酸ルテチウム、トリス(エチルシクロペンタジエニル)ルテチウムなどが挙げられる。   Examples of the organic element B compound include tris (cyclopentadienyl) gallium, scandium isopropoxide, scandium acetate, tris (cyclopentadienyl) scandium, yttrium isopropoxide, yttrium 2-ethylhexanoate, tris ( Acetylacetonato) yttrium, tris (cyclopentadienyl) yttrium, lanthanum isopropoxide, lanthanum 2-ethylhexanoate, lanthanum tris (acetylacetonato) lanthanum, tris (cyclopentadienyl) lanthanum, cerium 2-ethylhexanoate , Tris (acetylacetonato) cerium, tris (cyclopentadienyl) cerium, praseodymium isopropoxide, praseodymium oxalate, tris (acetylacetonato) praseodymium, tri (Cyclopentadienyl) praseodymium, neodymium isopropoxide, neodymium 2-ethylhexanoate, trifluoroacetylacetonate neodymium, tris (isopropylcyclopentadienyl) neodymium, tris (ethylcyclopentadienyl) promethium, samarium isopropoxy Samarium 2-ethylhexanoate, tris (acetylacetonato) samarium, tris (cyclopentadienyl) samarium, europium 2-ethylhexanoate, tris (acetylacetonato) europium, tris (ethylcyclopentadienyl) europium , Gadolinium isopropoxide, gadolinium 2-ethylhexanoate, tris (acetylacetonato) gadolinium, tris (cyclopentadienyl) gadolinium, vinegar Terbium, tris (acetylacetonato) terbium, tris (cyclopentadienyl) terbium, dysprosium isopropoxide, dysprosium acetate, tris (acetylacetonato) dysprosium, tris (ethylcyclopentadienyl) dysprosium, holmium isopropoxide, Holmium acetate, tris (cyclopentadienyl) holmium, erbium isopropoxide, erbium acetate, tris (acetylacetonato) erbium, tris (cyclopentadienyl) erbium, thulium acetate, tris (acetylacetonato) thulium, tris ( Cyclopentadienyl) thulium, ytterbium isopropoxide, ytterbium acetate, tris (acetylacetonato) ytterbium, tris (cyclo Pentadienyl) ytterbium, lutetium oxalate, tris (ethylcyclopentadienyl) lutetium, and the like.

絶縁層形成用塗布液における第B元素含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。   There is no restriction | limiting in particular as content of the B element containing compound in the coating liquid for insulating layer formation, According to the objective, it can select suitably.

−第C元素含有化合物−
第C元素としては、Al(アルミニウム)、Ti(チタン)、Zr(ジルコニウム)、Hf(ハフニウム)、Nb(ニオブ)、Ta(タンタル)が挙げられる。
-Element C-containing compound-
Examples of the C element include Al (aluminum), Ti (titanium), Zr (zirconium), Hf (hafnium), Nb (niobium), and Ta (tantalum).

第C元素含有化合物としては、例えば、第C元素の無機化合物、第C元素の有機化合物などが挙げられる。   Examples of the C element-containing compound include an inorganic compound of the C element and an organic compound of the C element.

第C元素の無機化合物としては、例えば、硝酸アルミニウム、硫酸アルミニウム、フッ化アルミニウム、塩化アルミニウム、臭化アルミニウム、よう化アルミニウム、水酸化アルミニウム、りん酸アルミニウム、硫酸アルミニウムアンモニウム、硫化チタン、フッ化チタン、塩化チタン、臭化チタン、よう化チタン、硫酸ジルコニウム、炭酸ジルコニウム、フッ化ジルコニウム、塩化ジルコニウム、臭化ジルコニウム、よう化ジルコニウム、硫酸ハフニウム、フッ化ハフニウム、塩化ハフニウム、臭化ハフニウム、よう化ハフニウム、フッ化ニオブ、塩化ニオブ、臭化ニオブ、フッ化タンタル、塩化タンタル、臭化タンタルなどが挙げられる。   Examples of inorganic compounds of the C element include aluminum nitrate, aluminum sulfate, aluminum fluoride, aluminum chloride, aluminum bromide, aluminum iodide, aluminum hydroxide, aluminum phosphate, aluminum ammonium sulfate, titanium sulfide, and titanium fluoride. , Titanium chloride, titanium bromide, titanium iodide, zirconium sulfate, zirconium carbonate, zirconium fluoride, zirconium chloride, zirconium bromide, zirconium iodide, hafnium sulfate, hafnium fluoride, hafnium chloride, hafnium bromide, hafnium iodide , Niobium fluoride, niobium chloride, niobium bromide, tantalum fluoride, tantalum chloride, tantalum bromide and the like.

第C元素の有機化合物としては、第C元素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。第C元素と有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。   The organic compound of the C element is not particularly limited as long as it is a compound having the C element and an organic group, and can be appropriately selected according to the purpose. The C element and the organic group are bonded by, for example, an ionic bond, a covalent bond, or a coordinate bond.

有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。アルキル基としては、例えば、炭素数1〜6のアルキル基などが挙げられる。アルコキシ基としては、例えば、炭素数1〜6のアルコキシ基などが挙げられる。アシルオキシ基としては、例えば、炭素数1〜10のアシルオキシ基などが挙げられる。   The organic group is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include an alkyl group which may have a substituent, an alkoxy group which may have a substituent, and a substituent. Examples thereof include an optionally substituted acyloxy group, an optionally substituted acetylacetonate group, and an optionally substituted cyclopentadienyl group. As an alkyl group, a C1-C6 alkyl group etc. are mentioned, for example. As an alkoxy group, a C1-C6 alkoxy group etc. are mentioned, for example. As an acyloxy group, a C1-C10 acyloxy group etc. are mentioned, for example.

第C元素の有機化合物としては、例えば、アルミニウムイソプロポキシド、アルミニウム−sec−ブトキシド、トリエチルアルミニウム、ジエチルアルミニウムエトキシド、酢酸アルミニウム、アセチルアセトンアルミニウム、ヘキサフルオロアセチルアセトン酸アルミニウム、2−エチルヘキサン酸アルミニウム、乳酸アルミニウム、安息香酸アルミニウム、アルミニウムジ(s−ブトキシド)アセト酢酸エステルキレート、トリフルオロメタンスルホン酸アルミニウム、チタンイソプロポキシド、ビス(シクロペンタジエニル)塩化チタン、ジルコニウムブトキシド、ジルコニウムイソプロポキシド、ビス(2−エチルヘキサン酸)酸化ジルコニウム、ジルコニウムジ(n−ブトキシド)ビスアセチル汗トナート、テトラキス(アセチルアセトン酸)ジルコニウム、テトラキス(シクロペンタジエニル)ジルコニウム、ハフニウムブトキシド、ハフニウムイソプロポキシド、テトラキス(2−エチルヘキサン酸)ハフニウム、ハフニウムジ(n―ブトキシド)ビスアセチルアセトナート、テトラキス(アセチルアセトン酸)ハフニウム、ビス(シクロペンタジエニル)ジメチルハフニウム、ニオブエトキシド、2−エチルヘキサン酸ニオブ、ビス(シクロペンタジエニル)塩化ニオブ、タンタルエトキシド、テトラエトシキアセチルアセトナートタンタルなどが挙げられる。   Examples of the organic compound of element C include aluminum isopropoxide, aluminum-sec-butoxide, triethylaluminum, diethylaluminum ethoxide, aluminum acetate, acetylacetone aluminum, hexafluoroacetylacetonate aluminum, 2-ethylhexanoate aluminum, lactic acid Aluminum, aluminum benzoate, aluminum di (s-butoxide) acetoacetate chelate, aluminum trifluoromethanesulfonate, titanium isopropoxide, bis (cyclopentadienyl) titanium chloride, zirconium butoxide, zirconium isopropoxide, bis (2 -Ethylhexanoic acid) zirconium oxide, zirconium di (n-butoxide) bisacetyl sweat toner tote, tetrakis (acetyl) Acetone acid) zirconium, tetrakis (cyclopentadienyl) zirconium, hafnium butoxide, hafnium isopropoxide, tetrakis (2-ethylhexanoate) hafnium, hafnium di (n-butoxide) bisacetylacetonate, tetrakis (acetylacetonate) hafnium, Examples thereof include bis (cyclopentadienyl) dimethylhafnium, niobium ethoxide, niobium 2-ethylhexanoate, bis (cyclopentadienyl) niobium chloride, tantalum ethoxide, tetraethoxyacetylacetonate tantalum, and the like.

絶縁層形成用塗布液における第C元素含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。   There is no restriction | limiting in particular as content of the C element containing compound in the coating liquid for insulating layer formation, According to the objective, it can select suitably.

−溶媒−
溶媒としては、各種化合物を安定に溶解又は分散する溶媒であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、トルエン、キシレン、メシチレン、シメン、ペンチルベンゼン、ドデシルベンゼン、ビシクロヘキシル、シクロヘキシルベンゼン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、テトラリン、デカリン、イソプロパノール、安息香酸エチル、N,N−ジメチルホルムアミド、炭酸プロピレン、2−エチルヘキサン酸、ミネラルスピリッツ、ジメチルプロピレンウレア、4−ブチロラクトン、2−メトキシエタノール、プロピレングリコール、水などが挙げられる。
-Solvent-
The solvent is not particularly limited as long as it is a solvent that stably dissolves or disperses various compounds, and can be appropriately selected according to the purpose. For example, toluene, xylene, mesitylene, cymene, pentylbenzene, dodecylbenzene, Bicyclohexyl, cyclohexylbenzene, decane, undecane, dodecane, tridecane, tetradecane, pentadecane, tetralin, decalin, isopropanol, ethyl benzoate, N, N-dimethylformamide, propylene carbonate, 2-ethylhexanoic acid, mineral spirits, dimethylpropylene urea 4-butyrolactone, 2-methoxyethanol, propylene glycol, water and the like.

絶縁層形成用塗布液における溶媒の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。   There is no restriction | limiting in particular as content of the solvent in the coating liquid for insulating layer formation, According to the objective, it can select suitably.

絶縁層形成用塗布液における第A元素含有化合物と、第B元素含有化合物との組成比(第A元素含有化合物:第B元素含有化合物)としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
絶縁層形成用塗布液において、第A元素と、第B元素との組成比(第A元素:第B元素)としては、酸化物(BeO、MgO、CaO、SrO、BaO、Ga、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)換算で、10.0mol%〜67.0mol%:33.0mol%〜90.0mol%が好ましい。
The composition ratio of the A-element-containing compound to the B-element-containing compound (the A-element-containing compound: the B-element-containing compound) in the insulating layer forming coating liquid is not particularly limited and is appropriately selected depending on the purpose. However, the following range is preferable.
In the insulating layer forming coating solution, the composition ratio of the A element to the B element (A element: B element) is an oxide (BeO, MgO, CaO, SrO, BaO, Ga 2 O 3 , sc 2 O 3, Y 2 O 3, La 2 O 3, Ce 2 O 3, Pr 2 O 3, Nd 2 O 3, Pm 2 O 3, Sm 2 O 3, Eu 2 O 3, Gd 2 O 3, in Tb 2 O 3, Dy 2 O 3, Ho 2 O 3, Er 2 O 3, Tm 2 O 3, Yb 2 O 3, Lu 2 O 3) in terms of, 10.0mol% ~67.0mol%: 33. 0 mol% to 90.0 mol% is preferable.

絶縁層形成用塗布液における第A元素含有化合物と、第B元素含有化合物と、第C元素含有化合物との組成比(第A元素含有化合物:第B元素含有化合物:第C元素含有化合物)としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
絶縁層形成用塗布液において、第A元素と、第B元素と、第C元素との組成比(第A元素:第B元素:第C元素)としては、酸化物(BeO、MgO、CaO、SrO、BaO、Ga、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Al、TiO、ZrO、HfO、Nb、Ta)換算で、5.0mol%〜22.0mol%:33.0mol%〜90.0mol:5.0mol%〜45.0mol%が好ましい。
As the composition ratio of the A-element-containing compound, the B-element-containing compound, and the C-element-containing compound in the coating solution for forming the insulating layer (A-element-containing compound: B-element-containing compound: C-element-containing compound) Is not particularly limited and may be appropriately selected depending on the intended purpose, but is preferably in the following range.
In the insulating layer forming coating solution, the composition ratio of the A element, the B element, and the C element (A element: B element: C element) is an oxide (BeO, MgO, CaO, SrO, BaO, Ga 2 O 3 , Sc 2 O 3, Y 2 O 3, La 2 O 3, Ce 2 O 3, Pr 2 O 3, Nd 2 O 3, Pm 2 O 3, Sm 2 O 3, Eu 2 O 3 , Gd 2 O 3 , Tb 2 O 3 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Yb 2 O 3 , Lu 2 O 3 , Al 2 O 3 , TiO 2 , ZrO 2 , HfO 2 , Nb 2 O 5 , Ta 2 O 5 ), 5.0 mol% to 22.0 mol%: 33.0 mol% to 90.0 mol: 5.0 mol% to 45.0 mol% preferable.

−絶縁層形成用塗布液を用いたゲート絶縁層の形成方法−−
絶縁層形成用塗布液を用いたゲート絶縁層の形成方法の一例について説明する。ゲート絶縁層の形成方法は、塗布工程と、熱処理工程とを含み、更に必要に応じて、その他の工程を含む。
-Method for forming a gate insulating layer using a coating solution for forming an insulating layer-
An example of a method for forming a gate insulating layer using an insulating layer forming coating solution will be described. The method for forming the gate insulating layer includes a coating process and a heat treatment process, and further includes other processes as necessary.

塗布工程としては、被塗物に絶縁層形成用塗布液を塗布する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、溶液プロセスによる成膜後、フォトリソグラフィーによってパターンニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法などが挙げられる。溶液プロセスとしては、例えば、ディップコーティング、スピンコート、ダイコート、ノズルプリンティングなどが挙げられる。   There is no restriction | limiting in particular as long as it is a process of apply | coating the coating liquid for insulating layer formation to a to-be-coated article as an application | coating process, According to the objective, it can select suitably. The application method is not particularly limited and can be appropriately selected according to the purpose.For example, after film formation by a solution process, a patterning method by photolithography, a printing method such as inkjet, nanoimprint, gravure, Examples include a method of directly forming a desired shape. Examples of the solution process include dip coating, spin coating, die coating, and nozzle printing.

熱処理工程としては、被塗物に塗布された絶縁層形成用塗布液を熱処理する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、熱処理する際には、被塗物に塗布された絶縁層形成用塗布液は、自然乾燥などにより乾燥していてもよい。熱処理により、溶媒の乾燥、複合金属酸化物の生成などが行われる。   The heat treatment step is not particularly limited as long as it is a step of heat-treating the coating liquid for forming an insulating layer applied to the object to be coated, and can be appropriately selected according to the purpose. Note that when the heat treatment is performed, the insulating layer forming coating solution applied to the object to be coated may be dried by natural drying or the like. By the heat treatment, drying of the solvent, generation of a composite metal oxide, and the like are performed.

熱処理工程では、溶媒の乾燥(以下、「乾燥処理」と称する。)と、複合金属酸化物の生成(以下、「生成処理」と称する。)とを、異なる温度で行うことが好ましい。即ち、溶媒の乾燥を行った後に、昇温して複合金属酸化物の生成を行うことが好ましい。複合金属酸化物の生成の際には、たとえば、アルカリ土類金属含有化合物(第A元素含有化合物)、第B元素含有化合物、及び第C元素含有化合物の少なくともいずれかの分解が起こる。   In the heat treatment step, it is preferable that the solvent is dried (hereinafter referred to as “drying process”) and the composite metal oxide is formed (hereinafter referred to as “generation process”) at different temperatures. That is, after the solvent is dried, the composite metal oxide is preferably generated by raising the temperature. In the production of the composite metal oxide, for example, decomposition of at least one of an alkaline earth metal-containing compound (A-element-containing compound), a B-element-containing compound, and a C-element-containing compound occurs.

乾燥処理の温度としては、特に制限はなく、含有する溶媒に応じて適宜選択することができ、例えば、80℃〜180℃が挙げられる。乾燥においては、低温化のために減圧オーブンなどを使用することが有効である。乾燥処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、1分間〜1時間が挙げられる。   There is no restriction | limiting in particular as temperature of a drying process, According to the solvent to contain, it can select suitably, For example, 80 to 180 degreeC is mentioned. In drying, it is effective to use a vacuum oven or the like for lowering the temperature. There is no restriction | limiting in particular as time of a drying process, According to the objective, it can select suitably, For example, 1 minute-1 hour are mentioned.

生成処理の温度としては、特に制限はなく、目的に応じて適宜選択することができるが、100℃以上550℃未満が好ましく、200℃〜500℃がより好ましい。生成処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、1時間〜5時間が挙げられる。   There is no restriction | limiting in particular as temperature of a production | generation process, Although it can select suitably according to the objective, 100 degreeC or more and less than 550 degreeC are preferable, and 200 to 500 degreeC is more preferable. There is no restriction | limiting in particular as time of a production | generation process, According to the objective, it can select suitably, For example, 1 hour-5 hours are mentioned.

なお、熱処理工程では、乾燥処理及び生成処理を連続して実施してもよいし、複数の工程に分割して実施してもよい。   In the heat treatment step, the drying process and the generation process may be performed continuously, or may be divided into a plurality of processes.

熱処理の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、被塗物を加熱する方法などが挙げられる。熱処理における雰囲気としては、特に制限はなく、目的に応じて適宜選択することができるが、酸素雰囲気が好ましい。酸素雰囲気で熱処理を行うことにより、分解生成物を速やかに系外に排出し、複合金属酸化物の生成を促進させることができる。   There is no restriction | limiting in particular as the method of heat processing, According to the objective, it can select suitably, For example, the method etc. which heat a to-be-coated article are mentioned. There is no restriction | limiting in particular as atmosphere in heat processing, Although it can select suitably according to the objective, Oxygen atmosphere is preferable. By performing the heat treatment in an oxygen atmosphere, the decomposition product can be quickly discharged out of the system, and the generation of the composite metal oxide can be promoted.

熱処理の際には、波長400nm以下の紫外光を乾燥処理後の物質に照射することが、生成処理の反応を促進する上で有効である。波長400nm以下の紫外光を照射することにより、乾燥処理後の物質中に含有される有機物などの化学結合を切断し、有機物を分解できるため、効率的に複合金属酸化物を形成することができる。波長400nm以下の紫外光としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エキシマランプを用いた波長222nmの紫外光などが挙げられる。また、紫外光の照射に代えて、又は併用して、オゾンを付与することも好ましい。オゾンを乾燥処理後の物質に付与することにより、複合金属酸化物の生成が促進される。   In the heat treatment, it is effective to irradiate the material after the drying treatment with ultraviolet light having a wavelength of 400 nm or less in order to accelerate the reaction of the generation treatment. By irradiating with ultraviolet light having a wavelength of 400 nm or less, chemical bonds such as organic substances contained in the substance after the drying treatment can be broken and the organic substances can be decomposed, so that a composite metal oxide can be efficiently formed. . The ultraviolet light having a wavelength of 400 nm or less is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include ultraviolet light having a wavelength of 222 nm using an excimer lamp. It is also preferable to apply ozone instead of or in combination with ultraviolet light irradiation. By applying ozone to the substance after the drying treatment, the generation of the composite metal oxide is promoted.

<活性層>
活性層14の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、多結晶シリコン(p−Si)、アモルファスシリコン(a−Si)、酸化物半導体、ペンタセン等の有機半導体等が挙げられる。これらの中でも、ゲート絶縁層13との界面の安定性の点から、酸化物半導体を用いることが好ましい。
<Active layer>
There is no restriction | limiting in particular as a material of the active layer 14, Although it can select suitably according to the objective, For example, a polycrystalline silicon (p-Si), an amorphous silicon (a-Si), an oxide semiconductor, a pentacene etc. Organic semiconductors and the like. Among these, it is preferable to use an oxide semiconductor from the viewpoint of the stability of the interface with the gate insulating layer 13.

活性層14は、例えば、n型酸化物半導体から形成することができる。
活性層14を構成するn型酸化物半導体は、特に制限はなく、目的に応じて適宜選択することができるが、インジウム(In)、Zn、スズ(Sn)、及びTiの少なくともいずれかと、アルカリ土類元素、又は希土類元素とを含有することが好ましく、Inとアルカリ土類元素、又は希土類元素とを含有することがより好ましい。
The active layer 14 can be formed from, for example, an n-type oxide semiconductor.
The n-type oxide semiconductor constituting the active layer 14 is not particularly limited and may be appropriately selected depending on the intended purpose. However, at least one of indium (In), Zn, tin (Sn), and Ti, an alkali It preferably contains an earth element or a rare earth element, and more preferably contains In and an alkaline earth element or a rare earth element.

希土類元素としては、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)が挙げられる。   Examples of rare earth elements include scandium (Sc), yttrium (Y), lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), promethium (Pm), samarium (Sm), europium (Eu), Examples include gadolinium (Gd), terbium (Tb), dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb), and lutetium (Lu).

酸化インジウムは、酸素欠損量によって電子キャリア濃度が1018cm−3〜1020cm−3程度に変化する。但し、酸化インジウムは酸素欠損ができやすい性質があり、酸化物半導体膜形成後の後工程で、意図しない酸素欠損ができる場合がある。インジウムと、インジウムよりも酸素と結合しやすいアルカリ土類元素や希土類元素との主に2つの金属から酸化物を形成することは、意図しない酸素欠損を防ぐとともに、組成の制御が容易となり電子キャリア濃度を適切に制御しやすい点で特に好ましい。 Indium oxide has an electron carrier concentration of about 10 18 cm −3 to 10 20 cm −3 depending on the oxygen deficiency. However, indium oxide has a property of easily causing oxygen vacancies, and there are cases where unintended oxygen vacancies may be formed in a later step after the formation of the oxide semiconductor film. The formation of oxides mainly from two metals of indium and alkaline earth elements and rare earth elements that are more likely to bond with oxygen than indium prevents unintentional oxygen vacancies and facilitates control of the composition. This is particularly preferable in terms of easy control of the concentration.

又、活性層14を構成するn型酸化物半導体は、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、6価のカチオン、7価のカチオン、及び8価のカチオンの少なくともいずれかのドーパントで置換ドーピングされており、ドーパントの価数が、n型酸化物半導体を構成する金属イオン(但し、ドーパントを除く)の価数よりも大きいことが好ましい。なお、置換ドーピングは、n型ドーピングともいう。   The n-type oxide semiconductor constituting the active layer 14 is a divalent cation, a trivalent cation, a tetravalent cation, a pentavalent cation, a hexavalent cation, a heptavalent cation, and an octavalent cation. It is preferable that substitution doping is performed with at least one of the dopants, and the valence of the dopant is greater than the valence of the metal ions (excluding the dopant) constituting the n-type oxide semiconductor. Substitution doping is also referred to as n-type doping.

<ソース電極及びドレイン電極>
ソース電極15及びドレイン電極16は、ゲート絶縁層13上に形成されている。
ソース電極15及びドレイン電極16は、所定の間隔を隔てて形成されている。
ソース電極15及びドレイン電極16は、ゲート電極12へのゲート電圧の印加に応じて電流を取り出すための電極である。
なお、ソース電極15及びドレイン電極16と共に、ソース電極15及びドレイン電極16と接続される配線が同一層に形成されてもよい。
<Source electrode and drain electrode>
The source electrode 15 and the drain electrode 16 are formed on the gate insulating layer 13.
The source electrode 15 and the drain electrode 16 are formed at a predetermined interval.
The source electrode 15 and the drain electrode 16 are electrodes for taking out current in response to application of a gate voltage to the gate electrode 12.
Note that the wiring connected to the source electrode 15 and the drain electrode 16 may be formed in the same layer together with the source electrode 15 and the drain electrode 16.

ソース電極15及びドレイン電極16の材料としては、フッ酸系エッチング液でエッチング可能な金属、合金、複数の金属の混合物、導電性酸化物、複合化合物、金属と導電性酸化物の積層膜等であれば、特に制限はなく、目的に応じて適宜選択することができるが、例えば、アルミニウム(Al)、チタン(Ti)等の金属、これらの合金、これら金属の混合物等、を用いることができる。又、酸化インジウム、酸化亜鉛、酸化チタン等の導電性酸化物、これらの複合化合物、これらの混合物等を用いてもよい。   Examples of the material for the source electrode 15 and the drain electrode 16 include a metal, an alloy, a mixture of a plurality of metals, a conductive oxide, a composite compound, and a laminated film of a metal and a conductive oxide that can be etched with a hydrofluoric acid-based etchant. If there is no particular limitation, it can be appropriately selected according to the purpose. For example, metals such as aluminum (Al) and titanium (Ti), alloys thereof, a mixture of these metals, and the like can be used. . In addition, conductive oxides such as indium oxide, zinc oxide, and titanium oxide, composite compounds thereof, mixtures thereof, and the like may be used.

導電性酸化物、複合化合物、これらの混合物は、多結晶、アモルファスの区別なく使用できるが、アモルファスの方が同一基板上でエッチングレートのばらつきが少なく、精度よくパターニングすることができるため、フッ酸系エッチング液を用いるパターニングプロセス時には、アモルファスであることが好ましい。これらの材料は電極としての導電性を高めるために、熱処理を加えることが知られているが、前述したパターニング精度の観点から熱処理を実施するのはパターニング後が好ましい。   Conductive oxides, composite compounds, and mixtures of these can be used without distinction between polycrystalline and amorphous. However, since amorphous has less variation in etching rate on the same substrate and can be patterned accurately, hydrofluoric acid. In the patterning process using a system etching solution, it is preferably amorphous. It is known that these materials are subjected to heat treatment in order to increase the conductivity as an electrode. However, it is preferable that the heat treatment is performed after patterning from the viewpoint of patterning accuracy described above.

導電性酸化物として、酸化インジウムを含む導電性酸化物としては、錫ドープ酸化インジウム(以下、ITO)、In−ZnO複合酸化物(IZO)が広く知られているが、IZOはアモルファスとして安定であるため、フッ酸系エッチング液でパターニングする際にはより好ましい。 As conductive oxides containing indium oxide, tin-doped indium oxide (hereinafter referred to as ITO) and In 2 O 3 —ZnO composite oxide (IZO) are widely known, but IZO is amorphous. Therefore, it is more preferable when patterning with a hydrofluoric acid-based etching solution.

導電性酸化物、複合化合物、これらの混合物を電極として用いる場合、後工程の熱処理等を受け電気抵抗が増加する場合がある。そこで、電極として導電性酸化物、複合化合物、これらの混合物を用いる場合には配線抵抗を加味して導電性の高い金属を積層することが好ましい。導電性の高い金属には、例えば、Ag、Al、Au、Cuなどが挙げられる。   When a conductive oxide, a composite compound, or a mixture thereof is used as an electrode, the electrical resistance may increase due to heat treatment in a later step. Therefore, when a conductive oxide, a composite compound, or a mixture thereof is used as the electrode, it is preferable to stack a highly conductive metal in consideration of wiring resistance. Examples of the highly conductive metal include Ag, Al, Au, and Cu.

前記導電膜は、積層構造であってもよい。その場合、前記複合金属酸化物を覆う前記導電膜の最下層は、例えば、前記導電膜における上層をパターン加工する際のバリア層として機能する。前記上層とは、例えば、前記積層構造の一つの層であって、前記最下層の直上の層である。
前記バリア層は、例えば、フッ酸系エッチング液でエッチング可能である。
前記積層構造は、2層構造であってもよいし、3層構造であってもよい。
ソース電極15及びドレイン電極16は、ゲート絶縁層13に接する材料が前述した材料であればよく、その上層により導電性の高い材料や、配線としての耐性を高める材料が積層されていても良い。積層された導電膜を用いる場合には、そのエッチング工程においてゲート絶縁層上の導電膜が最終的にフッ酸系エッチング液によってエッチングされるようにすれば良く、上層の導電膜に対しては別のエッチング液を用いても良い。例えば、前記ゲート絶縁層となる複合金属酸化物上に積層した金属に対しPAN系のエッチング液など、前記ゲート絶縁層となる複合金属酸化物がエッチングされるエッチング液を使う場合には、フッ酸系エッチング液でエッチング可能な材料はバリア層として機能する。
The conductive film may have a laminated structure. In that case, for example, the lowermost layer of the conductive film covering the composite metal oxide functions as a barrier layer when patterning the upper layer of the conductive film. The upper layer is, for example, one layer of the laminated structure and is a layer immediately above the lowermost layer.
The barrier layer can be etched with, for example, a hydrofluoric acid-based etchant.
The laminated structure may be a two-layer structure or a three-layer structure.
The source electrode 15 and the drain electrode 16 may be any material as long as the material in contact with the gate insulating layer 13 is the above-described material, and a material having higher conductivity or a material that increases resistance as a wiring may be stacked thereover. In the case of using a stacked conductive film, the conductive film on the gate insulating layer may be finally etched with a hydrofluoric acid-based etchant in the etching process, which is different from the upper conductive film. Etching solution may be used. For example, when using an etchant that etches the composite metal oxide to be the gate insulating layer, such as a PAN-based etchant for the metal laminated on the composite metal oxide to be the gate insulating layer, a hydrofluoric acid is used. A material that can be etched with a system etchant functions as a barrier layer.

また、前記ゲート絶縁層となる複合金属酸化物、及び前記活性層に用いる酸化物半導体は可視光領域の光の透過率が十分高い材料であることから、前記ゲート電極、前記ソース電極、及びドレイン電極に可視光領域の光の透過率が十分高い導電性酸化物、複合化合物、これらの混合物を使用できることは、可視光透過率の高い電界効果型トランジスタを作製可能という利点がある。前述したように前記ゲート電極、前記ソース電極、及びドレイン電極の配線抵抗の増加が懸念される場合には、チャネル領域以外の配線部分を金属との積層構造にしてもよい。   Further, since the composite metal oxide serving as the gate insulating layer and the oxide semiconductor used for the active layer are materials having sufficiently high light transmittance in the visible light region, the gate electrode, the source electrode, and the drain The use of a conductive oxide, a composite compound, or a mixture thereof having a sufficiently high light transmittance in the visible light region for the electrode has an advantage that a field effect transistor having a high visible light transmittance can be manufactured. As described above, when there is a concern about an increase in the wiring resistance of the gate electrode, the source electrode, and the drain electrode, the wiring portion other than the channel region may have a laminated structure with a metal.

ソース電極15及びドレイン電極16の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、10nm〜1μmが好ましく、50nm〜300nmがより好ましい。   There is no restriction | limiting in particular as an average film thickness of the source electrode 15 and the drain electrode 16, Although it can select suitably according to the objective, 10 nm-1 micrometer are preferable and 50 nm-300 nm are more preferable.

フッ酸系エッチング液としては、目的に応じて適宜選択することができるが、例えば、フッ化水素酸、フッ化アンモニウム、フッ化水素アンモニウム等を含む水溶液が挙げられる。又、良好なパターン形成を行うためにエッチング液に界面活性剤や酸化剤等の添加物が含まれていてもよい。   The hydrofluoric acid etching solution can be appropriately selected according to the purpose, and examples thereof include an aqueous solution containing hydrofluoric acid, ammonium fluoride, ammonium hydrogen fluoride, and the like. Further, an additive such as a surfactant or an oxidizing agent may be contained in the etching solution in order to form a favorable pattern.

次に、図1に示す電界効果型トランジスタの製造方法について説明する。図2A〜図2Eは、実施形態に係る電界効果型トランジスタの製造工程を例示する図である。   Next, a method for manufacturing the field effect transistor shown in FIG. 1 will be described. 2A to 2E are diagrams illustrating a manufacturing process of the field effect transistor according to the embodiment.

まず、図2Aに示す工程では、ガラス基材等からなる基材11を準備する。そして、基材11上に、スパッタ法等によりアルミニウム(Al)等からなる導電膜を形成し、形成した導電膜をフォトリソグラフィとエッチングによりパターニングして所定形状のゲート電極12を形成する。基材11の表面の清浄化及び密着性向上の点で、ゲート電極12を形成する前に、酸素プラズマ、UVオゾン、UV照射洗浄等の前処理が行われることが好ましい。基材11、ゲート電極12の材料や厚さは、前述の通り適宜選択することができる。   First, in the step shown in FIG. 2A, a substrate 11 made of a glass substrate or the like is prepared. Then, a conductive film made of aluminum (Al) or the like is formed on the substrate 11 by sputtering or the like, and the formed conductive film is patterned by photolithography and etching to form a gate electrode 12 having a predetermined shape. From the viewpoint of cleaning the surface of the substrate 11 and improving the adhesion, it is preferable to perform pretreatment such as oxygen plasma, UV ozone, UV irradiation cleaning and the like before forming the gate electrode 12. The material and thickness of the base material 11 and the gate electrode 12 can be appropriately selected as described above.

ゲート電極12の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、真空蒸着法、ディップコーティング法、スピンコート法、ダイコート法等による成膜後、フォトリソグラフィによってパターニングする方法が挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法が挙げられる。   The method for forming the gate electrode 12 is not particularly limited and may be appropriately selected depending on the purpose. For example, after film formation by sputtering, vacuum deposition, dip coating, spin coating, die coating, or the like, There is a method of patterning by photolithography. Another example is a method of directly forming a desired shape by a printing process such as ink jet, nanoimprint, or gravure.

次に、図2Bに示す工程では、基材11上に、ゲート電極12を被覆するゲート絶縁層13を形成する。ゲート絶縁層13の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション(PLD)法、化学気相蒸着(CVD)法、原子層蒸着(ALD)法等の真空プロセスや、ディップコーティング、スピンコート、ダイコート等の溶液プロセスにより成膜工程が挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスが挙げられる。ゲート絶縁層13の材料や厚さは、前述の通り適宜選択することができる。   Next, in the step shown in FIG. 2B, a gate insulating layer 13 that covers the gate electrode 12 is formed on the base material 11. There is no restriction | limiting in particular as a formation method of the gate insulating layer 13, According to the objective, it can select suitably, For example, a sputtering method, a pulse laser deposition (PLD) method, a chemical vapor deposition (CVD) method, an atom The film forming process may be performed by a vacuum process such as layer deposition (ALD) or a solution process such as dip coating, spin coating, or die coating. Other examples include printing processes such as inkjet, nanoimprint, and gravure. The material and thickness of the gate insulating layer 13 can be appropriately selected as described above.

次に、図2Cに示す工程では、ゲート絶縁層13上の全面にソース電極15及びドレイン電極16となる導電膜150を形成する。ゲート絶縁層13の表面の清浄化及び密着性向上の点で、導電膜150を形成する前に、酸素プラズマ、UVオゾン、UV照射洗浄等の前処理が行われることが好ましい。   Next, in the step shown in FIG. 2C, a conductive film 150 to be the source electrode 15 and the drain electrode 16 is formed on the entire surface of the gate insulating layer 13. From the viewpoint of cleaning the surface of the gate insulating layer 13 and improving adhesion, pretreatment such as oxygen plasma, UV ozone, and UV irradiation cleaning is preferably performed before the conductive film 150 is formed.

導電膜150の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、真空蒸着法、ディップコーティング法、スピンコート法、ダイコート法等による成膜後、フォトリソグラフィによってパターニングする方法が挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスが挙げられる。ソース電極15及びドレイン電極16の前駆体となる導電膜150の材料や厚さは、ソース電極15及びドレイン電極16に関する前述の通り適宜選択することができる。   The method for forming the conductive film 150 is not particularly limited and may be appropriately selected depending on the purpose. For example, after film formation by sputtering, vacuum deposition, dip coating, spin coating, die coating, or the like, There is a method of patterning by photolithography. Other examples include printing processes such as inkjet, nanoimprint, and gravure. The material and thickness of the conductive film 150 serving as a precursor of the source electrode 15 and the drain electrode 16 can be appropriately selected as described above regarding the source electrode 15 and the drain electrode 16.

次に、図2Dに示す工程では、ゲート絶縁層13上の全面に形成された導電膜150をフォトリソグラフィとウェットエッチングによりパターニングして所定形状にし、ソース電極15及びドレイン電極16を形成する。
導電膜150をエッチングする際にはフッ酸系エッチング液を用いることができる。フッ酸系エッチング液は、フッ化水素、フッ化アンモニウム、フッ化水素アンモニウムの少なくともいずれか一つを含むことが好ましい。前記フッ酸系エッチング液におけるこれらの濃度は目的に応じて適宜調整することができるが、エッチングレートの制御の観点から、フッ化水素の濃度としては0.01質量%〜20質量%が好ましく、0.1質量%〜10質量%がより好ましい。フッ化アンモニウムの濃度としては0.1質量%〜60質量%が好ましく、1質量%〜30質量%がより好ましい。フッ化水素アンモニウムの濃度としては0.1質量%〜60質量%が好ましく、1質量%〜30質量%がより好ましい。これにより、下地となるゲート絶縁層にダメージ無く、導電膜150をパターニングできる。また、フッ酸系エッチング液は、エッチングレートの安定化のためフッ化水素、フッ化アンモニウム、フッ化水素アンモニウムをそれぞれ適宜混合し、緩衝溶液としても良いし、エッチング残渣なくパターン作製を行うために界面活性剤、酸化剤等の添加剤を含んでも良い。
Next, in the step shown in FIG. 2D, the conductive film 150 formed on the entire surface of the gate insulating layer 13 is patterned by photolithography and wet etching to have a predetermined shape, and the source electrode 15 and the drain electrode 16 are formed.
When the conductive film 150 is etched, a hydrofluoric acid-based etchant can be used. The hydrofluoric acid etching solution preferably contains at least one of hydrogen fluoride, ammonium fluoride, and ammonium hydrogen fluoride. These concentrations in the hydrofluoric acid-based etching solution can be appropriately adjusted according to the purpose, but from the viewpoint of controlling the etching rate, the concentration of hydrogen fluoride is preferably 0.01% by mass to 20% by mass, 0.1 mass%-10 mass% are more preferable. The concentration of ammonium fluoride is preferably 0.1% by mass to 60% by mass, and more preferably 1% by mass to 30% by mass. The concentration of ammonium hydrogen fluoride is preferably 0.1% by mass to 60% by mass, and more preferably 1% by mass to 30% by mass. Thus, the conductive film 150 can be patterned without damaging the underlying gate insulating layer. In addition, the hydrofluoric acid-based etching solution may be mixed with hydrogen fluoride, ammonium fluoride, and ammonium hydrogen fluoride as appropriate to stabilize the etching rate, and may be used as a buffer solution. An additive such as a surfactant and an oxidizing agent may be included.

次に、図2Eに示す工程では、ゲート絶縁層13上に、所定形状の活性層14を形成する。活性層14の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション(PLD)法、化学気相蒸着(CVD)法、原子層蒸着(ALD)法等の真空プロセスや、ディップコーティング、スピンコート、ダイコート等の溶液プロセスにより成膜工程が挙げられる。他の例としては、インクジェット、ナノインプリント、グラビア等の印刷プロセスが挙げられる。活性層14は、例えばn型酸化物半導体から形成することができる。形成した活性層14は結晶質と非晶質とが混在してもよい。   Next, in a step shown in FIG. 2E, an active layer 14 having a predetermined shape is formed on the gate insulating layer 13. There is no restriction | limiting in particular as a formation method of the active layer 14, According to the objective, it can select suitably, For example, a sputtering method, a pulse laser deposition (PLD) method, a chemical vapor deposition (CVD) method, an atomic layer The film forming process may be performed by a vacuum process such as vapor deposition (ALD) or a solution process such as dip coating, spin coating, or die coating. Other examples include printing processes such as inkjet, nanoimprint, and gravure. The active layer 14 can be formed from, for example, an n-type oxide semiconductor. The formed active layer 14 may be a mixture of crystalline and amorphous.

以上の工程により、ボトムゲート/ボトムコンタクト型の電界効果型トランジスタ10を作製できる。   Through the above steps, a bottom-gate / bottom-contact field effect transistor 10 can be manufactured.

このように、本実施の形態では、複合金属酸化物により形成されたゲート絶縁層上の導電膜をパターニングする際に、フッ酸系エッチング液を用いてウェットエッチングを行う。フッ酸系エッチング液は、複合金属酸化物に対して選択的に導電膜をエッチングできるため、ゲート絶縁層へのエッチングダメージを抑制可能となり、ゲート絶縁層が膜厚減少せず、良好な絶縁性を維持できる。その結果、良好な電気特性を備えた電界効果型トランジスタを実現できる。   Thus, in this embodiment mode, wet etching is performed using a hydrofluoric acid-based etchant when patterning a conductive film over a gate insulating layer formed using a composite metal oxide. Since the hydrofluoric acid-based etchant can selectively etch the conductive film with respect to the composite metal oxide, it is possible to suppress etching damage to the gate insulating layer, and the gate insulating layer does not decrease in thickness and has good insulating properties. Can be maintained. As a result, a field effect transistor with good electrical characteristics can be realized.

<実施の形態の変形例>
実施の形態の変形例では、ボトムゲート/トップコンタクト型の電界効果型トランジスタの例を示す。なお、実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
<Modification of Embodiment>
In the modification of the embodiment, an example of a bottom-gate / top-contact field effect transistor is shown. Note that in the modification of the embodiment, the description of the same components as those of the embodiment described above may be omitted.

図3Aは、実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。
図3Aを参照するに、電界効果型トランジスタ10Aは、ボトムゲート/トップコンタクト型の電界効果型トランジスタである。なお、電界効果型トランジスタ10Aは、本発明に係る半導体装置の代表的な一例である。
電界効果型トランジスタ10Aは、電界効果型トランジスタ10(図1参照)とは層構造が異なっている。具体的には、電界効果型トランジスタ10Aは、基材11と、基材11上に形成されたゲート電極12と、ゲート電極12上に形成されたゲート絶縁層13と、ゲート絶縁層13上に形成されたソース電極15及びドレイン電極16と、ソース電極15及びドレイン電極16下並びにソース電極15とドレイン電極16との間に形成された活性層14とを有している。この場合、活性層14の材料はソース電極15とドレイン電極16の形成工程で使用するフッ酸系エッチング液に対し、十分な選択比が得られる材料を使用する。
FIG. 3A is a cross-sectional view illustrating a field effect transistor according to a modification of the embodiment.
Referring to FIG. 3A, the field effect transistor 10A is a bottom gate / top contact field effect transistor. The field effect transistor 10A is a typical example of a semiconductor device according to the present invention.
The field effect transistor 10A has a layer structure different from that of the field effect transistor 10 (see FIG. 1). Specifically, the field effect transistor 10A includes a base material 11, a gate electrode 12 formed on the base material 11, a gate insulating layer 13 formed on the gate electrode 12, and a gate insulating layer 13. The source electrode 15 and the drain electrode 16 are formed, and the active layer 14 is formed under the source electrode 15 and the drain electrode 16 and between the source electrode 15 and the drain electrode 16. In this case, the material of the active layer 14 is a material that can obtain a sufficient selectivity with respect to the hydrofluoric acid etching solution used in the process of forming the source electrode 15 and the drain electrode 16.

図4は、実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。
図4を参照するに、電界効果型トランジスタ10Bは、トップゲート/ボトムコンタクト型の電界効果型トランジスタである。なお、電界効果型トランジスタ10Bは、本発明に係る半導体装置の代表的な一例である。
電界効果型トランジスタ10Bは、電界効果型トランジスタ10(図1参照)とは層構造が異なっている。具体的には、電界効果型トランジスタ10Bは、基材11と、基材11上に形成されたソース電極15及びドレイン電極16と、ソース電極15及びドレイン電極16上並びにソース電極15とドレイン電極16との間に形成された活性層14と、ゲート絶縁層13と、ゲート絶縁層13上に形成されたゲート電極12とを有している。この場合、ゲート電極12の材料は実施の形態におけるソース電極15とドレイン電極16の材料を使用し、ゲート電極12の形成工程においてフッ酸系エッチング液を用いる。反対にソース電極15とドレイン電極16の材料は、実施の形態におけるゲート電極12の材料を用いることができる。
FIG. 4 is a cross-sectional view illustrating a field effect transistor according to a modification of the embodiment.
Referring to FIG. 4, the field effect transistor 10B is a top gate / bottom contact field effect transistor. The field effect transistor 10B is a typical example of a semiconductor device according to the present invention.
The field effect transistor 10B has a layer structure different from that of the field effect transistor 10 (see FIG. 1). Specifically, the field effect transistor 10 </ b> B includes a base material 11, a source electrode 15 and a drain electrode 16 formed on the base material 11, a source electrode 15 and a drain electrode 16, and a source electrode 15 and a drain electrode 16. And the gate insulating layer 13 and the gate electrode 12 formed on the gate insulating layer 13. In this case, the material of the gate electrode 12 is the material of the source electrode 15 and the drain electrode 16 in the embodiment, and a hydrofluoric acid etching solution is used in the formation process of the gate electrode 12. On the other hand, the material of the gate electrode 12 in the embodiment can be used as the material of the source electrode 15 and the drain electrode 16.

図5Aは、実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。
図5Aを参照するに、電界効果型トランジスタ10Cは、トップゲート/トップコンタクト型の電界効果型トランジスタである。なお、電界効果型トランジスタ10Cは、本発明に係る半導体装置の代表的な一例である。
電界効果型トランジスタ10Cは、電界効果型トランジスタ10(図1参照)とは層構造が異なっている。具体的には、電界効果型トランジスタ10Cは、基材11と、基材11上に形成されたソース電極15及びドレイン電極16と、ソース電極15及びドレイン電極16下並びにソース電極15とドレイン電極16との間に形成された活性層14と、ゲート絶縁層13と、ゲート絶縁層13上に形成されたゲート電極12とを有している。この場合、ゲート電極12の材料は前述の実施の形態におけるソース電極15とドレイン電極16の材料を使用し、ゲート電極12の形成工程においてフッ酸系エッチング液を用いる。反対にソース電極15とドレイン電極16の材料は、前述の実施の形態におけるゲート電極12の材料を用いることができる。
FIG. 5A is a cross-sectional view illustrating a field effect transistor according to a modification of the embodiment.
Referring to FIG. 5A, the field effect transistor 10C is a top gate / top contact field effect transistor. The field effect transistor 10C is a typical example of the semiconductor device according to the present invention.
The field effect transistor 10C has a layer structure different from that of the field effect transistor 10 (see FIG. 1). Specifically, the field effect transistor 10 </ b> C includes a base material 11, a source electrode 15 and a drain electrode 16 formed on the base material 11, a source electrode 15 and a drain electrode 16, and a source electrode 15 and a drain electrode 16. And the gate insulating layer 13 and the gate electrode 12 formed on the gate insulating layer 13. In this case, the material of the gate electrode 12 uses the material of the source electrode 15 and the drain electrode 16 in the above-described embodiment, and a hydrofluoric acid etching solution is used in the step of forming the gate electrode 12. On the contrary, the material of the gate electrode 12 in the above-described embodiment can be used as the material of the source electrode 15 and the drain electrode 16.

図3Aのボトムゲート/トップコンタクト型電界効果型トランジスタの場合には、ソース電極、ドレイン電極と活性層とのフッ酸系エッチング液に対する選択比が十分に得られる場合に作製可能な構造であるが、ソース電極、ドレイン電極と活性層とのフッ酸系エッチング液に対する選択比が十分に得られない場合のボトムゲート/トップコンタクト型電界効果型トランジスタを図3Bに記載する。
図3Bの電界効果型トランジスタの作製方法と、図3A、図5Aの電界効果型トランジスタの作製方法との違いは、活性層14形成後に、第2のゲート絶縁層13Bを成膜し、活性層14に対してスルーホールを形成した後、ソース電極15およびドレイン電極16を形成する点である。ゲート絶縁層13及び第2のゲート絶縁層13Bは同じ材料でも良いし、異なる材料でも良いが、パターニングに使用するエッチング液がフッ酸系エッチング液である層の下地となるゲート絶縁層が前記複合金属酸化物であることがエッチングの選択比の観点から好ましい。なお、この場合のトップゲート/トップコンタクト型電界効果型トランジスタに関しても図5Bに示すようにソース電極15、ドレイン電極16のパターニング方法は同様である。なお、図5Bにおいて、符号21は、ソース電極15が外部へ導通するための導電部であり、符号22は、ドレイン電極22が外部へ導通するための導電部である。
In the case of the bottom gate / top contact field effect transistor of FIG. 3A, the structure can be manufactured when the selection ratio of the source electrode, the drain electrode, and the active layer to the hydrofluoric acid-based etching solution is sufficiently obtained. FIG. 3B shows a bottom-gate / top-contact field effect transistor in a case where the selection ratio of the source electrode, the drain electrode and the active layer to the hydrofluoric acid-based etchant is not sufficiently obtained.
The difference between the method of manufacturing the field effect transistor of FIG. 3B and the method of manufacturing the field effect transistor of FIGS. 3A and 5A is that the second gate insulating layer 13B is formed after the active layer 14 is formed. The source electrode 15 and the drain electrode 16 are formed after a through hole is formed in the electrode 14. The gate insulating layer 13 and the second gate insulating layer 13B may be made of the same material or different materials, but the gate insulating layer serving as a base of the layer in which the etching solution used for patterning is a hydrofluoric acid-based etching solution is the composite material. A metal oxide is preferable from the viewpoint of the etching selectivity. Note that the patterning method of the source electrode 15 and the drain electrode 16 is the same for the top gate / top contact field effect transistor in this case as shown in FIG. 5B. In FIG. 5B, reference numeral 21 denotes a conductive part for allowing the source electrode 15 to conduct to the outside, and reference numeral 22 denotes a conductive part for allowing the drain electrode 22 to conduct to the outside.

本発明に係る電界効果型トランジスタの層構造は、特に制限はなく、図1、図3A、図3B、図4、図5A、図5Bに示す構造を、目的に応じて適宜選択することができる。   The layer structure of the field effect transistor according to the present invention is not particularly limited, and the structures shown in FIGS. 1, 3A, 3B, 4, 5A, and 5B can be appropriately selected depending on the purpose. .

他の実施の形態では、実施の形態に係る電界効果型トランジスタを用いた表示素子、画像表示装置、及びシステムの例を示す。なお、この実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。   In another embodiment, an example of a display element, an image display device, and a system using the field effect transistor according to the embodiment will be described. In this embodiment, the description of the same components as those of the embodiment already described may be omitted.

(表示素子)
他の実施の形態に係る表示素子は、少なくとも、光制御素子と、光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。
(Display element)
A display element according to another embodiment includes at least a light control element and a drive circuit that drives the light control element, and further includes other members as necessary.

光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス(EL)素子、エレクトロクロミック(EC)素子、液晶素子、電気泳動素子、エレクトロウェッティング素子等が挙げられる。   The light control element is not particularly limited as long as it is an element that controls the light output according to the drive signal, and can be appropriately selected according to the purpose. For example, an electroluminescence (EL) element, an electrochromic (EC) ) Elements, liquid crystal elements, electrophoretic elements, electrowetting elements and the like.

駆動回路としては、実施の形態に係る電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。   The driving circuit is not particularly limited as long as it has the field-effect transistor according to the embodiment, and can be appropriately selected depending on the purpose. There is no restriction | limiting in particular as another member, According to the objective, it can select suitably.

他の実施の形態に係る表示素子は、実施の形態に係る電界効果型トランジスタを有しているため、ゲート絶縁層13が良好な絶縁性を維持しており、良好な電気特性を得ることができる。その結果、高品質の表示を行うことが可能となる。   Since the display element according to another embodiment includes the field-effect transistor according to the embodiment, the gate insulating layer 13 maintains good insulation, and good electrical characteristics can be obtained. it can. As a result, high quality display can be performed.

(画像表示装置)
他の実施の形態に係る画像表示装置は、少なくとも、他の実施の形態に係る複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。
(Image display device)
An image display device according to another embodiment includes at least a plurality of display elements according to another embodiment, a plurality of wirings, and a display control device, and further includes other members as necessary. Have.

複数の表示素子としては、マトリックス状に配置された複数の他の実施の形態に係る表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。   The plurality of display elements are not particularly limited as long as they are display elements according to other embodiments arranged in a matrix, and can be appropriately selected according to the purpose.

複数の配線は、複数の表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。   The plurality of wirings are not particularly limited and can be appropriately selected depending on the purpose as long as the gate voltage and the image data signal can be individually applied to each field effect transistor in the plurality of display elements.

表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。   The display control device is not particularly limited as long as the gate voltage and signal voltage of each field effect transistor can be individually controlled via a plurality of wirings according to image data, and is appropriately selected according to the purpose. can do.

その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。   There is no restriction | limiting in particular as another member, According to the objective, it can select suitably.

他の実施の形態に係る画像表示装置は、実施の形態に係る電界効果型トランジスタを備えた表示素子を有しているため、高品質の画像を表示することが可能となる。   Since the image display device according to another embodiment includes a display element including the field effect transistor according to the embodiment, a high-quality image can be displayed.

(システム)
他の実施の形態に係るシステムは、少なくとも、他の実施の形態に係る画像表示装置と、画像データ作成装置とを有する。
(system)
A system according to another embodiment includes at least an image display device according to another embodiment and an image data creation device.

画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、画像データを画像表示装置に出力する。   The image data creation device creates image data based on the image information to be displayed, and outputs the image data to the image display device.

システムは、他の実施の形態に係る画像表示装置を備えているため、画像情報を高精細に表示することが可能となる。   Since the system includes an image display device according to another embodiment, it is possible to display image information with high definition.

以下、他の実施の形態に係る表示素子、画像表示装置、及びシステムについて、具体的に説明する。   Hereinafter, display elements, image display apparatuses, and systems according to other embodiments will be described in detail.

図6には、他の実施の形態に係るシステムとしてのテレビジョン装置500の概略構成が示されている。なお、図6における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。   FIG. 6 shows a schematic configuration of a television device 500 as a system according to another embodiment. Note that the connection lines in FIG. 6 represent typical signals and information flows, and do not represent the entire connection relationship of each block.

他の実施の形態に係るテレビジョン装置500は、主制御装置501、チューナ503、ADコンバータ(ADC)504、復調回路505、TS(Transport Stream)デコーダ506、音声デコーダ511、DAコンバータ(DAC)512、音声出力回路513、スピーカ514、映像デコーダ521、映像・OSD合成回路522、映像出力回路523、画像表示装置524、OSD描画回路525、メモリ531、操作装置532、ドライブインターフェース(ドライブIF)541、ハードディスク装置542、光ディスク装置543、IR受光器551、及び通信制御装置552等を備えている。   A television device 500 according to another embodiment includes a main control device 501, a tuner 503, an AD converter (ADC) 504, a demodulation circuit 505, a TS (Transport Stream) decoder 506, an audio decoder 511, and a DA converter (DAC) 512. , Audio output circuit 513, speaker 514, video decoder 521, video / OSD synthesis circuit 522, video output circuit 523, image display device 524, OSD drawing circuit 525, memory 531, operation device 532, drive interface (drive IF) 541, A hard disk device 542, an optical disk device 543, an IR light receiver 551, a communication control device 552, and the like are provided.

主制御装置501は、テレビジョン装置500の全体を制御し、CPU、フラッシュROM、及びRAM等から構成されている。フラッシュROMには、CPUにて解読可能なコードで記述されたプログラム、及びCPUでの処理に用いられる各種データ等が格納されている。又、RAMは、作業用のメモリである。   The main control device 501 controls the entire television device 500 and includes a CPU, a flash ROM, a RAM, and the like. The flash ROM stores a program written in a code readable by the CPU, various data used for processing by the CPU, and the like. The RAM is a working memory.

チューナ503は、アンテナ610で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。ADC504は、チューナ503の出力信号(アナログ情報)をデジタル情報に変換する。復調回路505は、ADC504からのデジタル情報を復調する。   The tuner 503 selects a preset channel broadcast from the broadcast waves received by the antenna 610. The ADC 504 converts the output signal (analog information) of the tuner 503 into digital information. The demodulation circuit 505 demodulates the digital information from the ADC 504.

TSデコーダ506は、復調回路505の出力信号をTSデコードし、音声情報及び映像情報を分離する。音声デコーダ511は、TSデコーダ506からの音声情報をデコードする。DAコンバータ(DAC)512は、音声デコーダ511の出力信号をアナログ信号に変換する。   The TS decoder 506 performs TS decoding on the output signal of the demodulation circuit 505 and separates audio information and video information. The audio decoder 511 decodes the audio information from the TS decoder 506. The DA converter (DAC) 512 converts the output signal of the audio decoder 511 into an analog signal.

音声出力回路513は、DAコンバータ(DAC)512の出力信号をスピーカ514に出力する。映像デコーダ521は、TSデコーダ506からの映像情報をデコードする。映像・OSD合成回路522は、映像デコーダ521の出力信号とOSD描画回路525の出力信号を合成する。   The audio output circuit 513 outputs the output signal of the DA converter (DAC) 512 to the speaker 514. The video decoder 521 decodes the video information from the TS decoder 506. The video / OSD synthesis circuit 522 synthesizes the output signal of the video decoder 521 and the output signal of the OSD drawing circuit 525.

映像出力回路523は、映像・OSD合成回路522の出力信号を画像表示装置524に出力する。OSD描画回路525は、画像表示装置524の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置532やIR受光器551からの指示に応じて表示情報が含まれる信号を生成する。   The video output circuit 523 outputs the output signal of the video / OSD synthesis circuit 522 to the image display device 524. The OSD drawing circuit 525 includes a character generator for displaying characters and figures on the screen of the image display device 524, and a signal including display information in response to an instruction from the operation device 532 or the IR light receiver 551. Generate.

メモリ531には、AV(Audio−Visual)データ等が一時的に蓄積される。操作装置532は、例えばコントロールパネル等の入力媒体(図示省略)を備え、ユーザから入力された各種情報を主制御装置501に通知する。ドライブIF541は、双方向の通信インターフェースであり、一例としてATAPI(AT Attachment Packet Interface)に準拠している。   The memory 531 temporarily stores AV (Audio-Visual) data and the like. The operating device 532 includes an input medium (not shown) such as a control panel, for example, and notifies the main controller 501 of various information input by the user. The drive IF 541 is a bi-directional communication interface, and is compliant with ATAPI (AT Attachment Packet Interface) as an example.

ハードディスク装置542は、ハードディスクと、このハードディスクを駆動するための駆動装置等から構成されている。駆動装置は、ハードディスクにデータを記録するとともに、ハードディスクに記録されているデータを再生する。光ディスク装置543は、光ディスク(例えば、DVD)にデータを記録するとともに、光ディスクに記録されているデータを再生する。   The hard disk device 542 includes a hard disk and a drive device for driving the hard disk. The drive device records data on the hard disk and reproduces data recorded on the hard disk. The optical disk device 543 records data on an optical disk (for example, DVD) and reproduces data recorded on the optical disk.

IR受光器551は、リモコン送信機620からの光信号を受信し、主制御装置501に通知する。通信制御装置552は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。   The IR light receiver 551 receives the optical signal from the remote control transmitter 620 and notifies the main controller 501 of it. The communication control device 552 controls communication with the Internet. Various information can be acquired via the Internet.

画像表示装置524は、一例として図7に示されるように、表示器700、及び表示制御装置780を有している。表示器700は、一例として図8に示されるように、複数(ここでは、n×m個)の表示素子702がマトリックス状に配置されたディスプレイ710を有している。   The image display device 524 includes a display 700 and a display control device 780 as shown in FIG. 7 as an example. As shown in FIG. 8 as an example, the display 700 includes a display 710 in which a plurality of (here, n × m) display elements 702 are arranged in a matrix.

又、ディスプレイ710は、一例として図9に示されるように、X軸方向に沿って等間隔に配置されているn本の走査線(X0、X1、X2、X3、・・・・・、Xn−2、Xn−1)、Y軸方向に沿って等間隔に配置されているm本のデータ線(Y0、Y1、Y2、Y3、・・・・・、Ym−1)、Y軸方向に沿って等間隔に配置されているm本の電流供給線(Y0i、Y1i、Y2i、Y3i、・・・・・、Ym−1i)を有している。そして、走査線とデータ線とによって、表示素子702を特定することができる。   In addition, as shown in FIG. 9 as an example, the display 710 includes n scanning lines (X0, X1, X2, X3,..., Xn) arranged at equal intervals along the X-axis direction. -2, Xn-1), m data lines (Y0, Y1, Y2, Y3, ..., Ym-1) arranged at equal intervals along the Y-axis direction, in the Y-axis direction M current supply lines (Y0i, Y1i, Y2i, Y3i,..., Ym-1i) arranged at equal intervals along the line. The display element 702 can be specified by the scan line and the data line.

各表示素子702は、一例として図10に示されるように、有機EL(エレクトロルミネッセンス)素子750と、この有機EL素子750を発光させるためのドライブ回路720とを有している。すなわち、ディスプレイ710は、いわゆるアクティブマトリックス方式の有機ELディスプレイである。又、ディスプレイ710は、カラー対応の32インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。   As an example, each display element 702 includes an organic EL (electroluminescence) element 750 and a drive circuit 720 for causing the organic EL element 750 to emit light. That is, the display 710 is a so-called active matrix type organic EL display. The display 710 is a color-compatible 32-inch display. The size is not limited to this.

有機EL素子750は、一例として図11に示されるように、有機EL薄膜層740と、陰極712と、陽極714とを有している。   As an example, the organic EL element 750 includes an organic EL thin film layer 740, a cathode 712, and an anode 714, as shown in FIG.

有機EL素子750は、例えば、電界効果型トランジスタの横に配置することができる。この場合、有機EL素子750と電界効果型トランジスタとは、同一の基材上に形成することができる。但し、これに限定されず、例えば、電界効果型トランジスタの上に有機EL素子750が配置されても良い。この場合には、ゲート電極に透明性が要求されるので、ゲート電極には、ITO(Indium Tin Oxide)、In、SnO、ZnO、Gaが添加されたZnO、Alが添加されたZnO、Sbが添加されたSnO等の導電性を有する透明な酸化物が用いられる。 The organic EL element 750 can be disposed beside a field effect transistor, for example. In this case, the organic EL element 750 and the field effect transistor can be formed on the same substrate. However, it is not limited to this, For example, the organic EL element 750 may be arrange | positioned on a field effect transistor. In this case, since the gate electrode needs to be transparent, the gate electrode was added with ITO (Indium Tin Oxide), In 2 O 3 , SnO 2 , ZnO, Ga added ZnO, Al. A transparent oxide having conductivity such as SnO 2 to which ZnO or Sb is added is used.

有機EL素子750において、陰極712には、Alが用いられている。なお、Mg−Ag合金、Al−Li合金、ITO等を用いても良い。陽極714には、ITOが用いられている。なお、In、SnO、ZnO等の導電性を有する酸化物、Ag−Nd合金等を用いても良い。 In the organic EL element 750, Al is used for the cathode 712. Note that an Mg—Ag alloy, an Al—Li alloy, ITO, or the like may be used. ITO is used for the anode 714. Note that a conductive oxide such as In 2 O 3 , SnO 2 , or ZnO, an Ag—Nd alloy, or the like may be used.

有機EL薄膜層740は、電子輸送層742と発光層744と正孔輸送層746とを有している。そして、電子輸送層742に陰極712が接続され、正孔輸送層746に陽極714が接続されている。陽極714と陰極712との間に所定の電圧を印加すると発光層744が発光する。   The organic EL thin film layer 740 includes an electron transport layer 742, a light emitting layer 744, and a hole transport layer 746. A cathode 712 is connected to the electron transport layer 742, and an anode 714 is connected to the hole transport layer 746. When a predetermined voltage is applied between the anode 714 and the cathode 712, the light emitting layer 744 emits light.

又、図10に示すように、ドライブ回路720は、2つの電界効果型トランジスタ810及び820、コンデンサ830を有している。電界効果型トランジスタ810は、スイッチ素子として動作する。ゲート電極Gは、所定の走査線に接続され、ソース電極Sは、所定のデータ線に接続されている。又、ドレイン電極Dは、コンデンサ830の一方の端子に接続されている。   As shown in FIG. 10, the drive circuit 720 includes two field effect transistors 810 and 820 and a capacitor 830. The field effect transistor 810 operates as a switch element. The gate electrode G is connected to a predetermined scanning line, and the source electrode S is connected to a predetermined data line. The drain electrode D is connected to one terminal of the capacitor 830.

コンデンサ830は、電界効果型トランジスタ810の状態、すなわちデータを記憶しておくためのものである。コンデンサ830の他方の端子は、所定の電流供給線に接続されている。   The capacitor 830 is for storing the state of the field effect transistor 810, that is, data. The other terminal of the capacitor 830 is connected to a predetermined current supply line.

電界効果型トランジスタ820は、有機EL素子750に大きな電流を供給するためのものである。ゲート電極Gは、電界効果型トランジスタ810のドレイン電極Dと接続されている。そして、ドレイン電極Dは、有機EL素子750の陽極714に接続され、ソース電極Sは、所定の電流供給線に接続されている。   The field effect transistor 820 is for supplying a large current to the organic EL element 750. The gate electrode G is connected to the drain electrode D of the field effect transistor 810. The drain electrode D is connected to the anode 714 of the organic EL element 750, and the source electrode S is connected to a predetermined current supply line.

そこで、電界効果型トランジスタ810が「オン」状態になると、電界効果型トランジスタ820によって、有機EL素子750は駆動される。   Therefore, when the field effect transistor 810 is turned on, the organic EL element 750 is driven by the field effect transistor 820.

表示制御装置780は、一例として図12に示されるように、画像データ処理回路782、走査線駆動回路784、及びデータ線駆動回路786を有している。   As an example, the display control device 780 includes an image data processing circuit 782, a scanning line driving circuit 784, and a data line driving circuit 786, as shown in FIG.

画像データ処理回路782は、映像出力回路523の出力信号に基づいて、ディスプレイ710における複数の表示素子702の輝度を判断する。走査線駆動回路784は、画像データ処理回路782の指示に応じてn本の走査線に個別に電圧を印加する。データ線駆動回路786は、画像データ処理回路782の指示に応じてm本のデータ線に個別に電圧を印加する。   The image data processing circuit 782 determines the brightness of the plurality of display elements 702 in the display 710 based on the output signal of the video output circuit 523. The scanning line driving circuit 784 individually applies voltages to the n scanning lines in accordance with an instruction from the image data processing circuit 782. The data line driving circuit 786 individually applies voltages to the m data lines in accordance with an instruction from the image data processing circuit 782.

以上の説明から明らかなように、本実施の形態に係るテレビジョン装置500では、映像デコーダ521と映像・OSD合成回路522と映像出力回路523とOSD描画回路525とによって画像データ作成装置が構成されている。   As is clear from the above description, in the television apparatus 500 according to the present embodiment, the video decoder 521, the video / OSD synthesis circuit 522, the video output circuit 523, and the OSD drawing circuit 525 constitute an image data creation apparatus. ing.

又、上記においては、光制御素子が有機EL素子の場合について説明したが、これに限定されるものではなく、液晶素子、エレクトロクロミック素子、電気泳動素子、エレクトロウェッティング素子であってもよい。   In the above description, the light control element is an organic EL element. However, the present invention is not limited to this, and a liquid crystal element, an electrochromic element, an electrophoretic element, or an electrowetting element may be used.

例えば、光制御素子が液晶素子の場合は、上記ディスプレイ710として、液晶ディスプレイ用いる。この場合においては、図13に示されるように、表示素子703における電流供給線は不要となる。   For example, when the light control element is a liquid crystal element, a liquid crystal display is used as the display 710. In this case, as shown in FIG. 13, the current supply line in the display element 703 is not necessary.

又、この場合では、一例として図14に示されるように、ドライブ回路730は、図10に示される電界効果型トランジスタ(810、820)と同様な1つの電界効果型トランジスタ840のみで構成することができる。電界効果型トランジスタ840では、ゲート電極Gが所定の走査線に接続され、ソース電極Sが所定のデータ線に接続されている。又、ドレイン電極Dが液晶素子770の画素電極、及びコンデンサ760に接続されている。なお、図14における符号762、772は、夫々コンデンサ760、液晶素子770の対向電極(コモン電極)である。   Further, in this case, as shown in FIG. 14 as an example, the drive circuit 730 is configured by only one field effect transistor 840 similar to the field effect transistor (810, 820) shown in FIG. Can do. In the field effect transistor 840, the gate electrode G is connected to a predetermined scanning line, and the source electrode S is connected to a predetermined data line. The drain electrode D is connected to the pixel electrode of the liquid crystal element 770 and the capacitor 760. Note that reference numerals 762 and 772 in FIG. 14 denote a counter electrode (common electrode) of the capacitor 760 and the liquid crystal element 770, respectively.

又、上記実施の形態では、システムがテレビジョン装置の場合について説明したが、これに限定されるものではない。要するに画像や情報を表示する装置として上記画像表示装置524を備えていれば良い。例えば、コンピュータ(パソコンを含む)と画像表示装置524とが接続されたコンピュータシステムであっても良い。   In the above embodiment, the case where the system is a television apparatus has been described. However, the present invention is not limited to this. In short, the image display device 524 may be provided as a device for displaying images and information. For example, a computer system in which a computer (including a personal computer) and an image display device 524 are connected may be used.

又、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子BOOK、PDA(Personal Digital Assistant)等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に画像表示装置524を用いることができる。又、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に画像表示装置524を用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に画像表示装置524を用いることができる。   In addition, an image display device 524 is provided as a display means in a portable information device such as a mobile phone, a portable music player, a portable video player, an electronic BOOK, a PDA (Personal Digital Assistant), or an imaging device such as a still camera or a video camera. Can be used. Further, the image display device 524 can be used as a display unit for various information in a mobile system such as a car, an aircraft, a train, and a ship. Furthermore, the image display device 524 can be used as a display unit for various information in a measurement device, an analysis device, a medical device, and an advertising medium.

以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。   The preferred embodiments and the like have been described in detail above, but the present invention is not limited to the above-described embodiments and the like, and various modifications can be made to the above-described embodiments and the like without departing from the scope described in the claims. Variations and substitutions can be added.

以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。   Examples of the present invention will be described below, but the present invention is not limited to the following examples.

(実施例1)
実施例1では、図1に示すボトムゲート/ボトムコンタクト型の電界効果型トランジスタを作製した。
Example 1
In Example 1, the bottom gate / bottom contact type field effect transistor shown in FIG. 1 was fabricated.

<ゲート電極の形成>
基材11上に、厚み100nmとなるようにスパッタ法を用いてAl膜を形成した。形成したAl膜上にフォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定の形状のゲート電極12を形成した。
<Formation of gate electrode>
An Al film was formed on the substrate 11 by sputtering so as to have a thickness of 100 nm. A resist pattern was formed on the formed Al film by photolithography, and etching was performed to form a gate electrode 12 having a predetermined shape.

<ゲート絶縁層の形成>
−ゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン1.2mLに、表1−1に記載の酸化物の組成(mol%)となるように、表2に記載の原料を混合し、ゲート絶縁層形成用塗布液を得た。
<Formation of gate insulating layer>
−Preparation of coating liquid for gate insulating layer formation−
The raw materials shown in Table 2 were mixed with 1.2 mL of cyclohexylbenzene so as to have the composition (mol%) of the oxide shown in Table 1-1 to obtain a coating solution for forming a gate insulating layer.

ゲート絶縁層形成用塗布液0.6mLをゲート電極12上へ滴下し、所定の条件でスピンコートした(500rpmで5秒間回転させた後、3,000rpmで20秒間回転させ、5秒間で0rpmとなるように回転を止めた)。
続いて、大気中で120℃×1時間の乾燥処理後、O雰囲気下で400℃×3時間の焼成を行った後、大気雰囲気下で500℃×1時間のアニールを行い、ゲート絶縁層13として、表3の実施例1に記載の組成を有する常誘電体アモルファス酸化物膜を形成した。ゲート絶縁層13の平均膜厚は、約110nmであった。
0.6 mL of the gate insulating layer forming coating solution was dropped onto the gate electrode 12 and spin-coated under predetermined conditions (after rotating at 500 rpm for 5 seconds, rotating at 3,000 rpm for 20 seconds, and then rotating at 0 rpm for 5 seconds. The rotation was stopped so that
Subsequently, after drying at 120 ° C. for 1 hour in the air, firing was performed at 400 ° C. for 3 hours in an O 2 atmosphere, and then annealing was performed at 500 ° C. for 1 hour in the air atmosphere to obtain a gate insulating layer No. 13, a paraelectric amorphous oxide film having the composition described in Example 1 of Table 3 was formed. The average film thickness of the gate insulating layer 13 was about 110 nm.

<ソース電極及びドレイン電極の形成>
ゲート絶縁層13上及び活性層14上に、スパッタ法及びフォトリソグラフィ法を用いて厚み100nmのソース電極15及びドレイン電極16を形成した。具体的には以下の方法で形成した。
スパッタターゲットにはAlを用いた。次に形成したAl膜上にフォトリソグラフィによりレジストパターンを形成し、フッ酸系エッチング液(Pure Etch TE300、林 純薬工業株式会社)を用いてエッチングを行ってゲート絶縁層13上にソース電極15及びドレイン電極16を形成した。
<Formation of source electrode and drain electrode>
A source electrode 15 and a drain electrode 16 having a thickness of 100 nm were formed on the gate insulating layer 13 and the active layer 14 by sputtering and photolithography. Specifically, it was formed by the following method.
Al was used for the sputtering target. Next, a resist pattern is formed on the formed Al film by photolithography, and etching is performed using a hydrofluoric acid-based etchant (Pure Etch TE300, Hayashi Junyaku Kogyo Co., Ltd.) to form the source electrode 15 on the gate insulating layer 13. And the drain electrode 16 was formed.

<活性層の形成>
ゲート絶縁層13上に、RFマグネトロンスパッタリング法で、WをドーピングしたMgInを50nmの膜厚で成膜した。ターゲットにはMgIn1.990.01の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を1.1Paに固定し、酸素濃度を20体積%とした。パターニングはメタルマスクを介して成膜することで行った。
これによって得られる活性層では、MgIn中のInに対しWが0.5mol%の濃度で置換ドープされている。なお、基材11の温度制御は行わなかった。スパッタ中は基材11の温度が自然に上昇するが、40℃以下に保たれることがわかっている。すなわち、InMgWO膜の成膜温度は、40℃以下である。
続けて、オーブンを用い、大気中で1時間350℃のアニール処理を行った。このようなアニール処理は、活性層とゲート絶縁層との間の界面欠陥準位密度を減らすことによりトランジスタ特性を向上させることを目的として一般的に行われるものである。
<Formation of active layer>
On the gate insulating layer 13, MgIn 2 O 4 doped with W was formed to a thickness of 50 nm by RF magnetron sputtering. A polycrystalline sintered body having a composition of MgIn 1.99 W 0.01 O 4 was used as a target. Argon gas and oxygen gas were introduced as the sputtering gas. The total pressure was fixed at 1.1 Pa and the oxygen concentration was 20% by volume. Patterning was performed by forming a film through a metal mask.
In the active layer thus obtained, W is substitutionally doped at a concentration of 0.5 mol% with respect to In in MgIn 2 O 4 . In addition, temperature control of the base material 11 was not performed. It has been found that the temperature of the substrate 11 naturally rises during sputtering, but is kept below 40 ° C. That is, the deposition temperature of the InMgWO film is 40 ° C. or lower.
Subsequently, annealing was performed at 350 ° C. for 1 hour in the air using an oven. Such annealing treatment is generally performed for the purpose of improving transistor characteristics by reducing the interface defect level density between the active layer and the gate insulating layer.

以上により、ボトムゲート/ボトムコンタクト型の電界効果型トランジスタが完成した。   Thus, a bottom gate / bottom contact field effect transistor was completed.

(実施例2〜7)
実施例2〜7では、ゲート絶縁層13の組成、及び、ソース電極15及びドレイン電極16となる導電膜の材料を表1−1、表1−2、及び表3のように変更した以外は、実施例1と同様にして、ボトムゲート/ボトムコンタクト型の電界効果型トランジスタを作製した。
(Examples 2 to 7)
In Examples 2 to 7, except that the composition of the gate insulating layer 13 and the material of the conductive film to be the source electrode 15 and the drain electrode 16 were changed as shown in Table 1-1, Table 1-2, and Table 3. In the same manner as in Example 1, a bottom gate / bottom contact field effect transistor was fabricated.

(実施例8)
実施例8では、図5Bに示すトップゲート/トップコンタクト型の電界効果型トランジスタを作製した。
(Example 8)
In Example 8, the top gate / top contact type field effect transistor shown in FIG. 5B was fabricated.

<活性層の形成>
基材11上に、RFマグネトロンスパッタリング法で、WをドーピングしたMgInを50nmの膜厚で成膜した。ターゲットにはMgIn1.990.01の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を1.1Paに固定し、酸素濃度を20体積%とした。パターニングはメタルマスクを介して成膜することで行った。
これによって得られる活性層では、MgIn中のInに対しWが0.5mol%の濃度で置換ドープされている。なお、基材11の温度制御は行わなかった。スパッタ中は基材11の温度が自然に上昇するが、40℃以下に保たれることがわかっている。すなわち、InMgWO膜の成膜温度は、40℃以下である。
続けて、オーブンを用い、大気中で1時間350℃のアニール処理を行った。このようなアニール処理は、活性層とゲート絶縁層との間の界面欠陥準位密度を減らすことによりトランジスタ特性を向上させることを目的として一般的に行われるものである。
<Formation of active layer>
On the substrate 11, MgIn 2 O 4 doped with W was formed to a thickness of 50 nm by RF magnetron sputtering. A polycrystalline sintered body having a composition of MgIn 1.99 W 0.01 O 4 was used as a target. Argon gas and oxygen gas were introduced as the sputtering gas. The total pressure was fixed at 1.1 Pa and the oxygen concentration was 20% by volume. Patterning was performed by forming a film through a metal mask.
In the active layer thus obtained, W is substitutionally doped at a concentration of 0.5 mol% with respect to In in MgIn 2 O 4 . In addition, temperature control of the base material 11 was not performed. It has been found that the temperature of the substrate 11 naturally rises during sputtering, but is kept below 40 ° C. That is, the deposition temperature of the InMgWO film is 40 ° C. or lower.
Subsequently, annealing was performed at 350 ° C. for 1 hour in the air using an oven. Such annealing treatment is generally performed for the purpose of improving transistor characteristics by reducing the interface defect level density between the active layer and the gate insulating layer.

<ゲート絶縁層(1)の形成>
−ゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン1.2mLに、表1−3に記載の酸化物の組成(mol%)となるように、表2に記載の原料を混合し、ゲート絶縁層形成用塗布液を得た。
<Formation of gate insulating layer (1)>
−Preparation of coating liquid for gate insulating layer formation−
The raw materials shown in Table 2 were mixed with 1.2 mL of cyclohexylbenzene so that the composition (mol%) of the oxides shown in Table 1-3 was obtained, thereby obtaining a coating solution for forming a gate insulating layer.

ゲート絶縁層形成用塗布液0.6mLを基材11及び活性層14上へ滴下し、所定の条件でスピンコートした(500rpmで5秒間回転させた後、3,000rpmで20秒間回転させ、5秒間で0rpmとなるように回転を止めた)。
続いて、大気中で120℃×1時間の乾燥処理後、O雰囲気下で400℃×3時間の焼成を行った後、大気雰囲気下で500℃×1時間のアニールを行い、ゲート絶縁層13Aとして、表4の実施例8に記載の組成を有する常誘電体アモルファス酸化物膜を形成した。ゲート絶縁層13の平均膜厚は、約110nmであった。
次に形成したゲート絶縁層13上にフォトリソグラフィによりレジストパターンを形成し、エッチングを行って、活性層14上に所定の形状のスルーホールを形成した。
0.6 mL of the gate insulating layer forming coating solution was dropped onto the substrate 11 and the active layer 14 and spin-coated under predetermined conditions (after rotating at 500 rpm for 5 seconds, rotating at 3,000 rpm for 20 seconds, 5 Rotation was stopped so that it became 0 rpm per second).
Subsequently, after drying at 120 ° C. for 1 hour in the air, firing was performed at 400 ° C. for 3 hours in an O 2 atmosphere, and then annealing was performed at 500 ° C. for 1 hour in the air atmosphere to obtain a gate insulating layer As 13A, a paraelectric amorphous oxide film having the composition described in Example 8 of Table 4 was formed. The average film thickness of the gate insulating layer 13 was about 110 nm.
Next, a resist pattern was formed on the formed gate insulating layer 13 by photolithography, and etching was performed to form a through hole having a predetermined shape on the active layer 14.

<ソース電極及びドレイン電極の形成>
ゲート絶縁層13上及びゲート絶縁層13のスルーホールを介し、活性層14上に、スパッタ法及びフォトリソグラフィ法を用いて厚み100nmのソース電極15及びドレイン電極16を形成した。具体的には以下の方法で形成した。
スパッタターゲットにはTiを用いた。次に形成したTi膜上にフォトリソグラフィによりレジストパターンを形成し、フッ酸系エッチング液(Pure Etch TE300、林純薬工業株式会社)を用いてエッチングを行ってゲート絶縁層13上にソース電極15及びドレイン電極16を形成した。
<Formation of source electrode and drain electrode>
A source electrode 15 and a drain electrode 16 having a thickness of 100 nm were formed on the active layer 14 on the gate insulating layer 13 and through the through holes of the gate insulating layer 13 by a sputtering method and a photolithography method. Specifically, it was formed by the following method.
Ti was used for the sputtering target. Next, a resist pattern is formed on the formed Ti film by photolithography, and etching is performed using a hydrofluoric acid-based etching solution (Pure Etch TE300, Hayashi Junyaku Kogyo Co., Ltd.) to form the source electrode 15 on the gate insulating layer 13. And the drain electrode 16 was formed.

<ゲート絶縁層(2)の形成>
−ゲート絶縁層形成用塗布液の作製−
ゲート絶縁層(1)の形成の際に調製したゲート絶縁層形成用塗布液と同じゲート絶縁層形成用塗布液を用いた。
<Formation of gate insulating layer (2)>
−Preparation of coating liquid for gate insulating layer formation−
The same gate insulating layer forming coating solution as that used for forming the gate insulating layer (1) was used.

ゲート絶縁層形成用塗布液0.6mLを基材11及び活性層14上へ滴下し、所定の条件でスピンコートした(500rpmで5秒間回転させた後、3,000rpmで20秒間回転させ、5秒間で0rpmとなるように回転を止めた)。
続いて、大気中で120℃×1時間の乾燥処理後、O雰囲気下で400℃×3時間の焼成を行った後、大気雰囲気下で500℃×1時間のアニールを行い、ゲート絶縁層13Bとして、表4の実施例8に記載の組成を有する常誘電体アモルファス酸化物膜を形成した。ゲート絶縁層13Bの平均膜厚は、約110nmであった。
次に形成したゲート絶縁層13B上にフォトリソグラフィによりレジストパターンを形成し、エッチングを行って、ソース電極15及びドレイン電極16上に所定の形状のスルーホールを形成した。
0.6 mL of the gate insulating layer forming coating solution was dropped onto the substrate 11 and the active layer 14 and spin-coated under predetermined conditions (after rotating at 500 rpm for 5 seconds, rotating at 3,000 rpm for 20 seconds, 5 Rotation was stopped so that it became 0 rpm per second).
Subsequently, after drying at 120 ° C. for 1 hour in the air, firing was performed at 400 ° C. for 3 hours in an O 2 atmosphere, and then annealing was performed at 500 ° C. for 1 hour in the air atmosphere to obtain a gate insulating layer As 13B, a paraelectric amorphous oxide film having the composition described in Example 8 of Table 4 was formed. The average film thickness of the gate insulating layer 13B was about 110 nm.
Next, a resist pattern was formed on the formed gate insulating layer 13B by photolithography, and etching was performed to form through holes having a predetermined shape on the source electrode 15 and the drain electrode 16.

<ゲート電極の形成>
ゲート絶縁層13B上に、スパッタ法及びフォトリソグラフィ法を用いて厚み100nmのゲート電極12を形成した。具体的には以下の方法で形成した。
スパッタターゲットにはTiを用いた。次に形成したTi膜上にフォトリソグラフィによりレジストパターンを形成し、フッ酸系エッチング液(Pure Etch TE30
0、林純薬工業株式会社)を用いてエッチングを行ってゲート絶縁層13B上にゲート電極12を形成した。
以上により、トップゲート/トップコンタクト型の電界効果型トランジスタが完成した。
<Formation of gate electrode>
A gate electrode 12 having a thickness of 100 nm was formed on the gate insulating layer 13B by sputtering and photolithography. Specifically, it was formed by the following method.
Ti was used for the sputtering target. Next, a resist pattern is formed on the formed Ti film by photolithography, and a hydrofluoric acid-based etching solution (Pure Etch TE30) is formed.
0, Hayashi Junyaku Kogyo Co., Ltd.) was used to form the gate electrode 12 on the gate insulating layer 13B.
Thus, a top gate / top contact type field effect transistor was completed.

(実施例9〜11)
実施例9〜11では、ゲート絶縁層13、及び13Bの組成、及び、ソース電極15及びドレイン電極16、及びゲート電極12となる導電膜の材料を表1−3、及び表4のように変更した以外は、実施例8と同様にして、トップゲート/トップコンタクト型の電界効果型トランジスタを作製した。
(Examples 9 to 11)
In Examples 9 to 11, the composition of the gate insulating layers 13 and 13B and the material of the conductive film to be the source electrode 15 and the drain electrode 16 and the gate electrode 12 are changed as shown in Table 1-3 and Table 4. A top gate / top contact field effect transistor was fabricated in the same manner as in Example 8 except that.

表1−1〜表1−3に示す各化合物の詳細は以下の通りである。   Details of each compound shown in Table 1-1 to Table 1-3 are as follows.

(パターンの顕微鏡による検査)
実施例1〜11について、ゲート絶縁層13上に形成したソース電極15及びドレイン電極16の検査として、ソース電極15及びドレイン電極16のパターン加工前後のゲート絶縁層13の膜厚の減少の有無、及び絶縁性の確認を行った。結果を表3に示した。
(Inspecting the pattern with a microscope)
Regarding Examples 1 to 11, as an inspection of the source electrode 15 and the drain electrode 16 formed on the gate insulating layer 13, whether or not the thickness of the gate insulating layer 13 is decreased before and after pattern processing of the source electrode 15 and the drain electrode 16, And the insulation was confirmed. The results are shown in Table 3.

以下の表3では、ソース電極15及びドレイン電極16となる導電膜のエッチング前後でゲート絶縁層13の膜厚の減少の有無、絶縁性の○×(良好な絶縁性を維持できた場合を○、良好な絶縁性を維持できなかった場合を×)、ゲート絶縁層13上に形成したソース電極15及びドレイン電極16のパターンの形状を○×(良好なパターンを形成できた場合を○、良好なパターンを形成できなかった場合を×)で示す。   In Table 3 below, the presence or absence of a decrease in the film thickness of the gate insulating layer 13 before and after the etching of the conductive film to be the source electrode 15 and the drain electrode 16 and the insulating property XX (when the good insulating property can be maintained. The case where the good insulating property could not be maintained x), the shape of the pattern of the source electrode 15 and the drain electrode 16 formed on the gate insulating layer 13 was good, and the case where the good pattern could be formed was good. A case where a simple pattern could not be formed is indicated by x).

表3において、「フッ酸系」は、フッ酸系エッチング液(Pure Etch TE300、林純薬工業株式会社)を表す。「PAN系」は、PAN系エッチング液燐酸、酢酸、及び硝酸系の混合溶液(Pure Etch AS101、林純薬工業株式会社)を表す。
実施例5においては、導電膜は、Ti(30nm)/Cu(100nm)/Ti(30nm)の3層構造とした。Tiのエッチングにはフッ酸系エッチング液を用い、Cuのエッチングには過酸化水素系エッチング液(Pure Etch C200、林 純薬工業株式会社)を用いた。
In Table 3, “hydrofluoric acid type” represents a hydrofluoric acid type etching solution (Pure Etch TE300, Hayashi Pure Chemical Industries, Ltd.). “PAN-based” represents a mixed solution of PAN-based etching solution phosphoric acid, acetic acid, and nitric acid (Pure Etch AS101, Hayashi Junyaku Kogyo Co., Ltd.).
In Example 5, the conductive film had a three-layer structure of Ti (30 nm) / Cu (100 nm) / Ti (30 nm). A hydrofluoric acid based etchant was used for etching Ti, and a hydrogen peroxide based etchant (Pure Etch C200, Hayashi Junyaku Kogyo Co., Ltd.) was used for etching Cu.

表3より、実施例1〜11の全てにおいて、ソース電極15及びドレイン電極16の形成の際にゲート絶縁層13が膜厚減少せず、良好な絶縁性を維持できていたことがわかる。   From Table 3, it can be seen that in all of Examples 1 to 11, the gate insulating layer 13 did not decrease in thickness when the source electrode 15 and the drain electrode 16 were formed, and good insulation was maintained.

(比較例1)
比較例1では、ゲート絶縁層13上のソース電極15及びドレイン電極16となる導電膜をAl膜とし、エッチング液に燐酸、酢酸、及び硝酸系の混合溶液(PAN系、Pure Etch AS101、林 純薬工業株式会社)を用いた以外は、実施例1と同様にして、ボトムゲート/ボトムコンタクト型の電界効果型トランジスタを作製した。
(Comparative Example 1)
In Comparative Example 1, the conductive film to be the source electrode 15 and the drain electrode 16 on the gate insulating layer 13 is an Al film, and a phosphoric acid, acetic acid, and nitric acid mixed solution (PAN-based, Pure Etch AS101, Jun Hayashi) is used as an etching solution. A bottom gate / bottom contact field effect transistor was fabricated in the same manner as in Example 1 except that Yakugyo Co., Ltd. was used.

(パターンの顕微鏡による検査)
比較例1について、ゲート絶縁層13上に形成したソース電極15及びドレイン電極16の検査として、ソース電極15及びドレイン電極16のパターン加工前後のゲート絶縁層13の膜厚の減少の有無、及び絶縁性の確認を行った。結果を表3に示した。
(Inspecting the pattern with a microscope)
In Comparative Example 1, as the inspection of the source electrode 15 and the drain electrode 16 formed on the gate insulating layer 13, whether or not the thickness of the gate insulating layer 13 decreased before and after the pattern processing of the source electrode 15 and the drain electrode 16, and the insulation The sex was confirmed. The results are shown in Table 3.

エッチング液に燐酸、酢酸、及び硝酸の混合溶液を用いてパターンを形成した結果、ゲート絶縁層13を構成する複合金属酸化物膜に膜減りが生じることが確認された。また、絶縁性は維持できなかった。すなわち、比較例1に係るエッチング工程では、ゲート絶縁層13を構成する酸化物膜へのエッチング液によるダメージが生じることが確認された。   As a result of forming a pattern using a mixed solution of phosphoric acid, acetic acid, and nitric acid as an etching solution, it was confirmed that the composite metal oxide film constituting the gate insulating layer 13 was reduced. Further, the insulating property could not be maintained. That is, in the etching process according to Comparative Example 1, it was confirmed that the oxide film forming the gate insulating layer 13 was damaged by the etching solution.

本発明の態様は、例えば、以下のとおりである。
<1> 基材と、前記基材の上に形成されたソース電極、ドレイン電極、及びゲート電極と、前記ゲート電極に所定の電圧を印加することにより前記ソース電極と前記ドレイン電極との間にチャネルが形成される活性層と、前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタの製造方法であって、
アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む複合金属酸化物膜を成膜し、前記ゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に導電膜を形成し、前記導電膜をウェットエッチングによって所定の形状にして、前記ソース電極及び前記ドレイン電極、又は前記ゲート電極を形成する工程とを含み、
前記ウェットエッチングにフッ酸系エッチング液が使用される、ことを特徴とする電界効果型トランジスタの製造方法である。
<2> 前記フッ酸系エッチング液が、フッ化水素、フッ化アンモニウム、及びフッ化水素アンモニウムの少なくともいずれかを含む前記<1>に記載の電界効果型トランジスタの製造方法である。
<3> 前記複合金属酸化物膜が、常誘電体アモルファス酸化物を含有するか、又は、常誘電体アモルファス酸化物自体である前記<1>から<2>のいずれかに記載の電界効果型トランジスタの製造方法である。
<4> 前記複合金属酸化物膜が、更に、Al、Ti、Zr、Hf、Nb、及びTaの少なくともいずれかである第C元素を含む前記<1>から<3>のいずれかに記載の電界効果型トランジスタの製造方法である。
<5> 前記導電膜が、Al、Ti、Zr、Ta、及びNbのいずれかの金属、それらの元素の合金、又は混合物を含む前記<1>から<4>のいずれかに記載の電界効果型トランジスタの製造方法である。
<6> 前記導電膜が、酸化インジウム、酸化亜鉛、及び酸化チタンのいずれかの導電性酸化物を含む前記<1>から<4>のいずれかに記載の電界効果型トランジスタの製造方法である。
<7> 前記導電膜が、積層構造であり、
前記複合金属酸化物を覆う前記導電膜の最下層が、前記導電膜における上層をパターン加工する際のバリア層として機能する前記<1>から<4>のいずれかに記載の電界効果型トランジスタの製造方法であるである。
<8> 前記バリア層が、フッ酸系エッチング液でエッチング可能である前記<7>に記載の電界効果型トランジスタの製造方法である。
<9> 前記活性層が、酸化物半導体である前記<1>から<8>のいずれかに記載の電界効果型トランジスタの製造方法である。
<10> 基材と、前記基材の上に形成されたソース電極、ドレイン電極、及びゲート電極と、前記ゲート電極に所定の電圧を印加することにより前記ソース電極と前記ドレイン電極との間にチャネルが形成される活性層と、前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタであって、
前記ゲート絶縁層が、アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む複合金属酸化物膜であり、
前記ゲート絶縁層上に、前記ゲート電極、又は、前記ソース電極及び前記ドレイン電極である電極が設けられ、
前記電極が、フッ酸系エッチング液により溶解されてなる所定の形状の導電膜であることを特徴とする電界効果型トランジスタである。
Aspects of the present invention are as follows, for example.
<1> A base material, a source electrode, a drain electrode, and a gate electrode formed on the base material, and a predetermined voltage applied between the gate electrode and the source electrode and the drain electrode. A method of manufacturing a field effect transistor having an active layer in which a channel is formed and a gate insulating layer provided between the gate electrode and the active layer,
Forming a composite metal oxide film containing an element A that is an alkaline earth metal and a B element that is at least one of Ga, Sc, Y, and a lanthanoid, and forming the gate insulating layer; ,
Forming a conductive film on the gate insulating layer, forming the conductive film into a predetermined shape by wet etching, and forming the source electrode and the drain electrode, or the gate electrode,
In the method of manufacturing a field effect transistor, a hydrofluoric acid based etchant is used for the wet etching.
<2> The method for producing a field effect transistor according to <1>, wherein the hydrofluoric acid-based etching solution includes at least one of hydrogen fluoride, ammonium fluoride, and ammonium hydrogen fluoride.
<3> The field effect type according to any one of <1> to <2>, wherein the composite metal oxide film contains a paraelectric amorphous oxide or is a paraelectric amorphous oxide itself. This is a method for manufacturing a transistor.
<4> The composite metal oxide film according to any one of <1> to <3>, further including a C element that is at least one of Al, Ti, Zr, Hf, Nb, and Ta. This is a method of manufacturing a field effect transistor.
<5> The field effect according to any one of <1> to <4>, wherein the conductive film includes a metal of any one of Al, Ti, Zr, Ta, and Nb, an alloy of those elements, or a mixture thereof. This is a method for manufacturing a type transistor.
<6> The method for producing a field effect transistor according to any one of <1> to <4>, wherein the conductive film includes a conductive oxide of any one of indium oxide, zinc oxide, and titanium oxide. .
<7> The conductive film has a laminated structure,
The field effect transistor according to any one of <1> to <4>, wherein the lowermost layer of the conductive film covering the composite metal oxide functions as a barrier layer when patterning an upper layer of the conductive film. It is a manufacturing method.
<8> The method for producing a field effect transistor according to <7>, wherein the barrier layer can be etched with a hydrofluoric acid-based etchant.
<9> The method for producing a field effect transistor according to any one of <1> to <8>, wherein the active layer is an oxide semiconductor.
<10> A base material, a source electrode, a drain electrode, and a gate electrode formed on the base material, and a predetermined voltage applied between the gate electrode and the source electrode and the drain electrode. A field effect transistor having an active layer in which a channel is formed, and a gate insulating layer provided between the gate electrode and the active layer,
The gate insulating layer is a complex metal oxide film containing an A element that is an alkaline earth metal and a B element that is at least one of Ga, Sc, Y, and a lanthanoid;
On the gate insulating layer, the gate electrode or an electrode that is the source electrode and the drain electrode is provided,
The field effect transistor according to claim 1, wherein the electrode is a conductive film having a predetermined shape dissolved by a hydrofluoric acid-based etching solution.

本発明によれば、従来における前記諸問題を解決し、複合金属酸化物により形成されたゲート絶縁層を有する電界効果型トランジスタの製造方法において、ゲート絶縁層上の導電膜をパターニングする際に、ゲート絶縁層へのエッチングダメージを抑制することができる。   According to the present invention, in the field effect transistor manufacturing method having a gate insulating layer formed of a composite metal oxide, the conventional problems are solved, and when the conductive film on the gate insulating layer is patterned, Etching damage to the gate insulating layer can be suppressed.

10、10A、10B、10C 電界効果型トランジスタ
11 基材
12 ゲート電極
13 ゲート絶縁層
14 活性層
15 ソース電極
16 ドレイン電極
150 導電膜
DESCRIPTION OF SYMBOLS 10, 10A, 10B, 10C Field effect transistor 11 Base material 12 Gate electrode 13 Gate insulating layer 14 Active layer 15 Source electrode 16 Drain electrode 150 Conductive film

特開2015−111653号公報JP 2015-111163 A 特許第5633346号公報Japanese Patent No. 5633346

Claims (10)

基材と、前記基材の上に形成されたソース電極、ドレイン電極、及びゲート電極と、前記ゲート電極に所定の電圧を印加することにより前記ソース電極と前記ドレイン電極との間にチャネルが形成される活性層と、前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタの製造方法であって、
アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む複合金属酸化物膜を成膜し、前記ゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に導電膜を形成し、前記導電膜をウェットエッチングによって所定の形状にして、前記ソース電極及び前記ドレイン電極、又は前記ゲート電極を形成する工程とを含み、
前記ウェットエッチングにフッ酸系エッチング液が使用される、ことを特徴とする電界効果型トランジスタの製造方法。
A channel is formed between the source electrode and the drain electrode by applying a predetermined voltage to the base material, the source electrode, the drain electrode, and the gate electrode formed on the base material, and the gate electrode. A method of manufacturing a field effect transistor, comprising: an active layer to be formed; and a gate insulating layer provided between the gate electrode and the active layer,
Forming a composite metal oxide film containing an element A that is an alkaline earth metal and a B element that is at least one of Ga, Sc, Y, and a lanthanoid, and forming the gate insulating layer; ,
Forming a conductive film on the gate insulating layer, forming the conductive film into a predetermined shape by wet etching, and forming the source electrode and the drain electrode, or the gate electrode,
A method of manufacturing a field effect transistor, characterized in that a hydrofluoric acid-based etchant is used for the wet etching.
前記フッ酸系エッチング液が、フッ化水素、フッ化アンモニウム、及びフッ化水素アンモニウムの少なくともいずれかを含む請求項1に記載の電界効果型トランジスタの製造方法。   The method for manufacturing a field effect transistor according to claim 1, wherein the hydrofluoric acid-based etching solution contains at least one of hydrogen fluoride, ammonium fluoride, and ammonium hydrogen fluoride. 前記複合金属酸化物膜が、常誘電体アモルファス酸化物を含有するか、又は、常誘電体アモルファス酸化物自体である請求項1から2のいずれかに記載の電界効果型トランジスタの製造方法。   3. The method of manufacturing a field effect transistor according to claim 1, wherein the composite metal oxide film contains a paraelectric amorphous oxide or is a paraelectric amorphous oxide itself. 前記複合金属酸化物膜が、更に、Al、Ti、Zr、Hf、Nb、及びTaの少なくともいずれかである第C元素を含む請求項1から3のいずれかに記載の電界効果型トランジスタの製造方法。   4. The field effect transistor according to claim 1, wherein the composite metal oxide film further includes a C element that is at least one of Al, Ti, Zr, Hf, Nb, and Ta. 5. Method. 前記導電膜が、Al、Ti、Zr、Ta、及びNbのいずれかの金属、それらの元素の合金、又は混合物を含む請求項1から4のいずれかに記載の電界効果型トランジスタの製造方法。   5. The method of manufacturing a field effect transistor according to claim 1, wherein the conductive film contains any one of Al, Ti, Zr, Ta, and Nb, an alloy of these elements, or a mixture thereof. 前記導電膜が、酸化インジウム、酸化亜鉛、及び酸化チタンのいずれかの導電性酸化物を含む請求項1から4のいずれかに記載の電界効果型トランジスタの製造方法。   5. The method of manufacturing a field effect transistor according to claim 1, wherein the conductive film contains a conductive oxide of any one of indium oxide, zinc oxide, and titanium oxide. 前記導電膜が、積層構造であり、
前記複合金属酸化物を覆う前記導電膜の最下層が、前記導電膜における上層をパターン加工する際のバリア層として機能する請求項1から4のいずれかに記載の電界効果型トランジスタの製造方法。
The conductive film has a laminated structure,
5. The method of manufacturing a field effect transistor according to claim 1, wherein a lowermost layer of the conductive film covering the composite metal oxide functions as a barrier layer when patterning an upper layer of the conductive film.
前記バリア層が、フッ酸系エッチング液でエッチング可能である請求項7に記載の電界効果型トランジスタの製造方法。   8. The method of manufacturing a field effect transistor according to claim 7, wherein the barrier layer can be etched with a hydrofluoric acid-based etchant. 前記活性層が、酸化物半導体である請求項1から8のいずれかに記載の電界効果型トランジスタの製造方法。   The method of manufacturing a field effect transistor according to claim 1, wherein the active layer is an oxide semiconductor. 基材と、前記基材の上に形成されたソース電極、ドレイン電極、及びゲート電極と、前記ゲート電極に所定の電圧を印加することにより前記ソース電極と前記ドレイン電極との間にチャネルが形成される活性層と、前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタであって、
前記ゲート絶縁層が、アルカリ土類金属である第A元素と、Ga、Sc、Y、及びランタノイドの少なくともいずれかである第B元素とを含む複合金属酸化物膜であり、
前記ゲート絶縁層上に、前記ゲート電極、又は、前記ソース電極及び前記ドレイン電極である電極が設けられ、
前記電極が、フッ酸系エッチング液により溶解されてなる所定の形状の導電膜であることを特徴とする電界効果型トランジスタ。

A channel is formed between the source electrode and the drain electrode by applying a predetermined voltage to the base material, the source electrode, the drain electrode, and the gate electrode formed on the base material, and the gate electrode. A field effect transistor comprising: an active layer to be formed; and a gate insulating layer provided between the gate electrode and the active layer,
The gate insulating layer is a complex metal oxide film containing an A element that is an alkaline earth metal and a B element that is at least one of Ga, Sc, Y, and a lanthanoid;
On the gate insulating layer, the gate electrode or an electrode that is the source electrode and the drain electrode is provided,
A field effect transistor, wherein the electrode is a conductive film having a predetermined shape dissolved by a hydrofluoric acid-based etching solution.

JP2018050376A 2017-03-17 2018-03-19 Field effect transistor and manufacturing method thereof Pending JP2018157210A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017053281 2017-03-17
JP2017053281 2017-03-17

Publications (1)

Publication Number Publication Date
JP2018157210A true JP2018157210A (en) 2018-10-04

Family

ID=63718322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018050376A Pending JP2018157210A (en) 2017-03-17 2018-03-19 Field effect transistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2018157210A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148838A (en) * 2020-05-28 2021-12-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device and manufacturing method thereof
KR20210157291A (en) * 2020-06-19 2021-12-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device and manufacturing method thereof
US11450748B2 (en) 2020-05-28 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058797A (en) * 2005-11-15 2013-03-28 Semiconductor Energy Lab Co Ltd Semiconductor device, and diode
JP2017022315A (en) * 2015-07-14 2017-01-26 株式会社リコー Field effect transistor, display element, image display device and system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058797A (en) * 2005-11-15 2013-03-28 Semiconductor Energy Lab Co Ltd Semiconductor device, and diode
JP2017022315A (en) * 2015-07-14 2017-01-26 株式会社リコー Field effect transistor, display element, image display device and system

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148838A (en) * 2020-05-28 2021-12-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device and manufacturing method thereof
US11450748B2 (en) 2020-05-28 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
KR102546907B1 (en) * 2020-05-28 2023-06-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device and manufacturing method thereof
KR20210157291A (en) * 2020-06-19 2021-12-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device and manufacturing method thereof
US11404543B2 (en) 2020-06-19 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
KR102545436B1 (en) * 2020-06-19 2023-06-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device and manufacturing method thereof
US11749723B2 (en) 2020-06-19 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US12034052B2 (en) 2020-06-19 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP6607013B2 (en) Field effect transistor, display element, image display device, and system
JP6562089B2 (en) FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREOF, DISPLAY ELEMENT, DISPLAY DEVICE, AND SYSTEM
EP3118900B1 (en) Field-effect transistor, display element, image display device, and system
JP2017163118A (en) Field-effect transistor, display element, image display device, and system
TWI757615B (en) Coating liquid for forming metal oxide film, oxide insulator film, field-effect transistor, display element, image display device, and system
JP2018157210A (en) Field effect transistor and manufacturing method thereof
KR102483109B1 (en) Metal oxide, field-effect transistor, and method for producing the same
JP7476490B2 (en) Metal oxide, field effect transistor, and method for manufacturing the field effect transistor
KR102363115B1 (en) Field effect transistor, manufacturing method thereof, display element, display device and system
JP6676990B2 (en) Method for manufacturing field effect transistor
JP6862805B2 (en) Field effect transistors, display elements, image display devices, and systems
JP2019179861A (en) Field-effect transistor, display device, image display unit, and system
JP2018148145A (en) Field effect transistor, display element, display device, and system
JP2018157167A (en) Field-effect transistor, display element, display device, and system
JP2018157206A (en) Field-effect transistor and method of manufacturing the same, display element, display device, and system
JP2017118043A (en) Field-effect transistor, method for manufacturing the same, display element, display device, system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220307

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220809