JP2018088750A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2018088750A JP2018088750A JP2016230521A JP2016230521A JP2018088750A JP 2018088750 A JP2018088750 A JP 2018088750A JP 2016230521 A JP2016230521 A JP 2016230521A JP 2016230521 A JP2016230521 A JP 2016230521A JP 2018088750 A JP2018088750 A JP 2018088750A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- short
- command
- carrier signal
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、Zソース昇圧回路を有する電力変換装置に関するものである。 The present invention relates to a power converter having a Z source booster circuit.
従来、Zソース昇圧回路を有する電力変換装置が知られている(例えば、特許文献1参照)。図9は、従来のZソース昇圧回路を有する電力変換装置の構成例を示す図である。 Conventionally, a power conversion device having a Z source booster circuit is known (see, for example, Patent Document 1). FIG. 9 is a diagram illustrating a configuration example of a power converter having a conventional Z source booster circuit.
図9に示す電力変換装置3は、直流電源10と、Zソース昇圧回路20と、インバータ回路30と、制御部50と、電圧検出部71及び72と、電流検出部73及び74とを備える。電力変換装置2は、電動機40に電力を供給し、電動機40には回転数検出部75が接続される。
The power conversion device 3 illustrated in FIG. 9 includes a DC power supply 10, a Z
Zソース昇圧回路20は、ダイオード25と、リアクトル21及び22と、コンデンサ23及び24とを有し、出力に直流リンク部を介してインバータ回路30に接続される。
The Z-
インバータ回路30は、各相の位相が互いに120度ずつずれるようにスイッチング素子31〜36をオン・オフして制御することにより、インバータ回路30の出力に接続された電動機40を駆動する。
The
図10は、図9に示したような従来の電力変換装置3における制御部50として想定される構成例を示す図である。
FIG. 10 is a diagram illustrating a configuration example assumed as the
短絡指令演算部56は、Zソースベクトル制御演算部53が演算した昇圧率B*から正側短絡指令Np *と、負側短絡指令Nn *とを演算する。
The short-circuit
短絡ゲート演算部57は、短絡指令演算部56が演算した正側短絡指令Np *と、キャリア信号生成部54が生成したキャリア信号aとを比較し、キャリア信号aが正側短絡指令Np *より大きいときにハイレベル、正側短絡指令Np *以下のときにローレベルとなる信号を、正側短絡ゲート信号Gsp *として出力する。また、短絡指令演算部56が演算した負側短絡指令Nn *と、キャリア信号aとを比較し、キャリア信号aが負側短絡指令Nn *より小さいときにハイレベル、負側短絡指令Nn *以上のときにローレベルとなる信号を、負側短絡ゲート信号Gsn *として出力する。
The short-circuit
短絡ゲート論理和部58は、短絡ゲート演算部57が演算した正側短絡ゲート信号Gsp *と負側短絡ゲート信号Gsn *との論理和を、短絡ゲート信号Gs *として出力する。
The short-circuit gate OR
最終出力ゲート論理和59は、短絡ゲート信号Gs *と、基本ゲート信号Gup *,Gun *,Gvp *,Gvn *,Gwp *,Gwn *との論理和を、それぞれ最終出力ゲート信号Gsup *,Gsun *,Gsvp *,Gsvn *,Gswp *,Gswn *として出力する。 The final output gate logic OR 59, a short-circuit gate signal G s *, basic gate signal G up *, G un *, G vp *, G vn *, G wp *, the logical sum of the G wn *, respectively final output gate signal G sup *, G sun *, G svp *, G svn *, G swp *, and outputs it as G swn *.
図11は、キャリア信号aと、三相電圧指令Vu *,Vv *,Vw *と、正側短絡指令Np *と、負側短絡指令Nn *と、正側短絡ゲート信号Gsp *と、負側短絡ゲート信号Gsn *と、基本ゲート信号Gup *,Gun *と、最終出力ゲート信号Gsup *,Gsun *との関係を示す図である。 FIG. 11 shows a carrier signal a, a three-phase voltage command V u * , V v * , V w * , a positive short-circuit command N p * , a negative short-circuit command N n *, and a positive short-circuit gate signal G. It is a figure which shows the relationship between sp * , the negative side short circuit gate signal Gsn * , basic gate signal Gup * , Gun * , and final output gate signal Gsup * , Gsun * .
このような構成とすることで、短絡ゲート信号Gs *がローレベルのときには、Zソースベクトル制御演算部53が演算する三相電圧指令Vu *,Vv *,Vw *と、キャリア信号生成部54が生成するキャリア信号aとの比較によるPWM制御により、スイッチング素子31〜36がオン、オフするインバータ動作となる。短絡ゲート信号Gs *がハイレベルのときには、スイッチング素子31〜36が共にオンする短絡動作となる。
With this configuration, when the short-circuit gate signal G s * is at a low level, the three-phase voltage commands V u * , V v * , V w * calculated by the Z source vector
インバータ動作から短絡動作に変わると、コンデンサ23,24がそれぞれ放電され、リアクトル21,22それぞれに磁気エネルギーが蓄積される。次に、スイッチング素子31〜36のいずれかがオフしてインバータ動作に戻ると、リアクトル21,22それぞれに蓄積されていた磁気エネルギーが放出され、コンデンサ23,24がそれぞれ充電される。よって、直流電源10が出力する電圧に対して昇圧された電圧がインバータ回路30に出力される。この短絡動作は、インバータ回路30で、スイッチング素子31,33,35がオンでスイッチング素子32,34,36がオフのときと、スイッチング素子31,33,35がオフでスイッチング素子32,34,36がオンのときの、ゼロベクトル状態で行うことが知られている(例えば非特許文献1参照)。
When the inverter operation is changed to the short-circuit operation, the
また、インバータのキャリア周波数を可変させることで、騒音を低下させる技術が知られている(例えば特許文献1参照)。 In addition, a technique for reducing noise by changing the carrier frequency of an inverter is known (see, for example, Patent Document 1).
非特許文献1によれば、回路動作が短絡動作のとき、インバータ動作のときと比較して、スイッチング周波数が2倍となる。このとき、Zソース昇圧回路のリアクトルに流れる電流にスイッチング周波数成分が含まれる。そのため、スイッチング周波数が低い場合に、Zソース昇圧回路のリアクトルからスイッチング周波数成分の耳障りな騒音が発生する。図10に示した制御部50の短絡ゲート信号の決め方では、正側短絡ゲート信号と、負側短絡ゲート信号との短絡パルスの時間幅が等しく、これらの論理和の短絡パルスの間隔が一定である。そのため、Zソース昇圧回路のリアクトルに流れる電流のスイッチング周波数成分を抑えられないという課題があった。
According to Non-Patent Document 1, when the circuit operation is a short-circuit operation, the switching frequency is doubled compared to the inverter operation. At this time, the switching frequency component is included in the current flowing through the reactor of the Z source booster circuit. Therefore, when the switching frequency is low, annoying noise of the switching frequency component is generated from the reactor of the Z source booster circuit. In the method of determining the short-circuit gate signal of the
かかる事情に鑑みてなされた本発明の目的は、スイッチング周波数が低い場合でも、リアクトルに流れる電流に含まれるスイッチング周波数成分を抑制し、リアクトルから発生する耳障りな騒音を抑制することが可能な電力変換装置を提供することにある。 An object of the present invention made in view of such circumstances is power conversion capable of suppressing the annoying noise generated from the reactor by suppressing the switching frequency component included in the current flowing through the reactor even when the switching frequency is low. To provide an apparatus.
上記課題を解決するため、本発明に係る電力変換装置は、直流電源の正極側にアノード側が接続されたダイオードと、前記ダイオードのカソード側に接続された第1のリアクトルと、前記直流電源の負極側に接続された第2のリアクトルと、前記第1のリアクトルの入力側及び前記第2のリアクトルの出力側の間に接続された第1のコンデンサと、前記第1のリアクトルの出力側及び前記第2のリアクトルの入力側の間に接続された第2のコンデンサと、を有するZソース昇圧回路と、前記Zソース昇圧回路の出力側に接続され、複数のスイッチング素子を有するインバータ回路と、キャリア信号及び指令値を比較して前記スイッチング素子をPWM制御する制御部と、を備え、前記制御部は、前記スイッチング素子を短絡させる時間及び周期をランダムに変化させることを特徴とする。 In order to solve the above problems, a power conversion device according to the present invention includes a diode having an anode connected to the positive electrode side of a DC power supply, a first reactor connected to the cathode side of the diode, and a negative electrode of the DC power supply. A second reactor connected to the side, a first capacitor connected between the input side of the first reactor and the output side of the second reactor, the output side of the first reactor, and the A Z-source booster circuit having a second capacitor connected between the input sides of the second reactor, an inverter circuit having a plurality of switching elements connected to the output side of the Z-source booster circuit, and a carrier A control unit that performs PWM control on the switching element by comparing a signal and a command value, and the control unit performs a time and a cycle for short-circuiting the switching element. Wherein the randomly changing.
さらに、本発明に係る電力変換装置において、前記制御部は、三角波の前記キャリア信号に、該キャリア信号の山及び谷のタイミングで半周期毎に変化するシフト量を加算することにより、前記スイッチング素子を短絡させる時間及び周期をランダムに変化させることを特徴とする。 Further, in the power conversion device according to the present invention, the control unit adds the shift amount that changes every half cycle at the timing of the peak and valley of the carrier signal to the carrier signal of the triangular wave, It is characterized in that the time and period for short-circuiting are randomly changed.
さらに、本発明に係る電力変換装置において、前記制御部は、前記指令値から、三角波の前記キャリア信号の山及び谷のタイミングで半周期毎に変化するシフト量を減算することにより、前記スイッチング素子を短絡させる時間及び周期をランダムに変化させることを特徴とする。 Furthermore, in the power converter according to the present invention, the control unit subtracts, from the command value, a shift amount that changes every half cycle at a peak and valley timing of the carrier signal of a triangular wave. It is characterized in that the time and period for short-circuiting are randomly changed.
さらに、本発明に係る電力変換装置において、前記制御部は、前記シフト量を前記PWM制御における変調率、及びランダム変数に基づいて決定することを特徴とする。 Furthermore, the power converter according to the present invention is characterized in that the control unit determines the shift amount based on a modulation rate in the PWM control and a random variable.
本発明によれば、スイッチング周波数が低い場合でも、Zソース昇圧回路のリアクトルに流れる電流に含まれるスイッチング周波数成分を抑制し、騒音を低化させることができる。 According to the present invention, even when the switching frequency is low, the switching frequency component included in the current flowing through the reactor of the Z source booster circuit can be suppressed and noise can be reduced.
以下、本発明の実施の形態について、詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail.
(第1の実施形態)
図1は、本発明の第1の実施形態に係る電力変換装置の構成例を示す図である。図1に示す例では、電力変換装置1は、直流電源10と、Zソース昇圧回路20と、インバータ回路30と、制御部60−1と、電圧検出部71及び72と、電流検出部73及び74とを備える。電力変換装置1は、電動機40に電力を供給し、電動機40には回転数検出部75が接続される。図1に示す制御部60−1は、図9に示した電力変換装置3と比較して、制御部50に代えて制御部60−1を有する点が相違する。
(First embodiment)
FIG. 1 is a diagram illustrating a configuration example of a power conversion device according to the first embodiment of the present invention. In the example illustrated in FIG. 1, the power conversion device 1 includes a DC power supply 10, a Z
直流電源10は、Zソース昇圧回路20と、インバータ回路30とを介して電動機40に電力供給するための電源装置である。直流電源10は、バッテリーやキャパシタなどの蓄電装置でもよい。
The DC power supply 10 is a power supply device for supplying power to the
Zソース昇圧回路20は、直流電源10の正極側にアノード側が接続されたダイオード25と、ダイオード25のカソード側に接続されたリアクトル(第1のリアクトル)21と、直流電源10の負極側に接続されたリアクトル(第2のリアクトル)22と、リアクトル21の入力側及びリアクトル22の出力側の間に接続されたコンデンサ(第1のコンデンサ)23と、リアクトル21の出力側及びリアクトル22の入力側の間に接続されたコンデンサ(第2のコンデンサ)24とを有する。
The Z
インバータ回路30は、Zソース昇圧回路20の出力側に接続され、複数のスイッチング素子31〜36を有する。本実施形態では3相のインバータ回路とする。スイッチング素子31〜36は、トランジスタ(例えば、IGBT又はMOSFET)とフリーホイールダイオードとを逆並列接続したものである。スイッチング素子31及び32は直列接続され、インバータ回路30のU相の上下アームを構成する。スイッチング素子33及び34は直列接続され、インバータ回路30のV相の上下アームを構成する。スイッチング素子35及び36は直列接続され、インバータ回路30のW相の上下アームを構成する。インバータ回路30は、各相の位相が互いに120度ずつずれるように、制御部60−1によりスイッチング素子31〜36がオン・オフ制御されることにより、出力に接続された電動機40を駆動する。
The
Zソース昇圧回路20は、インバータ回路30のU相、V相、W相のいずれかの相の上下スイッチング素子が同時にオンしてインバータ回路30が短絡(上下アーム短絡)すると、コンデンサ23及び24の放電と、リアクトル21及び22の充電とが行われる。次に、同時にオンしていたスイッチング素子の一方をオフにすると、リアクトル21及び22の放電と、コンデンサ23及び24の充電とが行われる。この結果、インバータ回路30に出力される直流リンク電圧Vdcが上昇する。
The Z
電動機40は、インバータ回路30が出力する三相交流電圧で駆動される電動機である。
The
電圧検出部71は、直流電源10の出力電圧Eを検出し、制御部60−1に出力する。 The voltage detector 71 detects the output voltage E of the DC power supply 10 and outputs it to the controller 60-1.
電圧検出部72は、コンデンサに印加される電圧(コンデンサ電圧)VCを検出し、制御部60−1に出力する。図1に示す例では、コンデンサ23のコンデンサ電圧VCを検出するが、コンデンサ24のコンデンサ電圧VCを検出してもよい。
Voltage detector 72 detects the voltage (capacitor voltage) V C applied to the capacitor, and outputs to the control unit 60-1. In the example illustrated in FIG. 1, the capacitor voltage V C of the capacitor 23 is detected, but the capacitor voltage V C of the
電流検出部73は、インバータ回路30のU相出力と電動機40との間に流れるU相電流Iuを検出し、制御部60−1に出力する。また、電流検出部74は、インバータ回路30のW相出力と電動機40との間に流れるW相電流Iwを検出し、制御部60−1に出力する。なお、U相電流Iu、V相電流Iv、及びW相電流Iwの和は0になるため、本実施形態では電流検出部をU相及びW相に設け、V相電流Ivは計算によって算出可能であることからV相の電流検出部を省略したが、U相及びV相、V相及びW相、又は三相全てに電流検出部を設けてもよい。
The
回転数検出部75は、電動機40の回転数ωを検出し、制御部60−1に出力する。
The rotation speed detection unit 75 detects the rotation speed ω of the
制御部60−1は、電圧検出部71により検出された電源電圧Eと、電圧検出部72により検出されたコンデンサ電圧VCと、電流検出部73により検出されたU相電流Iuと、電流検出部74により検出されたW相電流Iwと、回転数検出部75により検出された回転数ωと、トルク指令T*と、磁束指令φ*とを入力する。そして、三角波のキャリア信号及び指令値の比較に基づいてスイッチング素子31〜36にそれぞれゲート信号Gsup *,Gsun,*Gsvp *,Gsvn *,Gswp *,Gswn *を出力して、スイッチング素子31〜36をPWM制御する。
The control unit 60-1 includes a power supply voltage E detected by the voltage detection unit 71, a capacitor voltage V C detected by the voltage detection unit 72, a U-phase current I u detected by the
制御部60−1は、詳細は以下に述べるが、キャリア信号に、キャリア信号の山及び谷のタイミングで半周期毎に変化するシフト量を加算することにより、スイッチング素子31〜36を短絡させる時間及び周期をランダムに変化させる。 As will be described in detail below, the control unit 60-1 adds a shift amount that changes every half cycle at the peak and valley timings of the carrier signal to the carrier signal, thereby short-circuiting the switching elements 31 to 36. And the period is changed at random.
図2は、制御部60−1の構成例を示す図である。図2に示す制御部60−1は、積分器51と、電流指令演算部52と、Zソースベクトル制御演算部53と、キャリア信号生成部54と、基本ゲート演算部55と、変調率演算部61と、短絡指令演算部56と、ランダム変数生成部62と、シフト量演算部63と、加算器64と、短絡ゲート演算部57と、短絡ゲート論理和部58と、最終出力ゲート論理和部59とを備える。
FIG. 2 is a diagram illustrating a configuration example of the control unit 60-1. 2 includes an
積分器51は、回転数検出部75が検出する回転数ωから、時間積分して位相θを演算する。
The
電流指令演算部52は、トルク指令T*と磁束指令φ*とから、トルク分電流指令Iq *と磁束分電流指令Id *とを演算する。
The current
図3は、Zソースベクトル制御演算部53の構成例を示すブロック図である。図3に示すZソースベクトル制御演算部53は、三相−dq軸座標変換部531と、電流制御演算部532と、Zソース出力電圧演算部533と、dq軸−三相座標変換部534とを備える。
FIG. 3 is a block diagram illustrating a configuration example of the Z source vector control
三相−dq軸座標変換部531は、U相電流Iuと、W相電流Iwと、積分器51が計算した位相θとから、三相−dq軸座標変換によって、q軸のトルク分電流Iqと、d軸の磁束分電流Idとに座標変換する。
The three-phase-dq-axis coordinate
電流制御演算部532は、三相−dq軸座標変換部531が座標変換したトルク分電流Iqと、磁束分電流Idとを、電流指令演算部52が演算したトルク分電流指令Iq *と、磁束分電流指令Id *とに一致させるように、制御(例えば、PI制御)を行い、q軸電圧指令Vq *と、d軸電圧指令Vd *とを出力する。
The current control calculation unit 532 is a torque component current command I q * calculated by the current
Zソース出力電圧演算部533は、電圧検出部71が検出した電源電圧Eと、電流制御演算部532が演算したq軸電圧指令Vq *及びd軸電圧指令Vd *とから、Zソース昇圧回路20で昇圧動作を行うための昇圧率B*と、インバータ回路30でPWM制御を行うためのインバータ分q軸電圧指令Vq **と、インバータ分d軸電圧指令Vd **とを演算する。
The Z source output
dq軸−三相座標変換部534は、Zソース出力電圧演算部533が演算したインバータ分q軸電圧指令Vq **と、インバータ分d軸電圧指令Vd **と、積分器51が計算した位相θとから、dq軸−三相座標変換によって、U相電圧指令Vu *と、V相電圧指令Vv *と、W相電圧指令Vw *とに座標変換する。
The dq axis-three-phase coordinate
キャリア信号生成部54は、三角波のキャリア信号aを生成する。
The carrier
基本ゲート演算部55は、キャリア信号生成部54が生成したキャリア信号aと、Zソースベクトル制御演算部53が演算した三相電圧指令Vu *,Vv *,Vw *とを比較する。そして、U相電圧指令Vu *がキャリア信号aより大きいときにハイレベル、キャリア信号a以下のときにローレベルとなる信号を、基本ゲート信号Gup *として出力する。また、U相電圧指令Vu *がキャリア信号aより大きいときにローレベル、キャリア信号a以下のときにハイレベルとなる信号を、基本ゲート信号Gun *として出力する。また、V相電圧指令Vv *がキャリア信号aより大きいときにハイレベル、キャリア信号a以下のときにローレベルとなる信号を、基本ゲート信号Gvp *として出力する。また、V相電圧指令Vv *がキャリア信号aより大きいときにローレベル、キャリア信号a以下のときにハイレベルとなる信号を、基本ゲート信号Gvn *として出力する。また、W相電圧指令Vw *がキャリア信号aより大きいときにハイレベル、キャリア信号a以下のときにローレベルとなる信号を、基本ゲート信号Gwp *として出力する。また、W相電圧指令Vw *がキャリア信号aより大きいときにローレベル、キャリア信号a以下のときにハイレベルとなる信号を、基本ゲート信号Gwn *として出力する。
The basic
変調率演算部61は、電圧検出部71が検出した電源電圧Eと、電圧検出部72が検出したコンデンサ電圧VCと、三相電圧指令値Vu *,Vv *,Vw *とからPWM制御における変調率αを演算する。
Modulation
電源電圧Eと、コンデンサ電圧VCと、三相電圧指令値Vu *,Vv *,Vw *と、変調率αとの関係は式(1)で表される。ただし、Cは変調方式により決まる変数とする。例えば、正弦波変調方式ではC=1とし、ヒップ変調方式ではC=(√3)/2とする。 A power supply voltage E, and the capacitor voltage V C, the three-phase voltage command value V u *, V v *, and V w *, the relation between modulation ratio α represented by formula (1). However, C is a variable determined by the modulation method. For example, C = 1 in the sine wave modulation method and C = (√3) / 2 in the hip modulation method.
短絡指令演算部56は、Zソースベクトル制御演算部53が演算した昇圧率B*から、正側短絡指令Np *と負側短絡指令Nn *とを演算する。昇圧率B*と正側短絡指令Np *との関係は式(2)で表され、昇圧率B*と負側短絡指令Nn *との関係は式(3)で表される。
The short-circuit
ランダム変数生成部62は、ランダム変数pを生成する。ランダム変数pの値の範囲は式(4)で表される。
The random
シフト量演算部63は、短絡指令演算部56が演算した正側短絡指令Np *と、ランダム変数生成部62が生成したランダム変数pと、変調率演算部61が演算した変調率αと、キャリア信号生成部54が生成したキャリア信号aとを用いてシフト量sを演算し、キャリア信号aの山及び谷のタイミングで、半周期毎に演算し、演算結果を保持する。正側短絡指令Np *と、変調率αと、ランダム変数pと、シフト量sとの関係は式(5)で表される。
The shift
加算器64は、シフト量演算部63が演算したシフト量sと、キャリア信号生成部54が生成したキャリア信号aとを加算し、キャリア信号bを演算する。キャリア信号aと、シフト量sと、キャリア信号bとの関係は式(6)で表される。
The
短絡ゲート演算部57は、加算器64が計算したキャリア信号bと、短絡指令演算部56が演算した正側短絡指令Np *とを比較し、キャリア信号bが正側短絡指令Np *より大きいときにハイレベル、正側短絡指令Np *以下のときにローレベルとなる信号を、正側短絡ゲート信号Gsp *として出力する。また、加算器64が計算したキャリア信号bと、短絡指令演算部56が演算した負側短絡指令Nn *とを比較し、キャリア信号bが負側短絡指令Nn *より小さいときにハイレベル、負側短絡指令Nn *以上のときにローレベルとなる信号を、負側短絡ゲート信号Gsn *として出力する。
The short-circuit
短絡ゲート論理和部58は、短絡ゲート演算部57が演算した正側短絡ゲート信号Gsp *と、負側短絡ゲート信号Gsn *との論理和を、短絡ゲート信号Gs *として出力する。
The short-circuit gate OR
最終出力ゲート論理和部59は、短絡ゲート論理和部58が出力した短絡ゲート信号Gs *と、基本ゲート演算部55が演算した基本ゲート信号Gup *,Gun *,Gvp *,Gvn *,Gwp *,Gwn *との論理和を、それぞれ最終出力ゲート信号Gsup *,Gsun *,Gsvp *,Gsvn *,Gswp *,Gswn *として出力する。
The final output gate OR
図4は、キャリア信号aと、三相電圧指令Vu *,Vv *,Vw *と、変調率αと、キャリア信号bと、正側短絡指令Np *と、負側短絡指令Nn *と、シフト量sと、正側短絡ゲート信号Gsp *と、負側短絡ゲート信号Gsn *と、基本ゲート信号Gup *,Gun *と、最終出力ゲート信号Gsup *,Gsun *との関係を示した図である。 FIG. 4 shows a carrier signal a, a three-phase voltage command V u * , V v * , V w * , a modulation factor α, a carrier signal b, a positive short-circuit command N p *, and a negative short-circuit command N. and n *, and the shift amount s, the positive short gate signal G sp *, and the negative-side short-circuit gate signal G sn *, * basic gate signal G Stay up-, and G un *, the final output gate signal G sup *, G It is the figure which showed the relationship with sun * .
図4に示すように、三角波のキャリア信号aの山及び谷のタイミングで半周期毎に、キャリア信号aにシフト量sを加算することにより、短絡ゲート信号の短絡パルスの時間幅及び位相(すなわち、スイッチング素子31〜36を短絡させる時間及び周期)をランダムに変化させることができ、その結果、Zソース昇圧回路20のリアクトル21,22に流れる電流のスイッチング周波数成分を抑制することができる。
As shown in FIG. 4, by adding the shift amount s to the carrier signal a every half cycle at the peak and valley timings of the triangular carrier signal a, the time width and phase of the short-circuit pulse of the short-circuit gate signal (that is, , The time and period of short-circuiting the switching elements 31 to 36) can be changed randomly, and as a result, the switching frequency component of the current flowing through the
図5は、本発明と従来技術とのリアクトルに流れる電流を周波数解析したものであり、横軸は周波数、縦軸はリアクトル電流である。この図からも、スイッチング周波数成分が抑制されていることが分かる。 FIG. 5 shows the frequency analysis of the current flowing through the reactor according to the present invention and the prior art. The horizontal axis represents the frequency and the vertical axis represents the reactor current. This figure also shows that the switching frequency component is suppressed.
(第2の実施形態)
つぎに、本発明の第2の実施形態に係る電力変換装置について説明する。図6は、第2の実施形態に係る電力変換装置の構成例を示すブロック図である。本実施形態の電力変換装置2は第1の実施形態の電力変換装置1と比較して、制御部60−1に代えて制御部60−2を備える点が相違する。その他の構成については第1の実施形態と同一であるため、同一の参照番号を付して説明を省略する。
(Second Embodiment)
Next, a power conversion device according to a second embodiment of the present invention will be described. FIG. 6 is a block diagram illustrating a configuration example of the power conversion device according to the second embodiment. The power conversion device 2 of the present embodiment is different from the power conversion device 1 of the first embodiment in that a control unit 60-2 is provided instead of the control unit 60-1. Since other configurations are the same as those of the first embodiment, the same reference numerals are given and description thereof is omitted.
制御部60−2は、詳細は以下に述べるが、指令値(正側短絡指令Np *,負側短絡指令Nn *)から、キャリア信号aの山及び谷のタイミングで半周期毎に変化するシフト量sを減算することにより、スイッチング素子31〜36を短絡させる時間及び周期をランダムに変化させる。 Control unit 60-2, details are described below, the command value (positive short command N p *, the negative-side short-circuit command N n *) change from every half cycle at the timings of the peaks and valleys of the carrier signal a By subtracting the shift amount s to be changed, the time and period for short-circuiting the switching elements 31 to 36 are randomly changed.
図7は、制御部60−2の構成例を示す図である。図7に示す制御部60−2は、積分器51と、電流指令演算部52と、Zソースベクトル制御演算部53と、キャリア信号生成部54と、基本ゲート演算部55と、変調率演算部61と、短絡指令演算部56と、ランダム変数生成部62と、シフト量演算部63と、減算器65及び66と、短絡ゲート演算部57と、短絡ゲート論理和部58と、最終出力ゲート論理和部59とを備える。本実施形態の制御部60−2は、第1の実施形態の制御部60−1と比較して、加算器64を備えないで、減算器65及び66を備える点が相違する。その他の構成については第1の実施形態と同一であるため、同一の参照番号を付して説明を省略する。
FIG. 7 is a diagram illustrating a configuration example of the control unit 60-2. 7 includes an
減算器65は、短絡指令演算部56が演算した正側短絡指令Np *から、シフト量演算部63が演算したシフト量sを減算し、正側短絡指令Np **を計算する。正側短絡指令Np *と、シフト量sと、正側短絡指令Np **との関係は、式(7)で表される。
The
減算器66は、短絡指令演算部56が演算した負側短絡指令Nn *から、シフト量演算部63が演算したシフト量sを減算し、負側短絡指令Nn **を計算する。負側短絡指令Nn *と、シフト量sと、負側短絡指令Nn **との関係は、式(8)で表される。
The
短絡ゲート演算部57は、キャリア信号生成部54が生成したキャリア信号aと、減算器65が計算した正側短絡指令Np **とを比較し、キャリア信号aが正側短絡指令Np **より大きいときにハイレベル、正側短絡指令Np **以下のときにローレベルとなる信号を、正側短絡ゲート信号Gsp *として出力する。また、キャリア信号生成部54が生成したキャリア信号aと、減算器66が演算した負側短絡指令Nn **とを比較し、キャリア信号aが負側短絡指令Nn **より小さいときにハイレベル、負側短絡指令Nn **以上のときにローレベルとなる信号を、負側短絡ゲート信号Gsn *として出力する。
The short-circuit
図8は、キャリア信号aと、三相電圧指令Vu *,Vv *,Vw *と、変調率αと、正側短絡指令Np *,Np **と、負側短絡指令Nn *,Nn **と、シフト量sと、正側短絡ゲート信号Gsp *と、負側短絡ゲート信号Gsn *と、基本ゲート信号Gup *,Gun *と、最終出力ゲート信号Gsup *,Gsun *との関係を示した図である。 FIG. 8 shows the carrier signal a, the three-phase voltage commands V u * , V v * , V w * , the modulation factor α, the positive short-circuit commands N p * , N p **, and the negative short-circuit command N. n *, and n n **, and the shift amount s, the positive short gate signal G sp *, and the negative-side short-circuit gate signal G sn *, * basic gate signal G Stay up-, and G un *, the final output gate signal G sup *, a diagram showing the relationship between the G sun *.
図8に示すように、三角波のキャリア信号aの山及び谷のタイミングで半周期毎に、短絡指令からシフト量sを減算することにより、短絡ゲート信号の短絡パルスの時間幅及び位相(すなわち、スイッチング素子31〜36を短絡させる時間及び周期)をランダムに変化させることができ、その結果、Zソース昇圧回路20のリアクトル21,22に流れる電流のスイッチング周波数成分を抑制することができる。
As shown in FIG. 8, by subtracting the shift amount s from the short-circuit command for each half cycle at the peak and valley timings of the triangular wave carrier signal a, the time width and phase of the short-circuit pulse of the short-circuit gate signal (that is, The time and period of short-circuiting the switching elements 31 to 36 can be changed randomly, and as a result, the switching frequency component of the current flowing through the
上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを1つに組み合わせたり、あるいは1つの構成ブロックを分割したりすることが可能である。 Although the above embodiment has been described as a representative example, it will be apparent to those skilled in the art that many changes and substitutions can be made within the spirit and scope of the invention. Therefore, the present invention should not be construed as being limited by the above-described embodiments, and various modifications and changes can be made without departing from the scope of the claims. For example, it is possible to combine a plurality of constituent blocks described in the configuration diagram of the embodiment into one, or to divide one constituent block.
本発明は、Zソース昇圧回路を有する電力変換装置に適用可能である。 The present invention is applicable to a power conversion device having a Z source booster circuit.
1,2 電力変換装置
10 直流電源
20 Zソース昇圧回路
21,22 リアクトル
23,24 コンデンサ
25 ダイオード
30 インバータ回路
31〜36 スイッチング素子
40 電動機
51 積分器
52 電流指令演算部
53 Zソースベクトル制御演算部
54 キャリア信号生成部
55 基本ゲート演算部
56 短絡指令演算部
57 短絡ゲート演算部
58 短絡ゲート論理和部
59 最終出力ゲート論理和部
60−1,60−2 制御部
61 変調率演算部
62 ランダム変数生成部
63 シフト量演算部
64 加算器
65,66 減算器
71,72 電圧検出部
73,74 電流検出部
75 回転数検出部
531 三相−dq軸座標変換部
532 電流制御演算部
533 Zソース出力電圧演算部
534 dq軸−三相座標変換部
DESCRIPTION OF SYMBOLS 1, 2 Power converter 10 DC power supply 20 Z
Claims (4)
前記Zソース昇圧回路の出力側に接続され、複数のスイッチング素子を有するインバータ回路と、
キャリア信号及び指令値を比較して前記スイッチング素子をPWM制御する制御部と、を備え、
前記制御部は、前記スイッチング素子を短絡させる時間及び周期をランダムに変化させることを特徴とする電力変換装置。 A diode having an anode connected to the positive electrode side of the DC power supply, a first reactor connected to the cathode side of the diode, a second reactor connected to the negative electrode side of the DC power supply, and the first reactor A first capacitor connected between the input side of the first reactor and the output side of the second reactor, and a second capacitor connected between the output side of the first reactor and the input side of the second reactor. A Z source booster circuit having a capacitor;
An inverter circuit connected to the output side of the Z source booster circuit and having a plurality of switching elements;
A control unit that performs PWM control of the switching element by comparing a carrier signal and a command value,
The said control part changes the time and period which short-circuit the said switching element at random, The power converter device characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016230521A JP2018088750A (en) | 2016-11-28 | 2016-11-28 | Power conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016230521A JP2018088750A (en) | 2016-11-28 | 2016-11-28 | Power conversion device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018088750A true JP2018088750A (en) | 2018-06-07 |
Family
ID=62493641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016230521A Pending JP2018088750A (en) | 2016-11-28 | 2016-11-28 | Power conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018088750A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109639165A (en) * | 2018-12-28 | 2019-04-16 | 东北大学 | A kind of grid-connected control method based on quasi- Z-source inverter LCL filtering of connecting |
CN109687746A (en) * | 2018-12-25 | 2019-04-26 | 上海电力学院 | The novel quasi- source Z three-level inverter and its invariable power grid-connection control system |
CN110932585A (en) * | 2019-12-10 | 2020-03-27 | 国网河南省电力公司电力科学研究院 | Modulation method and device for reducing ultrahigh harmonic amplitude at converter switching frequency |
CN112511015A (en) * | 2020-12-07 | 2021-03-16 | 东北电力大学 | Three-phase double-Trans-quasi-Z-source network three-level indirect matrix converter topological structure |
EP4333286A1 (en) * | 2022-08-31 | 2024-03-06 | Kabushiki Kaisha Toshiba | Electronic apparatus, switching system, and control method |
-
2016
- 2016-11-28 JP JP2016230521A patent/JP2018088750A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109687746A (en) * | 2018-12-25 | 2019-04-26 | 上海电力学院 | The novel quasi- source Z three-level inverter and its invariable power grid-connection control system |
CN109639165A (en) * | 2018-12-28 | 2019-04-16 | 东北大学 | A kind of grid-connected control method based on quasi- Z-source inverter LCL filtering of connecting |
CN110932585A (en) * | 2019-12-10 | 2020-03-27 | 国网河南省电力公司电力科学研究院 | Modulation method and device for reducing ultrahigh harmonic amplitude at converter switching frequency |
CN112511015A (en) * | 2020-12-07 | 2021-03-16 | 东北电力大学 | Three-phase double-Trans-quasi-Z-source network three-level indirect matrix converter topological structure |
EP4333286A1 (en) * | 2022-08-31 | 2024-03-06 | Kabushiki Kaisha Toshiba | Electronic apparatus, switching system, and control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9509229B2 (en) | Power supply apparatus including power conversion circuit controlled by PWM control circuit | |
JP5734609B2 (en) | Inverter device and grid-connected inverter system provided with this inverter device | |
JP5866065B2 (en) | AC motor control device | |
JP5689557B2 (en) | Power converter | |
JP2018088750A (en) | Power conversion device | |
WO2007129456A1 (en) | Power converter | |
JP2017077061A (en) | Controller and ac motor driver | |
JP2016158323A (en) | Harmonic restraint device with active filter | |
JP6520336B2 (en) | Power converter control device | |
JP2009201248A (en) | Clamp power conversion apparatus | |
JP2011211818A (en) | Power conversion equipment, method of converting power, and motor drive system | |
US9685884B2 (en) | Seven-level inverter apparatus | |
JP6396135B2 (en) | Power converter | |
JP5753742B2 (en) | Inverter device and grid-connected inverter system provided with this inverter device | |
JP4556108B2 (en) | Control device for power converter | |
WO2016114330A1 (en) | Five-level power conversion device and control method | |
WO2020105133A1 (en) | Electric power conversion device | |
JP2019047701A (en) | Power conversion device and control method thereof | |
JP2012130228A (en) | Control device for three-phase v-connected three-level converter | |
JP2012085381A (en) | Inverter apparatus | |
JP2010226806A (en) | Power conversion device | |
WO2022029869A1 (en) | Electric power conversion device | |
JP2017153277A (en) | Self-excited reactive power compensation apparatus | |
JP2016052167A (en) | Power conversion device | |
JP6754022B1 (en) | Power converter |