JP2018060132A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2018060132A JP2018060132A JP2016199140A JP2016199140A JP2018060132A JP 2018060132 A JP2018060132 A JP 2018060132A JP 2016199140 A JP2016199140 A JP 2016199140A JP 2016199140 A JP2016199140 A JP 2016199140A JP 2018060132 A JP2018060132 A JP 2018060132A
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- substrate
- insulating film
- display device
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000006850 spacer group Chemical group 0.000 claims abstract description 340
- 239000000758 substrate Substances 0.000 claims description 184
- 239000004973 liquid crystal related substance Substances 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 239000010408 film Substances 0.000 description 146
- 230000004048 modification Effects 0.000 description 63
- 238000012986 modification Methods 0.000 description 63
- 239000010410 layer Substances 0.000 description 51
- 230000000694 effects Effects 0.000 description 12
- 238000005286 illumination Methods 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置を提供する。【解決手段】表示装置は、絶縁膜IFと、絶縁膜IFに形成され絶縁膜IFの表面に開口した凹部RE1と、凹部RE1に充填され絶縁膜IFから離れる側に突出した第1スペーサSP1と、を備える。また前記スペーサは、前記絶縁膜に接する第1面と、平面視にて前記第1面の輪郭より小さい輪郭を有し前記絶縁膜から離れた側の第2面と、を備え、テーパ状に形成され、前記スペーサのテーパ面は、第1テーパ面と、第1テーパ面の傾斜角より大きい傾斜角を有し前記第1テーパ面より前記第1面側に位置する第2テーパ面と、を有する。【選択図】図4
Description
本発明の実施形態は、表示装置に関する。
表示装置として、例えば液晶表示装置は、第1基板と第2基板との隙間(セルギャップ)を保持するため、両基板の間にスペーサを備えている。スペーサは、第1基板に設けられ第2基板側に突出している。又は、スペーサは、第2基板に設けられ第1基板側に突出している。
また、画素の高精細化、製造マージンなどに対応するため、スペーサの幅は小さい方が望ましい。しかしながら、スペーサの幅を小さくすると、スペーサの密着力の低下を招いてしまう。このため、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とは、トレードオフの関係にある。
また、画素の高精細化、製造マージンなどに対応するため、スペーサの幅は小さい方が望ましい。しかしながら、スペーサの幅を小さくすると、スペーサの密着力の低下を招いてしまう。このため、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とは、トレードオフの関係にある。
本実施形態は、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置を提供する。
一実施形態に係る表示装置は、
絶縁膜と、
前記絶縁膜に形成され前記絶縁膜の表面に開口した凹部と、
前記凹部に充填され前記絶縁膜から離れる側に突出したスペーサと、を備える。
また、一実施形態に係る表示装置は、
絶縁膜と、
前記絶縁膜の上に形成されたスペーサと、を備え、
前記スペーサは、前記絶縁膜に接する第1面と、平面視にて前記第1面の輪郭より小さい輪郭を有し前記絶縁膜から離れた側の第2面と、を備え、テーパ状に形成され、
前記スペーサのテーパ面は、第1テーパ面と、第1テーパ面の傾斜角より大きい傾斜角を有し前記第1テーパ面より前記第1面側に位置する第2テーパ面と、を有する。
絶縁膜と、
前記絶縁膜に形成され前記絶縁膜の表面に開口した凹部と、
前記凹部に充填され前記絶縁膜から離れる側に突出したスペーサと、を備える。
また、一実施形態に係る表示装置は、
絶縁膜と、
前記絶縁膜の上に形成されたスペーサと、を備え、
前記スペーサは、前記絶縁膜に接する第1面と、平面視にて前記第1面の輪郭より小さい輪郭を有し前記絶縁膜から離れた側の第2面と、を備え、テーパ状に形成され、
前記スペーサのテーパ面は、第1テーパ面と、第1テーパ面の傾斜角より大きい傾斜角を有し前記第1テーパ面より前記第1面側に位置する第2テーパ面と、を有する。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
(第1の実施形態)
まず、第1の実施形態に係る表示装置について説明する。図1は、本実施形態に係る表示装置を示す斜視図である。
図1に示すように、表示装置DSPは、表示パネルPNL、表示パネルPNLを駆動する駆動ICチップ1、表示パネルPNLを照明する照明装置(バックライトユニット)BL、表示パネルPNL及び照明装置BLの動作を制御する制御モジュールCM、表示パネルPNL及び照明装置BLへ制御信号を伝達する配線基板2,3などを備えている。
まず、第1の実施形態に係る表示装置について説明する。図1は、本実施形態に係る表示装置を示す斜視図である。
図1に示すように、表示装置DSPは、表示パネルPNL、表示パネルPNLを駆動する駆動ICチップ1、表示パネルPNLを照明する照明装置(バックライトユニット)BL、表示パネルPNL及び照明装置BLの動作を制御する制御モジュールCM、表示パネルPNL及び照明装置BLへ制御信号を伝達する配線基板2,3などを備えている。
本実施形態において、表示パネルPNLは、矩形状に形成されている。第1方向Xは、例えば表示パネルPNLの短辺方向である。第2方向Yは、第1方向Xと交差する方向であり、表示パネルPNLの長辺方向である。また、第3方向Zは、第1方向X及び第2方向Yと交差する方向である。ここでは、第1方向X、第2方向Y、及び第3方向Zは、互いに直交しているが、90度以外の角度で交差していてもよい。第1方向X及び第2方向Yは、表示パネルPNLを構成する基板の主面と平行な方向に相当し、第3方向Zは、表示パネルPNLの厚さ方向に相当する。
表示パネルPNLは、第1基板100と、第1基板100に対向配置された第2基板200と、第1基板100と第2基板200との間に保持された液晶層(後述する液晶層LC)と、を備えている。表示パネルPNLは、画像を表示する表示領域DAと、表示領域DA以外の領域である非表示領域NDAと、を備えている。図示した例では、表示領域DAの形状は、四角形状であるが、他の多角形状であってもよいし、円形状あるいは楕円形状などの他の形状であってもよい。
照明装置BLは、第1基板100と対向し、表示パネルPNLの背面側に配置されている。このような照明装置BLとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。駆動ICチップ1は、第1基板100の上に実装されている。配線基板1は、表示パネルPNLと制御モジュールCMとを接続している。配線基板2は、照明装置BLと制御モジュールCMとを接続している。
このような配線基板1,2は、例えば可撓性を有するフレキシブル基板である。なお、本実施形態で適用可能なフレキシブル基板とは、その少なくとも一部分に、屈曲可能な材料によって形成されたフレキシブル部を備えていればよい。例えば、本実施形態の配線基板1,2は、その全体がフレキシブル部として構成されたフレキシブル基板であってもよいし、ガラスエポキシなどの硬質材料によって形成されたリジッド部及びポリイミドなどの屈曲可能な材料によって形成されたフレキシブル部を備えたリジッドフレキシブル基板であってもよい。
このような構成の表示装置DSPは、照明装置BLから表示パネルPNLに入射する光を各画素PXで選択的に透過することによって画像を表示する透過表示機能を備えた、透過型の液晶表示装置に相当する。但し、表示装置DSPは、表示パネルPNLに入射する外光を各画素PXで選択的に反射することによって画像を表示する反射表示機能を備えた、反射型の液晶表示装置であってもよいし、透過型及び反射型の双方の機能を備えた半透過型の液晶表示装置であってもよい。反射型の液晶表示装置においては、照明装置を省略してもよいし、第2基板200と対向する表示パネルPNLの前面側に、照明装置(フロントライトユニット)を配置してもよい。なお、本実施形態は、液晶表示装置に限定されるものではなく、間隔を空けて対向する第1基板100及び第2基板200を備えた表示装置であれば、適宜適用することができる。
以下では、透過型の液晶表示装置を例に説明する。
図2は、表示パネルPNLの表示領域を示す断面図である。このため、図2には、画素PXの断面構造などを示している。
以下の説明において、第1基板100から第2基板200に向かう方向を上方(あるいは、単に上)とし、第2基板200から第1基板100に向かう方向を下方(あるいは、単に下)とする。また、「第1部材の上方の第2部材」及び「第1部材の下方の第2部材」とした場合、第2部材は、第1部材に接していてもよく、又は第1部材から離れて位置していてもよい。後者の場合、第1部材と第2部材との間に、第3の部材が介在していてもよい。また、第2基板200から第1基板100に向かって見ることを平面視という。
図2は、表示パネルPNLの表示領域を示す断面図である。このため、図2には、画素PXの断面構造などを示している。
以下の説明において、第1基板100から第2基板200に向かう方向を上方(あるいは、単に上)とし、第2基板200から第1基板100に向かう方向を下方(あるいは、単に下)とする。また、「第1部材の上方の第2部材」及び「第1部材の下方の第2部材」とした場合、第2部材は、第1部材に接していてもよく、又は第1部材から離れて位置していてもよい。後者の場合、第1部材と第2部材との間に、第3の部材が介在していてもよい。また、第2基板200から第1基板100に向かって見ることを平面視という。
図2に示すように、第1基板100は、第1絶縁基板10、スイッチング素子SW、画素電極PE、共通電極CE、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、第4絶縁膜14、第5絶縁膜15、第1配向膜AL1などを備えている。図示した例では、スイッチング素子SWは、シングルゲート構造のトップゲート型の薄膜トランジスタである。但し、スイッチング素子SWは、2以上のゲート電極を有するものであってもよい。また、スイッチング素子SWは、ボトムゲート型の薄膜トランジスタであってもよい。
第1絶縁基板10は、例えばガラスや樹脂などの光透過性を有する絶縁材料を用いて形成されている。第1絶縁膜11は、第1絶縁基板10の上に配置され、第1絶縁基板10を覆っている。スイッチング素子SWの半導体層SCは、第1絶縁膜11の上に島状に配置されている。第2絶縁膜12は、第1絶縁膜11及び半導体層SCの上に配置されている。スイッチング素子SWのゲート電極WGは、第2絶縁膜12の上に配置され、半導体層SCと対向している。第3絶縁膜13は、第2絶縁膜12及びゲート電極WGの上に配置されている。スイッチング素子PSWのソース電極WS及びドレイン電極WDは、第3絶縁膜13の上に配置されている。ソース電極WSは、コンタクトホールCH1を通って半導体層SCに電気的に接続されている。ドレイン電極WDは、コンタクトホールCH2を通って半導体層SCに電気的に接続されている。第4絶縁膜14は、第3絶縁膜13、ソース電極WS、及びドレイン電極WDの上に配置されている。
共通電極CEは、第4絶縁膜14の上に配置されている。第5絶縁膜15は、第4絶縁膜14及び共通電極CEの上に配置されている。第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、及び第5絶縁膜15は、例えばシリコン窒化物(SiN)やシリコン酸化物(SiO)などの無機絶縁材料によって形成されている。第4絶縁膜14は、例えば有機絶縁材料によって形成されている。画素電極PEは、第5絶縁膜15の上に配置され、コンタクトホールCH3を通ってドレイン電極WDに電気的に接続されている。画素電極PEは、後述する開口部APに対応する領域において、共通電極CEと対向している。開口部APにおいて、画素電極PEには、少なくとも1つのスリットSLが形成されている。共通電極CE及び画素電極PEは、例えば、インジウムチンオキサイド(ITO)やインジウムジンクオキサイド(IZO)などの透明な導電材料によって形成されている。第1配向膜AL1は、第5絶縁膜15及び画素電極PEの上に配置されている。
図示した例では、画素電極PEが共通電極CEより液晶層LC側に位置しているが、共通電極CEが画素電極PEより液晶層LC側に位置していてもよい。この場合、スリットSLは共通電極CEに形成される。また、画素電極PE及び共通電極CEは、櫛歯状に形成され、同一層に配置されていてもよい。
第2基板200は、第2絶縁基板20、遮光層SH、カラーフィルタCF、オーバーコート層OC、及び第2配向膜AL2を備えている。
第2絶縁基板20は、例えばガラスや樹脂などの光透過性を有する絶縁材料を用いて形成されている。遮光層SHは、第2絶縁基板20の下面側に配置されている。画素PXは、遮光層SHに囲まれた領域に開口部APを有している。カラーフィルタCFは、第2絶縁基板20及び遮光層SHの下面側に配置されている。カラーフィルタCFのそれぞれの端部は、遮光層SHと重なっている。カラーフィルタCFは、例えば、赤色フィルタ、緑色フィルタ、青色フィルタを有している。但し、カラーフィルタCFが有するフィルタの色は、特に限定されるものではなく種々変形可能である。例えば、カラーフィルタCFは、白色フィルタや透明フィルタなどの他の色のフィルタを有していてもよい。なお、カラーフィルタCFは、第1基板100に形成されてもよい。オーバーコート層OCは、カラーフィルタCFの下面側に配置され、カラーフィルタCFを覆っている。
第2絶縁基板20は、例えばガラスや樹脂などの光透過性を有する絶縁材料を用いて形成されている。遮光層SHは、第2絶縁基板20の下面側に配置されている。画素PXは、遮光層SHに囲まれた領域に開口部APを有している。カラーフィルタCFは、第2絶縁基板20及び遮光層SHの下面側に配置されている。カラーフィルタCFのそれぞれの端部は、遮光層SHと重なっている。カラーフィルタCFは、例えば、赤色フィルタ、緑色フィルタ、青色フィルタを有している。但し、カラーフィルタCFが有するフィルタの色は、特に限定されるものではなく種々変形可能である。例えば、カラーフィルタCFは、白色フィルタや透明フィルタなどの他の色のフィルタを有していてもよい。なお、カラーフィルタCFは、第1基板100に形成されてもよい。オーバーコート層OCは、カラーフィルタCFの下面側に配置され、カラーフィルタCFを覆っている。
第2配向膜AL2は、オーバーコート層OCの下面側に配置されている。この実施形態において、第1配向膜AL1及び第2配向膜AL2は、水平配向膜である。第1配向膜AL1及び第2配向膜AL2は、例えばポリイミドなどの水平配向性を有する有機材料で形成されており、ラビング処理や光配向処理などの配向処理が施されている。
液晶層LCは、第1基板100と第2基板200との隙間に保持されている。画素電極PEと共通電極CEとの間に電界が形成されていない状態では、液晶層LCに含まれる液晶分子は、第1配向膜AL1及び第2配向膜AL2から配向規制力を受け、第1基板100及び第2基板200の主面に平行な方向に初期配向している。
第1光学素子OD1は、表示パネルPNLの背面側に配置され、第2光学素子OD2は、表示パネルPNLの前面側に配置されている。第1光学素子OD1は第1偏光板PL1を備えており、第2光学素子OD2は第2偏光板PL2を備えている。第1偏光板PL1及び第2偏光板PL2は、例えば、それぞれの吸収軸が互いに直交するように配置されている。なお、第2光学素子OD2は、位相差板などの他の機能層を備えていてもよい。
図示した例では、表示パネルPNLは、第1基板100に画素電極PE及び共通電極CEの双方が備えられた、主として基板主面に平行な横電界を利用する表示モードに対応した構成を有している。但し、表示パネルPNLの表示モードは、特に制限されるものではあない。表示パネルPNLは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していてもよい。縦電界や斜め電界を利用する表示モードでは、例えば第1基板100に画素電極PEが備えられ、第2基板200に共通電極CEが備えられる。
図3は、本実施形態の表示パネルPNLの遮光層SH及びスペーサSPの配置例を示す平面図である。図3は、表示領域DAの一部を示している。
図3に示すように、表示パネルPNLは、遮光層SHと対向する位置に、第1スペーサSP1及び第2スペーサSP2を備えている。第1スペーサSP1及び第2スペーサSP2は、表示領域DAに位置している。
図3に示すように、表示パネルPNLは、遮光層SHと対向する位置に、第1スペーサSP1及び第2スペーサSP2を備えている。第1スペーサSP1及び第2スペーサSP2は、表示領域DAに位置している。
遮光層SHは、第1延在部SH1と、第1延在部SH1と交差する第2延在部SH2と、を備えている。図示した例では、第1延在部SH1は第1方向Xに延在し、第2延在部SH2は第2方向Yに延在している。各開口部APは、第1延在部SH1及び第2延在部SH2によって囲まれた領域に相当し、図示した例では、長方形状に形成されている。複数の開口部APは、マトリクス状に並んでいる。複数の第1延在部SH1は、第2方向Yに間隔を置いて並んでいる。複数の第2延在部SH2は、第1方向Xに間隔を置いて並んでいる。例えば、複数の第1延在部SH1は同じ幅を有し、複数の第2延在部は同じ幅を有している。第1延在部SH1及び第2延在部SH2は、図示した例では直線状に形成されているが、これに限定されるものではなく、それぞれの少なくとも一部が屈曲していてもよい。図2に図示したスイッチング素子SWや第3コンタクトホールCH3が第1延在部SH1に対向配置されているため、第1延在部SH1の第2方向Yの幅は、第2延在部SH2の第1方向Xの幅よりも大きくなり得る。
本実施形態において、スペーサは、第1基板100及び第2基板200の両方に設けられている。第1スペーサSP1は第1基板100に設けられたスペーサであり、第2スペーサSP2は第2基板200に設けられたスペーサである。
第1スペーサSP1及び第2スペーサSP2は、交差している。第1スペーサSP1及び第2スペーサSP2は、第1延在部SH1と第2延在部SH2との交差位置に配置されている。例えば、第1スペーサSP1及び第2スペーサSP2の全体は、第1延在部SH1と対向し、第1スペーサSP1及び第2スペーサSP2の一部は、第2延在部SH2と対向している。また、第1スペーサSP1及び第2スペーサSP2は、開口部APに位置していない。これにより、例えば、開口率の低下を抑制することができる。
次に、第1スペーサSP1及び第2スペーサSP2の断面構造について説明するが、図中では説明に必要な構成のみを図示している。
図4は、図3の線IV−IVに沿った表示パネルを示す断面図である。
図4に示すように、第1スペーサSP1と第2スペーサSP2との組は、第1基板100と第2基板200との隙間を保持している。セルギャップGPは、第1基板100の第2基板200側に位置する面と、第2基板200の第1基板100側に位置する面との間の第3方向Z(法線方向)の距離である。言い換えると、セルギャップGPは、液晶層LCの第3方向Zの厚さである。
図4は、図3の線IV−IVに沿った表示パネルを示す断面図である。
図4に示すように、第1スペーサSP1と第2スペーサSP2との組は、第1基板100と第2基板200との隙間を保持している。セルギャップGPは、第1基板100の第2基板200側に位置する面と、第2基板200の第1基板100側に位置する面との間の第3方向Z(法線方向)の距離である。言い換えると、セルギャップGPは、液晶層LCの第3方向Zの厚さである。
絶縁膜IFは、第4絶縁膜14及び第5絶縁膜15を備えている。絶縁膜IFには、凹部RE1が形成されている。凹部RE1は、絶縁膜IFの表面IFaに開口している。本実施形態において、凹部RE1は、第5絶縁膜15及び第4絶縁膜14の両方を貫通している。凹部RE1の底は、第3絶縁膜13によって構成されている。
第1スペーサSP1は、第1基板100に配置されている。第1スペーサSP1は、フォトレジストを用いて形成されている。第1スペーサSP1は、凹部RE1に充填され、絶縁膜IFから離れる側(第2基板200側)に突出している。第1スペーサSP1は、凹部RE1における絶縁膜IFの内面IFbと、第3絶縁膜13の表面のうち凹部RE1により露出した部分と、に接触している。
このため、本実施形態では、第1スペーサSP1を凹部RE1に充填すること無く表面IFaのみに接触させた場合と比較して、第1スペーサSP1と第1基板100との接触面積を増大することができる。これにより、第1スペーサSP1の幅を縮小しても、第1基板100に対する第1スペーサSP1の密着力の低下を抑制することができる。
なお、共通電極CEは、凹部RE1を囲む開口を有している。共通電極CEの開口は、遮光層SHと対向している。共通電極CEの形状は、凹部RE1を形成する領域に存在しないように調整されている。また、共通電極CEの低抵抗化のため、共通電極CEが透明導電層と金属線との組合せで形成されている場合、上記金属線を避けて凹部RE1を設けてもよく、上記金属線の一部を分断した個所に凹部RE1を設けてもよい。
本実施形態において、第1スペーサSP1は、さらに、絶縁膜IFの表面IFaのうち凹部RE1の周りの領域に接触している。図6に示すように、第1スペーサSP1は、表面IFaのうち凹部RE1を囲む領域に接触している。第1スペーサSP1が表面IFaに接触する領域は、枠状である。第1スペーサSP1のサイズを大きくすることができる場合、第1スペーサSP1を表面IFaの上に形成してもよい。これにより、第1基板100に対する第1スペーサSP1の密着力の向上を図ることができる。
第2スペーサSP2は、第2基板200に配置されている。第2スペーサSP2は、例えば、オーバーコート層OCの第1基板100と対向する側にフォトレジストを用いて形成されている。なお、第2スペーサSP2とオーバーコート層OCとは、同じ材料を用いて同時に形成されていてもよい。第2スペーサSP2は、第1基板100側に突出している。第1スペーサSP1及び第2スペーサSP2は、第3方向Zで互いに支持している。図示した例では、第1スペーサSP1及び第2スペーサSP2は、直接的に当接しているが、両者の間に他の部材(例えば、第1配向膜及び第2配向膜)が介在して間接的に当接していてもよい。
図4及び図6に示すように、第1スペーサSP1は、絶縁膜IFに接する第1面Sa1と、平面視にて第1面Sa1の輪郭より小さい輪郭を有し絶縁膜IFから離れた側の第2面Sa2と、を備えている。第2スペーサSP2は、オーバーコート層OCに接する第1面Sb1と、平面視にて第1面Sb1の輪郭より小さい輪郭を有しオーバーコート層OCから離れた側の第2面Sb2と、を備えている。第1スペーサSP1の第2面Sa2と第2スペーサSP2の第2面Sb2とは、互いに対向している。第1スペーサSP1及び第2スペーサSP2は、それぞれテーパ状に形成されている。図4に示す例では、第1スペーサSP1は順テーパ状に形成され、第2スペーサSP2は逆テーパ状に形成されている。
第1スペーサSP1は、高さT1を有している。第2スペーサSP2は、高さT2を有している。なお、高さT1は、第1スペーサSP1の第1面Sa1(第1スペーサSP1と表面IFaとの界面)から、第1スペーサSP1の第2面Sa2までの第3方向Zの距離である。また、高さT2は、第2スペーサSP2の第1面Sb1(第2スペーサSP2とオーバーコート層OCとの界面)から、第2スペーサSP2の第2面Sb2までの第3方向Zの距離である。
高さT1及び高さT2は、同一であってもよく、互いに異なっていてもよい。セルギャップGPは、高さT1と高さT2との和と、実質的に同一である。
高さT1及び高さT2は、同一であってもよく、互いに異なっていてもよい。セルギャップGPは、高さT1と高さT2との和と、実質的に同一である。
図5は、図3の線V−Vに沿った表示パネルを示す断面図である。
図5に示すように、第2スペーサSP2は、カラーフィルタCFの境界と第3方向Zで対向している。また、第2スペーサSP2は、第1方向Xにて、隣合う画素電極PEの間に位置している。
図5に示すように、第2スペーサSP2は、カラーフィルタCFの境界と第3方向Zで対向している。また、第2スペーサSP2は、第1方向Xにて、隣合う画素電極PEの間に位置している。
図4及び図5に示すように、第1スペーサSP1の第2面Sa2は、第1方向Xに幅W1を有し、第2方向Yに長さL1を有している。第2スペーサSP2の第2面Sb2は、第2方向Yに幅W2を有し、第1方向Xに長さL2を有している。長さL1は、幅W2よりも大きい。また、長さL2は、幅W1よりも大きい。
図6は、図3乃至図5に示した第1スペーサSP1を示す拡大平面図である。
図6に示すように、凹部RE1における、絶縁膜IFの開口は、円形である。本実施形態において、絶縁膜IFの開口は、真円である。但し、後述するが、絶縁膜IFの開口は、真円以外の形状であってもよい。
また、本実施形態において、第1スペーサSP1は、単個の凹部RE1に充填されている。但し、後述するが、第1スペーサSP1は、複数の凹部RE1に充填されていてもよい。
さらに、本実施形態において、凹部RE1は、第1スペーサSP1の中央に位置している。但し、後述するが、凹部RE1は、第1スペーサSP1の周縁部に位置していてもよく、第1面Sa1に重なる領域に位置していればよい。
図6に示すように、凹部RE1における、絶縁膜IFの開口は、円形である。本実施形態において、絶縁膜IFの開口は、真円である。但し、後述するが、絶縁膜IFの開口は、真円以外の形状であってもよい。
また、本実施形態において、第1スペーサSP1は、単個の凹部RE1に充填されている。但し、後述するが、第1スペーサSP1は、複数の凹部RE1に充填されていてもよい。
さらに、本実施形態において、凹部RE1は、第1スペーサSP1の中央に位置している。但し、後述するが、凹部RE1は、第1スペーサSP1の周縁部に位置していてもよく、第1面Sa1に重なる領域に位置していればよい。
図7は、第1スペーサSP1と第2スペーサSP2との間に第1配向膜AL1及び第2配向膜AL2が介在した表示パネルの断面図である。
図7に示すように、第1配向膜AL1は、表示領域DAにおいて、第1基板100の第2基板200側の表面に連続的に形成されている。よって、第1配向膜AL1は、第1スペーサSP1を覆っている。第1配向膜AL1は、図示しない画素電極PEなども覆っている。また、第2配向膜AL2は、表示領域DAにおいて、第2基板200の第1基板100側の表面に連続的に形成されている。よって、第2配向膜AL2は、第2スペーサSP2などを覆っている。すなわち、第1配向膜AL1及び第2配向膜AL2は、第2面Sa2と第2面Sb2との間に配置されている。
図7に示すように、第1配向膜AL1は、表示領域DAにおいて、第1基板100の第2基板200側の表面に連続的に形成されている。よって、第1配向膜AL1は、第1スペーサSP1を覆っている。第1配向膜AL1は、図示しない画素電極PEなども覆っている。また、第2配向膜AL2は、表示領域DAにおいて、第2基板200の第1基板100側の表面に連続的に形成されている。よって、第2配向膜AL2は、第2スペーサSP2などを覆っている。すなわち、第1配向膜AL1及び第2配向膜AL2は、第2面Sa2と第2面Sb2との間に配置されている。
第1スペーサSP1は第1配向膜AL1に覆われ、第2スペーサSP2は第2配向膜AL2に覆われている。このとき、第1配向膜AL1を第1基板100の表面に一様に配置すればよいため、第1配向膜AL1は容易に形成することができる。第2配向膜AL2も、第1配向膜AL1同様に、容易に形成することができる。
上記のように構成された第1の実施形態によれば、表示装置DSPは、絶縁膜IFと、凹部RE1と、第1スペーサSP1と、を備えている。凹部RE1は、絶縁膜IFに形成され、絶縁膜IFの表面IFaに開口している。第1スペーサSP1は、凹部RE1に充填され、絶縁膜IFから離れる側に突出している。
これにより、第1スペーサSP1のサイズを縮小しても、より詳しくは、平面的な第1面Sa1の面積を縮小しても、第1基板100に対する第1スペーサSP1の密着力の低下を抑制することができる。このため、本実施形態によれば、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
これにより、第1スペーサSP1のサイズを縮小しても、より詳しくは、平面的な第1面Sa1の面積を縮小しても、第1基板100に対する第1スペーサSP1の密着力の低下を抑制することができる。このため、本実施形態によれば、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
次に、上記第1の実施形態の変形例1乃至14について、図8乃至24を参照しながら説明する。なお、これらの変形例においても、上記第1の実施形態と同様の効果が得られる。また、各々の図には、説明に必要な構成のみを図示している。
(変形例1)
まず、上記第1の実施形態の変形例1に係る表示装置DSPについて説明する。
図8及び図9に示すように、第1基板100は、複数の凹部RE1をさらに有している。複数の凹部RE1は、互いに距離を置いて位置し、絶縁膜IFに形成され、表面IFaに開口している。第1スペーサSP1は、複数の凹部RE1に充填されている。各凹部RE1における絶縁膜IFの開口は、矩形である。また、第1スペーサSP1は、2個の凹部RE1に充填されている。
本変形例1のように、第1スペーサSP1を2個の凹部RE1に充填することが可能である場合、第1スペーサSP1と第1基板100との接触面積を、一層、増大することができる。そして、第1基板100に対する第1スペーサSP1の密着力の低下を、一層、抑制することができる。
(変形例1)
まず、上記第1の実施形態の変形例1に係る表示装置DSPについて説明する。
図8及び図9に示すように、第1基板100は、複数の凹部RE1をさらに有している。複数の凹部RE1は、互いに距離を置いて位置し、絶縁膜IFに形成され、表面IFaに開口している。第1スペーサSP1は、複数の凹部RE1に充填されている。各凹部RE1における絶縁膜IFの開口は、矩形である。また、第1スペーサSP1は、2個の凹部RE1に充填されている。
本変形例1のように、第1スペーサSP1を2個の凹部RE1に充填することが可能である場合、第1スペーサSP1と第1基板100との接触面積を、一層、増大することができる。そして、第1基板100に対する第1スペーサSP1の密着力の低下を、一層、抑制することができる。
(変形例2)
次に、上記第1の実施形態の変形例2に係る表示装置DSPについて説明する。
図10に示すように、凹部RE1における絶縁膜IFの開口は、第1スペーサSP1の絶縁膜IFと対向する側の周縁部と対向し、環状の形状を有している。言い換えると、凹部RE1における絶縁膜IFの開口は、第1スペーサSP1の第1面Sa1と対向している。第1面Sa1は、矩形の形状を有している。このため、本変形例2において、凹部RE1における絶縁膜IFの開口は、矩形枠状の形状を有している。第1スペーサSP1は、凹部RE1に全周わたって充填されている。
次に、上記第1の実施形態の変形例2に係る表示装置DSPについて説明する。
図10に示すように、凹部RE1における絶縁膜IFの開口は、第1スペーサSP1の絶縁膜IFと対向する側の周縁部と対向し、環状の形状を有している。言い換えると、凹部RE1における絶縁膜IFの開口は、第1スペーサSP1の第1面Sa1と対向している。第1面Sa1は、矩形の形状を有している。このため、本変形例2において、凹部RE1における絶縁膜IFの開口は、矩形枠状の形状を有している。第1スペーサSP1は、凹部RE1に全周わたって充填されている。
第1スペーサSP1が単個の凹部RE1に充填されるとしても、平面視において、凹部RE1が第1面Sa1の中央部と対向している場合より、凹部RE1が第1面Sa1の周縁部と対向している場合の方が、第1スペーサSP1と第1基板100との接触面積を、一層、増大することができる。
(変形例3)
次に、上記第1の実施形態の変形例3に係る表示装置DSPについて説明する。
図11に示すように、凹部RE1における絶縁膜IFの開口は、長円(ovally rounded rectangle)である。上記長円は、同一の長さを持つ一対の平行な線と、同一の半径を持つ一対の半円と、を有している。なお、第1スペーサSP1は、単個の凹部RE1に充填されている。
次に、上記第1の実施形態の変形例3に係る表示装置DSPについて説明する。
図11に示すように、凹部RE1における絶縁膜IFの開口は、長円(ovally rounded rectangle)である。上記長円は、同一の長さを持つ一対の平行な線と、同一の半径を持つ一対の半円と、を有している。なお、第1スペーサSP1は、単個の凹部RE1に充填されている。
(変形例4)
次に、上記第1の実施形態の変形例4に係る表示装置DSPについて説明する。
図12に示すように、第1スペーサSP1は、上記変形例1と異なり、3個以上の凹部RE1に充填されていてもよい。本変形例4において、第1スペーサSP1は、8個の凹部RE1に充填されている。各凹部RE1における絶縁膜IFの開口は、例えば、矩形である。
次に、上記第1の実施形態の変形例4に係る表示装置DSPについて説明する。
図12に示すように、第1スペーサSP1は、上記変形例1と異なり、3個以上の凹部RE1に充填されていてもよい。本変形例4において、第1スペーサSP1は、8個の凹部RE1に充填されている。各凹部RE1における絶縁膜IFの開口は、例えば、矩形である。
本変形例1のように、第1スペーサSP1を3個以上の凹部RE1に充填することが可能である場合、第1スペーサSP1と第1基板100との接触面積を、一層、増大することができる。
(変形例5)
次に、上記第1の実施形態の変形例5に係る表示装置DSPについて説明する。
図13に示すように、平面視において、第1スペーサSP1の形状は、円形であり、例えば真円である。第1スペーサSP1のうち、少なくとも第2面Sa2の全体は、第1スペーサSP1(第2面Sb2)と対向している。凹部RE1は、第1面Sa1の中央部に位置している。凹部RE1における絶縁膜IFの開口は、例えば、円形である。
次に、上記第1の実施形態の変形例5に係る表示装置DSPについて説明する。
図13に示すように、平面視において、第1スペーサSP1の形状は、円形であり、例えば真円である。第1スペーサSP1のうち、少なくとも第2面Sa2の全体は、第1スペーサSP1(第2面Sb2)と対向している。凹部RE1は、第1面Sa1の中央部に位置している。凹部RE1における絶縁膜IFの開口は、例えば、円形である。
(変形例6)
次に、上記第1の実施形態の変形例6に係る表示装置DSPについて説明する。
図14に示すように、第1スペーサSP1の形状は、上記変形例5と同様、円形である。凹部RE1における絶縁膜IFの開口は、第1スペーサSP1の絶縁膜IFと対向する側の周縁部と対向し、環状の形状を有している。第1面Sa1は、円形の形状を有している。このため、本変形例6において、凹部RE1における絶縁膜IFの開口は、円環状の形状を有している。第1スペーサSP1は、凹部RE1に全周わたって充填されている。
次に、上記第1の実施形態の変形例6に係る表示装置DSPについて説明する。
図14に示すように、第1スペーサSP1の形状は、上記変形例5と同様、円形である。凹部RE1における絶縁膜IFの開口は、第1スペーサSP1の絶縁膜IFと対向する側の周縁部と対向し、環状の形状を有している。第1面Sa1は、円形の形状を有している。このため、本変形例6において、凹部RE1における絶縁膜IFの開口は、円環状の形状を有している。第1スペーサSP1は、凹部RE1に全周わたって充填されている。
(変形例7)
次に、上記第1の実施形態の変形例7に係る表示装置DSPについて説明する。
図15に示すように、第1スペーサSP1の形状は、上記変形例5と同様、円形である。第1スペーサSP1は、複数の凹部RE1に充填されている。本変形例7において、第1スペーサSP1は、5個の凹部RE1に充填されている。各凹部RE1における絶縁膜IFの開口は、例えば、円形である。
次に、上記第1の実施形態の変形例7に係る表示装置DSPについて説明する。
図15に示すように、第1スペーサSP1の形状は、上記変形例5と同様、円形である。第1スペーサSP1は、複数の凹部RE1に充填されている。本変形例7において、第1スペーサSP1は、5個の凹部RE1に充填されている。各凹部RE1における絶縁膜IFの開口は、例えば、円形である。
(変形例8)
次に、上記第1の実施形態の変形例8に係る表示装置DSPについて説明する。
図16に示すように、凹部RE1は、第5絶縁膜15を貫通しているが、第4絶縁膜14を貫通していなくともよい。凹部RE1の底は、第4絶縁膜14によって構成されている。
次に、上記第1の実施形態の変形例8に係る表示装置DSPについて説明する。
図16に示すように、凹部RE1は、第5絶縁膜15を貫通しているが、第4絶縁膜14を貫通していなくともよい。凹部RE1の底は、第4絶縁膜14によって構成されている。
(変形例9)
次に、上記第1の実施形態の変形例9に係る表示装置DSPについて説明する。
図17に示すように、凹部RE1は、第5絶縁膜15のみに形成されていてもよい。凹部RE1は、第5絶縁膜15のみを貫通している。絶縁膜IFは、第5絶縁膜15のみで構成されている。
次に、上記第1の実施形態の変形例9に係る表示装置DSPについて説明する。
図17に示すように、凹部RE1は、第5絶縁膜15のみに形成されていてもよい。凹部RE1は、第5絶縁膜15のみを貫通している。絶縁膜IFは、第5絶縁膜15のみで構成されている。
(変形例10)
次に、上記第1の実施形態の変形例10に係る表示装置DSPについて説明する。
図18に示すように、絶縁膜IFには、深さが互いに異なる複数種類の凹部RE1が形成されていてもよい。例えば、絶縁膜IFには、第5絶縁膜15のみを貫通する凹部RE1と、第4絶縁膜14及び第5絶縁膜15の両方を貫通する凹部RE1と、が形成されている。
次に、上記第1の実施形態の変形例10に係る表示装置DSPについて説明する。
図18に示すように、絶縁膜IFには、深さが互いに異なる複数種類の凹部RE1が形成されていてもよい。例えば、絶縁膜IFには、第5絶縁膜15のみを貫通する凹部RE1と、第4絶縁膜14及び第5絶縁膜15の両方を貫通する凹部RE1と、が形成されている。
第1スペーサSP1は、上記複数種類の凹部RE1に充填されている。平面視において、第1スペーサSP1の周縁部は深い凹部RE1に充填され、第1スペーサSP1の中央部は相対的に浅い凹部RE1に充填されている。
(変形例11)
次に、上記第1の実施形態の変形例11に係る表示装置DSPについて説明する。
図19及び図20に示すように、第4絶縁膜14及び第5絶縁膜15に上述した凹部RE1は形成されていない。第1スペーサSP1は、凹部RE1に充填されること無しに形成されている。
次に、上記第1の実施形態の変形例11に係る表示装置DSPについて説明する。
図19及び図20に示すように、第4絶縁膜14及び第5絶縁膜15に上述した凹部RE1は形成されていない。第1スペーサSP1は、凹部RE1に充填されること無しに形成されている。
第1スペーサSP1は、テーパ状に形成されている。第1スペーサSP1のテーパ面は、第1テーパ面ST1と、第2テーパ面ST2と、を有している。第2テーパ面ST2は、第1テーパ面ST1の傾斜角より大きい傾斜角を有し、第1テーパ面ST1より第1面Sa1側に位置している。第5絶縁膜15に対する第1テーパ面ST1の傾斜角は、第5絶縁膜15に対する第2テーパ面ST2の傾斜角より大きい。なお、図20において、第1テーパ面ST1と第2テーパ面ST2との境界には破線を付している。
上記のような第1スペーサSP1は、例えば、グレートーンマスクやハーフトーンマスクなどの多階調マスクを用いて一括に形成され得る。また、第2テーパ面ST2は、第1テーパ面ST1との境界から四方に一様に延びていてもよい。又は、本変形例11のように、第2テーパ面ST2は、第1テーパ面ST1との境界から四方に一様に延びていなくともよい。図示した例では、遮光層SHの形状に対応付けて、第2テーパ面ST2は、第1方向Xに延出する矩形状に形成されている。また、第1スペーサSP1は、互いに傾斜角の異なる3以上のテーパ面を有していてもよい。
平面視にて第2面Sa2のサイズが同一であっても、第1スペーサSP1が第1テーパ面ST1及び第2テーパ面ST2の両方を有している場合の方が、第1スペーサSP1が第1テーパ面ST1のみ有している場合の方より第1スペーサSP1と第1基板100との接触面積を増大することができる。これにより、第1スペーサSP1のサイズを縮小しても、第1基板100に対する第1スペーサSP1の密着力の低下を抑制することができる。
また、平面視にて第1面Sa1のサイズが同一であっても、第1スペーサSP1が第1テーパ面ST1及び第2テーパ面ST2の両方を有している場合の方が、第1スペーサSP1が第1テーパ面ST1のみ有している場合の方より、第1基板100と第2基板200の間にて専有する空間を低減することができる。これにより、例えば、上記液晶層LCを形成する際の液晶材料を広がり易くすることができ、またテーパと画素開口部の距離を確保できることから、液晶の配向乱れに対する耐性も向上する。
また、平面視にて第1面Sa1のサイズが同一であっても、第1スペーサSP1が第1テーパ面ST1及び第2テーパ面ST2の両方を有している場合の方が、第1スペーサSP1が第1テーパ面ST1のみ有している場合の方より、第1基板100と第2基板200の間にて専有する空間を低減することができる。これにより、例えば、上記液晶層LCを形成する際の液晶材料を広がり易くすることができ、またテーパと画素開口部の距離を確保できることから、液晶の配向乱れに対する耐性も向上する。
(変形例12)
次に、上記第1の実施形態の変形例12に係る表示装置DSPについて説明する。
図21に示すように、第1基板100は、走査線G、第1信号線S1、第2信号線S2、第1スイッチング素子SW1、第2スイッチング素子SW2、第1ドレイン電極WD1、第2ドレイン電極WD2、第1画素電極PE1、及び第2画素電極PE2を備えている。
次に、上記第1の実施形態の変形例12に係る表示装置DSPについて説明する。
図21に示すように、第1基板100は、走査線G、第1信号線S1、第2信号線S2、第1スイッチング素子SW1、第2スイッチング素子SW2、第1ドレイン電極WD1、第2ドレイン電極WD2、第1画素電極PE1、及び第2画素電極PE2を備えている。
第1延在部SH1は、第2延在部SH2よりも幅広に形成されている。走査線Gは、第1延在部SH1と対向している。第1信号線S1及び第2信号線S2は、それぞれ第2延在部SH2と対向している。第1スイッチング素子SW1及び第2スイッチング素子SW2は、第1延在部SH1と対向している。第1スイッチング素子SW1は、走査線G及び第1信号線S1と電気的に接続されている。第2スイッチング素子SW2は、走査線G及び第2信号線S2と電気的に接続されている。
第1ドレイン電極WD1及び第2ドレイン電極WD2は、第1延在部SH1と対向している。第1ドレイン電極WD1は、第1スイッチング素子SW1と電気的に接続されている。第1画素電極PE1は、第1コンタクトホールC1を介して第1ドレイン電極WD1と電気的に接続されている。第2ドレイン電極WD2は、第2スイッチング素子SW2と電気的に接続されている。第2画素電極PE2は、第2コンタクトホールC2を介して第2ドレイン電極WD2と電気的に接続されている。第1画素電極PE1及び第2画素電極PE2は、遮光層SHに囲まれた領域に配置されている。
第1スペーサSP1は、第1延在部SH1に沿って配置されている。第2スペーサSP2は、第2延在部SH2に沿って配置されている。第2スペーサSP2は、遮光層SHが配置された第2基板200に配置されている。第1延在部SH1より細い第2延在部SH2に沿って配置される第2スペーサSP2を、遮光層SHが配置された側の基板に形成することにより、貼合工程における第1基板100と第2基板200とのズレに対するマージンを大きくすることができる。
第1スペーサSP1は、第1ドレイン電極WD1及び第2ドレイン電極WD2が配置された第1基板100に配置されている。第1スペーサSP1は、隣合う第1コンタクトホールC1と第2コンタクトホールC2との間に位置している。このため、表示装置DSPが高精細化してコンタクトホール間の距離が短くなったとしても、第1基板100と第2基板200との貼合せずれなどにより、第1スペーサSP1又は第2スペーサSP2のコンタクトホールへの落下を抑制することができる。したがって、第1スペーサSP1及び第2スペーサSP2によって所望のセルギャップを維持することが可能となる。
(変形例13)
次に、上記第1の実施形態の変形例13に係る表示装置DSPについて説明する。
図22に示すように、第1スペーサSP1又は第2スペーサSP2に対向する第2延在部SH2の第1方向Xの幅WW2は、第1スペーサSP1又は第2スペーサSP2に対向していない第2延在部SH2の第1方向Xの幅WW1より、広い。これにより、第2延在部SH2に対向配置された第1スペーサSP1のサイズを大きくすることができる。
平面視にて、第1スペーサSP1が延出する方向(第2方向Y)と、第2スペーサSP2が延出する方向(第1方向X)とは、互いに異なっている。第1スペーサSP1と第2スペーサSP2とは互いに交差している。
次に、上記第1の実施形態の変形例13に係る表示装置DSPについて説明する。
図22に示すように、第1スペーサSP1又は第2スペーサSP2に対向する第2延在部SH2の第1方向Xの幅WW2は、第1スペーサSP1又は第2スペーサSP2に対向していない第2延在部SH2の第1方向Xの幅WW1より、広い。これにより、第2延在部SH2に対向配置された第1スペーサSP1のサイズを大きくすることができる。
平面視にて、第1スペーサSP1が延出する方向(第2方向Y)と、第2スペーサSP2が延出する方向(第1方向X)とは、互いに異なっている。第1スペーサSP1と第2スペーサSP2とは互いに交差している。
(変形例14)
次に、上記第1の実施形態の変形例14に係る表示装置DSPについて説明する。
図23に示すように、表示パネルPNLが、第1スペーサSP1及び第2スペーサSP2で形成されるメインスペーサMSに加えて、さらに第3スペーサSP3及び第4スペーサSP4で形成されるサブスペーサSSを備えている点で、図22に図示した変形例13と相違している。なお、メインスペーサMSは、特に限定されるものではなく、本実施形態のどのような構成例に従って形成されていてもよい。メインスペーサMSは、表示パネルPNLに外力が加わっていない状態で、セルギャップGPを支持するものであるとする。サブスペーサSSは、表示パネルPNLに外力が加わっていない状態では、第3スペーサSP3と第4スペーサSP4とが第3方向Zに離れている。但し、サブスペーサSSは、表示パネルPNLに外力が加わった状態では、第3スペーサSP3と第4スペーサSP4とが当接し、セルギャップGPを支持するものであるとする。
次に、上記第1の実施形態の変形例14に係る表示装置DSPについて説明する。
図23に示すように、表示パネルPNLが、第1スペーサSP1及び第2スペーサSP2で形成されるメインスペーサMSに加えて、さらに第3スペーサSP3及び第4スペーサSP4で形成されるサブスペーサSSを備えている点で、図22に図示した変形例13と相違している。なお、メインスペーサMSは、特に限定されるものではなく、本実施形態のどのような構成例に従って形成されていてもよい。メインスペーサMSは、表示パネルPNLに外力が加わっていない状態で、セルギャップGPを支持するものであるとする。サブスペーサSSは、表示パネルPNLに外力が加わっていない状態では、第3スペーサSP3と第4スペーサSP4とが第3方向Zに離れている。但し、サブスペーサSSは、表示パネルPNLに外力が加わった状態では、第3スペーサSP3と第4スペーサSP4とが当接し、セルギャップGPを支持するものであるとする。
第3スペーサSP3と第4スペーサSP4とは、第1延在部SH1と第2延在部SH2との交差位置で交差している。例えば、第3スペーサSP3は、第2延在部SH2に沿って対向配置され、第4スペーサSP4は、第1延在部SH1に沿って対向配置されている。第3スペーサSP3の第1方向Xに沿った幅は、第1スペーサSP1の第1方向Xに沿った幅より小さいため、サブスペーサSSに対向する第2延在部SH2の第1方向Xの幅は、メインスペーサMSに対向する第2延在部SH2の第1方向Xの幅よりも狭くてもよい。
図24に示すように、第3スペーサSP3は、第1スペーサSP1と同様に、第1基板100に配置され、第2基板200側に突出している。また、第4スペーサSP4は、第2スペーサSP2と同様に、第2基板200に配置され、第1基板100側に突出している。
第3スペーサSP3と第4スペーサSP4とは、表示パネルPNLに外力が加わっていない状態では、第3方向Zに離れている。表示パネルPNLに外力が加わった状態では、第3スペーサSP3と第4スペーサSP4とが、第3方向Zに接近、若しくは当接する。図示した例では、第3スペーサSP3は、第3方向Zの高さT3と、第1面Sc1と、第2面Sc2と、第2面Sc2の第2方向Yの長さL3と、を有している。第4スペーサSP4は、第3方向Zの高さT4と、第1面Sd1と、第2面Sd2と、第2面Sd2の第2方向Yの幅W4と、を有している。長さL3は、幅W4より長い。このようなサブスペーサSSを備えた構成では、表示パネルPNLに外力が加わった際に、メインスペーサMSへの衝撃の集中を緩和することができる。
なお、第3スペーサSP3は、第1スペーサSP1と同様に、絶縁膜IFに形成された図示しない凹部に充填されていてもよい。又は、第3スペーサSP3は、第1スペーサSP1と同様に、互いに傾斜角の異なる複数のテーパ面を有していてもよい。上記のことは、第3スペーサSP3に限らず、第4スペーサSP4にも適用することができ得る。
(第2の実施形態)
次に、第2の実施形態に係る表示装置について説明する。
図25に示すように、上述した第1の実施形態及びその変形例と異なり、第2スペーサSP2が凹部に充填されていてもよい。なお、本実施形態において、表示パネルPNLは、凹部RE1無しに形成されている。
次に、第2の実施形態に係る表示装置について説明する。
図25に示すように、上述した第1の実施形態及びその変形例と異なり、第2スペーサSP2が凹部に充填されていてもよい。なお、本実施形態において、表示パネルPNLは、凹部RE1無しに形成されている。
絶縁膜FFは、オーバーコート層OCを備えている。凹部RE2は、絶縁膜FF(オーバーコート層OC)に形成され、絶縁膜FFの表面FFaに開口している。第2スペーサSP2は、凹部RE2に充填され、絶縁膜FFから離れる側(第1基板100側)に突出している。第2スペーサSP2は、凹部RE2における絶縁膜FFの内面FFbと、カラーフィルタCFの表面のうち凹部RE2により露出した部分と、に接触している。
このため、本実施形態では、第2スペーサSP2のサイズを縮小しても、第2基板200に対する第2スペーサSP2の密着力の低下を抑制することができる。
本実施形態において、第2スペーサSP2は、さらに、絶縁膜FFの表面FFaのうち凹部RE2の周りの領域に接触している。例えば、第2スペーサSP2は、表面FFaのうち凹部RE2を囲む領域に接触している。これにより、第2基板200に対する第2スペーサSP2の密着力の向上を図ることができる。
本実施形態において、第2スペーサSP2は、さらに、絶縁膜FFの表面FFaのうち凹部RE2の周りの領域に接触している。例えば、第2スペーサSP2は、表面FFaのうち凹部RE2を囲む領域に接触している。これにより、第2基板200に対する第2スペーサSP2の密着力の向上を図ることができる。
また、第2の実施形態の表示装置DSPは、上述した変形例1乃至10、及び12乃至14の技術を適用して種々変形可能である。例えば、表示装置DSPに変形例10(図18)の技術を適用する場合、絶縁膜FFは、カラーフィルタCFをさらに備えている。例えば、絶縁膜FFには、オーバーコート層OCのみを貫通する凹部RE2と、オーバーコート層OC及びカラーフィルタCFの両方を貫通する凹部RE2と、が形成されている。
上記のように構成された第2の実施形態によれば、第2スペーサSP2は、凹部RE2に充填され、絶縁膜FFから離れる側に突出している。このため、第2の実施形態の表示装置DSPは、上述した第1の実施形態の表示装置DSPと同様の効果を得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
(第3の実施形態)
次に、第3の実施形態に係る表示装置について説明する。
図26に示すように、上述した変形例11(図19及び図20)と異なり、第2スペーサSP2が複数種類のテーパ面を有していてもよい。第3の実施形態の表示装置DSPには、上述した変形例11の技術を適用可能である。なお、本実施形態において、第1スペーサSP1は複数種類のテーパ面を有していない。
次に、第3の実施形態に係る表示装置について説明する。
図26に示すように、上述した変形例11(図19及び図20)と異なり、第2スペーサSP2が複数種類のテーパ面を有していてもよい。第3の実施形態の表示装置DSPには、上述した変形例11の技術を適用可能である。なお、本実施形態において、第1スペーサSP1は複数種類のテーパ面を有していない。
第2スペーサSP2は、テーパ状に形成されている。第2スペーサSP2のテーパ面は、第1テーパ面TT1と、第2テーパ面TT2と、を有している。第2テーパ面TT2は、第1テーパ面TT1の傾斜角より大きい傾斜角を有し、第1テーパ面TT1より第1面Sb1側に位置している。オーバーコート層OCに対する第1テーパ面TT1の傾斜角は、オーバーコート層OCに対する第2テーパ面TT2の傾斜角より大きい。
上記のように構成された第3の実施形態によれば、第2スペーサSP2は、第1テーパ面TT1と、第2テーパ面TT2と、を有している。このため、第3の実施形態の表示装置DSPは、上述した変形例11の表示装置DSPと同様の効果を得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
(第4の実施形態)
次に、第4の実施形態に係る表示装置について説明する。
図27に示すように、第1スペーサSP1及び第2スペーサSP2のそれぞれが、凹部に充填されていてもよい。また、第4の実施形態の表示装置DSPは、上述した変形例1乃至10、及び12乃至14の技術を適用して種々変形可能である。
次に、第4の実施形態に係る表示装置について説明する。
図27に示すように、第1スペーサSP1及び第2スペーサSP2のそれぞれが、凹部に充填されていてもよい。また、第4の実施形態の表示装置DSPは、上述した変形例1乃至10、及び12乃至14の技術を適用して種々変形可能である。
上記のように構成された第4の実施形態によれば、第1スペーサSP1は、凹部RE1に充填され、絶縁膜IFから離れる側に突出している。第2スペーサSP2は、凹部RE2に充填され、絶縁膜FFから離れる側に突出している。このため、第4の実施形態の表示装置DSPは、上述した第1の実施形態の表示装置DSPと同様の効果を得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
(第5の実施形態)
次に、第5の実施形態に係る表示装置について説明する。
図28に示すように、第1スペーサSP1及び第2スペーサSP2のそれぞれが、複数種類のテーパ面を有していてもよい。また、第5の実施形態の表示装置DSPは、上述した変形例11の技術を適用して種々変形可能である。
次に、第5の実施形態に係る表示装置について説明する。
図28に示すように、第1スペーサSP1及び第2スペーサSP2のそれぞれが、複数種類のテーパ面を有していてもよい。また、第5の実施形態の表示装置DSPは、上述した変形例11の技術を適用して種々変形可能である。
上記のように構成された第5の実施形態によれば、第1スペーサSP1は、第1テーパ面ST1と、第2テーパ面ST2と、を有している。第2スペーサSP2は、第1テーパ面TT1と、第2テーパ面TT2と、を有している。
このため、第4の実施形態の表示装置DSPは、上述した変形例11の表示装置DSPと同様の効果を得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
このため、第4の実施形態の表示装置DSPは、上述した変形例11の表示装置DSPと同様の効果を得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
(第4及び第5の実施形態の変形例)
次に、上記第4及び第5の実施形態の変形例に係る表示装置について説明する。
図示しないが、第1スペーサSP1及び第2スペーサSP2のうち、一方が凹部に充填され、他方が複数種類のテーパ面を有していてもよい。
上記のような変形例に係る表示装置DSPにおいても、上記第4及び第5の実施形態と同様の効果を得ることができる。
次に、上記第4及び第5の実施形態の変形例に係る表示装置について説明する。
図示しないが、第1スペーサSP1及び第2スペーサSP2のうち、一方が凹部に充填され、他方が複数種類のテーパ面を有していてもよい。
上記のような変形例に係る表示装置DSPにおいても、上記第4及び第5の実施形態と同様の効果を得ることができる。
(第6の実施形態)
次に、第6の実施形態に係る表示装置について説明する。
図29に示すように、表示装置DSPは、第2スペーサSP2無しに形成されていてもよい。第1スペーサSP1は、第2基板200に接触している。第1スペーサSP1のみで、第1基板100と第2基板200との隙間を保持している。セルギャップGPは、高さT1と実質的に同一である。なお、第1スペーサSP1とオーバーコート層OCとの間には、第1配向膜AL1及び第2配向膜AL2が介在し得る。
次に、第6の実施形態に係る表示装置について説明する。
図29に示すように、表示装置DSPは、第2スペーサSP2無しに形成されていてもよい。第1スペーサSP1は、第2基板200に接触している。第1スペーサSP1のみで、第1基板100と第2基板200との隙間を保持している。セルギャップGPは、高さT1と実質的に同一である。なお、第1スペーサSP1とオーバーコート層OCとの間には、第1配向膜AL1及び第2配向膜AL2が介在し得る。
上記のように構成された第6の実施形態によれば、第1スペーサSP1は、凹部RE1に充填され、絶縁膜IFから離れる側に突出している。このため、第6の実施形態の表示装置DSPは、上述した第1の実施形態の表示装置DSPと同様の効果を得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
(第7の実施形態)
次に、第7の実施形態に係る表示装置について説明する。
図30に示すように、表示装置DSPは、第1スペーサSP1無しに形成されていてもよい。第2スペーサSP2は、第1基板100に接触している。第2スペーサSP2のみで、第1基板100と第2基板200との隙間を保持している。セルギャップGPは、高さT2と実質的に同一である。なお、第2スペーサSP2と第5絶縁膜15との間には、第1配向膜AL1及び第2配向膜AL2が介在し得る。
次に、第7の実施形態に係る表示装置について説明する。
図30に示すように、表示装置DSPは、第1スペーサSP1無しに形成されていてもよい。第2スペーサSP2は、第1基板100に接触している。第2スペーサSP2のみで、第1基板100と第2基板200との隙間を保持している。セルギャップGPは、高さT2と実質的に同一である。なお、第2スペーサSP2と第5絶縁膜15との間には、第1配向膜AL1及び第2配向膜AL2が介在し得る。
上記のように構成された第7の実施形態によれば、第2スペーサSP2は、凹部RE2に充填され、絶縁膜FFから離れる側に突出している。このため、第7の実施形態の表示装置DSPは、上述した第2の実施形態の表示装置DSPと同様の効果を得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
(第8の実施形態)
次に、第8の実施形態に係る表示装置について説明する。なお、図31及び図32では説明に必要な構成のみを図示している。例えば、図32において、第3絶縁膜13などの図示は、省略されている。
図31及び図32に示すように、凹部RE5及び第5スペーサSP5は、非表示領域NDAに位置している。第5スペーサSP5は、矩形枠状の非表示領域NDAのうち少なくとも1辺に設けられている。図31を参照すると、本実施形態において、第5スペーサSP5は、非表示領域NDAの左側の領域と右側の領域とに設けられている。各々の第5スペーサSP5は、第2方向Yに延出している。第5スペーサSP5は、壁状の突起である。
次に、第8の実施形態に係る表示装置について説明する。なお、図31及び図32では説明に必要な構成のみを図示している。例えば、図32において、第3絶縁膜13などの図示は、省略されている。
図31及び図32に示すように、凹部RE5及び第5スペーサSP5は、非表示領域NDAに位置している。第5スペーサSP5は、矩形枠状の非表示領域NDAのうち少なくとも1辺に設けられている。図31を参照すると、本実施形態において、第5スペーサSP5は、非表示領域NDAの左側の領域と右側の領域とに設けられている。各々の第5スペーサSP5は、第2方向Yに延出している。第5スペーサSP5は、壁状の突起である。
この実施形態において、第5スペーサSP5は、受止め部50を構成している。第5スペーサSP5は、表示領域DAに間隔を置いて設けられている。また、第5スペーサSP5は、第2基板200に設けられ、第1基板100に隙間を置いて設けられている。第5スペーサSP5は、第1基板100及び第2基板200の周縁側へのシール材SEの広がりを抑制するものである。なお、本実施形態の第5スペーサSP5は、第1基板100と第2基板200との隙間を保持することを意図していない。このため、第5スペーサSP5を突起と称した方が適当な場合があり得る。ここで、シール材SEは、非表示領域NDAに設けられ、第1基板100と第2基板200とを接合している。このため、液晶層LCは、第1基板100、第2基板200、及びシール材SEで囲まれた空間に形成されている。
第2基板200に第5スペーサSP5の他に第2スペーサSP2も設けられている場合、第5スペーサSP5は、第2スペーサSP2と同一材料で同時に形成することが可能である。第5スペーサSP5は、第2スペーサSP2より低く形成されている。但し、第5スペーサSP5は、第2スペーサSP2と同じ高さを有していてもよい。
なお、第5スペーサSP5は、非表示領域NDAの上側の領域や、非表示領域NDAの下側の領域に設けられていてもよい。また、第5スペーサSP5は、直線上に延出していなくともよく、湾曲したり、一部が屈曲したり、していてもよい。さらに、非表示領域NDAの上記領域に、複数の第5スペーサSP5を千鳥状に配置してもよい。
凹部RE5は、非表示領域NDAにて絶縁膜FFに形成されている。第5スペーサSP5は、凹部RE5に充填され、第1基板100側に突出している。凹部RE5の位置、形状、サイズ、個数などは、第5スペーサSP5に対応付けられていればよい。
上記のように構成された第8の実施形態によれば、第5スペーサSP5は、凹部RE5に充填され、絶縁膜FFから離れる側に突出している。このため、第8の実施形態の表示装置DSPは、上述した第2の実施形態の表示装置DSPと同様の効果を得ることができる。上記の効果は、第1基板100及び第2基板200の何れか一方が、非表示領域NDAにて、絶縁膜(絶縁膜IF又は絶縁膜FF)、凹部RE、及び第5スペーサSP5をさらに有していれば得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
(第9の実施形態)
次に、第9の実施形態に係る表示装置について説明する。なお、図33及び図34では説明に必要な構成のみを図示している。例えば、図33及び図34において、第3絶縁膜13などの図示は、省略されている。
図33に示すように、凹部RE5及び第5スペーサSP5は、非表示領域Nに位置している。第1絶縁基板10の端E1(第1基板100の端)と、第2絶縁基板20の端E2(第2基板200の端)と、第5スペーサSP5の端E3とは、実質的に同一平面上に位置している。
次に、第9の実施形態に係る表示装置について説明する。なお、図33及び図34では説明に必要な構成のみを図示している。例えば、図33及び図34において、第3絶縁膜13などの図示は、省略されている。
図33に示すように、凹部RE5及び第5スペーサSP5は、非表示領域Nに位置している。第1絶縁基板10の端E1(第1基板100の端)と、第2絶縁基板20の端E2(第2基板200の端)と、第5スペーサSP5の端E3とは、実質的に同一平面上に位置している。
第5スペーサSP5は、第2基板200に設けられている。第5スペーサSP5は、凹部RE5に充填され、第1基板100側に突出している。第5スペーサSP5は、第1基板100に直接又は間接に当接している。凹部RE5の位置、形状、サイズ、個数などは、第5スペーサSP5に対応付けられていればよい。
第5スペーサSP5は、表示パネルの製造工程において、基板にスクライブラインを引く際の台座として利用される。
次に表示パネルの製造工程について説明する。
次に表示パネルの製造工程について説明する。
図34に示すように、第1絶縁基板10の基になる基板10aと、第2絶縁基板20の基になる基板20aとを、シール材SEを利用して貼り合せられている。基板10aは第1絶縁基板10より大きいサイズを有し、基板20aは、第2絶縁基板20より大きいサイズを有している。基板10a及び基板20aは、マザー基板と称される場合があり、ガラス製であるとマザーガラスと称される場合がある。
次いで、シール材SEを硬化させることにより、シール材SEを利用して基板10a及び基板20aが接合される。続いて、基板10aを第1分断予定線eaに沿って分割するとともに、基板20aを第2分断予定線ebに沿って分割する。分割する際、例えば、第1分断予定線ea及び第2分断予定線ebに沿ってスクライブラインを引いて分割する。これにより、基板10aから第1基板100が、基板20aから第2基板200がそれぞれ切出される。これにより、表示パネルPNLが取出される。
第1分断予定線ea及び第2分断予定線ebは、第5スペーサSP5と対向する領域を通っている。このため、第5スペーサSP5が台座として存在することにより、基板10a及び基板20aのそれぞれを良好に分割することができる。
第1分断予定線ea及び第2分断予定線ebは、第5スペーサSP5と対向する領域を通っている。このため、第5スペーサSP5が台座として存在することにより、基板10a及び基板20aのそれぞれを良好に分割することができる。
なお、本実施形態では、凹部RE5は、第1分断予定線ea及び第2分断予定線ebと対向している。しかしながら、凹部RE5は、第1分断予定線ea及び第2分断予定線ebと対向していなくともよい。この場合、オーバーコート層OCの端は、第5スペーサSP5の端E3などと、実質的に同一平面上に位置している。
上記のように構成された第9の実施形態によれば、第5スペーサSP5は、凹部RE5に充填され、絶縁膜FFから離れる側に突出している。このため、第9の実施形態の表示装置DSPは、上述した第2の実施形態の表示装置DSPと同様の効果を得ることができる。上記の効果は、第1基板100及び第2基板200の何れか一方が、非表示領域NDAにて、絶縁膜(絶縁膜IF又は絶縁膜FF)、凹部RE、及び第5スペーサSP5をさらに有していれば得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
上記のことから、スペーサのサイズの縮小と、スペーサの密着力の低下の抑制とが可能な表示装置DSPを得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
DSP…表示装置、PNL…表示パネル、LC…液晶層、
100…第1基板、14…絶縁膜、15…絶縁膜、
200…第2基板、CF…カラーフィルタ、OC…オーバーコート層、SH…遮光層、
IF,FF…絶縁膜、IFa,FFa…表面、IFb,FFb…内面、
RE1,RE2,RE5…凹部、
SP1,SP2,SP3,SP4,SP5…スペーサ、
Sa1,Sb1,Sc1,Sd1…第1面、Sa2,Sb2,Sc2,Sd2…第2面、
ST1,TT1…第1テーパ面、ST2,TT2…第2テーパ面
GP…セルギャップ、DA…表示領域、NDA…非表示領域。
100…第1基板、14…絶縁膜、15…絶縁膜、
200…第2基板、CF…カラーフィルタ、OC…オーバーコート層、SH…遮光層、
IF,FF…絶縁膜、IFa,FFa…表面、IFb,FFb…内面、
RE1,RE2,RE5…凹部、
SP1,SP2,SP3,SP4,SP5…スペーサ、
Sa1,Sb1,Sc1,Sd1…第1面、Sa2,Sb2,Sc2,Sd2…第2面、
ST1,TT1…第1テーパ面、ST2,TT2…第2テーパ面
GP…セルギャップ、DA…表示領域、NDA…非表示領域。
Claims (19)
- 絶縁膜と、
前記絶縁膜に形成され前記絶縁膜の表面に開口した凹部と、
前記凹部に充填され前記絶縁膜から離れる側に突出したスペーサと、を備える、表示装置。 - 前記スペーサは、前記表面のうち前記凹部を囲む領域に接触している、請求項1に記載の表示装置。
- 前記スペーサは、画像を表示する表示領域に位置している、請求項1に記載の表示装置。
- スイッチング素子と、前記スイッチング素子に電気的に接続された画素電極と、を有する第1基板と、
前記第1基板に対向配置された第2基板と、を備え、
前記第1基板は、前記絶縁膜、前記凹部、及び前記スペーサをさらに有する、請求項3に記載の表示装置。 - 前記スペーサは、前記第1基板に設けられ、前記第2基板に接触し、前記第1基板と前記第2基板との隙間を保持する、請求項4に記載の表示装置。
- 前記第1基板と前記第2基板との間に保持された液晶層をさらに備え、
前記スペーサは、前記第1基板に設けられた第1スペーサであり、
前記第2基板は、前記第1スペーサに対向した第2スペーサを有し、
前記第1スペーサ及び前記第2スペーサの組は、前記第1基板と前記第2基板との隙間を保持する、請求項4に記載の表示装置。 - 平面視にて、
前記第1スペーサが延出する方向と前記第2スペーサが延出する方向とは互いに異なり、
前記第1スペーサと前記第2スペーサとは互いに交差している、請求項6に記載の表示装置。 - 前記スペーサは、単個の前記凹部に充填されている、請求項4に記載の表示装置。
- 前記第1基板は、前記凹部を含む複数の凹部をさらに有し、
前記複数の凹部は、互いに距離を置いて位置し、前記絶縁膜に形成され、前記表面に開口し、
前記スペーサは、前記複数の凹部に充填されている、請求項4に記載の表示装置。 - 前記凹部の前記開口は、前記スペーサの前記絶縁膜と対向する側の周縁部と対向し、環状の形状を有し、
前記スペーサは、前記凹部に全周わたって充填されている、請求項4に記載の表示装置。 - スイッチング素子と、前記スイッチング素子に電気的に接続された画素電極と、を有する第1基板と、
前記第1基板に対向配置された第2基板と、を備え、
前記第2基板は、前記絶縁膜、前記凹部、及び前記スペーサをさらに有する、請求項3に記載の表示装置。 - 前記スペーサは、前記第2基板に設けられ、前記第1基板に接触し、前記第1基板と前記第2基板との隙間を保持する、請求項11に記載の表示装置。
- 前記第1基板と前記第2基板との間に保持された液晶層をさらに備え、
前記スペーサは、前記第2基板に設けられた第2スペーサであり、
前記第1基板は、前記第2スペーサに対向した第1スペーサを有し、
前記第1スペーサ及び前記第2スペーサの組は、前記第1基板と前記第2基板との隙間を保持する、請求項11に記載の表示装置。 - 平面視にて、
前記第1スペーサが延出する方向と前記第2スペーサが延出する方向とは互いに異なり、
前記第1スペーサと前記第2スペーサとは互いに交差している、請求項13に記載の表示装置。 - 前記スペーサは、単個の前記凹部に充填されている、請求項11に記載の表示装置。
- 前記第2基板は、前記凹部を含む複数の凹部をさらに有し、
前記複数の凹部は、互いに距離を置いて位置し、前記絶縁膜に形成され、前記表面に開口し、
前記スペーサは、前記複数の凹部に充填されている、請求項11に記載の表示装置。 - 前記凹部の前記開口は、前記スペーサの前記絶縁膜と対向する側の周縁部と対向し、環状の形状を有し、
前記スペーサは、前記凹部に全周わたって充填されている、請求項11に記載の表示装置。 - 第1基板と、
前記第1基板に対向配置された第2基板と、を備え、
前記第1基板及び前記第2基板の何れか一方は、前記絶縁膜、前記凹部、及び前記スペーサをさらに有し、
前記凹部、及び前記スペーサは、画像を表示する表示領域以外の非表示領域に位置している、請求項1に記載の表示装置。 - 絶縁膜と、
前記絶縁膜の上に形成されたスペーサと、を備え、
前記スペーサは、前記絶縁膜に接する第1面と、平面視にて前記第1面の輪郭より小さい輪郭を有し前記絶縁膜から離れた側の第2面と、を備え、テーパ状に形成され、
前記スペーサのテーパ面は、第1テーパ面と、第1テーパ面の傾斜角より大きい傾斜角を有し前記第1テーパ面より前記第1面側に位置する第2テーパ面と、を有する、表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016199140A JP2018060132A (ja) | 2016-10-07 | 2016-10-07 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016199140A JP2018060132A (ja) | 2016-10-07 | 2016-10-07 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018060132A true JP2018060132A (ja) | 2018-04-12 |
Family
ID=61907671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016199140A Pending JP2018060132A (ja) | 2016-10-07 | 2016-10-07 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018060132A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021085900A (ja) * | 2019-11-25 | 2021-06-03 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
-
2016
- 2016-10-07 JP JP2016199140A patent/JP2018060132A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021085900A (ja) * | 2019-11-25 | 2021-06-03 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP7342648B2 (ja) | 2019-11-25 | 2023-09-12 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106483718B (zh) | 显示装置 | |
CN105652357B (zh) | 滤色器基板以及显示装置 | |
US9146430B2 (en) | Pixel structure and liquid crystal display panel having the same | |
US11415852B2 (en) | Display apparatus | |
JP2018054733A (ja) | 液晶表示装置及びカラーフィルタ基板 | |
JP4609525B2 (ja) | 液晶表示装置 | |
JP2014032346A (ja) | 液晶表示パネル | |
KR20130018289A (ko) | 어레이 기판, 액정 패널 및 디스플레이 장치 | |
JP6186140B2 (ja) | 液晶表示装置 | |
JP2017191276A (ja) | 液晶表示装置 | |
WO2020036020A1 (ja) | 表示装置 | |
WO2012124662A1 (ja) | 液晶表示装置 | |
JP2017090502A (ja) | 液晶表示装置 | |
JP2018060132A (ja) | 表示装置 | |
US12170293B2 (en) | Array substrate, display device, and method of producing array substrate | |
JP6887813B2 (ja) | 表示装置 | |
JP2017076010A (ja) | 表示装置 | |
WO2020003998A1 (ja) | 表示装置 | |
JP2019128417A (ja) | 表示装置及び表示装置用基板 | |
WO2022158478A1 (ja) | 表示装置 | |
US10551694B2 (en) | Liquid crystal device | |
JP2017116658A (ja) | 液晶表示装置 | |
JP7467688B2 (ja) | 表示装置 | |
JP7227416B2 (ja) | 表示装置 | |
JP2019144315A (ja) | 表示装置 |